JP4372471B2 - Manufacturing method of electronic component built-in substrate - Google Patents
Manufacturing method of electronic component built-in substrate Download PDFInfo
- Publication number
- JP4372471B2 JP4372471B2 JP2003199883A JP2003199883A JP4372471B2 JP 4372471 B2 JP4372471 B2 JP 4372471B2 JP 2003199883 A JP2003199883 A JP 2003199883A JP 2003199883 A JP2003199883 A JP 2003199883A JP 4372471 B2 JP4372471 B2 JP 4372471B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric layer
- substrate
- inorganic dielectric
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、電子部品内蔵基板の製造方法に係り、特には、コンデンサを内蔵した電子部品内蔵基板の製造方法に関する。
【0002】
【従来の技術】
これまで、電子機器の性能向上や小型・薄型・軽量化は、半導体パッケージの小型・薄型・軽量化や、その表面実装に使用するプリント配線板に多層構造を採用することなどにより達成されてきた。しかしながら、これらの手法のみでは、今後、電子機器のさらなる性能向上や小型・薄型・軽量化が難しくなると考えられる。そこで、従来のプリント配線板と比較して以下の点で優れた電子部品内蔵基板が注目を集めている。
【0003】
1.これまで表面実装していた電子部品をプリント配線板の内部に組み入れるため、それらの集積度を高めることができる。
2.表面実装すべき電子部品の数が減少するため、プリント配線板上における電子部品のレイアウトの自由度が向上する。
【0004】
3.電子部品を三次元的に配置することができるなどの理由から、電子部品間の配線長を短縮して高周波特性やノイズ特性などの電気特性を改善することができる。
4.はんだ接続部が減少するため、接続信頼性が向上する。
5.小型化が可能となるとともに実装が容易になるため、コストを低減することができる。
【0005】
ところで、基材としてセラミック基材を使用したセラミック系電子部品内蔵基板には、その製造プロセスに必須の高温焼成工程における基材の収縮が大きいという問題がある。すなわち、セラミック系電子部品内蔵基板は、寸法及び形状を高精度に制御することが難しく、高い歩留まりを実現することが困難である。また、セラミック基材には、本質的に割れ易いという問題がある。さらに、セラミック系電子部品内蔵基板には、内蔵可能な電子部品が受動素子に限られ、能動素子を内蔵することはできないという問題がある。
【0006】
これに対し、基材として樹脂基材を使用した樹脂系電子部品内蔵基板には、セラミック系電子部品内蔵基板に関して上述した問題がない。そのため、電子部品内蔵基板のなかでも、特に、樹脂系電子部品内蔵基板の研究が盛んに行われている。
【0007】
例えば、以下の特許文献1には、誘電体層を一対の電極導体で挟持してなるコンデンサを含んだ多層回路基板が記載されている。また、この文献には、樹脂中にセラミック誘電体粉末を分散させてなる分散液をガラス織布に含浸させて誘電体基板を形成することが記載されている。
【0008】
しかしながら、このような方法で得られる誘電体基板は、ガラス織布によって厚さが制限される。そのため、上記の方法で得られる誘電体基板の厚さは、一般には50μm乃至60μm程度であり、最も薄く形成した場合であっても20μm程度である。また、このような方法で得られる誘電体基板では、樹脂のバインダとしての役割や上記分散液の粘性などを考慮すると、誘電体基板に占めるセラミック誘電体粉末の体積比を高くすることができない。すなわち、誘電体基板の誘電率をセラミック誘電体粉末の誘電率と同程度にすることができない。そのため、特許文献1に記載の技術では、寸法が小さく且つ大容量のコンデンサを形成することができない。
【0009】
また、以下の特許文献2には、導体ペーストを用いて可撓性金属基板上にアンダープリントを形成し、その上に誘電体ペーストを用いて誘電体層を形成し、その上に導体ペーストまたは熱硬化性厚膜導体を用いて導体層を形成し、それにより得られる積層体と接着剤層でコーティングされた有機層とを貼り合わせることが記載されている。また、この文献には、誘電体ペーストは、チタン酸バリウムまたは酸化チタンなどの粒子を可塑剤、分散剤、有機溶媒の混合物に溶かしたポリマー中に分散させたものからなることが記載されている。さらに、この文献には、アンダープリントを有する銅箔上に誘電体ペーストを印刷し、それを乾燥及び焼成することにより誘電体層を形成することが記載されている。
【0010】
しかしながら、印刷法を利用する上記方法では、誘電体ペーストには比較的粘性が要求される。そのため、この方法は、膜厚均一性に優れた誘電体層を形成することや誘電体層の厚さを高精度に制御することが難しく、また、薄い誘電体層を形成することができない。すなわち、特許文献2に記載の技術でも、寸法が小さく且つ大容量のコンデンサを形成することができない。
【0011】
【特許文献1】
特開平5−48271号公報
【0012】
【特許文献2】
特開2001−160672号公報
【0013】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑みて為されたものであり、寸法が小さく且つ大容量のコンデンサを内蔵した電子部品内蔵基板の製造方法を提供することを目的とする。
【0014】
【課題を解決するための手段】
本発明の一側面によると、樹脂基板とその一方の主面に設けられた積層体とを具備し、前記積層体は、前記樹脂基板の前記主面と対向した第1導体パターンと、前記樹脂基板と前記第1導体パターンとの間に介在した無機誘電体層と、前記樹脂基板と前記無機誘電体層との間に介在した第2導体パターンとを備えるとともに、その少なくとも一部はコンデンサを構成した電子部品内蔵基板の製造方法であって、ゾル−ゲル法により第1導体層上に前記無機誘電体層を形成する工程と、前記無機誘電体層と前記樹脂基板とをそれらの間に前記第2導体パターンを介在させて貼り合わせる工程と、前記無機誘電体層と前記樹脂基板とを貼り合わせる工程の後に前記第1導体層をパターニングして前記第1導体パターンを形成する工程とを含み、前記無機誘電体層を形成する工程は、金属アルコキシドの加水分解生成物が縮合することによって生じる誘電体が結晶粒子として分散媒中に分散している分散液を前記第1導体層上に塗布し、それにより得られる塗膜を乾燥させ、乾燥後の前記塗膜の焼成に先立って前記乾燥後の塗膜上に導電性ペーストを印刷し、前記塗膜と前記導電性ペーストとを焼成して前記無機誘電体層と前記第2導体パターンとをそれぞれ形成することを含んだことを特徴とする電子部品内蔵基板の製造方法が提供される。
【0019】
上記無機誘電体層はペロブスカイト構造を有する化合物から実質的になるものであってもよい。
上記電子部品内蔵基板は、樹脂基板と積層体との間に介在した接着剤層をさらに具備していてもよい。
【0023】
無機誘電体層を形成する工程において第1導体層の無機誘電体層を形成する面の裏面は第1導体層とは異なる材料からなる被覆層で被覆されていてもよい。この場合、上記方法は、無機誘電体層を形成する工程の後に第1導体層から被覆層を除去する工程をさらに含んでいてもよい。
【0024】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、各図において同様または類似の機能を発揮する構成部材には同一の参照符号を付し、重複する説明は省略する。
【0025】
図1乃至図7は、参考例に係る電子部品内蔵基板の製造方法を概略的に示す断面図である。本参考例では、以下に説明する方法により電子部品内蔵基板を製造する。
【0026】
まず、図1に示すように、ゾル−ゲル法により導体層11a上に無機誘電体層14bを形成する。この無機誘電体層14bの形成方法については、後で詳述する。また、ここでは、導体層11aには、銅箔などの金属箔を使用する。
【0027】
次に、図2に示すように、例えば、無電解めっき法やスパッタリング法またはそれらの少なくとも一方と電気めっき法との組み合わせなどを利用して、無機誘電体層14b上に金属層のような導体層12aを形成する。ここでは、一例として、導体層12aとして銅層を形成することとする。
【0028】
続いて、図3に示すように、導体層11a,12aの何れか一方を、例えば、フォトリソグラフィ技術及びエッチング技術などを用いてパターニングする。ここでは、一例として、導体層12aをパターニングして導体パターン12bを形成することとする。
【0029】
上記の方法で図3に示す積層体10を形成する一方で、図4に示す積層体20を形成する。なお、図4には、一例として、樹脂基板21とその上に設けられた導体パターン22とを備えた構造を示している。また、樹脂基板21は、例えば、ポリイミドフィルムやガラス布に樹脂を含浸させてなるプリプレグであり、導体パターン22の材料は、例えば、銅である。
【0030】
次に、図5に示すように、導体パターン12bと導体パターン22とが対向するように、積層体10と積層体20とを接着剤層30を介して貼り合わせる。続いて、例えば、エッチング法などを利用して、無機誘電体層14bを形成する過程で生じた絶縁性の酸化物層を導体層11aの表面から除去する。
【0031】
次いで、図6に示すように、積層体10,20及び接着剤層30に対し、層間接続のための貫通孔を形成する。さらに、これら貫通孔の側壁上に、例えば、無電解めっき法などを利用して、接続用導体40を形成する。なお、貫通孔の側壁を導体で被覆した後に電気めっきを行うことなどにより、接続用導体40を厚膜化してもよい。この場合、貫通孔は、接続用導体40でほぼ完全に埋め込んでもよい。また、貫通孔でなくても、層間接続が可能であればよい。
【0032】
その後、図7に示すように、導体層11aをフォトリソグラフィ技術とエッチング技術とを用いてパターニングする。これにより、導体パターン11bを形成する。以上のようにして、電子部品内蔵基板1を得る。なお、この電子部品内蔵基板1において、導体パターン11bと導体パターン12bとの重複部及びそれらの間に介在した無機誘電体層14bは、コンデンサ50を構成している。
【0033】
さて、本参考例では、無機誘電体層14bはゾル−ゲル法により形成する。
【0034】
ゾル−ゲル法によると、無機誘電体が無機誘電体層14b中に占める割合を極めて高くすることができる。それゆえ、誘電率の高い無機誘電体層14bを形成することができる。
【0035】
また、通常、ゾル−ゲル法で使用する塗布液の粘性は極めて低い。しかも、この方法では、ガラス織布などは不要である。そのため、塗布液の塗布に例えばスピンコート法やスプレーコート法などを利用することができ、薄く且つ膜厚均一性に優れた無機誘電体層14bを形成することができる。例えば、厚さが300nm乃至10μmの範囲内にあり且つ膜厚均一性に優れた無機誘電体層14bを形成することができる。
【0036】
さらに、ゾル−ゲル法では、高価な真空装置は不要である。そのため、比較的低いコストで電子部品内蔵基板1の製造が可能となる。
したがって、本参考例によると、寸法が小さく且つ大容量のコンデンサを内蔵した電子部品内蔵基板を低いコストで製造することが可能となる。
【0037】
ゾル−ゲル法による無機誘電体層14bの形成は、具体的には、例えば以下の方法により行うことができる。
【0038】
まず、1種以上の金属アルコキシドを所定の溶媒中に溶解して前駆体溶液を調製する。ここで、前駆体溶液中の金属アルコキシド濃度は、例えば、0.5mol/L以上とする。
【0039】
次に、この前駆体溶液に含まれる金属アルコキシドの加水分解及び縮合反応を生じさせる。これにより、先の前駆体溶液をゲル化する。なお、ここで生じさせるゲルは、例えば、最終的に得られる無機誘電体層14bと同様の結晶構造を有し且つ典型的には多くが50nm以下の粒径を有する結晶粒子を含んだ単相の結晶性ゲルである。結晶性ゲルは、例えば、後述するように、先の前駆体溶液に対して低温での加水分解処理及びエージング処理などを施すことにより得ることができる。
【0040】
次いで、このゲルを所定の溶媒中に投入し、結晶粒子を溶媒中で略均一に分散させる。このようにして、無機誘電体層14bを形成するための塗布液を得る。
【0041】
次に、スピンコート法やスプレーコート法などの溶液塗布法を用いて、上記塗布液を導体層11a上に塗布し、これにより得られる塗膜を乾燥させる。なお、1回の塗布により得られる塗膜の厚さは極めて薄いため、通常、この塗布及び乾燥は複数回繰り返す。その後、塗膜を焼成することにより、無機誘電体層14bを得る。
【0042】
ところで、通常のゾル−ゲル法では、例えば、ペロブスカイト構造を有する化合物,すなわち、ペロブスカイト化合物,を主成分とした無機誘電体層14bを形成する場合、十分な誘電特性を発現させるためには、800℃以上の高温での焼成が必要である。しかしながら、そのような高温での焼成を行うと、無機誘電体層14bの下地である導体層11aの変形や下地と無機誘電体層14bとの界面で反応を生じるなどの問題を生じることがある。
【0043】
これに対し、上記の方法では、先に説明した通り、金属アルコキシドの加水分解及び縮合反応生成物である結晶粒子を含んだ塗布液を使用する。すなわち、この方法では、金属アルコキシドの反応を塗布前に部分的に進行させる。そのため、通常のゾル−ゲル法では800℃以上の高温での焼成が必要であるが、この方法では、比較的低い温度,例えば450℃以上の温度,で焼成を行うことができる。したがって、この方法によると、導体層11aの変形や導体層11aと無機誘電体層14bとの界面での反応などを殆んど生じることなく、通常のゾル−ゲル法に比べて緻密であり且つ組成均一性に優れた無機誘電体層14bを得ることができる。
【0044】
上記の方法により得られる無機誘電体層14bの材料は誘電体であれば特に制限はないが、無機誘電体層14bには比誘電率の高い材料を使用することが有利である。そのような材料としては、例えば、一般式:ABO3で表されるペロブスカイト化合物を挙げることができる。
【0045】
なお、上記一般式において、「A」は、例えば、Cu、Mg、Ca、Sr、Ba、Zn、Cd、Sc、Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Pb、Bi、Fe、Co、及びNiなどのように、元素周期律表の第1B族、第2A族、第2B族、第3A族、第4B族、第5B族、及び第8族から選ばれる少なくとも1種の金属元素を示している。また、上記一般式において、「B」は、例えば、Ti、Zr、Hf、Sn、及びSbなどのように、元素周期律表の第4A族、第4B族、及び第5B族から選ばれる少なくとも1種の金属元素を示している。
【0046】
このペロブスカイト化合物では、金属元素A及び/または金属元素Bの一部を他の金属元素と入れ換えることができる。例えば、BaTiO3の場合、Baの一部をBa以外の金属元素A,例えばSr、Y及びLaの少なくとも1種で置換して、(Ba1-xSrx)TiO3や(Ba1-x-y-zSrxLayYz)TiO3などとすることが可能である。
【0047】
上記前駆体溶液に使用する金属アルコキシドは、無機誘電体層14bが含む金属と同種の金属を含有している必要がある。但し、金属アルコキシドのアルコキシ基の種類に特に制限はない。
【0048】
無機誘電体層14bの材料としてペロブスカイト化合物を使用する場合、先の金属アルコキシドとしては、互いに金属元素の種類が異なる複数種の金属アルコキシドを混合してなるものを使用することができる。そのような混合物に使用可能な金属アルコキシドとしては、例えば、バリウムメトキシド、バリウムエトキシド、バリウムプロポキシド、バリウムブトキシド、チタンメトキシド、チタンエトキシド、チタンプロポキシド、チタンブトキシド、トリエトキシイットリウム、トリイソプロポキシイットリウム、トリエトキシランタン、トリイソプロポキシランタン、ジエトキシストロンチウム、及びジイソプロポキシストロンチウムなどを挙げることができる。
【0049】
また、無機誘電体層14bの材料としてペロブスカイト化合物を使用する場合、先の金属アルコキシドとしては、互いに種類が異なる複数種の金属元素を含んだ金属アルコキシドを使用してもよい。そのような金属アルコキシドとしては、例えば、バリウムチタンメトキシド、バリウムチタンエトキシド、バリウムチタンプロポキシド、バリウムチタンブトキシド、ストロンチウムチタンメトキシド、ストロンチウムチタンエトキシド、ストロンチウムチタンプロポキシド、及びストロンチウムチタンブトキシドなどを使用することができる。
【0050】
金属アルコキシドまたは金属アルコキシドの混合物が含む金属を適宜選択することにより、BeTiO3、MgTiO3、CaTiO3、SrTiO3、BaTiO3 、PbTiO3、ZrTiO3、Bi2TiO3、La2TiO3、CeTiO3及びZrTiO3のようなチタン酸塩、BaSnO3、CaSnO3、SrSnO3、MgSnO3、PbSnO3、CoSnO3及びNiSnO3のような錫酸塩、BaZrO3、CaZrO3、SrZrO3及びMgZrO3のようなジルコン酸塩、MgNbO3、CaNbO3、SrNbO3、BaNbO3及びLiNbO3のようなニオブ酸塩、LiTaO3、BaTaO3、SrTaO3、CaTaO3及びMgTaO3のようなタンタル酸塩などの各種誘電体を含んだ無機誘電体層14bを形成することができる。
【0051】
前駆体溶液に使用する溶媒としては、金属アルコキシドを高濃度,例えば0.5mol/L以上の濃度,で溶解し得る溶媒であれば特に種類に制限はない。前駆体溶液の溶媒としては、例えば、メタノールやエタノールのようなアルコール類やメチルエチルケトンやアセトンのようなケトン類などの有機溶媒を単独で使用してもよく、或いは、相溶性のある溶媒同士を組み合わせてなる混合溶媒を使用してもよい。
【0052】
前駆体溶液に含まれる金属アルコキシドの加水分解は、例えば、低温,典型的には−30℃乃至0℃、より典型的には−20℃乃至0℃,で加水分解剤を添加して行なうことができる。この加水分解剤としては、例えば、無機酸、有機酸、水酸化物、及び有機アミン類のような酸またはアルカリの水溶液や水などを使用することができる。
【0053】
加水分解処理後のエージング処理は、例えば、0℃乃至60℃の温度で1時間乃至480時間,典型的には20℃乃至60℃の温度で24時間乃至168時間,行なう。エージング処理することで、前駆体の組成に対応した組成を有する物質の結晶粒子を含む結晶性ゲルを得ることができる。なお、先の条件のもとで得られる結晶性ゲルにおいて、多くの結晶粒子は、50nm以下の粒径を有している。
【0054】
エージング処理の条件を調整することにより、結晶粒子がゲルに占める割合などを変更することができる。すなわち、結晶粒子と非晶質相との比を調整することができ、したがって、塗膜の焼結性(緻密化と粒成長)を制御することができる。例えば、結晶粒子がゲルに占める割合が高い場合、結晶粒子間には少量の非晶質相しか存在しないため、焼成時における結晶粒子の成長は大きくはない。それゆえ、この場合、比較的低温及び/または短時間で焼結させることができるとともに、より緻密な無機誘電体層14bが得られる。他方、結晶粒子がゲルに占める割合が低い場合、結晶粒子間には多量の非晶質相が存在することとなるため、焼成時における結晶粒子の成長が大きい。それゆえ、結晶粒子を成長させるためのエネルギーが必要となる。したがって、この場合、通常、十分に焼結させるために、より高温及び/または長時間の焼成を行う。
【0055】
無機誘電体層14bを形成するための塗布液は、上記の通り、先の結晶性ゲルを所定の溶媒中に投入し、結晶粒子を溶媒中で略均一に分散させることにより得られる。なお、結晶性ゲルは、加水分解の条件によってはスラリー状或いは塊状となる場合がある。このような場合、例えば、生成した結晶性ゲルを塗布液の調製に使用する溶媒中に投入し、機械的粉砕或いは超音波を利用した粉砕を行ないながら結晶粒子を溶媒中に分散させる。
【0056】
塗布液に使用する溶媒は、結晶性ゲルの種類に応じて適宜選択して用いることができる。この溶媒としては、例えば、メタノール及びエタノールのようなアルコール類やメチルエチルケトン及びアセトンのようなケトン類などの有機溶媒や水などを使用することができる。また、微粉砕による結晶粒子の分散を容易にするために、この溶媒には、例えば、ポリエチレンイミン及びポリビニルピロリドンのような高分子系の分散剤や、ジオクチルスルホコハク酸ナトリウムのような低分子系の分散剤などを添加することもできる。使用する分散剤の種類及び添加量は、結晶性ゲルの種類と塗布液に使用する溶媒の種類などに応じて適宜設定することができる。
【0057】
導体層11a上への塗膜の形成には、上記の通り、スピンコート法やスプレーコート法を利用することができる。また、この塗膜の形成には、ディップコート法などの他の溶液塗布法や電気泳動電着法などの方法も利用することができる。この塗膜の形成には、先の方法を単独で使用してもよく、或いは、組み合わせて使用してもよい。
【0058】
導体層11a上に形成した塗膜には、その焼成前に乾燥処理を施して、塗膜中の溶媒を除去する。この乾燥処理は、例えば、導体層11a及びその上に形成した塗膜を、酸素ガス気流中、70℃乃至200℃で0.5時間乃至5時間放置することにより行う。
【0059】
導体層11a上に無機誘電体層14bを形成するに際し、塗膜の形成及び乾燥は1回のみ行ってもよいが、通常、塗膜の形成及び乾燥を1回のみ行うことにより得られる無機誘電体層14bは極めて薄い。したがって、典型的には、塗膜の形成及び乾燥は複数回行う。塗膜の形成及び乾燥を複数回行う場合、各塗膜の組成は同一であってもよく、或いは、異なっていてもよい。
【0060】
上記の通り、先の方法では、塗膜を形成する前に塗布液中に結晶粒子を生じさせているため、焼成温度を比較的低温とすることができる。先の方法では、通常、焼成温度は、450℃以上であれば充分である。なお、焼成温度は、通常は1200℃未満とし、典型的には800℃以下とする。
【0061】
上述したゾル−ゲル法により得られる無機誘電体層14bには、他の方法で形成した無機誘電体層14bには見られない特徴がある。
例えば、原料として金属アルコキシドを使用しているため、金属アルコキシドの加水分解及び縮合反応が完全に進行しない場合、無機誘電体層14bからアルコキシ基やその分解生成物の存在を検出できることがある。したがって、無機誘電体層14bの組成を調べることにより、その無機誘電体層14bがゾル−ゲル法によって形成されたものであるか否かを判別できることがある。
【0062】
また、塗膜を形成する前に塗布液中に結晶粒子を生じさせる方法では、焼成過程で結晶粒子の成長はあまり生じず、しかも、塗布液や焼成前の塗膜中における結晶粒子の多くは50nm以下の粒径を有している。そのため、この方法で得られる無機誘電体層14bでは、通常、結晶粒子の平均粒径は30nm乃至100nmの範囲内となり、多くの場合、結晶粒子の粒径は30nm乃至100nmの範囲内で分布する。
【0063】
このように結晶粒子の粒径が小さな無機誘電体層14bは、他の方法では得られない。例えば、樹脂と誘電体粉末との混合物を用いて無機誘電体層を形成する方法では、平均粒径が数百nm乃至数百μm程度の誘電体粉末を使用する。また、通常のゾル−ゲル法では、結晶粒子成長の殆んどは焼成過程で生じ且つ先の方法に比べてより高い温度で焼成を行うため、得られる無機誘電体層における結晶粒子の平均粒径は数百nm乃至数百μm程度となる。
【0064】
したがって、無機誘電体層14bに含まれる結晶粒子の平均粒径及び/または粒度分布から、その無機誘電体層14bが先のゾル−ゲル法(塗膜を形成する前に塗布液中に結晶粒子を生じさせる方法)により形成したものであるか否かを判別することができる。
【0065】
次に、本発明の一実施形態について説明する。
本実施形態は、導体パターン12bの形成方法が異なること以外は、参考例と同様である。
【0066】
図8乃至図10は、本発明の第1の実施形態に係る電子部品内蔵基板の製造方法を概略的に示す断面図である。本実施形態では、以下に説明する方法により電子部品内蔵基板を製造する。
【0067】
まず、図8に示すように、金属アルコキシド及び/またはその反応生成物と有機溶剤とを含有した塗布液を導体層11a上に塗布し、それにより得られる塗膜14aを乾燥させる。この塗布及び乾燥は1回のみ行ってもよいが、通常は複数回繰り返す。また、ここでは、一例として、上記塗布液として、参考例で説明したもの(結晶粒子を生じさせた塗布液)を使用することとする。さらに、ここでは、導体層11aには、基材として利用可能な金属箔を使用することとする。
【0068】
次に、図9に示すように、乾燥後の塗膜14a上に、導電ペースト12cを印刷する。ここでは、一例として、導電ペースト12cとして銅ペーストを使用する。
【0069】
次いで、塗膜14a及び導電ペースト12cを焼成する。これにより、図10に示すように、無機誘電体層14b及び導体パターン12bをそれぞれ得る。
【0070】
以上のようにして図10に示す積層体10を形成する一方で、例えば、図4に示す積層体20を形成する。その後、参考例において、図5乃至図7を参照しながら説明した工程を順次実施する。このようにして、図7に示す電子部品内蔵基板1を得る。
【0071】
この方法によると、参考例で説明したのと同様の効果を得ることができる。また、この方法により得られる電子部品内蔵基板1には、無機誘電体層14に参考例で説明した特徴が見られる。
【0072】
次に、本発明の第2の実施形態について説明する。
第2の実施形態は、無機誘電体層14を形成する際に導体層11aの無機誘電体層14を形成する面の裏面を被覆層で被覆しておき、無機誘電体層14を形成した後に導体層11aから被覆層を除去すること以外は、第1の実施形態と同様である。
【0073】
図11乃至図14は、本発明の第2の実施形態に係る電子部品内蔵基板の製造方法を概略的に示す断面図である。本実施形態では、以下に説明する方法により電子部品内蔵基板を製造する。
【0074】
まず、図11に示すように、一方の主面が被覆層15で被覆された導体層11aを準備する。次いで、被覆層15の他方の主面に、第1の実施形態で説明したのと同様の方法により、無機誘電体層14b及び導体パターン12bを形成する。
【0075】
なお、ここでは、一例として、被覆層15を、導体層11aとは材料が異なる第1被覆層151と、第1被覆層151とは材料が異なる第2被覆層152とで構成している。また、ここでは、一例として、導体層11a及び第2被覆層152として厚さ18μm程度の銅層を使用し、第1被覆層151として厚さ0.5μm乃至1μm程度のニッケル層を使用することとする。
【0076】
以上のようにして図11に示す積層体10を形成する一方で、例えば、図4に示す積層体20を形成する。その後、参考例において、図5を参照しながら説明した工程を実施する。すなわち、積層体10と積層体20とを、導体パターン12bと導体パターン22とが対向するように、接着剤層30を介して貼り合わせる。これにより、図12に示す構造を得る。
【0077】
次に、図13に示すように、エッチング法により、第1被覆層151から第2被覆層152を除去する。このエッチングには、第2被覆層152に対するエッチング速度が、第1被覆層151に対するエッチング速度よりも速いエッチャントを使用する。
【0078】
続いて、図14に示すように、エッチング法により、導体層11aから第1被覆層151を除去する。このエッチングには、第1被覆層151に対するエッチング速度が、導体層11aに対するエッチング速度よりも速いエッチャントを使用する。
【0079】
その後、参考例において、図6及び図7を参照しながら説明した工程を順次実施する。以上のようにして、図7に示す電子部品内蔵基板1を得る。
【0080】
この方法によると、参考例で説明したのと同様の効果を得ることができる。また、この方法により得られる電子部品内蔵基板1には、無機誘電体層14に参考例で説明した特徴が見られる。
【0081】
また、導体層11aの表面が酸化して酸化物層が生じた場合、それをエッチングにより除去すると、導体層11aの表面の平坦性は著しく低下する。これに対し、上記の方法によれば、無機誘電体層14の形成は、導体層11aの無機誘電体層14を形成する面の裏面を被覆層で被覆した状態で実施するため、無機誘電体層14の形成工程において導体層11aの表面が酸化されることはない。しかも、導体層11a及び第1被覆層151に十分に高いエッチング選択性が得られる材料を使用すれば、導体層11aから被覆層15を除去するのに伴って導体層11aの表面が劣化することも防止することができる。したがって、この方法によると、導体パターン11bの平坦性に優れた電子部品内蔵基板1を得ることができる。
【0082】
さらに、この方法によれば、無機誘電体層14を形成する基材としての役割は、導体層11aだけでなく被覆層15にも担わせることができる。そのため、参考例及び第1の実施形態で説明した方法と比較して、導体層11aをより薄くすることができる。したがって、この方法によると、より薄型の電子部品内蔵基板1を得ることができる。
【0083】
以上説明した第1及び第2の実施形態では、説明を簡略化するため、電子部品内蔵基板1に単純な構造を採用したが、より複雑な構造を採用することも可能である。
【0084】
図15は、本発明の第3の実施形態に係る電子部品内蔵基板を概略的に示す断面図である。
【0085】
図15に示す電子部品内蔵基板1では、導体パターン11b,12b,13bの重複部とそれらの間に介在した無機誘電体層14bとがコンデンサ50を構成している。また、この電子部品内蔵基板1では、コンデンサ50の上下に導体パターン22を設けている。このように、電子部品内蔵基板1は多層基板とすることができる。
【0086】
また、先の電子部品内蔵基板1には、さらなる変形が可能である。例えば、上記の電子部品内蔵基板1は、電子部品としてコンデンサのみを内蔵しているが、抵抗やインダクタなどの他の電子部品をさらに内蔵することもできる。また、上記の電子部品内蔵基板1は、さらに、半導体装置も内蔵することができる。
【0087】
第1乃至第3の実施形態に係る電子部品内蔵基板1は、例えば、半導体チップや半導体パッケージの表面実装に使用するプリント配線板やインターポーザなどとして利用可能である。
【0088】
図16は、第1乃至第3の実施形態に係る電子部品内蔵基板をインターポーザとして用いた半導体パッケージを概略的に示す断面図である。また、図17は、第1乃至第3の実施形態に係る電子部品内蔵基板をプリント配線板として用いた半導体モジュールを概略的に示す断面図である。
【0089】
図16に示す半導体パッケージ5では、第1乃至第3の実施形態の何れかに係る電子部品内蔵基板1をインターポーザとして用いており、半導体チップ2をフリップチップボンディングしている。なお、図中、参照符号3は金属バンプを示し、参照符号4はアンダーフィルなどの樹脂層を示している。
また、図17に示す半導体モジュール7では、第1乃至第3の実施形態の何れかに係る電子部品内蔵基板1をプリント配線板として用いており、半導体チップ2や半導体パッケージ5を表面実装している。
【0090】
このように、第1乃至第3の実施形態に係る電子部品内蔵基板1は、様々な用途に利用可能である。
【0091】
【実施例】
(例1)
本例では、以下に説明する方法により、図7に示す電子部品内蔵基板1を作製した。
【0092】
まず、室温のもと、Ba(OC2H5)2、Sr(OC2H5)2、及びTi(O−iC3H7)4を、1:1:2のモル比で含んだアルコール溶液を調製した。なお、ここでは、溶媒としてはメタノールと2−メトキシエタノールとを6:4の体積比で混合してなるものを使用し、溶液中のアルコキシド濃度は1.0mol/Lとした。
【0093】
次に、この前駆体溶液を、0℃で水蒸気を用いて加水分解し、次いで50℃で48時間エージング処理した。これにより、多くが50nm以下の粒径を有するチタン酸バリウムストロンチウムの結晶粒子を含んだ単相の結晶性ゲルを得た。
【0094】
さらに、この結晶性ゲルを、2−メトキシエタノール中に投入し、超音波を用いて微粉砕しながら均一に分散させた。以上のようにして、薄膜形成用の塗布液を調製した。
【0095】
この塗布液について、光散乱法により、塗布液中に分散している粒子の粒度分布を測定した。その結果、ほぼ8nm乃至40nmの範囲内で分布しており、粗大粒子は存在していないことが確認できた。
【0096】
次に、上記の塗布液を銅箔11a上にスピンコートし、得られた塗膜を150℃の酸素気流中で0.5時間乾燥させた。この塗布と乾燥とを計5回繰り返した後、大気中、450℃の温度で1時間焼成した。このようにして、図1に示すように、無機誘電体層14bとして、厚さ0.5μmのチタン酸バリウムストロンチウム薄膜を形成した。
【0097】
この無機誘電体層14bについて透過電子顕微鏡を用いた観察を行った。その結果、この無機誘電体層14bは主として結晶粒子で構成されており、それら粒子の粒径は30nm乃至100nmの範囲内で分布していることを確認することができた。
【0098】
次に、無機誘電体層14b上に、無電解めっき法により薄い銅層を形成した。続いて、電気めっき法により、上記銅層上に銅をさらに析出させた。このようにして、図2に示す銅層12aを得た。
【0099】
次いで、フォトリソグラフィ技術とエッチング技術とを用いて、この銅層12aをパターニングすることにより、図3に示す銅パターン12bを形成した。なお、この銅パターン12bは、キャパシタ10の一方の電極及びそれらと同一面内に配置される配線に対応したパターンである。
【0100】
上述した方法で図3の積層体10を形成する一方で、ガラス布にエポキシ樹脂を含浸させてなるプリプレグ21の一主面に設けられた銅層をパターニングし、配線パターンとして銅パターン22を形成した。このようにして、図4に示す積層体20を得た。
【0101】
その後、図5に示すように、積層体10と積層体20とを、それらの銅パターン12b,22が向き合うように、接着剤層30を介して貼り合せた。
【0102】
次に、図5の構造に対し、レーザを用いて貫通孔を形成した。続いて、図6に示すように、無電解めっき法及び電気めっき法により、貫通孔の側壁を銅層40で被覆した。なお、この際、積層体20の外面はドライフィルムフォトレジスト(以下、ドライフィルムという)で被覆しておいた。
【0103】
次いで、フォトリソグラフィ技術とエッチング技術とを用いて、銅層11aをパターニングすることにより、図7に示す銅パターン11bを得た。この銅パターン11bは、キャパシタ10の他方の電極及びそれらと同一面内に配置される配線や端子に対応したパターンである。
【0104】
以上の方法により、0.25mm×0.25mmの寸法を有するコンデンサ50を内蔵した電子素子内蔵基板1を得た。
【0105】
この電子素子内蔵基板1について、コンデンサ50の容量を調べた。その結果、コンデンサ50の容量は、平均で約55pFであり、ばらつきが極めて少ないことを確認することができた。
【0106】
(例2)
以下の塗布液を使用したこと以外は、例1で説明したのと同様の方法により、図7に示す電子素子内蔵基板1を作製した。
【0107】
すなわち、まず、室温のもと、Ba(OC2H5)2及びTi(O−iC3H7)4を、1:1のモル比で含んだアルコール溶液を調製した。なお、ここでは、溶媒としてはメタノールと2−メトキシエタノールとを6:4の体積比で混合してなるものを使用し、溶液中のアルコキシド濃度は1.0mol/Lとした。
【0108】
次に、この前駆体溶液を、0℃で水蒸気を用いて加水分解し、次いで25℃で24時間エージング処理した。これにより、多くが50nm以下の粒径を有するチタン酸バリウムの結晶粒子を含んだ単相の結晶性ゲルを得た。
【0109】
さらに、この結晶性ゲルを、2−メトキシエタノール中に投入し、超音波を用いて微粉砕しながら均一に分散させた。以上のようにして、薄膜形成用の塗布液を調製した。
【0110】
この塗布液について、光散乱法により、塗布液中に分散している粒子の粒度分布を測定した。その結果、ほぼ8nm乃至40nmの範囲内で分布しており、粗大粒子は存在していないことが確認できた。
【0111】
その後、この塗布液を用いたこと以外は実施例1で説明したのと同様の工程を順次実施した。このようにして、無機誘電体層14bとして厚さ0.7μmのチタン酸バリウム薄膜を備えた電子素子内蔵基板1を完成した。
【0112】
なお、本例でも、無機誘電体層14bについて透過電子顕微鏡を用いた観察を行った。その結果、この無機誘電体層14bは主として結晶粒子で構成されており、それら粒子の粒径は30nm乃至100nmの範囲内で分布していることを確認することができた。
【0113】
また、この電子素子内蔵基板1について、コンデンサ50の容量を調べた。その結果、コンデンサ50の容量は、平均で約30pFであり、ばらつきが極めて少ないことを確認することができた。
【0114】
【発明の効果】
以上説明したように、本発明によると、寸法が小さく且つ大容量のコンデンサを内蔵した電子部品内蔵基板、それを用いた半導体パッケージ、及びその製造方法が提供される。
【図面の簡単な説明】
【図1】 参考例に係る電子部品内蔵基板の製造方法を概略的に示す断面図。
【図2】 参考例に係る電子部品内蔵基板の製造方法を概略的に示す断面図。
【図3】 参考例に係る電子部品内蔵基板の製造方法を概略的に示す断面図。
【図4】 参考例に係る電子部品内蔵基板の製造方法を概略的に示す断面図。
【図5】 参考例に係る電子部品内蔵基板の製造方法を概略的に示す断面図。
【図6】 参考例に係る電子部品内蔵基板の製造方法を概略的に示す断面図。
【図7】 参考例に係る電子部品内蔵基板の製造方法を概略的に示す断面図。
【図8】 本発明の第1の実施形態に係る電子部品内蔵基板の製造方法を概略的に示す断面図。
【図9】 本発明の第1の実施形態に係る電子部品内蔵基板の製造方法を概略的に示す断面図。
【図10】 本発明の第1の実施形態に係る電子部品内蔵基板の製造方法を概略的に示す断面図。
【図11】 本発明の第2の実施形態に係る電子部品内蔵基板の製造方法を概略的に示す断面図。
【図12】 本発明の第2の実施形態に係る電子部品内蔵基板の製造方法を概略的に示す断面図。
【図13】 本発明の第2の実施形態に係る電子部品内蔵基板の製造方法を概略的に示す断面図。
【図14】 本発明の第2の実施形態に係る電子部品内蔵基板の製造方法を概略的に示す断面図。
【図15】 本発明の第3の実施形態に係る電子部品内蔵基板を概略的に示す断面図。
【図16】 第1乃至第3の実施形態に係る電子部品内蔵基板をインターポーザとして用いた半導体パッケージを概略的に示す断面図。
【図17】 第1乃至第3の実施形態に係る電子部品内蔵基板をプリント配線板として用いた半導体モジュールを概略的に示す断面図。
【符号の説明】
1…電子部品内蔵基板、2…半導体チップ、3…金属バンプ、4…樹脂層、5…半導体パッケージ、7…半導体モジュール、10…積層体、11a…導体層、11b…導体パターン、12a…導体層、12b…導体パターン、12c…導電ペースト、13b…導体パターン、塗膜14a…、14b…無機誘電体層、15…被覆層、20…積層体、21…樹脂基板、22…導体パターン、30…接着剤層、40…接続用導体、50…コンデンサ、151…第1被覆層、152…第2被覆層。 [0001]
BACKGROUND OF THE INVENTION
The present invention, ElectricThe present invention relates to a method of manufacturing a subcomponent built-in board, in particular,,The present invention relates to a method for manufacturing a substrate with built-in electronic components.
[0002]
[Prior art]
Up to now, improvements in performance and reduction in size, thickness and weight of electronic devices have been achieved by reducing the size, thickness and weight of semiconductor packages and adopting a multilayer structure for printed wiring boards used for surface mounting. . However, it is considered that it will be difficult to further improve the performance of electronic devices and to reduce the size, thickness, and weight of these devices using these methods alone. Therefore, electronic component built-in substrates, which are superior to the conventional printed wiring boards in the following points, are attracting attention.
[0003]
1. Since the electronic components that have been surface-mounted so far are incorporated in the printed wiring board, the degree of integration can be increased.
2. Since the number of electronic components to be surface-mounted is reduced, the degree of freedom in the layout of electronic components on the printed wiring board is improved.
[0004]
3. For the reason that electronic parts can be arranged three-dimensionally, the wiring length between the electronic parts can be shortened to improve electrical characteristics such as high frequency characteristics and noise characteristics.
4). Since the solder connection portion is reduced, connection reliability is improved.
5). Since downsizing is possible and mounting becomes easy, the cost can be reduced.
[0005]
By the way, there is a problem that a substrate with a built-in ceramic electronic component using a ceramic substrate as a substrate has a large shrinkage of the substrate in a high-temperature firing step that is essential for the manufacturing process. That is, it is difficult to control the size and shape of the ceramic electronic component built-in substrate with high accuracy, and it is difficult to realize a high yield. Further, the ceramic base material has a problem that it is inherently easily broken. Further, the ceramic electronic component built-in substrate has a problem that electronic components that can be incorporated are limited to passive elements, and active elements cannot be incorporated.
[0006]
On the other hand, the resin-based electronic component built-in substrate using a resin base material as the base material does not have the above-described problems with respect to the ceramic-based electronic component built-in substrate. Therefore, among the electronic component built-in substrates, researches on the resin-based electronic component built-in substrates are being actively conducted.
[0007]
For example,
[0008]
However, the thickness of the dielectric substrate obtained by such a method is limited by the glass woven fabric. Therefore, the thickness of the dielectric substrate obtained by the above method is generally about 50 μm to 60 μm, and is about 20 μm even when the thinnest is formed. Further, in the dielectric substrate obtained by such a method, the volume ratio of the ceramic dielectric powder in the dielectric substrate cannot be increased in consideration of the role of the resin as a binder and the viscosity of the dispersion. That is, the dielectric constant of the dielectric substrate cannot be made comparable to the dielectric constant of the ceramic dielectric powder. For this reason, the technique described in
[0009]
In
[0010]
However, in the above method using the printing method, the dielectric paste is required to be relatively viscous. Therefore, in this method, it is difficult to form a dielectric layer excellent in film thickness uniformity, to control the thickness of the dielectric layer with high accuracy, and to form a thin dielectric layer. In other words, even the technique described in
[0011]
[Patent Document 1]
JP-A-5-48271
[0012]
[Patent Document 2]
JP 2001-160672 A
[0013]
[Problems to be solved by the invention]
The present invention has been made in view of the above problems, and has a built-in electronic component having a small size and a large capacity capacitor.PlankAn object is to provide a manufacturing method.
[0014]
[Means for Solving the Problems]
Of the present inventionOne sideaccording to,A resin substrate and a laminate provided on one main surface of the resin substrate, wherein the laminate includes a first conductor pattern facing the main surface of the resin substrate, the resin substrate, and the first conductor pattern. And a second conductive pattern interposed between the resin substrate and the inorganic dielectric layer, at least a part of which is a capacitor built-in electronic component built-in substrate A method of forming the inorganic dielectric layer on the first conductor layer by a sol-gel method, and interposing the second conductor pattern between the inorganic dielectric layer and the resin substrate. Bonding the inorganic dielectric layer and the resin substrate and patterning the first conductor layer to form the first conductor pattern after the step of bonding the inorganic dielectric layer and the resin substrate. Form The dispersion obtained by condensing the dielectric produced by the hydrolysis product of the metal alkoxide in the dispersion medium as crystal particles is applied on the first conductor layer, and the coating film obtained thereby is applied. Prior to firing of the coating film after drying, a conductive paste is printed on the dried coating film, and the coating film and the conductive paste are fired to form the inorganic dielectric layer and the first A method of manufacturing an electronic component built-in substrate, comprising forming two conductor patterns, respectivelyIs provided.
[0019]
UpThe inorganic dielectric layer may consist essentially of a compound having a perovskite structure.
UpThe electronic component built-in substrate may further include an adhesive layer interposed between the resin substrate and the laminate.
[0023]
NothingIn the step of forming the mechanical dielectric layer, the back surface of the surface of the first conductor layer on which the inorganic dielectric layer is formed may be covered with a coating layer made of a material different from that of the first conductor layer. In this case, the method may further include a step of removing the coating layer from the first conductor layer after the step of forming the inorganic dielectric layer.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In addition, the same referential mark is attached | subjected to the structural member which exhibits the same or similar function in each figure, and the overlapping description is abbreviate | omitted.
[0025]
1 to 7Reference exampleIt is sectional drawing which shows schematically the manufacturing method of the electronic component built-in board which concerns on this. BookReference exampleThen, the electronic component built-in substrate is manufactured by the method described below.
[0026]
First, as shown in FIG. 1, an
[0027]
Next, as shown in FIG. 2, a conductor such as a metal layer is formed on the
[0028]
Subsequently, as shown in FIG. 3, one of the conductor layers 11a and 12a is patterned by using, for example, a photolithography technique and an etching technique. Here, as an example, the
[0029]
While the
[0030]
Next, as illustrated in FIG. 5, the
[0031]
Next, as shown in FIG. 6, through holes for interlayer connection are formed in the
[0032]
Thereafter, as shown in FIG. 7, the
[0033]
Well, bookReference exampleThen, the
[0034]
According to the sol-gel method, the proportion of the inorganic dielectric in the
[0035]
In general, the viscosity of the coating solution used in the sol-gel method is extremely low. Moreover, this method does not require a glass woven fabric. Therefore, for example, a spin coating method or a spray coating method can be used for applying the coating liquid, and the thin
[0036]
Furthermore, the sol-gel method does not require an expensive vacuum device. Therefore, the electronic component built-in
So bookReference exampleAccording to this, it is possible to manufacture an electronic component built-in board having a small size and a large capacity capacitor built therein at low cost.
[0037]
Specifically, the formation of the
[0038]
First, one or more metal alkoxides are dissolved in a predetermined solvent to prepare a precursor solution. Here, the metal alkoxide concentration in the precursor solution is, for example, 0.5 mol / L or more.
[0039]
Next, hydrolysis and condensation reaction of the metal alkoxide contained in this precursor solution is caused. Thereby, the previous precursor solution is gelled. The gel produced here has, for example, a single phase containing crystal particles having a crystal structure similar to that of the finally obtained
[0040]
Next, this gel is put into a predetermined solvent, and the crystal particles are dispersed substantially uniformly in the solvent. In this way, a coating liquid for forming the
[0041]
Next, the coating solution is applied onto the
[0042]
By the way, in the usual sol-gel method, for example, when forming the
[0043]
On the other hand, in the above-described method, as described above, a coating solution containing crystal particles which are a product of hydrolysis and condensation reaction of metal alkoxide is used. That is, in this method, the reaction of the metal alkoxide is partially advanced before coating. For this reason, the normal sol-gel method requires baking at a high temperature of 800 ° C. or higher, but in this method, baking can be performed at a relatively low temperature, for example, 450 ° C. or higher. Therefore, according to this method, the
[0044]
The material of the
[0045]
In the above general formula, “A” is, for example, Cu, Mg, Ca, Sr, Ba, Zn, Cd, Sc, Y, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, 1B group, 2A group, 2B group, 3A group, 4B group of the periodic table, such as Ho, Er, Tm, Yb, Lu, Pb, Bi, Fe, Co, and Ni, At least one metal element selected from Group 5B and Group 8 is shown. In the above general formula, “B” is at least selected from Group 4A, Group 4B, and Group 5B of the periodic table, such as Ti, Zr, Hf, Sn, and Sb. One kind of metal element is shown.
[0046]
In this perovskite compound, a part of the metal element A and / or the metal element B can be replaced with another metal element. For example, BaTiOThreeIn this case, a part of Ba is replaced with a metal element A other than Ba, for example, at least one of Sr, Y and La, and (Ba1-xSrx) TiOThreeYa (Ba1-xyzSrxLayYz) TiOThreeAnd so on.
[0047]
The metal alkoxide used in the precursor solution needs to contain the same type of metal as the metal included in the
[0048]
When a perovskite compound is used as the material for the
[0049]
Further, when a perovskite compound is used as the material for the
[0050]
By appropriately selecting the metal contained in the metal alkoxide or the mixture of metal alkoxides, BeTiOThree, MgTiOThree, CaTiOThree, SrTiOThree, BaTiOThree , PbTiOThree, ZrTiOThree, Bi2TiOThree, La2TiOThree, CeTiOThreeAnd ZrTiOThreeTitanate such as BaSnOThree, CaSnOThree, SrSnOThreeMgSnOThree, PbSnOThreeCoSnOThreeAnd NiSnOThreeStannates such as BaZrOThree, CaZrOThree, SrZrOThreeAnd MgZrOThreeZirconate such as MgNbOThree, CaNbOThree, SrNbOThree, BaNbOThreeAnd LiNbOThreeNiobate such as LiTaOThree, BaTaOThree, SrTaOThree, CaTaOThreeAnd MgTaOThreeAn
[0051]
The solvent used for the precursor solution is not particularly limited as long as it is a solvent that can dissolve the metal alkoxide at a high concentration, for example, a concentration of 0.5 mol / L or more. As the solvent for the precursor solution, for example, an organic solvent such as alcohols such as methanol and ethanol, ketones such as methyl ethyl ketone and acetone may be used alone, or a combination of compatible solvents may be used. A mixed solvent may be used.
[0052]
The hydrolysis of the metal alkoxide contained in the precursor solution is performed, for example, by adding a hydrolyzing agent at a low temperature, typically −30 ° C. to 0 ° C., more typically −20 ° C. to 0 ° C. Can do. As this hydrolyzing agent, for example, an inorganic acid, an organic acid, a hydroxide, and an acid or alkali aqueous solution such as organic amines, water, or the like can be used.
[0053]
The aging treatment after the hydrolysis treatment is performed, for example, at a temperature of 0 ° C. to 60 ° C. for 1 hour to 480 hours, typically at a temperature of 20 ° C. to 60 ° C. for 24 hours to 168 hours. By performing the aging treatment, a crystalline gel containing crystal particles of a substance having a composition corresponding to the composition of the precursor can be obtained. In the crystalline gel obtained under the above conditions, many crystal particles have a particle size of 50 nm or less.
[0054]
By adjusting the conditions of the aging treatment, the ratio of the crystal particles to the gel can be changed. That is, the ratio between the crystal grains and the amorphous phase can be adjusted, and therefore the sinterability (densification and grain growth) of the coating film can be controlled. For example, when the proportion of the crystal particles in the gel is high, there is only a small amount of amorphous phase between the crystal particles, so that the growth of the crystal particles during firing is not large. Therefore, in this case, sintering can be performed at a relatively low temperature and / or in a short time, and a denser
[0055]
As described above, the coating liquid for forming the
[0056]
The solvent used for the coating solution can be appropriately selected and used according to the type of crystalline gel. As this solvent, for example, organic solvents such as alcohols such as methanol and ethanol, ketones such as methyl ethyl ketone and acetone, water, and the like can be used. In order to facilitate the dispersion of the crystal particles by fine pulverization, this solvent includes, for example, a polymer dispersant such as polyethyleneimine and polyvinylpyrrolidone, and a low molecular system such as sodium dioctylsulfosuccinate. A dispersant or the like can also be added. The type and amount of dispersant used can be appropriately set according to the type of crystalline gel and the type of solvent used in the coating solution.
[0057]
As described above, a spin coat method or a spray coat method can be used to form a coating film on the
[0058]
The coating film formed on the
[0059]
In forming the
[0060]
As described above, in the previous method, since the crystal particles are generated in the coating solution before forming the coating film, the firing temperature can be made relatively low. In the above method, it is usually sufficient that the firing temperature is 450 ° C. or higher. The firing temperature is usually less than 1200 ° C., typically 800 ° C. or less.
[0061]
The
For example, since metal alkoxide is used as a raw material, when the hydrolysis and condensation reaction of the metal alkoxide does not proceed completely, the presence of an alkoxy group or a decomposition product thereof may be detected from the
[0062]
In addition, in the method of generating crystal particles in the coating solution before forming the coating film, the crystal particles do not grow much in the baking process, and many of the crystal particles in the coating solution and coating film before baking are It has a particle size of 50 nm or less. Therefore, in the
[0063]
Thus, the
[0064]
Therefore, from the average particle diameter and / or particle size distribution of the crystal particles contained in the
[0065]
Next, the present inventionOne embodimentWill be described.
This embodimentExcept that the formation method of the
[0066]
8 to 10 show the present invention.First embodimentIt is sectional drawing which shows schematically the manufacturing method of the electronic component built-in board which concerns on this. In the present embodiment, the electronic component built-in substrate is manufactured by the method described below.
[0067]
First, as shown in FIG. 8, a coating solution containing a metal alkoxide and / or a reaction product thereof and an organic solvent is applied onto the
[0068]
Next, as shown in FIG. 9, the
[0069]
Next, the
[0070]
While the
[0071]
According to this method,Reference exampleThe same effect as described in the above can be obtained. In addition, the electronic component-embedded
[0072]
Next, the present inventionSecond embodimentWill be described.
Second embodimentWhen the inorganic dielectric layer 14 is formed, the back surface of the
[0073]
11 to 14 show the present invention.Second embodimentIt is sectional drawing which shows schematically the manufacturing method of the electronic component built-in board which concerns on this. In the present embodiment, the electronic component built-in substrate is manufactured by the method described below.
[0074]
First, as shown in FIG. 11, a
[0075]
Here, as an example, the covering
[0076]
While the
[0077]
Next, as shown in FIG. 13, the
[0078]
Subsequently, as shown in FIG. 14, the
[0079]
afterwards,Reference exampleThe steps described with reference to FIGS. 6 and 7 are sequentially performed. As described above, the electronic component built-in
[0080]
According to this method,Reference exampleThe same effect as described in the above can be obtained. In addition, the electronic component-embedded
[0081]
Further, when the surface of the
[0082]
Furthermore, according to this method, the role as a base material for forming the inorganic dielectric layer 14 can be performed not only by the
[0083]
Explained aboveFirst and second embodimentsIn order to simplify the description, a simple structure is adopted for the electronic component built-in
[0084]
FIG. 15 illustrates the present invention.Third embodimentIt is sectional drawing which shows roughly the electronic component built-in board | substrate which concerns on.
[0085]
In the electronic component built-in
[0086]
Further, the electronic component built-in
[0087]
1st toThird embodimentThe electronic component built-in
[0088]
FIG. 16 shows the first toThird embodimentIt is sectional drawing which shows roughly the semiconductor package using the electronic component built-in board | substrate which concerns on as an interposer. FIG. 17 shows the first toThird embodimentIt is sectional drawing which shows schematically the semiconductor module which used the electronic component built-in board | substrate which concerns on as a printed wiring board.
[0089]
In the
In the
[0090]
In this way, the first throughThird embodimentThe electronic component built-in
[0091]
【Example】
(Example1)
In this example, the electronic component built-in
[0092]
First, at room temperature, Ba (OC2HFive)2, Sr (OC2HFive)2, And Ti (O-iCThreeH7)FourWas prepared in a molar ratio of 1: 1: 2. Here, as the solvent, a mixture of methanol and 2-methoxyethanol in a volume ratio of 6: 4 was used, and the alkoxide concentration in the solution was 1.0 mol / L.
[0093]
Next, this precursor solution was hydrolyzed with water vapor at 0 ° C. and then aged at 50 ° C. for 48 hours. As a result, a single-phase crystalline gel containing crystal grains of barium strontium titanate having a particle size of 50 nm or less was obtained.
[0094]
Further, this crystalline gel was put into 2-methoxyethanol and uniformly dispersed while being finely pulverized using ultrasonic waves. As described above, a coating solution for forming a thin film was prepared.
[0095]
With respect to this coating solution, the particle size distribution of particles dispersed in the coating solution was measured by a light scattering method. As a result, it was distributed within a range of about 8 nm to 40 nm, and it was confirmed that coarse particles were not present.
[0096]
Next, the above coating solution was spin-coated on the
[0097]
The
[0098]
Next, a thin copper layer was formed on the
[0099]
Next, the
[0100]
3 is formed by the above-described method, while a copper layer provided on one main surface of a
[0101]
Then, as shown in FIG. 5, the
[0102]
Next, a through hole was formed in the structure of FIG. 5 using a laser. Subsequently, as shown in FIG. 6, the side wall of the through hole was covered with a
[0103]
Subsequently, the copper pattern 11b shown in FIG. 7 was obtained by patterning the
[0104]
By the above method, the electronic element built-in
[0105]
The capacitance of the
[0106]
(Example2)
Except for using the following coating solutions,Example 1The electronic device built-in
[0107]
That is, first, Ba (OC2HFive)2And Ti (O-iCThreeH7)FourWas prepared in a molar ratio of 1: 1. Here, as the solvent, a mixture of methanol and 2-methoxyethanol in a volume ratio of 6: 4 was used, and the alkoxide concentration in the solution was 1.0 mol / L.
[0108]
Next, this precursor solution was hydrolyzed with water vapor at 0 ° C. and then aged at 25 ° C. for 24 hours. As a result, a single-phase crystalline gel containing crystal particles of barium titanate having a particle size of 50 nm or less was obtained.
[0109]
Further, this crystalline gel was put into 2-methoxyethanol and uniformly dispersed while being finely pulverized using ultrasonic waves. As described above, a coating solution for forming a thin film was prepared.
[0110]
With respect to this coating solution, the particle size distribution of particles dispersed in the coating solution was measured by a light scattering method. As a result, it was distributed within a range of about 8 nm to 40 nm, and it was confirmed that coarse particles were not present.
[0111]
Thereafter, the same steps as described in Example 1 were sequentially performed except that this coating solution was used. In this way, the electronic element built-in
[0112]
In this example as well, the
[0113]
Further, the capacitance of the
[0114]
【The invention's effect】
As described above, according to the present invention, an electronic component built-in substrate incorporating a capacitor with a small size and a large capacity, a semiconductor package using the substrate, and a manufacturing method thereof are provided.
[Brief description of the drawings]
[Figure 1]Reference exampleSectional drawing which shows schematically the manufacturing method of the electronic component built-in board which concerns on this.
[Figure 2]Reference exampleSectional drawing which shows schematically the manufacturing method of the electronic component built-in board which concerns on this.
[Fig. 3]Reference exampleSectional drawing which shows schematically the manufacturing method of the electronic component built-in board which concerns on this.
[Fig. 4]Reference exampleSectional drawing which shows schematically the manufacturing method of the electronic component built-in board which concerns on this.
[Figure 5]Reference exampleSectional drawing which shows schematically the manufacturing method of the electronic component built-in board which concerns on this.
[Fig. 6]Reference exampleSectional drawing which shows schematically the manufacturing method of the electronic component built-in board which concerns on this.
[Fig. 7]Reference exampleSectional drawing which shows schematically the manufacturing method of the electronic component built-in board which concerns on this.
[Fig. 8] of the present inventionFirst embodimentSectional drawing which shows schematically the manufacturing method of the electronic component built-in board which concerns on this.
FIG. 9 shows the present invention.First embodimentSectional drawing which shows schematically the manufacturing method of the electronic component built-in board which concerns on this.
FIG. 10 shows the present invention.First embodimentSectional drawing which shows schematically the manufacturing method of the electronic component built-in board which concerns on this.
FIG. 11 shows the present invention.Second embodimentSectional drawing which shows schematically the manufacturing method of the electronic component built-in board which concerns on this.
FIG. 12 shows the present invention.Second embodimentSectional drawing which shows schematically the manufacturing method of the electronic component built-in board which concerns on this.
FIG. 13 shows the present invention.Second embodimentSectional drawing which shows schematically the manufacturing method of the electronic component built-in board which concerns on this.
FIG. 14 shows the present invention.Second embodimentSectional drawing which shows schematically the manufacturing method of the electronic component built-in board which concerns on this.
FIG. 15 shows the present invention.Third embodimentSectional drawing which shows schematically the board | substrate with a built-in electronic component which concerns on.
FIG. 16 shows the first throughThird embodimentSectional drawing which shows schematically the semiconductor package which used the electronic component built-in board | substrate concerning this as an interposer.
FIG. 17 shows the first throughThird embodimentSectional drawing which shows schematically the semiconductor module using the electronic component built-in board | substrate which concerns on as a printed wiring board.
[Explanation of symbols]
DESCRIPTION OF
Claims (4)
ゾル−ゲル法により第1導体層上に前記無機誘電体層を形成する工程と、
前記無機誘電体層と前記樹脂基板とをそれらの間に前記第2導体パターンを介在させて貼り合わせる工程と、
前記無機誘電体層と前記樹脂基板とを貼り合わせる工程の後に前記第1導体層をパターニングして前記第1導体パターンを形成する工程と
を含み、
前記無機誘電体層を形成する工程は、金属アルコキシドの加水分解生成物が縮合することによって生じる誘電体が結晶粒子として分散媒中に分散している分散液を前記第1導体層上に塗布し、それにより得られる塗膜を乾燥させ、乾燥後の前記塗膜の焼成に先立って前記乾燥後の塗膜上に導電性ペーストを印刷し、前記塗膜と前記導電性ペーストとを焼成して前記無機誘電体層と前記第2導体パターンとをそれぞれ形成することを含んだことを特徴とする電子部品内蔵基板の製造方法。A resin substrate and a laminate provided on one main surface of the resin substrate, wherein the laminate includes a first conductor pattern facing the main surface of the resin substrate, the resin substrate, and the first conductor pattern. And a second conductive pattern interposed between the resin substrate and the inorganic dielectric layer, at least a part of which is a capacitor built-in electronic component built-in substrate A method,
Forming the inorganic dielectric layer on the first conductor layer by a sol-gel method;
Bonding the inorganic dielectric layer and the resin substrate with the second conductor pattern interposed therebetween ;
Look including the <br/> the step of patterning the first conductor layer after the step of bonding said resin substrate and the inorganic dielectric layer to form the first conductor pattern,
In the step of forming the inorganic dielectric layer, a dispersion liquid in which a dielectric produced by condensation of a hydrolysis product of a metal alkoxide is dispersed as crystal particles in a dispersion medium is applied onto the first conductor layer. The coating film obtained thereby is dried, the conductive paste is printed on the dried coating film prior to the baking of the dried coating film, and the coating film and the conductive paste are baked. A method of manufacturing a substrate with built-in electronic components , comprising forming the inorganic dielectric layer and the second conductor pattern, respectively .
前記無機誘電体層を形成する工程の後に前記第1導体層から前記被覆層を除去する工程をさらに含んだことを特徴とする請求項1に記載の電子部品内蔵基板の製造方法。In the step of forming the inorganic dielectric layer, the back surface of the surface of the first conductor layer on which the inorganic dielectric layer is formed is covered with a coating layer made of a material different from the first conductor layer,
2. The method of manufacturing an electronic component built-in substrate according to claim 1, further comprising a step of removing the covering layer from the first conductor layer after the step of forming the inorganic dielectric layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003199883A JP4372471B2 (en) | 2003-07-22 | 2003-07-22 | Manufacturing method of electronic component built-in substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003199883A JP4372471B2 (en) | 2003-07-22 | 2003-07-22 | Manufacturing method of electronic component built-in substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005044833A JP2005044833A (en) | 2005-02-17 |
JP4372471B2 true JP4372471B2 (en) | 2009-11-25 |
Family
ID=34260510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003199883A Expired - Fee Related JP4372471B2 (en) | 2003-07-22 | 2003-07-22 | Manufacturing method of electronic component built-in substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4372471B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7849955B2 (en) | 2008-02-05 | 2010-12-14 | Crown Equipment Corporation | Materials handling vehicle having a steer system including a tactile feedback device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4667070B2 (en) * | 2005-02-23 | 2011-04-06 | 日本特殊陶業株式会社 | Wiring board and method of manufacturing wiring board |
JP6628544B2 (en) | 2015-10-07 | 2020-01-08 | 富士通株式会社 | Manufacturing method of wiring board |
-
2003
- 2003-07-22 JP JP2003199883A patent/JP4372471B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7849955B2 (en) | 2008-02-05 | 2010-12-14 | Crown Equipment Corporation | Materials handling vehicle having a steer system including a tactile feedback device |
US7980352B2 (en) | 2008-02-05 | 2011-07-19 | Crown Equipment Corporation | Materials handling vehicle having a steer system including a tactile feedback device |
US8172033B2 (en) | 2008-02-05 | 2012-05-08 | Crown Equipment Corporation | Materials handling vehicle with a module capable of changing a steerable wheel to control handle position ratio |
US8412431B2 (en) | 2008-02-05 | 2013-04-02 | Crown Equipment Corporation | Materials handling vehicle having a control apparatus for determining an acceleration value |
US8718890B2 (en) | 2008-02-05 | 2014-05-06 | Crown Equipment Corporation | Materials handling vehicle having a control apparatus for determining an acceleration value |
US9421963B2 (en) | 2008-02-05 | 2016-08-23 | Crown Equipment Corporation | Materials handling vehicle having a control apparatus for determining an acceleration value |
Also Published As
Publication number | Publication date |
---|---|
JP2005044833A (en) | 2005-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4431747B2 (en) | Manufacturing method of semiconductor device | |
KR100867038B1 (en) | Printed circuit board with embedded capacitors, and manufacturing process thereof | |
US9082552B2 (en) | Method of manufacturing capacitor | |
US7579251B2 (en) | Aerosol deposition process | |
US7436681B2 (en) | Wiring board with built-in capacitor | |
US6588097B2 (en) | Method of manufacturing multilayered ceramic substrate and green ceramic laminate | |
JP4047243B2 (en) | Organic / inorganic oxide mixed thin film, electronic substrate with built-in passive element using the same, and method for producing organic / inorganic oxide mixed thin film | |
US7449381B2 (en) | Method of making a capacitive substrate for use as part of a larger circuitized substrate, method of making said circuitized substrate and method of making an information handling system including said circuitized substrate | |
JP2012033968A (en) | Printed wiring board and method of manufacturing the same | |
WO2007043683A1 (en) | Printed wiring board | |
JP2007053347A (en) | Capacitive device, organic dielectric laminate, multilayer structure incorporating these devices and methods of manufacturing same | |
JP2009224786A (en) | Capacitor-incorporated printed wiring board and electronic component | |
KR20120048711A (en) | Structure and method for producing same | |
CN1953169A (en) | Power core devices and methods of making thereof | |
JP2010087266A (en) | Composite substrate, and method of manufacturing the same | |
US7629269B2 (en) | High-k thin film grain size control | |
JP2006248074A (en) | Composite substrate with high dielectric constant, composite sheet with high dielectric constant, and methods for producing them | |
JP4372471B2 (en) | Manufacturing method of electronic component built-in substrate | |
JP3591437B2 (en) | Multilayer ceramic substrate, method of manufacturing the same, and electronic device | |
JP4530605B2 (en) | Multi-layer wiring board with built-in capacitor element | |
JP2010080866A (en) | Multilayer wiring board and method for manufacturing the same | |
US20090316374A1 (en) | Reduced Porosity High-K Thin Film Mixed Grains for Thin Film Capacitor Applications | |
KR101025973B1 (en) | Capacitor embedded ltcc board and method of producing the same | |
KR101101489B1 (en) | Laminated Ceramic Body and Manufacturing method of Sintered Ceramic Body | |
JP4022105B2 (en) | Manufacturing method of multilayer wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060314 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060314 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060622 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090902 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |