JP2004533189A - パケットスイッチング素子の複数のスイッチカードに亘り、複数の仮想出力キューからステータス情報を配信するパケットスイッチング装置 - Google Patents
パケットスイッチング素子の複数のスイッチカードに亘り、複数の仮想出力キューからステータス情報を配信するパケットスイッチング装置 Download PDFInfo
- Publication number
- JP2004533189A JP2004533189A JP2003504596A JP2003504596A JP2004533189A JP 2004533189 A JP2004533189 A JP 2004533189A JP 2003504596 A JP2003504596 A JP 2003504596A JP 2003504596 A JP2003504596 A JP 2003504596A JP 2004533189 A JP2004533189 A JP 2004533189A
- Authority
- JP
- Japan
- Prior art keywords
- status information
- packet switching
- switching device
- arbiter
- port control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/62—Queue scheduling characterised by scheduling criteria
- H04L47/622—Queue service order
- H04L47/623—Weighted service order
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/52—Queue scheduling by attributing bandwidth to queues
- H04L47/521—Static queue service slot or fixed bandwidth allocation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/62—Queue scheduling characterised by scheduling criteria
- H04L47/622—Queue service order
- H04L47/6225—Fixed service order, e.g. Round Robin
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
【0001】
本発明は、複数のスイッチカードを含むパケットスイッチング装置に関する。
【背景技術】
【0002】
ブロードバンド・スイッチング・シンポジウム‘99(Broadband Switching Symposium ‘99) におけるR. Schoenen, G. Post, G. Sanderによる刊行物“100%のスループットを有する入力キュースイッチの優先性に関する重み付けアービトレイション・アルゴリズム(Weighted Arbitration Algorithms with Priorities for Input Queued Switches with 100% Throughput)”は、パケットスイッチング装置の様々な重み付けされたスイッチング・アルゴリズムを比較する。スイッチング・アルゴリズムは、パケットスイッチング装置の同じ出力ポートへ数個のパケットがコリジョンすることを防止し、その結果としてデータの損失や遅延を低減させることを、様々なスイッチングステップで試みる。データパケットの出力キューにおけるステータス情報の使用は考慮されていない。
【0003】
本発明の目的は、パケットの形式においてデータのコリジョンが無いスイッチングを保証することである。
【0004】
この目的は、最初の段落で記載した形態のパケットスイッチング装置によって達成され、そこでは、
・少なくとも1つのラインカードには、出力キュー内のパケットの格納および配列のために、並びに、その出力キューのステータス情報を発生させるために、ポートコントロールが設けられ、
・少なくとも1つのスイッチカードは、交差マトリックス(crosspoint matrix)およびこの交差マトリックスを制御するアービタから成るように設けられており、
ポートコントロールは複数の(several)アービタに亘って複数の(several)出力キューのステータス情報を配信するために設けられており、かつ、
スイッチカードのアービタは、ステータス情報の各部分を周期的に受信するように構成されている。
【0005】
パケットスイッチング装置は、複数の(several)ラインカードおよび複数の(several)スイッチカードを備えている。ラインカードは、基本的な構成要素としてポートコントロールを含む。各ポートコントロールは、複数の並列スイッチカードに接続されており、そのタスクは、そのパケットスイッチング装置の所望の出力ポートおよび優先度によって、入来したパケットをパケットスイッチング装置へ配列することである。ポートコントロールにおいてパケットスイッチング装置の所望の出力ポートおよび優先度によって、パケットを配列することは、仮想出力キュー(VOQ(Virtual Output Queue)として知られている。ポートコントロールは、この仮想出力キューの状態の情報(ステータス情報として知られている)を有し、これを規則的な間隔でスイッチカードへ送信する。
【0006】
各スイッチカードは、交差マトリックスおよびアービタからなる。交差マトリックスの構成は、パケットをスイッチングするためのパケットスイッチング装置の入力ポートと出力ポートとの間に生成される新しいリンクおよびアービタによって規則的な間隔で再決定される。
【0007】
各リンクを計算するために、ポートコントロールは、その計算がステータス情報の関数(function)として最適化され得るようにアービタへステータス情報を送る。
【0008】
ポートコントロールは、このアービタを介して配信された新しいステータス情報を送信することができる。各アービタは、ポートコントロールからステータス情報の部分を受信する。ステータス情報をほんの部分的に受信することによって、要求される最大の帯域幅は、ポートコントロールとアービタとの間の情報交換のために一定に維持され得る。ポートコントロールとアービタとの間の一定の帯域幅は、ポートコントロールに接続されたアービタの数に依存しない。
【0009】
ステータス情報を配信するとき、ポートコントロールは個々のスイッチカード間を識別しない。従って、スイッチカードの数は、ポートコントロールの機能に影響を与えない。また、処理の間に1またはそれ以上のスイッチカードが無いこともまたポートコントロールの機能に影響を与えない。パケットスイッチング装置が処理の間に追加のスイッチカードで補われる場合には、ポートコントロールは、追加の機能を処理する必要がない。
【0010】
ラインカードのポートコントロールは、スイッチカードの複数の並列アービタと同時に接続される。
【0011】
スイッチカードにおける欠陥の発生において、パケットスイッチング装置の機能も妨害されないことを確実にするために、要求されるスイッチング能力をもたらし、スイッチカードの数に依存しないポートコントロールの作用は維持される。スイッチカードの数を変更することによって、スイッチングされたパケットの遅延およびスループットは影響され得る。追加および除去によって、パケットスイッチング装置の電力のスケーリング(a scaling of the power)は追加の装置なしに達成され得る。スイッチカードは、パケットスイッチング装置において個々に動作してもよく、また、その機能、速度、インタフェースなどに対する付加的な変更なしに、パケットスイッチング装置における多くのスイッチカードのうちの1つとしても動作してもよい。
【0012】
欠損または追加の後、スイッチカードが動作において分類し直されると、このスイッチカードのアービタは出力キューにおいてステータス情報を有しない。それにもかかわらず、アービタはその関連する交差マトリックスの構成を計算し、これをポートコントロールおよび交差マトリックスへ送信する。パケットスイッチング装置の各ポートコントロールは、計算された(デフォルトの)構成を受け取り、現在の(更新された)ステータス情報で応答する。次の計算では、アービタは、前に受信されたステータス情報を考慮に入れる。
【0013】
従って、ステータス情報の現在の変化数に依存して、アービタは、m回目の計算の後、入手可能なほとんどのステータス情報を受け取る。ここで、mは、パケットスイッチング装置の入力および出力ポートの数にほぼ等しい。より多くの冗長ステータス情報が、ポートコントロールからアービタへ送られると、アービタはより速く適切に再度動作することができる。
【0014】
各ポートコントロールは、複数のスイッチカードに接続されたときに、複数のスイッチカードと同時に動作し得るインタフェースを必要とする。ポートコントロールの内部処理速度は、スイッチカードの処理速度のn倍に等しい。ここで、nは、パケットスイッチング装置のラインカードの数に等しい。
【0015】
スイッチカードの重複使用によって処理速度が上昇することは、ポートコントロールとスイッチカードとの間のリンクの速度またはスイッチカードへ何の変化ももたらさない。その接続の速度およびスイッチカードは、最小システムとして知られているジャストワンスイッチカード(just one switch card)を備えたパケットスイッチング装置の命令を実行する。
【0016】
特定のスイッチカードを用いるようにポートコントロールを決定することは、アービタによって引き起こされる。規則的な間隔での各スイッチカードのアービタは、計算が不正確かつ不完全なステータス情報に基づいている場合であっても、交差マトリックスの計算されたデフォルトの構成をポートコントロールへ送信する。ポートコントロールはアービタからの情報に応答する。ポートコントロールは、個々のアービタを区別しないが、1つのアービタとして総てのアービタを一緒に考え、構成が送られる異なる周波数にポートコントロール自身を適合させ、物理的接続をアービタへ適合させる。
【0017】
重み付けによって、ポートコントロールは、入力ポートにおいていずれのパケットとどの程度の至急にスイッチングすべきかをアービタへ伝えることができる。重み付けは、ステータス情報内に含めてアービタに送信され、出力ポートのための総てのステータス情報の関数からなる。重み付けは優先度のデータおよびパケットのクラスまたは待機時間および出力キューのサイズを含むことができる。
【0018】
アービタが最も近時に受け取った重み付けの値のコピーを受け取ったときには、重み付けの現在の値と最も近時に受信した値との間の相違の受信は充分である。ある状態は最も近時に受け取った完全な値であり、それはアービタが欠落している場合には無くなる。このため、総ての現在ステータス情報を表した完全な値が送られる。
【0019】
本発明は、キュー内のパケットの格納および構成のために、並びに、交差マトリックスおよびこの交差マトリックスを制御するアービタを備える少なくとも1つのスイッチカードを有するパケットスイッチング装置用のキューに基づくステータス情報を生成するために、ポートコントロールを有するラインカードに関する。このポートコントロールは、複数の(several)アービタへステータス情報を配信し、応答する各アービタは、ポートコントロールからステータス情報の部分が送られる各々の場合に周期的に受信するように設計されている。
【0020】
本発明は、また、出力キュー内にパケットを格納しかつ配列するために、並びに、そのキューのステータス情報を生成するために、ポートコントロールを有する少なくとも1つのラインカードを備えたパケットスイッチング装置用の交差マトリックスおよびこの交差マトリックスを制御するためのアービタからなるスイッチカードに関する。ポートコントロールは、複数の(several)アービタへステータス情報を配信し、応答する各アービタは、ポートコントロールからステータス情報の部分が送られる各々の場合に周期的に受信するように設けられている。
【発明を実施するための最良の形態】
【0021】
本発明は、添付図面に示された実施形態に関してさらに記述されるが、本発明これらの限定されない。
【0022】
図1に示されたパケットスイッチング装置は、2つのラインカード1および2並びに数個のスイッチカード3〜5からなる。ラインカード1および2は、それぞれ本実施形態の記述に関連しない異なる部品からなり、従って、光学転送ユニット、フレーム生成器、ネットワークプロセッサなどは図示されていない。しかし、ポートコントロール6および7は本実施形態にとって不可欠である。ポートコントロールの数(n)は、2つよりも多いことは頻繁にあるが、本実施形態においては明確化のために2つに限定している。各スイッチカード3〜5は交差マトリックス8およびアービタ9から成る。アービタ9と各並列スイッチカード3〜5の交差マトリックス8との両方はそれぞれポートコントロール6および7に接続されている。
【0023】
一定長のデータパケットは、セルとして知られている。一定長のセルは、サイズの異なるパケットよりもスイッチングにおいて処理が容易であるので、入来するパケットは、ラインカード1および2内において一定長のセル内へ配信され、一時的に出力キュー内に格納される。スイッチングの成功後、即ち、出力ポートで入力ポートの割り当てを承認した後、セルは出力キューから除去される。
【0024】
ポートコントロール1および2のタスクは、パケットスイッチング装置の所望の出力ポートおよび優先度に基づいて出力キュー内に入来セルを配列することである。配列は、仮想出力キュー(VOQ)として知られている。各ポートコントロール1および2は、そのそれぞれの出力キューのステータス情報を決定し、規則的な間隔でアービタ9へそのステータス情報を転送する。
【0025】
各スイッチラインカード3〜5ごとのアービタ9は、セル期間として知られる規則的な間隔で、パケットスイッチング装置の入力および出力ポートを接続する交差マトリックス8の最適な構成を計算する。アービタ9の計算は、ポートコントロール6および7からのステータス情報に基づいており、そのポートコントロール6および7内ではセルが出力ポートへのスイッチングのために出力キュー内で待機している。そのリンクは2つの条件を満たさなければならない。セル期間内では、リンクは、複数の出力ポートをある入力ポートへ接続することができず、および/または、複数の入力ポートをパケットスイッチング装置のある出力ポートへ接続することができない。アービタ9は、ポートコントロール6および7から受信した総ての現在ステータス情報を含み、各セル期間内において、ポートコントロール6および7並びに交差マトリックス8へ、交差マトリックス8の計算された構成を送る。
【0026】
スイッチカード3〜5は並列処理されるので、各スイッチカード3〜5のそれぞれの処理速度は、ポートコントロール6および7の内部処理速度よりも遅い。従って、スイッチカード3〜5のセル期間が、ポートコントロール1および2の内部セル期間よりも長い。それぞれの場合において、ポートコントロール1および2は、複数のスイッチカード3〜5に同時に接続され得るので、複数のスイッチカード3〜5と同時に動作し得るインタフェースを必要とする。ポートコントロール6および7の内部処理速度はスイッチカード3〜5の処理速度の3倍である。
【0027】
アービタ9によって計算された構成を受け取った後、即ち、リンクの後、ポートコントロールは、次のセル期間内にスイッチカード3〜5のいずれに接続されるかを知る。
【0028】
図2は、ポートコントロール6および7内のステータス情報の管理を示す。ポートコントロール6および7は、それぞれステータス情報11〜19を有するテーブル10を含む。表示25〜29を有する重み付け生成器20〜24は、重み付けを生成するためにも、並びに、重み付けにおける相違を示すためにも必要とされる。総当り1の方法30(Around robin 1 method 30)および総当り2の方法31(Around robin 2 method 31)は、出力34におけるアービタ9へのアクセス制御のためのスケジューリング方法として用いられる。
【0029】
テーブル10において、総てのステータス情報11〜19が確立され、最後のものがアービタへ送信されてからステータス情報11〜19を変更する。重み付け発生器20〜24は、スケジューリング方法として総当り1の方法30を用いて、出力34を通してアービタ9へのアクセスを受け入れる重み付けを生成する。重み付けを生成するときに、最後に変更されたステータス情報のみが考慮される。変更されたステータス情報が最後のセル期間から存在しない場合には、総当り2の方法31によって決定された重み付けが送られる。各セル期間内において、2つの重み付けはアービタ9へ同時に送信される。
【0030】
スイッチカード3〜5の数が多くなると、各ポートコントロール6および7によりアービタ9へ送られるステータス情報の量がより多くなる。各セル期間において、2つの重み付けがアービタ9へ同時に送られる。
【0031】
スイッチカード3〜5の数が多くなると、各ポートコントロール6および7によりアービタ9へ送られるステータス情報の量がより多くなる。ポートコントロール6および7とスイッチカード3〜5との間の利用可能な帯域幅を一定に維持するために、各ポートコントロール6および7は、スイッチカード3〜5のアービタ9へ、最後に変更されたステータス情報の一部だけを配信する。
【図面の簡単な説明】
【0032】
【図1】パケットスイッチ装置の図。
【図2】ポートコントロール内のステータス情報の管理を示す図。
Claims (9)
- 出力キューにおいてパケットの格納および配列のために、並びに、出力キューのステータス情報を生成するためにポートコントロールを備えた少なくとも1つのラインカードと、
交差マトリックスおよび該交差マトリックスを制御するアービタからなる少なくとも1つのスイッチカードとを備え、
前記ポートコントロールは、複数のアービタに亘って前記ステータス情報を配信するために設けられており、
応答する前記アービタの各々は、前記ポートコントロールからの前記ステータス情報の各部分を周期的に受け取ることを特徴とするパケットスイッチング装置。 - 前記パケットスイッチング装置の少なくとも1つのラインカードは、複数の並列スイッチカードに接続されることを特徴とする請求項1に記載のパケットスイッチング装置。
- 前記スイッチカードの付加および除去によって、前記パケットスイッチング装置の電力のスケーリングが行なわれることを特徴とする請求項1に記載のパケットスイッチング装置。
- 複数の冗長スイッチカードが不良のスイッチカードのための代替として与えられることを特徴とする請求項1に記載のパケットスイッチング装置。
- 前記ポートコントロールの内部動作速度は、スイッチカードの動作速度の値のn倍であることを特徴とする請求項1に記載のパケットスイッチング装置。
- 各スイッチカードのアービタは、前記交差マトリックスの計算された構成を、前記交差マトリックスおよび前記ポートコントロールへ規則的な間隔で送信するために設けられていることを特徴とする請求項1に記載のパケットスイッチング装置。
- 重み付けは、前記アービタに通知するために、前記パケットスイッチング装置の出力ポートに対する総てのステータス情報の関数から成るように設けられたことを特徴とする請求項1に記載のパケットスイッチング装置。
- 出力キューにおいてパケットの格納および配列のために、並びに、交差マトリックスおよび該交差マトリックスを制御するアービタからなる少なくとも1つのスイッチカードを備えたパケットスイッチング装置のための前記出力キューのステータス情報を生成するためにポートコントロールを備え、
前記ポートコントロールは、複数のアービタへ前記ステータス情報を配信するために設けられており、
応答する前記アービタの各々は、前記ポートコントロールからのステータス情報の各部分を周期的に受け取るために設けられたことを特徴とするラインカード。 - キューにおいてパケットの格納および配列のために、並びに、前記キューのステータス情報を生成するためにポートコントロールを有する少なくとも1つのラインカードを含むパケットスイッチング装置のために、交差マトリックスおよび該交差マトリックスを制御するアービタを備え、
前記ポートコントロールは複数のアービタへステータス情報を配信するために設けられ、
応答する前記アービタの各々は、前記ポートコントロールからのステータス情報の各部分を周期的に受け取るために設けられたことを特徴とするスイッチカード。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10128686A DE10128686A1 (de) | 2001-06-13 | 2001-06-13 | Verteilung von Zustandsinformationen mehrerer virtueller Warteschlangen (Virtual Output Queue) über mehrere Vermittlungseinheiten einer Paketvermittlungsvorrichtung |
PCT/IB2002/002199 WO2002101985A2 (en) | 2001-06-13 | 2002-06-11 | Distribution of status information from several virtual output queues over a plurality of switch cards of a packet switching device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004533189A true JP2004533189A (ja) | 2004-10-28 |
Family
ID=7688152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003504596A Pending JP2004533189A (ja) | 2001-06-13 | 2002-06-11 | パケットスイッチング素子の複数のスイッチカードに亘り、複数の仮想出力キューからステータス情報を配信するパケットスイッチング装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7675910B2 (ja) |
EP (1) | EP1417803A2 (ja) |
JP (1) | JP2004533189A (ja) |
DE (1) | DE10128686A1 (ja) |
WO (1) | WO2002101985A2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7558193B2 (en) * | 2002-08-12 | 2009-07-07 | Starent Networks Corporation | Redundancy in voice and data communications systems |
US20040131072A1 (en) | 2002-08-13 | 2004-07-08 | Starent Networks Corporation | Communicating in voice and data communications systems |
IL152676A0 (en) * | 2002-11-06 | 2003-06-24 | Teracross Ltd | Method and apparatus for high performance single block scheduling in distributed systems |
US8289972B2 (en) | 2004-11-10 | 2012-10-16 | Alcatel Lucent | Gigabit passive optical network strict priority weighted round robin scheduling mechanism |
US8499336B2 (en) | 2010-11-23 | 2013-07-30 | Cisco Technology, Inc. | Session redundancy among a server cluster |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2549673B1 (fr) | 1983-07-19 | 1989-06-30 | Thomson Csf Mat Tel | Commutateur elementaire pour autocommutateur utilisant une technique de multiplexage asynchrone |
US5355372A (en) | 1992-08-19 | 1994-10-11 | Nec Usa, Inc. | Threshold-based load balancing in ATM switches with parallel switch planes related applications |
JP2546490B2 (ja) | 1992-08-19 | 1996-10-23 | 日本電気株式会社 | スイッチング・システム |
JP2833960B2 (ja) | 1993-06-02 | 1998-12-09 | 日本電気株式会社 | ネットワークの監視情報収集方式 |
FR2709222B1 (fr) * | 1993-08-19 | 1995-09-15 | Cit Alcatel | Matrice de commutation à mode de transfert asynchrone. |
US6563837B2 (en) * | 1998-02-10 | 2003-05-13 | Enterasys Networks, Inc. | Method and apparatus for providing work-conserving properties in a non-blocking switch with limited speedup independent of switch size |
US6519225B1 (en) | 1999-05-14 | 2003-02-11 | Nortel Networks Limited | Backpressure mechanism for a network device |
US7058063B1 (en) * | 1999-06-18 | 2006-06-06 | Nec Corporation | Pipelined packet scheduler for high speed optical switches |
CA2283953C (en) * | 1999-09-27 | 2009-07-28 | Nortel Networks Corporation | Compact high-capacity switch |
KR100321784B1 (ko) * | 2000-03-20 | 2002-02-01 | 오길록 | 중재 지연 내성의 분산형 입력 버퍼 스위치 시스템 및그를 이용한 입력 데이터 처리 방법 |
GB0008195D0 (en) * | 2000-04-05 | 2000-05-24 | Power X Limited | Data switching arbitration arrangements |
US7133399B1 (en) * | 2000-10-31 | 2006-11-07 | Chiaro Networks Ltd | System and method for router central arbitration |
US7006514B2 (en) * | 2001-05-31 | 2006-02-28 | Polytechnic University | Pipelined maximal-sized matching cell dispatch scheduling |
US7046661B2 (en) * | 2000-11-20 | 2006-05-16 | Polytechnic University | Scheduling the dispatch of cells in non-empty virtual output queues of multistage switches using a pipelined hierarchical arbitration scheme |
GB0102743D0 (en) * | 2001-02-03 | 2001-03-21 | Power X Ltd | A data switch and a method for controlling the data switch |
US7023840B2 (en) * | 2001-02-17 | 2006-04-04 | Alcatel | Multiserver scheduling system and method for a fast switching element |
US7245582B1 (en) * | 2001-06-07 | 2007-07-17 | Nortel Networks Limited | Protection switching in a multi-stage switch fabric |
US7145904B2 (en) * | 2002-01-03 | 2006-12-05 | Integrated Device Technology, Inc. | Switch queue predictive protocol (SQPP) based packet switching technique |
US7522527B2 (en) * | 2002-12-24 | 2009-04-21 | Electronics And Telecommunications Research Institute | Scalable crossbar matrix switch and arbitration method thereof |
WO2005032167A1 (en) * | 2003-09-29 | 2005-04-07 | British Telecommunications Public Limited Company | Matching process |
-
2001
- 2001-06-13 DE DE10128686A patent/DE10128686A1/de not_active Withdrawn
-
2002
- 2002-06-11 JP JP2003504596A patent/JP2004533189A/ja active Pending
- 2002-06-11 WO PCT/IB2002/002199 patent/WO2002101985A2/en active Application Filing
- 2002-06-11 EP EP02735805A patent/EP1417803A2/en not_active Withdrawn
- 2002-06-11 US US10/480,130 patent/US7675910B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
DE10128686A1 (de) | 2002-12-19 |
US20040233922A1 (en) | 2004-11-25 |
WO2002101985A3 (en) | 2004-03-11 |
WO2002101985A2 (en) | 2002-12-19 |
US7675910B2 (en) | 2010-03-09 |
EP1417803A2 (en) | 2004-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1565828B1 (en) | Apparatus and method for distributing buffer status information in a switching fabric | |
AU750787B2 (en) | Arbitration method and apparatus for a non-blocking switch | |
US6813274B1 (en) | Network switch and method for data switching using a crossbar switch fabric with output port groups operating concurrently and independently | |
EP1810466B1 (en) | Directional and priority based flow control between nodes | |
EP0981878B1 (en) | Fair and efficient scheduling of variable-size data packets in an input-buffered multipoint switch | |
TW576037B (en) | High speed network processor | |
US7116633B2 (en) | Packet switching system and method | |
US20020141427A1 (en) | Method and apparatus for a traffic optimizing multi-stage switch fabric network | |
US8174980B2 (en) | Methods, systems, and computer readable media for dynamically rate limiting slowpath processing of exception packets | |
JP2001285364A (ja) | スイッチング装置とその方法 | |
JP2003204347A (ja) | パケット通信装置及び該パケット通信装置を利用したパケットデータ転送制御方法 | |
AU3867999A (en) | System and method for regulating message flow in a digital data network | |
AU3762199A (en) | System and method for scheduling message transmission and processing in a digital data network | |
EP1356640B1 (en) | Modular and scalable switch and method for the distribution of fast ethernet data frames | |
WO2010007339A1 (en) | Switching device | |
WO2011006398A1 (zh) | 一种数据交换方法及数据交换结构 | |
US6046982A (en) | Method and apparatus for reducing data loss in data transfer devices | |
JP4072315B2 (ja) | パケットスイッチ | |
WO2010004257A1 (en) | Switching device, method and computer program | |
JP2004533189A (ja) | パケットスイッチング素子の複数のスイッチカードに亘り、複数の仮想出力キューからステータス情報を配信するパケットスイッチング装置 | |
Tam et al. | Contention-free complete exchange algorithm on clusters | |
US7680045B2 (en) | Packet switching device with a feedback method of the arbiter | |
Amir et al. | Shale: A Practical, Scalable Oblivious Reconfigurable Network | |
Rezaei | Adaptive Microburst Control Techniques in Incast-Heavy Datacenter Networks | |
JP2002217968A (ja) | パケット通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061215 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070315 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070614 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070713 |