JP2004531058A - ワイヤレスプログラム可能論理装置 - Google Patents

Abstract

ワイヤレスプログラム可能論理装置（１０２）はワイヤレスコンポーネント（１１０）とプログラム可能論理コンポーネント（１０６）とを包含している。遠隔ワイヤレスホスト（１３２）をプログラム可能論理装置（１０２）をプログラムするために使用することが可能である。幾つかの製品構成は複数個のプログラム可能論理装置を必要とする。その構成においてワイヤレスプログラム可能論理装置が使用される場合には、それらの全てはホストからデータ及びコマンドを受取ることが可能である。その結果、ワイヤレスホストはコンフィギュレーションの順番及びこれらの論理装置の開始時間を制御することが可能である。その目的のためにグルー論理を構築する必要性はない。従って、製品設計における効率が改善される。プログラム可能論理装置をプログラムする上で問題が存在する場合には、ホストはそのメモリ内に障害の発生した動作を記録することが可能である。この情報は、生産の流れを改善するために使用することが可能である。
【選択図】図１

Description

【技術分野】
【０００１】
本発明はプログラム可能論理装置に関するものであって、更に詳細には、ワイヤレス通信を使用して遠隔ホストとインターフェースさせることが可能なプログラム可能論理装置に関するものである。
【背景技術】
【０００２】
プログラム可能論理装置は、特定した論理機能を実施するためにユーザによりプログラム即ち書込むことが可能な公知のタイプの集積回路（ＩＣ）として存在している。プログラマブルロジックアレイ（ＰＬＡ）及びコンプレックスプログラマブルロジックデバイス（ＣＰＬＤ）等のような異なるタイプのプログラム可能論理装置が存在している。フィールドプログラマブルゲートアレイ（ＦＰＧＡ）と呼ばれる１つのタイプのプログラム可能論理装置は、容量、柔軟性及びコストの優れた組合わせのために非常に人気がある。ＦＰＧＡは、典型的に、プログラム可能な入力／出力ブロック（ＩＯＢ）のリングにより取囲まれている形態特定可能論理ブロック（ＣＬＢ）からなるアレイを有している。これらのＣＬＢ及びＩＯＢはプログラム可能な相互接続構成体によって相互接続されている。ＣＬＢ、ＩＯＢ、相互接続構成体は、典型的に、ＣＬＢ、ＩＯＢ、相互接続構成体がどのように形態特定されるかを定義する内部コンフィギュレーション（即ち、形態特定）メモリセル内へコンフィギュレーションデータ（ビットストリーム）のストリームをローディングすることによりプログラムされる。コンフィギュレーションビットストリームは、外部メモリ（例えば、外部ＰＲＯＭ）から読取ることが可能である。これらの個別的なメモリセルの集約的な状態がＦＰＧＡの機能を決定する。
【０００３】
半導体処理技術における進化に起因して、ＩＣ内の同一の区域上に更なるトランジスタを製造することが可能である。このことは更なる機能性とすることに通じる。その結果、該装置のピン数はその機能性をサポートするために増加させることが必要である。最近、ＦＰＧＡの幾つかは約１，０００個のピンを有している。
【０００４】
これらのＦＰＧＡは多くの機能を実施するためにプログラムさせることが可能であるので、それらは益々製品の設計において使用される。幾つかの複雑な製品設計において１個を超えるＰＦＧＡが１つの製品において使用される。これらのＦＰＧＡの幾つかはコンフィギュレーション（ｃｏｎｆｉｇｕｒａｔｉｏｎ）即ち形態特定の後に異なる時間において動作を開始することを必要とする。過去においては、これらのＦＰＧＡのコンフィギュレーション及び開始時間を取扱うためにエンジニアはグルー（ｇｌｕｅ）論理を設計する必要性があった。多くの場合において、このグルー論理は回路基板上の貴重な表面積を占有するものである。更に、このグルー論理は、典型的に、各製品に対してカスタム設計されるものである。従って、それは時間がかかり且つ非効率的な処理である。
【０００５】
ＦＰＧＡ上の多数のピンは、これらのピンの多くは他のＩＣへ接続されるので、回路基板がより混雑していることを意味している。従って、上述したグルー論理を配置させるために回路基板上に空間を見つけ出すことは益々困難である。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従って、回路基板上の不必要な回路を減少させることが望ましい。又、ＦＰＧＡを使用する場合の効率を改善することが望ましい。
【課題を解決するための手段】
【０００７】
本発明のプログラム可能論理装置は、従来のプログラム可能論理コンポーネントへ接続されているワイヤレスコンポーネントを包含する単一のＩＣである。ワイヤレスコンポーネントは遠隔ワイヤレスホストからのワイヤレスデータを受取り且つ処理することが可能である。そのデータはプログラム可能論理コンポーネントをプログラムするためにそれへ送られる。本発明の１つの利点は、プログラミングデータが遠隔的に格納され且つ全てのプログラミング回路がＩＣ上に位置されているということである。従って、プログラミングの目的のために使用される回路基板上の表面積は最小である。
【０００８】
幾つかの製品設計は複数個のプログラム可能論理装置を必要とする。ワイヤレスプログラム可能論理装置が使用される場合、それらの全ては遠隔ワイヤレスホストからデータ及びコマンドを受取ることが可能である。その結果、ワイヤレスホストはコンフィギュレーション即ち形態特定の順番及びこれらの論理装置の開始時間を制御することが可能である。この目的のためにグルー論理を構築することは必要ではない。従って、製品設計における効率が改善されている。
【０００９】
プログラム可能論理装置をプログラミングする上で問題が存在する場合には、ホストはそのメモリ内に障害の発生した動作を記録することが可能である。記録された情報はプログラム可能論理装置の同一性、通信時間等を包含することが可能である。この情報は生産の流れを改善するために使用することが可能である。
【００１０】
本発明の上述した要約は、本発明の各開示される実施例を記述することを意図したものではない。図面及び以下の詳細な説明は付加的な例の実施例及び本発明の側面を提供するものである。
【発明を実施するための最良の形態】
【００１１】
本発明は、プログラム可能論理装置とのワイヤレス通信に関するものである。以下の説明において、本発明のより完全なる理解を与えるために多数の特定の詳細について記載する。然しながら、当業者にとって明らかなように、本発明はこれらの特定な詳細なしで実施することが可能である。その他の場合においては、本発明が不明瞭となることを回避するために、公知の特徴についての詳細な説明は割愛している。
【００１２】
図１はアンテナ１０４へ接続されている本発明のワイヤレスプログラム可能論理装置１０２を示したブロック図である。ワイヤレスプログラム可能論理装置１０２はプログラム可能論理装置ダイ１０６、ベースバンドユニット１０８、無線周波数（ＲＦ）トランシーバ１１０、オプションとしてのパワーアンプ１１２を包含している。プログラム可能論理装置ダイ１０６はＦＰＧＡ、ＰＬＡ、ＣＰＬＤ、又はＰＰＲＯＭダイとすることが可能である。ベースバンドユニット１０８及びトランシーバ１１０は１個のＲＦダイ１１４内に製造することが可能である。１実施例においては、ダイ１０６及び１１４及びパワーアンプ１１２はマルチチップモジュール（ＭＣＭ）内に結合されている。別の実施例においては、ＣＭＯＳプロセスを使用する。現在、プログラム可能論理装置ダイ及びベースバンドユニット１０８の両方がＣＭＯＳプロセスを使用して実現することが可能である。最近、ＣＭＯＳプロセスを使用してＲＦ回路を実現する上で著しい進化がなされている。例えば、ＴＣ２０００と呼称されジィーボ（Ｚｅｅｖｏ）インコーポレイテッドによって市販されている０．１８μｍＣＭＯＳプロセス上で構築される新たなＩＣは該無線周波数、ベースバンドユニット及びインターフェースを包含している。ワイヤレスプログラム可能論理装置のこの実施例においては、ＣＭＯＳプロセスを使用して、可及的に可能な数の機能的ブロックを単一のＩＣ内に集積化させる。
【００１３】
注意すべきことであるが、「ワイヤレス」という用語はＲＦへ制限されるものではない。それは、配線型接続を使用することのない、光学的、オーディオ及びその他の通信手段を包含するものである。
【００１４】
ベースバンドユニット１０８は、ワイヤレスプログラム可能論理装置１０２により送信され且つ受信されるワイヤレスデータのデータ処理を実施する。ベースバンドユニット１０８により実施される操作の幾つかの例は、エラー補正、データ通信リンク制御、デジタルオフセットキャンセレーション及び記号同期、暗号化、データバッファリング等である。ＲＦトランシーバ１１０は、好適には、電圧制御型オシレータ、低ノイズ増幅器、変調器、復調器、フィルタ等を包含している。
【００１５】
アンテナ１０４はＭＣＭパッケージ自身の上に形成することが可能である。一方、それは外部的に設けることが可能である（例えば、回路基板上の金属ストリップの形態において）。本発明は、異なるワイヤレス通信プロトコルで使用することが可能である。例示的なプロトコルはブルトースである。このプロトコルは無認可型２．４ＧＨｚＩＳＭ（産業、科学及び医学的）バンドにおける拡散スペクトル周波数ホッピング信号を使用する。現在の仕様は最大でチャンネル当たり７２０ｋｂ／ｓのデータレートをサポートする約１００メートルの範囲を提示している。その他のワイヤレス通信プロトコルは、より長いレンジ及び／又はより高いデータレートを提供する場合がある。
【００１６】
ワイヤレスプログラム可能論理装置１０２がＦＰＧＡである場合には、パワーがターンオンされた後にコンフィギュレーションビットストリームにより形態特定させることが必要である。従来のシステムにおいては、例えばＰＲＯＭ（プログラマブルリードオンリメモリ）等の外部の非揮発性メモリ（不図示）を使用してこのビットストリームを格納している。格納されたビットストリームはＦＰＧＡ上の専用ピンを介してＦＰＧＡ内のコンフィギュレーションメモリへ送信される。１実施例においては、このビットストリームはワイヤレス手段を使用して装置１０２のコンフィギュレーションメモリ１１６へ送信させることが可能である。その結果、コンフィギュレーション即ち形態特定のために専用のピンを有することは必要ではない。更に、回路基板上に外部の非揮発性メモリを配置させることは必要ではない。その結果、回路基板上の表面積はより良く利用することが可能である。
【００１７】
図２は本発明のワイヤレスを基礎としたコンフィギュレーションシステム１３０を示している。それはコンフィギュレーションホスト１３２と、例えばＩＣ１３９−１４３等の複数個のＩＣを具備している回路基板１３６とを包含している。これらのＩＣのうちの幾つかは例えばＦＰＧＡ１４２及び１４３等のプログラム可能論理装置とすることが可能である。ホスト１３２はＦＰＧＡ１４２及び１４３のコンフィギュレーションビットストリームを格納するメモリ（不図示）を包含している。これらのビットストリームはアンテナ１３４を介してＦＰＧＡ１４２及び１４３へ送られる。
【００１８】
図３は本発明のコンフィギュレーションホスト１５０の１実施例のブロック図である。それはその動作を制御するプロセッサ１５２を有している。ホスト１５０は外部供給源（不図示）からコンフィギュレーションビットストリームを受取るコンフィギュレーションデータ入力インターフェース１５４を包含している。プロセッサ１５２はメモリ１５６内に該ビットストリームを格納する。ＦＰＧＡを形態特定する必要性が存在する場合には、プロセッサ１５２がメモリ１５６からビットストリームを検索し且つそのデータをシリアルインターフェース１６０へ送る。シリアル化されたデータはトランシーバ１６２によってアンテナ１３４へ送られる。トランシーバ１６２とアンテナ１３４との間にオプションとしての増幅器を挿入させることが可能である。メモリ１５６は、好適には非揮発性であるが必ずしもそうである必要性はない。
【００１９】
別の実施例においては、ホスト１５０は独立型状態マシンとして構成することが可能である。
【００２０】
ホスト１３２と単一のＦＰＧＡとの間の相互作用について説明する。図４は、この相互作用のフローチャート１７０を示している。ステップ１７２において、ホスト１３２が認識可能なＦＰＧＡを探し出すためのクエリーを送る。このクエリーは、好適には、所定の周波数及び期間の電磁波上にエンコードしたデジタルパターンである。ＦＰＧＡがそのＩＤをホスト１３２へ送ることにより該クエリーに応答する。ステップ１７４において、応答するＦＰＧＡがターゲットＦＰＧＡであるか否かをホスト１３２が判別する。ターゲットが見つからない場合には、ホスト１３２は認識可能なＦＰＧＡに対するサーチを継続して行う。ターゲットが見つかった場合には、ホスト１３２は２つのタイプの動作を同時に実施する。即ち、（１）コンフィギュレーションビットストリームデータを送ることと、（２）ターゲットＦＰＧＡが適切に動作しているか否かの判別である。ステップ１７６において、ホスト１３２は、そのＦＰＧＡが継続してコンフィギュレーションデータを受付けることが可能であるか否かを決定する。１実施例においては、そのＦＰＧＡは、それがコンフィギュレーションデータを受付けることが不可能である場合、所定の信号をホスト１３２へ送る。このような信号が受取られない場合には、ホスト１３２は、それが継続してコンフィギュレーション信号を送ることが可能であると仮定する。このような信号が受取られる場合には、ホスト１３２はターゲットＦＰＧＡをリセットさせるためのコマンドを送る（ステップ１７８）。ステップ１８０において、ホスト１３２はこの障害を発生した動作を記録する。該情報は、コンフィギュレーションのステータスを知ることを必要とするユーザにより後に検索するために非揮発性メモリ１５６内に格納させることが可能である。障害に関する付加的な情報（例えば、障害時間）も記録することが可能である。次いで、フローチャート１７０は終了する（ステップ１８２）。
【００２１】
上述したように、ホスト１３２は、そのようにしないことが要求されない限り、コンフィギュレーションデータを送り出す。ステップ１８６において、ホスト１５４は、非揮発性メモリ１５６内に格納されている全てのコンフィギュレーションデータが送られたか否かを判別する。全てのデータが送られていない場合には、ホスト１３２は継続してデータを送る（ステップ１８８）。全てのデータが送られた場合には、ホスト１３２はターゲットＦＰＧＡを形態特定するためのコマンドを送る（ステップ１８９）。ホスト１３２は、ＦＰＧＡがコンフィギュレーション即ち形態特定を完了するのを待機する（ステップ１９０）。形態特定が成功した場合に、ホスト１３２は成功したコンフィギュレーション動作をその非揮発性メモリ１５６内に記録する（ステップ１９２）。次いで、ホスト１３２は開始コマンドをターゲットＦＰＧＡへ送り、通常の動作を開始させる（ステップ１９４）。次いで、フローチャート１７０は終了する（ステップ１８２）。コンフィギュレーション即ち形態特定が失敗すると、ホスト１３２は障害の発生した動作を記録する（ステップ２０２）。次いで、それはコマンドを送ってターゲットＦＰＧＡをリセットさせる（ステップ２０４）。次いで、フローチャートが終了する（ステップ１８２）。
【００２２】
上述したことから理解されるように、ＦＰＧＡは同一の回路基板上に非揮発性メモリとの配線型接触を有することを必要とするものではない。更に、本発明のシステムを使用して更なる情報を記録することが可能である。該情報は製品の製造を改善するために使用することが可能である。
【００２３】
本発明は、同一の回路基板上に複数個のプログラム可能論理装置を形態特定するために拡張させることが可能である。図５Ａ及び５Ｂを結合させると、ホスト１３２と２個又はそれ以上のＦＰＧＡとの間の相互作用を示したフローチャート２３０となる。ステップ２３２において、ホスト１３２はＦＰＧＡへクエリーを送る。ステップ２３４において、各ＦＰＧＡはそのＩＤをホスト１３２へ送る。ステップ２３６において、ホスト１３２は受取ったＩＤをそのメモリ内に前に格納されているリストと比較する。ＩＤがマッチする場合には、フローチャート２３０は図５Ｂに示したステップへ進行する（ビットストリームを送り且つＦＰＧＡを形態特定する）。マッチしない場合には、ホスト１３２は、別の組のＦＰＧＡを形態特定することが必要であるか否かを判別する（ステップ２３８）。そうすることの必要性がない場合には、フローチャート２３０は終了する。そうすることの必要性がある場合には、フローチャート２３０はステップ２３２へ分岐する。
【００２４】
１実施例において、そのＩＤは、単一のプログラム可能論理装置を一意的に識別するために使用することが可能である。この場合には、そのＩＤは正しい装置のみが形態特定されることを確保することに役立つ。別の実施例においては、そのＩＤは、あるタイプの装置の一般的な識別とすることが可能である。ＩＤの１つの例は所謂バウンダリースキャン記述言語において使用されるＩＤＣＯＤＥである。これはあるベンダーの全てのＦＰＧＡ内にエンコードされている一意的なＩＤであり、製品のファリミーメンバーを識別するために使用される。ＩＤＣＯＤＥの１例を以下に示す。
【００２５】

このタイプのＩＤは、好適には、多数の同一の回路基板をプログラムするために同一のホストが使用される場合の生産状況において使用される。このＩＤは回路基板上の異なるＦＰＧＡを識別するために使用することが可能である。
【００２６】
ホスト１３２が、正しいＦＰＧＡが存在していることを判別した後に、それは同時に以下の動作を実施する。即ち、（１）各ＦＰＧＡへコンフィギュレーションデータを送り出し、且つ（２）ターゲットＦＰＧＡが適切に動作しているか否かを判別する。次に、図５Ｂへ移ると、ホスト１３２は、ＦＰＧＡが継続してコンフィギュレーションデータを受付けることが可能であるか否かを判別する（ステップ２４４）。本発明の１実施例においては、ＦＰＧＡは、それがコンフィギュレーションデータを受付けることが不可能である場合に、所定の信号をホスト１３２へ送る。このような信号が受取られない場合に、ホスト１３２は、それがコンフィギュレーションデータを継続して送ることが可能であるものと仮定する。このような信号が受取られる場合には、ホストはその特定のＦＰＧＡに対してリセットコマンドを送る（ステップ２４６）。ステップ２４８において、ホスト１３２はこの障害の発生した動作を記録する。好適には、そのＦＰＧＡのＩＤが記録され、従ってユーザは障害の発生したＦＰＧＡを識別することが可能となる。その他の情報も記録することが可能である。次いで、フローチャート２３０は終了する（ステップ２５０）。
【００２７】
ホスト１３２は、又、ビットストリームをモニタし、現在のＦＰＧＡに対するデータの全てが送られたか否かを判別する（ステップ２５２）。全てのデータが送られていない場合には、ホスト１３２は継続してデータを送る（ステップ２５４）。全てのデータが送られた場合には、ホスト１３２はコンフィギュレーションコマンドを現在のＦＰＧＡへ送信する（ステップ２５６）。ホスト１３２は該ＦＰＧＡからの応答を待機して、コンフィギュレーション即ち形態特定が成功したか否かを判別する（ステップ２５８）。コンフィギュレーションが成功した場合には、ホスト１３２は、このＦＰＧＡがこの時間において開始されるべきであるか否か又は別のＦＰＧＡがコンフィギュレーションを完了するまで待機することが必要であるか否かを判別する（ステップ２６０）。コンフィギュレーションが成功しない場合には、ホスト１３２はＦＰＧＡへコマンドを送り、コンフィギュレーションを停止することを要求する（ステップ２６２）。次いで、ホスト１３２は障害の発生した動作を記録する（ステップ２６４）。フローチャート２３０は停止する。ホスト１３２は、全てのＦＰＧＡに対するデータの全てが送られたか否かを継続してチェックする（ステップ２７０）。データのうちの幾らかが更に送られるべきである場合であり、且つ残りのＦＰＧＡがデータを受付けることを継続して表わしている場合には、ホスト１３２は適切なＦＰＧＡに対してデータを送る（ステップ２７２）。全てのデータが送られた場合には、ホスト１３２は、コンフィギュレーションが完了したことを全てのＦＰＧＡが表わしているか否かを判別する（ステップ２７４）。コンフィギュレーションが完了した場合には、ホスト１３２は開始コマンドをＦＰＧＡへ送る（ステップ２７６）。異なるＦＰＧＡが異なる期間において開始することを必要とする場合には、ホスト１３２は適宜の時間においてコマンドを送る。ステップ２７８において、ホスト１３２は成功した動作を記録する。次いで、フローチャート２３０は終了する。１個又はそれ以上のＦＰＧＡがコンフィギュレーションにおいて問題があることを表わす場合には、ホスト１３２はコマンドを送ってコンフィギュレーションを停止させる（ステップ２６２）。次いで、ホスト１３２は障害の発生した動作を記録する（ステップ２６４）。
【００２８】
上述した発明は、単一の回路基板上にワイヤレス及び通常のＦＰＧＡの組合わせを包含する場合に修正させることが可能である。図６はこのような結合３００を示している。それは、マスターとして機能するワイヤレスＦＰＧＡ３０２を包含している。例えば３０４及び３０６等の複数個のＦＰＧＡがワイヤレスＦＰＧＡ３０２へ接続している。ワイヤレスＦＰＧＡ３０２は図４に示した態様でコンフィギュレーションデータを受取る。コンフィギュレーションデータはスレーブＦＰＧＡ３０４及び３０６へパスされる。その結果、複数個のＦＰＧＡを形態特定するために単一のワイヤレスＦＰＧＡを使用することが可能である。
【００２９】
別の実施例において、ターゲット内に異なる組のコンフィギュレーションデータをロードさせるための要求をターゲットがホストへ送ることが可能である。１例は幾つかのジャブを取扱うために使用されるハンドヘルド型ユニットである。ハンドヘルド型ユニットはプログラム可能論理装置を包含している。ユーザはジョブ番号をキー入力し、ボタンを押し下げることが可能であり、且つ該ユニットはジョブ番号をホストへ送る。次いで、ホストは新たなデータを送って該ユニット内のプログラム可能論理装置を再形態特定させる。別の実施例においては、プログラム可能論理装置が、所定時間を超えてそれがホストとワイヤレス接触していない場合に、その中の情報を消去させることが可能である。この実施例は、プログラム可能論理装置内の秘密データを保護するのに有用である。
【００３０】
上述したことから理解されるように、新規なワイヤレスプログラム可能論理装置及びそれを使用する方法について開示した。当業者は本明細書における開示の結果として行うことが可能な種々の修正及び付加を思い浮かべるものである。従って、これら全ての修正及び付加は本発明の範囲内のものと思料され、本発明の範囲は特許請求の範囲及びその均等物によってのみ制限されるべきである。
【図面の簡単な説明】
【００３１】
【図１】本発明のワイヤレスプログラム可能論理装置を示したブロック図。
【図２】本発明のワイヤレスコンフィギュレーションシステムのブロック図。
【図３】本発明のコンフィギュレーションホストのブロック図。
【図４】本発明のコンフィギュレーションプロセスのフローチャート。
【図５Ａ】本発明の複数個のワイヤレスＦＰＧＡを形態特定するステップのフローチャートの一部を示した概略図。
【図５Ｂ】本発明の複数個のワイヤレスＦＰＧＡを形態特定するステップのフローチャートの一部を示した概略図。
【図６】本発明のワイヤレスＦＰＧＡと従来のＦＰＧＡとの結合を示した概略図。

Claims (13)

1. 遠隔ホスト（１３２）とデジタルデータを通信する集積回路において、
   前記遠隔ホストから前記デジタルデータを受取るワイヤレストランシーバ（１１０）、
   前記ワイヤレストランシーバ（１１０）へ接続されており、前記デジタルデータに関してデータ処理操作を実施するベースバンドユニット（１０８）、
   前記ベースバンドユニット（１０８）へ接続されており、前記デジタルデータを使用して形態特定するプログラム可能論理コンポーネント（１０６）、
   を有している集積回路。
2. 請求項１において、前記集積回路がＦＰＧＡであり、且つ前記デジタルデータがコンフィギュレーションビットストリームデータである集積回路。
3. 請求項１において、前記ワイヤレストランシーバ（１１０）が無線周波数トランシーバであり、且つ前記ワイヤレストランシーバ（１１０）及び前記ベースバンドユニット（１０８）がブルトースプロトコルに準拠している集積回路。
4. 請求項１において、前記ベースバンドユニット（１０８）及び前記ワイヤレストランシーバ（１１０）が、更に、前記遠隔ホストへ応答を送信する集積回路。
5. システムにおいて、
   デジタルデータを通信するためのワイヤレス回路を有している遠隔ホスト（１３２）、
   回路に接続されている少なくとも２個のプログラム可能論理装置（１３９，１４０）、
   を有しており、前記少なくとも２個のプログラム可能論理装置の各々が、
   前記遠隔ホスト（１３２）から前記デジタルデータを受取るワイヤレストランシーバ（１１０）、
   前記ワイヤレストランシーバ（１１０）へ接続されており、前記デジタルデータに関してデータ処理操作を実施するベースバンドユニット（１０８）、
   前記ベースバンドユニット（１０８）へ接続されており、前記デジタルデータを使用して形態特定を行うプログラム可能論理コンポーネント（１０６）、
   を有しているシステム。
6. 請求項５において、前記少なくとも２個のプログラム可能論理装置（１３９，１４０）がＦＰＧＡであり、且つ前記デジタルデータがコンフィギュレーションビットストリームデータであるシステム。
7. 請求項５において、前記少なくとも２個のプログラム可能論理装置（１３９，１４０）のうちの少なくとも１つが前記遠隔ホストへ応答を送信するシステム。
8. 請求項５において、前記デジタルデータが外部供給源によって発生され、且つ前記ワイヤレス回路が、更に、
   前記外部供給源から前記デジタルデータを受取るインターフェース（１５４）、
   前記デジタルデータを処理するプロセッサ（１５２）、
   前記デジタルデータを前記少なくとも２個のプログラム可能論理装置へ送信するトランシーバ（１６２）、
   を有しているシステム。
9. 請求項５において、前記少なくとも２個のプログラム可能論理装置（１３９，１４０）が異なる開始時間を有しており、且つ前記ホスト（１３２）が異なる時間において前記少なくとも２個のプログラム可能論理装置へ開始コマンドを送信するシステム。
10. 請求項５において、更に、少なくとも１個のスレーブプログラム可能論理装置を有しており、前記少なくとも２個のプログラム可能論理装置のうちの少なくとも１つが、前記デジタルデータを前記少なくとも１個のスレーブプログラム可能論理装置へ送給するマスター装置であるシステム。
11. 遠隔ホスト（１３２）とプログラム可能論理装置との間でのワイヤレス通信方法において、
    前記ホスト（１３２）によって送信されたクエリーをターゲットプログラム可能論理装置（１３９）によって受取り、
    前記ターゲットプログラム可能論理装置（１３９）によって、前記ホストにより送信された１組のデジタルデータを受取り、
    前記１組のデジタルデータのうちの少なくとも一部を使用して前記ターゲットプログラム可能論理装置（１３９）を形態特定する、
    上記各ステップを有している方法。
12. 請求項１１において、更に、
    前記形態特定ステップのステータスを表わす前記ターゲットプログラム可能論理装置（１３９）からの信号を前記ホスト（１３２）により受取り、
    前記ホスト（１３２）により前記ステータスを記録する、
    上記各ステップを有している方法。
13. 請求項１１において、更に、再形態特定用の要求を前記プログラム可能論理装置（１３９）により前記ホスト（１３２）へ送給するステップを有している方法。

Images