JP2004526214A - 自動視覚認識の方法及び装置 - Google Patents

Abstract

本発明は、事象の自動視覚認識の方法及び装置に関する。この装置は、制御ユニットと、データバスと、時間一致バスと、少なくとも１つのヒストグラム計算ユニットとを備える。

Description

【０００１】
本発明は、自動視覚認識の方法及び装置に関する。本装置は、推定モード及び学習モードを実行することができる、電子時空間ニューロン（ｓｐａｔｉｏ−ｔｅｍｐｏｒａｌ ｎｅｕｒｏｎ）とも呼ばれるヒストグラム計算ユニット、好ましくは自己適応ヒストグラム計算ユニットを備える。より具体的には、かかる装置は、画像認識及び処理のために用いるためのものである。
【０００２】
【従来の技術】
背景（コンテキスト）の一定の基準に対応する物体のリアルタイム認識、局在化及び／又は抽出を可能にする画像処理方法及び装置が知られている。
選択基準は非常に様々である。選択基準は、速度、形状、色．．．又はこれらの基準の組み合わせに関連している。
これらの方法及び装置を用いて、観察者による場面又は現象の取得を容易にし、また、このように抽出した情報を基にオートマティズムを制御することができる。
かかる方法及び装置は、たとえば公開特許ＦＲ２．６１１０６３及びＷＯ９８／０５００２に記載される。
【０００３】
これらの方法及び装置の中には、ビデオタイプの信号Ｓ（ＰＩ）を受信すると各画素について多数のパラメータを生成する空間的及び時間的処理ユニットを具備しているものがある。その例には、速度Ｖ、方向ＤＬ、時定数ＣＯ及び２進イネーブルパラメータＶＬ、ならびに遅延ビデオ信号ＶＲ、及びＦという呼称のもとに集められる異なるフレーム、ライン及び画素同期信号がある。
このような装置において、統計情報を獲得、操作及び処理するために上記パラメータのヒストグラムを構成する重要性は既に概説されている。
このような画像処理方法及び装置の目的には、認識又は選択基準を適用すると得られる大量の情報を各画素に関して搬送する信号Ｓ’（ｔ）を出力することがある。これらの基準は、厳密に言えば、画像処理方法及び装置により、予め定義又は準備される。
かかる方法及びかかる装置は、特に、上記の特許出願ＷＯ９８／０５００２（本明細書に参照目的で組み込んでいる）に開示されている。
【０００４】
本発明の目的は、迅速で効率的な自動認識方法及び装置を提供して、当該装置について、ヒストグラム獲得ユニットを改良する一方で自己適応機能を実行し、また好適な実施形態では、推定機能及び学習機能を行うことである。
したがって本発明は、空間に発生している、少なくとも１つのパラメータに関する事象（イベント）を検出する自動視覚認識装置を提供する。
本発明によれば、この装置は、制御ユニットと、データバスと、時間一致（同期）バスと、パラメータを処理する少なくとも１つのヒストグラム計算ユニットとを含む。
【０００５】
本発明は、以下の記載によって明らかになる、単独に又は全ての考え得る技術的組合せにおいて考慮される機能も網羅する。
−本装置は、いくつかのパラメータを処理するために、マトリクスに構成したいくつかのヒストグラム計算ユニットを備え、
−上記ヒストグラム計算ユニットは、時間の経過とともに変化して一連の瞬時点（Ｔ）において表される多次元空間を共に形成する画素に関連付けられたデータａ_ｉ，ｊｔを処理するものであって、当該データは、所与の瞬時点の上記空間と、所与の瞬時点に受信される信号ａ_ｉ，ｊｔが関連付けられる画素の上記空間における位置とを定義することを可能にする同期信号に関連付けられた一連のｎビットの２進数ａ_ｉ，ｊｔの形式であるデジタル信号ＤＡＴＡ（Ａ）の形式で上記計算ユニットに供給され、
−各々が上記信号ＤＡＴＡ（Ａ）のｎビットの数字の可能な値と関連付けられ、書き込みプロセスが信号《ＷＲＩＴＥ》によって制御されるアドレスを有するメモリを含む解析メモリと、
−上記パラメータＤＡＴＡ（Ａ）の選択基準Ｃを受信するように構成されるメモリを含み、上記信号ＤＡＴＡ（Ａ）を入力で受信して、上記信号ＤＡＴＡ（Ａ）を選択基準Ｃと比較した結果に値が依存する２進の分類信号を出力する分類器と、
−前記分類器からの出力信号と、上記ヒストグラム計算ユニットの外部からの、ＤＡＴＡ（Ａ）以外のパラメータに影響を与える個々の２進分類信号とを受信する、個々の時間一致信号がすべて有効であるときに、正のグローバルイネーブル信号を出力する時間一致ユニットと、
−試験ユニットと、
−解析出力ユニットと、
−アドレスマルチプレクサと、
−増分イネーブルユニットと
を備え、
上記メモリ内の各アドレスのカウンタは、上記時間一致ユニットが正のグローバルイネーブル信号を出力すると１単位ずつインクリメントされる所与の瞬時点でのａ_ｉ，ｊｔの値ｄに対応し、
統計データを計算及び格納するよう構成された上記試験ユニットは、瞬時点（Ｔ）における空間に対応する上記データａ_ｉ，ｊｔの受信後に、上記解析出力ユニットを更新するためにメモリの内容を処理し、
上記メモリは、所与の瞬時点における空間の各フレームが始まる前に初期化信号《ＩＮＩＴ》によって消去され、
さらに、
−上記分類器の上記メモリは、上記選択基準Ｃのリアルタイム更新を可能にし、１つのデータ入力ＤＡＴＡ ＩＮと、アドレスコマンドＡＤＤＲＥＳＳと、書き込みコマンドＷＲとを有するアドレス指定可能メモリであって、上記解析メモリからの出力を入力において、書き込みコマンドにおいて信号ＥＮＤを受信し、
−上記ヒストグラム処理ユニットはまた、２つの入力及び１つの出力を有するデータ入力マルチプレクサであって、一方の入力において計数信号ＣＯＵＮＴＥＲを、他方の入力において一連のデータａ_ｉ，ｊｔを受信し、上記分類器の上記メモリの上記アドレスコマンドに一連のデータａ_ｉ，ｊｔを出力するマルチプレクサと、上記アドレスマルチプレクサを制御して、初期化信号ＩＮＩＴ及び終了信号ＥＮＤを入力において受信する演算子ＯＲとを含み、
−上記空間は二次元であり、上記信号ＤＡＴＡ（Ａ）は一連の画像の複数の画素と関連付けられ、
−上記ヒストグラム処理ユニットは、上記分類基準の値を推定する手段を含み、
−上記分類基準の値を推定する上記手段は、２つの連続するフレームに関する統計パラメータの値を収納するメモリを含み、
−上記統計パラメータは、イネーブルされた上記データａ_ｉ，ｊｔの平均値であり、
−上記ヒストグラム計算ユニットの上記解析出力レジスタは、最小値‘ＭＩＮ’、最大値‘ＭＡＸ’、上記信号Ｖ_ｉ，ｊｔが特定の値を持つ最大画素数‘ＲＭＡＸ’、対応する特定の値ＰＯＳＲＭＡＸ、及びイネーブルされた画素の総数‘ＮＢＰＴＳ’の少なくとも１つをメモリに格納し、
−上記分類器が用いる上記統計比較パラメータは、ＲＭＡＸ／２であり、
−複数の統計パラメータを入力において受信可能な被制御マルチプレクサを備え、上記分類器が行う比較の性質は、被制御マルチプレクサのコマンドに依存し、
−少なくともあるヒストグラム計算ユニットは、外部コマンド信号を受信し、学習モードに従って動作を生じさせるよう構成された学習マルチプレクサを含み、上記分類器及び上記時間一致ユニットの上記レジスタは、フレーム処理の開始時に消去され、上記分析出力レジスタは、各々のシーケンスに典型的な値を供給し、
−少なくともあるヒストグラム計算ユニットにおいて、上記分類器の上記メモリは、１つの入力と、１つの出力と、１つの書き込みコマンドとをそれぞれ含む一組の独立レジスタを含み、当該レジスタの数は、連続Ｖ_ｉ，ｊｔの数のビットの数ｎと等しく、関連入力値（アドレス）に対応する書き込みコマンド信号を出力することを可能にするデコーダと、当該入力値により制御されるマルチプレクサとを含むことにより、選択したレジスタを読み出すことを可能にし、
−少なくともあるヒストグラム計算ユニットは、各レジスタの入力に１つが関連付けられたマルチプレクサと、上記レジスタ同士を接続する組合モジュールとを含み、上記マルチプレクサは、連続書き込みモードと、上記組合モジュールによって接続される全レジスタに共通の書き込みモードとのどちらかを選択することを可能にし、
−少なくともあるヒストグラム計算ユニットにおいて、上記組合モジュールは、３入力論理演算装置‘ＯＲ’を含む形態的拡張演算子を備え、当該３入力装置のうち、第１の入力装置は‘Ｑ’番目のレジスタの出力信号を受信し、第２の入力装置は、‘Ｑ＋１’番目のレジスタの出力信号及び正の収縮信号をそれぞれ受信する２入力論理演算装置‘ＡＮＤ’の出力に接続され、第３の入力装置は、‘Ｑ−１’番目のレジスタの出力信号及び負の拡張信号をそれぞれ受信する２入力論理演算装置‘ＡＮＤ’の出力に接続され、
−少なくともあるヒストグラム計算ユニットにおいて、上記組合モジュールは、３入力論理演算装置‘ＡＮＤ’を含む形態的収縮演算子を備え、当該３入力装置のうち、第１の入力装置は‘Ｑ’番目のレジスタの出力信号を受信し、第２の入力装置は、１つの４入力リバースが‘Ｑ’番目のレジスタの出力信号と、‘Ｑ−１’番目のレジスタの出力信号と、‘Ｑ＋１’番目のレジスタの出力信号と、正の収縮信号とをそれぞれ受信する論理演算装置‘ＡＮＤ’の出力に接続され、第３の入力装置は、１つのリバースが‘Ｑ’番目のレジスタの出力信号と、‘Ｑ−１’番目のレジスタの出力信号と、‘Ｑ＋１’番目のレジスタの出力信号と、負の収縮信号とをそれぞれ受信する４入力論理演算装置‘ＡＮＤ’の出力に接続され、
−少なくともあるヒストグラム計算ユニットにおいて、各組合モジュールは、形態的拡張演算子と形態的収縮演算子を関連付けるマルチプレクサを備えている。
【０００６】
本発明は、空間に発生している、少なくとも１つのパラメータに関する事象の自動認識方法であって、上記パラメータをデジタル化すること、上記パラメータを表すヒストグラムを得て所望の結果を導くために、上記パラメータをヒストグラム計算ユニットに入力する方法に関する。
【０００７】
本発明はまた、電子デバイスにおける事象を表すパラメータの解析方法であって、時間の経過とともに変化して一連の瞬時点において表される多次元空間を共に形成する複数の画素に関連付けられたデータａ_ｉ，ｊｔのヒストグラム計算を含み、当該データは、所与の瞬時点の上記空間と、所与の瞬時点（Ｔ）に受信される信号ａ_ｉ，ｊｔが関連付けられる画素の上記空間における位置とを定義することを可能にする同期信号に関連付けられた一連のｎビットの２進数ａ_ｉ，ｊｔの形式であるデジタル信号ＤＡＴＡ（Ａ）の形式で上記計算ユニットに到達し、
−各データａ_ｉ，ｊｔには、信号ＤＡＴＡ（Ａ）と選択基準Ｃを比較した結果に値が依存する分類２進信号が関連付けられ、
−時間一致基準Ｒと上記分類信号を比較した結果として得られる正のパラメータＤＡＴＡ（Ａ）、ＤＡＴＡ（Ｂ）、．．．、ＤＡＴＡ（Ｅ）に各々が対応する一組の個々の時間一致信号からなるグローバルイネーブル信号が正である所与の瞬時点についてデータａ_ｉ，ｊｔの統計的分布が作成される方法に関する。
本発明は、添付図面を参照してより詳細に説明される。
【０００８】
【発明の実施の形態】
本発明は多数の実施形態で実現可能である。処理する情報は、様々な性質のものであって、多数のデータ又はパラメータを表すことができる。しかしながら、本発明の第１のアプリケーションは画像処理であり、考慮される空間は、当該画像により構成される。よって、この空間は明らかに二次元である。以下の詳細な説明は、この特定の実施形態に対応する。
【０００９】
本発明のヒストグラム計算ユニット１のコンテキストを、図１及び図２に示す。
このヒストグラム計算ユニット１は、信号Ｓ（ｔ）又はＳ（ＰＩ）を受信及び処理する視覚認識ユニット１３の一部である。当該ヒストグラム計算ユニットは、バス１１１上のいわゆる時間一致情報Ｓ’（ｔ）を処理及び生成する。より正確には、図１は、同一の視覚認識ユニットにおいて、いくつかの関連ヒストグラム計算ユニット１Ａ、１Ｂ、．．．、１Ｅを示す。
一実施形態において、視覚認識ユニット１３は、１つ又は複数の視覚場面に関連する様々な信号を処理する。他の実施形態において、認識ユニット１３は、他の認識パラメータ（たとえば音、におい、．．．）を処理する。以下の記載は、主に視覚認識に関するが、他のパラメータに適合させることも可能である。
【００１０】
シーケンサ９は、同期信号ＳＴ、ＳＬ、ＣＬＯＣＫ（クロック）に基づき、ヒストグラム計算ユニットを制御するシーケンス信号ＩＮＩＴ（初期化）、ＷＲＩＴＥ（書き込み）、ＣＯＵＮＴＥＲ（計数）を生成する。
図１に示すように、シーケンサ９の入力信号（ＳＬ、ＳＴ、ＣＬＯＣＫ）は、カメラ２２を含む信号発生アセンブリ２、又はＣＭＯＳ画像形成装置３２を含む信号発生アセンブリ３から到来する。
カメラを含むアセンブリ２から入力信号が到来する場合、このアセンブリはフレーム及びライン同期信号をインポーズして、ヒストグラム計算ユニットとそのシーケンサが、スレーブモード又は同期スレーブモードで動作するようにする。
逆に、ＣＭＯＳ画像形成装置を含むアセンブリ３から上記信号が到来する場合には、シーケンサ９は、マスタモードで動作して、自ら同期信号を生成する。
より正確には、アセンブリ２は、場面２１からのカメラ２２によるデータの獲得を可能にする。カメラ２２は信号Ｓ（ＰＩ）を生成するが、図２に示すタイプである当該信号の形式は以下で詳述する。
【００１１】
次に、カメラ２２の電子制御ユニット２３は、Ｓ（ＰＩ）、ＳＴ、ＳＬ同期信号を抽出した結果得られる信号Ｓ（ｔ）と、フェーズロックループから発せられるＣＬＯＣＫ信号とを提供し、これらの信号は、ヒストグラム計算ユニットによって用いられる。
ＣＭＯＳ画像形成装置を含むアセンブリ３の場合には、画像形成装置３２は、場面３１のデータの獲得のために用いられ、Ｓ（ｔ）を供給し、同期ユニット３３によって駆動される。この同期ユニット３３は、ＣＭＯＳ画像形成装置３２ならびに視覚認識ユニット１３の他の要素が用いるＣＬＯＣＫ信号に加えて、フレーム同期信号ＳＴ及びライン同期信号ＳＬを生成する。
【００１２】
ヒストグラム計算ユニット１は、国際特許出願ＷＯ９８／０５００２に記載されている空間的処理ユニット６及び時間的処理ユニット５と、また遅延線７と有利に連携動作する。空間的処理ユニット６及び時間的処理ユニット５は、上記特許出願において参照番号１１が付けられた装置に相当する。この装置は、信号Ｓ（ＰＩ）を受信し、本件出願においてＤＡＴＡ（Ａ）．．．ＤＡＴＡ（Ｅ）として識別される入力のうちの１つにそれぞれ対応するパラメータＶ（速度）、ＤＩ（速度）を生成する。
これらのパラメータはまた、Ｄａｕｇｍａｎの論文「Ｃｏｍｐｌｅｔｅ Ｄｉｓｃｒｅｔｅ ２Ｄ Ｇａｂｏｒ Ｔｒａｎｓｆｏｒｍ．．．」（１９８８年、ＩＥＥＥ Ｔｒａｎｓ． Ａｃｏｕｓｔ． Ｓｐｅｅｃｈ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓ ３６：１１６９−１１７９）に記載されるＧａｂｏｒによるウェーブレット解析の結果として生じる空間分解能、画像構造（極座標におけるマルチスケールコントラスト変化など．．．）も含み得る。
ヒストグラム計算ユニット１と、空間的処理ユニット６と、時間的処理ユニット５と、遅延線７とからなる上記アセンブリは、一般にデジタル形式である、下流の装置によって処理されるいわゆる「時間一致」情報、又は、バス１１１を介した画面８上での情報の可視化を可能にする信号のいずれかを供給する。
【００１３】
推定機能なしの、受動（非自己適応）ヒストグラム計算ユニットを、図３に示す。
このヒストグラム計算ユニットは、ビデオタイプの信号
Ｓ（ｔ）＝｛ａ_ｉ，ｊＴ｝
の各画素において影響を受けるパラメータＡの値の処理を行うよう構成されている。
より正確には、ビデオタイプのＳ信号とは、一連の画素を各々が含む一連のフレームからなる信号を意味し、それらの画素の集合は空間、たとえば二次元空間の画像を形成する。このような場合に、フレーム自体が行及び列に分解される。この信号Ｓ（ｔ）は、ｎビット（ｎ＝８が現在最も多く用いられている）で表される各画素（ｉ，ｊ）に関してパラメータＡの値ａ_ｉ，ｊを運ぶ。よって一連のフレームは、画像の時間的連続を表す。｛ａ_ｉ，ｊＴ｝という表記において、Ｔはフレームを表し、ｉはフレームＴにおける行番号であり、ｊはこの行における画素の列番号であり、ａは、画素（ｉ，ｊＴ）に関連付けられたパラメータＡの値である。
【００１４】
信号Ｓは、アナログ信号とすることもできる。しかしながら信号Ｓは、好ましくはデジタルであり、図２に示すように、Ｉ_１、１、Ｉ１、_２、．．．などの一連の水平走査ラインで各々が形成される一連のフレームＴ_１及びＴ_２からなり、Ｉ_１．１７はＴ_１のもの、Ｉ２、_１．．．はＴ_２のものである。各ラインは、一連の画素又はイメージ点ＰＩを含む。
Ｓ（ＰＩ）は、各フレームの始めにフレーム同期信号（ＳＴ）を、各ラインの始め（これはフレームの始めではない）にライン同期信号（ＳＬ）を含む。したがって、Ｓ（ＰＩ）は、時間的アレイを表す一連のフレームと、各フレーム中に、列に配置された、空間的アレイを表す一連のラインと画素とを含む。
時間的アレイにおいて、《連続するフレーム》とは、時間的に連続するフレームを示し、《同位置の連続する画素》とは、連続するフレームにおける同一の場所に配置された画素（ｉ，ｊ）、たとえばフレームＴ_１におけるＩ１、_１の（１、１）及び対応する後のフレームＴ２におけるＩ２、_１の（１、１）．．．にそれぞれ関連付けられた連続する値ａ_ｉ，ｊを示す。
【００１５】
Ｓ（ＰＩ）に基づき、出願ＰＣＴ／ＦＲ９７／０１３５４を参照して上記したように、空間的処理ユニット６及び時間的処理ユニット５は、１つ又は複数の信号ＤＡＴＡ（Ａ）．．．ＤＡＴＡ（Ｅ）を生成する。
図３に示すような、推定なしの受動ヒストグラム計算ユニットは、図２に示す構造の信号ＤＡＴＡ（Ａ）を処理する。この信号は、カメラ又は任意の他の画像取得システムから直接受信されるか、予め第１のプロセス（たとえば、空間的及び／又は時間的処理）により処理されて後に受信される。
ヒストグラム計算ユニットは、同じような構造の、認識又は選択基準を適用すると得られる情報を各画素に関して搬送する信号１０１ｓを生成する。
【００１６】
図３に示すように、ヒストグラム計算ユニット１は、解析メモリ１００と、アドレスマルチプレクサ１０５と、データ入力マルチプレクサ１０６と、増分ユニット１０７と、分類器（クラシファイア）１０１と、時間一致ユニット１０２と、試験ユニット１０３とを備える。これらの動作については後述する。
ヒストグラム計算ユニットの要素はすべて、クロック信号（ｃｌｏｃｋ）によって制御及び同期される。
【００１７】
Ｉ．解析メモリ
このヒストグラム計算ユニット１は解析メモリ１００を備える。
この解析メモリ１００は、ＤＲＡＭ、ＳＲＡＭ等といった従来の同期又は非同期デジタルメモリであることが好ましい。このメモリは、パラメータＡの値の、識別されねばならない考え得る（可能な）レベルの数に等しい数ｎのアドレスｄを含む。
これらのアドレスの各々は、フレームに（すなわち画像に）含まれる画素の数を少なくとも格納することができる。
各フレームについて、コマンド信号ＩＮＩＴによるクイックリセットの後に、信号ＷＲＩＴＥがデータＤＡＴＡ（Ａ）の処理をフレーム全体にわたって可能にする。したがって、解析メモリ１００は、信号ＤＡＴＡ（Ａ）を受信可能である。受信した各フレームについて、パラメータＡの値が値ａ_ｉ，ｊ＝ｄを持つ画素（後述するように、イネーブル信号１０２ｓによってイネーブルされた場合）が、メモリ１００の行ｄのアドレス内容を１だけインクリメントする。したがってメモリ１００は、完全なフレームを受信した後、パラメータＡが値ｄを有するイネーブルされた画素の数をアドレスｄの各々に含む。
【００１８】
ＩＩ．アドレスマルチプレクサ及びデータ入力マルチプレクサ
ヒストグラム計算ユニット１は、アドレスマルチプレクサ１０５及びデータ入力マルチプレクサ１０６も備える。
各マルチプレクサは、２進の選択制御信号と、２つの入力と、１つの出力とを含む。
各マルチプレクサの出力の値は、制御信号が１の場合に入力の一方に、選択制御信号がゼロの場合に他方の入力に対応する。
図示の通り、制御信号ＩＮＩＴがゼロに等しい場合、アドレスマルチプレクサ１０５は、受信した信号（ａ_ｉ，ｊＴ）のレベルｄに関連して解析メモリ１００内のアドレスを選択し、データ入力マルチプレクサ１０６は、選択制御のステータスに関連して、このメモリに含まれる値の増分を転送する。
制御信号ＩＮＩＴが１である場合、アドレスマルチプレクサ１０５は、アドレスをゼロからＤＡＴＡ（Ａ）の最大値にインクリメントするカウンタの信号を、転送する。データ入力マルチプレクサ１０６は、メモリ１００の入力にゼロを強制的に印加する。
【００１９】
ＩＩＩ．増分ユニット
ヒストグラム計算ユニットは、増分ユニット１０７も備える。
これは、１つの入力と、１つのコマンドと、１つの出力とを含む被制御加算器（制御される加算器）である。
増分ユニットの出力は、イネーブル信号１０２ｓがゼロの場合に解析メモリ１００の出力に等しく、反対の場合には同一の値が１だけ増加したものに等しい。
【００２０】
ＩＶ．分類器（クラシファイア）
受動的なヒストグラム計算ユニットは、パラメータＡのレベルに関して可能なある種のレベル値（ｄ_１、ｄ_２、．．．）を格納することができるレジスタ１０１ｒを含む分類ユニット１０１も備える。
分類器１０１は、信号ＤＡＴＡ（Ａ）を受信し、画素を分類し、当該画素に関連付けられたパラメータＡがレジスタ１０１ｒに含まれるレベル（ｄ_１、ｄ_２、．．．）に対応するレベルを有する場合には値１を、反対の場合にはゼロの値を出力１０１ｓから提供する。
分類器１０１の出力はバス１１１に接続される。
【００２１】
Ｖ．時間一致ユニット
ヒストグラム計算ユニットは、時間一致ユニット１０２も備える。
この時間一致ユニット１０２は、バス１１１に接続される。時間一致ユニットは、少なくとも１つのレジスタ１０２ｒを含み、ＤＡＴＡ（Ａ）信号の各画素について、バス１１１に接続される様々なヒストグラム計算ユニット１の分類器１０１の出力値（ｉｎ_Ｅ、．．．、ｉｎ_Ｂ、ｉｎ_Ａ）を受信する。
この時間一致ユニット１０２は、そのように受信した値をレジスタ１０２ｒに含まれる値と比較し、１に等しいレジスタ値とバス１１１から受信した対応するデータとが一致する場合には１に等しいイネーブル信号を、反対の場合にはゼロ値を出力１０２ｓから、各画素について送信する。これは、以下のブール関数
【数１】

に相当する。
【００２２】
ＶＩ．試験ユニット及び解析出力レジスタ
ヒストグラム計算ユニットは、解析メモリ１００から情報を受信する、解析出力レジスタ１０４に接続される試験ユニット１０３も備える。
解析出力レジスタ１０４は、各フレームの信号ＤＡＴＡ（Ａ）のパラメータＡの値に基づき作成される統計情報を受信するよう構成されている。
この情報は、パラメータＡの最小値（ＭＩＮ）及び最大値（ＭＡＸ）、最も典型的な値の出現回数（ＲＭＡＸ）の最小値（ＭＩＮ）及び最大値（ＭＡＸ）、及び最も典型的な値の位置（ＰＯＳＲＭＡＸ）の最小値（ＭＩＮ）及び最大値（ＭＡＸ）、ならびに、情報を既に受信した点の数（ＮＢＰＴＳ）の最小値（ＭＩＮ）及び最大値（ＭＡＸ）である。
試験ユニット１０３は、受信した情報に関連して解析出力レジスタ１０４を更新する。
増分イネーブルユニット１０７は、試験ユニット１０３へアドレス指定された、試験ユニット１０３が解析出力レジスタ１０４を有利な仮説においてインクリメントすることを可能にする信号も出力する。
【００２３】
ヒストグラム計算ユニット１は、完全なフレームを処理した後、解析出力レジスタ１０４において利用可能で、かつ、意図される目的すべてに関して（操作者がアクセス可能な可視化に関してでも、任意の他のプログラム又はオートメーションによる処理に関してでも）処理可能である、当該フレームを表す統計情報を生成していることが理解できるであろう。
解析出力レジスタ１０４は、ヒストグラムの最小値（ＭＩＮ）、ヒストグラムの最大値（ＭＡＸ）、ヒストグラムの点の数（ＮＢＰＴＳ）、ヒストグラムの最大値の位置（ＰＯＳＲＭＡＸ）及びヒストグラムの最大値にある点の数（ＲＭＡＸ）などの重要な特徴ごとのメモリを備えている。これらの特徴は、試験ユニット１０３によるヒストグラムの形成と並行して、以下のように決定される：
検証される各画素について、
（ａ）画素のパラメータＤＡＴＡ（Ａ）の値がＭＩＮ（最初はヒストグラムのＤＡＴＡ（Ａ）の考え得る最大値に設定される）よりも小さい場合、そのパラメータの値がＭＩＮに登録され、
（ｂ）パラメータＤＡＴＡ（Ａ）の値がＭＡＸ（最初はヒストグラムのＤＡＴＡ（Ａ）の考え得る最小値に設定される）よりも大きい場合、そのパラメータの値がＭＡＸに登録され、
（ｃ）画素のパラメータの値のアドレスにおけるメモリ１００の内容がＲＭＡＸ（最初はヒストグラムのＤＡＴＡ（Ａ）の考え得る最小値に設定される）よりも大きい場合、ｉ）そのパラメータの値がＰＯＳＲＭＡＸに書き込まれねばならず、また、ｉｉ）メモリの出力がＲＭＡＸに書き込まれねばならず、
（ｄ）ＮＢＰＴＳ（最初はゼロの値に設定される）は１単位ずつ増加されねばならない。
【００２４】
ＶＩＩ．受動ヒストグラム計算ユニットのグローバル演算
いくつかのヒストグラム計算ユニット１Ａ、１Ｂ、．．．、１Ｅが、同一の時間一致バス１１１に接続される。以下の説明では、５つのヒストグラム計算ユニットＡ〜Ｅを示すが、任意の数に対する推定は明らかである。
Ａ．信号ＷＲＩＴＥ
各信号ＷＲＩＴＥについて、各ヒストグラム処理ユニットは、分類器１０１の出力信号１０１ｓを画素ごとにバスに供給し、これらの信号すべてを、各々が、時間一致ユニット１０２の入力ｉｎ_Ａ、．．．、ｉｎ_Ｅにおいて受信する。
パラメータ、たとえばユニット１Ａの場合には、ＤＡＴＡ（Ａ）が分類器１０１のレジスタ１０１ｒの内容と比較される。この比較の結果ｉｎＡ＝１０１ｓは、他のユニット１Ｂ．．．１Ｅからのその対応入力ｉｎＢ．．．ｉｎＥと同時にアドレス指定される２進信号１０１ｓである。
【００２５】
時間一致ユニット１０２は、これらの値をまとめて、時間一致基準Ｒを構成するレジスタ１０２ｒの内容と比較し、この比較の結果に値が依存する２進信号を出力１０２ｓにおいて生成する。
この信号１０２ｓは、加算器１０７を制御し、１に等しい場合には、パラメータＤＡＴＡ（Ａ）の値に、対応するメモリ１００のレジスタの内容を、データマルチプレクサ１０６を介して１単位だけインクリメントする。それと同時に、試験ユニット１０３は、メモリ１００の内容の統計処理を確実にして、その内容を解析出力レジスタ１０４へと送信する。
メモリ１００のレジスタの各々は、信号ＷＲＩＴＥの最後に、値ｄとして、信号ＤＡＴＡ（Ａ）が対応する値ｄを示す画素の数を格納し、かつ、時間一致ユニット１０２がイネーブルされたことを格納する。
【００２６】
Ｂ．信号ＩＮＩＴ
信号ＩＮＩＴの間に、０〜ｎまでの値を走査する信号ＣＯＵＮＴＥＲ（計数信号）が、メモリ１００のレジスタをリセットする。
【００２７】
ＶＩＩＩ．自己適応
以上の記載において、分類器１０１のメモリは、レジスタ１０１ｒを含み、このレジスタの、システム外部で決定される内容は、固定されている。このような分類器を受動的であると言う。
自己適用は、システム自体による分類器のメモリの内容の自動更新にあるため、この内容はルックアップテーブル（ＬＵＴ）である。よってこれは、自己適応ヒストグラム計算ユニット１を得ることを可能にする。
自己適応機能、すなわち分類器のリアルタイム更新を実現するために、図３のヒストグラム計算ユニットは、図４に従って完成される。
分類器１０１は、システム外部に描かれる単純なレジスタ１０１ｒの代わりに、書き込みが信号ＥＮＤ（終了信号）によって制御されるアドレス指定可能メモリを有する。
【００２８】
図５に示すこの信号ＥＮＤは、シーケンサ９が生成する。ヒストグラム計算ユニット１は、選択演算子ＯＲ１１０を備える。この選択演算子ＯＲ１１０は、信号ＩＮＩＴ及びＥＮＤを入力において受信し、その出力は、アドレスマルチプレクサ１０５の制御に接続される。
分類器１０１のメモリは、正確に言えば、システムによって制御される。このメモリは、内容が修正可能であり、データ入力ＤＡＴＡ ＩＮと、書き込みコマンドＷＲと、アドレス入力ＡＤＤＲＥＳＳとを含む。
このアドレス入力は、推定マルチプレクサ１０８の出力に接続される。この‘２対１’タイプのマルチプレクサ１０８は、信号ＩＮＩＴ及びＥＮＤを入力として受信する演算子ＯＲ１１２の出力に接続された推定コマンドを含む。
推定マルチプレクサの入力は、アドレスマルチプレクサ１０５の入力と同じ信号（たとえばＤＡＴＡ（Ａ）及びＣＯＵＮＴＥＲ）を受信する。
信号ＥＮＤが１に等しい場合、分類器１０１のメモリは、ヒストグラムメモリ１００の値と、解析出力レジスタ１０４から導かれる値（ＲＭＡＸ／２）とをＤＡＴＡ（Ａ）の考え得る値すべてについて比較した結果得られる信号によって書き込まれる。
したがって、分類器は、受信するデータＤＡＴＡ（Ａ）と、生成する出力２進値（１０１ｓ）_Ａとの間で分類器１１８のメモリを介して確立する関係である分類関数ｆ_Ａとして働く。
これにより、単一ビットを占める情報の表現を低減することが可能になる。
【００２９】
Ａ．分類器の第１の実施形態
図１２を参照すると、自己適応機能を実現する分類器１０１は、書き込み入力ＷＲが信号ＥＮＤを受信し、アドレス入力ＡＤＤＲＥＳＳがアドレスマルチプレクサ１０８の出力信号を受信するメモリ１１８を備える。分類器１０１はまた、２つの入力と、メモリ１１８のデータ入力ＤＡＴＡ ＩＮに接続される１つの出力とを含む比較器１１９も備える。
比較器１１９の第１の入力は、解析出力レジスタ１０４から導かれる値ＲＭＡＸ／２を受信し、第２の出力はのメモリ１００の出力を受信する。
この場合、比較器のメモリ１１８の動作は以下の通りである。
メモリ１１８は解析メモリ１００と同数の文字を含むが、メモリ１１８では各文字が１ビットからなる。
所与のフレームの新しいデータ束ＤＡＴＡ（Ａ）の受信の最後（信号ＥＮＤ＝１）に、書き込みシーケンスが開始される。
解析メモリ１００の所与のメモリアドレスｄについて、読み出した値がＲＭＡＸ／２より大きい場合、対応する位置において値１がメモリ１１８に登録される。逆の場合には、この位置に値０が登録される。メモリアドレスｄはすべて、０〜ｎまで走査される。こうして、分類器１０１のメモリ１１８は更新される。
【００３０】
Ｂ．分類器の第２の実施形態
図１３は、代替の実施形態の分類器１０１を示しており、マルチプレクサ１２０は、選択コマンド１２４によって制御されて、選択コマンド１２４によって選択される異なる入力０、１、２、３において受信される統計パラメータに関連して様々な方法で作成される統計値ＱとパラメータＰとの比較を可能にする。選択コマンドは、レジスタ‘ＳＥＬＥＣＴＩＯＮ（選択）’の内容に依存する。マルチプレクサ１２０の入力０は、解析出力レジスタ１０４のデータを基に、２分割器１２１によって生成される値ＲＭＡＸ／２を受信し、マルチプレクサ１２０の入力１はＲＭＡＸ値を直接受信し、マルチプレクサ１２０の入力２は、内容がシステム外部でプログラムされるレジスタ‘ＳＥＬＥＣＴＩＯＮ’１２３に含まれるしきい値を受信し、このマルチプレクサの入力４は、分割器１２２が生成する、点の数ＮＢＰＴＳをＴＨＲＥＳＨＯＬＤ（しきい値）１２３で割った商を受信する。
したがって、図１３に示すように、しきい値ＢにおいてパラメータＰをそれぞれの値ＲＭＡＸ／２、ＲＭＡＸと比較することができる。このしきい値Ｂは、外部から入力され、かつ、分割器１２２がこのしきい値に結び付ける（ａｔｔａｃｈｅｄ）点の数ＮＢＰＴＳに比例する。
メモリ１１８の内容は、比較器１１９によって供給される信号に関連して、第１の実施形態において記載した更新と同様に更新される。
【００３１】
Ｃ．分類器の第３の実施形態
図１３ａ、図１３ｂ、図１３ｃは、分類器の第３の実施形態を示し、ここでは、ヒストグラムにおける出現のレベルの代わりに、当該出現の累計を用いる。分類の境界はたとえば、解析パラメータの出現の最大値に対応するレジスタＲＭＡＸを用いて、ＲＭＡＸ／２のパラメータ値を求める際に定義される。ＲＭＡＸ位置の両側において、これらの値は分類器の限界（リミット）Ａ及び限界Ｂに相当する。
したがって、分類器の第２の実施形態において動作するようなＲＭＡＸレジスタは、ここでは、出現の累計結果（図１３ａ）に対応するレジスタＮＢＰＴＳに置き換えられる。ＮＢＰＴＳのパーセンテージｋをヒストグラムの両側で除去することにより、限界Ａ及びＢはより安定する（図１３ｂ）。
この機能は、図１３ｃに示す装置が実行する。
図１３ｃは、解析メモリ１００と、マルチプレクサ１０５を介してデータを入力する手段とを示す。解析出力レジスタ１０４は、上述のように、点の数ＮＢＰＴＳ１０４１を用いて、また一般には、限界Ａ１０４２及び限界Ｂ１０４３も用いて、動作する。
【００３２】
学習レジスタ１１７は解析メモリ１００の出力データを受信して、加算器３００が供給を行うレジスタ３０１を介して、イネーブル計算器１１５の２つの比較器１１５１及び１１５２それぞれの入力を供給する。このイネーブル計算器は、考慮に入れる点の数のパーセンテージである値ｋを格納するメモリ１１５３を含む。点の数ＮＢＰＴＳを入力の一方において受信し、値ｋを他方の入力において受信する乗算器１１５４が、一方で比較器１１５１の第２の入力に供給し、他方で減算器１１５５の入力の一方に供給を行う。減算器１１５５の他方の入力は、点の数を受信する。この減算器１１５５の出力は、比較器１１５２の第２の入力に供給を行う。
減算器１１５５の出力は限界Ａに供給を行い、比較器１１５２の出力は限界Ｂに供給を行い、限界Ａの値をそれぞれ入力の各々において、限界Ｂの値を反転入力において受信する演算子“ＮＯＮ−ＡＮＤ”１１５６がイネーブル計算器１１５の出力信号を供給する。
【００３３】
ヒストグラム計算の終わりに、レジスタＮＢＰＴＳが既知となり、信号Ｆｒａｍｅ−Ｅｎｄにより、値α＝ｋ．ＮＢＰＴＳ、及び、値β＝ＮＢＰＴＳ−αを知ることができる。
累積関数Ｓをゼロにリセットする間（すなわちＳ_０＝ゼロ）、所定のヒストグラムメモリのアドレスに接続するカウンタの増分ｉにより、このメモリの内容を読み出し、累計レジスタＳ_ｉに供給を行うことができる。
第１の試験は、Ｓ_１が所定のα値よりも小さい限り増分値（ｉｎｃｒｅｍｅｎｔ ｖａｌｕｅ：増加）ｉを限界Ａに割り当てることにある。
第２の試験は、Ｓ_１が所定のβ値よりも小さい限り増分値ｉを限界Ｂに割り当てることにある。
一般に分類器は、一組の以前のデータＤＡＴＡ（Ａ）について統計的に決定される値又は限界に関してパラメータＤＡＴＡ（Ａ）を設定することができるという条件で、多くの実施形態に従って作成することができる。
【００３４】
ＩＸ．分類器１０１のメモリ１１８
図１６はメモリ１１８の詳細な図であり、入力イネーブル機能を有する入力デマルチプレクサ１３０と、出力マルチプレクサ１３１とを示す。書き込み信号ＷＲを受信する入力デマルチプレクサ１３０は、この場合、アドレスコマンドＡＤＤＲＥＳＳによって選択される、比較ＤＡＴＡ ＩＮの２進値を書き込むメモリ１１８のレジスタの選択を可能にすることができる。出力マルチプレクサ１３１は、アドレスコマンドＡＤＤＲＥＳＳによって選択される特定のレジスタの値を、分類器のメモリ１１８の出力１０１ｓにおいて送信する。
入力デマルチプレクサ１３０及び出力マルチプレクサ１３１は、推定マルチプレクサ１０８から始まるバス１３４を介して、制御される。
より正確には、バス１３４が伝送するアドレスによって制御される１／ｎ入力デマルチプレクサ１３０は、０、１、．．．、ｎ番目のレジスタ１４０_０、１４０_１、１４０_２、．．．、１４０_ｎに、それぞれが信号Ｓｅｌ_０、Ｓｅｌ_１、Ｓｅｌ_２、．．．、Ｓｅｌ_ｎの形式である信号ＷＲ（ＷＲＩＴＥ：書き込み）を送って、レジスタのうちのどれかを、信号ＤＡＴＡ ＩＮが伝送する情報の内容の受信先として決定する。出力において、これらのレジスタ１４０_０、１４０_１、１４０_２、．．．、１４０_ｎから発せられる情報は、出力ＯＵＴを決定するマルチプレクサ１３１に送られる。
【００３５】
Ｘ．推定
好適な実施形態において、ヒストグラム処理ユニット１は、リアルタイム更新に加えて、推定機能を行う。
このような分類器１０１の自己適応機能の予測推定は、このループシステムの動作を向上させ、これを生体システムの動作と同化させる。
この推定の目的は、名前が示すように、処理を高速化して物体又はその進化すなわち変化の追跡を促進すべく、分類器のメモリ１１８に含まれる値を推定することである。
この目的のために、ヒストグラムのグローバル変動を計算し、次に、その結果を、以下の方法の１つによる推定を適用するために用いる。いずれにせよ、推定により推定関数ｇ_Ａが定義され、この推定関数ｇ_Ａは、分類関数ｆ_Ａと合わさって、パラメータＡを処理するヒストグラム計算ユニットを特徴付ける、データＤＡＴＡ（Ａ）と出力値（１０１ｓ）_Ａを結び付ける関数（ｆ_Ａｏｇ_Ａ）を生成する。
【００３６】
Ａ．ヒストグラムのグローバル変動の計算
試験ユニット１０３及び解析出力レジスタ１０４は、統計値ＰＯＳＭＯＹを生成し、２つの連続するフレームの値ＰＯＳＭＯＹ_０及びＰＯＳＭＯＹ_１を記憶する。ＰＯＳＭＯＹは、パラメータＤＡＴＡ（Ａ）の値であり、これに関連して、所定のフレームにおいて、当該パラメータは、イネーブルされた点の半分以上の値を有し、他の半分については小さい値を有する。
準備
信号ＥＮＤが１に等しい場合、新しい値ＰＯＳＭＯＹ_０が計算されて、ＰＯＳＭＯＹ_０の前の値はＰＯＳＭＯＹ_１に保存される。
【００３７】
ＰＯＳＭＯＹ
図１４を参照して、次に変数ＰＯＳＭＯＹ_０の詳細を記載する。
この変数ＰＯＳＭＯＹ_０は、比較器３０２が生成する。
この比較器３０２は、入力のうちの１つのＱにおいて、分割器３０３が２で割ったパラメータＮＢＰＴＳを受信する。
比較器３０２の第２の入力Ｐは、初期化信号ＩＮＩＴ及び終了信号ＥＮＤによって制御されるレジスタ３０１の出力による供給を受けて、加算器３００の出力を入力において受信する。加算器３００自体は、レジスタ３０１の出力値を入力において、上述したメモリ１００の出力値を第２の入力において受信する。
したがって、最初にリセットされるレジスタ３０１は、信号ＣＯＵＮＴＥＲがゼロ〜ｎまで走査するメモリのレジスタの累計内容を格納する。
この累積値がＮＢＰＴＳ／２よりも小さい限りは、ＣＯＵＮＴＥＲの値はＰＯＳＭＯＹ_０に格納される。したがってＰＯＳＭＯＹ_０は、サイクルＥＮＤの終わりに、累積値がＮＢＰＴＳ／２よりも小さい最後の値ＣＯＵＮＴＥＲを含む。
【００３８】
Ｂ．推定へのヒストグラム変動の適用（第１の方法）
図１３はこの第１の方法を示す。メモリ１１８は、図１６に関して上述したものである。
オートマトン３１０（いわゆる、符号抽出能力を有する計算ユニット）が、絶対値｜ＰＯＳＭＯＹ_０−ＰＯＳＭＯＹ_１｜、及びこの差の符号を供給する。
これらのパラメータは、変換器３１２が符号を反転させた後で、トランスレータ３１１を制御する。
したがって、メモリ１１８に供給されるパラメータの値は、受動動作に関して値｜ＰＯＳＭＯＹ_０−ＰＯＳＭＯＹ_１｜だけ、ユニット３１０において計算されるＰＯＳＭＯＹ変動の反対の方向にオフセットされる。
【００３９】
図１５ａは、推定にヒストグラム変動を適用する第１の方法を実施するように構成される代替の実施形態による回路を示す。この実施形態において、計算ユニット３１０ａは、計算ユニット３１０と同様であるが、メモリ１１８に供給されるパラメータの値のオフセットに関して、よりフレキシブルな可能性を提供する。図１５の計算ユニット３１０は、ｙ＝ｘ（ｘは（ＰＯＳＭＯＹ_０−ＰＯＳＭＯＹ_１）である）の形式の関数によって決定されるオフセットを提供するのに対し、計算ユニット３１０ａは、ｙ＝ａｘ＋ｂ（ａ（たとえばｋ１及びｋ２）及びｂ（たとえばｃ１及びｃ２）は、プロセッサによって提供され得る調節可能な定数である）の形式の関数によって決定されるオフセットを提供する。
【００４０】
当然、ＰＯＳＭＯＹ値の任意の他の関数、たとえばｙ＝ａｘ^２を所望により用いることも可能であることは明らかであろう。図１５ａにおいて、マルチプレクサ１２７は、ＰＯＳＭＯＹの２つの関数、すなわちｋ１×（Ｐ_０−Ｐ_１）＋ｃ１及びｋ２×（Ｐ_０−Ｐ_１）＋ｃ２を入力において受信し、制御信号“Ｃｌｏｃｋ”の値に基づいて、１つの出力を供給する。
分類の範囲をさらに増大するために、回路ＯＲ１２５及び遅延回路１２６も用いることができる。遅延回路は、マルチプレクサ１２７を制御する同一のクロック信号によって制御される。次に、異なるオフセット関数の両方に関連するメモリ１１８の出力値がゲートＯＲ１２５に提供されるが、その出力は、分類範囲が向上し、したがって推定特性が向上した信号１０２ｓである。
【００４１】
Ｃ．推定へのヒストグラム変動の適用（第２の方法）
この第２の方法を図１７に示し、メモリ１１８を図１８に示す。
メモリ１１８の全体の構造は上述した通りである。次に所与のビットのシーケンスを説明する（他のビットのシーケンスは類似している）。図１６と共通の要素は同一の参照符号を有する。
レジスタ１４０_１は、比較器１１９からの２進信号出力を入力の一方において、また、推定計算オートマトン１５０_１の出力信号を他方の入力において受信する２／１入力マルチプレクサ１６０_１に関連付けられる。
入力マルチプレクサ１６０_１は、信号ＥＴＤによって制御される。この信号ＥＴＤは書き込みも制御する。
この目的のために、レジスタ１４０_１の書き込みコマンドは演算子ＯＲ１７０_１に接続される。この演算子ＯＲ１７０_１は入力の一方において信号ＥＴＤを、他方において信号Ｓｅｌ_１を受信する。
レジスタ１４０_１の出力において、推定計算オートマトン１５０_１は、それぞれ０、１、２番目のレジスタ１４０_０、１４０_１、１４０_２から３つの出力信号Ｑ_０、Ｑ_１及びＱ_２を入力において受信し、信号ＳＭ、ＳＰ及びＴによって命令される。
オートマトン１５０_０、１５０_１、．．．１５０_ｎでは、一連の拡張（膨張）演算と、これに続く収縮演算とにより、推定を行う。
【００４２】
推定計算オートマトン１５０を、図１９に詳細に記載する。オートマトン１５０は、１つの出力及び２つの入力を含むマルチプレクサ２０７を備え、信号Ｔによって制御される。
入力の一方は、信号Ａ_１を供給する拡張演算子２０８に接続され、他方の入力は、信号Ｂ_１を供給する収縮演算子２０９に接続される。
拡張演算子２０８は、３入力１出力回路ＯＲ２０１を含む。この回路ＯＲ２０１の出力はマルチプレクサ２０７に接続される。
回路ＯＲ２０１の第１の入力には信号Ｑ_１が供給され、第２の入力には、一方の入力が信号Ｑ_０で他方の入力が信号ＳＰである２入力回路ＡＮＤ２０２からの出力が供給される。第３の入力には、一方の入力が信号Ｑ_２で他方の入力が信号ＳＭである回路ＯＲ２０１の出力が供給される。
したがって拡張演算子２０８が実現する関数は、
Ａ_１＝Ｑ_１＋Ｑ_０×ＳＰ＋Ｑ_２×ＳＭ
である。
【００４３】
収縮演算回路２０９は、３入力１出力回路ＡＮＤ２０４を含む。この回路ＡＮＤ２０４の出力はマルチプレクサ２０７に接続される。
回路ＡＮＤ２０４の第１の入力には信号Ｑ_１が供給される。
回路ＡＮＤ２０４の第２の入力は、４入力１出力回路ＮＯＴ−ＡＮＤ２０５に接続される。
回路ＮＯＴ−ＡＮＤ２０５の第１の入力は信号ＳＰに、第２の入力は信号Ｑ_１に接続される。第３の入力は信号Ｑ_０に接続され、第４の入力は信号Ｑ_２の反転に接続される。
第２の演算子ＮＯＴ−ＡＮＤ２０６は４つの入力と、回路ＡＮＤ２０４の第３の入力に接続される１つの出力とを有する。これらの４入力のうち、第１の入力には信号Ｑ_１が、第２の入力には信号ＳＭが、第３の入力には信号Ｑ_２が、第４の入力には信号Ｑ_０の反転が供給される。
したがって収縮演算子２０９が実現する関数は、
【数２】

である。
【００４４】
推定演算子の演算を図２０に示す。
この図において、時間軸ｔの左側に信号ＩＮＩＴ、ＷＲＩＴＥ、ＥＮＤ、ＥＴＤ、Ｔ、ＳＰ、ＳＭを示す。
シーケンサ９が生成する信号ＩＮＩＴが、フレームの処理サイクルを開始する。信号ＩＮＩＴの持続時間にわたって、メモリ及びレジスタはすべて初期化される。
同様に、シーケンサ９が生成する信号ＷＲＩＴＥが、信号ＩＮＩＴの後に続き、横座標がパラメータの値を、縦座標が出現回数を表す曲線Ｃによってデータが表される検討フレームの統計計算を制御する。
試験ユニット１０３は、最大発生回数ＲＭＡＸを探す。
【００４５】
信号ＷＲＩＴＥの最後に、シーケンサ９が生成する信号ＥＮＤが、分類器のメモリ１１８の更新を可能にする。比較器１１９が新しいデータを生成する。
時間ｔ_０における信号ＥＮＤの最後に、メモリ１１８の内容が分布Ｒ_０によって表される。
信号ＥＮＤの最後に、持続時間がコマンド発生器３１３によって決定される信号ＥＴＤが開始する。この信号ＥＴＤは、分類器のメモリ１１８における範囲の計算を可能にする。
ＥＴＤに含まれる信号ＳＰ（プラス方向）及びＳＭ（マイナス方向）は、ｔ_１においてＲ_１、ｔ_２においてＲ_２、ｔ_３においてＲ_３などとなる分布Ｒ_０の範囲の正の方向（ＳＰ＝１）における処理及び負の方向（ＳＭ＝１）における処理をそれぞれ制御する。
したがって、ＳＰ及びＳＭのそれぞれの持続時間は、信号ＥＴＤの最後における分布Ｒ_５の位置の範囲を決定する。
コマンドＴによって制御されるマルチプレクサ２０７は、拡張演算子及び収縮演算子の出力をそれぞれ供給される２つの入力と、１つの出力とを有して、これらの演算子のいずれかをコマンドＴに関して実現する。
マルチプレクサ２０７の出力ＯＵＴ_１は、以下の通りである。
【数３】

【００４６】
ＸＩ．時間一致
以上に記載した簡易実施形態において、時間一致ブロック１０２は、時間一致基準Ｒを構成する単一時間一致値を含む単一レジスタを備える。
【００４７】
Ａ．複雑な時間一致基準
好適な一実施形態において、時間一致ブロックは、画素が有する情報をイネーブルすることがいずれも可能である、時間一致基準Ｒをともに形成するいくつかの値を収納できるメモリである。これらの値の各々は、メモリの積項レジスタ４１０に格納される。
図２２は、時間一致ブロック１０２の全体を示す。この時間一致ブロック１０２は、バス４２５がＡ‘ＰＲＯＤＵＣＴ ＴＥＲＭ’を供給する、バスＰｒｏｇｒａｍ Ｒｅｇｉｓｔｅｒ１２によって制御される複数の積項レジスタ４１０からなる。
これらの積項レジスタ４１０の各々は、制御変換器４２２の入力のうちの１つに供給される信号を出力において提供する演算子ＯＲ４２１に供給を行う１つの出力を有する。制御変換器４２２は、レジスタ４２３を介してバスＰｒｏｇｒａｍ Ｒｅｇｉｓｔｅｒ１２からの信号を第２の入力において受信する。
図２３及び図２４は、時間一致ブロック１０２に関して設けられるフィールドプログラマブルゲート領域（ＦＰＧＡ）４００を示す。
このようなメモリは、被制御変換器４０３を備える。この被制御変換器４０３の出力は、プログラマブルユニット４００の出力であり、入力のうちの１つは、信号ｓ及びその反転ｓ＊（＊：反転を表す）を供給する増幅器４０２に接続される列Ａ４０６と交差するＢ行４０５に接続される演算子ＯＲである。
行４０５及び列４０６の交点４０４は、リプログラマブルユニット４００の全動作を決定することを可能にするプログラマブル接続である。
【００４８】
図２４は、かかるリプログラマブルユニット４００の単一行４１０を示す。
該行４１０は、プログラミング変数Ｒｅｇ−ａ０及びＲｅｇ−ｂ０を受信するレジスタ４１１及び４１２を備える。
この行は、被制御反転器４１３と、演算子ＯＲ４１５と、反転器４１４とを各々が含むＡ基本（初等）関数ブロックに分解される。被制御反転器４１３の入力の一方は、対応する入力Ａに、他方の入力は、レジスタＲｅｇ−ａ０の対応するビットｉに接続される。
この被制御反転器４１３の出力は、出力を介して演算子ＯＲ４１５の入力の一方に供給を行う反射器４１４の入力に接続される。
この演算子ＯＲ４１５の他方の入力には、レジスタＲｅｇ−ｂ０の対応するビットｉが供給を行う。
被制御反射器４１３の出力は、演算子ＯＲ４１７の入力のうちの１つにも供給を行う。演算子ＯＲ４１７はさらに、基本関数の異なる出力によって生成される対応する信号すべてを受信する。
出力が積項０である演算子ＡＮＤ４１６が、一方で演算子ＯＲ４１７の出力を、他方で異なる基本関数の出力を入力において受信する。
【００４９】
Ｂ．学習モード
時間一致ブロックは、アプリケーション管理インターフェースが出す命令によって、外部からプログラムされる。このインターフェースは、レジスタ４１１及び４１２にロードする。
さらに好適な実施形態において、ヒストグラム計算ユニット１は、分類器の更新及び推定に加えて、学習機能を有する。
この目的のために、ヒストグラム構成ユニット１は、時間一致ユニット１０２の自動プログラミングを可能にする学習マルチプレクサ１０８を備える。
学習マルチプレクサ１０９は、考え得る動作モード（処理及び学習）のいずれかを選択する。処理モードでは、時間一致ユニット１０２のレジスタに含まれる値が設定され、逆に学習モードでは、これらの値が更新される。
【００５０】
処理モード
処理モードで動作中、学習マルチプレクサ１０９は、処理モードの動作シーケンス中には、時間一致ブロック１０２のレジスタに含まれる値が変更されないことを示す値１の信号を、出力から送信する。
したがって、これらのレジスタに格納される値は、ユーザによって選択及び格納されているか、又は、後述する以前の学習フェーズの結果として得られている。
時間一致ユニット１０２は、ここに説明するヒストグラム計算ユニットと協動する他のヒストグラム計算ユニットから、類似の信号ｉｎＥ．．．ｉｎＡも受信する。
この時間一致ユニットは、上述した役割を実現する間に、こうして受信した値を、レジスタ（複数可）に格納されている値と比較して、一致する場合は１に等しく、その逆の場合にはゼロに等しい信号１０２ｓを出力する。このイネーブル信号は、増分イネーブルユニット１０７に送られて、１に等しい場合には、解析メモリ１００において影響を受ける画素のパラメータＤＡＴＡ（Ａ）の値を考慮することを許可し、逆にイネーブル信号の値がゼロである場合には、処理がその次へと進む。
【００５１】
学習モード
ヒストグラム計算ユニットの動作は、図５に示す信号、すなわち初期化信号（ＩＮＩＴ）と、フレーム（又は画像）の各画素に対応する情報を有する書き込み信号（ＷＲＩＴＥ）と、終了信号ＥＮＤとによって制御される。
学習モードにおいて、学習マルチプレクサ１０９は、時間一致信号の値を出力し、次に、この値がＤＡＴＡ（Ａ）の代わりに用いられる。
ｉ番目のヒストグラム計算ユニットの学習モードでは、信号ＬＥＡＲＮｉが、学習モードにおける処理を、フレームシーケンス全体にわたって可能にする。
このシーケンスの間に、学習レジスタ１１６が更新される。同時に、時間一致ブロック１０２は、信号のトランスパレンシ（透明性）を確実にして、次に入力ｉｎＡ、．．．、ｉｎＥのうちの１つがアクティブ（＝１）になるとすぐに、ＤＡＴＡ（Ａ）が時間一致信号１１１と等しくなることを可能にする。
信号ＷＲＩＴＥの最後に、ヒストグラムメモリ１００は、時間一致信号の分布を表す。
次に試験ユニット１０３が、Ｂ‘ＳＵＭ ＴＥＲＭ’に数が等しい値を減少させることにより、出現の分類を生成する。
【００５２】
この信号ＥＮＤの間に、こうして選択された時間一致信号の値が、時間一致ブロック１０２の各ブロック４１０のレジスタ４１１及び４１２に書き込まれる。
レジスタ４１２は時間一致信号の値に対応し、レジスタ４１１はその補数に対応する。実際には、同一レジスタの２出力を用いて、これらの値の両方を供給することができる。
したがって、主要パラメータの自動的な統計の精緻化（ｅｌａｂｏｒａｔｉｏｎ）を、調査フレームにおいて実行することができる。
したがって学習は、ｎ個の入力パラメータに対してｎ＋１個のヒストグラム計算ユニットを必要とする。学習機能を行うために、ｎ個のブロックはパラメータのうちの１つを処理し、残りのブロックは時間一致情報を処理する。実際には、時間一致情報がかなりの桁数を有するため、学習ユニットは専用で、より大きなサイズを有する。
図面に示す自己適応機能、推定機能及び学習機能を実現するために必要な様々なソフトウェアパッケージのフローチャートは自明であり、当業者が理解するには主題からの脱線を要しない。フローチャートが内部で変数を参照する際には、当該変数をボックス内に示してある。本明細書中で記載する特定の構成要素では特定の機能が実現されるため、機能には、この構成要素の符号による参照も割り当てられている。
【００５３】
ＸＩＩ．空間的及び時間的処理ユニット
有利には、空間処理ユニット６は、各画素にそれぞれ同期して関連付けられた様々な信号Ｆ、ＳＲ、Ｖ、ＶＬ、ＤＩ、及びＣＯを出力する。これらはデジタル信号であることが好ましい。複合信号Ｆは、ゾーン又は移動物体の存在又は位置を示す（ｏｕｔｌｉｎｉｎｇ）信号を含むことが好ましい、システムによって生成される多数の出力信号を含み、Ｖは画像中の各画素の変位ＤＩの指向方向の速度である。また好ましくは、システムの出力は、フレームの出力ＺＨと同期させるために、（フレームの）複合データ信号Ｆの計算時間を考慮に入れつつ遅延された入力デジタルビデオ信号（ＳＲ）からなる。遅延信号ＳＲは、モニタのカメラ又はテレビ画面によって受信される画像を表すために用いられる。このモニタのカメラ又はテレビ画面は、複合信号ＺＨに含まれる情報を表すためにも使用される。この複合信号ＺＨは、さらなる処理のために別個の処理ユニット１０ａにも送信される。
【００５４】
ＸＩＩＩ．空間的処理：軸の選択
空間における画素の位置を、軸系に関して表す。場面における物体の形状、向きなどにより、特定の軸系が他の軸系よりも良好な結果を供給する。
図２６及び図２７は、はっきりとした最大値を示す最適なヒストグラムを得ることを可能にする軸を選択する手順を示す。
空間変換ユニットは、デカルト座標又は極座標データのいずれかである空間データｘ及びｙを入力において受信する。この空間変換ユニットは、信号αによって制御され、αの各値について、本発明によるヒストグラム構成ユニットに供給されるパラメータを出力する。
このヒストグラム計算ユニットを制御する、プログラムレジスタによって立ち上げられるプログラムが、最適なヒストグラムを生成するために値αの選択を可能にする。
このような、適切な軸を選択する方法は、出願ＰＣＴ ＷＯ−９８／０５００２に詳述されている（図１１及び対応する記載（ここで‘空間変換’ユニットは３７として参照される）を参照）。
【００５５】
ＸＩＶ．時間的処理
色調（色相）、彩度及び輝度信号ならびに速度、方向及び強度信号によって与えられる値の比色処理に、空間分解能パラメータを提供する空間フィルタリング関数（Ｇａｂｏｒ法）と、距離計算オートマトンを介して奥行きパラメータを提供する両眼関数（ｂｉｎｏｃｕｌａｒ ｆｕｎｃｔｉｏｎ）とを加えることができる。
これらの様々なパラメータの全部又は一部を処理する間に、完全なアプリケーションが実現できる。
【００５６】
ＸＶ．統計曲線の可視化
好適な実施形態によれば、曲線発生器１１４が、値ＤＡＴＡの曲線の画面オーバーレイを、予め処理したフレームについて可能にする。
同様に、時間一致信号の画面オーバーレイも可能である。
これらのオーバーレイはそれぞれ、ライン１４及び１５によって画面へ送られる。スイッチ１６及び１７が、様々なヒストグラム計算ユニットの中から特定のヒストグラム計算ユニットを選択することを可能にする。
図２８及び図２９は、ヒストグラム曲線の可視化手段をより正確に説明する。
列カウンタ３５３の値によってアドレス指定されるメモリ１００が、シフトレジスタ３５０の一方の入力に供給を行う。シフトレジスタ３５０の他方の入力には、解析レジスタ１０４によって生成されるパラメータＲＭＡＸが供給される。
このシフトレジスタ３５０の出力は、比較器３５１の一方の入力に供給を行う。比較器３５１の他方の入力には、行カウンタ３５２が反転器３５４を介して供給を行う。演算子ＡＮＤ３５５が、一方で比較Ｐ≧Ｑの結果を、他方で変数Ｖａｌ＿Ｚｏｎｅを受信して、変数Ａｆｆ＿Ｃｂｅを出力する。
【００５７】
変数‘Ｃｏｌ＿Ｃｏｕｎｔｅｒ’３５６及び‘Ｃｏｌ＿Ｃｕｒｖｅ＿Ｃｏｕｎｔｅｒ’３５７を生成する列カウンタ３５３と、変数‘Ｒｏｗ＿Ｃｕｒｖｅ＿Ｃｏｕｎｔｅｒ’３５８及び‘Ｒｏｗ＿Ｃｏｕｎｔｅｒ’３５９を生成する行カウンタ３５２と、変数Ｖａｌ＿Ｚｏｎｅの発生器とが、シーケンサ９のサブアセンブリ９１を構成する。
さらに、画面８の可視化制御ブロック３６５が、遅延ビデオ信号ＳＲと、カーソルブロック３６６によって生成されるカーソルコマンドと、セミグラフィックメモリ３６７によって生成されるコマンドとを受信する。
図２９は、曲線表示信号を画面３６１のオーバーレイコマンド１５へ転送するスイッチ１６によって得られてイネーブルされるスタンプ３６０の結果である。画面３６１は、コマンドボックス３６２と、カーソル３６３と、テキストボックス２６４とをさらに含む。
したがって、この画面及び関連するマウスは、ユーザがアプリケーションを生成し、これに命令することを可能にするグラフィックユーザインターフェース（ＧＵＩ）を構成する。
同様に、時間一致オーバーレイコマンド１４のスイッチ１７を作動させることにより、時間一致関数を動的に、画素３６５の形式で可視化することができる。
【００５８】
ＸＶＩ．アプリケーション
図３０以降の図は、任意数のパラメータＡ、Ｂ、Ｃ、Ｄ、Ｅ．．．の管理を可能にする一組のヒストグラム計算ユニットの実施形態を示す。（一般に２つの）空間的パラメータならびに（少なくとも１つの）時間的パラメータの関連により、時空間ニューロンをモデリングすることが可能になる。時間的処理ユニット５及び空間的処理ユニット６は、一方で信号Ｓ（ｔ）を、他方でＣＬＯＣＫ信号ならびに同期信号ＳＴ（フレーム同期）及びＳＬ（ライン同期）を受信する。
図４及び図３０に示すように、時間的処理ユニット５及び空間的処理ユニット６からの各パラメータＡ、Ｂ、Ｃ、Ｄ、Ｅ．．．はそれぞれ、ヒストグラム計算ユニット１_Ａ、１_Ｂ．．．１_Ｅに供給される。一組の分類器１０２が生成する時間一致信号は、バス１１１上にあって、全体がヒストグラム計算ユニットの各々（それぞれ１_Ａ、１_Ｂ．．．１_Ｅ）によって用いられる。
例示目的で、Ａ、Ｂ、Ｃ、．．．、Ｅはそれぞれ、入力画素の色成分、すなわち輝度Ｌ、色調Ｔ及び彩度Ｓを表すことができ、Ｄ及びＥは、最適な軸系において考察される画素の座標Ｐ_１及びＰ_２を表すことができる。
【００５９】
要約すれば、図３１ａに示すように、パラメータＡに関して、各ヒストグラム計算ユニット１_Ａ、１_Ｂ、．．．、１_Ｅは、データＤＡＴＡ（Ａ）、ＤＡＴＡ（Ｂ）、．．．、ＤＡＴＡ（Ｅ）のうちの１つを対応する関数（ｆｏｇ）_Ａ．．．によって処理し、出力値（１０１ｓ）_Ａ．．．を個々で、バス１１１上で使用可能な時間一致を全体で生成する。同時に、解析出力レジスタ１０４_Ａに供給が行われる。
各ヒストグラム計算ユニットが処理するパラメータの選択と、解析出力レジスタ１０４の内容と、関数ｆｏｇとは、Ａ．Ｐ．Ｉ．によって決定される。
図３１に示す実施形態では、異なるパラメータＤＡＴＡ（Ａ）．．．ＤＡＴＡ（Ｅ）が、レジスタ５０１によって制御される入力マルチプレクサ５００に供給を行う。レジスタ５０１は、コマンドＳＥＬＥＣＴ５０２によって更新される。被制御学習マルチプレクサ５０３は、ヒストグラム計算ユニットｉの学習コマンドＬＥＡＲＮ_ｉの状態に応じて、バス１１１によって伝送される時間一致情報又は入力マルチプレクサ５００からの情報のいずれかを受信する。
したがって、単一ヒストグラム計算ユニット１を用いて、バス５１０によってコマンドＳＥＬＥＣＴに関連してアドレス指定される異なるパラメータＡ、Ｂ、Ｃ．．．Ｅのいずれをも処理することが可能である。
学習コマンドＬＥＡＲＮの状態に応じて、ヒストグラム計算ユニットは、処理モード又は学習モードのいずれかで動作する。
こうして、ヒストグラム計算ユニット１と、入力マルチプレクサ５００と、そのレジスタ５０１と、オプションの学習マルチプレクサとによって形成されたアセンブリ１ａは、多値ヒストグラム計算ユニットを構成する。
【００６０】
図３２は、例示目的で、１６個で一組のかかる多値ヒストグラム計算ユニットを備える完全な装置を示す。
これらのユニット１ａは、マトリクスを構成し、パラメータＤ、Ｖ、Ｓ、Ｔ、Ｌ、ｐ０、ｐ１、．．．、ｐ１５（一実施形態においてｐ０、ｐ１、ｐ２、．．．、ｐ１５は基準軸の傾きである）が利用可能なバス５１０に接続される。バス１１１は、時間一致情報を運ぶ。
アプリケーションアセンブリは、所与の時間において１つ又はいくつかの専用多値ヒストグラムユニット及びシーケンサ９がパラメータＬ、Ｔ、Ｓ、Ｖ、Ｄ、ｐ０、ｐ１、．．．、ｐ１５のうちのどれを処理すべきかを決定する制御ユニット５１３によって命令される。
【００６１】
図４０は、本発明の一実施形態による、（図３１に示すような）いくつかのヒストグラム計算ユニットを備えるアセンブリの機能フローチャートを示す。各ヒストグラム計算ユニット１ａは、処理すべき異なるパラメータを供給するデータバス５１０と、分類信号１０１ｓ及び学習機能（ｌｅａｒｎｉｎｇ ｆｕｎｃｔｉｏｎ）信号を異なるユニット１ａに供給するバス１１とに接続される。各ヒストグラム計算ユニットは、メモリと、分類器と、時間一致ユニット１０２とを備える。各ユニット１ａは、上述のような自動分類、推定及び学習機能を実現することが可能である。
ヒストグラム計算ユニット１の組は、１つ又は複数の上記ユニットが学習モードにある間に、処理モードでも動作することができる。
特定の実施形態では、ことによるとメモリに格納されている図示しない各フレーム中に、いくつかのパラメータがヒストグラム計算ユニットを時分割で用いる。
たとえば、図３１を参照すると、ヒストグラム計算ユニット１は各フレーム中に、２つ以上のパラメータ（たとえばＤＡＴＡ（Ａ）及びＤＡＴＡ（Ｃ））について、ヒストグラム及び対応する統計値を計算する。
本実施形態に提供されるマルチプレクサ５００は、異なるパラメータを多重化することが可能である。このように、限られた数のヒストグラム計算ユニットのみが、より多くのパラメータを処理するために必要となる。これにより、有益な数のヒストグラム計算ユニットの製造に必要なシリコン量を削減することができる。
【００６２】
こうして構成された汎用視覚認識プロセッサ（ＧＶＰＰ）５２０は、単一固体基板に組み込むことができる。
多値ヒストグラム計算ユニット１ａの数は、用途と、利用可能な固体構成要素の製造技術とに依存する。
現在利用可能な０．５μｍ技術は、経済的に３２個のユニットを集積することを可能にする。半導体加工技術における進歩により、ますます多くのヒストグラム計算ブロック（たとえば図３２のブロック１ａ）を同一チップ上に生産し、より多くの計算をより多くのサンプル（たとえば、１つのパラメータにつきますます多数のサンプル）に対して行うことが可能となった。
このような計算能力の向上は、後述して付録Ａに詳細に説明するＡＰＩの複雑さを増大することなく実現できる。たとえば同一の命令セットにより、２０個のブロック装置はもちろん、２００個又は２０００個のブロック装置を、付加的な複雑さを必要とすることなく動作させることができる。
【００６３】
図３９に示す別の実施形態において、本発明による、たとえば図３２の計算ユニット５２０と同様の計算ユニット６０５が、視覚認識ドメイン以外の認識ドメインに関連するパラメータを処理するように実装される。図３９に示すように、本発明の技術は、たとえば音声認識及び音声／テキスト変換（テキストをコンピュータに音声で入力すること）のために、会話又は音響の解析に適用され得る。図３９では、音響信号発生装置が計算器６０５に音響信号を提供し、次にこの計算器６０５が出力信号を提供する。
信号発生装置は、一実施形態においてマイク６００を含むが、アナログ又はデジタル信号を提供することのできる任意の装置（たとえばＣＤ又はＤＶＤプレーヤ．．．）を含み得る。信号発生装置は、デジタル信号を提供することが好ましく、図１の信号発生アセンブリ２と同様のスレーブモード又はマスタモードで動作することができる。プロセッサ６０５は、信号を受信して、音響信号の様々なパラメータを処理する。このようなパラメータには、周波数、振幅及び位相が挙げられる。位相及び振幅パラメータはそれぞれ、視覚場面に関して処理される視覚の空間的パラメータ及び時間的パラメータと類似している。プロセッサ６０５は、結果を表示するために信号を装置６１０に提供する。たとえば一実施形態において、装置６１０は、信号発生装置６００によって提供される信号に関連するテキストを印刷するプリンタを含む。同様に装置６１０は、モニタ又は任意の他のテキスト生成装置を含み得る。
【００６４】
図３３は、網膜（ｒｅｔｉｎａ）５２２及びシーケンサ５２３を含むＣＭＯＳ画像形成装置５２１から情報を受信する汎用視覚認識プロセッサ５２０又は５３０の図である。
図３４は、ＣＭＯＳ画像形成装置とともに動作する完全なアプリケーションであることができる完全装置を示す。図３５に示す２つのＣＭＯＳ画像形成装置５３１、５３２の関連により、観察場面の奥行きに関する情報の取得が可能になる。
ある種の用途では、場面の特定ショットを詳細に観察できることが望ましい。このことにより、図３６に示されるような可変焦点装置を網膜に適合させる理由を説明できる。
図３７は、３方向（それぞれＶ１、Ｖ２、Ｖ３）から発せられる、三次元空間を表すことができる情報を処理することが可能な、一組の多値ヒストグラム計算ユニットからなるシステムの概略図である。したがって、たとえばロボット工学用途に用いる体積感知覚（ｖｏｌｕｍｅ ｐｅｒｃｅｐｔｉｏｎ）データを管理することが可能である。
【００６５】
ＸＶＩＩ．アプリケーションプログラムインターフェース（ＡＰＩ）
図３８に示すアプリケーションプログラムインターフェース（Ａ．Ｐ．Ｉ．）は、完全なシステム、すなわち多数の多値ヒストグラム計算ユニットを含む一般の視覚認識プロセッサを、これが必要とする外部パラメータの組とともに提供することを可能にする。したがって、その動的コンフィギュレーションが確実となる。この明細書の一体部分として提供される付録Ａは、時空間ＡＰＩ、グラフィカルユーザインターフェース（ＧＵＩ）ＡＰＩ、マウスＡＰＩ及びＩ／Ｏ ＡＰＩ、ならびに関連する様々なＡＰＩコマンドの機能ブロック図を含む。
各コマンドニーモニック（ｍｎｅｍｏｎｉｃ）には、目的とする多値ヒストグラム計算ユニットの数に対応するインデックスｉが関連付けられる。各ニーモニックには、コンフィギュレーションパラメータが付随し得る。
各ニーモニックは、観察場面の実際のパラメータにパラメータＤＡＴＡ（Ａ）．．．ＤＡＴＡ（Ｅ）を割り当てることを可能にする。コマンドのいくつかは以下の通りである：
ＳＥＬＥＣＴ（選択）は、決定したユニットにパラメータＤＡＴＡ（Ａ）を割り当てることを可能にする。
ＬＥＡＲＮｉ（学習ｉ）は、多値ヒストグラム計算ユニットｉについて学習機能を行うことを可能にする。
ＳＴＡＲＴ（開始）は、多値ヒストグラム計算ユニットの初期化を確実にする。このコマンドは、分類器１０１のメモリ１１８を設定する。
ＳＴＯＰ（終了）は、ヒストグラム計算ユニットを停止させる。このコマンドは、ヒストグラム計算ユニットが非アクティブになるとすぐに用いられる。それによって全体のエネルギー消費が削減される。
ＡＦＣＵＲＶは、図４に示すスイッチ１６を制御する曲線検証コマンドである。この逆コマンドは、ＣＬＣＵＲＶである。
ＡＦＭＡＰは、スイッチ１７を制御する時間一致の検証コマンドである。この逆コマンドはＣＬＭＡＰである。
ＭＡＰは、時間一致ユニット１０２のレジスタ４１１及び４１２の書き込みコマンドである。
ＧＥＴＬＲＮは、学習プロセス後の時間一致レジスタ４１１及び４１２の内容の収集を確実にするコマンドである。
【００６６】
付録Ａ
ＡＰＩの仕様
（アプリケーションプログラミングインターフェース）
汎用視覚認識プロセッサ（ＧＶＰＰ）用アプリケーションプログラミングインターフェース（ＡＰＩ）：
インターフェースは、ＧＶＰＰの４つの分類を含む：
−時空間ブロックＡＰＩ
−グラフィックＡＰＩ
−マウス管理ＡＰＩ
−周辺機器との通信を管理するＡＰＩ
ＡＰＩ
時空間グロック
グラフィックＡＰＩ
汎用ユーザインターフェース（ＧＵＩ）
マウスＡＰＩ
汎用ユーザインターフェース（ＧＵＩ）
入力／出力ＡＰＩ
アプリケーションプログラミングコマンドの説明
時空間ブロックＡＰＩ
ブロックを初期化、設定又は学習及び開始するために用いられる汎用関数、ならびに、計算結果を収集する関数すべてを再編する。コマンドの名前に続いて、定義したレジスタに書き込まれる必要なパラメータを記す。
関数：
ＳＴＡＲＴ（開始）：
役割：ブロックの計算を開始する
パラメータ：影響を受けるブロックの数、値ＭＩＮ、初期化用の値ＭＡＸ
プロトタイプ：
ブロック３＝０３
ＭＩＮ＝１０
ＭＡＸ＝１００

ＳＴＯＰ（終了）：
役割：ブロックの計算を停止させる
パラメータ：影響を受けるブロックの数
プロトタイプ
ブロック３＝０３： 一致 ブロック３が値３と等しい
ストップ ブロック３
入力 Ｒ０：ブロックの数
出力
ＳＥＬＥＣＴ（選択）：
役割：ブロックの入力信号を選択する。たとえば輝度、色調、彩度、平面上のラインの向きなど。
パラメータ：影響を受けるブロックの数、選択される信号。
プロトタイプ：
ブロック３＝０３
ＬＵＭ＝００

ＧＥＴ（取得）：
役割：計算結果を収集する。
パラメータ：影響を受けるブロックの数、収集されるパラメータ（複数可）。
プロトタイプ：
ブロック３＝０３
ＭＩＮ＝００
ＭＡＸ＝０１
ＲＭＡＸ＝０２
ＰＯＳＲＭＸ＝０３
ＰＯＳＭＯＹ＝０４
ＮＢＰＴＳ＝０５
……

ＬＥＡＲＮ（学習）：
役割：ブロックが学習モードに切り替わる。
パラメータ：影響を受けるブロックの数
プロトタイプ：
ブロック３＝０３
学習ブロック３
入力 Ｒ０：ブロックの数
出力
ＭＡＰ：
役割：前の学習モードに関連してブロックをプログラムし、内容を変更する。別の事象又は物体を検索する：ブロックの時間一致マトリクスを書き込む。
パラメータ：影響を受けるブロックの数。他の関連ブロックの論理の組み合わせ、積タームの和（ＡＮＤ及びＯＲ）。

ＧＥＴＬＲＮ：
役割：ブロックの曲線を表示する。
パラメータ：影響を受けるブロックの数。
プロトタイプ：
ブロック３＝０３
ＡＦＣＵＲＶブロック３
入力 Ｒ０：ブロックの数
出力
ＣＬＣＵＲＶ：
役割：ブロックの曲線を削除する。
パラメータ：影響を受けるブロックの数。
プロトタイプ：
ブロック３＝０３
ＣＬＣＵＲＶブロック３
入力 Ｒ０：ブロックの数
出力
ＡＦＭＡＰ：
役割：時間一致テーブルを表示する
パラメータ：影響を受けるブロックの数
プロトタイプ：
ブロック３＝０３
ＡＦＭＡＰブロック３
入力 Ｒ０：ブロックの数
出力
ＣＬＲＭＡＰ：
役割：ブロックの時間一致テーブルの画面を削除する
パラメータ：影響を受けるブロックの数
プロトタイプ：
ブロック３＝０３
ＣＬＲＭＡＰブロック３
入力 Ｒ０：ブロックの数
出力
グラフィックＡＰＩ
ＣＬＲＳＣＲ：
役割：画面を削除する
パラメータ：なし
プロトタイプ：
ＣＬＲＳＣＲ
入力
出力
ＤＰＤＡＴＡ：
役割：データを画面に表示する
パラメータ：表示されるデータ及び画面上の位置

マウス管理ＡＰＩ
ＤＰＮＴＥＲ：
役割：カーソルを移動及び表示する
パラメータ：座標。

ＢＵＴＴＯＮ：
役割：カーソルクリックを生成する
パラメータ：ボタン
プロトタイプ：
ＢＵＴＯＯＮ
入力
出力 Ｒ０：ボタンの新しい位置
周辺機器との通信を管理するＡＰＩ
ＭＶＣＡＭ：
役割：カメラを移動する
パラメータ：位置及び焦点

ＧＥＴＣＡＭ：
役割：カメラの位置を収集する
パラメータ：なし

ＭＶＭＯＴ：
役割：エンジンアクション
パラメータ：方向＋ステップの数
プロトタイプ：
ＭＶＣＡＭ
入力 Ｒ０：方向＋ステップの数
出力
ＧＥＴＭＯＴ：
役割：エンジンの現在位置を収集する
パラメータ：なし
プロトタイプ：
ＧＥＴＭＯＴ
入力
出力 Ｒ０：位置
ＳＥＮＤＰＣ：
役割：情報をＰＣへ送る
パラメータ：情報及びその量を指示する

ＧＥＴＰＣ：
役割：情報をＰＣから収集する
パラメータ：なし
プロトタイプ： ＧＥＴＰＣ
入力
出力 Ｒ０：情報
【００６７】
図１
従来技術
図３
ＶＡＬＩＤＡＴＩＯＮ＝ＥＮＡＢＬＩＮＧ（イネーブル）
図６
ＤＥＰＡＲＴ ＭＡＩＴＲＥ＝マスタ開始
Ｒｅｇｉｓｔｒｅｓ＝レジスタ群
図７
Ｓｅｑｕｎｃｅ ｃｏｕｒｂｅ：曲線シーケンス（ｃｕｒｖｅ ｓｅｑｕｅｎｃｅ）
図９
ＩＮＩＴＩＡＬＩＳＡＴＩＯＮ＝シーケンス初期化
図１０
ＣＡＬＣＵＬ ＳＴＡＴＩＳＴＩＱＵＥ：統計的計算
分類器（クラシファイア）１０２
図１１
ＦＩＮＳＥＱＵＥＮＣＥ：シーケンスの終了
Ｍｉｓｅ ａ ｊｏｕｒ ｄｕ ｃｌａｓｓｉｆｉｅｕｒ：分類器を更新
Ｎｏｕｖｅａｕ ｃａｌｃｕｌ ｄｅ ＰＯＳＭＯＹ：ＰＯＳＭＯＹを新たに計算
図１３
ＣＨＯＩＸ：選択
ＳＥＵＩＬ：しきい値
図１３ｃ
Ｂｏｒｎｅ：ターミナル
図２１
Ａｔｔｅｎｔｅ：待機
図４０
Ａｐｐｒｅｎｔｉｓｓａｇｅ：学習
Ｃｌａｓｓｉｆｉｃａｔｉｏｎ ａｕｔｏｍａｔｉｑｕｅ：自動分類
【図面の簡単な説明】
【図１】
本発明によるヒストグラム計算ユニットの、その状況における図である。
【図２】
本発明の装置及び方法が処理する入力ビデオ信号、及びシーケンサが生成する制御信号の図である。
【図３】
受動ヒストグラム計算ユニットを示す図である。
【図４】
推定及び学習機能を有する、本発明による自己適応ヒストグラム計算ユニットを示す図である。
【図５】
図４の計算ユニットが処理する信号を示す図である。
【図６】
図４の計算ユニットをマスタモードで制御するソフトウェアのフローチャートである。
【図７】
図４の計算ユニットをスレーブモードで制御するソフトウェアのフローチャートである。
【図８】
曲線ゾーンの挿入ソフトウェアのフローチャートである。
【図９】
初期化ソフトウェア（コマンド‘ＩＮＩＴ’の生成）のフローチャートである。
【図１０】
統計的計算ソフトウェア（コマンド‘ＷＲＩＴＥ’の使用）のフローチャートである。
【図１１】
処理の終わり（コマンド‘ＥＮＤ’の使用）のフローチャートである。
【図１２】
自己適応機能を有するヒストグラム計算ユニットの本質的な要素の図である。
【図１３】
図１３及び図１３ｃは、いくつかの自己適応機能に適合するイネーブルカウンタの図である。
図１３ａ及び図１３ｂは、パラメータの統計的分布及び分類基準の図である。
【図１４】
値ＰＯＳＭＯＹを生成するヒストグラム計算ユニットの要素の図である。
【図１５】
図１５は、第１の方法による推定を伴う自己適応ヒストグラム計算ユニットの本質的な要素を示す図である。
図１５ａは、第１の一般化された推定方法を実施する図１５と同様の図である。
【図１６】
分類器のメモリの図である。
【図１７】
第２の方法による推定を伴う自己適応ヒストグラム計算ユニットの本質的な要素を示す図である。
【図１８】
ビット制御された初等関数オートマトンを有する分類器のメモリの詳細図である。
【図１９】
基本的な推定計算オートマトンの図である。
【図２０】
推定プロセスの概略図である。
【図２１】
推定実施ソフトウェアのフローチャートである。
【図２２】
時間一致ユニットの図である。
【図２３】
時間一致ユニットとして用いられるフィールドプログラマブルゲートアレイ（ＦＰＧＡ）のフローチャートである。
【図２４】
図２３のシステムの一行に限定したレジスタベースの図である。
【図２５】
学習機能を有するヒストグラム計算ユニットの本質的な要素の図である。
【図２６】
特定軸の選択の概略図である。
【図２７】
特定軸の選択の概略図である。
【図２８】
統計的可視化装置の概略図である。
【図２９】
図２８の装置によって生成される可視化を用いて得られる結果の例である。
【図３０】
複数のヒストグラム計算ユニットの実施例の図である。
【図３１】
図３１は、計算ユニットが複数のパラメータを処理することを可能にするマルチプレクサを有する単一プログラマブルヒストグラム計算ユニットの使用の図である。
図３１ａは、電子時空間ニューロンとも称せられるヒストグラム計算ユニットの図である。
【図３２】
使用状況におけるプログラマブル入力制御を有することにより機能エンティティを構成する一組のヒストグラム計算ユニットの図である。
【図３３】
関連信号発生器を有する機能ユニットの合成図である。
【図３４】
２ソース取得の場合の、図３２に対応する図である。
【図３５】
両眼取得の場合の、図３３に対応する図である。
【図３６】
制御光学素子に適合する信号発生器の概略図である。
【図３７】
３ソース取得の場合を示す図である。
【図３８】
アプリケーション管理インターフェース（ＡＰＩ）の図である。
【図３９】
本発明による音響信号処理装置を示す図である。
【図４０】
本発明による装置の略図である。

Claims (26)

1. 空間に発生している、少なくとも１つのパラメータに関する事象の自動視覚認識装置であって、制御ユニット（５１３）と、データバス（５１０）と、時間一致（同期）バスと、前記パラメータを処理する少なくとも１つのヒストグラム計算ユニットとを備えることを特徴とする自動視覚認識装置。
2. 請求項１記載の自動視覚認識装置において、該装置は、複数のパラメータを処理するために、マトリクス構成の複数のヒストグラム計算ユニットを備えていることを特徴とする自動視覚認識装置。
3. 請求項１又は２記載の自動視覚認識装置において、前記ヒストグラム計算ユニットは、時間経過とともに進化しかつ一連の瞬時点（Ｔ）において表される多次元空間（ｉ，ｊ）を形成する複数の画素に関連付けられたデータａ_ｉ，ｊｔを処理するよう構成されており、該データは、前記空間の所与の瞬時点（Ｔ）と、所与の瞬時点（Ｔ）に受信される信号ａ_ｉ，ｊｔが関連付けられる画素の前記空間における位置（ｉ，ｊ）とを定義することを可能にする同期信号に関連付けられたｎビットの２進数ａ_ｉ，ｊｔの形式であるデジタル信号ＤＡＴＡ（Ａ）の形式で前記計算ユニットに供給され、前記ヒストグラム計算ユニットは、
   各々が前記信号ＤＡＴＡ（Ａ）のｎビットの数字の値と関連付けられるアドレスを備えたメモリであって、書き込みプロセスがＷＲＩＴＥ信号によって制御されるメモリを含む解析メモリ（１００）と、
   前記パラメータＤＡＴＡ（Ａ）の選択基準Ｃを受け取るよう構成されたメモリを含み、前記信号ＤＡＴＡ（Ａ）を入力に受け取って、前記信号ＤＡＴＡ（Ａ）を選択基準Ｃと比較した結果に値が依存する２進出力信号を出力する分類器（１０１）と、
   前記分類器からの出力信号と、前記ヒストグラム計算ユニットの外部からの、ＤＡＴＡ（Ａ）以外のパラメータに影響を与える個々の２進イネーブル信号とを受け取り、個々の時間一致信号がすべて正であるときに正のグローバルイネーブル信号を出力する時間一致ユニット（１０２）と、
   試験ユニット（１０３）と、
   解析出力ユニット（１０４）と、
   アドレスマルチプレクサ（１０５）と、
   増分イネーブルユニット（１０７）と
   を備え、
   前記メモリの各アドレス用のカウンタは、前記時間一致ユニットが正のグローバルイネーブル信号を出力すると１単位ずつインクリメントされる所与の瞬時点でのａ_ｉ，ｊｔの値（ｄ）に対応し、
   統計データを計算及び格納するよう構成された前記試験ユニット（１０３）は、瞬時点（Ｔ）における空間に対応する前記データａ_ｉ，ｊｔの受信後に、前記解析出力ユニット（１０４）を更新するためにメモリ（１００）の内容を処理し、
   前記メモリ（１００）は、瞬時点（Ｔ）における空間の各フレームが始まる前に初期化信号ＩＮＩＴによって消去され、
   前記分類器（１０１）の前記メモリは、前記選択基準（Ｃ）のリアルタイム更新を可能にし、データ入力ＤＡＴＡ ＩＮと、アドレスコマンドＡＤＤＲＥＳＳと、書き込みコマンドＷＲとを有し、前記解析メモリからの出力を入力において受け取り、書き込みコマンドにおいて信号ＥＮＤを受信するアドレス指定可能メモリであり、
   前記ヒストグラム処理ユニットはさらに、２つの入力及び１つの出力を有し、一方の入力において計数信号ＣＯＵＮＴＥＲを、他方の入力において一連のデータａ_ｉ，ｊｔを受信し、前記分類器の前記メモリの前記アドレスコマンドに一連のデータａ_ｉ，ｊｔを出力する入力マルチプレクサ（１０８）と、前記アドレスマルチプレクサ（１０５）を制御して、初期化信号ＩＮＩＴ及び終了信号ＥＮＤを入力において受信する演算子ＯＲとを含んでいる
   ことを特徴とする自動視覚認識装置。
4. 請求項３記載の自動視覚認識装置において、前記空間（ｉ，ｊ）は二次元であり、前記信号ＤＡＴＡ（Ａ）は一連の画像の画素と関連付けられることを特徴とする自動視覚認識装置。
5. 請求項３又は４記載の自動視覚認識装置において、前記ヒストグラム処理ユニットは、前記分類基準（Ｃ）の値を推定する手段を含むことを特徴とする自動視覚認識装置。
6. 請求項５記載の自動視覚認識装置において、前記分類基準（Ｃ）の値を推定する手段は、２つの連続するフレーム（Ｔ_０及びＴ）に関する統計パラメータの値を収納するためのメモリを含むことを特徴とする自動視覚認識装置。
7. 請求項６記載の自動視覚認識装置において、前記統計パラメータは、イネーブルされた前記データａ_ｉ，ｊｔの平均値であることを特徴とする自動視覚認識装置。
8. 請求項３〜７いずれかに記載の自動視覚認識装置において、前記ヒストグラム計算ユニットの前記解析出力レジスタ（１０４）は、最小値‘ＭＩＮ’、最大値‘ＭＡＸ’、前記信号Ｖ_ｉ，ｊｔが特定の値を持つ最大画素数‘ＲＭＡＸ’、対応する特定の値ＰＯＳＲＭＡＸ、及びイネーブルされた画素の総数‘ＮＢＰＴＳ’の少なくとも１つをメモリに格納することを特徴とする記載の自動視覚認識装置。
9. 請求項３〜８いずれかに記載の自動視覚認識装置において、前記分類器が用いる前記統計比較パラメータは、ＲＭＡＸ／２であることを特徴とする自動視覚認識装置。
10. 請求項３〜８いずれかに記載の自動視覚認識装置において、該装置は、複数の統計パラメータを入力において受信するように構成される被制御マルチプレクサを備え、前記分類器が行う比較は、該マルチプレクサから発生されるコマンドに依存することを特徴とする自動視覚認識装置。
11. 請求項３〜１０いすれかに記載の自動視覚認識装置において、少なくともあるヒストグラム計算ユニットは、外部コマンド信号を受信し、学習モードに従って動作を開始するように構成された学習マルチプレクサを含み、前記分類器及び前記時間一致ユニットのレジスタは、フレーム処理の開始時に消去され、前記分析出力レジスタは、該レジスタ各々のシーケンスに典型的な値を提供することを特徴とする自動視覚認識装置。
12. 請求項３〜１１いずれかに記載の自動視覚認識装置において、少なくともあるヒストグラム計算ユニットにおいて、前記分類器（１０１）の前記メモリは、１つの入力と、１つの出力と、１つの書き込みコマンドとをそれぞれ含む一組の独立レジスタ（Ｄ）を含み、該レジスタ（Ｄ）の数は、連続Ｖ_ｉ，ｊｔの数値のビット数ｎと等しく、関連入力値（アドレス）に対応する書き込みコマンド信号を出力するように構成されたデコーダと、該入力値により制御されるマルチプレクサとを含み、選択したレジスタを読み出すことが可能に構成されていることを特徴とする自動視覚認識装置。
13. 請求項３〜１２いずれかに記載の自動視覚認識装置において、少なくともあるヒストグラム計算ユニットは、各レジスタの入力に１つが関連付けられた複数のマルチプレクサと、前記レジスタ同士を接続する組合モジュールとを含み、前記マルチプレクサは、連続書き込みモードと、前記組合モジュールによって接続された全レジスタに共通の書き込みモードのどちらかを選択するように構成されていることを特徴とする自動視覚認識装置。
14. 請求項３〜１３いずれかに記載の自動視覚認識装置において、少なくともあるヒストグラム計算ユニットにおいて、前記組合モジュールは、３入力の論理演算装置‘ＯＲ’を含む形態学的な拡張演算子を備え、該３入力のうちの第１の入力は‘Ｑ’番目のレジスタの出力信号を受信し、第２の入力は、‘Ｑ＋１’番目のレジスタの出力信号及び正の膨張信号をそれぞれ受信する２入力論理演算装置‘ＡＮＤ’の出力に接続され、第３の入力は、‘Ｑ−１’番目のレジスタの出力信号及び負の膨張信号をそれぞれ受信する２入力論理演算装置‘ＡＮＤ’の出力に接続されていることを特徴とする自動視覚認識装置。
15. 請求項３〜１３いずれかに記載の自動視覚認識装置において、少なくともあるヒストグラム計算ユニットにおいて、前記組合モジュールは、３入力論理演算装置‘ＡＮＤ’を含む形態学的な収縮（縮小）演算子を備え、該３入力のうちの第１の入力は‘Ｑ’番目のレジスタの出力信号を受信し、第２の入力は、１つの４入力リバースが‘Ｑ’番目のレジスタの出力信号と、‘Ｑ−１’番目のレジスタの出力信号と、‘Ｑ＋１’番目のレジスタの出力信号と、正の収縮信号とをそれぞれ受信する論理演算装置‘ＡＮＤ’の出力に接続され、第３の入力は、１つの反転が、‘Ｑ’番目のレジスタの出力信号と、‘Ｑ−１’番目のレジスタの出力信号と、‘Ｑ＋１’番目のレジスタの出力信号と、負の収縮信号とをそれぞれ受信する４入力論理演算装置‘ＡＮＤ’の出力に接続されることを特徴とする自動視覚認識装置。
16. 請求項１４又は１５記載の自動視覚認識装置において、少なくともあるヒストグラム計算ユニットにおいて、各組合モジュールは、形態的な収縮演算子と形態的な収縮演算子を関連付けるマルチプレクサを備えることを特徴とする自動視覚認識装置。
17. 空間に発生している、少なくとも１つのパラメータに関する事象の自動認識方法であって、前記パラメータをデジタル化してヒストグラム計算ユニットに入力し、前記パラメータを表すヒストグラムを得て所望の結果を導くことができるようにするための方法。
18. 請求項１７記載の方法において、前記事象はいくつかのパラメータによって表され、前記結果は、いくつかのヒストグラム計算ユニットから導かれることを特徴とする方法。
19. 請求項１７又は１８記載のパラメータを解析する方法において、事象のパラメータは電子装置において分析され、該電子装置は、時間の経過とともに変化して一連の瞬時点（Ｔ）において表される多次元空間（ｉ，ｊ）を共に形成する複数の画素に関連付けられたデータａ_ｉ，ｊｔのヒストグラム計算を含み、該データは、所与の瞬時点（Ｔ）の前記空間と、所与の瞬時点（Ｔ）に受信された信号ａ_ｉ，ｊｔが関連付けられた画素の前記空間における位置（ｉ，ｊ）とを定義することを可能にする同期信号に関連付けられた一連のｎビットの２進数ａ_ｉ，ｊｔの形式であるデジタル信号ＤＡＴＡ（Ａ）の形式で、前記計算ユニットに供給され、
    各データａ_ｉ，ｊｔには、前記信号ＤＡＴＡ（Ａ）と選択基準Ｃを比較した結果に値が依存する分類２進信号が関連付けられ、
    時間一致基準Ｒと前記分類２進信号を比較した結果として得られる正のパラメータＤＡＴＡ（Ａ）、ＤＡＴＡ（Ｂ）、．．．、ＤＡＴＡ（Ｅ）に各々が対応する一組の時間一致信号からなるグローバルイネーブル信号が正である所与の瞬時点（Ｔ）について、データａ_ｉ，ｊｔの統計的分布が作成される
    ことを特徴とする方法。
20. 請求項１９記載のパラメータを解析する方法において、前記空間（ｉ，ｊ）は二次元であり、前記信号ＤＡＴＡ（Ａ）は一連の画像の複数の画素と関連付けられることを特徴とする方法。
21. 請求項１９又は２２０記載のパラメータを解析する方法において、前記分類基準（Ｃ）は、前記統計的分布に関連してリアルタイムに更新されることを特徴とする方法。
22. 請求項２１記載のパラメータを解析する方において、前記分類基準（Ｃ）の更新は、２つの連続するフレーム（Ｔ_０及びＴ_１）間でイネーブルされた前記パラメータａ_ｉ，ｊｔの平均の変化に依存することを特徴とする方法。
23. 請求項２０〜２２いずれかに記載のパラメータを解析する方法において、前記分類基準（Ｃ）の更新は推定されることを特徴とする方法。
24. 請求項２３記載のパラメータを解析する方法において、前記分類基準（Ｃ）の更新の推定は、拡張演算子及び収縮演算子をそれぞれ複数回、２つの連続するフレーム（Ｔ_０及びＴ_１）間でイネーブルされた前記パラメータａ_ｉ，ｊｔの平均の前記変化に依存する方向に連続して推定した結果であることを特徴とする方法。
25. 請求項１９〜２４いずれかに記載のパラメータを解析する方法において、前記時間一致基準（Ｒ）は複数であることを特徴とする方法。
26. 請求項１９〜２５いずれかに記載の方法において、前記時間一致基準（Ｒ）は、学習段階に対してさらに自動的に提案されることを特徴とする方法。

Images