JP2004518291A - デュアルダマシン金属配線用最適化ライナー - Google Patents
デュアルダマシン金属配線用最適化ライナー Download PDFInfo
- Publication number
- JP2004518291A JP2004518291A JP2002560176A JP2002560176A JP2004518291A JP 2004518291 A JP2004518291 A JP 2004518291A JP 2002560176 A JP2002560176 A JP 2002560176A JP 2002560176 A JP2002560176 A JP 2002560176A JP 2004518291 A JP2004518291 A JP 2004518291A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffusion barrier
- thickness
- metal
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims description 98
- 239000002184 metal Substances 0.000 title claims description 98
- 230000009977 dual effect Effects 0.000 title description 5
- 230000004888 barrier function Effects 0.000 claims description 114
- 238000009792 diffusion process Methods 0.000 claims description 93
- 238000000034 method Methods 0.000 claims description 71
- 150000004767 nitrides Chemical class 0.000 claims description 29
- 229910052715 tantalum Inorganic materials 0.000 claims description 29
- 238000005240 physical vapour deposition Methods 0.000 claims description 25
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 23
- 239000010949 copper Substances 0.000 claims description 20
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 18
- 229910052802 copper Inorganic materials 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 18
- 239000003870 refractory metal Substances 0.000 claims description 18
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims description 16
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical group [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 15
- 230000005641 tunneling Effects 0.000 claims description 12
- 230000006641 stabilisation Effects 0.000 claims description 8
- 238000011105 stabilization Methods 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- -1 tungsten nitride Chemical class 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 230000001737 promoting effect Effects 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims 6
- 239000010937 tungsten Substances 0.000 claims 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims 3
- 239000010936 titanium Substances 0.000 claims 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 3
- 239000010410 layer Substances 0.000 description 77
- 238000000576 coating method Methods 0.000 description 44
- 239000011248 coating agent Substances 0.000 description 36
- 239000000758 substrate Substances 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 7
- 229910052731 fluorine Inorganic materials 0.000 description 7
- 239000011737 fluorine Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 239000006227 byproduct Substances 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000002243 precursor Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000012713 reactive precursor Substances 0.000 description 3
- 229910004200 TaSiN Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910008807 WSiN Inorganic materials 0.000 description 2
- 239000004964 aerogel Substances 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 238000003878 thermal aging Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
要約書なし。
Description
【０００１】
（発明の分野）
本発明はデュアルダマシン金属チップレベル相互接続（ｄｕａｌ ｄａｍａｓｃｅｎｅ ｍｅｔａｌ ｃｈｉｐ−ｌｅｖｅｌ ｉｎｔｅｒｃｏｎｎｅｃｔｓ）のためのライナー皮膜（ｌｉｎｅｒ ｆｉｌｍｓ）の形成に関する。
【０００２】
（発明の背景）
通常のデュアルダマシン金属プロセスにおいては、窪んだ造作の中に耐熱性ライナー（ｒｅｆｒａｃｔｏｒｙ ｌｉｎｅｒ）のような薄いライナーがスパッタリングされ、それは次いで銅のような、デバイス作動中に電流を運ぶ、より厚く且つより伝導性の皮膜によって被覆される。
【０００３】
ＳｉＯ２誘電体を用いるＣｕ相互接続においては、接着、低い接触抵抗および後で堆積され上に横たわる相互接続皮膜または構造による周囲誘電体の汚染の低減を提供するために、たとえば、ＴａまたはＴｉのような第一の金属ライナー皮膜が適用されてもよい。その上には、ＴａＮ、ＴｉＮまたはＷＮｘのような第二の金属窒化物ライナー皮膜がバリヤー性能を改善するために適用されてもよい。銅シード（Ｃｕ ｓｅｅｄ）のようなその次の皮膜は相互接続構造形成たとえば電気めっき銅充填（ｅｌｅｃｔｒｏｐｌａｔｅｄ Ｃｕ ｆｉｌｌ）を容易にするために適用される。最後に、このウェハーは相互接続構造形成を完成させる別の装置へ搬送される。
【０００４】
フッ素化誘導体を用いるＣｕ相互接続の場合には、ＴａまたはＴｉのような純金属はフッ素と反応して誘電体とライナー皮膜の間の界面を弱める化合物を形成して皮膜離層に向かわせることがあるので、ＴａまたはＴｉの堆積工程を省いて金属窒化物を誘電体の上に直接堆積させる。このことは誘電体の中に存在するかもしれないその他の移動性反応性種（ｍｏｂｉｌｅ ｒｅａｃｔｉｖｅ ｓｐｅｃｉｅｓ）についても同様にそのとおりである。
【０００５】
ライナー皮膜は通常の物理蒸着（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）（ＰＶＤ）によって一般に堆積され、それはウェハーの上表面に比べて、コンタクト（ｃｏｎｔａｃｔ）、トレンチ（ｔｒｅｎｃｈ）およびビア（ｖｉａ）のような窪んだ表面造作には劣った被覆量比（ｃｏｖｅｒａｇｅ ｒａｔｉｏ）を生じる。これは高いアスペクト比の造作については特に本当である。イオン化ＰＶＤ（ｉｏｎｉｚｅｄ ＰＶＤ）および化学蒸着（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）（ＣＶＤ）が開発され、それらは通常のＰＶＤから得られるものとは異なる特性を有する皮膜を提供する。特に、イオン化ＰＶＤは一般に、造作底部の被覆量を大きく向上させ、かつ側壁被覆量を向上させる。一般に、周知のように、イオン化ＰＶＤはソース（ｓｏｕｒｃｅ）から粒子をスッパタリングし、そして高密度プラズマによって粒子を正イオンに変換し、そして電界またはバイアスを印加してイオンを電位差によって窪んだ造作へ向けさせることを包含する。イオン化ＰＶＤを行うのに当業者に利用可能な多数の装置が存在しており、その一例は本願明細書に組み込まれる「イオン化物理蒸着のための方法および装置（Ｍｅｔｈｏｄ ａｎｄ Ａｐｐａｒａｔｕｓ Ｆｏｒ Ｉｏｎｉｚｅｄ Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）」と題する同時係属中の出願第０９／４４２，６００号の中で論じられている。
【０００６】
皮膜を堆積させるのにＣＶＤも使用できる。かかる皮膜はＰＶＤ皮膜を実施するのとは異なるように造作を被覆する。ＣＶＤプロセスはフッ素や塩素のようなハロゲンを含有していてもよい反応性前駆体を使用する。前駆体は基板表面へ拡散し、そこでそれらは反応しそして後に金属含有皮膜を残す。反応はサーマルまたはプラズマ増進（ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ）メカニズムどちらかを通して起こることができる。一般に、周知であるように、サーマルＣＶＤは高温プロセスであり、そこでは、反応性前駆体は加熱された基板の上を通され、そしてそれらは反応器の高温環境で容易に分解しそして加熱された基板の上に共形の金属含有皮膜を形成する。プラズマ増進ＣＶＤはイオン化ＰＶＤによって提供されるものに似た被覆量を与えるが、造作開口近くの張出し（ｏｖｅｒｈａｎｇ）がより少ない。プラズマ増進ＣＶＤはプラズマを導入して反応性前駆体から反応性化学種を生成させ、それらが化合して基板の表面に所期皮膜を堆積する。プラズマ増進ＣＶＤによって与えられたエネルギー増強はアシストされないサーマルＣＶＤ法によって堆積されるものより有意に低い温度での層堆積を可能にする。サーマルおよび／またはプラズマ増進ＣＶＤを行うのに当業者に利用可能な多数の装置が存在しており、その一例は本願明細書に組み込まれる「ハロゲン化タンタル前駆体からの集積ＴａおよびＴａＮｘ皮膜のＣＶＤ（ＣＶＤ ｏｆ Ｉｎｔｅｇｒａｔｅｄ Ｔａ ａｎｄ ＴａＮｘ Ｆｉｌｍｓ ｆｒｏｍ Ｔａｎｔａｌｕｍ Ｈａｌｉｄｅ Ｐｒｅｃｕｒｓｏｒｓ）」と題する同時係属中の出願第０９／３００，６３２号の中で論じられている。
【０００７】
配線下の誘電体又は半導体基板の中への異物のマイグレーション（ｍｉｇｒａｔｉｏｎ）を防止するための拡散バリヤーとしては、代表的には、Ｔａ２Ｎ、ＴａＳｉＮ、ＴｉＮ、ＷＮｘおよびＷＳｉＮのような導電性耐熱性金属窒化物が使用できる。約４５０℃までの代表的なプロセス温度においては、かかる皮膜は穏やかに伝導性であり、熱劣化および化学反応に抗して安定であり、そして皮膜の厚さが造作に沿った全ての箇所において十分であれば望まない原子マイグレーションを有効に阻止する。しかしながら、拡散バリヤー皮膜の厚さは伝導性銅充填またはその他伝導性金属充填にもっと余裕をもたせるため及び化学的機械的研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）（ＣＭＰ）による上表面からの容易な除去にはどの部分でも、しかしデバイスにとって望ましい低い接触抵抗を達成するためには特に造作底部において、最小化されるべきである。実際、皮膜の抵抗率と厚さの積はたとえば、０．１μｍのＩＣ製品モード向けには接点当り約２〜４Ωのデバイス接触抵抗仕様を可能にするように設計されなければならない。従って、金属層、誘電体および相互接続金属からの拡散原子の通過を阻止するのに十分な拡散バリヤー材料を有することと、良好な電気接触および費用効果の製造を可能にするのに十分薄い層を有することとの間で、バランスをとらなければならない。
【０００８】
ＴａＳｉＮおよびＷＳｉＮのような無定形三元化合物、無定形ＴａＮを含めて、より高抵抗性の金属窒化物については、及びＳｉ３Ｎ４のような絶縁性拡散バリヤーについては、それらのどれもが格別頑強なバリヤー特性を提供するのであるが、高い接触抵抗の問題はより深刻である。
【０００９】
ウェハー上に様々な層を形成するための現在ある様々な方法の全てをもってしても、デュアルダマシン配線用ライナーを形成するための有効な方法を確立する必要性は存在している。
【００１０】
（発明の概要）
本発明は誘電体輪郭がコンタクト、トレンチおよびビアのような表面造作を有している、相互接続構造に使用するための誘電体と一体の拡散バリヤースタック（ｄｉｆｆｕｓｉｏｎ ｂａｒｒｉｅｒ ｓｔａｃｋ）を提供する；また、本発明は誘電体上に拡散バリヤースタックを形成する方法であって、金属と電気抵抗性拡散バリヤーたとえば金属窒化物または絶縁性窒化珪素との交互層を堆積させることを含む前記方法を提供する。各層はその構造の中で所期の機能を遂行するのに十分な厚さを有する。内部の金属層は接触促進層（ｃｏｎｔａｃｔ ｆａｃｉｌｉｔａｔｉｏｎ ｌａｙｅｒ）として機能するのに十分な厚さを有する。電気抵抗性拡散バリヤー層は個々の層を通っての電流の通過を可能にするのに十分な個々の層の厚さと、拡散原子の通過を阻止するのに十分な全部の拡散バリヤー層の全体厚さとを有する。スタックの終端層（ｔｅｒｍｉｎａｌ ｌａｙｅｒ）は相互接続金属安定化層として機能する。
【００１１】
（発明の詳細）
本発明は通常のライナー組込み構成（ｌｉｎｅｒ ｉｎｔｅｇｒａｔｉｏｎ ｓｃｈｅｍｅ）よりも利益を与える最適化されたライナーを作り出す様々な被覆技術を組合せている。この目的のためには、そして本発明によれば、デュアルダマシン金属チップレベル相互接続用の金属系ライナー皮膜は金属と電気抵抗性拡散バリヤーたとえば金属窒化物皮膜または絶縁体との一つまたはそれ以上のスタックから構成され、異なる皮膜はデバイスの中でのそれらの機能に適する異なる厚さを有している。形態学的に安定であり且つ造作開口を過度に張出させない相互接続金属シード層の形成を助長することによって広いめっきプロセス窓が提供される。良好な拡散バリヤー特性は頑強なバリヤー材料を利用することによって且つ十分なバリヤー被覆量が造作表面全体に沿って維持されることを確実にすることによって提供される。良好な接触抵抗は直接伝導またはトンネル作用（ｔｕｎｎｅｌｉｎｇ）による電流の通過を可能にするように十分に薄く且つ金属で隔てられた少なくとも一つの逐次層の中にバリヤー皮膜の厚さを分割することによって提供される。良好な接着は第一のライナー皮膜および従って堆積順序を選択して誘電体−ライナー界面での望ましくない副生物形成を生じさせないことによって提供される。ＣＭＰは向上した共形性（ｃｏｎｆｏｒｍａｌｉｔｙ）によって容易にされ、それは結果として、側壁上の所定量の被覆量について銅表面上のより小さなバリヤー厚さを生じさせる。本発明の態様においては、全部のライナーおよびシード皮膜が同じ真空プラットフォームを使用して堆積され、それによって、ウェハーが皮膜堆積の間に汚染物に曝されるのを防ぐ。別の態様においては、全てのライナー皮膜は逐次ＣＶＤ処理技術を使用して同じ蒸着チャンバー内で堆積される。
【００１２】
本発明の態様の第一実施例においては、ＴａＮ／Ｔａ／ＴａＮ／Ｔａ拡散バリヤースタックがフッ素化誘電体と一体化される。誘電体がフッ素化されているので、第一ライナー層は誘電体−ライナー界面での副生物形成を回避するために金属窒化物または絶縁性材料どちらかである。この第一実施例においては、拡散バリヤー材料はＴａＮであり、そして金属はＴａである。一例としてではあるが、良好な拡散バリヤー特性を達成するためには約５０オングストロームの全体バリヤー厚さが特に造作側壁上には要求されるということ、およびトンネル電流（ｔｕｎｎｅｌｉｎｇ ｃｕｒｒｅｎｔ）は約２５オングストロームより大きい厚さを有する個々のＴａＮ皮膜を通過できないということが想定される。異なる全体拡散バリヤー厚さが要求される場合には、ライナースタックの層はそれに応じて一定の率で設計される。更には、与えられたバリヤー層の厚さを通しての電流が不十分である場合には、個々のバリヤー層の厚さを減少させることができ、そしてバリヤー性能を取り戻すために終端金属層の下のスタックに追加のバリヤー／金属の組みが追加される。中間金属層は隣接の抵抗性皮膜を通してのトンネル作用を容易にしそれによって接触促進層として機能するように金属様電気状態を形成するためにコンタクト、トレンチおよびビアのような窪んだ表面造作の底部において十分に厚くあるべきである。拡散バリヤーまたは金属どちらであってもよい終端金属層は相互接続金属安定化層として機能するように造作の側壁および底部の上で十分に厚くあるべきである。それが十分に厚くない場合には、相互接続皮膜の形態が劣るであろう。一例としてではあるが、金属終端層は少なくとも２０オングストロームである。しかしながら、それは良好な形態が得られるならば単分子層または数層の単分子層のように薄くてもよい。本発明の一態様においては、終端層の側壁厚さは約２５〜５０オングストロームである。
【００１３】
本発明のこの第一実施例において組込み目標を成就するためには、ウェハー造作の皮膜は下記のライナースタック配列と指摘箇所におけるおおよその膜厚を有すべきである：
【００１４】
【００１５】
それらがたいてい必要とされ、それでいて電気めっき充填とＣＭＰ又はその他の相互接続形成技術をなお容易にさせる、表１に記載されているとおりのこれら被覆量を達成するためには、サーマルおよびプラズマプロセス技術の組合せを使用することが有効である。Ｔａのプラズマ増進ＣＶＤについては、約８％の側壁被覆量が得られるが、ＴａＮのサーマルＣＶＤは約９０％の側壁被覆量を示す。しかしながら、Ｔａのプラズマ増進ＣＶＤは４０％の底部被覆量を与え、そしてＴａＮのサーマルＣＶＤは約９０％の底部被覆量を与える。この論議のためには、段階被覆量（ｓｔｅｐ ｃｏｖｅｒａｇｅ）は造作に隣接する上表面の上の被膜厚さに対する造作の側壁における（側壁に沿って最も薄い箇所における）又は造作の底部における被膜厚さの比（１００回）として定義される。従って、Ｔａ層を堆積させるためのプラズマ増進ＣＶＤとＴａＮ層を堆積させるためのサーマルＣＶＤを使用しての上記皮膜順序については、ウェハーは次のような堆積皮膜の被覆量と厚さを有するであろう：
【００１６】
【００１７】
側壁段階被覆量は約２１％であるが、底部段階被覆量は約４８％である。金属中間層である皮膜２の厚さは接触抵抗要件から決定される。トンネル作用で入ってくるそして抜け出る金属電子状態が存在するように皮膜２は２つのＴａＮ層の間に底部コンタクトにおける伝導性層を確立するのに十分厚い必要がある。この目的のためには、約５〜２０オングストロームは造作の底部における十分な金属の厚さであるはずである。約５のアスペクト比を有するコンタクトホールの中ではタンタルのプラズマ増進ＣＶＤについての底部被覆量は約４０％であるので、造作底部における１５オングストロームＴａは基板の上表面においては対応して３８オングストロームを、そして造作の側壁上では３オングストロームを与える。従って、上表面皮膜厚さは約２５オングストロームＴａＮ／３８オングストロームＴａ／２５オングストロームＴａＮ／２５０オングストロームＴａであり、そしてこのスタックの共形性はおおよその側壁皮膜厚さの和（２５＋３＋２５＋２０）を上表面のおおよその皮膜厚さの和（２８＋３８＋２８＋２５０）で割ることによって算出したときに約２１％である。これは通常のイオン化ＰＶＤ処理よりも約２倍良い。
【００１８】
本発明の態様の第二実施例においては、フッ素を放出しない誘電体、たとえば、有機珪酸塩ガラス（ｏｒｇａｎｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）（ＯＳＧ）またはＳＩＬＫ（登録商標）（ダウケミカル社（Ｄｏｗ Ｃｈｅｍｉｃａｌ Ｃｏｒｐ）が使用される。やはり、ＴａＮが拡散バリヤー材料として使用され、そしてＴａが金属として使用される。皮膜スタックは誘電体基板の上表面の上では約３８オングストロームＴａ／２８オングストロームＴａＮ／２５０オングストロームＴａからなる。タンタルがプラズマ増進ＣＶＤによって堆積され、そして窒化タンタルがサーマルＣＶＤによって堆積される場合には、側壁皮膜は約３オングストロームＴａ／２５オングストロームＴａＮ／２０オングストロームＴａの対応厚さを有する。接触促進層として機能する第一Ｔａ層は約１５オングストロームの造作底部厚さを有する。スタックの側壁段階被覆量および共形性は約１５％であり、そして底部段階被覆量は約４４％である。この例はさらに表３に呈示されている。
【００１９】
【００２０】
先の実施例に比べると、非フッ素化誘電体基板のせいで、金属窒化物拡散バリヤーの第一皮膜は省かれて、タンタル層が直接に誘電体上に堆積された。結果は拡散原子をブロックするのに約２５オングストロームの金属窒化物拡散バリヤー材料と、トンネル条件を可能にするのに十分に薄い拡散バリヤー層である。しかしながら、非フッ素化基板が使用される場合には、金属または拡散バリヤーどちらが第一ライナー層として堆積されてもよいということが理解されるはずである。更には、フッ素化基板が使用されても、誘電体がフッ素を耐熱性金属と非反応性にさせる或るやり方で処理された場合には、耐熱性金属が第一ライナー層として堆積されてもよいということが理解されるはずである。これら原理はフッ素以外の反応性種を有する誘電体にも等しく適用される。
【００２１】
本発明の態様の更に別の実施例においては、追加のバリヤー／金属の組みが先の態様に追加される。皮膜スタックは非フッ素化誘電体基板の上表面の上では約３８オングストロームＴａ／２８オングストロームＴａＮ／３８オングストロームＴａ／２８オングストロームＴａＮ／２５０オングストロームＴａからなる。造作側壁は約３オングストロームＴａ／２５オングストロームＴａＮ／３オングストロームＴａ／２５オングストロームＴａＮ／２０オングストロームＴａの対応厚さを有し、そして皮膜スタックの共形性および側壁段階被覆量は約２１％である。底部段階被覆量は約４８％である。この実施例はさらに表４に呈示されている。追加のバリヤー／金属の組みは個々のバリヤー層をトンネル電流が通るのを可能にする厚さに維持しながら、全体の拡散バリヤー材料およびスタックの共形性および段階被覆量を増加させる。
【００２２】
【００２３】
本発明の態様の更に別の実施例においては、金属窒化物または絶縁性拡散バリヤーを堆積させるのにサーマルＣＶＤが使用されるが、金属層を堆積させるのにイオン化ＰＶＤが使用される。皮膜スタックはフッ素化または非フッ素化誘電体基板の上表面の上では約２８オングストロームＴａＮ／２００オングストロームＴａからなる。造作側壁は約２５オングストロームＴａＮ／２０オングストロームＴａの対応厚さを有し、そして皮膜スタックの共形性および側壁段階被覆量は約２０％である。底部段階被覆量は約６４％である。この実施例はさらに表５に呈示されている。
【００２４】
【００２５】
ここに論じられているイオン化ＰＶＤ、プラズマ増進ＣＶＤおよびサーマルＣＶＤについては、堆積パラメーター、気体およびソース前駆体、上記層を堆積させるのに使用できるターゲット材料および構成に関して多数の文献が入手可能である。本発明を実施するのに適切な堆積パラメーターおよび材料を使用することは相互接続加工の分野においては十分に通常の技術の範囲内である。
【００２６】
上記の論議においては、イオン化ＰＶＤ、サーマルＣＶＤおよびプラズマ増進ＣＶＤは金属と電気抵抗性拡散バリヤーの交互層を堆積させるために論じられている。一般に、金属層を堆積させるためには、プラズマ増進ＣＶＤまたはイオン化ＰＶＤは拡散バリヤースタックを最適化させる厚さを得るのに最も適している。プラズマ増進ＣＶＤおよびイオン化ＰＶＤプロセスは劣った共形性を生じる。一般に、それらは約１０％以下の側壁段階被覆量を達成する。接触促進層として機能する金属層たとえばタンタル中間層については、造作底部における厚さだけが要求される。上記の通り、トンネル作用で入ってくるそして抜け出る金属電子状態が存在するように金属中間層は２つの拡散バリヤー層の間に底部コンタクトにおける伝導性層を確立するのに十分厚い必要がある。厚さは単分子層のように薄くてもよいが、それはより有望なのは少なくとも２層の単分子層である。最も有望なのは、造作の底部における厚さが約５〜２０オングストロームであるべきである。金属中間層の厚さは造作の側壁においてはより臨界的でない。実際、より多くの銅を造作の中に堆積できるように側壁の厚さを最小にすることが望ましい。これは金属中間層を堆積させるのに低い段階被覆量の方法を使用することによって遂行することができ、そこでは側壁厚がより薄くできる。プラズマ増進ＣＶＤおよびイオン化ＰＶＤはその側壁厚さの最小化を達成できる低い段階被覆量の方法である。終端金属層については、表面造作の底部および側壁における厚さが十分に厚くない場合には、銅の形態が悪くなるであろう。従って、金属中間層とは反対に終端金属層についてはより厚い側壁被覆量を提供することが望ましいであろう。プラズマ増進ＣＶＤまたはイオン化ＰＶＤに使用されるパラメーターは終端層については別の層よりも厚い又は薄い側壁被覆量を提供するように調節されてもよい。たとえば、ライナー層の全部を適用するのに単一のＣＶＤチャンバーが使用される場合には、プラズマ密度は金属を側壁により多く又はより少なく堆積させるように変動されてもよい、又はウェハーバイアスは側壁被覆量を増加させるために多少の指向性（ｄｉｒｅｃｔｉｏｎａｌｉｔｙ）を付与するように変動されてもよい。
【００２７】
電気抵抗性拡散バリヤー層を堆積させることに関しては、イオン化ＰＶＤ、サーマルＣＶＤまたはプラズマ増進ＣＶＤのいずれが使用されてもよい。しかしながら、これらバリヤー層については、高い共形性はウェハー輪郭を横断しての一様な拡散バリヤー特性と、小さな上表面厚さを確保するのには更に望ましいであろう。サーマルＣＶＤは１００％までの共形性が可能である。イオン化ＰＶＤおよびプラズマ増進ＣＶＤは造作側壁よりも造作底部により多くの粒子を指向させ、そして代表的には、造作に隣接する上部表面にははるかに大きな厚さが達成される。これら方法のどれが使用されてもよいが、サーマルＣＶＤは全体の構造を拡散に基づく劣化に抗してより頑強にさせる高度に共形性の拡散バリヤー層をもたらす。
【００２８】
その上に拡散バリヤースタックを堆積されるところの誘電体については、例示的には、集積回路加工の分野で親しまれている誘電体は酸化物、たとえば、酸化珪素、フッ素化された酸化珪素、多孔性酸化珪素、および炭素ドープ酸化珪素；有機珪酸塩ガラス（ＯＳＧ）；スピンオンガラス（ｓｐｉｎ−ｏｎ ｇｌａｓｓ）、たとえば、ＳＩＬＫ（登録商標）またはＦＬＡＲＥ（登録商標）（アライドシグナル社（ＡｌｌｉｅｄＳｉｇｎａｌ Ｉｎｃ．）；ポリマー、たとえば、キセロゲル（ｘｅｒｏｇｅｌ）、エーロゲル（ａｅｒｏｇｅｌ）、メチルシルセスキオキサン（ｍｅｔｈｙｌ ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）（ＭＳＱ）、および水素シルセスキオキサン（ＨＳＱ）；およびフッ素化された無定形炭素（ＣＦｘ）を包含する。知られているように、エーロゲルおよびキセロゲルは低い誘電率を有する多孔性ポリマーのクラスであり、そしてＣＦｘは約４原子％のフッ素を含有する無定形炭素である。誘電体は代表的には基板上に成長または堆積され、それは珪素、砒化ガリウム、またはテトラエチルオルトシリケート（ＴＥＯＳ）を含めて、集積回路の加工に使用されるどの代表的な基板であってもよい。
【００２９】
本発明の実施においては、金属と金属窒化物の交互層の数、および各層の厚さは全体構造に最終的に要望される諸性質によって決定される。誘電体上の第一層が何であるかがまず決定される。フッ素またはその他の移動性反応性種が純金属との反応に利用可能である場合には、たとえば、基板がフッ素化されている場合には、界面での副生物の形成を回避するために、基板上に堆積される第一層は拡散バリヤー層、たとえば、絶縁性窒化珪素または耐熱性金属窒化物、であるべきである。誘電体が金属によって副生物を形成できるフッ素を含有していない場合には、たとえば、誘電体がフッ素化されてない場合には、またはフッ素化誘電体がそれを非反応性にする或る方法によって処理されている場合には、第一ライナー層は金属または拡散バリヤーどちらであってもよい。第一層が決まったら、個々のバリヤー層の全部の和であろう全体のバリヤー厚さは全体構造に望まれる拡散バリヤー特性に従って決定される。得られる接触抵抗が望まれたものより大きい場合には、十分な量の電流が流れることを可能にする単一バリヤー層について最大厚さがどれほどであるかを決定する。次いで、全体のバリヤー厚さはその最大厚さに等しい又はそれ未満の厚さの個々の層に分割されて、多数の層が存在してもよいが、各層について本質的に等しい厚さを与える。選ばれたバリヤー厚さについてトンネル作用が有効な伝導メカニズムであるならば、これらバリヤー層に金属層を介在させてバリヤー層への及びからのトンネル作用を可能にさせる。ライナースタックの終端層は金属または金属窒化物どちらであってもよいが、一般的には、金属は金属窒化物より平滑な銅オーバーレイヤーを可能にすることが判明した。いずれにせよ、終端層厚さは終端層が相互接続金属安定化層として機能するのに十分な造作側壁における必要厚さを同定することによって決定される。ライナースタックの堆積順序および各層の厚さを同定したら、ライナースタックまたは拡散バリヤースタックは相互接続構造における最適ライナーとして誘電体と一体化して形成される。全体構造は良好な電気的性質を有し、そして拡散に基づく劣化に抗して頑強である。
【００３０】
上記議論はタンタルと窒化タンタルに関連した実施例を包含しているが、本発明は拡散バリヤー厚さが構造の接触抵抗を支配するいずれの構造にも適用可能である。構造に要求される全体の拡散バリヤー厚さを選び取りそしてバリヤーを介在金属によって隔てられたより薄い個々の層に分割することによって、そして適切な堆積技術を利用することによって、優れた全体構造を得ることができる。従って、本発明はＴｉ／ＴｉＮまたはＷ／ＷＮのようなその他の耐熱性金属／耐熱性金属窒化物ライナーに、そしてＳｉ３Ｎ５のような非伝導性バリヤー層に、応用可能である。Ｔａ／ＴａＮシステムに関して詳細な議論が与えられたので、他の似たようなシステムに本発明を応用することは当業者には可能である。さらに、銅配線は主に現行のデバイスに使用されるが、本発明は現在知られている又は今後開発される相互接続デバイスのいずれにも応用される。
【００３１】
本発明はその態様の記述によって例証されているが、そして態様はかなり詳細に記載されているが、それらは本願の特許請求の範囲をそのような細部にまで限定すること又はいかなる仕方でも制限することを意図していない。追加の利点および変更は当業者には容易に明らかになろう。従って、その広い局面における本発明は明示され記載された、特異な細部、代表的な装置および方法および例証の実施例にまでは制限されることはない。従って、本出願人の包括的な発明の概念の範囲または思想を逸脱することなく、かかる詳細からの別の展開が可能であろう。
（発明の分野）
本発明はデュアルダマシン金属チップレベル相互接続（ｄｕａｌ ｄａｍａｓｃｅｎｅ ｍｅｔａｌ ｃｈｉｐ−ｌｅｖｅｌ ｉｎｔｅｒｃｏｎｎｅｃｔｓ）のためのライナー皮膜（ｌｉｎｅｒ ｆｉｌｍｓ）の形成に関する。
【０００２】
（発明の背景）
通常のデュアルダマシン金属プロセスにおいては、窪んだ造作の中に耐熱性ライナー（ｒｅｆｒａｃｔｏｒｙ ｌｉｎｅｒ）のような薄いライナーがスパッタリングされ、それは次いで銅のような、デバイス作動中に電流を運ぶ、より厚く且つより伝導性の皮膜によって被覆される。
【０００３】
ＳｉＯ２誘電体を用いるＣｕ相互接続においては、接着、低い接触抵抗および後で堆積され上に横たわる相互接続皮膜または構造による周囲誘電体の汚染の低減を提供するために、たとえば、ＴａまたはＴｉのような第一の金属ライナー皮膜が適用されてもよい。その上には、ＴａＮ、ＴｉＮまたはＷＮｘのような第二の金属窒化物ライナー皮膜がバリヤー性能を改善するために適用されてもよい。銅シード（Ｃｕ ｓｅｅｄ）のようなその次の皮膜は相互接続構造形成たとえば電気めっき銅充填（ｅｌｅｃｔｒｏｐｌａｔｅｄ Ｃｕ ｆｉｌｌ）を容易にするために適用される。最後に、このウェハーは相互接続構造形成を完成させる別の装置へ搬送される。
【０００４】
フッ素化誘導体を用いるＣｕ相互接続の場合には、ＴａまたはＴｉのような純金属はフッ素と反応して誘電体とライナー皮膜の間の界面を弱める化合物を形成して皮膜離層に向かわせることがあるので、ＴａまたはＴｉの堆積工程を省いて金属窒化物を誘電体の上に直接堆積させる。このことは誘電体の中に存在するかもしれないその他の移動性反応性種（ｍｏｂｉｌｅ ｒｅａｃｔｉｖｅ ｓｐｅｃｉｅｓ）についても同様にそのとおりである。
【０００５】
ライナー皮膜は通常の物理蒸着（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）（ＰＶＤ）によって一般に堆積され、それはウェハーの上表面に比べて、コンタクト（ｃｏｎｔａｃｔ）、トレンチ（ｔｒｅｎｃｈ）およびビア（ｖｉａ）のような窪んだ表面造作には劣った被覆量比（ｃｏｖｅｒａｇｅ ｒａｔｉｏ）を生じる。これは高いアスペクト比の造作については特に本当である。イオン化ＰＶＤ（ｉｏｎｉｚｅｄ ＰＶＤ）および化学蒸着（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）（ＣＶＤ）が開発され、それらは通常のＰＶＤから得られるものとは異なる特性を有する皮膜を提供する。特に、イオン化ＰＶＤは一般に、造作底部の被覆量を大きく向上させ、かつ側壁被覆量を向上させる。一般に、周知のように、イオン化ＰＶＤはソース（ｓｏｕｒｃｅ）から粒子をスッパタリングし、そして高密度プラズマによって粒子を正イオンに変換し、そして電界またはバイアスを印加してイオンを電位差によって窪んだ造作へ向けさせることを包含する。イオン化ＰＶＤを行うのに当業者に利用可能な多数の装置が存在しており、その一例は本願明細書に組み込まれる「イオン化物理蒸着のための方法および装置（Ｍｅｔｈｏｄ ａｎｄ Ａｐｐａｒａｔｕｓ Ｆｏｒ Ｉｏｎｉｚｅｄ Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）」と題する同時係属中の出願第０９／４４２，６００号の中で論じられている。
【０００６】
皮膜を堆積させるのにＣＶＤも使用できる。かかる皮膜はＰＶＤ皮膜を実施するのとは異なるように造作を被覆する。ＣＶＤプロセスはフッ素や塩素のようなハロゲンを含有していてもよい反応性前駆体を使用する。前駆体は基板表面へ拡散し、そこでそれらは反応しそして後に金属含有皮膜を残す。反応はサーマルまたはプラズマ増進（ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ）メカニズムどちらかを通して起こることができる。一般に、周知であるように、サーマルＣＶＤは高温プロセスであり、そこでは、反応性前駆体は加熱された基板の上を通され、そしてそれらは反応器の高温環境で容易に分解しそして加熱された基板の上に共形の金属含有皮膜を形成する。プラズマ増進ＣＶＤはイオン化ＰＶＤによって提供されるものに似た被覆量を与えるが、造作開口近くの張出し（ｏｖｅｒｈａｎｇ）がより少ない。プラズマ増進ＣＶＤはプラズマを導入して反応性前駆体から反応性化学種を生成させ、それらが化合して基板の表面に所期皮膜を堆積する。プラズマ増進ＣＶＤによって与えられたエネルギー増強はアシストされないサーマルＣＶＤ法によって堆積されるものより有意に低い温度での層堆積を可能にする。サーマルおよび／またはプラズマ増進ＣＶＤを行うのに当業者に利用可能な多数の装置が存在しており、その一例は本願明細書に組み込まれる「ハロゲン化タンタル前駆体からの集積ＴａおよびＴａＮｘ皮膜のＣＶＤ（ＣＶＤ ｏｆ Ｉｎｔｅｇｒａｔｅｄ Ｔａ ａｎｄ ＴａＮｘ Ｆｉｌｍｓ ｆｒｏｍ Ｔａｎｔａｌｕｍ Ｈａｌｉｄｅ Ｐｒｅｃｕｒｓｏｒｓ）」と題する同時係属中の出願第０９／３００，６３２号の中で論じられている。
【０００７】
配線下の誘電体又は半導体基板の中への異物のマイグレーション（ｍｉｇｒａｔｉｏｎ）を防止するための拡散バリヤーとしては、代表的には、Ｔａ２Ｎ、ＴａＳｉＮ、ＴｉＮ、ＷＮｘおよびＷＳｉＮのような導電性耐熱性金属窒化物が使用できる。約４５０℃までの代表的なプロセス温度においては、かかる皮膜は穏やかに伝導性であり、熱劣化および化学反応に抗して安定であり、そして皮膜の厚さが造作に沿った全ての箇所において十分であれば望まない原子マイグレーションを有効に阻止する。しかしながら、拡散バリヤー皮膜の厚さは伝導性銅充填またはその他伝導性金属充填にもっと余裕をもたせるため及び化学的機械的研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）（ＣＭＰ）による上表面からの容易な除去にはどの部分でも、しかしデバイスにとって望ましい低い接触抵抗を達成するためには特に造作底部において、最小化されるべきである。実際、皮膜の抵抗率と厚さの積はたとえば、０．１μｍのＩＣ製品モード向けには接点当り約２〜４Ωのデバイス接触抵抗仕様を可能にするように設計されなければならない。従って、金属層、誘電体および相互接続金属からの拡散原子の通過を阻止するのに十分な拡散バリヤー材料を有することと、良好な電気接触および費用効果の製造を可能にするのに十分薄い層を有することとの間で、バランスをとらなければならない。
【０００８】
ＴａＳｉＮおよびＷＳｉＮのような無定形三元化合物、無定形ＴａＮを含めて、より高抵抗性の金属窒化物については、及びＳｉ３Ｎ４のような絶縁性拡散バリヤーについては、それらのどれもが格別頑強なバリヤー特性を提供するのであるが、高い接触抵抗の問題はより深刻である。
【０００９】
ウェハー上に様々な層を形成するための現在ある様々な方法の全てをもってしても、デュアルダマシン配線用ライナーを形成するための有効な方法を確立する必要性は存在している。
【００１０】
（発明の概要）
本発明は誘電体輪郭がコンタクト、トレンチおよびビアのような表面造作を有している、相互接続構造に使用するための誘電体と一体の拡散バリヤースタック（ｄｉｆｆｕｓｉｏｎ ｂａｒｒｉｅｒ ｓｔａｃｋ）を提供する；また、本発明は誘電体上に拡散バリヤースタックを形成する方法であって、金属と電気抵抗性拡散バリヤーたとえば金属窒化物または絶縁性窒化珪素との交互層を堆積させることを含む前記方法を提供する。各層はその構造の中で所期の機能を遂行するのに十分な厚さを有する。内部の金属層は接触促進層（ｃｏｎｔａｃｔ ｆａｃｉｌｉｔａｔｉｏｎ ｌａｙｅｒ）として機能するのに十分な厚さを有する。電気抵抗性拡散バリヤー層は個々の層を通っての電流の通過を可能にするのに十分な個々の層の厚さと、拡散原子の通過を阻止するのに十分な全部の拡散バリヤー層の全体厚さとを有する。スタックの終端層（ｔｅｒｍｉｎａｌ ｌａｙｅｒ）は相互接続金属安定化層として機能する。
【００１１】
（発明の詳細）
本発明は通常のライナー組込み構成（ｌｉｎｅｒ ｉｎｔｅｇｒａｔｉｏｎ ｓｃｈｅｍｅ）よりも利益を与える最適化されたライナーを作り出す様々な被覆技術を組合せている。この目的のためには、そして本発明によれば、デュアルダマシン金属チップレベル相互接続用の金属系ライナー皮膜は金属と電気抵抗性拡散バリヤーたとえば金属窒化物皮膜または絶縁体との一つまたはそれ以上のスタックから構成され、異なる皮膜はデバイスの中でのそれらの機能に適する異なる厚さを有している。形態学的に安定であり且つ造作開口を過度に張出させない相互接続金属シード層の形成を助長することによって広いめっきプロセス窓が提供される。良好な拡散バリヤー特性は頑強なバリヤー材料を利用することによって且つ十分なバリヤー被覆量が造作表面全体に沿って維持されることを確実にすることによって提供される。良好な接触抵抗は直接伝導またはトンネル作用（ｔｕｎｎｅｌｉｎｇ）による電流の通過を可能にするように十分に薄く且つ金属で隔てられた少なくとも一つの逐次層の中にバリヤー皮膜の厚さを分割することによって提供される。良好な接着は第一のライナー皮膜および従って堆積順序を選択して誘電体−ライナー界面での望ましくない副生物形成を生じさせないことによって提供される。ＣＭＰは向上した共形性（ｃｏｎｆｏｒｍａｌｉｔｙ）によって容易にされ、それは結果として、側壁上の所定量の被覆量について銅表面上のより小さなバリヤー厚さを生じさせる。本発明の態様においては、全部のライナーおよびシード皮膜が同じ真空プラットフォームを使用して堆積され、それによって、ウェハーが皮膜堆積の間に汚染物に曝されるのを防ぐ。別の態様においては、全てのライナー皮膜は逐次ＣＶＤ処理技術を使用して同じ蒸着チャンバー内で堆積される。
【００１２】
本発明の態様の第一実施例においては、ＴａＮ／Ｔａ／ＴａＮ／Ｔａ拡散バリヤースタックがフッ素化誘電体と一体化される。誘電体がフッ素化されているので、第一ライナー層は誘電体−ライナー界面での副生物形成を回避するために金属窒化物または絶縁性材料どちらかである。この第一実施例においては、拡散バリヤー材料はＴａＮであり、そして金属はＴａである。一例としてではあるが、良好な拡散バリヤー特性を達成するためには約５０オングストロームの全体バリヤー厚さが特に造作側壁上には要求されるということ、およびトンネル電流（ｔｕｎｎｅｌｉｎｇ ｃｕｒｒｅｎｔ）は約２５オングストロームより大きい厚さを有する個々のＴａＮ皮膜を通過できないということが想定される。異なる全体拡散バリヤー厚さが要求される場合には、ライナースタックの層はそれに応じて一定の率で設計される。更には、与えられたバリヤー層の厚さを通しての電流が不十分である場合には、個々のバリヤー層の厚さを減少させることができ、そしてバリヤー性能を取り戻すために終端金属層の下のスタックに追加のバリヤー／金属の組みが追加される。中間金属層は隣接の抵抗性皮膜を通してのトンネル作用を容易にしそれによって接触促進層として機能するように金属様電気状態を形成するためにコンタクト、トレンチおよびビアのような窪んだ表面造作の底部において十分に厚くあるべきである。拡散バリヤーまたは金属どちらであってもよい終端金属層は相互接続金属安定化層として機能するように造作の側壁および底部の上で十分に厚くあるべきである。それが十分に厚くない場合には、相互接続皮膜の形態が劣るであろう。一例としてではあるが、金属終端層は少なくとも２０オングストロームである。しかしながら、それは良好な形態が得られるならば単分子層または数層の単分子層のように薄くてもよい。本発明の一態様においては、終端層の側壁厚さは約２５〜５０オングストロームである。
【００１３】
本発明のこの第一実施例において組込み目標を成就するためには、ウェハー造作の皮膜は下記のライナースタック配列と指摘箇所におけるおおよその膜厚を有すべきである：
【００１４】
それらがたいてい必要とされ、それでいて電気めっき充填とＣＭＰ又はその他の相互接続形成技術をなお容易にさせる、表１に記載されているとおりのこれら被覆量を達成するためには、サーマルおよびプラズマプロセス技術の組合せを使用することが有効である。Ｔａのプラズマ増進ＣＶＤについては、約８％の側壁被覆量が得られるが、ＴａＮのサーマルＣＶＤは約９０％の側壁被覆量を示す。しかしながら、Ｔａのプラズマ増進ＣＶＤは４０％の底部被覆量を与え、そしてＴａＮのサーマルＣＶＤは約９０％の底部被覆量を与える。この論議のためには、段階被覆量（ｓｔｅｐ ｃｏｖｅｒａｇｅ）は造作に隣接する上表面の上の被膜厚さに対する造作の側壁における（側壁に沿って最も薄い箇所における）又は造作の底部における被膜厚さの比（１００回）として定義される。従って、Ｔａ層を堆積させるためのプラズマ増進ＣＶＤとＴａＮ層を堆積させるためのサーマルＣＶＤを使用しての上記皮膜順序については、ウェハーは次のような堆積皮膜の被覆量と厚さを有するであろう：
【００１６】
側壁段階被覆量は約２１％であるが、底部段階被覆量は約４８％である。金属中間層である皮膜２の厚さは接触抵抗要件から決定される。トンネル作用で入ってくるそして抜け出る金属電子状態が存在するように皮膜２は２つのＴａＮ層の間に底部コンタクトにおける伝導性層を確立するのに十分厚い必要がある。この目的のためには、約５〜２０オングストロームは造作の底部における十分な金属の厚さであるはずである。約５のアスペクト比を有するコンタクトホールの中ではタンタルのプラズマ増進ＣＶＤについての底部被覆量は約４０％であるので、造作底部における１５オングストロームＴａは基板の上表面においては対応して３８オングストロームを、そして造作の側壁上では３オングストロームを与える。従って、上表面皮膜厚さは約２５オングストロームＴａＮ／３８オングストロームＴａ／２５オングストロームＴａＮ／２５０オングストロームＴａであり、そしてこのスタックの共形性はおおよその側壁皮膜厚さの和（２５＋３＋２５＋２０）を上表面のおおよその皮膜厚さの和（２８＋３８＋２８＋２５０）で割ることによって算出したときに約２１％である。これは通常のイオン化ＰＶＤ処理よりも約２倍良い。
【００１８】
本発明の態様の第二実施例においては、フッ素を放出しない誘電体、たとえば、有機珪酸塩ガラス（ｏｒｇａｎｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）（ＯＳＧ）またはＳＩＬＫ（登録商標）（ダウケミカル社（Ｄｏｗ Ｃｈｅｍｉｃａｌ Ｃｏｒｐ）が使用される。やはり、ＴａＮが拡散バリヤー材料として使用され、そしてＴａが金属として使用される。皮膜スタックは誘電体基板の上表面の上では約３８オングストロームＴａ／２８オングストロームＴａＮ／２５０オングストロームＴａからなる。タンタルがプラズマ増進ＣＶＤによって堆積され、そして窒化タンタルがサーマルＣＶＤによって堆積される場合には、側壁皮膜は約３オングストロームＴａ／２５オングストロームＴａＮ／２０オングストロームＴａの対応厚さを有する。接触促進層として機能する第一Ｔａ層は約１５オングストロームの造作底部厚さを有する。スタックの側壁段階被覆量および共形性は約１５％であり、そして底部段階被覆量は約４４％である。この例はさらに表３に呈示されている。
【００１９】
先の実施例に比べると、非フッ素化誘電体基板のせいで、金属窒化物拡散バリヤーの第一皮膜は省かれて、タンタル層が直接に誘電体上に堆積された。結果は拡散原子をブロックするのに約２５オングストロームの金属窒化物拡散バリヤー材料と、トンネル条件を可能にするのに十分に薄い拡散バリヤー層である。しかしながら、非フッ素化基板が使用される場合には、金属または拡散バリヤーどちらが第一ライナー層として堆積されてもよいということが理解されるはずである。更には、フッ素化基板が使用されても、誘電体がフッ素を耐熱性金属と非反応性にさせる或るやり方で処理された場合には、耐熱性金属が第一ライナー層として堆積されてもよいということが理解されるはずである。これら原理はフッ素以外の反応性種を有する誘電体にも等しく適用される。
【００２１】
本発明の態様の更に別の実施例においては、追加のバリヤー／金属の組みが先の態様に追加される。皮膜スタックは非フッ素化誘電体基板の上表面の上では約３８オングストロームＴａ／２８オングストロームＴａＮ／３８オングストロームＴａ／２８オングストロームＴａＮ／２５０オングストロームＴａからなる。造作側壁は約３オングストロームＴａ／２５オングストロームＴａＮ／３オングストロームＴａ／２５オングストロームＴａＮ／２０オングストロームＴａの対応厚さを有し、そして皮膜スタックの共形性および側壁段階被覆量は約２１％である。底部段階被覆量は約４８％である。この実施例はさらに表４に呈示されている。追加のバリヤー／金属の組みは個々のバリヤー層をトンネル電流が通るのを可能にする厚さに維持しながら、全体の拡散バリヤー材料およびスタックの共形性および段階被覆量を増加させる。
【００２２】
本発明の態様の更に別の実施例においては、金属窒化物または絶縁性拡散バリヤーを堆積させるのにサーマルＣＶＤが使用されるが、金属層を堆積させるのにイオン化ＰＶＤが使用される。皮膜スタックはフッ素化または非フッ素化誘電体基板の上表面の上では約２８オングストロームＴａＮ／２００オングストロームＴａからなる。造作側壁は約２５オングストロームＴａＮ／２０オングストロームＴａの対応厚さを有し、そして皮膜スタックの共形性および側壁段階被覆量は約２０％である。底部段階被覆量は約６４％である。この実施例はさらに表５に呈示されている。
【００２４】
ここに論じられているイオン化ＰＶＤ、プラズマ増進ＣＶＤおよびサーマルＣＶＤについては、堆積パラメーター、気体およびソース前駆体、上記層を堆積させるのに使用できるターゲット材料および構成に関して多数の文献が入手可能である。本発明を実施するのに適切な堆積パラメーターおよび材料を使用することは相互接続加工の分野においては十分に通常の技術の範囲内である。
【００２６】
上記の論議においては、イオン化ＰＶＤ、サーマルＣＶＤおよびプラズマ増進ＣＶＤは金属と電気抵抗性拡散バリヤーの交互層を堆積させるために論じられている。一般に、金属層を堆積させるためには、プラズマ増進ＣＶＤまたはイオン化ＰＶＤは拡散バリヤースタックを最適化させる厚さを得るのに最も適している。プラズマ増進ＣＶＤおよびイオン化ＰＶＤプロセスは劣った共形性を生じる。一般に、それらは約１０％以下の側壁段階被覆量を達成する。接触促進層として機能する金属層たとえばタンタル中間層については、造作底部における厚さだけが要求される。上記の通り、トンネル作用で入ってくるそして抜け出る金属電子状態が存在するように金属中間層は２つの拡散バリヤー層の間に底部コンタクトにおける伝導性層を確立するのに十分厚い必要がある。厚さは単分子層のように薄くてもよいが、それはより有望なのは少なくとも２層の単分子層である。最も有望なのは、造作の底部における厚さが約５〜２０オングストロームであるべきである。金属中間層の厚さは造作の側壁においてはより臨界的でない。実際、より多くの銅を造作の中に堆積できるように側壁の厚さを最小にすることが望ましい。これは金属中間層を堆積させるのに低い段階被覆量の方法を使用することによって遂行することができ、そこでは側壁厚がより薄くできる。プラズマ増進ＣＶＤおよびイオン化ＰＶＤはその側壁厚さの最小化を達成できる低い段階被覆量の方法である。終端金属層については、表面造作の底部および側壁における厚さが十分に厚くない場合には、銅の形態が悪くなるであろう。従って、金属中間層とは反対に終端金属層についてはより厚い側壁被覆量を提供することが望ましいであろう。プラズマ増進ＣＶＤまたはイオン化ＰＶＤに使用されるパラメーターは終端層については別の層よりも厚い又は薄い側壁被覆量を提供するように調節されてもよい。たとえば、ライナー層の全部を適用するのに単一のＣＶＤチャンバーが使用される場合には、プラズマ密度は金属を側壁により多く又はより少なく堆積させるように変動されてもよい、又はウェハーバイアスは側壁被覆量を増加させるために多少の指向性（ｄｉｒｅｃｔｉｏｎａｌｉｔｙ）を付与するように変動されてもよい。
【００２７】
電気抵抗性拡散バリヤー層を堆積させることに関しては、イオン化ＰＶＤ、サーマルＣＶＤまたはプラズマ増進ＣＶＤのいずれが使用されてもよい。しかしながら、これらバリヤー層については、高い共形性はウェハー輪郭を横断しての一様な拡散バリヤー特性と、小さな上表面厚さを確保するのには更に望ましいであろう。サーマルＣＶＤは１００％までの共形性が可能である。イオン化ＰＶＤおよびプラズマ増進ＣＶＤは造作側壁よりも造作底部により多くの粒子を指向させ、そして代表的には、造作に隣接する上部表面にははるかに大きな厚さが達成される。これら方法のどれが使用されてもよいが、サーマルＣＶＤは全体の構造を拡散に基づく劣化に抗してより頑強にさせる高度に共形性の拡散バリヤー層をもたらす。
【００２８】
その上に拡散バリヤースタックを堆積されるところの誘電体については、例示的には、集積回路加工の分野で親しまれている誘電体は酸化物、たとえば、酸化珪素、フッ素化された酸化珪素、多孔性酸化珪素、および炭素ドープ酸化珪素；有機珪酸塩ガラス（ＯＳＧ）；スピンオンガラス（ｓｐｉｎ−ｏｎ ｇｌａｓｓ）、たとえば、ＳＩＬＫ（登録商標）またはＦＬＡＲＥ（登録商標）（アライドシグナル社（ＡｌｌｉｅｄＳｉｇｎａｌ Ｉｎｃ．）；ポリマー、たとえば、キセロゲル（ｘｅｒｏｇｅｌ）、エーロゲル（ａｅｒｏｇｅｌ）、メチルシルセスキオキサン（ｍｅｔｈｙｌ ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）（ＭＳＱ）、および水素シルセスキオキサン（ＨＳＱ）；およびフッ素化された無定形炭素（ＣＦｘ）を包含する。知られているように、エーロゲルおよびキセロゲルは低い誘電率を有する多孔性ポリマーのクラスであり、そしてＣＦｘは約４原子％のフッ素を含有する無定形炭素である。誘電体は代表的には基板上に成長または堆積され、それは珪素、砒化ガリウム、またはテトラエチルオルトシリケート（ＴＥＯＳ）を含めて、集積回路の加工に使用されるどの代表的な基板であってもよい。
【００２９】
本発明の実施においては、金属と金属窒化物の交互層の数、および各層の厚さは全体構造に最終的に要望される諸性質によって決定される。誘電体上の第一層が何であるかがまず決定される。フッ素またはその他の移動性反応性種が純金属との反応に利用可能である場合には、たとえば、基板がフッ素化されている場合には、界面での副生物の形成を回避するために、基板上に堆積される第一層は拡散バリヤー層、たとえば、絶縁性窒化珪素または耐熱性金属窒化物、であるべきである。誘電体が金属によって副生物を形成できるフッ素を含有していない場合には、たとえば、誘電体がフッ素化されてない場合には、またはフッ素化誘電体がそれを非反応性にする或る方法によって処理されている場合には、第一ライナー層は金属または拡散バリヤーどちらであってもよい。第一層が決まったら、個々のバリヤー層の全部の和であろう全体のバリヤー厚さは全体構造に望まれる拡散バリヤー特性に従って決定される。得られる接触抵抗が望まれたものより大きい場合には、十分な量の電流が流れることを可能にする単一バリヤー層について最大厚さがどれほどであるかを決定する。次いで、全体のバリヤー厚さはその最大厚さに等しい又はそれ未満の厚さの個々の層に分割されて、多数の層が存在してもよいが、各層について本質的に等しい厚さを与える。選ばれたバリヤー厚さについてトンネル作用が有効な伝導メカニズムであるならば、これらバリヤー層に金属層を介在させてバリヤー層への及びからのトンネル作用を可能にさせる。ライナースタックの終端層は金属または金属窒化物どちらであってもよいが、一般的には、金属は金属窒化物より平滑な銅オーバーレイヤーを可能にすることが判明した。いずれにせよ、終端層厚さは終端層が相互接続金属安定化層として機能するのに十分な造作側壁における必要厚さを同定することによって決定される。ライナースタックの堆積順序および各層の厚さを同定したら、ライナースタックまたは拡散バリヤースタックは相互接続構造における最適ライナーとして誘電体と一体化して形成される。全体構造は良好な電気的性質を有し、そして拡散に基づく劣化に抗して頑強である。
【００３０】
上記議論はタンタルと窒化タンタルに関連した実施例を包含しているが、本発明は拡散バリヤー厚さが構造の接触抵抗を支配するいずれの構造にも適用可能である。構造に要求される全体の拡散バリヤー厚さを選び取りそしてバリヤーを介在金属によって隔てられたより薄い個々の層に分割することによって、そして適切な堆積技術を利用することによって、優れた全体構造を得ることができる。従って、本発明はＴｉ／ＴｉＮまたはＷ／ＷＮのようなその他の耐熱性金属／耐熱性金属窒化物ライナーに、そしてＳｉ３Ｎ５のような非伝導性バリヤー層に、応用可能である。Ｔａ／ＴａＮシステムに関して詳細な議論が与えられたので、他の似たようなシステムに本発明を応用することは当業者には可能である。さらに、銅配線は主に現行のデバイスに使用されるが、本発明は現在知られている又は今後開発される相互接続デバイスのいずれにも応用される。
【００３１】
本発明はその態様の記述によって例証されているが、そして態様はかなり詳細に記載されているが、それらは本願の特許請求の範囲をそのような細部にまで限定すること又はいかなる仕方でも制限することを意図していない。追加の利点および変更は当業者には容易に明らかになろう。従って、その広い局面における本発明は明示され記載された、特異な細部、代表的な装置および方法および例証の実施例にまでは制限されることはない。従って、本出願人の包括的な発明の概念の範囲または思想を逸脱することなく、かかる詳細からの別の展開が可能であろう。
Claims (64)
- 相互接続構造に使用するための誘電体と一体の拡散バリヤースタックを形成する方法であって、
上部表面と少なくとも側壁および底部を含む少なくとも一つの窪んだ表面造作とを包含する輪郭を有する誘電体を提供し；そして
この誘電体輪郭の上に金属と電気抵抗性拡散バリヤーの交互層の少なくとも一つの組みを堆積させる
ことを含み、
金属終端層以外の交互金属層は個々には隣接拡散バリヤー層に対する接触促進層として機能するのに十分な造作底部における厚さを有し、かつ
交互拡散バリヤー層は個々にはその層を通る電流の通過を実質的に制限する厚さよりも小さい厚さを有し、かつ交互拡散バリヤー層の合計では隣接金属層、誘電体輪郭または後で適用される相互接続層からの拡散原子の通過を阻止するのに十分な全体厚さを有する、
前記方法。 - 電流のかかる通過はトンネル作用によって助けられる、請求項１の方法。
- ライナースタックの中の終端層は相互接続安定化層として機能するのに十分な造作側壁における厚さを有する、請求項１の方法。
- 金属層はプラズマ増進化学蒸着によって堆積される、請求項１の方法。
- 金属層はイオン化物理蒸着によって堆積される、請求項１の方法。
- 拡散バリヤー層はサーマル化学蒸着によって堆積される、請求項１の方法。
- 拡散バリヤーは金属窒化物である、請求項１の方法。
- 拡散バリヤーは耐熱性金属窒化物である、請求項１の方法。
- 耐熱性金属窒化物は窒化タンタル、窒化タングステンまたは窒化チタンである、請求項８の方法。
- 耐熱性金属窒化物は窒化タンタルである、請求項８の方法。
- 拡散バリヤーは絶縁性材料である、請求項１の方法。
- 絶縁性材料は窒化珪素である、請求項１１の方法。
- 金属はタンタル、タングステンおよびチタンからなる群から選ばれた耐熱性金属である、請求項１の方法。
- 金属はタンタルである、請求項１の方法。
- 金属終端層以外の交互金属層は個々には約５〜２０オングストロームの造作底部における厚さを有する、請求項１４の方法。
- 誘電体はフッ素化されており、そして誘電体の上の第一層は金属窒化物拡散バリヤーである、請求項１の方法。
- ライナースタックの中の終端層は金属終端層である、請求項１の方法。
- 終端層は少なくとも２０オングストロームの造作側壁における厚さを有するタンタルである、請求項１７の方法。
- 拡散バリヤーはＴａＮであり、そして造作側壁における交互拡散バリヤー層の合計の厚さは約５オングストローム〜約５０オングストロームである、請求項１の方法。
- 拡散バリヤーはＴａＮであり、そして造作側壁における各交互拡散バリヤー層の厚さは約２５オングストローム以下である、請求項１の方法。
- 銅相互接続に使用するための誘電体と一体の拡散バリヤースタックを形成する方法であって、
上部表面と少なくとも側壁および底部を含む少なくとも一つの窪んだ表面造作とを包含する輪郭を有する誘電体を提供し；そして
この誘電体輪郭の上に金属と電気抵抗性拡散バリヤーの交互層の少なくとも一つの組みを堆積させる
ことを含み、
誘電体が移動性反応性種を含有する場合には誘電体の上の第一層は拡散バリヤーであり、かつ
ライナースタックの中の終端層は銅安定化層として機能するのに十分な造作側壁における厚さを有する耐熱性金属であり、かつ
金属終端層以外の交互金属層は個々には隣接拡散バリヤー層に対する接触促進層として機能するのに十分な造作底部における厚さを有し、かつ
交互拡散バリヤー層は個々にはその層を通る電流の通過を実質的に制限する厚さよりも小さい厚さを有し、かつ交互拡散バリヤー層の合計では隣接金属層、誘電体輪郭または後で適用される銅層からの拡散原子の通過を阻止するのに十分な全体厚さを有する、
前記方法。 - 電流のかかる通過はトンネル作用によって助けられる、請求項２１の方法。
- 金属層はプラズマ増進化学蒸着によって堆積される、請求項２１の方法。
- 金属層はイオン化物理蒸着によって堆積される、請求項２１の方法。
- 拡散バリヤー層はサーマル化学蒸着によって堆積される、請求項２１の方法。
- 拡散バリヤーは金属窒化物である、請求項２１の方法。
- 拡散バリヤーは耐熱性金属窒化物である、請求項２１の方法。
- 耐熱性金属窒化物は窒化タンタル、窒化タングステンまたは窒化チタンである、請求項２７の方法。
- 耐熱性金属窒化物は窒化タンタルである、請求項２７の方法。
- 拡散バリヤーは絶縁性材料である、請求項２１の方法。
- 絶縁性材料は窒化珪素である、請求項３０の方法。
- 金属はタンタル、タングステンおよびチタンからなる群から選ばれた耐熱性金属である、請求項２１の方法。
- 金属はタンタルである、請求項２１の方法。
- 金属終端層以外の交互金属層は個々には約５〜２０オングストロームの造作底部における厚さを有する、請求項３３の方法。
- 終端層は少なくとも２０オングストロームの造作側壁における厚さを有するタンタルである、請求項２１の方法。
- 拡散バリヤーはＴａＮであり、そして造作側壁における交互拡散バリヤー層の合計の厚さは約５オングストローム〜約５０オングストロームである、請求項２１の方法。
- 拡散バリヤーはＴａＮであり、そして造作側壁における各交互拡散バリヤー層の厚さは約２５オングストローム以下である、請求項２１の方法。
- 銅相互接続に使用するための誘電体と一体の拡散バリヤースタックを形成する方法であって、
上部表面と少なくとも側壁および底部を含む少なくとも一つの窪んだ表面造作とを包含する輪郭を有する誘電体を提供し；
この誘電体輪郭の上にタンタルと窒化タンタル抵抗性拡散バリヤーの交互層の組みを堆積させる
ことを含み、
誘電体が移動性反応性種を含有する場合には誘電体の上の第一層は窒化タンタルであり、かつ
ライナースタックの中の終端層は銅安定化層として機能するのに十分な造作側壁における厚さを有するタンタルであり、かつ
終端層以外の交互タンタル層は個々には隣接拡散バリヤー層に対する接触促進層として機能するのに十分な造作底部における厚さを有し、かつ
交互窒化タンタル拡散バリヤー層は個々にはその層を通る電流の通過を実質的に制限する厚さよりも小さい厚さを有し、かつ交互拡散バリヤー層の合計では隣接タンタル層、誘電体輪郭または後で適用される銅層からの拡散原子の通過を阻止するのに十分な全体厚さを有する、
前記方法。 - 電流のかかる通過はトンネル作用によって助けられる、請求項３８の方法。
- タンタル層はプラズマ増進化学蒸着によって堆積される、請求項３８の方法。
- タンタル層はイオン化物理蒸着によって堆積される、請求項３８の方法。
- 窒化タンタル層はサーマル化学蒸着によって堆積される、請求項３８の方法。
- 終端層以外の交互タンタル層は個々には約５〜２０オングストロームの造作底部における厚さを有する、請求項３８の方法。
- 終端層は少なくとも２０オングストロームの造作側壁における厚さを有する、請求項３８の方法。
- 造作側壁における交互拡散バリヤー層の合計の厚さは約５オングストローム〜約５０オングストロームであり、そして造作側壁における各交互拡散バリヤー層の厚さは約２５オングストローム以下である、請求項３８の方法。
- 相互接続構造に使用するための誘電体と一体の拡散バリヤースタックであって、
上部表面と少なくとも側壁および底部を含む少なくとも一つの窪んだ表面造作とを包含する輪郭を有する誘電体；および
この誘電体輪郭の上の金属と電気抵抗性拡散バリヤーの交互層の少なくとも一つの組み
を含み、
ライナースタックの中の終端層は相互接続安定化層として機能するのに十分な造作側壁における厚さを有し、かつ
金属終端層以外の交互金属層は個々には隣接拡散バリヤー層に対する接触促進層として機能するのに十分な造作底部における厚さを有し、かつ
交互拡散バリヤー層は個々にはその層を通る電流の通過を実質的に制限する厚さよりも小さい厚さを有し、かつ交互拡散バリヤー層の合計では隣接金属層、誘電体輪郭または後で適用される相互接続層からの拡散原子の通過を阻止するのに十分な全体厚さを有する、
前記スタック。 - 拡散バリヤーは金属窒化物である、請求項４６のスタック。
- 拡散バリヤーは耐熱性金属窒化物である、請求項４６のスタック。
- 耐熱性金属窒化物は窒化タンタル、窒化タングステンまたは窒化チタンである、請求項４８のスタック。
- 耐熱性金属窒化物は窒化タンタルである、請求項４８のスタック。
- 拡散バリヤーは絶縁性材料である、請求項４６のスタック。
- 絶縁性材料は窒化珪素である、請求項５１のスタック。
- 金属はタンタル、タングステンおよびチタンからなる群から選ばれる、請求項４６のスタック。
- 金属はタンタルである、請求項４６のスタック。
- 耐熱性金属終端層以外の交互金属層は個々には約５〜２０オングストロームの造作底部における厚さを有する、請求項５４のスタック。
- 誘電体はフッ素化されており、そして誘電体上の第一層は金属窒化物拡散バリヤーである、請求項４６のスタック。
- ライナースタックの中の終端層は金属終端層である、請求項４６のスタック。
- 終端層は少なくとも２０オングストロームの造作側壁における厚さを有するタンタルである、請求項４６のスタック。
- 拡散バリヤーはＴａＮであり、そして造作側壁における交互拡散バリヤー層の合計の厚さは約５オングストローム〜約５０オングストロームである、請求項４６のスタック。
- 拡散バリヤーはＴａＮであり、そして造作側壁における各交互拡散バリヤー層の厚さは約２５オングストローム以下である、請求項４６のスタック。
- 銅相互接続に使用するための誘電体と一体の拡散バリヤースタックであって、
上部表面と少なくとも側壁および底部を含む少なくとも一つの窪んだ表面造作とを包含する輪郭を有する誘電体；および
この誘電体輪郭の上の、タンタルと窒化タンタル抵抗性拡散バリヤーの交互層の組み
を含み、
誘電体が移動性反応性種を含有する場合には誘電体の上の第一層は窒化タンタルであり、かつ
ライナースタックの中の終端層は銅安定化層として機能するのに十分な造作側壁における厚さを有するタンタルであり、かつ
終端層以外の交互タンタル層は個々には隣接拡散バリヤー層に対する接触促進層として機能するのに十分な造作底部における厚さを有し、かつ
交互窒化タンタル拡散バリヤー層は個々にはその層を通る電流の通過を実質的に制限する厚さよりも小さい厚さを有し、かつ交互拡散バリヤー層の合計では隣接タンタル層、誘電体輪郭または後で適用される銅層からの拡散原子の通過を阻止するのに十分な全体厚さを有する、
前記スタック。 - 終端層以外の交互タンタル層は個々には約５〜２０オングストロームの造作底部における厚さを有する、請求項６１のスタック。
- 終端層は少なくとも２０オングストロームの造作側壁における厚さを有する、請求項６１のスタック。
- 造作側壁における交互拡散バリヤー層の合計の厚さは約５オングストローム〜約５０オングストロームであり、そして造作側壁における各交互拡散バリヤー層の厚さは約２５オングストローム以下である、請求項６１のスタック。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/723,874 US6508919B1 (en) | 2000-11-28 | 2000-11-28 | Optimized liners for dual damascene metal wiring |
| PCT/US2001/045215 WO2002059944A2 (en) | 2000-11-28 | 2001-10-31 | Optimized liners for dual damascene metal wiring |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004518291A true JP2004518291A (ja) | 2004-06-17 |
| JP2004518291A5 JP2004518291A5 (ja) | 2005-04-28 |
Family
ID=24908056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002560176A Pending JP2004518291A (ja) | 2000-11-28 | 2001-10-31 | デュアルダマシン金属配線用最適化ライナー |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6508919B1 (ja) |
| EP (1) | EP1340252A2 (ja) |
| JP (1) | JP2004518291A (ja) |
| KR (1) | KR100542787B1 (ja) |
| CN (1) | CN100472750C (ja) |
| AU (1) | AU2002249781A1 (ja) |
| TW (1) | TW531831B (ja) |
| WO (1) | WO2002059944A2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006324676A (ja) * | 2005-05-19 | 2006-11-30 | Infineon Technologies Ag | 積層構造を備えた集積回路構造およびその製造方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6764940B1 (en) | 2001-03-13 | 2004-07-20 | Novellus Systems, Inc. | Method for depositing a diffusion barrier for copper interconnect applications |
| DE10261466B4 (de) * | 2002-12-31 | 2007-01-04 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer leitenden Barrierenschicht mit verbesserten Haft- und Widerstandseigenschaften |
| US7842605B1 (en) | 2003-04-11 | 2010-11-30 | Novellus Systems, Inc. | Atomic layer profiling of diffusion barrier and metal seed layers |
| US8298933B2 (en) | 2003-04-11 | 2012-10-30 | Novellus Systems, Inc. | Conformal films on semiconductor substrates |
| CN101796636B (zh) * | 2005-06-14 | 2013-02-27 | 丘费尔资产股份有限公司 | 芯片连接方法 |
| US7510634B1 (en) | 2006-11-10 | 2009-03-31 | Novellus Systems, Inc. | Apparatus and methods for deposition and/or etch selectivity |
| US20080242088A1 (en) * | 2007-03-29 | 2008-10-02 | Tokyo Electron Limited | Method of forming low resistivity copper film structures |
| US7704879B2 (en) * | 2007-09-27 | 2010-04-27 | Tokyo Electron Limited | Method of forming low-resistivity recessed features in copper metallization |
| US7884012B2 (en) * | 2007-09-28 | 2011-02-08 | Tokyo Electron Limited | Void-free copper filling of recessed features for semiconductor devices |
| US8247030B2 (en) * | 2008-03-07 | 2012-08-21 | Tokyo Electron Limited | Void-free copper filling of recessed features using a smooth non-agglomerated copper seed layer |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5739579A (en) * | 1992-06-29 | 1998-04-14 | Intel Corporation | Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections |
| US5719447A (en) * | 1993-06-03 | 1998-02-17 | Intel Corporation | Metal alloy interconnections for integrated circuits |
| US5610106A (en) * | 1995-03-10 | 1997-03-11 | Sony Corporation | Plasma enhanced chemical vapor deposition of titanium nitride using ammonia |
| US5665978A (en) * | 1995-05-25 | 1997-09-09 | Matsushita Electric Industrial Co., Ltd. | Nonlinear element and bistable memory device |
| US5702976A (en) * | 1995-10-24 | 1997-12-30 | Micron Technology, Inc. | Shallow trench isolation using low dielectric constant insulator |
| JP2937127B2 (ja) * | 1996-07-30 | 1999-08-23 | 日本電気株式会社 | 半導体装置 |
| JP3925566B2 (ja) * | 1996-11-15 | 2007-06-06 | キヤノンアネルバ株式会社 | 薄膜形成装置 |
| US6139697A (en) * | 1997-01-31 | 2000-10-31 | Applied Materials, Inc. | Low temperature integrated via and trench fill process and apparatus |
| KR100261017B1 (ko) * | 1997-08-19 | 2000-08-01 | 윤종용 | 반도체 장치의 금속 배선층을 형성하는 방법 |
| US6887353B1 (en) * | 1997-12-19 | 2005-05-03 | Applied Materials, Inc. | Tailored barrier layer which provides improved copper interconnect electromigration resistance |
| US6189209B1 (en) * | 1998-10-27 | 2001-02-20 | Texas Instruments Incorporated | Method for reducing via resistance in small high aspect ratio holes filled using aluminum extrusion |
| JP3974284B2 (ja) * | 1999-03-18 | 2007-09-12 | 株式会社東芝 | 半導体装置の製造方法 |
| US6355558B1 (en) * | 1999-06-10 | 2002-03-12 | Texas Instruments Incorporated | Metallization structure, and associated method, to improve crystallographic texture and cavity fill for CVD aluminum/PVD aluminum alloy films |
| US6342448B1 (en) * | 2000-05-31 | 2002-01-29 | Taiwan Semiconductor Manufacturing Company | Method of fabricating barrier adhesion to low-k dielectric layers in a copper damascene process |
-
2000
- 2000-11-28 US US09/723,874 patent/US6508919B1/en not_active Expired - Fee Related
-
2001
- 2001-10-31 JP JP2002560176A patent/JP2004518291A/ja active Pending
- 2001-10-31 WO PCT/US2001/045215 patent/WO2002059944A2/en active IP Right Grant
- 2001-10-31 EP EP01998019A patent/EP1340252A2/en not_active Withdrawn
- 2001-10-31 AU AU2002249781A patent/AU2002249781A1/en not_active Abandoned
- 2001-10-31 CN CNB018195393A patent/CN100472750C/zh not_active Expired - Fee Related
- 2001-10-31 KR KR1020037007002A patent/KR100542787B1/ko not_active IP Right Cessation
- 2001-11-07 TW TW090127712A patent/TW531831B/zh not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006324676A (ja) * | 2005-05-19 | 2006-11-30 | Infineon Technologies Ag | 積層構造を備えた集積回路構造およびその製造方法 |
| JP4658857B2 (ja) * | 2005-05-19 | 2011-03-23 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 積層構造を備えた集積回路構造およびその製造方法 |
| US7960832B2 (en) | 2005-05-19 | 2011-06-14 | Infineon Technologies Ag | Integrated circuit arrangement with layer stack |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100542787B1 (ko) | 2006-01-11 |
| US6508919B1 (en) | 2003-01-21 |
| KR20030059270A (ko) | 2003-07-07 |
| TW531831B (en) | 2003-05-11 |
| CN1608319A (zh) | 2005-04-20 |
| CN100472750C (zh) | 2009-03-25 |
| AU2002249781A1 (en) | 2002-08-06 |
| WO2002059944A8 (en) | 2003-06-12 |
| WO2002059944A2 (en) | 2002-08-01 |
| EP1340252A2 (en) | 2003-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7425506B1 (en) | Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films | |
| US8026605B2 (en) | Interconnect structure and method of manufacturing a damascene structure | |
| US6797608B1 (en) | Method of forming multilayer diffusion barrier for copper interconnections | |
| US7524755B2 (en) | Entire encapsulation of Cu interconnects using self-aligned CuSiN film | |
| JP4615707B2 (ja) | デュアルダマシン金属化方法 | |
| KR100505513B1 (ko) | 반도체 디바이스를 형성하기 위한 공정 | |
| KR100623556B1 (ko) | 상호 접속 구조 및 그 제조 방법 | |
| US7030023B2 (en) | Method for simultaneous degas and baking in copper damascene process | |
| US5960320A (en) | Metal wiring layer forming method for semiconductor device | |
| US10224275B2 (en) | Copper interconnect structures | |
| US6713407B1 (en) | Method of forming a metal nitride layer over exposed copper | |
| US6508919B1 (en) | Optimized liners for dual damascene metal wiring | |
| US7223692B2 (en) | Multi-level semiconductor device with capping layer for improved adhesion | |
| US20050277292A1 (en) | Method for fabricating low resistivity barrier for copper interconnect | |
| KR20040111010A (ko) | 반도체 장치 및 그 제조 방법 | |
| US6943096B1 (en) | Semiconductor component and method of manufacture | |
| US20050037613A1 (en) | Diffusion barrier for copper lines in integrated circuits | |
| US6632737B1 (en) | Method for enhancing the adhesion of a barrier layer to a dielectric | |
| US7407882B1 (en) | Semiconductor component having a contact structure and method of manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071010 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071017 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071109 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071204 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090123 |