JP2004514292A - 電子回路パターンの線幅を監視する方法 - Google Patents

電子回路パターンの線幅を監視する方法 Download PDF

Info

Publication number
JP2004514292A
JP2004514292A JP2002543692A JP2002543692A JP2004514292A JP 2004514292 A JP2004514292 A JP 2004514292A JP 2002543692 A JP2002543692 A JP 2002543692A JP 2002543692 A JP2002543692 A JP 2002543692A JP 2004514292 A JP2004514292 A JP 2004514292A
Authority
JP
Japan
Prior art keywords
focus
line width
pattern
array
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002543692A
Other languages
English (en)
Inventor
デイビッド、エイチ.ジガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2004514292A publication Critical patent/JP2004514292A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70625Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70641Focus

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

投影された回路パターンのベストフォーカスのときにおける線幅を測定するために、セットパターンが基板上に形成され、次に、そのセットパターンの近隣にテストパターンの配列が形成される。そのフォーカスは、その配列に沿って、そのセットパターンのフォーカスに対応するアレイに沿った中間位置におけるテストパターンのフォーカスで、所定のステップだけ変化する。テストパターンを走査し、各テストパターンにおける線幅を測定することによって、そのフォーカスにおける最大または最小線幅のいずれかを示す線幅に関するフォーカスの曲線表示をもたらすデータが露光データに依って獲得することができる。この情報は、プロジェクタのフォーカスが線幅とは関係なくフォーカスを得ることができるように、および/または、機器のフォーカスと無関係に線幅の安定性を決定するために用いられる。

Description

【0001】
本発明は基板上に電子回路を製造することに関し、特に、そのような回路の導線の製造に関する。
【0002】
(本発明の背景)
電子回路の製造において、パターン形状の線幅は、その回路の仕様で決定される微小寸法(critical dimension)、またはそれに非常に近い値に維持されることが望ましい。線幅は、投影パターンのフォーカス、露光された基板の加工および他の可能な変形の関数である。
【0003】
(本発明の概要)
本発明では、テストパターンは、基板上のいくつかの位置において名目的な(nominal)露光条件およびフォーカス条件で露光される。各位置において複数の個別のパターンがあり、そのそれぞれはわずかに異なるフォーカスで露光される。テストパターンを走査する時には、一連の値が、個別のパターンのそれぞれにおける線幅について得られる。これらの結果は、多項式をもたらすために、例えば、2次方程式または望まれているとおりの何らかの他の方程式へ回帰させることができるデータへ帰する(resolved)。仮に線幅対フォーカスが凸型曲線を示す場合でも、相対露光線量にも依存し得る凹型曲線が可能である。微小寸法は、各位置に対して計算され、適切にフォーカスが合わせられる。この情報は、次に、微小寸法を与える理想的なフォーカスが提供され得るように、ステッパを制御するために用いられ得る。さらに、線幅のベストフォーカスにより、ユーザは、フォーカス変動からプロセス変動による線幅変動を根本的に分離することが可能となる。
【0004】
概要として、本発明は、基板上に第1のパターンを通常のフォーカスで形成するステップと、第1のパターンの近隣にテストアレイを形成するステップであって、そのアレイは異なる所定のフォーカスのそれぞれによる複数のテストパターンを含み、そのフォーカス範囲はアレイに沿って延び、中間位置におけるフォーカスは第1のパターンのフォーカスに等しいところのステップと、各テストパターンにおいて線幅を測定するステップと、線幅対フォーカスを示す曲線を作成し、極限の(extreme)線幅のフォーカス値を得るために線幅を比較するステップと、この線幅のフォーカスと第1のパターンのフォーカスとの間の差を決定するステップとを備える。この差は、極限の線幅の生成するためのフォーカスを維持するために、パターン投影機のステッパをプログラムするために用いられ得る。
【0005】
図1を参照し、ウェハ12が最初に走査され、そのウェハが正確に位置付けられていることを決定するために、そのフォーカスが様々な位置8においてスキャナによって計測される。これは従来技術である。これにより、フォーカス値(以下、名目値(nominal value)と呼ぶ)が与えられる。パターンの実際の露光(actual exposure)はまだ実行されていない。
【0006】
最初の走査に続いて、一連のセットパターン10が名目的な露光条件でかつ名目的なフォーカス条件でウェハ上に露光される。一連のテストアレイ14がウェハ上のパターン10の近隣の位置に露光される。テストアレイ14には複数のテストパターン16‐16−nがわずかに異なる複数のフォーカスで露光され、フォーカスアレイと呼ばれるものを形成する。セットパターン10は、投影機のステッパによって設けられたときに、名目上のまたは基準のフォーカスを与える。アレイ14において、例えば、テストパターン16−1のフォーカスは名目値よりも低く、16−nにおいては名目上の焦点がそれの値よりも高く、中間のテストパターン16は16−1のフォーカスから16−nのフォーカスへステッピングする複数のフォーカスを有する。
【0007】
通常、1つのセットパターンが形成され、次に、近隣のアレイが形成される。そのプロセスは総てのセットパターンおよびテストアレイが形成されるまで継続される。
【0008】
名目上の露光セットパターン10およびフォーカスアレイ14の両方について同じ形状が計測される。名目上のフォーカスおよび露光において、平均の線幅および変動が計算される。フォーカスアレイのために、そのデータは、各テストパターン16において計算された微小寸法とフォーカスとの対比に帰する(regress)。また、微小寸法が発見されたフォーカスが記録される。
【0009】
ベストフォーカスにおける平均の微小寸法は、通常条件で露光された線幅に比較した場合、線幅における機器フォーカス(machine focus)の影響の直接の測定となる。ベストフォーカスでの線幅における変化は、機器のフォーカスとは関係ない、プロセスの影響、即ち露光の影響の測定となる。
【0010】
図2は、特定のウェハ基板に対するプログラムの一例を図示している。セットパターン10の名目上のフォーカスは、フォーカス値0として与えられている。複数のテストパターン16のフォーカスは、−0.2μmから+0.02μmまで変化する。微小寸法は破線20によって示されている。曲線22は、上述のように分割された(resolved)パターン16から得られたデータから得られる。微小寸法は、わずかに負のフォーカス(ほぼ−0.1μm)において得られることがわかる。この情報は、ステッパに与えられ、それにより、特別な設定を伴うウェハの加工が名目上のものからわずかに低いフォーカスを維持するステッパにより進められる。そのステッパは、いかなる他の変化にも関係なく、このフォーカスを維持する。
【0011】
配線の微小線幅と関係ないフォーカスを提供することに加え、本発明は、プロセスの他の特徴に関する情報をも与える。図3の表は、ウェハを横切る様々な位置での線幅の値を与え、左側および上側の値はXおよびYの位置を与える。一般に、微小寸法または線幅は0.191から0.200まで変化するが、ある部分での主な差は0.178を示す。このことは、基板のコーティング、現像または他の可能性のある可変のプロセスにおいて欠陥があることを意味し得る。いかなる食い違い(discrepancy)もフォーカスの影響で引き起こされることはない。また、この表における値を参照することによって、線幅のデータが規格内か否かを決定することが可能である。
【0012】
本発明を用いることなしに、パターン投影機のフォーカスを制御するステッパは、可能な限りベストフォーカス(これは結果的に最適な線幅でないかもしれない)を維持するためにプログラムされる。本発明によれば、ステッパプログラムへなされるべき調整が必要である場合に、ステッパ露光量または他のプロセスステップを決定することができ、それによって、最適な線幅および品質が得られる。これにより、プロセスに伴うフォーカスの影響と露光が線幅に与える影響との混同を回避するように、プロセスが制御され得る。
【0013】
概略として、本方法は、従来の方法で第1のセットパターンを形成し、ステッパはそのパターンの投影をベストフォーカスで焦点合わせする。このようにしてテストアレイにおいて一連のテストパターンが形成され、各テストパターンのフォーカスは残りのパターンと異ならせる。有利なことに、中心パターンは、第1のセットパターンのフォーカスと同じフォーカスであり、そのフォーカスはアレイ内においてテストパターンを残すために上下にステッピングする。線幅は、アレイ内の各テストパターンについて測定され、これから最適な線幅に対するベストフォーカスを決定することができる。この情報はステッパを制御するために用いられ、実際にステッパ制御へのバイアスを与える。
【0014】
セットパターン10の数およびアレイ14の数は可変である。基板の大きさはある程度その数に影響する。また、アレイ内のテストパターン16の数も可変である。セットパターン10およびアレイ16は基板の領域上で離間して位置されているが、セットパターン10およびアレイ16は非常に近くに連関している。その限りにおいて、たった1つのセットパターンおよび1つのアレイが不可欠であるが、通常、複数のセットパターンおよびアレイが用いられる。
【0015】
露光量に依存して、最大線幅または最小線幅のいずれかが検出され得る。プロセスは、日々のフォーカスの線幅への影響を他の要因から区別することができる。
【0016】
本発明のプロセスは、例えば、作業者による使用のために、情報を提供するために、単に製造ラインを監視するために用いることができる。即ち、それは、望む場合には、直接にステッパを制御するために用いることができる。
【図面の簡単な説明】
【図1】
基板のレイアウトの例を模式的に示した図。
【図2】
フォーカスに対する線幅を示し、走査された線幅の結果から得られた曲線を示す図。
【図3】
ウェハ基板を横切ってマッピングされた最大の微小寸法の例を与える表。

Claims (8)

  1. 投影機のフォーカスを調節するステッパを有する投影機によって形成された回路パターンの線幅を監視する方法であって、
    最初に、名目上のフォーカスを決定するために基板上に焦点合わせするステップと、
    前記名目上のフォーカスで投影することによって前記基板上に少なくとも1つのセットパターンを形成するステップと、
    各前記セットパターンの近隣にテストアレイを形成するステップであって、各前記アレイは一連のテストパターンを含み、各前記テストパターンのフォーカスは隣り合うパターンと差があり、アレイの一端から他端までの所定のステップの配列状に延びており、中間のテストパターンのフォーカスは近隣の前記セットパターンのフォーカスに対応するステップと、
    前記テストパターンのそれぞれにおいて線幅を測定し、微小寸法の線幅のフォーカス値を得るために、かつフォーカスに依って線幅の曲線表示を作成するために、前記セットパターンにおけるフォーカスと比較するステップと、
    前記フォーカス値と前記セットパターンのフォーカスとの間の差を決定するステップと、
    微小寸法を得るために、前記差をプログラムデータに所望するとおりに用いるステップとを具備することを特徴とする方法。
  2. 前記基板上において、離間して複数のセットパターンを形成するステップを備えることを特徴とする請求項1に記載の方法。
  3. 前記基板の中心近傍および前記基板の外周近傍に前記セットパターンを位置付けるステップを備えることを特徴とする請求項2に記載の方法。
  4. 各テストアレイは直線状のアレイを含むことを特徴とする請求項1に記載の方法。
  5. 前記テストパターンをアレイ状に順に走査するステップを備えることを特徴とする請求項4に記載の方法。
  6. 前記テストアレイを順に走査するステップを備えることを特徴とする請求項5に記載の方法。
  7. 前記微小寸法は最大線幅であることを特徴とする請求項1に記載の方法。
  8. 前記微小寸法は最小線幅であることを特徴とする請求項1に記載の方法。
JP2002543692A 2000-11-16 2001-11-14 電子回路パターンの線幅を監視する方法 Pending JP2004514292A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US71324000A 2000-11-16 2000-11-16
PCT/EP2001/013305 WO2002041389A2 (en) 2000-11-16 2001-11-14 A method for monitoring line width of electronic circuit patterns

Publications (1)

Publication Number Publication Date
JP2004514292A true JP2004514292A (ja) 2004-05-13

Family

ID=24865351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002543692A Pending JP2004514292A (ja) 2000-11-16 2001-11-14 電子回路パターンの線幅を監視する方法

Country Status (3)

Country Link
EP (1) EP1334407A2 (ja)
JP (1) JP2004514292A (ja)
WO (1) WO2002041389A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013195175A (ja) * 2012-03-19 2013-09-30 Hitachi High-Technologies Corp パターン計測装置、及び半導体計測システム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4084312B2 (ja) * 2004-01-16 2008-04-30 株式会社東芝 リソグラフィプロセス評価システム、リソグラフィプロセス評価方法、露光装置評価方法、マスクパターン設計方法及び半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US990567A (en) * 1910-08-24 1911-04-25 Gustave Krieger Corset-shoe.
EP0502679B1 (en) * 1991-03-04 2001-03-07 AT&T Corp. Semiconductor integrated circuit fabrication utilizing latent imagery
US5283141A (en) * 1992-03-05 1994-02-01 National Semiconductor Photolithography control system and method using latent image measurements
JP3211491B2 (ja) * 1993-06-07 2001-09-25 キヤノン株式会社 投影露光装置及びそれを用いた半導体製造方法並びに装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013195175A (ja) * 2012-03-19 2013-09-30 Hitachi High-Technologies Corp パターン計測装置、及び半導体計測システム

Also Published As

Publication number Publication date
WO2002041389A2 (en) 2002-05-23
EP1334407A2 (en) 2003-08-13
WO2002041389A3 (en) 2003-03-13

Similar Documents

Publication Publication Date Title
KR102081271B1 (ko) 리소그래피 장치 및 디바이스 제조 방법
KR100733546B1 (ko) 리소그래피 공정 중 선택적 라인폭 최적화를 위한 방법 및장치
US6778275B2 (en) Aberration mark and method for estimating overlay error and optical aberrations
TWI278016B (en) System and method for automated focus measuring of a lithography tool
JP4846635B2 (ja) パターン情報生成方法
KR101138449B1 (ko) X-이니셔티브 레이아웃 설계를 위한 패턴 인식 및 계측구조
US5928822A (en) Method for confirming optimum focus of stepper
US5656403A (en) Method and template for focus control in lithography process
US7507508B2 (en) Method for manufacturing a semiconductor device
KR0171453B1 (ko) 노광장치 및 노광방법
US6546125B1 (en) Photolithography monitoring using a golden image
US6459480B1 (en) Measurement method of Zernike coma aberration coefficient
JPH11307431A (ja) 半導体装置の製造方法
US20100019241A1 (en) Semiconductor device, fabrication method thereof, and photomask
US6757629B2 (en) Calibration plate having accurately defined calibration pattern
JPH06232028A (ja) 位置合わせ方法
JP2004514292A (ja) 電子回路パターンの線幅を監視する方法
US6493063B1 (en) Critical dimension control improvement method for step and scan photolithography
JP2009158720A (ja) 露光装置及びデバイス製造方法
TW557490B (en) Method for exposing at least one or at least two semiconductor wafers
JP5078151B2 (ja) 欠陥検出レベル調整方法および欠陥検査システム
TWI284790B (en) Calibration method for different types of exposure apparatus via using single mask and method for auto-feedback of the best focus
JP2001085305A (ja) 露光装置の収差測定方法および収差測定システム
JP4098281B2 (ja) 露光装置のフォーカスモニタ方法およびそれ用いた露光方法
JP2964978B2 (ja) 半導体製造方法と半導体製造システムおよびそれらにより製造された半導体デバイス