JP2004514187A5 - - Google Patents

Description

【００１９】
図１は、プロセスカプセル化を伴わないＨＤＬ動作的記述の説明図である。図１に示されるように、モジュール／エンティティＡは、Ｐ３及びＰ４の二つの工程と、モジュール／エンティティＢのインスタンスと、を含む。モジュール／エンティティＢは、二つの工程Ｐ１及びＰ２だけを含む。このＨＤＬ記述における全ての工程：Ｐ１、Ｐ２、Ｐ３及びＰ４は、これらの工程を収容しているモジュール／エンティティに一体化されている。図１に示されるように、工程Ｐ３及びＰ４は、モジュール／エンティティＡだけに存在し、インスタンス化できず、モジュール／エンティティＢへ移動できない。工程Ｐ１及びＰ２は、モジュール／エンティティＢだけに存在し、インスタンス化できず、モジュール／エンティティＡへ移動できない。全工程Ｐ１、Ｐ２、Ｐ３及びＰ４は、ＨＤＬ記述において、独立したＨＤＬオブジェクトとして取り扱われない。

【００２０】
図２は、図１からのＨＤＬ記述が工程レベルでカプセル化されたときに得られるＨＤＬ記述の説明図である。図２に示されるように、モジュール／エンティティＡは、工程Ｐ３及びＰ４を含まない。モジュール／エンティティＡは、モジュール／エンティティＰ３及びＰ４のインスタンスを含む。モジュール／エンティティＰ１は工程Ｐ１を含む。モジュール／エンティティＰ２は工程Ｐ２を含む。同様に、モジュール／エンティティＢは、工程Ｐ１及びＰ２を含まない。モジュール／エンティティＢは、モジュール／エンティティＰ１及びＰ２のインスタンスを含む。モジュール／エンティティＰ３は工程Ｐ３を含む。モジュール／エンティティＰ４は工程Ｐ４を含む。

Claims (18)

1. カプセル化された工程として記述されていないＨＤＬ工程をＨＤＬ動作的記述の構造内でカプセル化するシステムであって、
   工程カプセル化用コンピュータプログラムにアクセスするよう動作するコンピュータを含み、
   該コンピュータは、
   該工程カプセル化用コンピュータプログラムを保持するよう動作するメモリと、
   該メモリへ電気的に接続され、カプセル化された工程として記述されていない該ＨＤＬ工程を該ＨＤＬ動作的記述の構造内で独立したＨＤＬオブジェクトとしてカプセル化するため、該工程カプセル化用コンピュータプログラムを実行するよう動作するプロセッサと、
   を有する、
   システム。
2. 該プロセッサは、更に、
   該ＨＤＬ動作的記述の構造内でＨＤＬオブジェクトを移動させ、
   該ＨＤＬ動作的記述の構造的ゲートレベル記述において全ての元のＨＤＬ信号名称を維持する、
   ため該工程カプセル化用コンピュータプログラムを実行するよう動作する、
   請求項１記載のシステム。
3. 該ＨＤＬオブジェクトは、ＨＤＬモジュールと、ＨＤＬエンティティと、ＨＤＬゲートと、カプセル化されたＨＤＬ工程と、カプセル化用プログラムの内部データ構造と、のうちの何れかである、請求項１記載のシステム。
4. 各ＨＤＬ工程は、該ＨＤＬ動作的記述の構造内で他のＨＤＬ工程とは独立してカプセル化される、請求項１記載のシステム。
5. ＨＤＬ工程のグループは、該ＨＤＬ動作的記述の構造内で単一のＨＤＬオブジェクトとしてカプセル化される、請求項１記載のシステム。
6. カプセル化されていないＨＤＬ工程をＨＤＬ動作的記述の構造内でカプセル化する方法であって、
   該ＨＤＬ動作的記述の構造内のカプセル化されていないＨＤＬ工程を読み出す手順と、
   該ＨＤＬ工程を含むＨＤＬオブジェクトを生成する手順と、
   該ＨＤＬ工程を該ＨＤＬオブジェクトのインスタンスで置換する手順と、
   を有する方法。
7. 該ＨＤＬオブジェクトは、ＨＤＬオブジェクト名称、ポートリスト、及び、該ＨＤＬ工程を含む、請求項６記載の方法。
8. 該ＨＤＬオブジェクトのインスタンスは、ＨＤＬオブジェクト名称と、インスタンス名称と、インスタンスポートリストとを含む、請求項６記載の方法。
9. 該ＨＤＬ動作的記述の構造内の多数のＨＤＬ工程は、互いに独立してカプセル化される、請求項６記載の方法。
10. ＨＤＬ工程のグループは、該ＨＤＬ動作的記述の構造内で単一のＨＤＬオブジェクトとしてカプセル化される、請求項６記載の方法。
11. ＨＤＬ動作的記述の構造内のカプセル化されていないＨＤＬ工程を読み出す機能と、
    該ＨＤＬ工程を含むＨＤＬオブジェクトを生成する機能と、
    該ＨＤＬ工程を該ＨＤＬオブジェクトのインスタンスで置換する機能と、
    実現させるための記録媒体にコンピュータ読取可能な形式で記録された工程カプセル化用コンピュータプログラム。
12. 該ＨＤＬ動作的記述の構造内でＨＤＬオブジェクトを移動させる機能と、
    該ＨＤＬ動作的記述の構造的ゲートレベル記述において全ての元のＨＤＬ信号名称を維持する機能と、
    を更に実現させる請求項１１記載の工程カプセル化用コンピュータプログラム。
13. 該ＨＤＬオブジェクトは、ＨＤＬオブジェクト名称と、ポートリストと、該ＨＤＬ工程とを含む、請求項１１記載の工程カプセル化用コンピュータプログラム。
14. 該ＨＤＬオブジェクトのインスタンスは、ＨＤＬオブジェクト名称と、インスタンス名称と、インスタンスポートリストとを含む、請求項１１記載の工程カプセル化用コンピュータプログラム。
15. オブジェクト名称は、該ＨＤＬオブジェクトの該インスタンスを該ＨＤＬオブジェクトに関連付ける、請求項１１記載の工程カプセル化用コンピュータプログラム。
16. 該ＨＤＬオブジェクトは、ＨＤＬモジュールと、ＨＤＬエンティティと、ＨＤＬゲートと、カプセル化されたＨＤＬ工程と、カプセル化用プログラムの内部データ構造と、のうちの何れかである、請求項１１記載の工程カプセル化用コンピュータプログラム。
17. 各ＨＤＬ工程は、該ＨＤＬ動作的記述の構造内で他のＨＤＬ工程とは独立してカプセル化される、請求項１１記載の工程カプセル化用コンピュータプログラム。
18. ＨＤＬ工程のグループは、該ＨＤＬ動作的記述の構造内で単一のＨＤＬオブジェクトとしてカプセル化される、請求項１１記載の工程カプセル化用コンピュータプログラム。