JP2004511180A - 圧縮メディア独立インターフェイスデータストリームとメディア独立インターフェイスデータストリームとの間の変換のための構成 - Google Patents
圧縮メディア独立インターフェイスデータストリームとメディア独立インターフェイスデータストリームとの間の変換のための構成 Download PDFInfo
- Publication number
- JP2004511180A JP2004511180A JP2002533575A JP2002533575A JP2004511180A JP 2004511180 A JP2004511180 A JP 2004511180A JP 2002533575 A JP2002533575 A JP 2002533575A JP 2002533575 A JP2002533575 A JP 2002533575A JP 2004511180 A JP2004511180 A JP 2004511180A
- Authority
- JP
- Japan
- Prior art keywords
- media independent
- independent interface
- data stream
- control signal
- compressed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000006243 chemical reaction Methods 0.000 title description 16
- 230000005540 biological transmission Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 12
- 238000012360 testing method Methods 0.000 abstract description 34
- 238000010586 diagram Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/08—Protocols for interworking; Protocol conversion
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
変換装置は、圧縮メディア独立インターフェイス信号をメディア独立インターフェイス信号に変換し、メディア独立インターフェイス信号を圧縮メディア独立インターフェイス信号に変換するように構成される。したがって、たとえば圧縮メディア独立インターフェイスを用いる集積ネットワークスイッチなどの被テスト装置は、２つのインターフェイス間を変換する変換装置を用いて、メディア独立インターフェイスを介してデータパケットを送受信するように構成されるテスト機器によってテスト可能である。
Description
【０００１】
【発明の分野】
この発明は、サブネットワーク間でデータパケットをスイッチするように構成される集積ネットワークスイッチなどの集積ネットワークデバイスのテストに関する。
【０００２】
【背景技術】
ローカルエリアネットワークは、ネットワークケーブルまたはその他の媒体を用いてネットワーク上のステーションをリンクする。各々のローカルエリアネットワークアーキテクチャはメディアアクセス制御（ＭＡＣ）を用いて、各ネットワークノードにあるネットワークインターフェイスデバイスがネットワークメディアにアクセスできるようにする。
【０００３】
スイッチされるローカルエリアネットワークは、より高速な接続性、より柔軟なスイッチング性能およびより複雑なネットワークアーキテクチャを収容可能であることに対する要求の高まりに直面している。たとえば、同一人に譲渡される米国特許第５，９５３，３３５号は、異なるネットワークノード間でレイヤー２タイプのイーサネット（Ｒ）（ＩＥＥＥ８０２．３）データパケットをスイッチするように構成されるネットワークスイッチを開示する。受信されたレイヤー２タイプのデータパケットは、ネットワークスイッチがより高度なスイッチング動作を行なうのを可能にするＩＥＥＥ８０２．１ｐ（８０２．１Ｄ）に従うＶＬＡＮ（バーチャルＬＡＮ）タグ付けフレームを含み得る。たとえば、ＶＬＡＮタグは、（ルータを介して）別のサブネットワークを、または、所定のステーショングループを指定し得る。
【０００４】
単一チップ上に実現される高性能集積ネットワークスイッチのテストにおいて特に問題となるのは、既存のテスト機器と新しいスイッチ設計との互換性のなさである。たとえば、新しいデバイスは、ＲＭＩＩコンソーシアムが発行する圧縮メディア独立インターフェイス（Ｒｅｄｕｃｅｄ Ｍｅｄｉａ Ｉｎｄｅｐｅｎｄｅｎｔ Ｉｎｔｅｒｆａｃｅ）（ＲＭＩＩ）を用いてピンの数を低減する。ＩＥＥＥ８０２．３ｕ［２］によって１ポート当り１６本のピンを有するように指定された従来のメディア独立インターフェイス（ＭＩＩ）に対して、ＲＭＩＩは、１ポート当り６本のピンおよび１つのスイッチＡＳＩＣ当り１本のピンを用いる。これにより、スイッチ、ハブ、リピータなどの集積マルチポートデバイスのピンの数を実質的に低減することができる。
【０００５】
したがって、被テスト装置を接続するためにＭＩＩインターフェイスしか有しない既存のテスト機器は、現時点では、ＲＭＩＩインターフェイスを有する新しい集積デバイスをテストするのには使用できない。したがって、テスト設計者は、たとえばテストパケットを送受信することによってデバイスをテストして被テスト装置の動作を検証することができない。
【０００６】
【発明の概要】
テスト装置と互換性のないインターフェイスを有する集積ネットワークデバイスをテストする際の柔軟性のため、ＭＩＩインターフェイスとＲＭＩＩインターフェイスとの間でデータストリームを変換可能にする構成に対する必要性が存在する。
【０００７】
これらおよびその他の必要性はこの発明によって達成され、ここでは、変換装置は、圧縮メディア独立インターフェイス信号をメディア独立インターフェイス信号に変換し、かつ、メディア独立インターフェイス信号を圧縮メディア独立インターフェイス信号に変換するように構成される。したがって、たとえば、圧縮メディア独立インターフェイスを用いる集積ネットワークスイッチなどの被テスト装置は、２つのインターフェイス間を変換する変換装置を用いて、メディア独立インターフェイスを介してデータパケットを送受信するように構成されるテスト機器でテスト可能である。
【０００８】
この発明の１つの局面は、データストリームを変換するための方法を提供する。この方法は、圧縮メディア独立インターフェイスプロトコルに従ってメディアアクセスコントローラから第１のデータストリームを受信するステップと、第１のデータストリームをメディア独立インタフェースプロトコルに準拠する第２のデータストリームに変換するステップと、メディア独立インターフェイスプロトコルに従って第２のデータストリームおよびメディア独立インターフェイス制御信号を出力するステップとを含む。第１のデータストリームに基づいて第２のデータストリームおよびメディア独立インターフェイス（ＭＩＩ）制御信号を出力することにより、新たな圧縮メディア独立インターフェイス（ＲＭＩＩ）プロトコルを用いてピンの数を低減する新たな集積ネットワークデバイスと従来のＭＩＩデバイスとの間の互換性がもたらされる。したがって、ＲＭＩＩプロトコルを用いる新たな集積ネットワークデバイスを、たとえばテスト装置また従来の物理層トランシーバなどの従来のＭＩＩを用いる旧来のデバイスに接続することができる。
【０００９】
この発明の別の局面は、圧縮メディア独立インターフェイスプロトコルとメディア独立インターフェイスプロトコルとを変換するように構成される装置を提供する。この装置は、圧縮メディア独立インターフェイスプロトコルに従って送信データストリームを受信するように構成される圧縮メディア独立インターフェイスと、送信データストリームを、メディア独立インターフェイスプロトコルに準拠する変更送信データストリームに変換するように構成されるロジックと、メディア独立インターフェイスプロトコルに従って変更送信データストリームを出力するように構成されるメディア独立インターフェイスとを含む。
【００１０】
この発明のさらなる利点および新規の特徴は、一部が以下の説明に述べられ、一部が以下を検討することにより当業者には明らかになるか、または、発明の実践によって理解されるであろう。この発明の利点は、添付の請求項に特に指摘される組合せおよび手段により実現されかつ達成されるであろう。
【００１１】
添付の図面が参照されるが、同じ参照番号を有する要素は全体を通じて同じ要素を表わす。
【００１２】
【発明を実行するためのベストモード】
図１は、圧縮メディア独立インターフェイスプロトコルに従って１０Ｍｂｐｓまたは１００Ｍｂｐｓでネットワークステーション間でレイヤー２タイプのデータパケットの送受信を可能にする、メディアアクセスコントローラ（ＭＡＣ）を含むスイッチポートを有するマルチポートスイッチなどの集積（すなわち単一チップ）ネットワークデバイス１０をテストするように構成されるテストシステムを図示するブロック図である。特に、被テスト装置（ＤＵＴ）とも称されるネットワークデバイス１０は、ＲＭＩＩコンソーシアムが発行するＲＭＩＩ仕様に従う送受信データストリームの送受信のためのＲＭＩＩインターフェイス１２ａを含む。特に、ＲＭＩＩインターフェイス１２は、２ビット受信データ経路（ＲＸＤ）、搬送波感知／データ有効信号（ＣＲＳ＿ＤＶ）、クロック信号（ＲＥＦ＿ＣＬＫ）、２ビット送信データ経路（ＴＸＤ）および送信イネーブル信号（ＴＸ＿ＥＮ）を含む。
【００１３】
テストシステムは、ＩＥＥＥ８０２．３ｕ［２］が指定するＭＩＩプロトコルに従う送受信データストリームの送受信のためのメディア独立インタフェース１６ａを有するテスト機器１４（または物理層トランシーバ）も含む。特に、ＭＩＩは、４ビット受信データ経路（ＲＸＤ）、搬送波感知信号（ＣＲＳ）、受信データ有効信号（ＲＸ＿ＤＶ）、受信エラー信号（ＲＸ＿ＥＲ）、受信クロック信号（ＲＸ＿ＣＬＫ）、４ビット送信データ経路（ＴＸＤ）、送信イネーブル信号（ＴＸ＿ＥＮ）、送信エラー信号（ＴＸ＿ＥＲ）および送信クロック（ＴＸ＿ＣＬＫ）を含む。
【００１４】
上述のように、ＲＭＩＩインターフェイスとＭＩＩインターフェイスとの相違のために、被テスト装置１０のＲＭＩＩインターフェイス１２ａをテスト機器１４のＭＩＩインターフェイス１６ａに直接に接続することができない。しかしながら、被テスト装置１０を市場に導入する際の遅れを最小限にするように製品を開発しているため、被テスト装置１０などの製品を迅速にテストしなければならない。したがって、ＲＭＩＩインターフェイスを備えるテスト装置の調達は、受入れ不可能なほどにコストが高くなることがあり、テストプロセスにおける実質的な遅れを生じ得る。
【００１５】
開示される実施例に従うと、ＲＭＩＩインターフェイス１２ａとＭＩＩインターフェイス１６ａとの間を変換するように変換器２０が構成され、ＲＭＩＩに基づく被テスト装置１０とＭＩＩに基づくテスト機器１４との間の相互運用性を可能にする。たとえばフィールドプログラマブルゲートアレイ（ＦＰＧＡ）を用いて実現される変換器２０は、被テスト装置１０との間でＲＭＩＩ信号を送受信するように構成されるＲＭＩＩインターフェイス１２ｂと、テスト機器１４との間でＭＩＩ信号を送受信するように構成されるＭＩＩインタフェース１６ｂと、変換ロジック２２とを含む。
【００１６】
変換ロジック２２は、ＭＩＩ信号をＲＭＩＩ信号に変換するように構成される第１のロジックブロック２２ａと、ＲＭＩＩ信号をＭＩＩ信号に変換するように構成される第２のロジックブロック２２ｂとを含む。各ロジックブロック２２は、それぞれデータ信号および制御信号を変換するためのデータ変換ロジック２４および制御信号変換ロジック２６を含む。変換ロジック２２ａはＭＩＩ受信データ（ＲＸＤ）をＲＭＩＩ受信データ（ＲＸＤ）に変換するように図示され、変換ロジック２２ｂはＲＭＩＩ送信データ（ＴＸＤ）をＭＩＩ送信データ（ＴＸＤ）に変換するように図示されるが、さらなるロジックを追加して対称な変換を行い、これにより、変換器２０がＭＩＩ送信データ（ＴＸＤ）およびＲＭＩＩ受信データ（ＲＸＤ）を変換できるようにもなる。
【００１７】
ＲＭＩＩデータストリームおよびＭＩＩデータストリームは、ＭＩＩクロック（ＴＸ＿ＣＬＫまたはＲＸ＿ＣＬＫ）の周波数の少なくとも２倍であるＲＭＩＩクロック（ＲＥＦ＿ＣＬＫ）を用いて変換される。たとえば、ＭＩＩクロックレートが最大１００Ｍｂｐｓ（２５ＭＨｚ）のレートで走る場合、ＲＭＩＩクロックは５０ＭＨｚで走る。しかしながら、ＭＩＩが１０Ｍｂｐｓまたは２．５ＭＨｚで走る場合、ＲＭＩＩクロックを２０で除して１０Ｍｂｐｓデータレートを得ることができる。
【００１８】
図２Ａおよび図２Ｂは、この発明の実施例に従いＲＭＩＩデータストリームとＭＩＩデータストリームとの間を変換する方法を要約する図である。２ビットＲＭＩＩ送信データストリーム（ＴＸＤ）の変換は、ステップ５０でＲＭＩＩデータ信号（ＴＸＤ）、ＲＭＩＩクロック（ＲＥＦ＿ＣＬＫ）およびＲＭＩＩ制御信号（ＴＸ＿ＥＮ）を受信する変換ロジック２２ｂによって図２Ａのステップ５０で開始する。データ変換ロジック２４ｂは、ステップ５２で５０ＭＨｚクロックに基づく２ビット送信データ経路を４ビット１００Ｍｂ／ｓ送信データ経路に変換する。制御信号変換ロジック２６ｂは、ＭＩＩおよびＲＭＩＩ仕様に従って、ステップ５４でＲＭＩＩ制御信号をＭＩＩ制御信号に変換（反映）し、ＭＩＩインターフェイス１６ｂは、ステップ５６で、変換されたＭＩＩ信号を出力する。
【００１９】
４ビットＭＩＩ受信データストリーム（ＲＸＤ）の変換は、ＭＩＩデータ信号（ＲＸＤ）、ＭＩＩクロック（ＲＸ＿ＣＬＫ）およびＭＩＩ制御信号（ＣＲＳ，ＲＸ＿ＤＶ，ＲＸ＿ＥＲ）を受信する変換ロジック２２ａによって図２Ｂのステップ６０で開始する。データ変換ロジック２４ａは、ステップ６２で４ビット受信データ経路（ＲＸＤ）を２ビットＲＭＩＩデータストリーム（ＲＸＤ）に変換する。制御信号変換ロジック２６ａは、ステップ６４でＭＩＩ制御信号をＲＭＩＩ制御信号（ＣＲＳ＿ＤＶ）に変換（反映）し、ＲＭＩＩインターフェイス１２ｂは、ＲＭＩＩクロックに従い、ステップ６６でＲＭＩＩ制御およびデータ信号を出力する。
【００２０】
開示された実施例に従うと、データストリームはＲＭＩＩインターフェイスプロトコルとＭＩＩインターフェイスプロトコルとの間で変換され、異なるメディアインターフェイスを有するテスト機器を用いて集積デバイスをテストすることが可能になり、既存のテスト機器を用いて新たなインターフェイスをテストすることに関連する互換性の問題を減じる。
【００２１】
この発明は現在最も実践的で好ましい実施例と考えられるものについて説明されたが、この発明は開示される実施例に限定されるものではなく、これとは逆に、添付の請求項の範囲および意図に含まれるさまざまな変形および同等の構成を含むことが意図されることを理解されたい。
【図面の簡単な説明】
【図１】たとえば集積ネットワークスイッチなどの被テスト装置からのＲＭＩＩデータストリームを、ＭＩＩに基づくデバイスが用いるＭＩＩデータストリームに変換するように構成されるシステムのブロック図である。
【図２Ａ】この発明の実施例に従う、ＲＭＩＩデータストリームとＭＩＩデータストリームとの間を変換する方法を要約する図である。
【図２Ｂ】この発明の実施例に従う、ＲＭＩＩデータストリームとＭＩＩデータストリームとの間を変換する方法を要約する図である。
【発明の分野】
この発明は、サブネットワーク間でデータパケットをスイッチするように構成される集積ネットワークスイッチなどの集積ネットワークデバイスのテストに関する。
【０００２】
【背景技術】
ローカルエリアネットワークは、ネットワークケーブルまたはその他の媒体を用いてネットワーク上のステーションをリンクする。各々のローカルエリアネットワークアーキテクチャはメディアアクセス制御（ＭＡＣ）を用いて、各ネットワークノードにあるネットワークインターフェイスデバイスがネットワークメディアにアクセスできるようにする。
【０００３】
スイッチされるローカルエリアネットワークは、より高速な接続性、より柔軟なスイッチング性能およびより複雑なネットワークアーキテクチャを収容可能であることに対する要求の高まりに直面している。たとえば、同一人に譲渡される米国特許第５，９５３，３３５号は、異なるネットワークノード間でレイヤー２タイプのイーサネット（Ｒ）（ＩＥＥＥ８０２．３）データパケットをスイッチするように構成されるネットワークスイッチを開示する。受信されたレイヤー２タイプのデータパケットは、ネットワークスイッチがより高度なスイッチング動作を行なうのを可能にするＩＥＥＥ８０２．１ｐ（８０２．１Ｄ）に従うＶＬＡＮ（バーチャルＬＡＮ）タグ付けフレームを含み得る。たとえば、ＶＬＡＮタグは、（ルータを介して）別のサブネットワークを、または、所定のステーショングループを指定し得る。
【０００４】
単一チップ上に実現される高性能集積ネットワークスイッチのテストにおいて特に問題となるのは、既存のテスト機器と新しいスイッチ設計との互換性のなさである。たとえば、新しいデバイスは、ＲＭＩＩコンソーシアムが発行する圧縮メディア独立インターフェイス（Ｒｅｄｕｃｅｄ Ｍｅｄｉａ Ｉｎｄｅｐｅｎｄｅｎｔ Ｉｎｔｅｒｆａｃｅ）（ＲＭＩＩ）を用いてピンの数を低減する。ＩＥＥＥ８０２．３ｕ［２］によって１ポート当り１６本のピンを有するように指定された従来のメディア独立インターフェイス（ＭＩＩ）に対して、ＲＭＩＩは、１ポート当り６本のピンおよび１つのスイッチＡＳＩＣ当り１本のピンを用いる。これにより、スイッチ、ハブ、リピータなどの集積マルチポートデバイスのピンの数を実質的に低減することができる。
【０００５】
したがって、被テスト装置を接続するためにＭＩＩインターフェイスしか有しない既存のテスト機器は、現時点では、ＲＭＩＩインターフェイスを有する新しい集積デバイスをテストするのには使用できない。したがって、テスト設計者は、たとえばテストパケットを送受信することによってデバイスをテストして被テスト装置の動作を検証することができない。
【０００６】
【発明の概要】
テスト装置と互換性のないインターフェイスを有する集積ネットワークデバイスをテストする際の柔軟性のため、ＭＩＩインターフェイスとＲＭＩＩインターフェイスとの間でデータストリームを変換可能にする構成に対する必要性が存在する。
【０００７】
これらおよびその他の必要性はこの発明によって達成され、ここでは、変換装置は、圧縮メディア独立インターフェイス信号をメディア独立インターフェイス信号に変換し、かつ、メディア独立インターフェイス信号を圧縮メディア独立インターフェイス信号に変換するように構成される。したがって、たとえば、圧縮メディア独立インターフェイスを用いる集積ネットワークスイッチなどの被テスト装置は、２つのインターフェイス間を変換する変換装置を用いて、メディア独立インターフェイスを介してデータパケットを送受信するように構成されるテスト機器でテスト可能である。
【０００８】
この発明の１つの局面は、データストリームを変換するための方法を提供する。この方法は、圧縮メディア独立インターフェイスプロトコルに従ってメディアアクセスコントローラから第１のデータストリームを受信するステップと、第１のデータストリームをメディア独立インタフェースプロトコルに準拠する第２のデータストリームに変換するステップと、メディア独立インターフェイスプロトコルに従って第２のデータストリームおよびメディア独立インターフェイス制御信号を出力するステップとを含む。第１のデータストリームに基づいて第２のデータストリームおよびメディア独立インターフェイス（ＭＩＩ）制御信号を出力することにより、新たな圧縮メディア独立インターフェイス（ＲＭＩＩ）プロトコルを用いてピンの数を低減する新たな集積ネットワークデバイスと従来のＭＩＩデバイスとの間の互換性がもたらされる。したがって、ＲＭＩＩプロトコルを用いる新たな集積ネットワークデバイスを、たとえばテスト装置また従来の物理層トランシーバなどの従来のＭＩＩを用いる旧来のデバイスに接続することができる。
【０００９】
この発明の別の局面は、圧縮メディア独立インターフェイスプロトコルとメディア独立インターフェイスプロトコルとを変換するように構成される装置を提供する。この装置は、圧縮メディア独立インターフェイスプロトコルに従って送信データストリームを受信するように構成される圧縮メディア独立インターフェイスと、送信データストリームを、メディア独立インターフェイスプロトコルに準拠する変更送信データストリームに変換するように構成されるロジックと、メディア独立インターフェイスプロトコルに従って変更送信データストリームを出力するように構成されるメディア独立インターフェイスとを含む。
【００１０】
この発明のさらなる利点および新規の特徴は、一部が以下の説明に述べられ、一部が以下を検討することにより当業者には明らかになるか、または、発明の実践によって理解されるであろう。この発明の利点は、添付の請求項に特に指摘される組合せおよび手段により実現されかつ達成されるであろう。
【００１１】
添付の図面が参照されるが、同じ参照番号を有する要素は全体を通じて同じ要素を表わす。
【００１２】
【発明を実行するためのベストモード】
図１は、圧縮メディア独立インターフェイスプロトコルに従って１０Ｍｂｐｓまたは１００Ｍｂｐｓでネットワークステーション間でレイヤー２タイプのデータパケットの送受信を可能にする、メディアアクセスコントローラ（ＭＡＣ）を含むスイッチポートを有するマルチポートスイッチなどの集積（すなわち単一チップ）ネットワークデバイス１０をテストするように構成されるテストシステムを図示するブロック図である。特に、被テスト装置（ＤＵＴ）とも称されるネットワークデバイス１０は、ＲＭＩＩコンソーシアムが発行するＲＭＩＩ仕様に従う送受信データストリームの送受信のためのＲＭＩＩインターフェイス１２ａを含む。特に、ＲＭＩＩインターフェイス１２は、２ビット受信データ経路（ＲＸＤ）、搬送波感知／データ有効信号（ＣＲＳ＿ＤＶ）、クロック信号（ＲＥＦ＿ＣＬＫ）、２ビット送信データ経路（ＴＸＤ）および送信イネーブル信号（ＴＸ＿ＥＮ）を含む。
【００１３】
テストシステムは、ＩＥＥＥ８０２．３ｕ［２］が指定するＭＩＩプロトコルに従う送受信データストリームの送受信のためのメディア独立インタフェース１６ａを有するテスト機器１４（または物理層トランシーバ）も含む。特に、ＭＩＩは、４ビット受信データ経路（ＲＸＤ）、搬送波感知信号（ＣＲＳ）、受信データ有効信号（ＲＸ＿ＤＶ）、受信エラー信号（ＲＸ＿ＥＲ）、受信クロック信号（ＲＸ＿ＣＬＫ）、４ビット送信データ経路（ＴＸＤ）、送信イネーブル信号（ＴＸ＿ＥＮ）、送信エラー信号（ＴＸ＿ＥＲ）および送信クロック（ＴＸ＿ＣＬＫ）を含む。
【００１４】
上述のように、ＲＭＩＩインターフェイスとＭＩＩインターフェイスとの相違のために、被テスト装置１０のＲＭＩＩインターフェイス１２ａをテスト機器１４のＭＩＩインターフェイス１６ａに直接に接続することができない。しかしながら、被テスト装置１０を市場に導入する際の遅れを最小限にするように製品を開発しているため、被テスト装置１０などの製品を迅速にテストしなければならない。したがって、ＲＭＩＩインターフェイスを備えるテスト装置の調達は、受入れ不可能なほどにコストが高くなることがあり、テストプロセスにおける実質的な遅れを生じ得る。
【００１５】
開示される実施例に従うと、ＲＭＩＩインターフェイス１２ａとＭＩＩインターフェイス１６ａとの間を変換するように変換器２０が構成され、ＲＭＩＩに基づく被テスト装置１０とＭＩＩに基づくテスト機器１４との間の相互運用性を可能にする。たとえばフィールドプログラマブルゲートアレイ（ＦＰＧＡ）を用いて実現される変換器２０は、被テスト装置１０との間でＲＭＩＩ信号を送受信するように構成されるＲＭＩＩインターフェイス１２ｂと、テスト機器１４との間でＭＩＩ信号を送受信するように構成されるＭＩＩインタフェース１６ｂと、変換ロジック２２とを含む。
【００１６】
変換ロジック２２は、ＭＩＩ信号をＲＭＩＩ信号に変換するように構成される第１のロジックブロック２２ａと、ＲＭＩＩ信号をＭＩＩ信号に変換するように構成される第２のロジックブロック２２ｂとを含む。各ロジックブロック２２は、それぞれデータ信号および制御信号を変換するためのデータ変換ロジック２４および制御信号変換ロジック２６を含む。変換ロジック２２ａはＭＩＩ受信データ（ＲＸＤ）をＲＭＩＩ受信データ（ＲＸＤ）に変換するように図示され、変換ロジック２２ｂはＲＭＩＩ送信データ（ＴＸＤ）をＭＩＩ送信データ（ＴＸＤ）に変換するように図示されるが、さらなるロジックを追加して対称な変換を行い、これにより、変換器２０がＭＩＩ送信データ（ＴＸＤ）およびＲＭＩＩ受信データ（ＲＸＤ）を変換できるようにもなる。
【００１７】
ＲＭＩＩデータストリームおよびＭＩＩデータストリームは、ＭＩＩクロック（ＴＸ＿ＣＬＫまたはＲＸ＿ＣＬＫ）の周波数の少なくとも２倍であるＲＭＩＩクロック（ＲＥＦ＿ＣＬＫ）を用いて変換される。たとえば、ＭＩＩクロックレートが最大１００Ｍｂｐｓ（２５ＭＨｚ）のレートで走る場合、ＲＭＩＩクロックは５０ＭＨｚで走る。しかしながら、ＭＩＩが１０Ｍｂｐｓまたは２．５ＭＨｚで走る場合、ＲＭＩＩクロックを２０で除して１０Ｍｂｐｓデータレートを得ることができる。
【００１８】
図２Ａおよび図２Ｂは、この発明の実施例に従いＲＭＩＩデータストリームとＭＩＩデータストリームとの間を変換する方法を要約する図である。２ビットＲＭＩＩ送信データストリーム（ＴＸＤ）の変換は、ステップ５０でＲＭＩＩデータ信号（ＴＸＤ）、ＲＭＩＩクロック（ＲＥＦ＿ＣＬＫ）およびＲＭＩＩ制御信号（ＴＸ＿ＥＮ）を受信する変換ロジック２２ｂによって図２Ａのステップ５０で開始する。データ変換ロジック２４ｂは、ステップ５２で５０ＭＨｚクロックに基づく２ビット送信データ経路を４ビット１００Ｍｂ／ｓ送信データ経路に変換する。制御信号変換ロジック２６ｂは、ＭＩＩおよびＲＭＩＩ仕様に従って、ステップ５４でＲＭＩＩ制御信号をＭＩＩ制御信号に変換（反映）し、ＭＩＩインターフェイス１６ｂは、ステップ５６で、変換されたＭＩＩ信号を出力する。
【００１９】
４ビットＭＩＩ受信データストリーム（ＲＸＤ）の変換は、ＭＩＩデータ信号（ＲＸＤ）、ＭＩＩクロック（ＲＸ＿ＣＬＫ）およびＭＩＩ制御信号（ＣＲＳ，ＲＸ＿ＤＶ，ＲＸ＿ＥＲ）を受信する変換ロジック２２ａによって図２Ｂのステップ６０で開始する。データ変換ロジック２４ａは、ステップ６２で４ビット受信データ経路（ＲＸＤ）を２ビットＲＭＩＩデータストリーム（ＲＸＤ）に変換する。制御信号変換ロジック２６ａは、ステップ６４でＭＩＩ制御信号をＲＭＩＩ制御信号（ＣＲＳ＿ＤＶ）に変換（反映）し、ＲＭＩＩインターフェイス１２ｂは、ＲＭＩＩクロックに従い、ステップ６６でＲＭＩＩ制御およびデータ信号を出力する。
【００２０】
開示された実施例に従うと、データストリームはＲＭＩＩインターフェイスプロトコルとＭＩＩインターフェイスプロトコルとの間で変換され、異なるメディアインターフェイスを有するテスト機器を用いて集積デバイスをテストすることが可能になり、既存のテスト機器を用いて新たなインターフェイスをテストすることに関連する互換性の問題を減じる。
【００２１】
この発明は現在最も実践的で好ましい実施例と考えられるものについて説明されたが、この発明は開示される実施例に限定されるものではなく、これとは逆に、添付の請求項の範囲および意図に含まれるさまざまな変形および同等の構成を含むことが意図されることを理解されたい。
【図面の簡単な説明】
【図１】たとえば集積ネットワークスイッチなどの被テスト装置からのＲＭＩＩデータストリームを、ＭＩＩに基づくデバイスが用いるＭＩＩデータストリームに変換するように構成されるシステムのブロック図である。
【図２Ａ】この発明の実施例に従う、ＲＭＩＩデータストリームとＭＩＩデータストリームとの間を変換する方法を要約する図である。
【図２Ｂ】この発明の実施例に従う、ＲＭＩＩデータストリームとＭＩＩデータストリームとの間を変換する方法を要約する図である。
Claims (10)
- 圧縮メディア独立インターフェイスプロトコルに従ってメディアアクセスコントローラから第１のデータストリームを受信するステップと、
第１のデータストリームをメディア独立インターフェイスプロトコルに準拠する第２のデータストリームに変換するステップと、
メディア独立インターフェイスプロトコルに従って第２のデータストリームおよびメディア独立インタフェース制御信号を出力するステップとを含む、方法。 - 受信ステップは、メディアアクセスコントローラから第１のデータストリームとして２ビット送信データストリームを受信するステップを含み、変換ステップは、２ビット送信データストリームを第２のデータストリームとしての４ビット送信データストリームに変換するステップを含む、請求項１に記載の方法。
- 出力ステップは、メディアアクセスコントローラからの圧縮メディア独立インターフェイス制御信号の受信に基づいて、メディア独立インターフェイス制御信号を生成するステップを含む、請求項２に記載の方法。
- 変換ステップおよび出力ステップは、フィールドプログラマブルゲートアレイによって行なわれる、請求項３に記載の方法。
- 生成ステップは、メディア独立インターフェイスの所定のクロック周波数の２倍を有する圧縮メディア独立インターフェイス基準クロックの受信に基づいて、所定の周波数を有するメディア独立インターフェイスのクロックを生成するステップを含む、請求項３に記載の方法。
- クロックを生成するステップは、５０ＭＨｚのレートを有する圧縮メディア独立インターフェイス基準クロックに基づいて、所定の周波数として２．５ＭＨｚおよび２５ＭＨｚのうち一方のクロックを生成するステップを含む、請求項３に記載の方法。
- メディア独立インターフェイスプロトコルに従って第３の４ビットデータストリームを受信するステップと、
第３の４ビットデータストリームを圧縮メディア独立インターフェイスプロトコルに準拠する第４の２ビットデータストリームに変換するステップと、
圧縮メディア独立インターフェイスプロトコルに従って第４の２ビットデータストリームをメディアアクセスコントローラに出力するステップとをさらに含む、請求項２に記載の方法。 - 圧縮メディア独立インターフェイスプロトコルに従って送信データストリームを受信するように構成される圧縮メディア独立インターフェイスと、
送信データストリームをメディア独立インターフェイスプロトコルに準拠する変更送信データストリームに変換するように構成されるロジックと、
メディア独立インターフェイスプロトコルに従って変更送信データストリームを出力するように構成されるメディア独立インタフェースとを含む、装置。 - ロジックは、圧縮メディア独立インターフェイス送信制御信号の受信に基づいて、メディア独立インタフェース送信制御信号を生成するように構成される制御信号ロジックを含む、請求項８に記載の装置。
- ロジックは、メディア独立インターフェイスから受信する受信データストリームを圧縮メディア独立インターフェイスプロトコルに従う変更受信データストリームに変換するように構成され、制御信号ロジックは、メディア独立インターフェイス制御信号に基づいて少なくとも１つの圧縮メディア独立インターフェイス制御信号を生成するように構成される、請求項９に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US67873100A | 2000-10-04 | 2000-10-04 | |
| PCT/US2001/016613 WO2002030086A1 (en) | 2000-10-04 | 2001-05-22 | Arrangement for converting between a reduced media independent interface data stream and a media independent interface data stream |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004511180A true JP2004511180A (ja) | 2004-04-08 |
Family
ID=24724020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002533575A Withdrawn JP2004511180A (ja) | 2000-10-04 | 2001-05-22 | 圧縮メディア独立インターフェイスデータストリームとメディア独立インターフェイスデータストリームとの間の変換のための構成 |
Country Status (8)
| Country | Link |
|---|---|
| EP (1) | EP1323272B1 (ja) |
| JP (1) | JP2004511180A (ja) |
| KR (1) | KR20030036874A (ja) |
| CN (1) | CN1468489A (ja) |
| AU (1) | AU2001261804A1 (ja) |
| DE (1) | DE60104207T2 (ja) |
| TW (1) | TW569569B (ja) |
| WO (1) | WO2002030086A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015517242A (ja) * | 2012-03-23 | 2015-06-18 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 構成可能なマルチモードメディア独立インターフェース |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8068485B2 (en) * | 2003-05-01 | 2011-11-29 | Genesis Microchip Inc. | Multimedia interface |
| US7356047B1 (en) * | 2004-04-24 | 2008-04-08 | Cisco Technology, Inc. | 10/100/1000/2500 Mbps serial media independent interface (SGMII) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5892768A (en) * | 1996-09-12 | 1999-04-06 | Etherwan System, Inc. | 10/100-base ethernet to T1/E1 HDSL converter and method of operation |
| US5852609A (en) * | 1996-12-11 | 1998-12-22 | Intel Corporation | Method and apparatus for interfacing a media independent interface with DVB-compliant modulators |
-
2001
- 2001-05-22 WO PCT/US2001/016613 patent/WO2002030086A1/en active IP Right Grant
- 2001-05-22 EP EP01935736A patent/EP1323272B1/en not_active Expired - Lifetime
- 2001-05-22 DE DE60104207T patent/DE60104207T2/de not_active Expired - Fee Related
- 2001-05-22 JP JP2002533575A patent/JP2004511180A/ja not_active Withdrawn
- 2001-05-22 KR KR10-2003-7004665A patent/KR20030036874A/ko not_active Application Discontinuation
- 2001-05-22 CN CNA018168779A patent/CN1468489A/zh active Pending
- 2001-05-22 AU AU2001261804A patent/AU2001261804A1/en not_active Abandoned
- 2001-06-13 TW TW090114239A patent/TW569569B/zh active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015517242A (ja) * | 2012-03-23 | 2015-06-18 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 構成可能なマルチモードメディア独立インターフェース |
| US9425824B2 (en) | 2012-03-23 | 2016-08-23 | Qualcomm Incorporated | Configurable multi-mode media independent interface |
Also Published As
| Publication number | Publication date |
|---|---|
| DE60104207T2 (de) | 2005-07-14 |
| AU2001261804A1 (en) | 2002-04-15 |
| EP1323272A1 (en) | 2003-07-02 |
| WO2002030086A1 (en) | 2002-04-11 |
| CN1468489A (zh) | 2004-01-14 |
| TW569569B (en) | 2004-01-01 |
| EP1323272B1 (en) | 2004-07-07 |
| DE60104207D1 (de) | 2004-08-12 |
| KR20030036874A (ko) | 2003-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6721313B1 (en) | Switch fabric architecture using integrated serdes transceivers | |
| US6556589B2 (en) | Network transceiver for steering network data to selected paths based on determined link speeds | |
| US9699000B2 (en) | Method and system for utilizing a 10/100/1G/10G base-T PHY device for single channel and shared channel networks | |
| US7706433B2 (en) | Physical layer device having an analog SERDES pass through mode | |
| US6108345A (en) | Configurable Wan/Lan bridge | |
| US7747793B1 (en) | Method and apparatus for controlling a distributed buffering system having configurable circuitry | |
| US8144635B1 (en) | Reduced pin gigabit media independent interface | |
| JP3485932B2 (ja) | 多数の媒体独立インターフェイス及び混合媒体接続を有する拡張可能な集積回路マルチポート中継装置コントローラ | |
| US5483535A (en) | Communications network interface, and adapter and method therefor | |
| US7701861B1 (en) | Physical layer and physical layer diagnostic system with reversed loopback test | |
| US7102995B2 (en) | Supporting SDH/SONET APS bridge selector functionality for ethernet | |
| US7127648B2 (en) | System and method for performing on-chip self-testing | |
| US6430695B1 (en) | Network transceiver having circuitry for referencing transmit data to a selected input clock | |
| US6507591B1 (en) | Handshaking between repeater and physical layer device in a variable rate network transceiver | |
| US6529961B1 (en) | Network transceiver having media independent interface operable in a general purpose serial interface mode | |
| US6914892B1 (en) | Arrangement for testing network switch expansion port data by converting to media independent interface format | |
| JP2004511180A (ja) | 圧縮メディア独立インターフェイスデータストリームとメディア独立インターフェイスデータストリームとの間の変換のための構成 | |
| US6973043B1 (en) | Arrangement for converting between a media independent interface and a twisted pair medium using a field programmable gate array | |
| USRE39812E1 (en) | Method and apparatus which allows devices with multiple protocol capabilities to configure to a common protocol configuration | |
| US6912202B1 (en) | Arrangement for testing network switch expansion port using external logic to emulate connected expansion port | |
| JP3484202B2 (ja) | 電話交換システム | |
| US6785849B1 (en) | Arrangement for reducing a media independent interface speed in a network switch emulation system | |
| US6842481B1 (en) | Apparatus and method for secure media independent interface communications by corrupting transmit data on selected repeater port | |
| JP2004504767A (ja) | 単独のｃｐｕによるスイッチのスタックグループの帯域内管理 | |
| KR100713475B1 (ko) | 이더넷 물리계층 자동 변환 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080805 |