JP2004503162A - フィードバック安定性の改善された電気装置及びフィードバック安定性を改善する方法 - Google Patents

Abstract

電気回路装置（１９）は、出力電流を出力するための出力端子を備える出力段（４）と、前記出力端子（２）に動作可能に接続された少なくとも１つのフィードバック回路（１５、１６）とを備える。電流発生回路（２０）は、前記出力電流の一部である電流を生成するように構成され、抵抗（２１）を介して前記出力端子（２）に接続され、これによって、高周波フィードバック回路の安定性を改善させる。

Description

【０００１】
本発明は、出力電流を出力するための出力端子を有する出力段と、前記出力端子に動作可能に接続された少なくとも１つのフィードバック回路とを備える電気回路装置に関する。
【０００２】
このタイプの電気回路装置は一般に米国特許第５，３１５，２６６号により知られている。
【０００３】
十分な出力電流過度応答とパワーリップルリジェクションを得るために、キャパシタが、上記出力端子とシグナルグランドとの間に例えば接続される。
【０００４】
当業者ならば分かるように、非理想のコンデンサは、キャパシタンス、等価直列抵抗（ＥＳＲ）、等価直列インダクタンス（ＥＳＬ）を備える等価直列回路によって表される。そのキャパシタのいわゆる固有振動数において、キャパシタンス、等価直列インダクタンスは、ゼロインピーダンスを有する直列共振回路を形成する。したがって、出力端子とシグナルグランドの間には、等価直列抵抗に等しいインピーダンスが残る。
【０００５】
実際に、キャパシタは、例えば２．２μＦの比較的大きいキャパシタンス値、及びとても低い等価直列抵抗を備えた状態で用いられる。そのようなキャパシタの固有振動数において、出力端子は動作可能にシグナルグランドに短絡され、その結果、フィードバック回路は動作不能になる。
【０００６】
出力端子の短絡を避けるために、周知の回路装置において、低い電気抵抗値を有する抵抗あるいは抵抗素子が、出力段の出力端子と、キャパシタとの間に接続される。しかし、そのような抵抗あるいは抵抗素子によって、回路装置の出力インピーダンスは好ましくなく上昇する。特に、もし、その装置が、電圧あるいは電流制御装置として動作しなければならなく、これらの場合において、出力段がスイッチのように動作しなければならないとすれば、出力端子における出力インピーダンスはできるだけ低くあるべきである。
【０００７】
本発明の目的は、改善されたフィードバック安定性を有し、低い出力インピーダンスを維持する、冒頭で述べられたタイプの電気回路装置を提供することである。
【０００８】
本発明によれば、これは、出力電流の一部である電流を生成するために配置された電流発生回路によって達成される。電流発生回路は、抵抗素子により出力端子へ接続され、第１のフィードバック回路はその抵抗素子を介してその出力端子に接続される。
【０００９】
動作中、本発明による回路装置において、出力段により出力される出力電流のレプリカである、電流発生回路の電流は、抵抗素子において電圧降下を引き起こし、この電圧降下は、出力端子での出力電圧の表現（ｒｅｐｒｅｓｅｎｔａｔｉｏｎ）である。言い換えれば、抵抗素子を横切る信号は、出力端子での回路装置の出力インピーダンスを上昇させないで、フィードバック目的のために、出力端子での信号のコピーを与える。
【００１０】
キャパシタ、あるいは容量性の作用を有する素子を介して、第１のフィードバック回路を抵抗素子へ接続することによる本発明の別の実施例において、回路のＤＣセッティングは影響を受けない。そして、たとえ出力端子がその出力端子へ接続された外部キャパシタの固有振動数で短絡あるいはほぼ短絡しても動作し続ける高周波フィードバックループが達成される。結果として、本発明による回路装置は、高周波で、あるいはキャパシタの固有振動数近くで制御され、従来技術の解決法に比べて、より大きな開ループゲイン、つまりより低い出力インピーダンスを有する。
【００１１】
本発明による回路装置のさらに別の実施例において、第２のフィードバック回路が、抵抗分圧器により出力端子に接続され、低周波ＤＣフィードバックループを与える。本発明による回路において、この低周波ＤＣフィードバックループの正確度は、出力端子における追加のインピーダンスによって影響を受けない。
【００１２】
全体として、本発明による電気回路装置は、第１及び第２のフィードバック回路を有し、誘発され且つその装置の出力端子での出力インピーダンスには存在しない“バーチャルダンピング”、による高められた動作周波数帯域の利益を享受する。
【００１３】
本発明の実用的な実施例において、電流発生回路により生成される、出力電流の一部は、０．１未満で、好ましくは０．０１のオーダーである。
【００１４】
本発明の好ましい実施例において、出力段は、第１の電界効果トランジスタを備え、電流発生回路は第２の電界効果トランジスタを備え、ここにおいて、第２の電界効果トランジスタのＷ／Ｌ比を第１の電界効果トランジスタのＷ／Ｌ比で割った値は、上記電流量に等しい。
【００１５】
さらなる実施例において、金属酸化膜半導体電界硬貨トランジスタ（ＭＯＳＦＥＴ’Ｓ）は、出力段と電流発生回路との両方に対して用いられ、並列に接続されるゲートを有し、出力段の制御入力を与える。
【００１６】
さらなる実施例においては、本発明による電気回路装置と一体となって、増幅及び電圧制御回路が与えられる。
【００１７】
本発明は、さらに、電気回路装置により出力電流を出力するための方法に関し、その電気回路装置は、出力電流を出力するための出力端子を有する出力段を備え、少なくとも１つのフィードバック回路は動作可能に出力端子に接続され、出力電流の一部である電流を生成し、上記出力電流にそれ（ｓａｍｅ）を加えることによって特徴づけられる。
【００１８】
図１は集積回路（ＩＣ）１の一部を示し、破線で示される。これは、出力端子２と、低周波あるいはＤＣフィードバック端子３とを含む。ＩＣ１の出力段は、Ｐチャネル金属酸化膜半導体電界効果トランジスタ（Ｐ−ＭＯＳＦＥＴ４）から構成され、これは、その伝導路を用いて、電源供給線Ｖｄｄとノード６との間を接続する。Ｐ−ＭＯＳＦＥＴ４は、制御線１３の制御信号により駆動される。ノード６は、出力端子２に接続され、且つ、ＩＣ１のフィードバック容量５に接続される。それは、明確化のためにブロック１５によって簡単に示される高周波フィードバック回路を提供するためである。
【００１９】
高周波フィードバック回路１５は、ブロック１５から制御線１３への矢印付きの破線で示されるように、Ｐ−ＭＯＳＦＥＴ４を制御線１３を介して制御する。
【００２０】
当業者ならば次のこと、つまり、高周波フィードバック回路１５は、高周波において、出力信号、つまり出力電流又は出力電圧の過度現象（ｔｒａｎｓｉｅｎｔ）を減衰（ｄａｍｐ）させるために、且つ、高周波での十分なパワーリップルリジェクション（ｐｏｗｅｒ ｒｉｐｐｌｅ ｒｅｊｅｃｔｉｏｎ）を与えるために接続されることが分かる。このために、ＩＣ１の外部、さらにキャパシタ１２は、出力端子２及びシステムグランドに接続されている。
【００２１】
ＩＣ１の出力端子２とシステムグランド１４との間には、第１及び第２のそれぞれ直列に接続された抵抗７、８を含む外部抵抗分圧器が接続されている。直列に接続された第１及び第２の抵抗７、８の結合点は、フィードバック端子３に接続されている。分圧器は、フィードバック信号を、フィードバック端子３に接続されるブロックにて示される、ＩＣ１における低周波あるいはＤＣフィード回路１６へ出力する。ＤＣフィードバック回路１６は、ブロック１６から制御線１３への矢印付き破線によって示されるように、Ｐ−ＭＯＳＦＥＴ４を制御線１３を介して制御する。
【００２２】
キャパシタ１２は、その等価直列抵抗（ＥＳＲ）１０と、その等価直列インダクタンス１１と、そのキャパシタンス９との直列接続であるその等価回路図で示される。
【００２３】
実際には、キャパシタ１２は、動作中、出力端子に存在するより高周波の出力電圧Ｖｏｕｔに対して、出力電流の過度現象を緩和するために、且つ、十分なパワーリップルリジェクションを得るために、例えば２．２μＦの値を有する。
【００２４】
キャパシタ１２の、キャパシタンス９及び等価直列インダクタンス１１はともに直列共振回路を形成する。当業者ならば分かるように、この直列共振回路は、固有周波数とよばれるある特別の周波数で、ゼロインピーダンスを有する。したがって、その固有周波数で、出力端子２とシグナルグランド１４の間の実効インピーダンスは、等価直列抵抗１０に等しい。好ましくは、この等価直列抵抗１０は非常に小さく、出力信号の過度現象を十分に抑制する。したがって、キャパシタ１２の固有周波数で、出力端子２は、事実上、シグナルグランド１４へ短絡されている。それ故に、その固有周波数で、フィードバック信号は、フィードバック回路１５、１６へ送られない。そのため、回路装置は安定しない。
【００２５】
実際に、多くの解決策が提案されてきた。減少したフィードバック信号で回路装置のゲインを減らすことによって、安定性が保証され得る。しかし、システムゲインが減少する結果として、パワーリップルリジェクションやＤＣ正確度、ロード、負荷調整がより低くなる。他の知られた解決策は、比較的高い等価直列抵抗を用いたキャパシタ１２を適用することである。しかし、これは、出力電流過度応答での出力電圧の大きな下降や、低いパワーリップルリジェクションに通じる。さらに、追加の抵抗をキャパシタ１２に直列に接続することが可能である。しかし、これは、一層の望ましくない。なぜなら、それは、余分な外部コンポーネントを導入するからであり、且つ、キャパシタを比較的高い等価直列抵抗で与えると同一の不利益を与えるからである。さらに、他のオプションが、出力端子２でなく追加の端子へキャパシタ１２を接続するために存在し、ＩＣ１のそれは内部的には出力端子へ抵抗によって接続される。しかし、これは、集積回路のハウジングにおいて余分な端子による不利益や、言うまでもなく、比較的高い等価直列抵抗を有するキャパシタを用いることに関して上述の不利益を有する。さらなるオプションが、抵抗を、破線で示される抵抗１８によって表されるように、出力端子２や負荷接合端子１７と直列に接続することができる。
【００２６】
従来技術資料と共に前述したように、その抵抗１８は、負荷端子１７から検査される、回路装置の出力インピーダンスを上昇させる。
【００２７】
図２は、図１の回路装置を示し、キャパシタ１２の固有振動数での又はこの近くでの上述のフィードバック不安定性は、電流発生回路２０を組み込むことによって解決される。これは、抵抗要素２１によって出力端子２に接続される。電流発生回路２０は、電流を生成するために配置され、この電流は、出力段、つまりＰ−ＭＯＳＦＥＴ４を介して出力される出力電流の一部である。
【００２８】
本実施例において、電流発生回路２０は、Ｐ−ＭＯＳＦＥＴを備え、これは、Ｐ−ＭＯＳＦＥＴ４のゲートに並列に接続されるゲート、及び制御線１３を有しており、また、Ｐ−ＭＯＳＦＥＴ４やＶｄｄのソースに接続されるソースを有している。電流発生回路２０として動作するＰ−ＭＯＳＦＥＴのドレインは、ノード２２、抵抗あるいは抵抗素子２１を介してＰ−ＭＯＳＦＥＴ４のドレインへ、さらにノード６を介して出力端子２へ接続されている。
【００２９】
本発明による集積回路装置ＩＣ１９において、フィードバックキャパシタ５は、一方の端子においてノード２２に接続され、他方の端子において高周波フィードバック回路１５に接続されている。低周波信号が、図１を参照して述べたのと同様にして得られ且つつなげられる。出力段のＰ−ＭＯＳＦＥＴ４及び電流発生回路２０のＰ−ＭＯＳＦＥＴにおける長さに対する幅の比（Ｗ／Ｌ）は次のように、つまり、電流発生回路２０を形成するＰ−ＭＯＳＦＥＴのＷ／Ｌ比を、出力段４を形成するＰ−ＭＯＳＦＥＴのＷ／Ｌ比で割った値が０．１未満であるように、且つ、好ましくは０．０１のオーダーであるように選択される。したがって、電流発生回路２０は、出力段Ｐ−ＭＯＳＦＥＴ４を介して出力される電流の、０．１未満としての一部であり、且つ、好ましくは０．０１のオーダーである電流を発生する。
【００３０】
キャパシタ１２の固有振動数で出力端子２を短絡する場合は、電流発生回路２０によって生成される電流であって、出力段４によって生成される電流に加算される電流は、抵抗あるいは抵抗素子２１において電圧降下を与え、その結果、ノード２２において高周波フィードバック回路１５のためのフィードバック信号は依然として得られる。
【００３１】
抵抗あるいは抵抗素子２１は出力段４の伝導路ではないので、出力端子２の出力インピーダンスは抵抗素子２１の電気抵抗によって影響を受けない。
【００３２】
したがって、本発明の回路装置１９は、安定したフィードバックループを、出力端子２が短絡される高周波、つまりキャパシタ１２の固有振動数で又はその近くにおいても与える。一方、出力インピーダンス、つまりしたがって回路装置１９の開ループゲインは、実質的に減少せず、ＤＣのＤＣ精度、低周波フィードバック信号のどちらも実質的に減少しない。
【００３３】
Ｐ−ＭＯＳＦＥＴ２０によって生成される電流が出力端子２での出力電流のレプリカであるように、抵抗あるいは抵抗素子２１は、１０Ｏｈｍのオーダーの電気抵抗値を有しているべきであり、それを流れる電流は５００μＡを越えるべきでない。したがって、抵抗あるいは抵抗素子２１における電圧降下は最大で５ｍＶであり、Ｐ−ＭＯＳＦＥＴ２０を流れる電流が、Ｐ−ＭＯＳＦＥＴ４を流れる電流のまさにコピーであるという点において、十分に少ないといえる。
【００３４】
当業者であれば、次のこと、つまり、本発明による電流発生回路は、出力段の設計に適合して、また、それによって出力される出力電流に適合して種々の手段にて実施されることができることが分かる。さらに、Ｐ−ＭＯＳＦＥＴの他にも、開示され述べられた実施例は、バイポーラトランジスタやＮ−ＭＯＳＦＥＴにも同様に適用できる。
【００３５】
本発明による解決手段は、一般に、アナログ信号及びデジタル信号用の増幅装置として設計された集積のあるいは非集積の電気回路装置１９、電力供給制御装置、及びそれらと同様の装置に用いることができ、本発明の利益、つまり、従来技術の回路装置に比べて大きいバンド幅や高い開ループゲインを享受できる。
【図面の簡単な説明】
【図１】従来技術における出力段の回路図の一部とフィードバック回路とを示す。
【図２】本発明の好ましい実施例による電流発生回路で改善された図１の回路図を示す。

Claims (14)

1. 出力電流を出力するための出力端子（２）を備える出力段（４）と、前記出力端子（２）に動作可能に接続される少なくとも１つのフィードバック回路（１５、１６）とを備える電気回路装置（１９）であって、
   前記出力電流の一部である電流を生成するように構成された電流発生回路（２０）を備え、前記電流発生回路（２０）は抵抗素子（２１）を介して前記出力端子（２）に接続され、第１のフィードバック回路（１５）は前記抵抗素子（２１）を介して前記出力端子に接続されていることを特徴とする、電気回路装置。
2. 前記第１のフィードバック回路（１５）は前記抵抗素子（２１）に容量（５）を介して接続されている、請求項１に記載の電気回路装置（１９）。
3. 前記第２のフィードバック回路（１６）は前記出力端子（２）に抵抗分圧器（７、８）を介して接続されている、前記請求項のいずれかに記載の電気回路装置（１９）。
4. 前記一部は０．１未満である、前記請求項のいずれかに記載の電気回路装置（１９）。
5. 前記一部は０．０１のオーダーである、前記請求項のいずれかに記載の電気回路装置（１９）。
6. 前記出力段（４）は第１の電界効果トランジスタを有し、前記電流発生回路（２０）は第２の電界効果トランジスタを有し、前記第２の電界効果トランジスタのＷ／Ｌ比を、前記第１の電界効果トランジスタのＷ／Ｌ比で割った値は前記一部に等しい、前記請求項のいずれかに記載の電気回路装置（１９）。
7. 前記第１及び第２の電界効果トランジスタは、金属酸化膜半導体電界効果トランジスタである、請求項６に記載の電気回路装置（１９）。
8. 前記第１及び第２の電界効果トランジスタは、並列に接続されたゲートを備える、請求項６又は７に記載の電気回路装置（１９）。
9. 前記抵抗素子（２１）は、動作中、前記抵抗素子（２１）における電圧降下がｍＶの範囲内にあるような電気抵抗値を有し、典型的には１０Ωあるいはそれ未満の電気抵抗値を有する、前記請求項のいずれかに記載の電気回路装置（１９）。
10. 前記電気回路装置（１９）は増幅装置として構成されている、前記請求項のいずれかに記載の電気回路装置（１９）。
11. 前記電気回路装置（１９）は、電圧制御装置として構成されている、請求項１乃至１０のいずれかに記載の電気回路装置（１９）。
12. 電気回路装置（１９）を介して出力電流を出力する方法であって、前記電気回路装置（１９）は、前記出力電流を出力するための出力端子（２）を備える出力段（４）と、前記出力端子（２）に動作可能に接続された少なくとも１つのフィードバック回路（１５、１６）とを有し、前記出力電流の一部である電流を発生し、これを前記出力電流に加えることを特徴とする、方法。
13. 前記一部の電流は、前記出力端子（２）に接続された抵抗素子（２１）を介して前記出力電流に加えられる、請求項１１に記載の方法。
14. 前記一部の電流は、前記出力電流の０．１未満であり、且つ、典型的には前記出力電流の０．０１のオーダーである、請求項１３又は１４に記載の方法。