KR20020064775A - 전기 회로 장치 및 출력 전류 전달 방법 - Google Patents

Abstract

본 발명은 출력 전류를 전달하는 출력 단자(2)를 가지는 출력단(4) 및 출력 단자(2)에 동작상 접속되는 적어도 하나의 피드백 회로(15,16)를 포함하는 전기 회로 장치(19)에 관한 것이다. 출력 전류의 분율인 전류를 생성하는 전류 생성기 회로(20)는 저항성 소자(21)에 의해서 출력 단자(2)에 접속되며, 향상된 고주파수 피드백 안정성을 제공한다.

Description

전기 회로 장치 및 출력 전류 전달 방법{AN ELECTRICAL ARRANGEMENT HAVING IMPROVED FEEDBACK STABILITY}

이러한 타입의 전기 회로 장치는 미국 특허 5,315,266으로부터 공지되어 있다.

충분한 출력 전류 과도 응답 및 전력 리플 제거(power ripple rejection)를 획득하기 위하여, 예를 들면 캐패시터가 출력 단자와 신호 접지 사이에 접속된다.

본 기술 분야의 당업자에게 이해되는 바와 같이, 이상적이지 않은 캐패시터는 캐패시턴스, 등가의 직렬 저항(ESR) 및 등가의 직렬 인덕턴스(ESL)를 포함하는 등가의 직렬 회로로 나타날 수 있다. 소위 캐패시터의 고유 주파수(eigenfrequency)에서, 캐패시턴스 및 등가의 직렬 인덕턴스는 임피던스가 0인 직렬 공진 회로를 형성한다. 따라서, 출력 단자와 신호 접지 사이에서, 등가의직렬 저항과 같은 임피던스가 남게 된다.

실제에 있어서, 예를 들어 2.2㎌의 비교적 큰 캐패시턴스 값 및 매우 낮은 등가의 직렬 저항을 가지는 캐패시터가 이용된다. 이러한 캐패시터의 고유 주파수에서, 출력 단자는 신호 접지에 효과적으로 단락 회로가 되며, 그 결과 피드백 회로가 동작하지 않게 된다.

공지된 회로 장치에서, 출력 단자가 단락 회로가 되는 것을 방지하기 위하여, 낮은 저항값을 가지는 저항 또는 저항성 소자가 출력단의 출력 단자와 캐패시터 사이에 접속된다. 그러나, 이러한 저항 또는 저항성 소자에 의해서 회로 장치의 출력 임피던스가 바람직하지 않게 증가하게 된다. 특히, 장치가 전압 또는 전류 제어 디바이스로 동작하여야 하고, 이 경우에 출력단이 스위치처럼 동작하여야 하는 경우에, 출력 단자에서의 출력 임피던스는 가능한 작아야 한다.

발명의 개요

본 발명의 목적은 서두에서 언급된 타입의, 낮은 출력 임피던스를 유지하면서도 향상된 피드백 안정성을 가지는 전기 회로 장치를 제공하는 것이다.

본 발명에 따르면, 이것은 출력 전류의 분율(fraction)인 전류를 생성하는 장치인 전류 생성기 회로에 의해서 획득되며, 전류 생성기 회로는 저항성 소자에 의해서 출력 단자에 접속되며, 제 1 피드백 회로는 저항성 소자를 통하여 출력 단자에 접속된다.

동작 중에, 본 발명에 따른 회로 장치에서, 출력단에 의해서 전달되는 출력전류와 동일한 전류 생성기 회로의 전류는 저항성 소자 양단의 전압 강하를 야기하며, 이 전압 강하는 출력 단자에서의 출력 전압을 나타낸다. 즉, 저항성 소자 양단의 신호는 피드백을 위하여 출력 단자에서 회로 장치의 출력 임피던스를 증가시키지 않고서 출력 단자에서의 신호와 동일한 신호를 제공한다.

본 발명의 다른 실시예에서, 제 1 피드백 회로를 캐패시터 또는 용량성 동작(capacitive action)을 가지는 소자를 통하여 저항성 소자에 결합함으로써, 회로의 DC 세팅은 영향을 받지 않으며, 출력 단자에 접속되는 외부 캐패시터의 고유 주파수에서 출력 단자가 단락 회로가 되거나, 거의 단락 회로가 되는 경우에도 동작 상태로 남는 고주파수 피드백 루프가 획득된다. 그 결과, 본 발명에 따른 회로 장치는 종래 기술의 해결책과 비교할 때에 보다 큰 개방 이득, 즉 보다 낮은 출력 임피던스를 가지며, 캐패시터의 고유 주파수 또는 고유 주파수 근방에서 고주파수에서 제어될 수 있다.

본 발명에 따른 회로 장치의 다른 실시예에서, 제 2 피드백 회로가 저항성 전압 분배기에 의해서 출력 단자에 접속되며, 저주파수 DC 피드백 루프를 제공한다. 본 발명에 따른 회로에서, 이러한 저주파수 DC 피드백 루프의 정확도는 출력 단자에서의 추가적인 임피던스에 의해서 영향 받지 않는다.

전반적으로, 제 1 및 제 2 피드백 회로를 가지는 본 발명에 따른 전기 회로 장치는 도입되었으나 장치의 출력 단자에서 출력 임피던스에 나타나지 않는 "가상 감쇠(virtual damping)"에 의해서 향상된 동작 주파수 대역폭을 나타낸다.

본 발명의 실제적인 실시예에서, 전류 생성기 회로에 의해서 생성되는 출력전류의 분율은 0.1보다 작으며, 바람직하게는 0.01정도이다.

본 발명의 바람직한 실시예에서, 출력단은 제 1 전계 효과 트랜지스터 및 제 2 전계 효과 트랜지스터를 포함하는 전류 생성기 회로를 포함하는데, 여기서 제 2 전계 효과 트랜지스터의 W/L 비를 제 1 전계 효과 트랜지스터의 W/L 비로 나눈 값은 상기 분율과 동일하다.

또 다른 실시예에서, 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET)가 출력단 및 전류 생성기 회로 모두에 이용되며, 자신의 게이트가 병렬 접속되며, 출력단의 제어 입력을 제공한다.

본 발명의 다른 실시예에서, 본 발명에 따른 전기 회로 장치에 증폭기 및 전압 제어 회로가 제공된다.

본 발명은 출력 전류를 전달하는 출력 단자를 가지는 출력단 및 출력 단자에 동작상 접속되는 적어도 하나의 피드백 회로를 포함하는 전기 회로 장치에 의하여 출력 전류를 전달하는 방법에도 관련되는데, 출력 전류의 분율인 전류를 생성하며,상기 출력 전류에 동일한 전류를 더한다.

이제 본 발명은 첨부된 도면을 참조하여 보다 상세히 기술될 것이다.

본 발명은 출력 전류를 전달하는 출력 단자를 가지는 출력단 및 상기 출력 단자에 동작적으로 접속된 적어도 하나의 피드백 회로를 포함하는 전기 회로 장치에 관한 것이다.

도 1은 종래 기술의 출력단 및 피드백 회로의 회로도의 일부를 도시하는 도면,

도 2는 본 발명의 바람직한 실시예에 따른 전류 생성 회로에 의해 향상된 도1의 회로도를 도시하는 도면.

도 1은 점선으로 도시된 집적 회로(IC)(1)의 일부를 도시하는데, 이 집적 회로는 출력 단자(2) 및 저주파수 또는 DC 피드백 단자(3)를 포함한다. IC(1)의 출력단은 도전 경로로 전압 공급 라인 Vdd와 노드(6) 사이를 접속하는 P 채널 금속 산화물 반도체 전계 효과 트랜지스터(P_MOSFET)(4)를 포함한다. P_MOSFET(4)는 제어 라인(13)상의 제어 신호에 의해서 구동된다. 노드(6)는 출력 단자(2) 및 명료하게 하기 위하여 간단하게 블록(15)으로 표시된 고주파수 피드백 회로에 공급하기 위하여 IC(1)의 피드백 캐패시터(5)에 접속된다.

고주파수 피드백 회로(15)는 블록(15)에서 제어 라인(13)까지 점선의 화살표 라인으로 도시된 제어 라인(13)을 통하여 P_MOSFET(4)를 제어한다.

본 기술 분야의 당업자는 고주파수 피드백 회로(15)는 출력 신호, 즉 출력 전류 또는 출력 전압내의 과도 성분(transient)을 감쇠(damping)시키고, 고주파수에서 충분한 전력 리플 제거(a sufficient power ripple rejection)를 제공하기 위하여 접속되었음을 이해할 것이다. 이것을 위하여, IC(1)의 외부에서 캐패시터(12)는 출력 단자(2) 및 시스템 접지(14)에 접속한다.

IC(1)의 출력 단자(2)와 시스템 접지(14)사이에 제 1 및 제 2 직렬 접속된 저항(7,8)을 포함하는 외부 저항성 전압 분배기가 각기 접속된다. 직렬 접속된 제 1 및 제 2 저항(7,8)의 접합점은 피드백 단자(3)에 접속된다. 전압 분배기는 피드백 신호를 피드백 단자(3)에 접속하는 블록의 형태로 나타난 IC(1)의 저주파수 또는 DC 피드백 회로(16)에 전달한다. DC 피드백 회로는 블록(16)에서 제어 라인(13)까지 점선의 화살표로 도식적으로 나타난 자신의 제어 라인(13)을 통하여 P-MOSFET(4)를 제어한다.

캐패시터(12)는 등가의 직렬 저항(ESR)(10), 등가의 직렬 인덕턴스(ESL)(11) 및 캐패시턴스(9)의 직렬 접속인 등가의 회로도 형태로 나타나 있다.

실제에 있어, 캐패시터(12)는 출력 전류 과도 성분을 흡수하고, 동작 중에 출력 단자(2)에 존재하는 출력 전압 Vout의 고주파수에 대한 양호한 전력 리플 제거를 획득하기 위하여, 예를 들면 2.2㎌의 값을 가진다.

캐패시턴스(9) 및 캐패시터(12)의 등가의 직렬 인덕턴스(11)는 모두 직렬 공진 회로를 형성한다. 본 기술 분야의 당업자는 이러한 직렬 공진 회로가 고유 주파수(eigenfrequency)라고 불리는 특정한 주파수에서 0의 임피던스를 가질 것임을 이해할 것이다. 따라서, 고유 주파수에서, 출력 단자(2)와 신호 접지(14) 사이의 유효 임피던스는 등가 직렬 저항(10)과 동일하다. 바람직하게, 이러한 등가의 직렬 저항(10)은 출력 신호 과도 성분의 충분한 감쇠를 제공하기에는 매우 작다. 따라서, 캐패시터(12)의 고유 주파수에서 출력 단자(2)는 사실상 신호 접지(14)로의 단락 회로가 된다. 따라서, 고유 주파수에서는 회로 장치가 불안정 상태가 되므로 피드백 신호가 피드백 회로(15,16)로 전달되지 않을 것이다.

실제에 있어서, 많은 해결책이 제안되었다. 감소된 피드백 신호로 회로 장치의 이득을 감소시킴으로써 안정성이 보장될 수 있다. 그러나, 감소된 시스템 이득의 결과로서, 보다 작은 전력 리플 제거, 보다 작은 DC 정확도 및 보다 작은 부하 조정이 나타나게 된다. 다른 공지된 해결책은 비교적 높은 등가 직렬 저항을 가지는 캐패시터(12)를 이용하는 것이다. 그러나, 이것은 출력 전류 과도 응답에서 출력 전압의 보다 큰 강하(dip) 및 보다 작은 전력 리플 제거를 초래한다. 또한 추가적인 저항을 캐패시터(12)에 직렬로 접속하는 것도 가능하다. 그러나, 이것은 추가적인 외부 구성 요소를 도입하며, 비교적 높은 등가 직렬 저항을 가지는 캐패시터를 이용하는 것과 동일한 단점을 제공하기 때문에 바람직하지 않다. 또 다른 선택 사항은 캐패시터(12)를 출력 단자(2)가 아니라 IC(1)의 내부적으로 저항에 의해서 출력 단자에 접속하는 추가적인 단자에 접속하는 것일 것이다. 그러나, 이것은 비교적 높은 등가 직렬 저항을 가지는 캐패시터의 이용에 대하여 상기 언급된 단점을 가진다. 추가적인 선택 사항은 점선으로 표시된 저항(18)에 의해서 나타난 바와 같이 저항을 출력 단자(2) 및 부가 접속 단자(17)에 직렬로 접속하는 것이다.

종래 기술과 관련하여 상기 기술된 바와 같이, 이러한 저항(18)은 부하 단자(17)에서 보았을 때 회로 장치의 출력 임피던스를 증가시킨다.

도 2는 도 1의 회로 장치를 도시하는데, 여기서는 상기 기술된 캐패시터(12)의 고유 주파수 또는 그 근처에서의 피드백 불안정성이 전류 생성기 회로(20)를 포함시킴으로써 해결되는데, 이 전류 생성기 회로는 저항성 소자(21)에 의해서 출력 단자(2)에 접속된다. 전류 생성기 회로(20)는 출력단, 즉 P-MOSFET(4)에 의해서 전달되는 출력 전류의 분율인 전류를 생성하도록 배열된다.

도시된 실시예에서, 전류 생성기 회로(20)는 자신의 게이트가 P-MOSFET(4)의 게이트 및 제어 라인(13)에 병렬 접속되며, 자신의 소스가 P-MOSFET(4)의 소스 및 Vdd에 접속되는 P-MOSFET를 포함한다. 전류 생성기 회로(20)로 동작하는 P-MOSFET의 드레인은 노드(22) 및 저항 또는 저항성 소자(21)를 통하여 P-MOSFET(4)의 드레인 및 노드(6)에 접속된다.

본 발명에 따른 집적 회로 장치 IC(19)에서, 피드백 캐패시터(5)는 하나의 단자를 노드(22)에 접속하며, 다른 단자는 고주파수 피드백 회로(15)에 접속한다. 저주파수 신호가 획득되어 도 1에서와 동일한 방식으로 접속된다. 출력단의 P-MOSFET(4) 및 전류 생성기 회로(20)의 P-MOSFET의 폭 대 길이비(W/L)는 전류 생성기 회로(20)를 형성하는 P-MOSFET의 W/L 비를 출력단(4)을 형성하는 P-MOSFET의 W/L 비로 나눈 값이 0.1보다 작으며, 바람직하게는 0.01정도가 되도록 선택되었다. 따라서, 전류 생성기 회로(20)는 출력단 P-MOSFET(4)에 의해서 전달되는 전류의 0.1 보다 작은, 바람직하게 0.01정도의 비인 전류를 생성한다.

캐패시터(12)의 고유 주파수에서의 출력 단자(2)를 단락 회로로 하는 경우에, 출력단(4)에 의해서 생성되는 전류에 더해지는 전류 생성기 회로(20)에 의해서 생성되는 전류는 저항 또는 저항성 소자(21) 양단에 전압 강하를 제공하여, 노드(22)에서 고주파수 피드백 회로(15)에 대한 피드백 신호는 이용가능한 상태로 남는다.

저항 또는 저항성 소자(21)는 출력단(4)의 도전 경로에 있지 않기 때문에, 출력 단자(2)에서의 출력 임피던스는 저항 또는 저항성 소자(21)에 의해서 영향을받지 않는다.

따라서, 본 발명의 회로 장치(19)는 출력 단자(2)가 단락 회로가 되는 고주파수, 즉 캐패시터(12)의 고유 주파수 또는 고유 주파수 근처에서 안정적인 피드백 루프를 제공하며, 출력 임피던스, 그 결과인 회로 장치(19)의 개방 루프 이득 및 DC 또는 저주파수 피드백 신호의 DC 정확도가 필연적으로 감소하지는 않는다.

전류 생성기 P-MOSFET(20)에 의해서 생성된 전류가 출력 단자92)에서의 출력 전류와 같기 위하여, 저항 또는 저항성 소자(21)는 약 10Ω의 저항값을 가져야 하며, 이를 흐르는 전류는 500㎂를 초과하여서는 않된다. 따라서, 저항 또는 저항성 소자(21)에서의 전압 강하는 최대 5㎷가 될 것이며, 이는 P-MOSFET(20)를 흐르는 전류가 P-MOSFET(4)를 흐르는 전류와 같다는 점에서 충분히 작은 값이다.

본 기술 분야의 당업자는 본 발명에 따른 전류 생성기 회로는 다양한 방식으로 실시될 수 있으며, 출력단의 설계 및 이 출력단에 흐르는 출력 전류에 맞추어 개조될 수 있음을 이해할 것이다. 또한, P-MOSFET 대신에, N-MOSFET 뿐만 아니라 바이폴라 트랜지스터에서도 이용될 수 있다.

본 발명에 따른 해결책은 아날로그 및 디지털 신호 모두를 위한 증폭기 디바이스로 설계된 집적 또는 비집적 전기 회로 장치(19), 전력 공급 제어 디바이스 및 본 발명의 장점, 즉 종래 기술의 회로 장치와 비교하여 증가된 대역폭 및 보다 높은 개방 루프 이득을 이용할 수 있는 것에도 응용가능하다.

Claims (14)

1. 출력 전류를 전달하는 출력 단자(2)를 가지는 출력단(4) 및 상기 출력 단자(2)에 동작가능하게 접속되는 적어도 하나의 피드백 회로(15,16)를 포함하는 전기 회로 장치(19)에 있어서,

   상기 출력 전류의 분율(fraction)인 전류를 생성하는 전류 생성기 회로(20)가 배치되며, 상기 전류 생성기 회로(20)는 저항성 소자(21)에 의해서 상기 출력 단자(2)에 접속되며, 제 1 피드백 회로(15)는 상기 저항성 소자(21)를 경유하여 상기 출력 단자에 접속되는 전기 회로 장치(19).
2. 제 1 항에 있어서,

   상기 제 1 피드백 회로(15)는 상기 저항성 소자(21)에 용량성으로(capacitively)(5) 접속되는 전기 회로 장치(19).
3. 제 1 항 또는 제 2 항에 있어서,

   제 2 피드백 회로(16)가 저항성 전압 분배기(7,8)에 의해서 상기 출력 단자에 접속되는 전기 회로 장치(19).
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

   상기 분율(fraction)은 0.1 보다 작은 전기 회로 장치(19).
5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,

   상기 분율은 약 0.01인 전기 회로 장치(19).
6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,

   상기 출력단(4)은 제 1 전계 효과 트랜지스터를 포함하며, 상기 전류 생성기 회로(20)는 제 2 전계 효과 트랜지스터를 포함하고, 상기 제 2 전계 효과 트랜지스터의 W/L 비를 상기 제 1 전계 효과 트랜지스터의 W/L 비로 나눈 값은 상기 분율(fraction)과 동일한 전기 회로 장치(19).
7. 제 7 항에 있어서,

   상기 전계 효과 트랜지스터들은 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET)들인 전기 회로 장치(19).
8. 제 7 항 또는 제 8 항에 있어서,

   상기 전계 효과 트랜지스터들은 병렬 접속된 게이트들을 포함하는 전기 회로 장치(19).
9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,

   상기 저항성 소자(21)는 동작 중에 상기 저항성 조사(21) 양단의 전압 강하가 ㎷ 범위이며, 전형적으로 약 10Ω이하의 저항값을 가지는 전기 회로 장치(19).
10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,

    전기 증폭기 디바이스로 작동하는 전기 회로 장치(19).
11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,

    전압 제어 디바이스로 작동하는 전기 회로 장치(19).
12. 전기 회로 장치(19)에 의해서 출력 전류를 전달하는 방법으로서, 상기 전기회로 장치는 상기 출력 전류를 전달하는 출력 단자(2)를 가지는 출력단(4) 및 동작가능하게 상기 출력 단자(2)에 접속되는 적어도 하나의 피드백 회로(15,16)를 포함하는 출력 전류 전달 방법에 있어서,

    상기 출력 전류의 분율(fraction)인 전류를 생성하며, 이를 상기 출력 전류에 더하는 출력 전류 전달 방법.
13. 제 11 항에 있어서,

    상기 분율 전류(fractional current)는 상기 출력 단자(2)에 접속되는 저항성 소자(21)에 의해서 상기 출력 전류에 더해지는 출력 전류 전달 방법.
14. 제 13 항 또는 제 14 항에 있어서,

    상기 분율 전류는 상기 출력 전류의 0.1 보다 작으며, 전형적으로 상기 출력 전류의 약 0.01인 출력 전류 전달 방법.