JP2004363175A - Method of forming thin film pattern, electro-optical device, method of manufacturing the same, and electronic apparatus - Google Patents
Method of forming thin film pattern, electro-optical device, method of manufacturing the same, and electronic apparatus Download PDFInfo
- Publication number
- JP2004363175A JP2004363175A JP2003156843A JP2003156843A JP2004363175A JP 2004363175 A JP2004363175 A JP 2004363175A JP 2003156843 A JP2003156843 A JP 2003156843A JP 2003156843 A JP2003156843 A JP 2003156843A JP 2004363175 A JP2004363175 A JP 2004363175A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- electro
- forming
- film pattern
- optical device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 306
- 238000000034 method Methods 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 230000001681 protective effect Effects 0.000 claims abstract description 58
- 238000005530 etching Methods 0.000 claims abstract description 57
- 238000000059 patterning Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims description 75
- 239000004973 liquid crystal related substance Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 20
- 238000000206 photolithography Methods 0.000 claims description 14
- 239000011347 resin Substances 0.000 claims description 13
- 229920005989 resin Polymers 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 abstract description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 8
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 54
- 229910052751 metal Inorganic materials 0.000 description 25
- 239000002184 metal Substances 0.000 description 25
- 239000000243 solution Substances 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 11
- 239000004020 conductor Substances 0.000 description 10
- 239000007788 liquid Substances 0.000 description 10
- 238000001039 wet etching Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000003860 storage Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000004090 dissolution Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000013557 residual solvent Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- 229910001362 Ta alloys Inorganic materials 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 239000010407 anodic oxide Substances 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Images
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、下層側薄膜の上層側に形成した上層側薄膜をエッチングして薄膜パターンを形成するための薄膜パターンの形成方法、この方法で薄膜パターンを形成した基板を電気光学物質の保持用に用いた電気光学装置の製造方法、この方法で製造した電気光学装置、および電子機器に関するものである。
【0002】
【従来の技術】
各種の電気光学装置や半導体装置などを製造する際には、半導体プロセスを利用して複数種類の薄膜パターンを同一基板上に順次形成していく。すなわち、図15(A)に示すように、基板1の表面に下層側薄膜パターン2(下層側薄膜)を形成した後、図15(B)に示すように、基板1の全面に上層側薄膜パターンを形成するための上層側薄膜4(上層側薄膜)を形成する。次に、図15(C)に示すように、フォトリソグラフィ技術を用いて、上層側薄膜4の表面に上層側薄膜パターンを形成するためのパターニング用マスク5を形成した後、図15(D)に示すように、このパターニング用マスク5から露出している上層側薄膜4をエッチングによりパターニングして上層側薄膜パターン6を形成し、しかる後に、パターニング用マスク5を除去する剥離工程を行う。その結果、図15(E)に示すように、同一基板1上に、下層側薄膜パターン2と上層側薄膜パターン6とを形成することができる。
【0003】
【発明が解決しようとする課題】
しかしながら、図15を参照して説明した薄膜パターンの形成方法において、上層側薄膜4から上層側薄膜パターン6をエッチングにより形成するときのエッチング条件が下層側薄膜パターン2と上層側薄膜4とに対するエッチング選択性が低い場合には、下層側薄膜パターン2もエッチングされてしまい、下層側薄膜パターン2を所望の形状、あるいは膜厚さに形成できないという問題点がある。このような問題点は、薄膜が導電膜であるか絶縁膜であるかにかかわらず、また、エッチング方法がウエットエッチングであるかドライエッチングであるかにかからず、発生する問題である。
【0004】
また、下層側薄膜パターン2および上層側薄膜4の双方が導電膜である場合、基板1を、上層側薄膜4から上層側薄膜パターン6をウエットエッチングにより形成する場合のエッチング液、パターニング用マスク5を形成するときの現像液、洗浄液などの処理液に浸漬されるが、その際、局部電池作用により、電極電位が卑である薄膜が溶解するという問題点もある。すなわち、上層側薄膜4のピンホール、上層側薄膜4の段差切れ、あるいはエッチングの進行などに起因して下層側薄膜パターン2が処理液に接触すると、下層側薄膜パターン2および上層側薄膜4は、一部が接触した状態で双方が処理液に接することになり、下層側薄膜パターン2を構成する導電材料と、第2の薄膜パターン66を構成する導電材料との間で電極電位の差が大きいと、局部電池の形成によって過度のエッチングが起こり、導電パターンを所望の形状、あるいは膜厚さに形成できないという問題点がある。
【0005】
以上の問題点に鑑みて、本発明の課題は、同一基板上に形成された2つの薄膜から好適な薄膜パターンを形成可能な薄膜パターンの形成方法、この方法で薄膜パターンを形成した基板を電気光学物質の保持用に用いた電気光学装置の製造方法、この方法で製造した電気光学装置、および電子機器を提供することにある。
【0006】
【課題を解決するための手段】
上記課題を解決するため、本発明では、下層側薄膜を形成する下層側薄膜形成工程と、前記下層側薄膜の上層側に上層側薄膜を形成する上層側薄膜形成工程と、フォトリソグラフィ技術により前記上層側薄膜の表面に感光性樹脂からなるパターニング用マスクを形成して当該上層側薄膜にエッチングを行うエッチング工程とを有する薄膜パターンの形成方法において、前記下層側薄膜形成工程の後、フォトリソグラフィ技術により前記下層側薄膜を覆う感光性樹脂からなる保護用マスクを形成した後、当該保護用マスクに熱処理を行う保護用マスク形成工程を行い、しかる後に、前記上層側薄膜形成工程を行うことを特徴とする。
【0007】
本発明では、上層側薄膜にエッチングを行う際、下層側薄膜を保護用マスクで覆ってあるため、例えば、上層側薄膜に対して、下層側薄膜とのエッチング選択性の低い条件でエッチングを行う場合でも、下層側薄膜がエッチングされてしまうことがない。また、本発明では、保護用マスク形成工程において、保護用マスクを形成した後、熱処理を行う。このため、上層側薄膜を真空雰囲気内で形成する場合でも、保護用マスクから残留溶剤や低分子成分が放出されないので、上層側薄膜の膜質を低下させることがない。また、上層側薄膜を形成する際、保護用マスクに熱が加わった場合でも、保護用マスクにおいて、過度な反応の進行、劣化、体積収縮などに起因する表面の皺などが発生しないので、保護用マスクの表面に上層側薄膜を形成した際、上層側薄膜に浮きや剥がれが発生しない。
【0008】
本発明は、薄膜が導電膜であるか絶縁膜であるかにかかわらず、また、エッチング方法がウエットエッチングであるかドライエッチングであるかにかからず、適用することができる。また、本発明は、上層側薄膜と下層側薄膜とが異なる材料であるか同一材料であるかにかかわらず、適用することができる。
【0009】
ここで、上層側薄膜および下層側薄膜が導電膜である場合、本発明では、保護用マスクが形成されているので、局部電池作用に起因する過度の溶解が発生しない。
【0010】
すなわち、基板は、上層側薄膜から上層側薄膜パターンをウエットエッチングにより形成するときのエッチング液、パターニング用マスクを形成するときの現像液、洗浄液などの処理液に浸漬されるが、上層側薄膜のピンホール、上層側薄膜の段差切れ、あるいはエッチングの進行などに起因して下層側薄膜が処理液に接触すると、下層側薄膜および上層側薄膜は、一部が接触した状態で双方が処理液に接することになり、下層側薄膜を構成する導電材料と、上層側薄膜を構成する導電材料との間で電極電位の差が大きいと、局部電池の形成によって過度のエッチングが起こる。しかるに本発明では、保護用マスクによって、下層側薄膜と上層側薄膜とが接触した状態で下層側薄膜および上層側薄膜の双方が処理液に接する状態を回避できる。従って、下層側薄膜および上層側薄膜に局部電池による過度の溶解が発生しないので、同一基板上に、異なる導電材料からなる導電パターンを所望の形状、あるいは膜厚さに形成することができる。
【0011】
本発明において、前記上層側薄膜は、例えば、前記エッチング工程により前記下層側薄膜から離間した位置に上層側薄膜パターンを形成するための薄膜である。この場合、前記保護用マスク形成工程では、前記上層側薄膜パターンの表面側全体を覆い、かつ、前記上層側薄膜パターンの形成予定領域を避けた領域に前記保護用マスクを形成することが好ましい。このように構成すると、前記エッチング工程を行った後、前記保護用マスクを除去することができる。
【0012】
本発明において、前記上層側薄膜は、前記エッチング工程により前記下層側薄膜に一部が重なる上層側薄膜パターンを形成するための薄膜であってもよく、この場合、前記保護用マスク形成工程では、前記下層側薄膜の表面側のうち、前記上層側薄膜パターンの形成予定領域を避けた領域に前記保護用マスクを形成することが好ましい。このように構成すると、前記エッチング工程を行った後、前記保護用マスクを除去することができる。
【0013】
本発明においては、前記エッチング工程の後、前記パターニング用マスクを除去する剥離工程において、前記保護用マスクを同時に除去することが好ましい。
【0014】
本発明に係る薄膜パターンの形成方法を用いて薄膜パターンを形成した前記基板については、例えば、電気光学装置の製造方法において、電気光学物質を保持する電気光学装置用基板として用いる。
【0015】
本発明において、前記電気光学物質は、例えば、前記電気光学装置用基板と、該電気光学装置用基板に対向配置された基板との間に保持された液晶である。
【0016】
また、本発明は、前記電気光学物質としてのエレクトロルミネッセンス材料が前記電気光学装置用基板上に形成された電気光学装置を製造する際にも適用することができる。
【0017】
本発明に係る電気光学装置は、携帯電話機、モバイルコンピュータなどの電子機器に搭載される。
【0018】
【発明の実施の形態】
図面を参照して、本発明の実施の形態を説明する。
【0019】
[実施の形態1]
図1(A)〜(F)は、本発明の実施の形態1に係る薄膜パターンの形成方法を示す説明図であり、各図の右側には平面図を示し、左側には断面図を示してある。
【0020】
本形態では、まず、図1(A)に示すように、成膜工程、フォトリソグラフィ工程、およびエッチング工程によって、基板1の表面に下層側薄膜パターン2(下層側薄膜)を形成する(下層側薄膜形成工程)。
【0021】
次に、図1(B)に示すように、フォトリソグラフィ技術を利用して、感光性樹脂により、下層側薄膜パターン2全体を覆う保護用マスク3を形成した後、この保護用マスク3に対して熱処理を行う(保護用マスク形成工程)。
【0022】
ここで、保護用マスク3は、下層側薄膜パターン2の表面側全体を覆い、かつ、後述する上層側薄膜パターンの形成予定領域を避けた領域に形成する。
【0023】
次に、図1(C)に示すように、保護用マスク3の上層側に対して、基板1の表面全体に、上層側薄膜パターンを形成するための上層側薄膜4を形成する(上層側薄膜形成工程)。
【0024】
次に、図1(D)に示すように、フォトリソグラフィ技術を利用して、感光性樹脂により、上層側薄膜4の表面に上層側薄膜パターンを形成するためのパターニング用マスク5を形成する(パターニング用マスク形成工程)。
【0025】
次に、図1(E)に示すように、パターニング用マスク5から露出している上層側薄膜4をエッチングによりパターニングして上層側薄膜パターン6を形成する(エッチング工程)。
【0026】
次に、図1(F)に示すように、有機系の剥離液を用いてパターニング用マスク5を除去する(剥離工程)。その際、保護用マスク3は、下層側薄膜パターン2の表面側全体を覆い、かつ、上層側薄膜パターン6の形成領域を避けた領域に形成してあるので、上層側薄膜パターン6から露出している保護用マスク3を同時に除去することができる。その結果、基板1には、下層側薄膜パターン2と上層側薄膜パターン6とを離間した位置に形成することができる。
【0027】
このようにして、上層側薄膜4に対するエッチングにより上層側薄膜パターン6を形成する際、そのエッチング条件が上層側薄膜4と下層側薄膜パターン2とに対するエッチング選択性の低い場合でも、本形態では、下層側薄膜パターン2を保護用マスク5で覆っておくため、下層側薄膜パターン2がエッチングされてしまうことを防止できる。従って、下層側薄膜パターン2を所望の形状、あるいは膜厚さに維持することができる。
【0028】
また、本形態では、保護用マスク形成工程において、保護用マスク3を形成した後、熱処理を行う。このため、上層側薄膜4を真空雰囲気内で形成する場合でも、保護用マスク3から残留溶剤や低分子成分が放出されないので、上層側薄膜4の膜質を低下させることがない。さらに、上層側薄膜4を形成する際、保護用マスク3に熱が加わった場合でも、保護用マスク3において、過度な反応の進行、劣化、体積収縮などに起因する表面の皺などが発生しないので、保護用マスク3の表面に上層側薄膜4を形成した際、上層側薄膜4に浮きや剥がれが発生しない。
【0029】
また、本形態では、保護用マスク3およびパターニング用マスク5がいずれも、感光性樹脂からなるので、パターニング用マスク5を除去する剥離工程において、上層側薄膜パターン6から露出している保護用マスク3を同時に除去する。従って、2つのマスクを除去するための工程が1回で済むという利点がある。
【0030】
なお、本形態の薄膜パターンの形成方法は、薄膜(下層側薄膜パターン2および上層側薄膜4)が導電膜であるか絶縁膜であるかにかかわらず、また、エッチング方法がウエットエッチングであるかドライエッチングであるかにかからず、適用することができる。また、本形態の薄膜パターンの形成方法は、2つの薄膜(下層側薄膜パターン2および上層側薄膜4)が異なる材料であるか同一材料であるかにかかわらず、適用することができる。
【0031】
ここで、下層側薄膜パターン2および上層側薄膜4が導電膜である場合、本形態では、保護用マスク3が形成されているので、局部電池作用に起因する過度の溶解が発生しない。
【0032】
すなわち、基板1は、上層側薄膜4から上層側薄膜パターン6をウエットエッチングにより形成するときのエッチング液、パターニング用マスク5を形成するときのアルカリ系現像液、洗浄液などの処理液に浸漬されるが、上層側薄膜4のピンホール、上層側薄膜4の段差切れ、あるいはエッチングの進行などに起因して下層側薄膜パターン2が処理液に接触すると、下層側薄膜パターン2および上層側薄膜4は、一部が接触した状態で双方が処理液に接することになり、下層側薄膜パターン2を構成する導電材料と、上層側薄膜4を構成する導電材料との間で電極電位の差が大きいと、局部電池の形成によって過度のエッチングが起こる。しかるに本形態では、下層側薄膜パターン2に対して上層側薄膜4が重なった状態にあるが、下層側薄膜パターン2と上層側薄膜4の層間に保護用マスク3が形成されており、下層側薄膜パターン2と上層側薄膜4とは、直接、接触してはいない。それ故、上層側薄膜4のピンホール、上層側薄膜4の段差切れ、上層側薄膜4に対するエッチングの進行などによって下地が露出した場合でも、下層側薄膜パターン2と上層側薄膜4とが接触した状態で下層側薄膜パターン2および上層側薄膜4の双方が処理液に接する状態を回避できる。従って、下層側薄膜パターン2を構成する導電材料と、上層側薄膜4を構成する導電材料との間で電極電位に大きな差があったとしても、下層側薄膜パターン2と上層側薄膜4との間に局部電池が形成されないので、電極電位的に卑な薄膜が過エッチングされることはない。また、エッチング工程の後、洗浄液に基板1が浸漬されても、下層側薄膜パターン2と上層側薄膜パターン6が離間しているので、局部電池が形成されない。それ故、下層側薄膜パターン2および上層側薄膜パターン6を所望の形状、および厚さに形成することができる。
【0033】
[実施の形態2]
実施の形態1では、下層側薄膜パターン2と上層側薄膜パターン6とが平面的に離間した位置に形成されていたが、以下に説明するように、下層側薄膜パターン2と上層側薄膜パターン6とが部分的に重なる場合にも本発明を適用することができる。
【0034】
図2(A)〜(F)は、本発明の実施の形態2に係る薄膜パターンの形成方法を示す説明図であり、各図の右側には平面図を示し、左側には断面図を示してある。
【0035】
本形態では、まず、図2(A)に示すように、成膜工程、フォトリソグラフィ工程、およびエッチング工程によって、基板1の表面に下層側薄膜パターン2(下層側薄膜)を形成する(下層側薄膜形成工程)。
【0036】
次に、図2(B)に示すように、フォトリソグラフィ技術を利用して、感光性樹脂により、下層側薄膜パターン2を部分的に覆う保護用マスク3を形成した後、保護用マスク3に対して熱処理を行う(保護用マスク形成工程)。
【0037】
ここで、下層側薄膜パターン2の表面側のうち、後述する上層側薄膜パターンの形成予定領域を避けた領域に保護用マスク3を形成する。
【0038】
次に、図2(C)に示すように、保護用マスク3の上層側に対して、基板1の表面全体に、上層側薄膜パターンを形成するための上層側薄膜4を形成する(上層側薄膜形成工程)。
【0039】
次に、図2(D)に示すように、フォトリソグラフィ技術を利用して、感光性樹脂により、上層側薄膜4の表面に上層側薄膜パターンを形成するためのパターニング用マスク5を形成する(パターニング用マスク形成工程)。この際、下層側薄膜パターン2の一部と平面的に重なるようにパターニング用マスク5を形成する。
【0040】
次に、図2(E)に示すように、パターニング用マスク5から露出している上層側薄膜4をエッチングによりパターニングして上層側薄膜パターン6を形成する(エッチング工程)。
【0041】
次に、図2(F)に示すように、パターニング用マスク5を除去する(剥離工程)。その際、保護用マスク3は、下層側薄膜パターン2の表面側のうち、上層側薄膜パターン6の形成予定領域を避けた領域に形成してあるので、上層側薄膜パターン6から露出している保護用マスク3を同時に除去することができる。その結果、基板1には、下層側薄膜パターン2と上層側薄膜パターン6とを一部重ねて形成することができる。
【0042】
このようにして、上層側薄膜4に対するエッチングにより上層側薄膜パターン6を形成する際、本形態でも、実施の形態1と同様、下層側薄膜パターン2を保護用マスク5で覆っておくため、エッチング条件が上層側薄膜4と下層側薄膜パターン2とに対するエッチング選択性の低い場合でも、下層側薄膜パターン2がエッチングされてしまうことを防止できる。従って、下層側薄膜パターン2を所望の形状、あるいは膜厚さに維持することができる。
【0043】
また、本形態でも、実施の形態1と同様、保護用マスク形成工程において、保護用マスク3を形成した後、熱処理を行う。このため、上層側薄膜4を真空雰囲気内で形成する場合でも、保護用マスク3から残留溶剤や低分子成分が放出されないので、上層側薄膜4の膜質を低下させることがない。さらに、上層側薄膜4を形成する際、保護用マスク3に熱が加わった場合でも、保護用マスク3において、過度な反応の進行、劣化、体積収縮などに起因する表面の皺などが発生しないので、保護用マスク3の表面に上層側薄膜4を形成した際、上層側薄膜4に浮きや剥がれが発生しない。
【0044】
また、本形態では、保護用マスク3およびパターニング用マスク5がいずれも、感光性樹脂からなるので、パターニング用マスク5を除去する剥離工程において、上層側薄膜パターン6から露出している保護用マスク3を同時に除去する。従って、2つのマスクを除去するための工程が1回で済むという利点がある。
【0045】
なお、本形態の薄膜パターンの形成方法も、実施の形態1と同様、薄膜(下層側薄膜パターン2および上層側薄膜4)が導電膜であるか絶縁膜であるかにかかわらず、また、エッチング方法がウエットエッチングであるかドライエッチングであるかにかからず、適用することができる。また、本形態の薄膜パターンの形成方法は、2つの薄膜(下層側薄膜パターン2および上層側薄膜4)が異なる材料であるか同一材料であるかにかかわらず、適用することができる。
【0046】
ここで、下層側薄膜パターン2および上層側薄膜4が導電膜である場合、本形態では、保護用マスク3が形成されているので、実施の形態1と同様、局部電池作用に起因する過度の溶解が発生しない。
【0047】
すなわち、基板1は、上層側薄膜4から上層側薄膜パターン6をウエットエッチングにより形成するときのエッチング液、パターニング用マスク5を形成するときのアルカリ系現像液、洗浄液などの処理液に浸漬される。その際、基板1上には、下層側薄膜パターン2に対して上層側薄膜4が重なった状態にあるが、下層側薄膜パターン2と上層側薄膜4の層間に保護用マスク3が形成されており、下層側薄膜パターン2と上層側薄膜4とは、部分的にしか接触してはいない。それ故、上層側薄膜4のピンホール、上層側薄膜4の段差切れ、上層側薄膜4に対するエッチングの進行などによって下地が露出したとしても、この露出部分が保護用マスク3が形成されている領域である限り、下層側薄膜パターン2と上層側薄膜4とが接触した状態で下層側薄膜パターン2および上層川導電膜4の双方が処理液に接する状態を回避できる。従って、下層側薄膜パターン2と上層側薄膜4との間に局部電池が形成されない。従って、局部電池作用によって、電極電位的に卑な薄膜が過エッチングされることはないので、下層側薄膜パターン2および上層側薄膜パターン6を所望の形状、および厚さに形成することができる。
【0048】
[電気光学装置への適用例]
(全体構成)
図3は、本発明が適用される電気光学装置(液晶装置)の電気的構成を示すブロック図である。図4および図5はそれぞれ、電気光学装置の構成を示す斜視図、および断面図である。図6は、電気光学装置において、TFD(Thin Film Diod)素子を含む数画素分のレイアウトを示す平面図であり、図7(A)、(B)はそれぞれ、そのA−A’線に沿って示す断面図、およびTFD素子の斜視図である。
【0049】
図3に示すように、本形態の電気光学装置100では、複数本の走査線51が行(X)方向に延在して形成され、また、複数本のデータ線52が列(Y)方向に延在して形成されるとともに、走査線51とデータ線52との各交差において画素53が形成されている。各画素53は、液晶表示要素(液晶層)54と二端子型アクティブ素子たるTFD素子56との直列接続からなり、液晶層54が走査線51の側に、TFD素子56がデータ線52の側に、それぞれ接続されている。また、各走査線51は、走査線駆動回路57によって駆動される一方、各データ線52は、データ線駆動回路58によって駆動される構成となっている。
【0050】
このような電気光学装置100は、図4に示すように、一対の透光性基板を有し、そのうちの一方の基板は、アクティブ素子が形成された素子側基板200であり、他方の基板は、素子側基板200に対向する対向基板300である。ここで、電気光学装置100では、COG(Chip On Glass)技術により、素子側基板200の表面に直接、液晶駆動用IC(ドライバ)250が実装されて、液晶駆動用IC250の各出力端子が、データ線51のそれぞれに接続されている。同様に、対向基板300の表面にも直接、液晶駆動用IC350が実装されて、液晶駆動用IC350の各出力端子が、走査線51のそれぞれに接続されている。
【0051】
なお、COG技術に限られず、それ以外の技術を用いて、ICチップと液晶装置とが接続された構成としても良い。例えば、TAB(Tape Automated Bonding)技術を用いて、FPC(Flexible Printed Circuit)の上にICチップがボンディングされたTCP(Tape Carrier Package)を電気光学装置に電気的に接続する構成としても良い。また、ICチップをハード基板にボンディングするCOB(Chip On Board)技術を用いても良い。
【0052】
素子側基板200の内側表面には、図5および図6に示されるように、複数本のデータ線52と、それらのデータ線52に接続される複数のTFD素子56と、TFD素子56と1対1に接続される画素電極66とが形成されている。ここで、各データ線52は、図5において紙面に対して垂直方向に延在して形成される一方、TFD素子56および画素電極66は、ドットマトリクス状に配列している。そして、画素電極66などの表面には、一軸配向処理、例えばラビング処理が施された配向膜59が形成されている。
【0053】
図5に示すように、対向基板300の内側表面には、カラーフィルタ308が形成されて、「R」、「G」、「B」の3色の着色層を構成している。なお、これら3色の着色層の隙間には、ブラックマトリクス309が形成されて、着色層の隙間からの入射光を遮蔽する構成となっている。カラーフィルタ308およびブラックマトリクス309の表面にはオーバーコート層310が形成され、さらに、その表面には、走査線51として機能する対向電極312が、データ線212と直交する方向に形成されている。さらに、対向電極312の表面には、ラビング処理が施された配向膜314が形成されている。なお、配向膜59、314は、一般にポリイミド等から形成される。
【0054】
素子側基板200と対向基板300とは、スペーサ(図示省略)を含むシール材104によって一定の間隙を保って接合されるとともに、この間隙に、液晶105が封入された構成となっている。また、素子側基板200の外側表面には、配向膜59へのラビング方向に対応した光軸を有する偏光板317が貼着されている。これに対して、対向基板300の外側表面には、配向膜314へのラビング方向に対応した光軸を有する偏光板217が貼着されている。
【0055】
図6および図7において、TFD素子56は、素子基板200の表面に成膜された下地層61の上に形成された第1のTFD素子56a、および第2のTFD素子56bからなる2つのTFD素子要素によって、いわゆるBack−to−Back構造として構成されている。このため、TFD素子56は、電流−電圧の非線形特性が正負双方向にわたって対称化されている。下地層61は、例えば、厚さが50〜200nm程度の酸化タンタル(Ta2O5)によって構成されている。
【0056】
第1のTFD素子56a、および第2のTFD素子56bは、第1金属層62と、この第1金属層62の表面に形成された絶縁膜63と、絶縁膜63の表面に互いに離間して形成された第2金属層64a、64bとによって構成されている。第1金属層62は、例えば、厚さが100〜500nm程度のTa単体膜、Ta合金膜等によって形成され、絶縁膜63は、例えば、陽極酸化法によって第1金属層62の表面を酸化することによって形成された厚さが10〜35nmの酸化タンタル(Ta2O5)である。
【0057】
第2金属層64a、64bは、例えばクロム(Cr)等といった金属膜によって50〜300nm程度の厚さに形成されている。第2金属層64aは、そのままデータ線52の第3層52cとなり、他方の第2金属層64bは、ITO(Indium Tin Oxide)等といった透明導電材からなる画素電極66に接続されている。
【0058】
ここで、本形態では、データ線52の電気的抵抗を下げるために、第3層52cの上層には、さらに第4層57としてのアルミニウム膜が形成されている。
【0059】
なお、画素電極66は、透過型として用いられる場合には、ITO(Indium Tin Oxide)などの透明性金属膜から形成される一方、反射型として用いられる場合には、銀などの反射率の大きな反射性金属膜から形成される。なお、画素電極66は、反射型であってもITOなどの透明性金属から形成される場合もある。この場合には、反射層としての反射性金属が形成された後に直接、あるいはカラーフィルタ層を介して、透明性金属からなる画素電極66が形成される。一方、半透過・半反射型として用いられる場合には、反射層を極く薄く形成して半透過鏡とするか、あるいは、スリットが設けられる構成となる。
【0060】
また、素子基板200自体は、例えば、石英やガラスなどの絶縁性を有するものが用いられる。なお、透過型として用いる場合には、透明であることも素子基板200の要件となるが、反射型として用いる場合には、透明であることが要件にならない。また、図7において、素子基板200の表面に下地層61が設けられる理由は、熱処理により、第1金属膜62が下地から剥離しないようにするとともに、第1金属膜62に不純物が拡散しないようにするためである。したがって、これが問題とならない場合には、下地層61は省略可能である。
【0061】
なお、TFD素子56は、ダイオード素子としての一例であり、他に、酸化亜鉛(ZnO)バリスタや、MSI(Metal Semi Insulator)などを用いた素子や、これらの素子を、単体、または、逆向きに直列接続もしくは並列接続したものなどが適用可能である。
【0062】
(電気光学装置の製造方法)
図8ないし図11を参照して、本形態の電気光学装置の製造工程のうち、素子基板200の製造工程を説明する。
【0063】
図8、図9、図10および図11はそれぞれ、図4および図5に示す素子基板200の製造方法を示す工程図である。なお、素子基板200を製造する場合、通常は、各電気光学装置100のサイズに応じた単品の基板を複数枚、多数取りできる大型の元基板の状態でTFD素子56などの各要素の形成を行うが、以下の説明では、単品の基板と元基板とを区別せず、素子基板200と称する。
【0064】
まず、図8(A)に示す下地層形成工程において、素子基板200の表面にTa酸化物、例えば、Ta2O5を一様な厚さに成膜して下地層61を形成する。
【0065】
次に、図8(B)に示す第1金属層形成工程において、例えば、下地層61上にTaをスパッタリング等によって一様な厚さで成膜し、さらにフォトリソグラフィ技術を用いてデータ線52の第1層52a、および第1金属層62などを同時に形成する。このとき、データ線52の第1層52aと第1金属層62とはブリッジ部69で繋がっている。
【0066】
次に、図8(C)に示す絶縁層形成工程において、データ線52の第1層52aを陽極として陽極酸化処理を行い、そのデータ線52の第1層52aの表面および第1金属層62の表面に絶縁膜である陽極酸化膜を一様な厚さで形成する。これにより、データ線52の第2層52bとなる絶縁膜が形成されるとともに、第1のTFD素子56aおよび第2のTFD素子56bの絶縁膜63が形成される。
【0067】
次に、図9(A)に示す第2金属層形成工程において、Crをスパッタリング等によって一様な厚さで成膜した後、フォトリソグラフィ技術を利用して、データ線52の第3層52c、第1のTFD素子56aの第2金属層64a、および第2のTFD素子56bの第2金属層64bを形成すると共に、ブリッジ部69(図8を参照)を素子基板200から除去する。
【0068】
以上により、能動素子であるTFD素子56が形成される。
【0069】
次に、図9(B)に示す下地層除去工程において、画素電極66の形成予定領域の下地層61を除去した後、図9(C)に示す電極形成工程において、画素電極66を形成するためのITO膜をスパッタリング等によって一様な厚さで成膜し、さらに、フォトリソグラフィ技術により、1画素分の大きさに相当する所定形状の画素電極66(下層側薄膜)をその一部が第2金属層64bと重なるように形成する。これらの一連の工程により、図4および図5に示すTFD素子56および画素電極66が形成される。
【0070】
次に、本形態では、データ線52の電気的抵抗を下げるために、第3層52cの上層に、前記の実施の形態1と同様な方法により第4層57としてのアルミニウム膜を形成する(図7を参照)。
【0071】
それには、まず、図10(A)に示す保護用マスク形成工程において、フォトリソグラフィ技術を利用して、感光性樹脂により、ITO膜からなる画素電極66(下層側薄膜)の全体を覆う保護用マスク3を形成した後、この保護用マスク3に熱処理を行う(保護用マスク形成工程)。
【0072】
次に、図10(B)に示す導電膜形成工程において、保護用マスク3の上層側に、データ線52の第4層57(上層側薄膜パターン)を構成するための上層側薄膜4(アルミニウム膜)を形成する。
【0073】
次に、図11(A)に示すパターニング用マスク形成工程において、フォトリソグラフィ技術を利用して、感光性樹脂により、上層側薄膜4の表面に、データ線52の第4層57(上層側薄膜パターン)を形成するためのパターニング用マスク5を形成する。
【0074】
次に、図11(B)に示すエッチング工程においてに、パターニング用マスク5から露出している上層側薄膜4をドライエッチングによりパターニングしてデータ線52の第4層57(上層側薄膜パターン)を形成する。
【0075】
しかる後に、剥離工程において、パターニング用マスク5を除去するとともに、データ線52の第4層57から露出している保護用マスク3を同時に除去する。
【0076】
そして、図5に示すように、素子基板200の表面にポリイミド、ポリビニルアルコール等を一様な厚さに形成することによって配向膜59を形成した後、配向膜57に対してラビング処理その他の配向処理を行う。その結果、素子基板200が完成する。
【0077】
このようにして素子基板200を製造する際、上層側薄膜4に対するエッチング条件が、アルミニウムからなる上層側薄膜4と、ITO膜からなる画素電極66(下層側薄膜パターン)とに対するエッチング選択性が低い場合でも、本形態では、画素電極66を保護用マスク5で覆っておくため、画素電極6がエッチングされてしまうことを防止でき、かつ、アルミニウムからなる上層側薄膜4と、ITO膜からなる画素電極66との間に局部電池が構成されないなど、実施の形態1と同様な効果を奏する。
【0078】
なお、素子基板200を製造する際、実施の形態2で説明した方法を採用した場合も、画素電極6を所望の形状、あるいは膜厚さに維持することができる。
【0079】
また、本発明は、薄膜(下層側薄膜および上層側薄膜)が導電膜であるか絶縁膜であるかにかかわらず、また、エッチング方法がウエットエッチングであるかドライエッチングであるかにかからず、適用することができる。また、本形態の薄膜パターンの形成方法は、2つの薄膜(下層側薄膜および上層側薄膜)が異なる材料であるか同一材料であるかにかかわらず、適用することができる。従って、画素電極66を形成した後、データ線52の第4層57を形成する場合に限らず、その他の薄膜パターンを形成する場合に適用することができる。
【0080】
[その他の実施の形態]
上記形態では、アクティブ素子としてTFD素子を用いた電気光学装置100の素子基板200に対してデータ線52の第4層57を形成するのに本発明を適応したが、図12および図13を参照して以下に説明するいずれの電気光学装置においても、同一基板上に多数の薄膜パターンが形成されるので、これらの電気光学装置を製造するのに本発明を適用してもよい。
【0081】
図12は、画素スイッチング素子として薄膜トランジスタ(TFT/ThinFilm Transistor))を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。図13は、電気光学物質として電荷注入型の有機薄膜を用いたエレクトロルミネセンス素子を備えたアクティブマトリクス型電気光学装置のブロック図である。
【0082】
図12に示すように、画素スイッチング素子としてTFTを用いたアクティブマトリクス型液晶装置からなる電気光学装置1bでは、マトリクス状に形成された複数の画素の各々に、画素電極9aを制御するための画素スイッチング用のTFT30bが形成されており、画素信号を供給するデータ線6bが当該TFT30bのソースに電気的に接続されている。データ線6bに書き込む画素信号は、データ線駆動回路2bから供給される。また、TFT30bのゲートには走査線31bが電気的に接続されており、所定のタイミングで、走査線31bにパルス的に走査信号が走査線駆動回路3bから供給される。画素電極9aは、TFT30bのドレインに電気的に接続されており、スイッチング素子であるTFT30bを一定期間だけそのオン状態とすることにより、データ線6bから供給される画素信号を各画素に所定のタイミングで書き込む。このようにして画素電極9aを介して液晶に書き込まれた所定レベルの画素信号は、対向基板(図省略)に形成された対向電極との間で一定期間保持される。
【0083】
ここで、保持された画素信号がリークするのを防ぐことを目的に、画素電極9aと対向電極との間に形成される液晶容量と並列に蓄積容量70b(キャパシタ)を付加することがある。この蓄積容量70bによって、画素電極9aの電圧は、例えば、ソース電圧が印加された時間よりも3桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる電気光学装置が実現できる。なお、蓄積容量70bを形成する方法としては、容量を形成するための配線である容量線32bとの間に形成する場合、あるいは前段の走査線31bとの間に形成する場合もいずれであってもよい。
【0084】
図13に示すように、電荷注入型有機薄膜を用いたエレクトロルミネセンス素子を備えたアクティブマトリクス型電気光学装置は、有機半導体膜に駆動電流が流れることによって発光するEL(エレクトロルミネッセンス)素子、またはLED(発光ダイオード)素子などの発光素子をTFTで駆動制御するアクティブマトリクス型の表示装置であり、このタイプの表示装置に用いられる発光素子はいずれも自己発光するため、バックライトを必要とせず、また、視野角依存性が少ないなどの利点がある。
【0085】
ここに示す電気光学装置100pでは、複数の走査線3pと、この走査線3pの延設方向に対して交差する方向に延設された複数のデータ線6pと、これらのデータ線6pに並列する複数の共通給電線23pと、データ線6pと走査線3pとの交差点に対応する画素15pとが構成されている。データ線6pに対しては、シフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備えるデータ線駆動回路101pが構成されている。走査線3pに対しては、シフトレジスタおよびレベルシフタを備える走査線駆動回路104pが構成されている。
【0086】
また、画素15pの各々には、走査線3pを介して走査信号がゲート電極に供給される第1のTFT31pと、この第1のTFT31pを介してデータ線6pから供給される画像信号を保持する保持容量33pと、この保持容量33pによって保持された画像信号がゲート電極に供給される第2のTFT32pと、第2のTFT32pを介して共通給電線23pに電気的に接続したときに共通給電線23pから駆動電流が流れ込む発光素子40pとが構成されている。
【0087】
ここで、発光素子40pは、画素電極の上層側には、正孔注入層、有機エレクトロルミネッセンス材料層としての有機半導体膜、リチウム含有アルミニウム、カルシウムなどの金属膜からなる対向電極が積層された構成になっており、対向電極20pは、データ線6pなどを跨いで複数の画素15pにわたって形成されている。
【0088】
また、上述した実施形態以外にも、プラズマディスプレイ装置、FED(フィールドエミッションディスプレイ)装置、LED(発光ダイオード)表示装置、電気泳動表示装置、薄型のブラウン管、液晶シャッター等を用いた小型テレビ、デジタルマイクロミラーデバイス(DMD)などの電気光学装置にも本発明を適用してもよい。さらに、電気光学装置に限らず、半導体装置の製造に本発明を適用してもよい。
【0089】
[電子機器への搭載例]
図14は、本形態の電気光学装置を搭載した電子機器の一例としての携帯電話の構成を示す斜視図である。
【0090】
図14において、携帯電話1400は、複数の操作ボタン1402のほか、受話口1404、送話口1406とともに、電気光学装置100を備えるものである。この電気光学装置100にも、必要に応じてその背面にバックライトが設けられる。
【0091】
なお、本形態の電気光学装置を搭載可能な電子機器としては、携帯電話機の他、モバイルコンピュータ、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等などが挙げられる。
【図面の簡単な説明】
【図1】(A)〜(F)は、本発明の実施の形態1に係る薄膜パターンの形成方法を示す説明図である。
【図2】(A)〜(F)は、本発明の実施の形態2に係る薄膜パターンの形成方法を示す説明図である。
【図3】本発明を適用した電気光学装置(液晶装置)の電気的構成を示すブロック図である。
【図4】図3に示す電気光学装置の構成を示す斜視図である。
【図5】図3に示す電気光学装置の構成を示す断面図である。
【図6】図3に示す電気光学装置において、TFD素子を含む数画素分のレイアウトを示す平面図である。
【図7】(A)、(B)は、図6のA−A’線に沿って示す断面図、およびTFD素子の斜視図である。
【図8】図3に示す電気光学装置に用いた素子基板の製造方法を示す工程図である。
【図9】図3に示す電気光学装置に用いた素子基板の製造方法を示す工程図である。
【図10】図3に示す電気光学装置に用いた素子基板の製造方法を示す工程図である。
【図11】図3に示す電気光学装置に用いた素子基板の製造方法を示す工程図である。
【図12】画素スイッチング素子として薄膜トランジスタを用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。
【図13】電気光学物質として電荷注入型の有機薄膜を用いたエレクトロルミネセンス素子を備えたアクティブマトリクス型電気光学装置のブロック図である。
【図14】本発明に係る電気光学装置を搭載した電子機器の一例たる携帯電話機の説明図である。
【図15】(A)〜(E)は、従来の薄膜パターンの形成方法を示す説明図である。
【符号の説明】
1 基板、2 下層側薄膜パターン(下層側薄膜)、3 保護用マスク、4 上層側薄膜、5 パターニング用マスク、6 上層側薄膜パターン[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method of forming a thin film pattern by etching an upper thin film formed on an upper layer side of a lower thin film to form a thin film pattern, and a method of forming a thin film pattern on a substrate for holding an electro-optical material. The present invention relates to a method for manufacturing an electro-optical device used, an electro-optical device manufactured by this method, and an electronic apparatus.
[0002]
[Prior art]
When manufacturing various electro-optical devices and semiconductor devices, a plurality of types of thin film patterns are sequentially formed on the same substrate using a semiconductor process. That is, after forming a lower layer thin film pattern 2 (lower layer thin film) on the surface of the
[0003]
[Problems to be solved by the invention]
However, in the method of forming a thin film pattern described with reference to FIG. 15, when the upper
[0004]
When both the lower
[0005]
In view of the above problems, an object of the present invention is to provide a thin film pattern forming method capable of forming a suitable thin film pattern from two thin films formed on the same substrate, and a method of forming a thin film pattern on a substrate by using this method. An object of the present invention is to provide a method of manufacturing an electro-optical device used for holding an optical substance, an electro-optical device manufactured by the method, and an electronic apparatus.
[0006]
[Means for Solving the Problems]
In order to solve the above problems, in the present invention, a lower layer thin film forming step of forming a lower layer thin film, an upper layer thin film forming step of forming an upper layer thin film on the upper layer side of the lower layer thin film, An etching step of forming a patterning mask made of a photosensitive resin on the surface of the upper-layer thin film and etching the upper-layer thin film. Forming a protective mask made of a photosensitive resin covering the lower layer thin film by performing a protective mask forming step of performing a heat treatment on the protective mask, and then performing the upper layer thin film forming step. And
[0007]
In the present invention, when etching the upper thin film, since the lower thin film is covered with a protective mask, for example, the etching is performed on the upper thin film under conditions of low etching selectivity with the lower thin film. Even in this case, the lower thin film is not etched. Further, in the present invention, in the protective mask forming step, heat treatment is performed after forming the protective mask. For this reason, even when the upper thin film is formed in a vacuum atmosphere, the residual solvent and low molecular components are not released from the protective mask, so that the film quality of the upper thin film does not deteriorate. In addition, even when heat is applied to the protective mask when forming the upper layer side thin film, the protective mask does not undergo excessive reaction, deterioration, volume shrinkage, etc. When the upper layer-side thin film is formed on the surface of the mask for use, the upper layer-side thin film does not float or peel off.
[0008]
The present invention can be applied regardless of whether the thin film is a conductive film or an insulating film, and regardless of whether the etching method is wet etching or dry etching. Further, the present invention can be applied regardless of whether the upper thin film and the lower thin film are made of different materials or the same material.
[0009]
Here, when the upper thin film and the lower thin film are conductive films, in the present invention, since a protective mask is formed, excessive dissolution due to the local battery action does not occur.
[0010]
That is, the substrate is immersed in a processing solution such as an etching solution for forming an upper layer thin film pattern from an upper layer thin film by wet etching, a developing solution for forming a patterning mask, and a cleaning solution. When the lower thin film comes into contact with the processing liquid due to a pinhole, a step in the upper thin film, or the progress of etching, both the lower thin film and the upper thin film are exposed to the processing liquid in a partially contacted state. If the conductive material forming the lower thin film and the conductive material forming the upper thin film have a large difference in electrode potential, excessive etching occurs due to the formation of a local battery. However, in the present invention, the state in which both the lower-layer thin film and the upper-layer thin film are in contact with the processing liquid while the lower-layer thin film is in contact with the upper-layer thin film can be avoided by the protective mask. Therefore, since excessive dissolution by the local battery does not occur in the lower thin film and the upper thin film, conductive patterns made of different conductive materials can be formed in a desired shape or thickness on the same substrate.
[0011]
In the present invention, the upper thin film is, for example, a thin film for forming an upper thin film pattern at a position separated from the lower thin film by the etching step. In this case, it is preferable that in the protective mask forming step, the protective mask is formed in a region that covers the entire surface side of the upper layer thin film pattern and avoids a region where the upper layer thin film pattern is to be formed. With this configuration, the protective mask can be removed after performing the etching step.
[0012]
In the present invention, the upper thin film may be a thin film for forming an upper thin film pattern that partially overlaps the lower thin film by the etching step. In this case, in the protective mask forming step, It is preferable that the protection mask is formed in a region of the surface of the lower layer-side thin film other than a region where the upper layer-side thin film pattern is to be formed. With this configuration, the protective mask can be removed after performing the etching step.
[0013]
In the present invention, it is preferable that, after the etching step, in the peeling step of removing the patterning mask, the protective mask be removed at the same time.
[0014]
The substrate on which a thin film pattern is formed by using the method for forming a thin film pattern according to the present invention is used, for example, as a substrate for an electro-optical device for holding an electro-optical material in a method for manufacturing an electro-optical device.
[0015]
In the present invention, the electro-optical material is, for example, a liquid crystal held between the electro-optical device substrate and a substrate opposed to the electro-optical device substrate.
[0016]
Further, the present invention can be applied to a case of manufacturing an electro-optical device in which an electroluminescent material as the electro-optical material is formed on the electro-optical device substrate.
[0017]
The electro-optical device according to the present invention is mounted on an electronic device such as a mobile phone and a mobile computer.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
Embodiments of the present invention will be described with reference to the drawings.
[0019]
[Embodiment 1]
1 (A) to 1 (F) are explanatory views showing a method for forming a thin film pattern according to
[0020]
In this embodiment, first, as shown in FIG. 1A, a lower layer thin film pattern 2 (lower layer thin film) is formed on the surface of a
[0021]
Next, as shown in FIG. 1B, a
[0022]
Here, the
[0023]
Next, as shown in FIG. 1C, an upper layer
[0024]
Next, as shown in FIG. 1D, a
[0025]
Next, as shown in FIG. 1E, the upper layer
[0026]
Next, as shown in FIG. 1F, the
[0027]
In this manner, when the upper layer
[0028]
In the present embodiment, in the protective mask forming step, heat treatment is performed after the
[0029]
Further, in this embodiment, since both the
[0030]
The method of forming a thin film pattern according to this embodiment is based on whether the thin film (the lower
[0031]
Here, when the lower layer-side
[0032]
That is, the
[0033]
[Embodiment 2]
In the first embodiment, the lower thin-
[0034]
2 (A) to 2 (F) are explanatory views showing a method for forming a thin film pattern according to
[0035]
In the present embodiment, first, as shown in FIG. 2A, a lower layer thin film pattern 2 (lower layer thin film) is formed on the surface of the
[0036]
Next, as shown in FIG. 2B, a
[0037]
Here, the
[0038]
Next, as shown in FIG. 2C, an upper layer
[0039]
Next, as shown in FIG. 2D, a
[0040]
Next, as shown in FIG. 2E, the upper
[0041]
Next, as shown in FIG. 2F, the
[0042]
When the upper layer
[0043]
Also in this embodiment, as in the first embodiment, a heat treatment is performed after forming the
[0044]
Further, in this embodiment, since both the
[0045]
Note that, similarly to the first embodiment, the method of forming a thin film pattern according to the present embodiment also includes etching regardless of whether the thin film (the lower
[0046]
Here, when the lower layer-side
[0047]
That is, the
[0048]
[Example of application to electro-optical device]
(overall structure)
FIG. 3 is a block diagram showing an electrical configuration of an electro-optical device (liquid crystal device) to which the present invention is applied. 4 and 5 are a perspective view and a sectional view, respectively, showing the configuration of the electro-optical device. FIG. 6 is a plan view showing a layout of several pixels including a TFD (Thin Film Diode) element in the electro-optical device, and FIGS. 7A and 7B are respectively taken along the line AA ′. FIG. 2 is a cross-sectional view shown in FIG.
[0049]
As shown in FIG. 3, in the electro-
[0050]
As shown in FIG. 4, such an electro-
[0051]
The configuration is not limited to the COG technology, and the IC chip and the liquid crystal device may be connected by using other technologies. For example, a configuration may be used in which a tape carrier package (TCP) in which an IC chip is bonded on a flexible printed circuit (FPC) is electrically connected to an electro-optical device by using TAB (tape automated bonding) technology. Alternatively, a COB (Chip On Board) technique for bonding an IC chip to a hard substrate may be used.
[0052]
As shown in FIGS. 5 and 6, on the inner surface of the element-
[0053]
As shown in FIG. 5, a
[0054]
The element-
[0055]
6 and 7, the
[0056]
The
[0057]
The
[0058]
Here, in the present embodiment, an aluminum film as the
[0059]
The
[0060]
Further, as the
[0061]
The
[0062]
(Method of manufacturing electro-optical device)
With reference to FIG. 8 to FIG. 11, the manufacturing process of the
[0063]
8, 9, 10, and 11 are process diagrams showing a method for manufacturing the
[0064]
First, in a base layer forming step shown in FIG. 8A, a
[0065]
Next, in a first metal layer forming step shown in FIG. 8B, for example, Ta is formed to a uniform thickness on the
[0066]
Next, in the insulating layer forming step shown in FIG. 8C, anodizing treatment is performed using the
[0067]
Next, in the second metal layer forming step shown in FIG. 9A, after forming Cr to a uniform thickness by sputtering or the like, the
[0068]
Thus, the
[0069]
Next, in a base layer removing step shown in FIG. 9B, after removing the
[0070]
Next, in the present embodiment, in order to reduce the electrical resistance of the
[0071]
First, in a protective mask forming step shown in FIG. 10A, a protective resin for covering the entire pixel electrode 66 (lower side thin film) made of an ITO film with a photosensitive resin by using a photolithography technique. After forming the
[0072]
Next, in a conductive film forming step shown in FIG. 10B, the upper layer thin film 4 (aluminum) for forming the fourth layer 57 (upper layer thin film pattern) of the
[0073]
Next, in the patterning mask forming step shown in FIG. 11A, the
[0074]
Next, in the etching step shown in FIG. 11B, the upper layer
[0075]
Thereafter, in the peeling step, the
[0076]
Then, as shown in FIG. 5, after forming an
[0077]
When the
[0078]
When manufacturing the
[0079]
In addition, the present invention is applicable to the thin film (lower layer thin film and upper layer thin film) irrespective of whether the thin film is a conductive film or an insulating film, and whether the etching method is wet etching or dry etching. , Can be applied. Further, the method for forming a thin film pattern according to the present embodiment can be applied regardless of whether the two thin films (lower-layer thin film and upper-layer thin film) are made of different materials or the same material. Therefore, the present invention can be applied not only to the case where the
[0080]
[Other embodiments]
In the above embodiment, the present invention is applied to the formation of the
[0081]
FIG. 12 is a block diagram schematically illustrating a configuration of an electro-optical device including an active matrix type liquid crystal device using a thin film transistor (TFT / Thin Film Transistor) as a pixel switching element. FIG. 13 is a block diagram of an active matrix type electro-optical device provided with an electroluminescence element using a charge injection type organic thin film as an electro-optical material.
[0082]
As shown in FIG. 12, in an electro-optical device 1b composed of an active matrix type liquid crystal device using a TFT as a pixel switching element, each of a plurality of pixels formed in a matrix has a pixel for controlling a pixel electrode 9a. A switching
[0083]
Here, for the purpose of preventing the held pixel signal from leaking, a
[0084]
As shown in FIG. 13, an active matrix type electro-optical device including an electroluminescence element using a charge injection type organic thin film is an EL (electroluminescence) element which emits light when a drive current flows through an organic semiconductor film, or This is an active matrix type display device in which a light emitting element such as an LED (light emitting diode) element is driven and controlled by a TFT. Since the light emitting elements used in this type of display device emit light by themselves, they do not require a backlight. In addition, there is an advantage that viewing angle dependency is small.
[0085]
In the electro-
[0086]
Each of the
[0087]
Here, the
[0088]
In addition to the above-described embodiments, a plasma display device, an FED (field emission display) device, an LED (light emitting diode) display device, an electrophoretic display device, a thin cathode ray tube, a small television using a liquid crystal shutter, a digital microcontroller, and the like. The present invention may be applied to an electro-optical device such as a mirror device (DMD). Further, the present invention is not limited to the electro-optical device, and may be applied to the manufacture of a semiconductor device.
[0089]
[Example of mounting on electronic equipment]
FIG. 14 is a perspective view illustrating a configuration of a mobile phone as an example of an electronic apparatus including the electro-optical device according to the present embodiment.
[0090]
In FIG. 14, a
[0091]
In addition, as the electronic apparatus on which the electro-optical device of the present embodiment can be mounted, in addition to a mobile phone, a mobile computer, a liquid crystal television, a viewfinder type, a video tape recorder of a monitor direct-view type, a car navigation device, an electronic notebook, a calculator, Examples include a word processor, a workstation, a videophone, a POS terminal, and a device equipped with a touch panel.
[Brief description of the drawings]
FIGS. 1A to 1F are explanatory views showing a method for forming a thin film pattern according to a first embodiment of the present invention.
FIGS. 2A to 2F are explanatory views showing a method for forming a thin film pattern according to a second embodiment of the present invention.
FIG. 3 is a block diagram illustrating an electrical configuration of an electro-optical device (liquid crystal device) to which the present invention is applied.
FIG. 4 is a perspective view showing a configuration of the electro-optical device shown in FIG.
FIG. 5 is a cross-sectional view illustrating a configuration of the electro-optical device illustrated in FIG.
6 is a plan view showing a layout of several pixels including a TFD element in the electro-optical device shown in FIG.
FIGS. 7A and 7B are a cross-sectional view taken along line AA ′ of FIG. 6 and a perspective view of a TFD element.
8 is a process chart showing a method for manufacturing an element substrate used in the electro-optical device shown in FIG.
FIG. 9 is a process chart showing a method of manufacturing an element substrate used in the electro-optical device shown in FIG.
FIG. 10 is a process chart showing a method for manufacturing an element substrate used in the electro-optical device shown in FIG.
FIG. 11 is a process chart showing a method of manufacturing an element substrate used in the electro-optical device shown in FIG.
FIG. 12 is a block diagram schematically illustrating a configuration of an electro-optical device including an active matrix liquid crystal device using a thin film transistor as a pixel switching element.
FIG. 13 is a block diagram of an active matrix type electro-optical device including an electroluminescent element using a charge injection type organic thin film as an electro-optical material.
FIG. 14 is an explanatory diagram of a mobile phone as an example of an electronic apparatus equipped with the electro-optical device according to the invention.
FIGS. 15A to 15E are explanatory views showing a conventional method of forming a thin film pattern.
[Explanation of symbols]
1 Substrate, 2 Lower layer thin film pattern (lower layer thin film), 3 Protection mask, 4 Upper layer thin film, 5 Patterning mask, 6 Upper layer thin film pattern
Claims (9)
前記下層側薄膜形成工程の後、フォトリソグラフィ技術により前記下層側薄膜を覆う感光性樹脂からなる保護用マスクを形成した後、当該保護用マスクに熱処理を行う保護用マスク形成工程を行い、
しかる後に、前記上層側薄膜形成工程を行うことを特徴とする薄膜パターンの形成方法。A lower layer thin film forming step of forming a lower layer thin film, an upper layer thin film forming step of forming an upper layer thin film on the upper layer side of the lower layer thin film, and a photosensitive resin on the surface of the upper layer thin film by photolithography technology An etching step of forming a patterning mask and etching the upper layer-side thin film,
After the lower layer-side thin film forming step, after forming a protective mask made of a photosensitive resin covering the lower layer-side thin film by photolithography technology, perform a protective mask forming step of performing heat treatment on the protective mask,
Thereafter, the upper layer side thin film forming step is performed.
前記保護用マスク形成工程では、前記上層側薄膜パターンの表面側全体を覆い、かつ、前記上層側薄膜パターンの形成予定領域を避けた領域に前記保護用マスクを形成し、
前記エッチング工程を行った後は、前記保護用マスクを除去することを特徴とする薄膜パターンの形成方法。In claim 1, the upper layer thin film is a thin film for forming an upper layer thin film pattern at a position separated from the lower layer thin film by the etching step,
In the protective mask forming step, the entire upper surface of the upper thin film pattern is covered, and the protective mask is formed in a region avoiding a region where the upper thin film pattern is to be formed,
A method for forming a thin film pattern, comprising removing the protective mask after performing the etching step.
前記保護用マスク形成工程では、前記下層側薄膜の表面側のうち、前記上層側薄膜パターンの形成予定領域を避けた領域に前記保護用マスクを形成し、
前記エッチング工程を行った後は、前記保護用マスクを除去することを特徴とする薄膜パターンの形成方法。2. The thin film according to claim 1, wherein the upper thin film is a thin film for forming an upper thin film pattern that partially overlaps the lower thin film by the etching step.
In the protective mask forming step, on the surface side of the lower layer thin film, the protective mask is formed in a region avoiding a region where the upper layer thin film pattern is to be formed,
A method for forming a thin film pattern, comprising removing the protective mask after performing the etching step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003156843A JP2004363175A (en) | 2003-06-02 | 2003-06-02 | Method of forming thin film pattern, electro-optical device, method of manufacturing the same, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003156843A JP2004363175A (en) | 2003-06-02 | 2003-06-02 | Method of forming thin film pattern, electro-optical device, method of manufacturing the same, and electronic apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004363175A true JP2004363175A (en) | 2004-12-24 |
Family
ID=34050795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003156843A Withdrawn JP2004363175A (en) | 2003-06-02 | 2003-06-02 | Method of forming thin film pattern, electro-optical device, method of manufacturing the same, and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004363175A (en) |
-
2003
- 2003-06-02 JP JP2003156843A patent/JP2004363175A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004363170A (en) | Method of forming conductive pattern, electrooptic device, method of manufacturing the same, and electronic equipment | |
JP4142029B2 (en) | Electro-optical device and electronic apparatus | |
JP5847061B2 (en) | Array substrate and manufacturing method thereof | |
JP4833799B2 (en) | Method for manufacturing pixel array substrate | |
US8368856B2 (en) | Transflective liquid crystal display device and method of fabricating the same | |
US20070024790A1 (en) | Method of fabricating array substrate having color filter on thin film transistor structure | |
KR101658533B1 (en) | Oxide thin film transistor and method of fabricating the same | |
US6970225B2 (en) | Electrooptic device, method for manufacturing the same, and electronic apparatus | |
US20060086979A1 (en) | Metal wiring, method of manufacturing the same, TFT substrate having the same, method of manufacturing TFT substrate and display device having the same | |
CN111489647A (en) | Display module, manufacturing method thereof and display device | |
JP2007114773A (en) | Array substrate and method of manufacturing same | |
US20100140625A1 (en) | Thin film transistor array substrate structures and fabrication method thereof | |
KR101875940B1 (en) | Oxide thin film transistor and method for fabricating the same | |
KR100511353B1 (en) | Fabrication method of liquid crystal display device and liquid crystal display device fabticated by the same | |
JP2005099311A (en) | Method for manufacturing substrate for electrooptical device, substrate for electrooptical device, electrooptical device, and electronic apparatus | |
JP2004363175A (en) | Method of forming thin film pattern, electro-optical device, method of manufacturing the same, and electronic apparatus | |
JP2004363174A (en) | Method of forming thin-film pattern, electrooptic device, method of manufacturing the same and electronic equipment | |
JP3377003B2 (en) | Method for manufacturing active element array substrate | |
JP2005266761A (en) | Translucent liquid crystal display, manufacturing method for translucent liquid crystal display, tft substrate and manufacturing method for tft substrate | |
JP3187004B2 (en) | Liquid crystal display device and manufacturing method thereof | |
KR20080057034A (en) | Liquid crystal display device and method of fabricating the same | |
JP2005266683A (en) | Mounting structure, electro-optical device, and electronic equipment | |
KR101380228B1 (en) | Array substrate for Chip on glass type liquid crystal display device | |
JP2004354505A (en) | Substrate for optoelectronic device, manufacturing method of substrate for optoelectronic device, optoelectronic device, manufacturing method of optoelectronic device, and electronic equipment | |
KR20080048606A (en) | Thin film transistor substrate and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060905 |