JP2004363171A - Wiring board and its manufacturing method, chip module, electro-optical device and its manufacturing method, and electronic apparatus - Google Patents

Wiring board and its manufacturing method, chip module, electro-optical device and its manufacturing method, and electronic apparatus Download PDF

Info

Publication number
JP2004363171A
JP2004363171A JP2003156826A JP2003156826A JP2004363171A JP 2004363171 A JP2004363171 A JP 2004363171A JP 2003156826 A JP2003156826 A JP 2003156826A JP 2003156826 A JP2003156826 A JP 2003156826A JP 2004363171 A JP2004363171 A JP 2004363171A
Authority
JP
Japan
Prior art keywords
wiring board
marks
electro
wiring
mounting position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003156826A
Other languages
Japanese (ja)
Inventor
Takeshi Ashida
剛士 芦田
Chiaki Imaeda
千明 今枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003156826A priority Critical patent/JP2004363171A/en
Publication of JP2004363171A publication Critical patent/JP2004363171A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structure Of Printed Boards (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a chip module which imposes no restrictions on the formation of interconnect lines and is capable of easily and accurately determining the amount of deviation of an IC structure from its regular mounting position. <P>SOLUTION: The chip module is equipped with a flexible base material 37 where interconnecting lines are formed, an IC package 36 which is mounted on, at least, the one surface of the base material 37 through the intermediary of bumps provided on its mounting surface, and marks 71 provided at positions separate by a prescribed distance from the outer peripheral edge of the regular mounting position 36a of the IC package 36 on the surface of the flexible base material 37. The marks 71 are provided, at least, at two positions separate from each other. The relative position of the outer peripheral edge of the IC package 36 to the marks 71 is inspected, whereby the deviation of the mounting position of the IC package 36 can be determined. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【発明の属する技術分野】
本発明は、ＩＣ構造体を実装するための配線基板及びその製造方法、配線基板にＩＣ構造体を実装して成るチップモジュール、そのチップモジュールを用いた電気光学装置及びその製造方法、並びにその電気光学装置を用いた電子機器に関する。
【従来の技術】
現在、携帯電話機、携帯情報端末機等といった電子機器に液晶装置、ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）装置等といった電気光学装置が広く用いられている。例えば、電子機器に関する各種の情報を視覚的に表示するために電気光学装置が用いられている。電気光学装置は、一般に、液晶、ＥＬ等といった電気光学物質の層に光を供給すると共にその電気光学物質の層に印加する電圧を表示の最小単位である表示ドットごとに制御することにより、文字、数字、図形等といった像を表示する。
液晶等といった電気光学物質は、一般に、ガラス基板やプラスチック基板等の上に層の状態で設けられる。このような構造は、液晶パネル又は電気光学パネルと呼ばれることがある。そして、この電気光学物質層に印加する制御電圧を供給するためや、電気光学物質層に供給する光を発生する光源に電源電圧を供給するためや、その他各種の電気信号や電力を供給するため、電気光学パネルにチップモジュールが接続されることがある。この場合には、携帯電話機等といった電子機器内の制御回路と電気光学パネルとがチップモジュールによって接続され、この配線基板を通して各種信号や電力が電気光学パネルに供給される。
チップモジュールは、一般に、配線基板と、その配線基板上に実装された実装部品と、その配線基板上に銅（Ｃｕ）等によって形成された配線パターンとを有する。上記の実装部品としては、例えば、抵抗、コンデンサ等といったチップ部品や、ＩＣ構造体等が考えられる。ＩＣ構造体としては、パッケージングされていなくてＩＣ構成要素、例えばＳｉ（シリコン）が外部に露出する構造のＩＣ、すなわちベアチップＩＣや、ベアチップＩＣを樹脂によってパッケージングして形成されたＩＣパッケージ等が考えられる。
配線基板上にＩＣ構造体を実装する方法として、従来、ＩＣ構造体の実装面と配線基板との間にＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：異方性導電膜）を介在させた状態で加熱及び加圧、すなわち熱圧着することにより、ＩＣ構造体のバンプと配線基板上の端子とをＡＣＦ内の導電粒子によって導電接続するという実装方法が知られている。
また、最近では、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅｄ Ｐａｃｋａｇｅ）等のように、ＩＣ構造体の実装面に複数のハンダ端子、例えばハンダボールを並べて設けた構造のＩＣ構造体が実用に供されている。この種のＩＣ構造体を用いる場合には、ＡＣＦを用いることなく、ＩＣ構造体を抵抗、コンデンサ等といったチップ部品と同時にハンダ付け、例えばハンダリフロー処理によって配線基板上に実装することができる。
ＡＣＦを用いて実装を行う場合であるか、あるいは、ハンダ端子を備えたＩＣ構造体をハンダ付けによって実装する場合であるかを問わず、配線基板上に実装されたＩＣ構造体は希望する正規の実装位置に位置的に正確に実装されなければならない。さもないと、端子間でショートが発生したり、接続不良が発生したりして、配線基板が希望の機能を発揮できなくなるおそれがある。
ＩＣ構造体が配線基板上の正規位置に正確に実装されたかどうかを外観検査によって検査するため、従来、配線基板上に検査用のパターンを設けることが知られている。例えば、配線基板上におけるＩＣ構造体の正規実装位置の周りに枠状の検査用パターンを設け、実装されたＩＣ構造体の外形形状とその検査用パターンを比較するようにした検査方法が知られている（例えば、特許文献１参照）。
また、配線基板上におけるＩＣ構造体の正規実装位置の角部に検査用パターンを設け、実装されたＩＣ構造体の角部とその検査用パターンを比較するようにした検査方法も知られている（例えば、特許文献２参照）。
【特許文献１】
特開平１０−３０８５７２号公報（図３）
【特許文献２】
特開平５−３３５７０６号公報（図１）
【発明が解決しようとする課題】
しかしながら、特許文献１に開示された配線基板では、検査用パターンが、分離されることのない連続する枠状に形成されていた。従って、配線基板上に形成する配線パターンがその検査用パターンによって大きく制約されるという問題があった。また、特許文献１に開示された配線基板では、ＩＣ構造体が配線基板上の正規位置に実装されたとき、ＩＣ構造体の外形辺縁が検査用パターンの中に含まれる構成となっていた。従って、ＩＣ構造体の正規位置からのズレ量を正確に判定することが難しかった。
また、特許文献２に開示された配線基板では、検査用マークがＩＣ構造体の正規実装位置の内側に入った部分に設けられていた。このため、ＩＣ構造体が正規位置に正確に実装された場合には検査用マークがＩＣ構造体に隠れて見えず、一方、ＩＣ構造体が正規位置からずれて実装された場合に検査用マークが見えて実装位置がずれたことを認識できるようになっている。しかしながら、この従来の方法では、やはり、ＩＣ構造体が正規位置からどの程度だけずれているかを検査用マークによって正確に判定することが難しかった。
本発明は、上記の問題点に鑑みて成されたものであって、配線の形成を制約することが無く、ＩＣ構造体の正規位置からのズレ量を簡単且つ正確に判定できる配線基板、配線基板の製造方法、チップモジュール、電気光学装置、電気光学装置の製造方法及び電子機器を提供することを目的とする。
【課題を解決するための手段】
上記の目的を達成するため、本発明に係る配線基板は、配線を有すると共にＩＣ構造体の実装位置が設けられる配線基板であって、前記ＩＣ構造体の実装位置の外周辺縁から所定寸法離れた外側の位置であって互いに分離された少なくとも２箇所の位置に設けられたマークを有することを特徴とする。
この構成の配線基板によれば、少なくとも２つのマークは互いに分離された状態で設けられるので、配線基板上に形成される配線のはい回しがそれらのマークによって制約を受けることがなくなる。また、マークはＩＣ構造体の正規実装位置の外側に設けられるので、ＩＣ構造体の外周辺縁とマークの内周辺縁とを極めて容易に目視で比較でき、従って、ＩＣ構造体が正規実装位置に対してずれた状態で実装された場合には、ＩＣ構造体の外周辺縁とマークの内周辺縁とを比較することにより、そのズレ量を非常に容易に且つ正確に判定できる。
本発明に係る配線基板において、前記所定寸法は、前記ＩＣ構造体の実装位置に対する許容ズレ量に対応することを特徴とする配線基板。こうすれば、ＩＣ構造体の外周辺縁とマークの内周辺縁との間の距離を目視によって読み取ることにより、ＩＣ構造体の実装位置のずれ量を簡単に読み取ることができる。
本発明に係る配線基板において、前記少なくとも２つのマークは前記配線と同じ材料で同じ工程によって形成されることが望ましい。配線が、例えば銅（Ｃｕ）によって形成される場合には、マークも銅によって形成されることが望ましい。また、配線はフォトリソグラフィー処理及びエッチング処理によって希望のパターンに形成されることが多い。本発明のマークは、そのような配線の形成処理の際に同時に形成されることが望ましい。これにより、材料コスト及び製造コストを抑えることができる。
本発明に係る配線基板において、前記少なくとも２つのマークは、例えば図６に示すように、互いに直交する２つの線分から成る直交マーク７１を含むことが望ましい。このマークを用いれば、２つの線分部分によって異なる方向の位置ズレを同時に検査できる。
本発明に係る配線基板において、前記少なくとも２つのマークのうちの少なくとも一対は、例えば図６に符号７１で示すように、前記ＩＣ構造体の正規実装位置３６ａの対角線方向に関して互いに対向するように設けられることが望ましい。こうすれば、ＩＣ構造体に関する対角線方向の実装ズレを簡単且つ正確に判定できる。
本発明に係る配線基板において、前記少なくとも２つのマークは、例えば図８に示すように、前記ＩＣ構造体の正規実装位置の隣り合う角部に対応して設けられた一対の直交マーク７１ｃと、該一対の直交マークによって挟まれる辺に対向する辺に対応して設けられた直線状マーク７１ｄとを有することが望ましい。この構成によれば、ＩＣ構造体のあらゆる方向への実装ずれを数少ないマークによって検査できる。
本発明に係る配線基板において、前記少なくとも２つのマークのうちの少なくとも１つの前記ＩＣ構造体に対向する辺には、例えば図９に示すように、階段形状７３が設けられることが望ましい。この場合、１つの階段形状の段差は決められた寸法であることが望ましい。この構成によれば、検査者は、ＩＣ構造体のズレ量が階段の何個分に相当するかを検査することにより、ズレ量を簡単、迅速且つ正確に判定できる。
本発明に係る配線基板において、前記少なくとも２つのマークのうちの少なくとも１つは、例えば図１０に示すように、適宜の間隔をおいて平行に並べられた複数のマーク部分７４ａ，７４ｂから成ることが望ましい。この場合、各マーク部分間の間隔を規定の寸法に設定しておけば、ＩＣ構造体のズレ量を正確に判定できる。
本発明に係る配線基板において、前記少なくとも２つのマークは、例えば図１１に示すように、前記ＩＣ構造体の正規実装位置の角部に対向して円弧状湾曲面７６を有することが望ましい。こうすれば、ＩＣ構造体が任意の角度の斜め方向に位置ズレして実装される場合でも、そのズレ量を簡単且つ正確に判定できる。
本発明に係る配線基板において、前記少なくとも２つのマークは、例えば図１２に示すように、前記ＩＣ構造体の正規実装位置の各辺に対向して設けられた直線状マーク７１ｈであることが望ましい。この構成よれば、マークを簡単に形成できる。また、ＩＣ構造体の正規実装位置の角部に配線を形成しなければならない場合に好都合である。
次に、本発明に係るチップモジュールは、以上に記載した構成の配線基板と、該配線基板上に実装されたＩＣ構造体とを有することを特徴とする。この構成のチップモジュールによれば、少なくとも２つのマークは互いに分離された状態で設けられるので、配線基板上に形成される配線のはい回しがそれらのマークによって制約を受けることがなくなる。また、マークはＩＣ構造体の正規実装位置の外側に設けられるので、ＩＣ構造体の外周辺縁とマークの内周辺縁とを極めて容易に目視で比較でき、従って、ＩＣ構造体が正規実装位置に対してずれた状態で実装された場合には、ＩＣ構造体の外周辺縁とマークの内周辺縁とを比較することにより、そのズレ量を非常に容易に且つ正確に判定できる。
本発明に係るチップモジュールにおいて、前記ＩＣ構造体は、その実装面に複数のハンダ付け用端子を備えることが望ましい。一般に、ベアチップＩＣにおいては、ＩＣ本体部分の能動面に複数の端子、すなわちパッドが、例えばＩＣ本体部分の外周近傍部分に環状に並べられる。また場合により、それらのパッドの上に金属バンプが形成される。このようなベアチップＩＣは、ＡＣＦによってベース材上に実装できる。
他方、ＢＧＡやＣＳＰ等といったＩＣパッケージ、すなわちＩＣ構造体では、配線基板上に接触する面である実装面の全面又はそのうちの広い面にわたって複数のハンダ付け用端子、例えばハンダボールが設けられる。そして、これらのハンダ付け用端子が配線基板上の配線の端子部分にハンダ付けによって導電接続される。この種のＩＣ構造体はＡＣＦを用いることなくハンダ付けによって実装できるので、配線基板上に抵抗、コンデンサ等といったチップ部品をハンダ付けする必要がある場合には、そのチップ部品のハンダ付け処理の際にＩＣ構造体を同時に実装できるという利点がある。
このようなハンダ付けによって実装されたＩＣ構造体は、ＡＣＦを用いて実装されたＩＣ構造体に比べて、実装作業の際にＩＣ構造体が正規実装位置からずれる可能性が大きい。従って、本発明に係るマークを用いてＩＣ実装体の実装位置を検査することは、ＩＣ構造体がハンダ付けによって実装される方式のＩＣ構造体である場合に、特に、有利である。
本発明に係るチップモジュールにおいて、前記配線基板と前記ＩＣ構造体との間に樹脂材料が注入されることが望ましい。この樹脂材料は、例えばエポキシ、シリコン、アクリル等とすることができる。こうすれば、配線基板とＩＣ構造体との間に存在する金属端子要素の導電接続状態を安定に保持できる。このような樹脂材料は、例えば、注射器のようなディスペンサによって注入されることが多いが、注入された樹脂材料の量が過剰である、あるいは樹脂材料が十分な量供給されていないと配線基板の品質上好ましくない。本発明に係るマークは、ＩＣ構造体の実装位置のズレを検査する際に用いることができることに加えて、注入される樹脂材料の量が適性であるかどうかを検査する際にも用いることができる。
次に、本発明に係る電気光学装置は、上記のチップモジュールが接続された基板と、該基板上に配置された電気光学物質とを有することを特徴とする。上記基板としては、透光性のガラス基板、透光性のプラスチック基板等を用いることができる。電気光学物質としては、液晶、ＥＬ等を用いることができる。
電気光学物質として液晶を用いる場合、形成される電気光学装置は液晶装置である。このとき、基板に液晶が設けられた構造は、液晶パネル又は電気光学パネルと呼ばれることがある。他方、電気光学物質としてＥＬを用いる場合、形成される電気光学装置はＥＬ装置である。そしてこのとき、基板にＥＬが設けられた構造は、ＥＬパネル又は電気光学パネルと呼ばれることがある。
本発明に係る電気光学装置によれば、その内部に含まれるチップモジュールにおいてＩＣ構造体が常に正規実装位置に実装されているので、電気光学装置の使用中にＩＣ構造体に不良、例えば接触不良が発生することがなくなる。
次に、本発明に係る電子機器は、以上に記載した構成の電気光学装置と、該電気光学装置の動作を制御する制御手段とを有することを特徴とする。この電子機器によれば、その内部に含まれる配線基板においてＩＣ構造体が常に正規実装位置に実装されているので、電子機器の使用中にＩＣ構造体に不良、例えば接触不良が発生することがなくなる。
次に、本発明に係る配線基板の製造方法は、配線を有すると共にＩＣ構造体の実装位置が設けられる配線基板の製造方法であって、前記実装位置の外周辺縁から所定寸法離れた外側の位置であって互いに分離された少なくとも２箇所の位置にマークを形成する工程を有することを特徴とする。
また、本発明に係る電気光学装置の製造方法は、基板上に電気光学物質を配置する工程と、チップモジュールを製造する工程と、前記チップモジュールを前記基板に接続する工程とを有し、前記チップモジュールを製造する前記工程は、以上に記載した構成の配線基板の製造方法を実施する工程と、該配線基板上にＩＣ構造体を実装する工程とを有することを特徴とする。
【発明の実施の形態】
（配線基板、チップモジュール及び電気光学装置の実施形態）
以下、本発明に係る配線基板及びチップモジュールを電気光学装置の一例である液晶装置に適用した場合の実施形態を説明する。また、この場合、説明に供する液晶装置は、スイッチング素子を用いない単純マトリクス方式の液晶装置であるものとする。なお、これから説明する実施形態は本発明を理解するために例示されるものであり、本発明はその実施形態に限定されるものではない。
図１において、電気光学装置としての液晶装置１は、液晶パネル２と、チップモジュール３とを有する。チップモジュール３は、配線基板としてのＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）３３にＩＣ構造体としてのＩＣパッケージ３６を実装することによって形成される。また、太陽光、室内光等といった外部光以外に照明装置を用いる場合には、液晶装置１は照明装置８を有する。図１の実施形態の場合、文字、数字、図形等といった像が表示されるのは液晶パネル２の上面であり、よって、照明装置８は観察側の反対側から光を供給するバックライトとして機能する。
液晶パネル２としては任意の方式の液晶パネルを採用できる。例えば、スイッチング素子を用いない単純マトリクス方式の液晶パネルや、ＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）等といった２端子型のスイッチング素子を用いるアクティブマトリクス方式の液晶パネルや、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）等といった３端子型のスイッチング素子を用いるアクティブマトリクス方式の液晶パネル等を採用できる。今、液晶パネルとして単純マトリクス方式の液晶パネルを採用するものとすれば、液晶パネル２は以下のように構成される。
液晶パネル２は、第１基板４ａとそれに対向する第２基板４ｂとを有する。これらの基板４ａ，４ｂのうちの一方の表面上には、印刷等により、シール材６が略方形の枠状に形成される。そして、このシール材６により、第１基板４ａと第２基板４ｂとが貼り合わされる。なお、シール材６の一部には、液晶注入用の開口７が予め設けられる。
図２において、シール材６によって第１基板４ａと第２基板４ｂとを貼り合わせると、それらの基板間には所定高さの間隙、すなわちセルギャップが形成され、そのセルギャップ内に液晶９が開口７（図１参照）を通して注入されて液晶層を構成している。セルギャップ内への液晶９の注入が完了すると、開口７は樹脂等によって塞がれて、封止される。なお、液晶９が封入されたセルギャップは、通常、第１基板４ａ又は第２基板４ｂの表面に分散された複数の球形状のスペーサ１１によってその寸法が保持される。
第１基板４ａは、透光性のガラス、透光性のプラスチック等によって形成された基材１２ａを有し、この基材１２ａの液晶９側の表面に、例えばＡｌ（アルミニウム）によって反射膜１３が形成される。この反射膜１３には、光透過用の複数の開口１４が表示の最小単位である表示ドットごとに矢印Ｄ方向から見てマトリクス状に並ぶ状態で形成される。これらの開口１４は、例えば、フォトリソグラフィー処理及びエッチング処理によって形成できる。
反射膜１３の上には、絶縁膜１６が周知の成膜法、例えばスピンコート等によって形成される。また、絶縁膜１６の上には、第１電極１７ａが、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）を材料としてフォトリソグラフィー処理によって形成される。この第１電極１７ａは、図１に示すように複数の直線状の電極を互いに平行に並べることにより、図２の矢印Ｄ方向から見て全体としてストライプ状に形成される。なお、図１では、第１電極１７ａの配列状態を分かり易く示すために各直線状電極の間隔を実際よりも広く描いてあるが、実際には、第１電極１７ａは、より狭い間隔で多数本が基材１２ａ上に形成される。
図２において、第１電極１７ａの上には配向膜１８ａが、例えばポリイミドを材料として、例えば印刷によって一様な厚さの膜として形成される。そして、この配向膜１８ａに配向処理、例えばラビング処理が施されて、液晶９の基板４ａ側の配向が決められる。また、基材１２ａの外側の表面には、偏光板１９ａが例えば貼着によって装着される。また。必要に応じて、偏光板１９ａと基材１２ａとの間に位相差板が設けられる。
第１基板４ａに対向する第２基板４ｂは、透光性のガラス、透光性のプラスチック等によって形成された基材１２ｂを有し、この基材１２ａの液晶９側の表面に、例えば顔料分散法、インクジェット法等によってカラーフィルタ２１が形成される。このカラーフィルタ２１は、例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３原色の各色着色層や、Ｃ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロー）の３原色の各色着色層を矢印Ｄ方向から見て所定のパターン、例えばストライプ配列、デルタ配列、モザイク配列で配列することによって形成されている。カラーフィルタ２１内の１色の着色層は、像を表示するための最小単位である表示ドットの１つに対応して配置される。そして、Ｒ，Ｇ，ＢやＣ，Ｍ，Ｙの３色の着色層が１つのユニットとなって１つの画素が形成される。
さらに、カラーフィルタ２１の上には第２電極１７ｂが、例えばＩＴＯを材料として例えばフォトリソグラフィー処理によって形成されている。この第２電極１７ｂは、図１に示すように、上記第１電極１７ａと直交する方向に延びる複数の直線状電極を互いに平行に並べることにより、図２の矢印Ｄ方向から見て全体としてストライプ状に形成されている。なお、図１では、第２電極１７ｂの配列状態を分かり易く示すために各直線状電極の間隔を実際よりも広く描いてあるが、実際には、第２電極１７ｂは、より狭い間隔で多数本が基材１２ｂ上に形成される。
さらに、第２電極１７ｂの上には配向膜１８ｂが、例えばポリイミドを材料として、例えば印刷によって一様な厚さの膜として形成される。そして、この配向膜１８ｂに配向処理、例えばラビング処理が施されて、液晶９の基板４ｂ側の配向が決められる。また、基材１２ｂの外側の表面には、偏光板１９ｂが例えば貼着によって装着される。このとき、偏光板１９ｂの偏光軸は第１基板４ａ側の偏光板１９ａと異なる角度に設定される。
図１において、第１基板４ａは第２基板４ｂの外側へ張出す部分４ｃを有し、この張出し部４ｃの上に駆動用ＩＣ２２ａ、２２ｂ、２２ｃが、例えばＡＣＦを用いて実装されている。すなわち、本実施形態では、駆動用ＩＣが液晶パネルの基板上に直接に実装される構造のＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式の実装方法が採用されている。これらのＩＣチップの入力端子は第１基板４ａの張出し部４ｃの辺縁に形成した外部接続端子２３に接続する。
張出し部４ｃの中央に位置する駆動用ＩＣ２２ｂの出力端子は、第１基板４ａ上に形成した第１電極１７ａに直接に接続される。これにより、駆動用ＩＣ２２ｂは第１電極１７ａを駆動する。図２に示すように、シール材６の中には複数の球状又は円柱状の導通材２４が分散状態で含まれる。図１において、張出し部４ｃの両脇領域に実装された駆動用ＩＣ２２ａ及び２２ｃは、それらの導通材２４を介して、第２基板４ｂ上に形成された第２電極１７ｂに接続される。これにより、駆動用ＩＣ２２ａ及び２２ｃは第２電極１７ｂを駆動する。
図１において、照明装置８は、プラスチック等によって形成された導光体２６と、この導光体２６の光取込み面２６ａに対向して配置された発光源としてのＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）２７とを有する。図２に示すように、ＬＥＤ２７は、ＬＥＤ基板２８によって支持されて所定位置に配置される。また、導光体２６の液晶パネル２側の表面、すなわち光出射面２６ｂには拡散シート２９が、例えば貼着によって装着される。また、導光体２６の液晶パネル２と反対側の表面には反射シート３１が、例えば貼着によって装着される。また、照明装置８の全体は、緩衝部材３２を介して液晶パネル２に装着される。
液晶パネル２は以上のように構成されているので、図２において、第２基板４ｂの外側、すなわち観察側の光が強い場合には、その光は、第２基板４ｂを通過し、液晶層９を通過し、さらに反射膜１３で反射して、再び液晶層９へ供給される。一方、図１において、駆動用ＩＣ２２ａ、２２ｂ、２２ｃは第１電極１７ａと第２電極１７ｂとの間に印加される電圧を、表示ドットごとに制御して液晶層９の配向を表示ドットごとに制御する。反射膜１３で反射して液晶層９へ供給された光は、液晶層９の配向に従って変調され、その変調された光が偏光板１９ｂを選択的に通過することにより、観察側に文字、数字、図形等といった希望の像が表示される。本実施形態では光路上にカラーフィルタ２１を設けてあるので、表示される像はカラー像である。こうして反射型の表示が行われる。
他方、観察側の光が弱い場合にはＬＥＤ２７を点灯させる。このとき、ＬＥＤ２７から出た点状又は線状の光は、導光体２６の光取込み面２６ａから当該導光体２６の内部へ導入され、導光体２６の内部を伝播した後、光出射面２６ｂから外部へ面状に出射する。この光は、第１基板４ａを通過し、さらに反射膜１３に設けた開口１４を通過して、液晶層９へ供給される。この光が、液晶層９の配向に従って変調されて外部に像として表示されることは、反射型の場合と同じである。こうして、透過型の表示が行われる。
（チップモジュールの説明）
図１において、チップモジュール３は、配線基板としてのＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）３３と、該ＦＰＣ３３上に実装された電子部品３４と、同じくＦＰＣ３３上に実装されたＩＣ構造体としてのＩＣパッケージ３６とを有する。なお、ＩＣ構造体は、パッケージングさていない状態のベアチップＩＣになることもある。
ＦＰＣ３３は、図３に示すように、可撓性を有するプラスチック製のベース材３７の上に各種の膜要素を形成することによって形成される。具体的には、例えばポリイミドによって形成されたベース材３７の実装側表面の上に、例えば銅（Ｃｕ）によって配線３８ａ及びランド（すなわち、端子）３９を形成し、ランド３９の周りにはレジスト４１を塗布し、レジスト４１を塗布した領域以外の所望の領域には、例えばポリイミドによってカバーレイ４２ａを形成する。
また、ベース材３７の裏面側表面の上に、例えば銅によって配線３８ｂを形成し、その上の全面に、例えばポリイミドによってカバーレイ４２ｂを形成し、さらに、少なくともＩＣパッケージ３６に対応する領域に、例えばポリイミドによって補強膜４３を形成する。
図１において、レジスト４１はＩＣパッケージ３６及び電子部品３４を実装する領域内で、ランド３９が外部へ露出するように設けられる。また、カバーレイ４２ａはレジスト４１を設けた領域以外のＦＰＣ３３の全面に形成される。なお、カバーレイ４２ａやレジスト４１は、液晶パネルとの接続部分や、コネクタとの接続部分には形成されない。また、ＦＰＣ３３の裏面側に設けられる配線３８ｂのうちＩＣパッケージ３６の裏面に対応する部分３８ｂｂは、図３（ａ）に示すように、ＩＣパッケージ３６の全体を含むように広い面積で形成されている。
この銅膜部分３８ｂｂは、ＩＣパッケージ３６の特性を正常状態に維持するための特性維持部材として機能するものであり、具体的には以下のような機能を有する。銅はベース材３７を形成するポリイミドよりも熱伝導率が高く、よって、銅膜部分３８ｂｂは、ＩＣパッケージ３６で発生する熱を外部へ放散する。また、銅は遮光性を有するので、銅膜部分３８ｂｂは、ＩＣパッケージ３６が裏面側から光に晒されることを防止する。
また、銅膜部分３８ｂｂはＩＣパッケージ３６よりも広く形成されるので、この銅膜部分３８ｂｂは、ＦＰＣ３３がＩＣパッケージ３６に対応する領域内で撓むことを防止することにより、ＩＣパッケージ３６にせん断力、曲げ力等といった外力が作用することを防止する。さらに、図１において、レジスト４１が形成された領域に対応するＦＰＣ３３の裏面に設けられた補強膜４３（図３参照）は、ＩＣパッケージ３６に外力が作用することを、さらに防止する。なお、銅膜部分３８ｂｂの厚さは、例えば３０μｍ以下に設定する。
図３において、表面側の配線３８ａと裏面側の配線３８ｂとは、ベース材３７を貫通するスルーホール４４によって互いに導通する。これにより、ＦＰＣ３３の表裏両面を活用して複雑な回路を構成できる。また特に、ＩＣパッケージ３６の裏面に位置する銅膜部分３８ｂｂの所に形成されたスルーホール４４は、銅膜部分３８ｂｂがＩＣパッケージ３６の発熱を外部へ放散する機能を、さらに一層高める。
ＩＣパッケージ３６は、その底面、すなわち広域面に複数の端子を有する構造のＩＣパッケージである。このＩＣパッケージ３６の具体的な構造は、種々考えられるが、例えば図４（ａ）に示すように、ハンダ付け用端子としての複数のハンダボール４８を支持した面状テープ４９を接着層４７によってＩＣチップ４６の能動面に接合し、さらに、ＩＣチップ４６の端子（すなわち、パッド）とハンダボール４８とをスルーホール５２で導通することによって形成できる。なお、符号５１は封止樹脂である。また、ハンダボールはハンダバンプと呼ばれることもある。
また、ＩＣパッケージ３６は、例えば図４（ｂ）に示すように、ハンダ付け用端子としての複数のハンダボール４８を備えた配線板５３を樹脂５４によってＩＣチップ４６の能動面に接着し、さらにＩＣチップ４６のパッドとハンダボール４８とをバンプ５６で導通することによって形成できる。このＩＣパッケージ３６では、ＩＣチップ４６の構成要素、例えばＳｉそのものが外部に露出する構造となっている。
また、ＩＣパッケージ３６は、例えば図４（ｃ）に示すように、ＩＣチップ４６のパッド上にハンダボール４８を直接に形成し、さらにハンダボール４８が外部へ露出するようにしてＩＣチップ４６を封止樹脂５７で被覆することによって形成できる。このＩＣパッケージ３６でも、ＩＣチップ４６の構成要素、例えばＳｉそのものが外部に露出する構造となっている。
また、ＩＣパッケージ３６は、例えば図５（ａ）に示すように、回路基板６３の表面上にボンディングワイヤ６４を介してＩＣチップ４６をボンディングし、さらに、このＩＣチップ４６を封止部材６７でオーバーコートすることにより形成できる。回路基板６３のＩＣチップ４６の搭載面には複数の配線ラインが形成され、さらに、回路基板６３の裏面にも複数の配線ラインが形成され、それら表裏両側に設けた配線ラインは回路基板６３を貫通するスルーホールを介して互いに導通する。そして、裏面側の複数の配線ラインのそれぞれにハンダ付け用端子としてのハンダボール４８が、例えば格子状に設けられる。
また、ＩＣパッケージ３６は、例えば図５（ｂ）に示すように、回路基板６３の表面上に所定パターンで配置した複数のボール電極６９を介してＩＣチップ４６を接合、すなわちフリップチップボンディングする。ＩＣチップ４６は封止部材６７でオーバーコートされてパッケージングされる。そして、回路基板６３の裏面側に形成した複数の配線ラインのそれぞれにハンダ付け用端子としてのハンダボール４８が、例えば格子状に設けられる。このＩＣパッケージ３６では、パッケージ３６の外形をＩＣチップ４６とほぼ同じ大きさにできる。
図４（ａ）、図４（ｂ）、図４（ｃ）、図５（ａ）及び図５（ｂ）に示したＩＣパッケージ３６に共通する構造は、パッケージの側面に端子が引き出されるのではなくて、パッケージの底面、すなわち広域面にハンダボール４８、すなわちハンダ突起端子が設けられることである。
図１において、ＩＣパッケージ３６を実装する位置のＦＰＣ３３のベース材３７上には複数のランド３９が形成される。これらのランド３９は、図６に示すように、ＩＣパッケージ３６の正規実装位置３６ａの外周領域及びその外周領域に囲まれる内面領域の全域に形成されている。これらのランド３９は、例えば、銅の配線の端子部分の表面に金メッキを施すことによって形成される。
図４及び図５に示したＩＣパッケージ３６のハンダボール４８は、ＦＰＣ３３のベース材３７上に形成した各ランド３９に対応するようにＩＣパッケージ３６の実装面に設けられる。ＩＣパッケージ３６の大きさは、例えば、縦（Ｌ１）×横（Ｌ２）＝３．０ｍｍ×３．０ｍｍ程度（ハンダボールが０．５ｍｍピッチの５×５もマトリクス配列の場合）である。
ＩＣパッケージ３６の正規実装位置３６ａの外側には正規実装位置３６ａの４つの角部に対応して、複数、本実施形態では４個のマーク７１が設けられる。これらのマーク７１は、ＩＣパッケージ３６が正規実装位置３６ａに対して許容ズレ量の範囲内で実装されたかどうかを検査する際に用いられる。これらのマーク７１は、ベース材３７上に銅によって配線３８ａ（図３参照）をフォトリソグラフィー処理及びエッチング処理によって形成する際に同時に形成することができる。
これらのマーク７１は、図７に示すように、互いに直交する２つの線分部分７１ａ及び７１ｂによって形成されている。各線分部分の幅Ｗ１は、例えば０．１ｍｍ程度に設定され、各線分部分の長さＬ３は、例えば０．３ｍｍ程度に設定される。また、マーク７１の内周辺縁とＩＣパッケージ３６の正規実装位置３６ａの外周辺縁との間の距離Ｄ１は、例えば０．０５ｍｍ程度に設定される。この距離Ｄ１は、ＩＣパッケージ３６をベース材３７上に実装する際に許される、正規実装位置３６ａからのズレ量、すなわち許容ズレ量に一致する。なお、距離Ｄ１は、必ずしも許容ズレ量に一致させる必要はないが、許容ズレ量に対応した、あるいは許容ズレ量を予測させることができる、何等かの寸法とすることが望ましい。
図３（ａ）において、ベース材３７の適所、本実施形態では４つのマーク７１のうちの右上に描かれたものの近傍にはアライメントマーク７２が形成されている。このアライメントマーク７２も、配線３８ａを形成するときに同時に形成することができる。このアライメントマーク７２は、ＩＣパッケージ３６をベース材３７上の載せる際、すなわちマウントする際の位置合わせのための基準として使用される。
図１において、ＦＰＣ３３上にＩＣパッケージ３６及び電子部品３４を実装してチップモジュール３を製造する際には、まず、電子部品３４の端子に対応するＦＰＣ３３上のランド３９上にクリームハンダを印刷する。この印刷処理は、例えば、金属マスクをＦＰＣ３３に当てた上でクリームハンダをスキージによって金属マスク上で延ばすことによって行うことができる。
電子部品３４に対するハンダ印刷が終了すると、ＦＰＣ３３上の各ランド３９上に、電子部品３４及びＩＣパッケージ３６がマウントされる。すなわち、電子部品３４の端子がランド３９に載せられ、さらに、ＩＣパッケージ３６の各ハンダボール４８がランド３９に載せられる。ＩＣパッケージ３６をマウントする際には、図３（ａ）のアライメントマーク７２を参照しながらＩＣパッケージ３６を載せる。このようにして載せられたＩＣパッケージ３６は、基本的には、図６の正規実装位置３６ａに位置的に一致する。
その後、図１において、電子部品３４及びＩＣパッケージ３６を載せたＦＰＣ３３を、所定温度に昇温されているリフロー炉の中に入れて加熱し、これにより、電子部品３４が載っているハンダ及びＩＣパッケージ３６のハンダボール４８を溶かして、ハンダ付けを行う。このように、本実施形態のチップモジュール３に関しては、電子部品３４とＩＣパッケージ３６とを１回のリフロー工程において同時にハンダ付けできるので、製造工程が簡略であり、製造コストも低くなる。
ＩＣパッケージ３６はハンダリフロー処理を受けたときに、その位置がずれることがある。これは、ハンダボール４８が一旦溶けてから固まるという現象を呈することに起因して、致し方のないことであると考えられる。このことに鑑み、本実施形態のチップモジュール３に関しては、ハンダリフロー工程が終了した後の適宜の工程において、ＩＣパッケージ３６に関する実装位置の検査を行う。
具体的には、図３において、マーク７１が設けられている側、すなわち矢印Ａ側から検査者が目視によってチップモジュール３、特にＩＣパッケージ３６が実装された領域を観察する。そして検査者は、図６において、マーク７１に対するＩＣパッケージ３６の相対的な位置を確認することにより、ＩＣパッケージ３６が許容実装範囲内に実装されているかどうかを判定する。
本実施形態では、図７で説明したように、正規実装位置３６ａの外周辺縁とマーク７１の内周辺縁との間の距離Ｄ１が許容ズレ量である０．０５ｍｍに設定されているので、検査者は、実装されたＩＣパッケージ３６の外周辺縁がマーク７１に接触又は入り込まなければ、ＩＣパッケージ３６の実装位置が正常であると判定し、一方、実装されたＩＣパッケージ３６の外周辺縁がマーク７１に接触又は入り込めば、ＩＣパッケージ３６の実装位置が不良であると判定できる。
本実施形態では、マーク７１はＩＣパッケージ３６の正規実装位置３６ａの外側に設けられるので、ＩＣパッケージ３６の外周辺縁とマーク７１の内周辺縁とを極めて容易に目視で比較でき、従って、ＩＣパッケージ３６のズレ量を非常に容易に且つ正確に判定できる。
また、複数のマーク７１は、連続して環状に設けられるのではなく、互いに分離された状態で設けられるので、ベース材３７上に形成される配線３８ａ（図３参照）のはい回しがそれらのマーク７１によって制約を受けることがない。
また、本実施形態では、図６に示すように、一対のマーク７１がＩＣパッケージ３６の正規実装位置３６ａの対角線方向に関して互いに対向するように設けられている。このため、ＩＣパッケージ３６に関する対角線方向の実装ズレを簡単且つ正確に判定できる。
ところで、図３において、ＩＣパッケージ３６とベース材３７との間には樹脂材料が注射器のようなディスペンサによって注入されることがある。これは、ＩＣパッケージ３６とベース材３７との間に存在する金属要素が劣化することを防止したり、金属要素同士の接触状態を安定に保持したりするためである。本実施形態のマーク７１は、このような樹脂材料の注入が適量であるかどうかを検査する際に使用することもできる。例えば、注入された樹脂材料がＩＣパッケージ３６からはみ出し、さらに、そのはみ出した樹脂材料がマーク７１を覆う状態になった場合をもって、樹脂材料の供給が過剰であると判定できる。または、はみ出した樹脂材料がマーク７１に達していない場合を持って樹脂材料の供給が少ないと判断できる。
図１において、ＦＰＣ３３の液晶パネル２側の辺縁には接続端子５８が形成され、反対側の辺縁には接続端子５９が形成される。そして、接続端子５８が形成されたＦＰＣ３３の辺縁は、ＡＣＦ６１によって第１基板４ａの張出し部４ｃの辺縁部に熱圧着によって接合される。ＡＣＦ６１は、熱可塑性、熱硬化性、あるいは紫外線硬化性の樹脂中に多数の導電粒子を分散させることによって形成されており、第１基板４ａとＦＰＣ３３とはＡＣＦ６１を形成する樹脂によって接着され、さらにＦＰＣ３３上の端子５８と第１基板４ａ上の端子２３とがＡＣＦ６１内の導電粒子によって導通される。
チップモジュール３の接続端子５９は図示しない外部制御回路、例えば、携帯電話機、携帯情報端末機等といった電子機器に含まれる制御回路に接続される。外部制御回路から端子５９を介してチップモジュール３へ信号が供給されると、電子部品３４及びＩＣパッケージ３６が所定の機能を奏し、それ故、駆動用ＩＣ２２ａ、２２ｂ、２２ｃへ所定の信号が供給され、これにより、既述した液晶パネル２による表示が行われる。
（マークの変形例）
図８は、マーク７１の変形例を示している。この例では、ＩＣパッケージ３６の正規実装位置３６ａにおける隣り合う２つの角部に対応して２つの直交マーク７１ｃが設けられる。また、これらの直交マーク７１ｃによって挟まれる辺に対向する辺に対応して直線状マーク７１ｄが設けられる。この構成は、ＩＣパッケージ３６の右下角部及び左下角部に対応する位置に配線が形成される場合に好都合である。
図９は、マーク７１の他の変形例を示している。この例に係るマーク７１ｅは、ＩＣパッケージ３６に対向する辺に階段形状７３を有している。この階段形状７３の個々の階段部分までの距離Ｄ１，Ｄ２，Ｄ３を一定の、決められた、互いに異なる寸法に設定しておけば、ＩＣパッケージ３６のズレ量を、より一層細かい値で判定できる。なお、図９では直交マークに階段形状を設けてあるが、これに代えて、図８の直線状マーク７１ｄに階段形状を設けることもできる。
図１０は、マーク７１のさらに他の変形例を示している。この例に係るマーク７１ｆは、適宜の間隔をおいて平行に並べられた複数、本実施形態では２個のマーク部分７４ａ，７４ｂによって形成されている。これらのマーク部分の正規実装位置３６ａに対する距離は“Ｄ１”及び“Ｄ２”である。この変形例によれば、２個のマーク部分７４ａ，７４ｂのそれぞれによってＩＣパッケージ３６の位置ズレ量を判定できるので、さらに高精度の判定が可能となる。
図１１は、マーク７１のさらに他の変形例を示している。この例に係るマーク７１ｇは、ＩＣパッケージ３６の正規実装位置３６ａの角部に対向して円弧状の湾曲面７６を有している。この湾曲面７６の正規実装位置３６ａの角部からの距離Ｄ１は許容ズレ量に一致又は許容ズレ量に対応する値に設定されている。従って、ＩＣパッケージ３６の実装位置が対角線方向にずれる場合はもとより、対角線方向か外れた方向へずれる場合でも、湾曲面７６によってそのズレ量を判定できる。
図１２は、マーク７１のさらに他の変形例を示している。この例に係るマーク７１ｈは、ＩＣパッケージ３６の正規実装位置３６ａの各辺に対向して設けられた直線状マークとして形成されている。この構成は、ＩＣパッケージ３６の４つの角部に対応する位置に配線が形成される場合に好都合である。
（その他の変形例）
以上の説明では、図４（ａ）〜（ｃ）及び図５（ａ），（ｂ）に示すようなＩＣパッケージによってＩＣ構造体を構成した。しかしながらＩＣ構造体は、そのようなＩＣパッケージに限られず、パッケージングされないベアチップＩＣとすることもできる。このようなベアチップＩＣはＡＣＦによって実装されることがあるが、そのような場合にも、本発明を適用できる。すなわち、図６に示すようなマーク７１を用いてベアチップＩＣに関する実装位置の検査を行うことができる。
また、以上の説明では、スイッチング素子を用いない単純マトリクス構造の液晶装置を例示したが、本発明は、ＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）等といった２端子型のスイッチング素子を各表示ドットに付設する構造のアクティブマトリクス構造の液晶装置にも適用できる。また、本発明は、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）等といった３端子型のスイッチング素子を各表示ドットに付設する構造のアクティブマトリクス型の液晶装置にも適用できる。
また、本発明は、液晶装置以外の電気光学装置に対しても適用できる。このような電気光学装置としては、例えば、電気光学物質として有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）を用いるＥＬ装置や、電気光学物質として希薄なガスを用いてこのガス中で発生するプラズマ放電を利用する構造のプラズマ装置や、無機ＥＬ装置や、電気泳動ディスプレイ装置や、フィールドエミッションディスプレイ装置（電界放出表示装置）等が考えられる。
（電子機器の実施形態）
以下、本発明に係る電子機器を実施形態を挙げて説明する。なお、この実施形態は本発明の一例を示すものであり、本発明はこの実施形態に限定されるものではない。
図１３は、本発明に係る電子機器の一実施形態を示している。ここに示す電子機器は、表示情報出力源１０１、表示情報処理回路１０２、電源回路１０３、タイミングジェネレータ１０４及び液晶装置１０５によって構成される。そして、液晶装置１０５は液晶パネル１０７及び駆動回路１０６を有する。
表示情報出力源１０１は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等といったメモリや、各種ディスク等といったストレージユニットや、ディジタル画像信号を同調出力する同調回路等を備え、タイミングジェネレータ１０４により生成される各種のクロック信号に基づいて、所定フォーマットの画像信号等といった表示情報を表示情報処理回路１０２に供給する。
次に、表示情報処理回路１０２は、増幅・反転回路や、ローテーション回路や、ガンマ補正回路や、クランプ回路等といった周知の回路を多数備え、入力した表示情報の処理を実行して、画像信号をクロック信号ＣＬＫと共に駆動回路１０６へ供給する。ここで、駆動回路１０６は、走査線駆動回路（図示せず）やデータ線駆動回路（図示せず）と共に、検査回路等を総称したものである。また、電源回路１０３は、上記の各構成要素に所定の電源電圧を供給する。液晶装置１０５は、例えば、図１に示した液晶装置１と同様に構成できる。
図１４は、本発明に係る電子機器の他の実施形態であるモバイル型のパーソナルコンピュータを示している。ここに示すパーソナルコンピュータ１１０は、キーボード１１２を備えた本体部１１４と、液晶表示ユニット１１６とから構成されている。この液晶表示ユニット１１６は、例えば図１に示した液晶装置１を表示部として用いて構成できる。
図１５は、本発明を電子機器の一例である携帯電話機に適用した場合の一実施形態を示している。ここに示す携帯電話機１２０は、本体部１２１と、これに開閉可能に設けられた表示体部１２２とを有する。液晶装置等といった電気光学装置によって構成された表示装置１２３は、表示体部１２２の内部に配置され、電話通信に関する各種表示は、表示体部１２２にて表示画面１２４によって視認できる。本体部１２１の前面には操作ボタン１２６が配列して設けられる。
表示体部１２２の一端部からアンテナ１２７が出没自在に取付けられている。受話部１２８の内部にはスピーカが配置され、送話部１２９の内部にはマイクが内蔵されている。表示装置１２３の動作を制御するための制御部は、携帯電話機の全体の制御を司る制御部の一部として、又はその制御部とは別に、本体部１２１又は表示体部１２２の内部に格納される。
図１６は、本発明に係る電子機器のさらに他の実施形態であるデジタルスチルカメラであって、液晶装置をファインダとして用いるものを示している。このデジタルスチルカメラ１３０におけるケース１３１の背面には液晶表示ユニット１３２が設けられる。この液晶表示ユニット１３２は、被写体を表示するファインダとして機能する。この液晶表示ユニット１３２は、例えば図１に示した液晶装置１を用いて構成できる。
ケース１３１の前面側（図においては裏面側）には、光学レンズやＣＣＤ等を含んだ受光ユニット１３３が設けられている。撮影者が液晶表示ユニット１３２に表示された被写体像を確認して、シャッタボタン１３４を押下すると、その時点におけるＣＣＤの撮像信号が、回路基板１３５のメモリに転送されてそこに格納される。
ケース１３１の側面には、ビデオ信号出力端子１３６と、データ通信用の入出力端子１３７とが設けられている。ビデオ信号出力端子１３６にはテレビモニタ１３８が必要に応じて接続され、また、データ通信用の入出力端子１３７にはパーソナルコンピュータ１３９が必要に応じて接続される。回路基板１３５のメモリに格納された撮像信号は、所定の操作によって、テレビモニタ１３８や、パーソナルコンピュータ１３９に出力される。
図１７は、本発明に係る電子機器のさらに他の実施形態である腕時計型電子機器を示している。ここに示す腕時計型電子機器１４０は、時計本体１４１に支持された表示部としての液晶表示ユニット１４２を有し、この液晶表示ユニット１４２は、時計本体１４１の内部に設けた制御回路１４３によって制御されて、時刻、日付等を情報として表示する。この液晶表示ユニット１４２は、例えば図１に示した液晶装置１を用いて構成できる。
図１８は、本発明に係る電子機器のさらに他の実施形態であるＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ：パーソナル・デジタル・アシスタント：携帯型情報端末装置）を示している。ここに示すＰＤＡ１５０は、接触方式、いわゆるタッチパネル方式の入力装置１５１をその正面パネル上に有する。この入力装置１５１は透明であり、その下には表示部としての液晶装置１５２が配置されている。
使用者は、付属のペン型入力具１５３を入力装置１５１の入力面に接触させることにより、液晶装置１５２に表示されたボタン、その他の表示を選択したり、文字、図形等を描いたりして、必要な情報を入力する。この入力情報に対してＰＤＡ１５０内のコンピュータによって所定の演算が行われ、その演算の結果が液晶装置１５２に表示される。液晶装置１５２は、例えば図１に示した液晶装置１を用いて構成できる。
（変形例）
電子機器としては、以上に説明したパーソナルコンピュータや、携帯電話機や、デジタルスチルカメラや、腕時計型電子機器や、ＰＤＡの他にも、液晶テレビや、ビューファインダ型又はモニタ直視型のビデオテープレコーダや、カーナビゲーション装置や、ページャや、電子手帳や、電卓や、ワードプロセッサや、ワークステーションや、テレビ電話機や、ＰＯＳ端末器等が挙げられる。
【図面の簡単な説明】
【図１】本発明に係る配線基板、チップモジュール及び電気光学装置のそれぞれの一実施形態を示す斜視図である。
【図２】図１に示す電気光学装置の主要部分である液晶パネルの断面図である。
【図３】図１に示すチップモジュールの断面構造を示す断面図である。
【図４】ＩＣ構造体としてのＩＣパッケージの複数の実施形態を示す図である。
【図５】ＩＣ構造体としてのＩＣパッケージの他の複数の実施形態を示す図である。
【図６】図１のチップモジュールにおけるＩＣ実装領域の平面図である。
【図７】図６の主要部分であるマークを拡大して示す図である。
【図８】マークの変形例を示す図である。
【図９】マークの他の変形例を示す図である。
【図１０】マークのさらに他の変形例を示す図である。
【図１１】マークのさらに他の変形例を示す図である。
【図１２】マークのさらに他の変形例を示す図である。
【図１３】本発明に係る電子機器の一実施形態を示すブロック図である。
【図１４】本発明に係る電子機器の他の実施形態を示す斜視図である。
【図１５】本発明に係る電子機器のさらに他の実施形態を示す斜視図である。
【図１６】本発明に係る電子機器のさらに他の実施形態を示す斜視図である。
【図１７】本発明に係る電子機器のさらに他の実施形態を示す斜視図である。
【図１８】本発明に係る電子機器のさらに他の実施形態を示す斜視図である。
【符号の説明】
１：液晶装置（電気光学装置）、２：液晶パネル、３：チップモジュール、４ａ，４ｂ：基板、６：シール材、８：照明装置、９：液晶層（電気光学物質層）、１２ａ，１２ｂ：基材、１３：反射板、１４：光透過用開口、１７ａ，１７ｂ：電極、３３：ＦＰＣ（配線基板）、３４：電子部品、３６：ＩＣパッケージ（ＩＣ構造体）、３６ａ：実装位置、３７：ベース材、３８ａ，３８ｂ：配線、３８ｂｂ：銅膜部材、３９：ランド（基板側端子）、４１：レジスト、４２ａ，４２ｂ：カバーレイ、４３：補強膜、４４：スルーホール、４６：ＩＣチップ、４８：ハンダボール（ハンダ付け用端子）、７１，７１ｃ，７１ｄ，７１ｅ，７１ｆ，７１ｇ，７１ｈ：マーク、７１ａ，７１ｂ：線分部分、７２：アライメントマーク、７３：階段形状、７４ａ，７４ｂ：マーク部分、７６：円弧状湾曲面、１１０：パーソナルコンピュータ（電子機器）、１２０：携帯電話機（電子機器）、１３０：デジタルスチルカメラ（電子機器）、１４０：腕時計型電子機器（電子機器）、１５０：ＰＤＡ（電子機器）TECHNICAL FIELD OF THE INVENTION
The present invention relates to a wiring board for mounting an IC structure and a method of manufacturing the same, a chip module having an IC structure mounted on the wiring board, an electro-optical device using the chip module, a method of manufacturing the same, and electricity for the same. The present invention relates to an electronic device using an optical device.
[Prior art]
Currently, electro-optical devices such as liquid crystal devices and EL (Electro Luminescence) devices are widely used in electronic devices such as mobile phones and personal digital assistants. For example, an electro-optical device is used to visually display various types of information regarding electronic devices. In general, an electro-optical device supplies light to a layer of an electro-optical material such as a liquid crystal or an EL, and controls a voltage applied to the layer of the electro-optical material for each display dot, which is a minimum unit of display, thereby providing a character. , Numbers, figures, etc. are displayed.
An electro-optical material such as a liquid crystal is generally provided as a layer on a glass substrate, a plastic substrate, or the like. Such a structure is sometimes called a liquid crystal panel or an electro-optical panel. To supply a control voltage to be applied to the electro-optical material layer, to supply a power supply voltage to a light source that generates light to be supplied to the electro-optical material layer, and to supply various other electric signals and power. In some cases, a chip module is connected to the electro-optical panel. In this case, a control circuit in an electronic device such as a mobile phone and the electro-optical panel are connected by a chip module, and various signals and power are supplied to the electro-optical panel through the wiring board.
A chip module generally includes a wiring board, mounted components mounted on the wiring board, and a wiring pattern formed on the wiring board with copper (Cu) or the like. Examples of the mounted component include a chip component such as a resistor and a capacitor, and an IC structure. Examples of the IC structure include an IC that is not packaged and has a structure in which IC components, for example, Si (silicon) are exposed to the outside, that is, a bare chip IC, an IC package formed by packaging a bare chip IC with a resin, and the like. Can be considered.
Conventionally, as a method of mounting an IC structure on a wiring substrate, heating and pressing are performed in a state where an ACF (Anisotropic Conductive Film: anisotropic conductive film) is interposed between a mounting surface of the IC structure and the wiring substrate. In other words, a mounting method is known in which the bumps of the IC structure and the terminals on the wiring board are conductively connected by conductive particles in the ACF by thermocompression bonding.
Also, recently, an IC structure such as a BGA (Ball Grid Array) or a CSP (Chip Size Package) having a structure in which a plurality of solder terminals, for example, solder balls are arranged on a mounting surface of the IC structure is practically used. Is provided. When this type of IC structure is used, the IC structure can be soldered simultaneously with chip components such as a resistor and a capacitor without using an ACF, and can be mounted on a wiring board by, for example, a solder reflow process.
Regardless of whether the mounting is performed using an ACF or the mounting of an IC structure having solder terminals by soldering, the IC structure mounted on the wiring board must have a desired regular structure. Must be mounted accurately at the mounting position. Otherwise, a short circuit may occur between the terminals or a connection failure may occur, and the wiring board may not be able to perform a desired function.
Conventionally, it is known to provide an inspection pattern on a wiring board in order to inspect by visual inspection whether or not the IC structure is correctly mounted at a proper position on the wiring board. For example, there is known an inspection method in which a frame-shaped inspection pattern is provided around a regular mounting position of an IC structure on a wiring board, and the outer shape of the mounted IC structure is compared with the inspection pattern. (For example, see Patent Document 1).
There is also known an inspection method in which an inspection pattern is provided at a corner of a regular mounting position of an IC structure on a wiring board, and the corner of the mounted IC structure is compared with the inspection pattern. (For example, see Patent Document 2).
[Patent Document 1]
JP-A-10-308572 (FIG. 3)
[Patent Document 2]
JP-A-5-335706 (FIG. 1)
[Problems to be solved by the invention]
However, in the wiring board disclosed in Patent Document 1, the inspection pattern is formed in a continuous frame shape that is not separated. Therefore, there is a problem that the wiring pattern formed on the wiring board is largely restricted by the inspection pattern. Further, in the wiring board disclosed in Patent Document 1, when the IC structure is mounted at a regular position on the wiring board, the outer periphery of the IC structure is included in the inspection pattern. . Therefore, it has been difficult to accurately determine the amount of deviation of the IC structure from the normal position.
Further, in the wiring board disclosed in Patent Literature 2, the inspection mark is provided in a portion inside the regular mounting position of the IC structure. For this reason, when the IC structure is correctly mounted at the correct position, the inspection mark is hidden by the IC structure and cannot be seen. On the other hand, when the IC structure is mounted at a position deviated from the normal position, the test mark does not. Can be seen to recognize that the mounting position has shifted. However, in this conventional method, it is still difficult to accurately determine how much the IC structure deviates from the normal position by using the inspection mark.
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and does not limit the formation of wiring, and can easily and accurately determine an amount of deviation from a normal position of an IC structure. It is an object to provide a method for manufacturing a substrate, a chip module, an electro-optical device, a method for manufacturing an electro-optical device, and an electronic apparatus.
[Means for Solving the Problems]
In order to achieve the above object, a wiring board according to the present invention is a wiring board having wiring and provided with a mounting position of an IC structure, wherein the wiring board is separated by a predetermined distance from an outer peripheral edge of the mounting position of the IC structure. And marks provided at at least two positions separated from each other on the outer side.
According to the wiring board of this configuration, since at least two marks are provided in a state where they are separated from each other, the circulation of the wiring formed on the wiring board is not restricted by those marks. Further, since the mark is provided outside the normal mounting position of the IC structure, the outer peripheral edge of the IC structure and the inner peripheral edge of the mark can be visually compared with each other very easily. If the IC chip is mounted in a state shifted from the mark, the deviation amount can be determined very easily and accurately by comparing the outer peripheral edge of the IC structure with the inner peripheral edge of the mark.
In the wiring board according to the present invention, the predetermined dimension corresponds to an allowable shift amount with respect to a mounting position of the IC structure. By doing so, the distance between the outer peripheral edge of the IC structure and the inner peripheral edge of the mark is visually read, so that the amount of displacement of the mounting position of the IC structure can be easily read.
In the wiring board according to the present invention, it is preferable that the at least two marks are formed of the same material as the wiring by the same process. When the wiring is formed of, for example, copper (Cu), it is desirable that the mark is also formed of copper. In addition, the wiring is often formed in a desired pattern by photolithography and etching. The mark of the present invention is desirably formed simultaneously with such a wiring forming process. As a result, material costs and manufacturing costs can be reduced.
In the wiring board according to the present invention, it is preferable that the at least two marks include an orthogonal mark 71 composed of two line segments orthogonal to each other, for example, as shown in FIG. By using this mark, positional deviations in different directions can be simultaneously inspected by two line segment portions.
In the wiring board according to the present invention, at least one pair of the at least two marks is provided so as to face each other in a diagonal direction of the regular mounting position 36a of the IC structure, for example, as indicated by reference numeral 71 in FIG. Is desirable. This makes it possible to easily and accurately determine the mounting displacement of the IC structure in the diagonal direction.
In the wiring board according to the present invention, the at least two marks are, for example, as shown in FIG. 8, a pair of orthogonal marks 71c provided corresponding to adjacent corners of the normal mounting position of the IC structure; It is desirable to have a linear mark 71d provided corresponding to the side opposite to the side sandwiched by the pair of orthogonal marks. According to this configuration, mounting displacement of the IC structure in all directions can be inspected with a small number of marks.
In the wiring board according to the present invention, it is desirable that at least one of the at least two marks is provided with a stepped shape 73 on a side facing the IC structure, for example, as shown in FIG. In this case, it is desirable that the step of one step has a predetermined size. According to this configuration, the inspector can easily, quickly and accurately determine the amount of deviation by inspecting how many steps of the IC structure correspond to the number of steps.
In the wiring board according to the present invention, at least one of the at least two marks includes a plurality of mark portions 74a and 74b arranged in parallel at appropriate intervals, for example, as shown in FIG. Is desirable. In this case, if the interval between the mark portions is set to a prescribed size, the deviation amount of the IC structure can be accurately determined.
In the wiring board according to the present invention, it is preferable that the at least two marks have an arcuate curved surface 76 facing a corner of a regular mounting position of the IC structure, for example, as shown in FIG. In this way, even when the IC structure is mounted with a positional shift in an oblique direction at an arbitrary angle, the amount of the shift can be determined easily and accurately.
In the wiring board according to the present invention, it is preferable that the at least two marks are, as shown in FIG. 12, for example, linear marks 71h provided to face each side of the normal mounting position of the IC structure. . According to this configuration, the mark can be easily formed. Also, this is convenient when wiring must be formed at a corner portion of a regular mounting position of the IC structure.
Next, a chip module according to the present invention includes a wiring board having the above-described configuration, and an IC structure mounted on the wiring board. According to the chip module having this configuration, since at least two marks are provided in a state where they are separated from each other, the circulation of the wiring formed on the wiring board is not restricted by the marks. Further, since the mark is provided outside the normal mounting position of the IC structure, the outer peripheral edge of the IC structure and the inner peripheral edge of the mark can be visually compared with each other very easily. If the IC chip is mounted in a state shifted from the mark, the deviation amount can be determined very easily and accurately by comparing the outer peripheral edge of the IC structure with the inner peripheral edge of the mark.
In the chip module according to the present invention, it is preferable that the IC structure has a plurality of soldering terminals on a mounting surface thereof. Generally, in a bare chip IC, a plurality of terminals, that is, pads, are arranged in an annular shape, for example, in the vicinity of the outer periphery of the IC body portion on the active surface of the IC body portion. In some cases, metal bumps are formed on these pads. Such a bare chip IC can be mounted on a base material by ACF.
On the other hand, in an IC package such as a BGA or a CSP, that is, an IC structure, a plurality of soldering terminals, for example, solder balls, are provided on the entire surface of the mounting surface that is in contact with the wiring board or on a wide surface thereof. These soldering terminals are conductively connected to the terminal portions of the wiring on the wiring board by soldering. Since this type of IC structure can be mounted by soldering without using an ACF, if it is necessary to solder a chip component such as a resistor or a capacitor on a wiring board, the chip component must be soldered. Has the advantage that the IC structure can be mounted simultaneously.
The IC structure mounted by such soldering has a greater possibility that the IC structure will be deviated from the normal mounting position during the mounting operation, as compared with the IC structure mounted using the ACF. Therefore, inspecting the mounting position of the IC package using the mark according to the present invention is particularly advantageous when the IC structure is an IC structure that is mounted by soldering.
In the chip module according to the present invention, it is preferable that a resin material is injected between the wiring board and the IC structure. This resin material can be, for example, epoxy, silicon, acrylic, or the like. In this case, the conductive connection state of the metal terminal element existing between the wiring board and the IC structure can be stably maintained. For example, such a resin material is often injected by a dispenser such as a syringe, but if the amount of the injected resin material is excessive or the amount of the resin material is not supplied in a sufficient amount, the wiring board is not provided. Not good in quality. The mark according to the present invention can be used not only when inspecting the displacement of the mounting position of the IC structure, but also when inspecting whether the amount of the injected resin material is appropriate. it can.
Next, an electro-optical device according to the present invention includes a substrate to which the above-described chip module is connected, and an electro-optical material disposed on the substrate. As the substrate, a light-transmitting glass substrate, a light-transmitting plastic substrate, or the like can be used. Liquid crystal, EL, or the like can be used as the electro-optical material.
When a liquid crystal is used as the electro-optical material, the formed electro-optical device is a liquid crystal device. At this time, the structure in which the liquid crystal is provided on the substrate may be called a liquid crystal panel or an electro-optical panel. On the other hand, when EL is used as the electro-optical material, the formed electro-optical device is an EL device. At this time, the structure in which the EL is provided on the substrate is sometimes called an EL panel or an electro-optical panel.
According to the electro-optical device of the present invention, since the IC structure is always mounted at the normal mounting position in the chip module included therein, the IC structure is defective during use of the electro-optical device, for example, the contact is poor. Will not occur.
Next, an electronic apparatus according to the present invention includes the electro-optical device having the above-described configuration, and control means for controlling an operation of the electro-optical device. According to this electronic device, since the IC structure is always mounted at the regular mounting position on the wiring board included therein, a defect, for example, a contact defect may occur in the IC structure during use of the electronic device. Gone.
Next, a method of manufacturing a wiring board according to the present invention is a method of manufacturing a wiring board having wiring and provided with a mounting position of an IC structure. Forming a mark at at least two positions separated from each other.
Also, the method for manufacturing an electro-optical device according to the present invention includes a step of disposing an electro-optical material on a substrate, a step of manufacturing a chip module, and a step of connecting the chip module to the substrate. The step of manufacturing a chip module includes a step of performing the method of manufacturing a wiring board having the above-described configuration, and a step of mounting an IC structure on the wiring board.
BEST MODE FOR CARRYING OUT THE INVENTION
(Embodiments of wiring substrate, chip module and electro-optical device)
Hereinafter, an embodiment in which the wiring board and the chip module according to the present invention are applied to a liquid crystal device as an example of an electro-optical device will be described. In this case, the liquid crystal device to be described is a simple matrix liquid crystal device that does not use a switching element. It should be noted that the embodiments to be described below are merely examples for understanding the present invention, and the present invention is not limited to the embodiments.
In FIG. 1, a liquid crystal device 1 as an electro-optical device has a liquid crystal panel 2 and a chip module 3. The chip module 3 is formed by mounting an IC package 36 as an IC structure on an FPC (Flexible Printed Circuit) 33 as a wiring board. When an illumination device is used other than external light such as sunlight or indoor light, the liquid crystal device 1 has an illumination device 8. In the case of the embodiment shown in FIG. 1, images such as characters, numerals, figures, and the like are displayed on the upper surface of the liquid crystal panel 2, so that the illumination device 8 functions as a backlight for supplying light from the side opposite to the observation side. I do.
As the liquid crystal panel 2, any type of liquid crystal panel can be adopted. For example, a simple matrix type liquid crystal panel using no switching element, an active matrix type liquid crystal panel using a two terminal type switching element such as TFD (Thin Film Diode), and a three terminal type such as TFT (Thin Film Transistor) are used. An active matrix type liquid crystal panel using the above switching elements can be adopted. If a liquid crystal panel of a simple matrix system is adopted as the liquid crystal panel, the liquid crystal panel 2 is configured as follows.
The liquid crystal panel 2 has a first substrate 4a and a second substrate 4b opposed thereto. On one surface of these substrates 4a and 4b, a sealing material 6 is formed in a substantially rectangular frame shape by printing or the like. Then, the first substrate 4a and the second substrate 4b are bonded together by the sealing material 6. An opening 7 for injecting liquid crystal is provided in advance in a part of the sealing material 6.
In FIG. 2, when the first substrate 4a and the second substrate 4b are bonded to each other by the sealing material 6, a gap having a predetermined height, that is, a cell gap is formed between the substrates, and the liquid crystal 9 is placed in the cell gap. It is injected through the opening 7 (see FIG. 1) to form a liquid crystal layer. When the injection of the liquid crystal 9 into the cell gap is completed, the opening 7 is closed with a resin or the like and sealed. The dimension of the cell gap in which the liquid crystal 9 is sealed is normally maintained by a plurality of spherical spacers 11 dispersed on the surface of the first substrate 4a or the second substrate 4b.
The first substrate 4a has a base material 12a formed of a light-transmitting glass, a light-transmitting plastic, or the like, and a reflective film 13 made of, for example, Al (aluminum) is formed on the surface of the base material 12a on the liquid crystal 9 side. Is formed. A plurality of apertures 14 for light transmission are formed in the reflective film 13 in a matrix form as viewed from the direction of arrow D for each display dot which is the minimum unit of display. These openings 14 can be formed by, for example, a photolithography process and an etching process.
An insulating film 16 is formed on the reflective film 13 by a known film forming method, for example, spin coating or the like. The first electrode 17a is formed on the insulating film 16 by photolithography using, for example, ITO (Indium Tin Oxide) as a material. The first electrode 17a is formed in a stripe shape as a whole when viewed from the direction of arrow D in FIG. 2 by arranging a plurality of linear electrodes in parallel with each other as shown in FIG. In FIG. 1, the interval between the linear electrodes is drawn wider than it is in order to show the arrangement state of the first electrodes 17a in an easy-to-understand manner. A book is formed on the base material 12a.
In FIG. 2, an alignment film 18a is formed on the first electrode 17a as a film having a uniform thickness by using, for example, polyimide as a material, for example, by printing. Then, an alignment process, for example, a rubbing process is performed on the alignment film 18a, and the alignment of the liquid crystal 9 on the substrate 4a side is determined. Further, a polarizing plate 19a is attached to the outer surface of the base material 12a, for example, by sticking. Also. If necessary, a retardation plate is provided between the polarizing plate 19a and the base material 12a.
The second substrate 4b opposed to the first substrate 4a has a base material 12b made of a light-transmitting glass, a light-transmitting plastic, or the like. The color filter 21 is formed by a dispersion method, an inkjet method, or the like. The color filter 21 includes, for example, three primary color coloring layers of R (red), G (green), and B (blue), and three primary colors of C (cyan), M (magenta), and Y (yellow). The colored layers are formed by arranging the colored layers in a predetermined pattern, for example, a stripe arrangement, a delta arrangement, or a mosaic arrangement when viewed from the direction of arrow D. One colored layer in the color filter 21 is arranged corresponding to one of the display dots, which is the minimum unit for displaying an image. Then, three colored layers of R, G, B, C, M, and Y form one unit to form one pixel.
Further, a second electrode 17b is formed on the color filter 21 by, for example, photolithography using, for example, ITO as a material. As shown in FIG. 1, the second electrode 17b is formed by arranging a plurality of linear electrodes extending in a direction orthogonal to the first electrode 17a in parallel with each other, thereby forming a stripe as a whole when viewed from the direction of arrow D in FIG. It is formed in a shape. In FIG. 1, the intervals between the linear electrodes are drawn wider than they actually are in order to show the arrangement state of the second electrodes 17 b in an easy-to-understand manner. However, in practice, a large number of the second electrodes 17 b are arranged at narrower intervals. A book is formed on the base material 12b.
Further, an alignment film 18b is formed on the second electrode 17b using, for example, a polyimide material as a film having a uniform thickness by, for example, printing. Then, an alignment process, for example, a rubbing process is performed on the alignment film 18b, and the alignment of the liquid crystal 9 on the substrate 4b side is determined. The polarizing plate 19b is attached to the outer surface of the base material 12b by, for example, sticking. At this time, the polarization axis of the polarizing plate 19b is set at an angle different from that of the polarizing plate 19a on the first substrate 4a side.
In FIG. 1, the first substrate 4a has a portion 4c projecting outside the second substrate 4b, and the driving ICs 22a, 22b, 22c are mounted on the projecting portion 4c using, for example, an ACF. That is, in the present embodiment, a COG (Chip On Glass) mounting method in which the driving IC is directly mounted on the substrate of the liquid crystal panel is adopted. The input terminals of these IC chips are connected to external connection terminals 23 formed on the edge of the overhang 4c of the first substrate 4a.
The output terminal of the driving IC 22b located at the center of the overhang portion 4c is directly connected to the first electrode 17a formed on the first substrate 4a. Thereby, the driving IC 22b drives the first electrode 17a. As shown in FIG. 2, a plurality of spherical or columnar conductive materials 24 are included in the sealing material 6 in a dispersed state. In FIG. 1, the driving ICs 22a and 22c mounted on both sides of the overhang portion 4c are connected to the second electrode 17b formed on the second substrate 4b via the conductive members 24. Thus, the driving ICs 22a and 22c drive the second electrode 17b.
In FIG. 1, a lighting device 8 includes a light guide 26 formed of plastic or the like, and an LED (Light Emitting Diode) 27 as a light source disposed opposite to a light intake surface 26 a of the light guide 26. Having. As shown in FIG. 2, the LED 27 is supported by an LED board 28 and arranged at a predetermined position. A diffusion sheet 29 is attached to the surface of the light guide 26 on the liquid crystal panel 2 side, that is, the light exit surface 26b, for example, by sticking. A reflection sheet 31 is attached to the surface of the light guide 26 opposite to the liquid crystal panel 2 by, for example, sticking. The entire lighting device 8 is mounted on the liquid crystal panel 2 via the buffer member 32.
Since the liquid crystal panel 2 is configured as described above, in FIG. 2, when the light outside the second substrate 4b, that is, the light on the observation side is strong, the light passes through the second substrate 4b and passes through the liquid crystal layer. 9, the light is further reflected by the reflection film 13 and supplied to the liquid crystal layer 9 again. On the other hand, in FIG. 1, the driving ICs 22a, 22b, and 22c control the voltage applied between the first electrode 17a and the second electrode 17b for each display dot to change the orientation of the liquid crystal layer 9 for each display dot. Control. The light reflected by the reflection film 13 and supplied to the liquid crystal layer 9 is modulated according to the orientation of the liquid crystal layer 9, and the modulated light selectively passes through the polarizing plate 19 b, so that characters and numerals are displayed on the observation side. A desired image such as an image, a graphic, or the like is displayed. In this embodiment, since the color filter 21 is provided on the optical path, the displayed image is a color image. Thus, a reflective display is performed.
On the other hand, when the light on the observation side is weak, the LED 27 is turned on. At this time, the point-like or linear light emitted from the LED 27 is introduced into the light guide 26 from the light intake surface 26a of the light guide 26, propagates through the light guide 26, and then emits light. The light exits from the surface 26b to the outside in a planar shape. This light passes through the first substrate 4 a and further passes through the opening 14 provided in the reflection film 13, and is supplied to the liquid crystal layer 9. This light is modulated according to the orientation of the liquid crystal layer 9 and displayed as an image outside, as in the case of the reflection type. Thus, a transmissive display is performed.
(Explanation of chip module)
In FIG. 1, a chip module 3 includes an FPC (Flexible Printed Circuit) 33 as a wiring board, an electronic component 34 mounted on the FPC 33, and an IC package 36 as an IC structure similarly mounted on the FPC 33. Having. Note that the IC structure may be a bare chip IC in an unpackaged state.
The FPC 33 is formed by forming various film elements on a flexible plastic base member 37 as shown in FIG. Specifically, for example, a wiring 38a and a land (that is, a terminal) 39 are formed of, for example, copper (Cu) on the mounting side surface of the base material 37 formed of polyimide, and a resist 41 is formed around the land 39. Is applied, and in a desired area other than the area where the resist 41 is applied, a coverlay 42a is formed by, for example, polyimide.
Further, a wiring 38b is formed of, for example, copper on the rear surface of the base material 37, a coverlay 42b is formed of, for example, polyimide on the entire surface thereof, and at least a region corresponding to the IC package 36 is formed. For example, the reinforcing film 43 is formed of polyimide.
In FIG. 1, a resist 41 is provided such that a land 39 is exposed to the outside in a region where the IC package 36 and the electronic component 34 are mounted. The coverlay 42a is formed on the entire surface of the FPC 33 other than the region where the resist 41 is provided. Note that the coverlay 42a and the resist 41 are not formed at the connection portion with the liquid crystal panel or the connection portion with the connector. Further, a portion 38bb corresponding to the back surface of the IC package 36 among the wirings 38b provided on the back surface side of the FPC 33 is formed to have a large area so as to include the entire IC package 36 as shown in FIG. I have.
The copper film portion 38bb functions as a characteristic maintaining member for maintaining the characteristics of the IC package 36 in a normal state, and specifically has the following functions. Copper has a higher thermal conductivity than the polyimide forming the base material 37, and therefore, the copper film portion 38bb dissipates heat generated in the IC package 36 to the outside. Further, since copper has a light shielding property, the copper film portion 38bb prevents the IC package 36 from being exposed to light from the back surface side.
Further, since the copper film portion 38bb is formed wider than the IC package 36, the copper film portion 38bb prevents the FPC 33 from bending in the region corresponding to the IC package 36, thereby providing a shearing force to the IC package 36. It prevents external forces such as force and bending force from acting. Further, in FIG. 1, a reinforcing film 43 (see FIG. 3) provided on the back surface of the FPC 33 corresponding to the region where the resist 41 is formed further prevents external force from acting on the IC package 36. The thickness of the copper film portion 38bb is set to, for example, 30 μm or less.
In FIG. 3, the wiring 38 a on the front side and the wiring 38 b on the back side are electrically connected to each other by a through hole 44 penetrating the base material 37. As a result, a complicated circuit can be configured by utilizing both the front and back surfaces of the FPC 33. In particular, the through hole 44 formed at the copper film portion 38bb located on the back surface of the IC package 36 further enhances the function of the copper film portion 38bb dissipating the heat generated by the IC package 36 to the outside.
The IC package 36 is an IC package having a structure having a plurality of terminals on its bottom surface, that is, a wide area surface. Various specific structures of the IC package 36 are conceivable. For example, as shown in FIG. 4A, a planar tape 49 supporting a plurality of solder balls 48 as soldering terminals is bonded by an adhesive layer 47. It can be formed by bonding to the active surface of the IC chip 46 and conducting the terminals (that is, pads) of the IC chip 46 and the solder balls 48 through the through holes 52. Reference numeral 51 denotes a sealing resin. Also, the solder ball may be called a solder bump.
Further, as shown in FIG. 4B, for example, the IC package 36 has a wiring board 53 provided with a plurality of solder balls 48 as soldering terminals adhered to the active surface of the IC chip 46 by a resin 54. It can be formed by electrically connecting the pads of the IC chip 46 and the solder balls 48 with the bumps 56. The IC package 36 has a structure in which components of the IC chip 46, for example, Si itself are exposed to the outside.
In addition, as shown in FIG. 4C, for example, the IC package 36 is formed by directly forming a solder ball 48 on a pad of the IC chip 46 and further exposing the solder ball 48 to the outside. It can be formed by coating with a sealing resin 57. The IC package 36 also has a structure in which components of the IC chip 46, for example, Si itself are exposed to the outside.
5A, the IC package is bonded to the surface of the circuit board 63 via bonding wires 64, and the IC chip is further sealed with a sealing member 67. As shown in FIG. It can be formed by overcoating. A plurality of wiring lines are formed on the mounting surface of the circuit board 63 on which the IC chip 46 is mounted, and a plurality of wiring lines are also formed on the back surface of the circuit board 63. They are electrically connected to each other through the through holes that penetrate. Then, solder balls 48 as soldering terminals are provided, for example, in a grid pattern on each of the plurality of wiring lines on the back side.
5B, the IC package 46 is bonded to the IC chip 46 via a plurality of ball electrodes 69 arranged in a predetermined pattern on the surface of the circuit board 63, that is, flip-chip bonding. The IC chip 46 is overcoated with a sealing member 67 and packaged. Then, solder balls 48 as soldering terminals are provided, for example, in a grid pattern on each of the plurality of wiring lines formed on the back surface side of the circuit board 63. In the IC package 36, the outer shape of the package 36 can be made substantially the same size as the IC chip 46.
The structure common to the IC package 36 shown in FIGS. 4A, 4B, 4C, 5A and 5B is such that terminals are drawn out to the side of the package. Instead, the solder balls 48, that is, the solder protrusion terminals are provided on the bottom surface of the package, that is, on the wide area.
In FIG. 1, a plurality of lands 39 are formed on the base material 37 of the FPC 33 at a position where the IC package 36 is mounted. As shown in FIG. 6, these lands 39 are formed over the entire outer peripheral region of the regular mounting position 36a of the IC package 36 and the inner peripheral region surrounded by the outer peripheral region. These lands 39 are formed, for example, by applying gold plating to the surface of the terminal portion of the copper wiring.
The solder balls 48 of the IC package 36 shown in FIGS. 4 and 5 are provided on the mounting surface of the IC package 36 so as to correspond to the lands 39 formed on the base material 37 of the FPC 33. The size of the IC package 36 is, for example, about vertical (L1) × horizontal (L2) = 3.0 mm × 3.0 mm (in a case where 5 × 5 solder balls having a pitch of 0.5 mm are also arranged in a matrix).
Outside the regular mounting position 36a of the IC package 36, a plurality of marks 71, in this embodiment, four marks 71 are provided corresponding to the four corners of the regular mounting position 36a. These marks 71 are used when checking whether or not the IC package 36 is mounted within a range of an allowable shift amount with respect to the normal mounting position 36a. These marks 71 can be formed at the same time when the wiring 38a (see FIG. 3) is formed of copper on the base material 37 by photolithography and etching.
These marks 71 are formed by two line segments 71a and 71b orthogonal to each other, as shown in FIG. The width W1 of each line segment is set to, for example, about 0.1 mm, and the length L3 of each line segment is set to, for example, about 0.3 mm. The distance D1 between the inner peripheral edge of the mark 71 and the outer peripheral edge of the regular mounting position 36a of the IC package 36 is set to, for example, about 0.05 mm. This distance D1 corresponds to the amount of deviation from the normal mounting position 36a, that is, the allowable deviation, when the IC package 36 is mounted on the base material 37. Note that the distance D1 does not necessarily have to match the allowable deviation amount, but it is preferable that the distance D1 has some size corresponding to the allowable deviation amount or capable of predicting the allowable deviation amount.
In FIG. 3A, an alignment mark 72 is formed at an appropriate position of the base material 37, in the present embodiment, in the vicinity of one of the four marks 71 drawn at the upper right. This alignment mark 72 can also be formed at the same time when the wiring 38a is formed. The alignment mark 72 is used as a reference when positioning the IC package 36 on the base material 37, that is, when mounting the IC package 36.
In FIG. 1, when the chip module 3 is manufactured by mounting the IC package 36 and the electronic component 34 on the FPC 33, first, cream solder is printed on the land 39 on the FPC 33 corresponding to the terminal of the electronic component 34. . This printing process can be performed, for example, by applying a metal mask to the FPC 33 and then spreading the cream solder on the metal mask with a squeegee.
When the solder printing on the electronic component 34 is completed, the electronic component 34 and the IC package 36 are mounted on each land 39 on the FPC 33. That is, the terminals of the electronic component 34 are mounted on the lands 39, and the solder balls 48 of the IC package 36 are mounted on the lands 39. When mounting the IC package 36, the IC package 36 is placed with reference to the alignment mark 72 in FIG. The IC package 36 mounted in this manner basically basically matches the regular mounting position 36a in FIG.
Thereafter, in FIG. 1, the FPC 33 on which the electronic component 34 and the IC package 36 are mounted is placed in a reflow furnace that has been heated to a predetermined temperature and heated, whereby the solder and the IC on which the electronic component 34 is mounted are mounted. The solder balls 48 of the package 36 are melted and soldered. As described above, with respect to the chip module 3 of the present embodiment, since the electronic component 34 and the IC package 36 can be soldered simultaneously in one reflow process, the manufacturing process is simplified and the manufacturing cost is reduced.
The position of the IC package 36 may shift when subjected to the solder reflow process. This is considered to be a problem because the solder ball 48 once melts and then solidifies. In view of this, regarding the chip module 3 of the present embodiment, the mounting position of the IC package 36 is inspected in an appropriate process after the solder reflow process is completed.
Specifically, in FIG. 3, the inspector visually observes the area where the chip module 3, particularly, the IC package 36 is mounted, from the side where the mark 71 is provided, that is, from the arrow A side. Then, the inspector determines whether the IC package 36 is mounted within the allowable mounting range by checking the relative position of the IC package 36 with respect to the mark 71 in FIG.
In the present embodiment, as described in FIG. 7, the distance D1 between the outer peripheral edge of the regular mounting position 36a and the inner peripheral edge of the mark 71 is set to the allowable deviation amount of 0.05 mm. If the outer peripheral edge of the mounted IC package 36 does not touch or enter the mark 71, the inspector determines that the mounting position of the IC package 36 is normal, and on the other hand, determines the outer peripheral edge of the mounted IC package 36. Is in contact with or enters the mark 71, it can be determined that the mounting position of the IC package 36 is defective.
In this embodiment, since the mark 71 is provided outside the regular mounting position 36a of the IC package 36, the outer peripheral edge of the IC package 36 and the inner peripheral edge of the mark 71 can be visually compared with each other very easily. The amount of displacement of the package 36 can be determined very easily and accurately.
Further, since the plurality of marks 71 are not provided continuously in an annular shape but are provided in a state of being separated from each other, the wiring of the wiring 38a (see FIG. 3) formed on the base material 37 may be turned around. There is no restriction by the mark 71.
In this embodiment, as shown in FIG. 6, a pair of marks 71 are provided so as to face each other in a diagonal direction of the regular mounting position 36a of the IC package 36. For this reason, it is possible to easily and accurately determine the mounting displacement of the IC package 36 in the diagonal direction.
Incidentally, in FIG. 3, a resin material may be injected between the IC package 36 and the base material 37 by a dispenser such as a syringe. This is to prevent the metal elements existing between the IC package 36 and the base member 37 from deteriorating, and to stably maintain the contact state between the metal elements. The mark 71 of the present embodiment can also be used when inspecting whether the injection of such a resin material is an appropriate amount. For example, when the injected resin material protrudes from the IC package 36 and the protruding resin material covers the mark 71, it can be determined that the supply of the resin material is excessive. Alternatively, in a case where the protruding resin material does not reach the mark 71, it can be determined that the supply of the resin material is small.
In FIG. 1, a connection terminal 58 is formed on the edge of the FPC 33 on the liquid crystal panel 2 side, and a connection terminal 59 is formed on the opposite edge. The edge of the FPC 33 on which the connection terminal 58 is formed is joined to the edge of the overhang 4c of the first substrate 4a by thermocompression bonding using the ACF 61. The ACF 61 is formed by dispersing a large number of conductive particles in a thermoplastic, thermosetting, or ultraviolet-curing resin. The terminals 58 on the FPC 33 and the terminals 23 on the first substrate 4 a are electrically connected by the conductive particles in the ACF 61.
The connection terminal 59 of the chip module 3 is connected to an external control circuit (not shown), for example, a control circuit included in an electronic device such as a mobile phone or a portable information terminal. When a signal is supplied from the external control circuit to the chip module 3 via the terminal 59, the electronic component 34 and the IC package 36 perform predetermined functions, and therefore, predetermined signals are supplied to the driving ICs 22a, 22b, and 22c. Thus, display by the liquid crystal panel 2 described above is performed.
(Modified example of mark)
FIG. 8 shows a modification of the mark 71. In this example, two orthogonal marks 71c are provided corresponding to two adjacent corners at the regular mounting position 36a of the IC package 36. Further, a linear mark 71d is provided corresponding to a side opposed to a side sandwiched by these orthogonal marks 71c. This configuration is convenient when wiring is formed at positions corresponding to the lower right corner and the lower left corner of the IC package 36.
FIG. 9 shows another modification of the mark 71. The mark 71e according to this example has a stepped shape 73 on the side facing the IC package 36. If the distances D1, D2, and D3 to the individual step portions of the step shape 73 are set to constant, fixed, and different dimensions, the amount of deviation of the IC package 36 can be determined with a finer value. . Note that, in FIG. 9, the orthogonal mark is provided with a step shape, but instead, the linear mark 71d in FIG. 8 may be provided with a step shape.
FIG. 10 shows another modification of the mark 71. The mark 71f according to this example is formed by a plurality of, in this embodiment, two mark portions 74a and 74b arranged in parallel at appropriate intervals. The distances of these mark portions to the normal mounting position 36a are "D1" and "D2". According to this modification, the positional deviation amount of the IC package 36 can be determined by each of the two mark portions 74a and 74b, so that the determination can be performed with higher accuracy.
FIG. 11 shows another modification of the mark 71. The mark 71g according to this example has an arcuate curved surface 76 facing the corner of the regular mounting position 36a of the IC package 36. The distance D1 of the curved surface 76 from the corner of the regular mounting position 36a is set to a value corresponding to the allowable deviation amount or a value corresponding to the allowable deviation amount. Therefore, even when the mounting position of the IC package 36 shifts in the diagonal direction or shifts in the diagonal direction, the amount of shift can be determined by the curved surface 76.
FIG. 12 shows another modification of the mark 71. The mark 71h according to this example is formed as a linear mark provided to face each side of the regular mounting position 36a of the IC package 36. This configuration is advantageous when wiring is formed at positions corresponding to the four corners of the IC package 36.
(Other modifications)
In the above description, the IC structure is constituted by the IC package as shown in FIGS. 4 (a) to 4 (c) and FIGS. 5 (a) and 5 (b). However, the IC structure is not limited to such an IC package, and may be a bare chip IC that is not packaged. Such a bare chip IC may be mounted by an ACF, but the present invention can be applied to such a case. That is, the mounting position of the bare chip IC can be inspected using the mark 71 as shown in FIG.
In the above description, a liquid crystal device having a simple matrix structure without using a switching element has been exemplified. The present invention can also be applied to a liquid crystal device having an active matrix structure. The present invention is also applicable to an active matrix type liquid crystal device having a structure in which a three-terminal switching element such as a TFT (Thin Film Transistor) is attached to each display dot.
Further, the present invention can be applied to an electro-optical device other than the liquid crystal device. As such an electro-optical device, for example, an EL device using an organic EL (Electro Luminescence) as an electro-optical material, or a structure using a rare gas as an electro-optical material and utilizing plasma discharge generated in the gas is used. A plasma device, an inorganic EL device, an electrophoretic display device, a field emission display device (field emission display device), and the like can be considered.
(Embodiment of electronic device)
Hereinafter, an electronic device according to the invention will be described with reference to embodiments. This embodiment is an example of the present invention, and the present invention is not limited to this embodiment.
FIG. 13 shows an embodiment of an electronic device according to the present invention. The electronic device shown here includes a display information output source 101, a display information processing circuit 102, a power supply circuit 103, a timing generator 104, and a liquid crystal device 105. The liquid crystal device 105 has a liquid crystal panel 107 and a driving circuit 106.
The display information output source 101 includes a memory such as a random access memory (RAM), a storage unit such as various disks, a tuning circuit that tunes and outputs a digital image signal, and the like, and various clock signals generated by the timing generator 104. , The display information such as an image signal in a predetermined format is supplied to the display information processing circuit 102.
Next, the display information processing circuit 102 includes a number of well-known circuits such as an amplification / inversion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit, and executes processing of input display information to convert an image signal. It is supplied to the drive circuit 106 together with the clock signal CLK. Here, the driving circuit 106 is a general term for an inspection circuit and the like together with a scanning line driving circuit (not shown) and a data line driving circuit (not shown). The power supply circuit 103 supplies a predetermined power supply voltage to each of the above components. The liquid crystal device 105 can be configured, for example, similarly to the liquid crystal device 1 shown in FIG.
FIG. 14 shows a mobile personal computer as another embodiment of the electronic apparatus according to the present invention. The personal computer 110 shown here comprises a main body 114 having a keyboard 112 and a liquid crystal display unit 116. The liquid crystal display unit 116 can be configured using, for example, the liquid crystal device 1 shown in FIG. 1 as a display unit.
FIG. 15 shows an embodiment in which the present invention is applied to a mobile phone as an example of an electronic device. The mobile phone 120 shown here has a main body section 121 and a display body section 122 provided to be able to open and close. A display device 123 including an electro-optical device such as a liquid crystal device is disposed inside the display unit 122, and various displays related to telephone communication can be visually recognized on the display screen 124 on the display unit 122. Operation buttons 126 are arranged on the front surface of the main body 121.
An antenna 127 is attached to be able to protrude and retract from one end of the display unit 122. A speaker is arranged inside the receiving unit 128, and a microphone is built inside the transmitting unit 129. A control unit for controlling the operation of the display device 123 is stored inside the main body unit 121 or the display body unit 122 as a part of the control unit that controls the overall control of the mobile phone or separately from the control unit. You.
FIG. 16 shows a digital still camera as still another embodiment of the electronic apparatus according to the present invention, which uses a liquid crystal device as a finder. A liquid crystal display unit 132 is provided on the back of a case 131 of the digital still camera 130. The liquid crystal display unit 132 functions as a finder for displaying a subject. The liquid crystal display unit 132 can be configured using, for example, the liquid crystal device 1 shown in FIG.
A light receiving unit 133 including an optical lens, a CCD, and the like is provided on the front side (the rear side in the figure) of the case 131. When the photographer confirms the subject image displayed on the liquid crystal display unit 132 and presses the shutter button 134, the CCD imaging signal at that time is transferred to the memory of the circuit board 135 and stored therein.
On the side surface of the case 131, a video signal output terminal 136 and an input / output terminal 137 for data communication are provided. A television monitor 138 is connected to the video signal output terminal 136 as necessary, and a personal computer 139 is connected to the input / output terminal 137 for data communication as necessary. The imaging signal stored in the memory of the circuit board 135 is output to the television monitor 138 or the personal computer 139 by a predetermined operation.
FIG. 17 shows a wristwatch-type electronic device as still another embodiment of the electronic device according to the present invention. The wristwatch-type electronic device 140 shown here has a liquid crystal display unit 142 as a display unit supported by a watch main body 141. The liquid crystal display unit 142 is controlled by a control circuit 143 provided inside the watch main body 141. Then, the time, date, and the like are displayed as information. The liquid crystal display unit 142 can be configured using, for example, the liquid crystal device 1 shown in FIG.
FIG. 18 shows a PDA (Personal Digital Assistant: personal digital assistant) which is still another embodiment of the electronic apparatus according to the present invention. The PDA 150 shown here has an input device 151 of a contact type, so-called touch panel type, on its front panel. The input device 151 is transparent, and a liquid crystal device 152 as a display unit is disposed below the input device 151.
The user contacts the input surface of the input device 151 with the attached pen-type input tool 153 to select buttons displayed on the liquid crystal device 152 and other displays, draw characters, figures, and the like. , Enter the required information. A predetermined operation is performed on the input information by the computer in the PDA 150, and the result of the operation is displayed on the liquid crystal device 152. The liquid crystal device 152 can be configured using, for example, the liquid crystal device 1 shown in FIG.
(Modification)
As the electronic device, the personal computer described above, a mobile phone, a digital still camera, a wristwatch type electronic device, a PDA, a liquid crystal television, a viewfinder type or a monitor direct view type video tape recorder, , A car navigation device, a pager, an electronic organizer, a calculator, a word processor, a workstation, a videophone, a POS terminal, and the like.
[Brief description of the drawings]
FIG. 1 is a perspective view showing one embodiment of a wiring board, a chip module, and an electro-optical device according to the present invention.
FIG. 2 is a cross-sectional view of a liquid crystal panel which is a main part of the electro-optical device shown in FIG.
FIG. 3 is a sectional view showing a sectional structure of the chip module shown in FIG. 1;
FIG. 4 is a diagram showing a plurality of embodiments of an IC package as an IC structure.
FIG. 5 is a view showing another plurality of embodiments of an IC package as an IC structure.
FIG. 6 is a plan view of an IC mounting area in the chip module of FIG. 1;
FIG. 7 is an enlarged view showing a mark which is a main part of FIG. 6;
FIG. 8 is a diagram showing a modified example of a mark.
FIG. 9 is a diagram showing another modified example of the mark.
FIG. 10 is a diagram showing still another modified example of the mark.
FIG. 11 is a diagram showing still another modified example of the mark.
FIG. 12 is a diagram showing still another modification of the mark.
FIG. 13 is a block diagram illustrating an embodiment of an electronic apparatus according to the invention.
FIG. 14 is a perspective view showing another embodiment of the electronic apparatus according to the invention.
FIG. 15 is a perspective view showing still another embodiment of the electronic apparatus according to the invention.
FIG. 16 is a perspective view showing still another embodiment of the electronic apparatus according to the invention.
FIG. 17 is a perspective view showing still another embodiment of the electronic apparatus according to the invention.
FIG. 18 is a perspective view showing still another embodiment of the electronic apparatus according to the invention.
[Explanation of symbols]
1: liquid crystal device (electro-optical device), 2: liquid crystal panel, 3: chip module, 4a, 4b: substrate, 6: sealing material, 8: lighting device, 9: liquid crystal layer (electro-optical material layer), 12a, 12b : Base material, 13: reflective plate, 14: light transmission opening, 17a, 17b: electrode, 33: FPC (wiring board), 34: electronic component, 36: IC package (IC structure), 36a: mounting position, 37: base material, 38a, 38b: wiring, 38bb: copper film member, 39: land (substrate side terminal), 41: resist, 42a, 42b: coverlay, 43: reinforcing film, 44: through hole, 46: IC Chip, 48: solder ball (solder terminal), 71, 71c, 71d, 71e, 71f, 71g, 71h: mark, 71a, 71b: line segment, 72: alignment mark, 73: step shape 74a, 74b: mark portion, 76: arcuate curved surface, 110: personal computer (electronic device), 120: mobile phone (electronic device), 130: digital still camera (electronic device), 140: wristwatch type electronic device ( Electronic equipment), 150: PDA (Electronic equipment)

Claims (18)

配線を有すると共にＩＣ構造体の実装位置が設けられる配線基板であって、
前記ＩＣ構造体の実装位置の外周辺縁から所定寸法離れた外側の位置であって互いに分離された少なくとも２箇所の位置に設けられたマーク
を有することを特徴とする配線基板。A wiring board having wiring and provided with a mounting position of an IC structure,
A wiring board, comprising: marks provided at at least two positions separated from each other by a predetermined distance from an outer peripheral edge of a mounting position of the IC structure. 請求項１において、前記所定寸法は、前記ＩＣ構造体の実装位置に対する許容ズレ量に対応することを特徴とする配線基板。2. The wiring board according to claim 1, wherein the predetermined dimension corresponds to an allowable shift amount with respect to a mounting position of the IC structure. 請求項１又は請求項２において、前記少なくとも２つのマークは前記配線と同じ材料で同じ工程によって形成されることを特徴とする配線基板。3. The wiring board according to claim 1, wherein the at least two marks are formed of the same material as the wiring by the same process. 請求項１から請求項３の少なくともいずれか１つにおいて、前記少なくとも２つのマークは、互いに直交する２つの線分から成る直交マークを含むことを特徴とする配線基板。4. The wiring substrate according to claim 1, wherein the at least two marks include an orthogonal mark including two line segments orthogonal to each other. 請求項４において、前記少なくとも２つのマークのうちの少なくとも一対は、前記ＩＣ構造体の実装位置の対角線方向に関して互いに対向するように設けられることを特徴とする配線基板。5. The wiring board according to claim 4, wherein at least one pair of the at least two marks is provided so as to face each other in a diagonal direction of a mounting position of the IC structure. 請求項１から請求項３の少なくともいずれか１つにおいて、前記少なくとも２つのマークは、前記ＩＣ構造体の実装位置の隣り合う角部に対応して設けられた一対の直交マークと、該一対の直交マークによって挟まれる辺に対向する辺に対応して設けられた直線状マークとを有することを特徴とする配線基板。4. The at least two marks according to claim 1, wherein the at least two marks are a pair of orthogonal marks provided corresponding to adjacent corners of a mounting position of the IC structure; A wiring substrate comprising: a linear mark provided corresponding to a side opposed to a side sandwiched by orthogonal marks. 請求項１から請求項６の少なくともいずれか１つにおいて、前記少なくとも２つのマークのうちの少なくとも１つの前記ＩＣ構造体に対向する辺には階段形状が設けられることを特徴とする配線基板。7. The wiring substrate according to claim 1, wherein a side of at least one of the at least two marks facing the IC structure has a stepped shape. 請求項１から請求項６の少なくともいずれか１つにおいて、前記少なくとも２つのマークのうちの少なくとも１つは、適宜の間隔をおいて平行に並べられた複数のマーク部分から成ることを特徴とする配線基板。7. The method according to claim 1, wherein at least one of the at least two marks includes a plurality of mark portions arranged in parallel at appropriate intervals. Wiring board. 請求項１から請求項３の少なくともいずれか１つにおいて、前記少なくとも２つのマークは、前記ＩＣ構造体の実装位置の角部に対向して円弧状湾曲面を有することを特徴とする配線基板。4. The wiring substrate according to claim 1, wherein the at least two marks have an arcuate curved surface facing a corner of a mounting position of the IC structure. 請求項１から請求項３の少なくともいずれか１つにおいて、前記少なくとも２つのマークは、前記ＩＣ構造体の実装位置の各辺に対向して設けられた直線状マークであることを特徴とする配線基板。4. The wiring according to claim 1, wherein the at least two marks are linear marks provided to face each side of a mounting position of the IC structure. substrate. 請求項１から請求項１０の少なくともいずれか１つに記載の配線基板と、該配線基板上に実装されたＩＣ構造体とを有することを特徴とするチップモジュール。A chip module comprising: the wiring board according to at least one of claims 1 to 10; and an IC structure mounted on the wiring board. 請求項１１において、前記ＩＣ構造体は、その実装面に複数のハンダ付け用端子を備えることを特徴とするチップモジュール。12. The chip module according to claim 11, wherein the IC structure has a plurality of soldering terminals on a mounting surface thereof. 請求項１１において、前記配線基板と前記ＩＣ構造体との間に樹脂材料が注入されることを特徴とするチップモジュール。12. The chip module according to claim 11, wherein a resin material is injected between the wiring board and the IC structure. 請求項１１記載のチップモジュールが接続された基板と、該基板上に配置された電気光学物質とを有することを特徴とする電気光学装置。An electro-optical device, comprising: a substrate to which the chip module according to claim 11 is connected; and an electro-optical material disposed on the substrate. 請求項１４において、前記電気光学物質は液晶であることを特徴とする電気光学装置。15. The electro-optical device according to claim 14, wherein the electro-optical material is a liquid crystal. 請求項１４又は請求項１５記載の電気光学装置と、該電気光学装置の動作を制御する制御手段とを有することを特徴とする電子機器。16. An electronic apparatus, comprising: the electro-optical device according to claim 14; and control means for controlling an operation of the electro-optical device. 配線を有すると共にＩＣ構造体の実装位置が設けられる配線基板の製造方法であって、
前記実装位置の外周辺縁から所定寸法離れた外側の位置であって互いに分離された少なくとも２箇所の位置にマークを形成する工程を有することを特徴とする配線基板の製造方法。What is claimed is: 1. A method for manufacturing a wiring board, comprising: a wiring; and a mounting position of an IC structure.
A method of manufacturing a wiring board, comprising: forming a mark at at least two positions separated from each other by a predetermined distance from an outer peripheral edge of the mounting position. 電気光学装置の製造方法であって、
基板上に電気光学物質を配置する工程と、
チップモジュールを製造する工程と、
前記チップモジュールを前記基板に接続する工程とを有し、
前記チップモジュールを製造する前記工程は、
請求項１７記載の配線基板の製造方法を実施する工程と、該配線基板上にＩＣ構造体を実装する工程とを有する
ことを特徴とする電気光学装置の製造方法。A method for manufacturing an electro-optical device, comprising:
Arranging the electro-optical material on the substrate,
Manufacturing a chip module;
Connecting the chip module to the substrate,
The step of manufacturing the chip module,
18. A method for manufacturing an electro-optical device, comprising: performing the method of manufacturing a wiring board according to claim 17; and mounting an IC structure on the wiring board.
JP2003156826A 2003-06-02 2003-06-02 Wiring board and its manufacturing method, chip module, electro-optical device and its manufacturing method, and electronic apparatus Withdrawn JP2004363171A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003156826A JP2004363171A (en) 2003-06-02 2003-06-02 Wiring board and its manufacturing method, chip module, electro-optical device and its manufacturing method, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003156826A JP2004363171A (en) 2003-06-02 2003-06-02 Wiring board and its manufacturing method, chip module, electro-optical device and its manufacturing method, and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2004363171A true JP2004363171A (en) 2004-12-24

Family

ID=34050780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003156826A Withdrawn JP2004363171A (en) 2003-06-02 2003-06-02 Wiring board and its manufacturing method, chip module, electro-optical device and its manufacturing method, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2004363171A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006148072A (en) * 2004-10-18 2006-06-08 Hitachi Chem Co Ltd Wiring board
JP2006261560A (en) * 2005-03-18 2006-09-28 Oki Electric Ind Co Ltd Semiconductor package
JP2007081219A (en) * 2005-09-15 2007-03-29 Murata Mfg Co Ltd Electronic component
JP2008140596A (en) * 2006-11-30 2008-06-19 Minebea Co Ltd Surface illumination device
US7915090B2 (en) 2007-03-20 2011-03-29 Nichia Corporation Method for manufacturing a semiconductor device
JP2012119449A (en) * 2010-11-30 2012-06-21 Brother Ind Ltd Printed board
JP2013131549A (en) * 2011-12-20 2013-07-04 Denso Corp Component mounting misalignment determination method
JP2013145849A (en) * 2012-01-16 2013-07-25 Mitsutoyo Corp Semiconductor package and manufacturing method of the same
JP2017143257A (en) * 2016-02-05 2017-08-17 日本メクトロン株式会社 Expandable substrate module, flexible wiring board, and method for manufacturing the same
WO2024065101A1 (en) * 2022-09-26 2024-04-04 京东方科技集团股份有限公司 Driving backplane, light emitting substrate, backlight module and display device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006148072A (en) * 2004-10-18 2006-06-08 Hitachi Chem Co Ltd Wiring board
JP2006261560A (en) * 2005-03-18 2006-09-28 Oki Electric Ind Co Ltd Semiconductor package
JP2007081219A (en) * 2005-09-15 2007-03-29 Murata Mfg Co Ltd Electronic component
JP2008140596A (en) * 2006-11-30 2008-06-19 Minebea Co Ltd Surface illumination device
US7915090B2 (en) 2007-03-20 2011-03-29 Nichia Corporation Method for manufacturing a semiconductor device
JP2012119449A (en) * 2010-11-30 2012-06-21 Brother Ind Ltd Printed board
JP2013131549A (en) * 2011-12-20 2013-07-04 Denso Corp Component mounting misalignment determination method
JP2013145849A (en) * 2012-01-16 2013-07-25 Mitsutoyo Corp Semiconductor package and manufacturing method of the same
JP2017143257A (en) * 2016-02-05 2017-08-17 日本メクトロン株式会社 Expandable substrate module, flexible wiring board, and method for manufacturing the same
WO2024065101A1 (en) * 2022-09-26 2024-04-04 京东方科技集团股份有限公司 Driving backplane, light emitting substrate, backlight module and display device

Similar Documents

Publication Publication Date Title
KR100445820B1 (en) Electro-optical device, method of manufacture thereof, and electronic device
KR100473010B1 (en) Electro-optical device, inspection method therefor, and electronic equipment
US6211935B1 (en) Alignment device for an IC-mounted structure
US8009253B2 (en) Electro-optical device having insulating layer with varying thickness in the reflection and transmission displays
JP3744450B2 (en) Electro-optical device, driving IC and electronic device
JP3744511B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JP2004341213A (en) Electrooptical device, electronic apparatus, and method for manufacturing electrooptical device
KR20060090085A (en) Display apparatus
JP2003273476A (en) Mounting structure and method of manufacturing the same, electro-optical device and electronic device
JP2004363171A (en) Wiring board and its manufacturing method, chip module, electro-optical device and its manufacturing method, and electronic apparatus
JP3879642B2 (en) Solder printing mask, wiring board and manufacturing method thereof, electro-optical device and manufacturing method thereof, and electronic apparatus and manufacturing method thereof
JP2004111808A (en) Wiring board, electro-optical device, and electronic apparatus
JPH10209202A (en) Liquid crystal display
JP3879417B2 (en) Liquid crystal device and electronic device
JP2004096046A (en) Method and structure for mounting ic chip, thermocompression bonding device, method of manufacturing electrooptical device, electrooptical device and electronic equipment
JP4400623B2 (en) Mounting structure, electro-optical device, and electronic apparatus
JP2004363172A (en) Wiring board, its manufacturing method, chip module, electro-optical device, its manufacturing method, and electronic apparatus
JP2008085135A (en) Mounting structure body, electrooptical device, and electronic apparatus
JP2003273486A (en) Packaging structure body and manufacturing method thereof, electro-optic device, and electronic equipment
JP2004152984A (en) Wiring board, electro-optical device, and electronic apparatus
JP2006038900A (en) Optoelectronic device and electronic equipment
JP2004095873A (en) Wiring board, electro-optic device and electronic apparatus
JP2005108991A (en) Packaging structure, liquid crystal display, and electronic equipment
JP2005309455A (en) Light source substrate for lighting, liquid crystal device, and electronic equipment
JP2004226712A (en) Mother substrate for electrooptical device, substrate for electrooptical device, electrooptical device and its manufacturing method, and electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060323

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080403