JP2004356251A - プリント配線板 - Google Patents
プリント配線板 Download PDFInfo
- Publication number
- JP2004356251A JP2004356251A JP2003150195A JP2003150195A JP2004356251A JP 2004356251 A JP2004356251 A JP 2004356251A JP 2003150195 A JP2003150195 A JP 2003150195A JP 2003150195 A JP2003150195 A JP 2003150195A JP 2004356251 A JP2004356251 A JP 2004356251A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulator
- wiring board
- printed wiring
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
【課題】高速信号を伝送するバス配線の伝播遅延調整を、設計時に行うことを容易にすることを目的とする。
【解決手段】複数のIC間を高速のバス信号配線群で伝送するプリント配線板において、バス信号配線群の配線周囲の絶縁体を、一方のIC側の絶縁体とは異なる絶縁体で他方のIC側を形成する。
【選択図】 図1
【解決手段】複数のIC間を高速のバス信号配線群で伝送するプリント配線板において、バス信号配線群の配線周囲の絶縁体を、一方のIC側の絶縁体とは異なる絶縁体で他方のIC側を形成する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、IC間を高速のバス信号を伝送する際の、各バス信号配線の遅延時間を調整するためのプリント配線板の構造・配線に関する。
【0002】
【従来の技術】
従来、PCなどで使用されるSDRAMメモリやDDRメモリなどに代表されるように、二つのICの間には、複数のバス信号配線を用いて、多ビットの伝送を行っていることが多い。このようなシステムでは、CLK同期のシステムが構成されており、その同期システムを正常に動作させるには、CLKに対するシステムタイミングを守る必要がある。言いかえると、送信ICから受信ICへの到達するまでの時間が定まった範囲にあることで、各々のIC間でデータの読み書きを可能としている。
【0003】
近年の電子機器の高速化に伴い、信号周波数の高周波化が加速している中で、時間に換算すると、ごく短い時間の中で、データの読み書きを実現する必要がある。低い周波数で動作する場合には、プリント配線板上の配線そのものを伝播する時間は、システムタイミングからみて無視できるものであったので、配線の接続を間違わなければ、動作するものであった。
【0004】
しかしながら、読み書きに許容される時間が短くなるにつれ、プリント配線板上の伝播による遅延時間、いわゆる配線遅延時間は、無視できなくなり、配線設計時から調整する必要が生じてきている。特に、多ビットのデータを送受信する場合には、数十本からなる配線で遅延時間を調整することになる。
【0005】
従来の遅延時間の調整手段としては、図に示す様に、配線そのものの長さを同じ長さ、もしくは所望の長さにするのに、配線自体を折り返す、所謂ミアンダ配線をすることが多い。さらに、特開2002−111324号公報(先行特許1)に示されている様に、配線する配線層を、表層と内層とに分けて配線を施すこともある。これは、表層配線の場合には、プリント配線板の外部にある空気の影響により、配線周囲の実効的な誘電率が低くなり、内層を伝播する場合の伝播速度とは異なることを利用したものである。
【0006】
【特許文献1】
特開2002−111324号公報
【0007】
【発明が解決しようとする課題】
しかしながら、例えば、配線自体の長さを当長に調整して等遅延とする場合には、図9のように、短い配線を配線長の長い配線に併せていくことになり、結果として、十分な配線スペースが必要になり、プリント配線板の高密度化や配線の自由度を失うことになる。また、配線の設計時間も増えてしまう。
【0008】
一方、配線層を使い分ける手段をとる場合には、遅延時間の調整幅を、単一層だけで配線する時よりも広がり、自由度は大きく改善される。しかしながら、図10のように、例えば、CPUとDIMMメモリのように、各々の端子間が一致しているとは限らず、ブロックだけで見ても、配線の長短が発生する。この場合、配線長のばらつきそのものはなくならず、配線の遅延時間を調整するのに、表層と内層を往来する分、場合によっては調整が煩雑になることもある。
【0009】
【課題を解決するための手段】
前記の課題を解決するため本発明では、複数のIC間を高速のバス信号配線群で伝送するプリント配線板において、バス信号配線群の配線周囲の絶縁体を、一方のIC側の絶縁体と他方のIC側の絶縁体を異なる電気特性を持つ絶縁体で形成する。信号配線の配線経路に沿って、その周囲の絶縁体を二つの領域に分けることによって、各領域を伝播する伝播速度を変えることが可能となる。このようにすることで、同一の配線層で各バス配線を結線した場合、同じ長さであっても、絶縁体の分割する箇所を変更することで、遅延時間を調整することが可能となる。このため、部品のレイアウトに応じて、バス配線同士の配線の長短が発生しても、等遅延などの所望の遅延時間差を持たせることができる。
【0010】
ここで、配線周囲の絶縁体を、配線経路の途中で変わることになるので、バス信号配線とグラウンド間のインピーダンス特性も、ともに変わってしまう。信号配線のインピーダンス特性が変化すると、変化点で反射現象が起きてしまい、場合よっては遅延時間のばらつきを生み出してしまう。そこで本発明においては、二つの領域ごとに配線幅も変化させて、所望のインピーダンス値を一定とすることで、遅延時間のばらつきを抑えるプリント配線板も提案している。
【0011】
また、本発明においては、バス配線群の配線経路の一部を、プリント配線板の最外層で配線し、その最外層配線部の区間で、領域を二つにわけて、そのうちの一つの領域で、プリント配線板の基材とは異なる絶縁体部材が、配線の上部に配置することで、配線の伝播速度を変化させるプリント配線板を提案している。
【0012】
【発明の実施の形態】
次に、本発明の実施の形態を、図面を参照して説明する。
【0013】
図9は従来の手段を示したものである。図中1はプリント配線板の一部を示す。2はプリント配線板1の上面に位置したCPUである。3はDIMMコネクタであり、DIMMメモリを装着している。CPU2とDIMMコネクタ3間には、アドレス信号やデータ信号などの複数のバス信号配線群5によって配線が結線され、信号の送受信を行う。図中、バス信号配線群5は単一の配線層で配線され、その周囲には、絶縁体によって配線が固定されている。
【0014】
ここでバス信号配線群5を実際に設計すると、図10に示す様な配線が施される。図中、CPU2とDIMMコネクタ3の端子間距離に違いがあることや配列位置が対称でないので、配線をただつなぐだけでは、配線長差が発生してしまい、配線遅延の時間にも差が生じることになる。この場合、同一配線層における伝播速度は同じであるので、全ての配線の配線遅延時間を揃えるためには、1本1本の配線を同じ長さになるように、配線経路の途中で折り返す構造、所謂ミアンダ配線6を施している。
【0015】
一方、本発明においては、図2・図3に示すように、信号配線の配線経路に沿って、その周囲の絶縁体を7(領域A)と7’(領域B)に分けることによって、各領域を伝播する伝播速度を変えることが可能となる。領域AとBの絶縁体の誘電率をεAとし、透磁率をμAとすると、
領域Aの伝播速度vAは次の式(1)で表せる。
【外1】
【0016】
ここで、cは光速を表している。
【0017】
また、同様に領域Bの伝播速度vBは、絶縁体の誘電率をεBとし、透磁率をμBとすると、次の式(2)のようになる。
【外2】
【0018】
この配線における配線遅延時間Tは、領域Aを通る配線長がLA、領域Bを通る配線長がLBとすると、
T=vA×LA+vB×LB・・・(3)
のように、表せる。
【0019】
図4のように、8本のバス配線があり、等遅延時間T0に調整する場合には、各配線の長さを配線1(LA1、LB1)〜配線1(LA8、LB8)と仮定した場合、
T0=vA×LA8+vB×LB8=……=vA×LA8+vB×LB8・・・(4)
を満たすように各配線の長さを設定し、領域A及び領域Bを設けることで、各配線の配線遅延時間を調整することが可能であり、等遅延ではなく、所望の遅延時間差をつける場合であっても、領域Aの設ける部分を変えるだけでよい。従って、図4のような構成にすることにより、配線板設計時の配線長調整の必要もなく、配線スペースの自由度もあげることが可能となる。
【0020】
(第一の実施の形態)
図1、図2、図3は、本発明による第一の実施の形態を示すものであり、従来の技術で示した図9、図10と同一の部材には同一の符号を付してある。
【0021】
図中1はプリント配線板の一部を示す。2はプリント配線板1の上面に位置したCPUである。3は、DIMMメモリを装着可能なDIMMコネクタである。CPU2とDIMMコネクタ3間には、アドレス信号やデータ信号などの複数のバス信号配線群5によって配線が結線され、信号の送受信を行う。図中、バス信号配線群5は単一の配線層で配線され、その周囲に位置する絶縁体は、CPU2側の7(領域A)が部分的に設けられ、それ以外のDIMMコネクタ3を含む7’(領域B)でプリント配線板は構成する。ここで、各々の信号配線は、図2の上面図、図3の配線方向での断面図に示すように、絶縁体で周囲が埋められている。
【0022】
前記の構成にすることによって、各バス配線の伝播速度は、領域Aと領域Bで異なる速度を持つことになる。すなわち、部品レイアウトの都合上、配線の長短が発生しても、各配線の領域Aと領域Bの分割位置を変更することで、遅延時間が調整可能となる。また、配線長調整をする必要がなくなるので、配線設計の時間も短くなる。さらに、配線スペースもミアンダ配線を施すより、縮小できるので、部品レイアウトを含む設計の自由度も上がる。
【0023】
ここで、本実施例では、二つの異なる絶縁体で、バス配線群の周囲を構成したが、三つ以上の複数の絶縁体で構成してもよく、また、配線層を入れ替えても良い。
【0024】
また、本実施例では、CPU2とDIMMコネクタ3で説明したが、これ以外のICやICを搭載したプリント配線板でもよく、三つ以上の複数のICであってもよい。
【0025】
さらに、図5の本実施例の変形例に示す様に、バス配線群5の周囲を二つの絶縁体で構成した場合に、均一な配線幅で配線を施すと、グラウンドに対するインピーダンスが変化するので、領域Aの配線幅と領域Bの配線幅を異なる幅に変更して、インピーダンスが一定になるようにして、反射現象を防いでもよい。
【0026】
また、図6の本実施例の変形例に示す様に、図1では、CPU2とDIMMコネクタ3の間を放射状に配線していたが、軽微な折れ曲がりがあってもよく、配線スペースの効率をより上げることができる。
【0027】
(第二の実施の形態)
図7、図8は、本発明による第二の実施の形態を示すものであり、従来の技術で示した図9、10と同一の部材には同一の符号を付してある。
【0028】
図中1はプリント配線板の一部を示す。2はプリント配線板1の上面に位置したCPUである。3は、DIMMメモリを装着可能なDIMMコネクタである。CPU2とDIMMコネクタ3間には、アドレス信号やデータ信号などの複数のバス信号配線群5によって配線が結線され、信号の送受信を行う。図中、バス信号配線群5はプリント配線板1の表層で配線されている。図8の配線方向の断面図に示す様に、配線の周囲に位置する絶縁体は、配線の下層は、プリント配線板1の基材となるFR−4材料14で構成されている。一方、配線の上層では、13(領域A)を除く、プリント配線板1の全体の領域では通常、よく用いられる絶縁体であるレジスト15を塗布する構成となっている。
【0029】
一方の13(領域A)の配線の上層には、ゴムフェライト16が配置されており、レジスト層15よりも厚い高さを持って構成する。
【0030】
前記の構成にすることによって、各バス配線の伝播速度は、領域Bのレジスト層は通常、比誘電率で約3、透磁率で約1であるので、ゴムフェライトはそれよりも大きい誘電率と透磁率を持つものとする。この場合には、領域Bよりも領域Aの伝播速度は遅くなる。すなわち、部品レイアウトの都合上、配線の長短が発生しても、各配線の領域Aと領域Bの分割位置を変更することで、遅延時間が調整可能となる。また、ゴムフェライトなどのプリント配線板基材を、外側から装着することができるので、製造も容易である。
【0031】
【発明の効果】
以上説明したように、本発明によれば複数のIC間を高速のバス信号配線群で伝送するプリント配線板において、バス信号配線群の配線周囲の絶縁体を、一方のIC側の絶縁体とは異なる絶縁体で他方のIC側を形成し、各バス信号配線の遅延時間を調整することが容易に可能になる。
【0032】
また、プリント配線板のバス信号配線の領域を二つに分け、異なる絶縁体で配線周囲を構成することで、配線設計時の配線毎の長さ調整をする手間を省くことができ、部品レイアウトを含む配線スペースの自由度も向上する。
【0033】
また、バス配線を表層で配線し、プリント配線板の基材とは異なる絶縁体を、表層配線部で装着することで、遅延時間調整のための電気特性の変化を容易に製造することが可能になる。
【図面の簡単な説明】
【図1】本発明の第一の実施の形態を示す、プリント配線板の要部詳細図。
【図2】本発明の第一の実施の形態を示す、プリント配線板のバス配線部の上面図。
【図3】本発明の第一の実施の形態を示す、バス配線部の配線方向の断面図。
【図4】本発明の第一の実施の形態を説明する、バス配線部の一部の上面図。
【図5】本発明の第一の実施の形態の変形例を示す、バス配線部の一部の上面図。
【図6】本発明の第一の実施の形態の変形例を示す、プリント配線板の要部詳細図。
【図7】本発明の第二の実施の形態を示す、プリント配線板の要部詳細図。
【図8】本発明の第二の実施の形態を示す、バス配線部の配線方向の断面図。
【図9】従来例を示すプリント配線板の要部斜視図。
【図10】従来例を示すプリント配線板の要部上面図。
【符号の説明】
1 プリント配線板
2 CPU
3 DIMMコネクタ
4 DIMMMメモリ
5 信号配線群
6 ミアンダ配線部
7 領域Aの絶縁体
7’ 領域Bの絶縁体
8、8’ IC
9 信号配線
10 IC端子
11 領域の分割点
12 幅調整された信号配線
13 変形した領域Aの絶縁体
14 FR−4材料
15 レジスト層
16 ゴムフェライト
【発明の属する技術分野】
本発明は、IC間を高速のバス信号を伝送する際の、各バス信号配線の遅延時間を調整するためのプリント配線板の構造・配線に関する。
【0002】
【従来の技術】
従来、PCなどで使用されるSDRAMメモリやDDRメモリなどに代表されるように、二つのICの間には、複数のバス信号配線を用いて、多ビットの伝送を行っていることが多い。このようなシステムでは、CLK同期のシステムが構成されており、その同期システムを正常に動作させるには、CLKに対するシステムタイミングを守る必要がある。言いかえると、送信ICから受信ICへの到達するまでの時間が定まった範囲にあることで、各々のIC間でデータの読み書きを可能としている。
【0003】
近年の電子機器の高速化に伴い、信号周波数の高周波化が加速している中で、時間に換算すると、ごく短い時間の中で、データの読み書きを実現する必要がある。低い周波数で動作する場合には、プリント配線板上の配線そのものを伝播する時間は、システムタイミングからみて無視できるものであったので、配線の接続を間違わなければ、動作するものであった。
【0004】
しかしながら、読み書きに許容される時間が短くなるにつれ、プリント配線板上の伝播による遅延時間、いわゆる配線遅延時間は、無視できなくなり、配線設計時から調整する必要が生じてきている。特に、多ビットのデータを送受信する場合には、数十本からなる配線で遅延時間を調整することになる。
【0005】
従来の遅延時間の調整手段としては、図に示す様に、配線そのものの長さを同じ長さ、もしくは所望の長さにするのに、配線自体を折り返す、所謂ミアンダ配線をすることが多い。さらに、特開2002−111324号公報(先行特許1)に示されている様に、配線する配線層を、表層と内層とに分けて配線を施すこともある。これは、表層配線の場合には、プリント配線板の外部にある空気の影響により、配線周囲の実効的な誘電率が低くなり、内層を伝播する場合の伝播速度とは異なることを利用したものである。
【0006】
【特許文献1】
特開2002−111324号公報
【0007】
【発明が解決しようとする課題】
しかしながら、例えば、配線自体の長さを当長に調整して等遅延とする場合には、図9のように、短い配線を配線長の長い配線に併せていくことになり、結果として、十分な配線スペースが必要になり、プリント配線板の高密度化や配線の自由度を失うことになる。また、配線の設計時間も増えてしまう。
【0008】
一方、配線層を使い分ける手段をとる場合には、遅延時間の調整幅を、単一層だけで配線する時よりも広がり、自由度は大きく改善される。しかしながら、図10のように、例えば、CPUとDIMMメモリのように、各々の端子間が一致しているとは限らず、ブロックだけで見ても、配線の長短が発生する。この場合、配線長のばらつきそのものはなくならず、配線の遅延時間を調整するのに、表層と内層を往来する分、場合によっては調整が煩雑になることもある。
【0009】
【課題を解決するための手段】
前記の課題を解決するため本発明では、複数のIC間を高速のバス信号配線群で伝送するプリント配線板において、バス信号配線群の配線周囲の絶縁体を、一方のIC側の絶縁体と他方のIC側の絶縁体を異なる電気特性を持つ絶縁体で形成する。信号配線の配線経路に沿って、その周囲の絶縁体を二つの領域に分けることによって、各領域を伝播する伝播速度を変えることが可能となる。このようにすることで、同一の配線層で各バス配線を結線した場合、同じ長さであっても、絶縁体の分割する箇所を変更することで、遅延時間を調整することが可能となる。このため、部品のレイアウトに応じて、バス配線同士の配線の長短が発生しても、等遅延などの所望の遅延時間差を持たせることができる。
【0010】
ここで、配線周囲の絶縁体を、配線経路の途中で変わることになるので、バス信号配線とグラウンド間のインピーダンス特性も、ともに変わってしまう。信号配線のインピーダンス特性が変化すると、変化点で反射現象が起きてしまい、場合よっては遅延時間のばらつきを生み出してしまう。そこで本発明においては、二つの領域ごとに配線幅も変化させて、所望のインピーダンス値を一定とすることで、遅延時間のばらつきを抑えるプリント配線板も提案している。
【0011】
また、本発明においては、バス配線群の配線経路の一部を、プリント配線板の最外層で配線し、その最外層配線部の区間で、領域を二つにわけて、そのうちの一つの領域で、プリント配線板の基材とは異なる絶縁体部材が、配線の上部に配置することで、配線の伝播速度を変化させるプリント配線板を提案している。
【0012】
【発明の実施の形態】
次に、本発明の実施の形態を、図面を参照して説明する。
【0013】
図9は従来の手段を示したものである。図中1はプリント配線板の一部を示す。2はプリント配線板1の上面に位置したCPUである。3はDIMMコネクタであり、DIMMメモリを装着している。CPU2とDIMMコネクタ3間には、アドレス信号やデータ信号などの複数のバス信号配線群5によって配線が結線され、信号の送受信を行う。図中、バス信号配線群5は単一の配線層で配線され、その周囲には、絶縁体によって配線が固定されている。
【0014】
ここでバス信号配線群5を実際に設計すると、図10に示す様な配線が施される。図中、CPU2とDIMMコネクタ3の端子間距離に違いがあることや配列位置が対称でないので、配線をただつなぐだけでは、配線長差が発生してしまい、配線遅延の時間にも差が生じることになる。この場合、同一配線層における伝播速度は同じであるので、全ての配線の配線遅延時間を揃えるためには、1本1本の配線を同じ長さになるように、配線経路の途中で折り返す構造、所謂ミアンダ配線6を施している。
【0015】
一方、本発明においては、図2・図3に示すように、信号配線の配線経路に沿って、その周囲の絶縁体を7(領域A)と7’(領域B)に分けることによって、各領域を伝播する伝播速度を変えることが可能となる。領域AとBの絶縁体の誘電率をεAとし、透磁率をμAとすると、
領域Aの伝播速度vAは次の式(1)で表せる。
【外1】
【0016】
ここで、cは光速を表している。
【0017】
また、同様に領域Bの伝播速度vBは、絶縁体の誘電率をεBとし、透磁率をμBとすると、次の式(2)のようになる。
【外2】
【0018】
この配線における配線遅延時間Tは、領域Aを通る配線長がLA、領域Bを通る配線長がLBとすると、
T=vA×LA+vB×LB・・・(3)
のように、表せる。
【0019】
図4のように、8本のバス配線があり、等遅延時間T0に調整する場合には、各配線の長さを配線1(LA1、LB1)〜配線1(LA8、LB8)と仮定した場合、
T0=vA×LA8+vB×LB8=……=vA×LA8+vB×LB8・・・(4)
を満たすように各配線の長さを設定し、領域A及び領域Bを設けることで、各配線の配線遅延時間を調整することが可能であり、等遅延ではなく、所望の遅延時間差をつける場合であっても、領域Aの設ける部分を変えるだけでよい。従って、図4のような構成にすることにより、配線板設計時の配線長調整の必要もなく、配線スペースの自由度もあげることが可能となる。
【0020】
(第一の実施の形態)
図1、図2、図3は、本発明による第一の実施の形態を示すものであり、従来の技術で示した図9、図10と同一の部材には同一の符号を付してある。
【0021】
図中1はプリント配線板の一部を示す。2はプリント配線板1の上面に位置したCPUである。3は、DIMMメモリを装着可能なDIMMコネクタである。CPU2とDIMMコネクタ3間には、アドレス信号やデータ信号などの複数のバス信号配線群5によって配線が結線され、信号の送受信を行う。図中、バス信号配線群5は単一の配線層で配線され、その周囲に位置する絶縁体は、CPU2側の7(領域A)が部分的に設けられ、それ以外のDIMMコネクタ3を含む7’(領域B)でプリント配線板は構成する。ここで、各々の信号配線は、図2の上面図、図3の配線方向での断面図に示すように、絶縁体で周囲が埋められている。
【0022】
前記の構成にすることによって、各バス配線の伝播速度は、領域Aと領域Bで異なる速度を持つことになる。すなわち、部品レイアウトの都合上、配線の長短が発生しても、各配線の領域Aと領域Bの分割位置を変更することで、遅延時間が調整可能となる。また、配線長調整をする必要がなくなるので、配線設計の時間も短くなる。さらに、配線スペースもミアンダ配線を施すより、縮小できるので、部品レイアウトを含む設計の自由度も上がる。
【0023】
ここで、本実施例では、二つの異なる絶縁体で、バス配線群の周囲を構成したが、三つ以上の複数の絶縁体で構成してもよく、また、配線層を入れ替えても良い。
【0024】
また、本実施例では、CPU2とDIMMコネクタ3で説明したが、これ以外のICやICを搭載したプリント配線板でもよく、三つ以上の複数のICであってもよい。
【0025】
さらに、図5の本実施例の変形例に示す様に、バス配線群5の周囲を二つの絶縁体で構成した場合に、均一な配線幅で配線を施すと、グラウンドに対するインピーダンスが変化するので、領域Aの配線幅と領域Bの配線幅を異なる幅に変更して、インピーダンスが一定になるようにして、反射現象を防いでもよい。
【0026】
また、図6の本実施例の変形例に示す様に、図1では、CPU2とDIMMコネクタ3の間を放射状に配線していたが、軽微な折れ曲がりがあってもよく、配線スペースの効率をより上げることができる。
【0027】
(第二の実施の形態)
図7、図8は、本発明による第二の実施の形態を示すものであり、従来の技術で示した図9、10と同一の部材には同一の符号を付してある。
【0028】
図中1はプリント配線板の一部を示す。2はプリント配線板1の上面に位置したCPUである。3は、DIMMメモリを装着可能なDIMMコネクタである。CPU2とDIMMコネクタ3間には、アドレス信号やデータ信号などの複数のバス信号配線群5によって配線が結線され、信号の送受信を行う。図中、バス信号配線群5はプリント配線板1の表層で配線されている。図8の配線方向の断面図に示す様に、配線の周囲に位置する絶縁体は、配線の下層は、プリント配線板1の基材となるFR−4材料14で構成されている。一方、配線の上層では、13(領域A)を除く、プリント配線板1の全体の領域では通常、よく用いられる絶縁体であるレジスト15を塗布する構成となっている。
【0029】
一方の13(領域A)の配線の上層には、ゴムフェライト16が配置されており、レジスト層15よりも厚い高さを持って構成する。
【0030】
前記の構成にすることによって、各バス配線の伝播速度は、領域Bのレジスト層は通常、比誘電率で約3、透磁率で約1であるので、ゴムフェライトはそれよりも大きい誘電率と透磁率を持つものとする。この場合には、領域Bよりも領域Aの伝播速度は遅くなる。すなわち、部品レイアウトの都合上、配線の長短が発生しても、各配線の領域Aと領域Bの分割位置を変更することで、遅延時間が調整可能となる。また、ゴムフェライトなどのプリント配線板基材を、外側から装着することができるので、製造も容易である。
【0031】
【発明の効果】
以上説明したように、本発明によれば複数のIC間を高速のバス信号配線群で伝送するプリント配線板において、バス信号配線群の配線周囲の絶縁体を、一方のIC側の絶縁体とは異なる絶縁体で他方のIC側を形成し、各バス信号配線の遅延時間を調整することが容易に可能になる。
【0032】
また、プリント配線板のバス信号配線の領域を二つに分け、異なる絶縁体で配線周囲を構成することで、配線設計時の配線毎の長さ調整をする手間を省くことができ、部品レイアウトを含む配線スペースの自由度も向上する。
【0033】
また、バス配線を表層で配線し、プリント配線板の基材とは異なる絶縁体を、表層配線部で装着することで、遅延時間調整のための電気特性の変化を容易に製造することが可能になる。
【図面の簡単な説明】
【図1】本発明の第一の実施の形態を示す、プリント配線板の要部詳細図。
【図2】本発明の第一の実施の形態を示す、プリント配線板のバス配線部の上面図。
【図3】本発明の第一の実施の形態を示す、バス配線部の配線方向の断面図。
【図4】本発明の第一の実施の形態を説明する、バス配線部の一部の上面図。
【図5】本発明の第一の実施の形態の変形例を示す、バス配線部の一部の上面図。
【図6】本発明の第一の実施の形態の変形例を示す、プリント配線板の要部詳細図。
【図7】本発明の第二の実施の形態を示す、プリント配線板の要部詳細図。
【図8】本発明の第二の実施の形態を示す、バス配線部の配線方向の断面図。
【図9】従来例を示すプリント配線板の要部斜視図。
【図10】従来例を示すプリント配線板の要部上面図。
【符号の説明】
1 プリント配線板
2 CPU
3 DIMMコネクタ
4 DIMMMメモリ
5 信号配線群
6 ミアンダ配線部
7 領域Aの絶縁体
7’ 領域Bの絶縁体
8、8’ IC
9 信号配線
10 IC端子
11 領域の分割点
12 幅調整された信号配線
13 変形した領域Aの絶縁体
14 FR−4材料
15 レジスト層
16 ゴムフェライト
Claims (3)
- 複数のIC間を高速のバス信号配線群で伝送するプリント配線板において、バス信号配線群の配線周囲の絶縁体を、一方のIC側の絶縁体とは異なる絶縁体で他方のIC側を形成し、各バス信号の到達に費やす遅延時間を調整することを特徴とするプリント配線板。
- 請求項1に記載のバス配線群において、周囲の絶縁体の電気特性に応じて、配線幅を調整し、グラウンドに対するインピーダンス特性を一定に保つことを特徴とする請求項1に記載のプリント配線板。
- 請求項1に記載のバス配線群において、バス配線群の配線経路の一部が、プリント配線板の最外層を配線し、かつ最外層配線部の区間で、プリント配線板基材と異なる絶縁体部材が、配線の上部に配置されていることを特徴とする請求項1に記載のプリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003150195A JP2004356251A (ja) | 2003-05-28 | 2003-05-28 | プリント配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003150195A JP2004356251A (ja) | 2003-05-28 | 2003-05-28 | プリント配線板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004356251A true JP2004356251A (ja) | 2004-12-16 |
Family
ID=34046074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003150195A Withdrawn JP2004356251A (ja) | 2003-05-28 | 2003-05-28 | プリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004356251A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7714629B2 (en) | 2007-05-29 | 2010-05-11 | Shinko Electric Industries Co., Ltd. | Delay circuit and delay time adjustment method |
JP2012164722A (ja) * | 2011-02-04 | 2012-08-30 | Yazaki Corp | 導電路集合体 |
JP2016213248A (ja) * | 2015-04-30 | 2016-12-15 | 株式会社デンソー | 半導体装置、半導体装置の設計方法 |
-
2003
- 2003-05-28 JP JP2003150195A patent/JP2004356251A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7714629B2 (en) | 2007-05-29 | 2010-05-11 | Shinko Electric Industries Co., Ltd. | Delay circuit and delay time adjustment method |
JP2012164722A (ja) * | 2011-02-04 | 2012-08-30 | Yazaki Corp | 導電路集合体 |
JP2016213248A (ja) * | 2015-04-30 | 2016-12-15 | 株式会社デンソー | 半導体装置、半導体装置の設計方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101083256B (zh) | 半导体器件 | |
JP4221238B2 (ja) | メモリモジュール | |
US7038555B2 (en) | Printed wiring board for controlling signal transmission using paired inductance and capacitance | |
US10714853B2 (en) | Semiconductor storage device | |
US7227247B2 (en) | IC package with signal land pads | |
JP4942811B2 (ja) | 配線基板、電気信号伝送システムおよび電子機器 | |
US6512423B2 (en) | Printed board, method for producing the same, and electronic device having the same | |
US6882241B2 (en) | Method, memory system and memory module board for avoiding local incoordination of impedance around memory chips on the memory system | |
JP5392131B2 (ja) | 配線基板 | |
EP3462485B1 (en) | Semiconductor devices and methods for enhancing signal integrity of an interface provided by a semiconductor device | |
US11057987B2 (en) | Asymmetric dual bend skew compensation for reducing differential mode to common mode conversion | |
JP2004356251A (ja) | プリント配線板 | |
JP6119175B2 (ja) | プリント配線基板 | |
JP6553531B2 (ja) | 半導体装置 | |
US11522261B2 (en) | Multi-mode transmission line and storage device including the same | |
JP2006278847A (ja) | 等長配線構造、該等長配線構造を備えた記録装置及び電子機器 | |
JP3912199B2 (ja) | 高密度配線板及びその製造方法 | |
US8884423B2 (en) | Image forming apparatus, chip, and chip package | |
US8933339B2 (en) | Differential path replacement component, printed board, and electronic device | |
JP2005310885A (ja) | プリント配線板 | |
US7186922B2 (en) | Circuit board | |
JP2000003978A (ja) | 半導体装置 | |
JP2004207609A (ja) | グリッドアレイパッケージ、及びグリッドアレイパッケージを搭載するプリント回路板 | |
JP2009004053A (ja) | ハードディスク装置のフレキシブルプリント基板 | |
JP2004111757A (ja) | 信号配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060801 |