JP2004350344A - Ｄｃ−ｄｃコンバータおよびスイッチングレギュレータ - Google Patents
Ｄｃ−ｄｃコンバータおよびスイッチングレギュレータ Download PDFInfo
- Publication number
- JP2004350344A JP2004350344A JP2003141637A JP2003141637A JP2004350344A JP 2004350344 A JP2004350344 A JP 2004350344A JP 2003141637 A JP2003141637 A JP 2003141637A JP 2003141637 A JP2003141637 A JP 2003141637A JP 2004350344 A JP2004350344 A JP 2004350344A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- load
- diode
- switching element
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】広範囲に出力電圧の制御が可能なＤＣ−ＤＣコンバータを提供する。
【解決手段】昇圧用トランジスタＳ０のオンで降圧用トランジスタＳ１のオフにより、リアクトルＬに電流が流れ、電磁エネルギが蓄積し、コンデンサＣ１，Ｃ２から電荷の放出にて負荷Ｒ１，Ｒ２に電力を供給する。昇圧用トランジスタＳ０のオフで降圧用トランジスタＳ１のオンにより、直流電源Ｅから負荷Ｒ１に電力を供給し、コンデンサＣ１を充填しつつ、コンデンサＣ２の電荷の放出にて負荷Ｒ２に電力を供給する。昇圧用トランジスタＳ０および降圧用トランジスタＳ１のオフにより、直流電源Ｅから負荷Ｒ１，Ｒ２に電力を供給しつつコンデンサＣ１，Ｃ２を充填する。トランジスタＳ０，Ｓ１のデューティ比をそれぞれ制御することで、出力電圧Ｖ１，Ｖ０を広範囲で制御できる。
【選択図】 図１
【解決手段】昇圧用トランジスタＳ０のオンで降圧用トランジスタＳ１のオフにより、リアクトルＬに電流が流れ、電磁エネルギが蓄積し、コンデンサＣ１，Ｃ２から電荷の放出にて負荷Ｒ１，Ｒ２に電力を供給する。昇圧用トランジスタＳ０のオフで降圧用トランジスタＳ１のオンにより、直流電源Ｅから負荷Ｒ１に電力を供給し、コンデンサＣ１を充填しつつ、コンデンサＣ２の電荷の放出にて負荷Ｒ２に電力を供給する。昇圧用トランジスタＳ０および降圧用トランジスタＳ１のオフにより、直流電源Ｅから負荷Ｒ１，Ｒ２に電力を供給しつつコンデンサＣ１，Ｃ２を充填する。トランジスタＳ０，Ｓ１のデューティ比をそれぞれ制御することで、出力電圧Ｖ１，Ｖ０を広範囲で制御できる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、少なくとも２つの異なる出力電圧を得るＤＣ−ＤＣコンバータおよびスイッチングレギュレータに関する。
【０００２】
【背景技術】
従来、ＤＣ−ＤＣコンバータは、各種の産業用民生用機器に広く用いられている。例えば、エアコンやウォータポンプ、ヘッドライト、方向指示器などの消費電力の異なる様々な電装品が搭載された自動車では、１つのバッテリからＤＣ−ＤＣコンバータなどを用いて電圧を変換し、各種電装品に電力を供給している。しかしながら、このような構成の電源回路には、複数のＤＣ−ＤＣコンバータを必要とするので、回路構成が複雑化し、コストの低減が図れない。
【０００３】
また、自動車に一般的に利用されている１２Ｖのバッテリから各種電装品に電力を供給する場合、大電流を取出可能に路線の径寸法を大きく設定する必要がある。近年では、各種電装品の総消費電力の増大に伴って、配線での電力損失の減少化および収容空間の縮小化の目的で、バッテリ電圧の４２Ｖ化が広く認識され始めている。このような高圧化された電源からも、利用用途に応じて大小様々な動作電圧をＤＣ−ＤＣコンバータで変換して利用することとなる。また、自動車業界に限らず、一般的な電子回路に用いられるマイクロコンピュータやオペアンプなどでも、アナログ回路やデジタル回路を扱う際に、大小様々な電源が同様に利用される。
【０００４】
このように、電圧値を異なる値に変換するＤＣ−ＤＣコンバートとして、異なる２つの出力電圧を得る構成が知られている（例えば、特許文献１および特許文献２）。
【０００５】
特許文献１に記載のものは、昇圧形チョッパコンバータと反転形チョッパコンバータとを同一の発振器で駆動させて正負２つの出力電圧を得るスイッチング電源回路である。このスイッチング電源回路の昇圧形チョッパコンバータの出力に、抵抗とツェナーダイオードとの直列回路を介してＰＮＰトランジスタのエミッタを接続するとともに、ＰＮＰトランジスタのコレクタを発振器の時定数回路に接続し、ベースを入力電源に接続している。
【０００６】
しかしながら、この特許文献１に記載のものでは、昇圧チョッパコンバータと反転形チョッパコンバータとが独立して制御することができず、所定の出力電圧特性となり、汎用性の向上が図れない。
【０００７】
特許文献２に記載のものは、入力端子にそれぞれ接続するスイッチングトランジスタおよび出力端子間に平滑用コイルをそれぞれ接続するとともに、スイッチングトランジスタのデューティ比を制御するデューティ制御回路を出力端子にそれぞれ接続した高圧出力部および低圧出力部を備えたＤＣ−ＤＣコンバータである。このＤＣ−ＤＣコンバータの高圧出力端子にシリーズ式降圧型レギュレータの入力側を接続するとともに一端を接地し、このシリーズ式降圧型レギュレータの出力端子にダイオードのアノードを接続するとともにカソードを低圧出力端子に接続している。
【０００８】
しかしながら、この特許文献２に記載のものでは、得られる出力電圧が設定された高圧出力部および低圧出力部の設計状態に限られ、所定の出力電圧特性に限られて汎用性の向上が図れない。
【０００９】
【特許文献１】
特開平３−４５１６０号公報（第２頁左上欄−同右下欄、第１図）
【特許文献２】
特開平４−５７１４号公報（第５頁−第６頁、第３図）
【００１０】
【発明が解決しようとする課題】
上述したように、上記特許文献１および特許文献２に記載のものでは、得られる出力電圧値が限られ、汎用性の向上が図れない。
【００１１】
本発明は、このような点に鑑みて、広範囲に出力電圧の制御が可能なＤＣ−ＤＣコンバータを提供することを目的とする。
【００１２】
【課題を解決するための手段】
請求項１に記載の発明は、直流電源が印加される一対の入力端子間に、リアクトル、第１のダイオード、降圧用のスイッチング素子、および、第１のコンデンサが直列に接続され、前記第１のコンデンサの両端にこの第１のコンデンサに対して第１の負荷が並列に接続される一対の出力端子を設けた降圧チョッパ回路を有し、前記リアクトルおよび第１のダイオードの接続点と前記降圧用のスイッチング素子および第１のコンデンサの接続点との間に、第２のダイオードおよび第２のコンデンサの直列回路が接続され、これら第２のダイオードおよび第２のコンデンサの接続点に、前記出力端子の一方との間で前記第２のコンデンサに対して第２の負荷が並列でかつ前記第１の負荷に対して直列に接続される出力端子が設けられたことを特徴としたＤＣ−ＤＣコンバータである。
【００１３】
この発明では、直流電源が印加される一対の入力端子間に、リアクトル、第１のダイオード、降圧用のスイッチング素子、および、第１のコンデンサを直列に接続するとともに、第１のコンデンサの両端にこの第１のコンデンサに対して第１の負荷が並列に接続される一対の出力端子を設けた降圧チョッパ回路を構成する。この降圧チョッパ回路のリアクトルおよび第１のダイオードの接続点と、降圧用のスイッチング素子および第１のコンデンサの接続点との間に、第２のダイオードおよび第２のコンデンサの直列回路を接続するとともに、第２のダイオードおよび第２のコンデンサの接続点に、出力端子の一方との間で第２のコンデンサに対して並列でかつ第１の負荷に対して直列に第２の負荷が接続される出力端子を設ける。
【００１４】
そして、降圧用のスイッチング素子がオフの場合、入力端子間に接続される直流電源、リアクトル、第２のダイオード、および出力端子間に接続される第１の負荷および第２の負荷の直列回路と第１のコンデンサおよび第２のコンデンサの直列回路との並列回路で閉路が構成され、直流電源から第１の負荷および第２の負荷に電力が供給されるとともに、第１のコンデンサおよび第２のコンデンサに電流が流れて充電する。また、降圧用のスイッチング素子がオンの場合、直流電源、リアクトル、第１のダイオード、降圧用のスイッチング素子、第１の負荷と第１のコンデンサとの並列回路で閉路が構成され、第１の負荷に電力が供給されるとともに、第１のコンデンサに電流が流れて充電する。さらに、第２の負荷と第２のコンデンサとの閉路において、第２のコンデンサの電荷の放出により第２の負荷に電力が供給される。
【００１５】
このことにより、例えば２つの降圧チョッパ回路を直流電源が共通となるように設ける構成に比して、降圧用のスイッチング素子のオフ時における環流モードの経路が異なり、降圧用のスイッチング素子のオンオフのデューティ比を制御することで、第１の負荷および第２の負荷がそれぞれ接続される対をなす出力端子間にそれぞれ印加される出力電圧値が制御され、出力電圧が広範囲で制御されるとともに、回路構成が簡略化する。
【００１６】
請求項２に記載の発明は、請求項１に記載のＤＣ−ＤＣコンバータにおいて、前記第１のコンデンサおよび前記第２のコンデンサ間に、コンデンサが直列に接続されるとともに、このコンデンサに並列でかつ前記第１の負荷および前記第２の負荷間に直列に負荷が接続される出力端子が接続され、前記コンデンサおよび第２のコンデンサの接続点と、前記リアクトルおよび第１のダイオードの接続点との間に、第１のダイオードおよび前記降圧用のスイッチング素子の直列回路に並列に、ダイオードおよび第２の降圧用のスイッチング素子の直列回路が接続されたことを特徴とする。
【００１７】
この発明では、第１のコンデンサおよび第２のコンデンサ間にコンデンサを直列に接続するとともに、コンデンサに対して並列でかつ第１の負荷および第２の負荷間に直列に負荷が接続される出力端子を設ける。さらに、コンデンサおよび第２のコンデンサの接続点と、リアクトルおよび第１のダイオードの接続点との間に、第１のダイオードおよび降圧用のスイッチング素子の直列回路に並列に、ダイオードおよび第２の降圧用のスイッチング素子の直列回路を接続する。
【００１８】
そして、降圧用のスイッチング素子および第２の降圧用のスイッチング素子がオフの場合、直流電源と、リアクトルと、第２のダイオードとともに、第１の負荷、第２の負荷および負荷の直列回路と、第１のコンデンサ、第２のコンデンサおよびコンデンサの直列回路との並列回路とで閉路が構成され、直流電源から第１の負荷、第２の負荷および負荷に電力が供給されるとともに、第１のコンデンサ、第２のコンデンサおよびコンデンサに電流が流れて充填する。また、降圧用のスイッチング素子がオンで第２の降圧用のスイッチング素子がオフの場合、直流電源、リアクトル、第１のダイオード、降圧用のスイッチング素子、第１の負荷と第１のコンデンサとの並列回路で閉路が構成され、第１の負荷に電力が供給されるとともに、第１のコンデンサに電流が流れて充電する。また、第２の負荷と第２のコンデンサとの閉路において、第２のコンデンサの電荷の放出により第２の負荷に電力が供給される。さらに、負荷とコンデンサとの閉路において、コンデンサの電荷の放出により負荷に電力が供給される。また、降圧用のスイッチング素子がオフで第２の降圧用のスイッチング素子がオンの場合、直流電源と、リアクトルと、ダイオードと、第２の降圧用のスイッチング素子とともに、負荷および第１の負荷の直列回路とコンデンサおよび第１のコンデンサの直列回路との並列回路とで閉路が構成され、直流電源から負荷および第１の負荷に電力が供給されるとともに、コンデンサおよび第１のコンデンサに電流が流れて充填する。さらに、第２の負荷と第２のコンデンサとの閉路において、第２のコンデンサの電荷の放出により第２の負荷に電力が供給される。また、降圧用のスイッチング素子および第２の降圧用のスイッチング素子がオンの場合、第１の負荷、第２の負荷および負荷の抵抗や回路抵抗、ダイオードなどにより、上述したいずれかの動作となる。
【００１９】
このことにより、コンデンサ、ダイオードおよび第２の降圧用のスイッチング素子を組み込む簡単な構成で、３つ目の異なる出力電圧が得られ、より広範囲の出力電圧の制御が可能となる。
【００２０】
請求項３に記載の発明は、直流電源が印加される一対の入力端子間に、リアクトル、第１のダイオード、降圧用のスイッチング素子、および、第１のコンデンサが直列に接続され、前記第１のコンデンサの両端にこの第１のコンデンサに対して第１の負荷が並列に接続されて出力電圧が印加される一対の出力端子を設けた降圧チョッパ回路を有し、前記リアクトルおよび第１のダイオードの接続点と前記降圧用のスイッチング素子および第１のコンデンサの接続点との間に、ダイオード、第２の降圧用のスイッチング素子およびコンデンサの直列回路が接続され、前記第２の降圧用のスイッチング素子および前記コンデンサの接続点に、前記降圧用のスイッチング素子および前記第１のコンデンサの接続点に接続される一方の出力端子との間で前記第１の負荷に対して直列でかつ前記コンデンサに対して並列に負荷が接続される出力端子が設けられ、前記リアクトルおよび第１のダイオードの接続点と前記第２の降圧用のスイッチング素子および前記コンデンサの接続点との間に、第２のダイオードおよび第２のコンデンサの直列回路が接続され、これら第２のダイオードおよび第２のコンデンサの接続点に、前記第２の降圧用のスイッチング素子および前記コンデンサの接続点に接続された出力端子との間で前記第２のコンデンサに対して第２の負荷が並列でかつ前記第１の負荷および前記負荷に直列に接続される出力端子が設けられたことを特徴としたＤＣ−ＤＣコンバータである。
【００２１】
この発明では、直流電源が印加される一対の入力端子間に、リアクトル、第１のダイオード、降圧用のスイッチング素子、および、第１のコンデンサを直列に接続するとともに、第１のコンデンサの両端にこの第１のコンデンサに対して第１の負荷が並列に接続される一対の出力端子を設けた降圧チョッパ回路を構成する。この降圧チョッパ回路のリアクトルおよび第１のダイオードの接続点と、降圧用のスイッチング素子および第１のコンデンサの接続点との間に、ダイオード、第２の降圧用のスイッチング素子およびコンデンサの直列回路を接続するとともに、第２の降圧用のスイッチング素子およびコンデンサの接続点に、降圧用のスイッチング素子および第１のコンデンサの接続点に接続される一方の出力端子との間で第１の負荷に対して直列でかつコンデンサに対して並列に負荷が接続される出力端子を設ける。さらに、リアクトルおよび第１のダイオードの接続点と、第２の降圧用のスイッチング素子およびコンデンサの接続点との間に、第２のダイオードおよび第２のコンデンサの直列回路を接続するとともに、第２のダイオードおよび第２のコンデンサの接続点に、第２の降圧用のスイッチング素子およびコンデンサの接続点に接続された出力端子との間で第２のコンデンサに対して並列でかつ第１の負荷および負荷に直列に第２の負荷が接続される出力端子を設ける。
【００２２】
このことにより、請求項２に記載の動作と同様の動作が得られ、例えば３つの降圧チョッパ回路を直流電源が共通となるように設ける構成に比して、降圧用のスイッチング素子および第２の降圧用のスイッチング素子のオンオフにおける環流モードの経路が異なり、降圧用のスイッチング素子および第２の降圧用のスイッチング素子のオンオフのデューティ比を制御することで、第１の負荷、負荷および第２の負荷がそれぞれ接続される対をなす出力端子間にそれぞれ印加される出力電圧値が制御され、出力電圧が広範囲で制御されるとともに、回路構成が簡略化する。
【００２３】
請求項４に記載の発明は、請求項２または請求項３に記載のＤＣ−ＤＣコンバータにおいて、前記コンデンサ、前記ダイオードおよび前記第２の降圧用のスイッチング素子の回路が多段に設けられたことを特徴とする。
【００２４】
この発明では、コンデンサ、ダイオードおよび第２の降圧用のスイッチング素子の回路構成を多段に設ける。このことにより、複数の負荷が接続される対をなす出力端子が多段となり、複数の異なる出力電圧を制御できる構成が多段に設ける簡単な構成で容易に得られる。
【００２５】
請求項５に記載の発明は、請求項１ないし請求項４のいずれかに記載のＤＣ−ＤＣコンバータにおいて、前記リアクトルおよび前記第１のダイオードの接続点と、前記第１のコンデンサおよび前記一方の入力端子の接続点との間に、昇圧用のスイッチング素子が接続されたことを特徴とする。
【００２６】
この発明では、リアクトルおよび第１のダイオードの接続点と、第１のコンデンサおよび一方の入力端子であるリアクトルが接続される側と反対側の入力端子の接続点との間に、昇圧用のスイッチング素子を接続する。
【００２７】
そして、例えば請求項１に記載の第１の負荷および第２の負荷が接続される回路構成で昇圧用のスイッチング素子を設けた構成において、昇圧用のスイッチング素子がオンで降圧用のスイッチング素子がオフの場合、直流電源、リアクトル、昇圧用のスイッチング素子で閉路が構成され、直流電源からリアクトルに電流が流れ、電磁エネルギが蓄積される。さらに、第１のコンデンサおよび第１の負荷の閉路、および、第２のコンデンサおよび第２の負荷の閉路が構成され、それぞれ充電されている第１のコンデンサおよび第２のコンデンサからの電荷の放出により、第１の負荷および第２の負荷のそれぞれに電力が供給される。また、昇圧用のスイッチング素子がオフで降圧用のスイッチング素子がオンの場合、直流電源と、リアクトルと、第１のダイオードと、降圧用のスイッチング素子と、第１の負荷および第１のコンデンサの並列回路とで閉路が構成され、直流電源から第１の負荷に電力が供給されるとともに、第１のコンデンサに電流が流れて充電する。さらに、第２のコンデンサおよび第２の負荷で構成される閉路において、第２のコンデンサの電荷の放出により、第２の負荷に電力が供給される。また、昇圧用のスイッチング素子および降圧用のスイッチング素子がオフの場合、直流電源と、リアクトルと、第２のダイオードとともに、第１の負荷および第２の負荷の直列回路と第１のコンデンサおよび第２のコンデンサの直列回路との並列回路とで閉路が構成され、直流電源から第１の負荷および第２の負荷に電力が供給されるとともに、第１のコンデンサおよび第２のコンデンサに電流が流れて充電する。
【００２８】
このことにより、昇圧用のスイッチング素子および降圧用のスイッチング素子のオンオフのデューティ比をそれぞれ制御することで、第１の負荷および第２の負荷がそれぞれ接続される対をなす出力端子間にそれぞれ印加される出力電圧値が制御され、出力電圧がより広範囲で制御される。
【００２９】
請求項６に記載の発明は、請求項１ないし請求項５のいずれかに記載のＤＣ−ＤＣコンバータと、前記スイッチング素子のデューティ比を制御する制御回路と、を具備したことを特徴としたスイッチングレギュレータである。
【００３０】
この発明では、出力電圧が簡単な構成で広範囲に制御可能な請求項１ないし請求項５のいずれかに記載のＤＣ−ＤＣコンバータを用い、スイッチング素子のデューティ比を制御回路にて制御する。このことにより、広範囲の出力電圧で電力を供給可能な構成が容易に得られる。
【００３１】
請求項７に記載の発明は、請求項２ないし請求項５のいずれかに記載のＤＣ−ＤＣコンバータと、前記スイッチング素子の各デューティ比をそれぞれ独立して制御する制御回路と、を具備したことを特徴としたスイッチングレギュレータである。
【００３２】
この発明では、出力電圧が簡単な構成で広範囲に制御可能な請求項２ないし請求項５のいずれかに記載のＤＣ−ＤＣコンバータを用い、各スイッチング素子の各デューティ比をそれぞれ独立して制御回路にて制御する。このことにより、より広範囲の出力電圧で電力を供給可能な構成が容易に得られる。
【００３３】
【発明の実施の形態】
以下、本発明の一実施の形態におけるスイッチングレギュレータにおける一実施の形態を図面に基づいて説明する。図１は、本実施の形態におけるスイッチングレギュレータの概略構成を示す回路図である。図２は、デューティ制御部の制御状況を示すタイミングチャートで、（Ａ）は昇圧用トランジスタＳ０のゲート電圧を印加する状態のゲート信号の波形図、（Ｂ）は降圧用トランジスタＳ１のゲート電圧を印加する状態のゲート信号の波形図である。図３は、出力電圧とデューティ比との関係を示すグラフである。
【００３４】
〔スイッチングレギュレータの構成〕
図１において、１００はＤＣ−ＤＣコンバータで、このＤＣ−ＤＣコンバータ１００には、直流電圧が印加される一対の入力端子Ａ１，Ａ２が設けられている。そして、一対の入力端子Ａ１，Ａ２間には、リアクトルＬと昇圧用のスイッチング素子としての昇圧用トランジスタＱ０との直列回路が接続、すなわちリアクトルＬ、昇圧用トランジスタＳ０のコレクタ、昇圧用トランジスタＳ０のエミッタが直列に接続されている。なお、昇圧用のスイッチング素子としては、トランジスタに限らず、いずれの構成が利用できる。
【００３５】
また、リアクトルＬおよび昇圧用トランジスタＳ０のコレクタの接続点と、昇圧用トランジスタＳ０のエミッタおよび入力端子Ａ２の接続点との間には、第２のダイオードであるダイオードＤ２と、第１のコンデンサであるコンデンサＣ１および第２のコンデンサであるコンデンサＣ２の直列回路とが直列に接続されている。さらに、コンデンサＣ１およびコンデンサＣ２の直列回路には、負荷Ｒ１および負荷Ｒ２の直列回路が並列でかつコンデンサＣ１およびコンデンサＣ２の接続点と負荷Ｒ１および負荷Ｒ２の接続点が接続する状態に、所定の出力電圧Ｖ１および出力電圧Ｖ２が印加される出力端子Ｂ１，Ｂ２，Ｂ３が接続されている。そして、ＤＣ−ＤＣコンバータ１００は、リアクトルＬ、昇圧用トランジスタＳ０、ダイオードＤ２、コンデンサＣ１，Ｃ２、負荷Ｒ１，Ｒ２により、昇圧チョッパ回路を構成する。
【００３６】
さらに、ＤＣ−ＤＣコンバータ１００には、リアクトルＬおよび昇圧用トランジスタＳ０のコレクタの接続点と、コンデンサＣ１およびコンデンサＣ２の接続点との間に、ダイオードＤ１および降圧用のスイッチング素子としての降圧用トランジスタＳ１の直列回路が接続、すなわち、ダイオードＤ１、降圧用トランジスタＳ１のコレクタおよび降圧用トランジスタＳ１のエミッタが接続されている。そして、ＤＣ−ＤＣコンバータ１００は、リアクトルＬ、ダイオードＤ１、コンデンサＣ１、負荷Ｒ１により、降圧チョッパ回路を構成する。なお、降圧用のスイッチング素子としては、トランジスタに限らず、いずれの構成が利用できる。
【００３７】
一方、上記回路構成のＤＣ−ＤＣコンバータ１００における昇圧用トランジスタＳ０および降圧用トランジスタＳ１のベースには、図示しないデューティ比制御回路がそれぞれ接続されている。このデューティ比制御回路は、デューティ比を制御して出力電圧Ｖ１，Ｖ２を制御、すなわち昇圧用トランジスタＳ０および降圧用トランジスタＳ１のオンオフをそれぞれ独立に制御し、出力端子Ｂ１，Ｂ２間および出力端子Ｂ２，Ｂ３間にそれぞれ印加する出力電圧Ｖ１，Ｖ２を制御する。具体的には、デューティ比制御回路は、例えば図２のタイミングチャートに示すように、昇圧用トランジスタＳ０および降圧用トランジスタＳ１のベースに所定のタイミングでベース電圧を印加するゲート信号により、図３に示すように出力電圧Ｖ１，Ｖ２を制御している。
【００３８】
すなわち、昇圧用トランジスタＳ０が全期間でオンしない際に降圧用トランジスタＳ１のデューティ比を変化させた場合、出力電圧Ｖ１，Ｖ２の特性は、降圧用トランジスタＳ１のデューティ比ｄ１を用いて以下の数１に示す式で表され、図３に示すようになる。
【００３９】
【数１】
Ｖ１＝Ｅ／（１＋（１−ｄ１）２）
Ｖ２＝（１−ｄ１）Ｅ／（１＋（１−ｄ１）２）
Ｖ１：負荷Ｒ１に印加される出力電圧
Ｖ２：負荷Ｒ２に印加される出力電圧
Ｅ：直流電源電圧
ｄ１：降圧用トランジスタＳ１のデューティ比
【００４０】
そして、この数１において、昇圧用トランジスタＳ０が動作する場合には、デューティ比ｄ０，ｄ１を用いて以下の数２に示す式で表される。
【００４１】
【数２】
Ｖ１＝（１−ｄ０）Ｅ／（（１−ｄ０）２）＋（（１−ｄ０−ｄ１）２）
Ｖ２＝（１−ｄ０−ｄ１）Ｅ／（（１−ｄ０）２＋（１−ｄ０−ｄ１）２）
ｄ０：昇圧用トランジスタＳ０のデューティ比
【００４２】
ここで、このＤＣ−ＤＣコンバータ１００において、入力電流はリアクトルＬの作用で一定の電流Ｉとなり、出力負荷抵抗は負荷Ｒ１，Ｒ２の両者間で等しい値とする。このことにより、入力電力は前期間一定のＥＩとなる。この入力電力ＥＩが、出力電圧Ｖ１，Ｖ２に対してＶ１ｄ１Ｉと（Ｖ１＋Ｖ２）（Ｉ−ｄ０−ｄ１）Ｉとして振り分けられる。すなわち、以下の数３に示す関係式となる。
【００４３】
【数３】
Ｅ＝Ｖ１＋ｄ１＋（Ｖ１＋Ｖ２）（Ｉ−ｄ０−ｄ１）
【００４４】
この数３の式から出力電圧Ｖ１，Ｖ２で消費する電力はそれぞれ図４に示す式で表される。
【００４５】
【数４】
Ｖ１ ２／Ｒ＝Ｖ１ｄ１Ｉ＋Ｖ１ （Ｉ−ｄ０−ｄ１）Ｉ
Ｖ２ ２／Ｒ＝Ｖ２ （Ｉ−ｄ０−ｄ１）Ｉ
【００４６】
これら数３および数４に示す関係式の連立方程式を演算することで、数１および数２の関係式が求められる。このように、デューティ比ｄ０＝０としてデューティ比ｄ１を０から１まで変えることで、２つの出力電圧Ｖ１，Ｖ２はデューティ比ｄ１＝０の時の直流電源Ｅの半分の電圧から広範囲に変化されることとなる。
【００４７】
また、出力電圧Ｖ１，Ｖ２を調整する目的で全体的に昇圧させる場合には、昇圧動作をする昇圧用トランジスタＳ０がある期間だけオン状態になった後に降圧用トランジスタＳ１をオンオフさせることで、出力電圧Ｖ１，Ｖ２が広範囲に変化することとなる。なお、昇圧させる必要がない場合には、トランジスタＳ０は開放にしておけばよい。図３に示すように、昇圧動作をさせる場合、全体的に２つの和の出力電圧Ｖ１，Ｖ２が合わせて昇圧される。この図３では、昇圧用トランジスタＳ０のデューティ比ｄ０が０．２５の場合を重ねている例示を示す。なお、この図３において、デューティ比ｄ１が大きいところで出力電圧Ｖ２が０となるのは、図２に示すように、ｄ０＋ｄ１＝１となり、出力電圧Ｖ２に通電しないためである。
【００４８】
このように、デューティ比制御回路は、昇圧用トランジスタＳ０および降圧用トランジスタＳ１のデューティ比を制御することで出力電圧Ｖ１，Ｖ２を広範囲で適宜変化させる。なお、図２において、昇圧用トランジスタＳ０のゲートにゲート電圧を印加した後に降圧用トランジスタＳ１のゲートにゲート電圧を印加して説明したが、ゲート電圧を印加する順番は、逆に入れ替えた場合も同じ特性となる。また、ゲート電圧を印加するタイミングは、デューティ比ｄ０の期間Ｉとデューティ比ｄ１の期間ＩＩは、１周期の期間中で互いに重なり合わなければ、いずれの時期に設定でき、その特性も変化しない。そして、このデューティ比制御回路と、上記回路構成のＤＣ−ＤＣコンバータ１００とにより、本発明のスイッチングレギュレータが構成される。
【００４９】
〔スイッチングレギュレータの動作〕
次に、図２のタイミングチャートに示すタイミングで、ゲート電圧を印加した場合のスイッチングレギュレータの動作を図面を参照して説明する。なお、回路構成として、昇圧用トランジスタの電圧をｖＳ０、降圧用トランジスタの電圧をｖＳ１、ダイオードＤ２の電圧をｖｄ２、リアクトルＬの電圧をｖＬ、直流電源Ｅの電圧を１００Ｖ、リアクトルＬのインダクタンスを２ｍＨ、コンデンサＣ１，Ｃ２の静電容量を３０００μＦ、負荷Ｒ１，Ｒ２の抵抗を１０Ω、昇圧期間を１／４周期、デューティ比ｄ１を０．５として説明する。また、昇圧用トランジスタＳ０、降圧用トランジスタＳ１、および、ダイオードＤ１，Ｄ２の順方向の電圧降下はゼロとする。図４は、昇圧用トランジスタにゲート電圧を印加した時の電流が流れる状態を示す説明図である（期間Ｉ）。図５は、降圧用トランジスタにゲート電圧を印加した時の電流が流れる状態を示す説明図である（期間ＩＩ）。図６は、ゲート電圧を印加しない時の電流が流れる状態を示す説明図である（期間ＩＩＩ）。図７は、動作波形を示す波形図で、（Ａ）は昇圧用トランジスタＳ０のゲート電圧を印加する状態のゲート信号の波形図、（Ｂ）は降圧用トランジスタＳ１のゲート電圧を印加する状態のゲート信号の波形図、（Ｃ）は昇圧用トランジスタＳ０の電圧波形図、（Ｄ）は降圧用トランジスタＳ１の電圧波形図、（Ｅ）はダイオードＤ２の電圧波形図、（Ｆ）はリアクトルＬの電圧波形図である。
【００５０】
（期間Ｉ）
デューティ比制御回路の制御により昇圧用トランジスタＳ０のゲートにゲート電圧が印加されてターンオンすると、図４に示すように、入力端子Ａ１，Ａ２間に接続された直流電源Ｅ、リアクトルＬ、昇圧用トランジスタＳ０のコレクタおよび昇圧用トランジスタＳ０のエミッタで閉路が構成される。そして、図４に示すように、直流電源ＥからリアクトルＬに電流が流れ、電磁エネルギが蓄積させる。また、昇圧用トランジスタＳ０のターンオンにより、コンデンサＣ１および負荷Ｒ１の閉路と、コンデンサＣ２および負荷Ｒ２の閉路とがそれぞれ構成される。そして、直流電源Ｅと負荷Ｒ１，Ｒ２が切り離されるが、前動作で充電されたコンデンサＣ１，Ｃ２から電荷の放出により負荷Ｒ１，Ｒ２に電力が供給される。
【００５１】
この期間Ｉでは、昇圧用トランジスタＳ０がターンオンして降圧用トランジスタＳ１はターンオフしている。このことにより、昇圧用トランジスタＳ０は、図７（Ｃ）に示すように、通電のために電圧ｖＳ０がゼロとなる。また、降圧用トランジスタＳ１には、図７（Ｄ）に示すように、電圧ｖＳ１として逆方向に負荷電圧Ｖ１が印加される。さらに、ダイオードＤ２には、図７（Ｅ）に示すように、電圧ｖｄ２として逆方向に負荷電圧の和（Ｖ１＋Ｖ２）が印加される。また、直流電源Ｅと閉回路となるリアクトルＬには、図７（Ｆ）に示すように、電圧ｖＬとして直流電源Ｅの電圧がそのまま印加されて電磁エネルギが注入される。
【００５２】
このように、期間Ｉでは、図４に示すように電流が流れ、図７の動作波形で示す状態に電圧が印加され、負荷Ｒ１，Ｒ２に出力電圧Ｖ１，Ｖ２が印加される。そして、昇圧用トランジスタＳ０がターンオフすることで、この期間Ｉが終了する。
【００５３】
（期間ＩＩ）
デューティ比制御回路の制御により昇圧用トランジスタＳ０のゲートに印加するゲート電圧を開放してターンオフし、降圧用トランジスタＳ１のゲートにゲート電圧を印加してターンオンすると、図５に示すように、直流電源Ｅ、リアクトルＬ、ダイオードＤ１、降圧用トランジスタＳ１のコレクタ、降圧用トランジスタＳ１のエミッタ、および負荷Ｒ１とコンデンサＣ１との並列回路で閉路が構成される。そして、直流電源Ｅから負荷Ｒ１に電力が供給されるとともに、コンデンサＣ１に電流が流れて充填する。また、昇圧用トランジスタＳ０がターンオフして降圧用トランジスタＳ１がターンオンすることにより、コンデンサＣ２および負荷Ｒ２の閉路が構成される。そして、コンデンサＣ２の電荷の放出により、負荷Ｒ２に電力が供給される。
【００５４】
この期間ＩＩでは、昇圧用トランジスタＳ０がターンオフして降圧用トランジスタＳ１がターンオンする。このことにより、降圧用トランジスタＳ１は、図７（Ｄ）に示すように、通電のために電圧ｖＳ１がゼロとなる。そして、昇圧用トランジスタＳ０には、図７（Ｃ）に示すように、通電している降圧用トランジスタＳ１を通して、電圧ｖＳ０として電圧Ｖ１が順方向で印加される。また、ダイオードＤ２には、図７（Ｅ）に示すように、電圧ｖｄ２として逆方向に負荷電圧Ｖ２が印加される。さらに、リアクトルＬには、図７（Ｆ）に示すように、電圧ｖＬとして直流電源Ｅと負荷電圧Ｖ１との差電圧（Ｅ−Ｖ１）が順方向に印加される。ここで、本実施の形態における回路定数では、直流電源Ｅの電圧と負荷電圧Ｖ１とがほぼ等しくなり、差電圧（Ｅ−Ｖ１）はほぼゼロとなる。
【００５５】
このように、期間ＩＩでは、図５に示すように電流が流れ、図７の動作波形で示す状態に電圧が印加され、負荷Ｒ１，Ｒ２に出力電圧Ｖ１，Ｖ２が印加される。そして、昇圧用トランジスタＳ０がターンオフした状態で降圧用トランジスタＳ１がターンオフすることで、この期間ＩＩが終了する。
【００５６】
（期間ＩＩＩ）
デューティ比制御回路の制御により期間ＩＩでの降圧用トランジスタＳ１へのゲート電圧の印加を開放してターンオフすると、図６に示すように、直流電源Ｅ、リアクトルＬ、ダイオードＤ２、および、負荷Ｒ１，Ｒ２の直列回路とコンデンサＣ１，Ｃ２の直列回路との並列回路の閉路が構成される。そして、直流電源Ｅから負荷Ｒ１，Ｒ２に電力が供給されるとともに、コンデンサＣ１，Ｃ２に電流が流れて充填する。この期間ＩＩＩでは、図６に示すように電流が流れ、負荷Ｒ１，Ｒ２に出力電圧Ｖ１，Ｖ２が印加される。
【００５７】
この期間ＩＩＩでは、昇圧用トランジスタＳ０および降圧用トランジスタＳ１は共にターンオフしている。このことにより、通電しているダイオードＤ２は、図７（Ｅ）に示すように、電圧ｖｄ２がゼロとなる。そして、昇圧用トランジスタＳ０には、図７（Ｃ）に示すように、通電するダイオードＤ２を通して電圧ｖＳ０として負荷電圧の和（Ｖ１＋Ｖ２）が順方向で印加される。さらに、降圧用トランジスタＳ１には、図７（Ｄ）に示すように、電圧ｖＳ１として負荷電圧Ｖ２が順方向で印加される。また、リアクトルＬには、図７（Ｆ）に示すように、電圧ｖＬとして負荷Ｒ１，Ｒ２と直流電源Ｅとの差電圧（Ｖ１＋Ｖ２−Ｅ）が逆方向に印加される。
【００５８】
このように、期間ＩＩＩでは、図６に示すように電流が流れ、図７の動作波形で示す状態に電圧が印加され、負荷Ｒ１，Ｒ２に出力電圧Ｖ１，Ｖ２が印加される。そして、次の周期の期間Ｉである昇圧用トランジスタＳ０のターンオンするまでが期間ＩＩＩとなる。
【００５９】
（出力電圧特性）
次に、出力電圧の特性について図面を参照して詳細に説明する。なお、回路構成として、直流電源Ｅ、ダイオードＤ１，Ｄ２の各回路における回路抵抗を０．５Ω、負荷Ｒ１，Ｒ２の抵抗を１０Ω、直流電源Ｅの電圧を１００Ｖ、スイッチング周波数（ｆ）を１０ｋＨｚとして、出力電圧の特性を例示して説明する。図８は、降圧時における出力電圧特性を示すグラフで、（Ａ）は出力電圧Ｖ１とデューティ比ｄ１との関係を示すグラフ、（Ｂ）は出力電圧Ｖ２とデューティ比ｄ１との関係を示すグラフである。図９は、昇圧時における出力電圧特性を示すグラフで、（Ａ）は出力電圧Ｖ１とデューティ比ｄ０との関係を示すグラフ、（Ｂ）は出力電圧Ｖ２とデューティ比ｄ０との関係を示すグラフである。なお、図８および図９は、回路損失を考慮して演算された結果であり、損失を考慮しないで演算した結果と多少の誤差はある。
【００６０】
昇圧用トランジスタＳ０のデューティ比ｄ０を０．１〜０．３に設定し、降圧用トランジスタＳ１のデューティ比ｄ１を０〜１まで変化させた場合についての出力電圧Ｖ１，Ｖ２の特性は、図７に示すようになる。すなわち、図８（Ａ）に示すように、降圧用トランジスタＳ１のデューティ比ｄ１の値が大きくなるにしたがって、通常の降圧チョッパと同様に出力電圧Ｖ１も上昇する。さらに、所定の値に固定して設定する昇圧用トランジスタＳ０のデューティ比ｄ０の値が大きくなるにしたがって、出力電圧Ｖ１も高くなる。一方、図８（Ｂ）に示すように、デューティ比ｄ１の値が多くなるにしたがって、出力電圧Ｖ２も次第にゼロとなる。すなわち、期間ＩＩＩとなる直流電源ＥからダイオードＤ２を介してコンデンサＣ２への導通期間が短くなって最終的には出力電圧Ｖ２は０となるためである。
【００６１】
また、降圧用トランジスタＳ１のデューティ比を０．１〜０．３に設定し、昇圧用トランジスタＳ０のデューティ比ｄ０を０〜１まで変化させた場合についての出力電圧Ｖ１，Ｖ２の特性は、図９に示すようになる。すなわち、図９（Ａ）に示すように、昇圧用トランジスタＳ０のデューティ比ｄ０の値が大きくなるにしたがって、通常の使用圧チョッパと同様に出力電圧Ｖ１も上昇する。さらに、所定の値に固定して設定する降圧用トランジスタＳ１のデューティ比ｄ１の値が大きくなるにしたがって、出力電圧Ｖ１も若干高くなる。一方、図９（Ｂ）に示すように、デューティ比ｄ０の値が増大するにしたがって、出力電圧Ｖ２は次第に増大して所定の最大値を経てｄ０＋ｄ１＝１でゼロとなる。すなわち、（ｄ０＋ｄ１）の値が１に近づくにしたがって、期間ＩＩＩとなる直流電源ＥからダイオードＤ２を介してコンデンサＣ２への導通期間が次第に短くなって最終的には出力電圧Ｖ２は０となるためである。
【００６２】
そして、出力電圧Ｖ１，Ｖ２の最大値は、上述した数２の式から略求められる。すなわち、図９（Ａ）における一定のデューティ比ｄ１に対する出力電圧Ｖ１の最大値Ｖ１ｍａｘは、ｄ０＋ｄ１＝１から以下の数５に示すように得られる。
【００６３】
【数５】
Ｖ１ｍａｘ＝Ｅ／ｄ１＝Ｅ／（１−ｄ０）
【００６４】
一方、図９（Ｂ）における一定のデューティ比ｄ１に対する出力電圧Ｖ２の最大値Ｖ２ｍａｘは、ｄＶ２／ｄｄ１＝０から以下の数６に示すように得られる。すなわち、ｄＶ２／ｄｄ１＝０を数２に適用すると、ｄ０＝１−ｄ１−ｄ１／２１／２となり、このときが出力電圧Ｖ２が最大値となる。この式を数２に代入すればよい。
【００６５】
【数６】
Ｖ２ｍａｘ＝Ｅ／（２（１＋２１／２）ｄ１）
【００６６】
この数６に示すように、デューティ比ｄ１から最大値の出力電圧Ｖ２ｍａｘを求めることができる。
【００６７】
〔スイッチングレギュレータの効果〕
上述したように、上記実施の形態では、直流電源Ｅが印加される一対の入力端子Ａ１，Ａ２間に、リアクトルＬ、第１のダイオードＤ１、降圧用トランジスタＳ１、および、コンデンサＣ１を直列に接続するとともに、コンデンサＣ１の両端にコンデンサＣ１に対して負荷Ｒ１が並列に接続される一対の出力端子Ｂ１，Ｂ２を設けた降圧チョッパ回路を構成する。この降圧チョッパ回路のリアクトルＬおよびダイオードＤ１の接続点と、降圧用トランジスタＳ１およびコンデンサＣ１の接続点との間に、ダイオードＤ２およびコンデンサＣ２の直列回路を接続するとともに、ダイオードＤ２およびコンデンサＣ２の接続点に、一方の出力端子Ｂ２との間でコンデンサＣ２に対して並列でかつ負荷Ｒ１に対して直列に負荷Ｒ２が接続される出力端子Ｂ３を設ける。さらに、リアクトルＬおよび降圧用トランジスタＳ１の接続点と、コンデンサＣ１およびリアクトルＬが接続される側と反対側の一方の入力端子Ａ２の接続点との間に、昇圧用トランジスタＳ０を接続する。
【００６８】
この回路構成において、昇圧用トランジスタＳ０がオンで降圧用トランジスタＳ１がオフの期間Ｉの場合、直流電源Ｅ、リアクトルＬ、昇圧用トランジスタＳ０で閉路が構成され、直流電源ＥからリアクトルＬに電流が流れ、電磁エネルギが蓄積される。さらに、コンデンサＣ１および負荷Ｒ１の閉路、および、コンデンサＣ２および負荷Ｒ２の閉路がそれぞれ構成され、それぞれ充電されているコンデンサＣ１，Ｃ２からの電荷の放出により、負荷Ｒ１，Ｒ２のそれぞれに電力が供給される。また、昇圧用トランジスタＳ０がオフで降圧用トランジスタＳ１がオンの期間ＩＩの場合、直流電源Ｅと、リアクトルＬと、ダイオードＤ１と、降圧用トランジスタＳ１と、負荷Ｒ１およびコンデンサＣ１の並列回路とで閉路が構成され、直流電源Ｅから負荷Ｒ１に電力が供給されるとともに、コンデンサＣ１に電流が流れて充電する。さらに、コンデンサＣ２および負荷Ｒ２で構成される閉路において、コンデンサＣ２の電荷の放出により、負荷Ｒ２に電力が供給される。また、昇圧用トランジスタＳ０および降圧用トランジスタＳ１がオフの期間ＩＩＩの場合、直流電源Ｅと、リアクトルＬと、ダイオードＤ２とともに、負荷Ｒ１，Ｒ２の直列回路とコンデンサＣ１，Ｃ２の直列回路との並列回路とで閉路が構成され、直流電源Ｅから負荷Ｒ１，Ｒ２に電力が供給されるとともに、コンデンサＣ１，Ｃ２に電流が流れて充電する。
【００６９】
このため、例えば２つの降圧チョッパ回路を直流電源Ｅが共通となるように設ける構成に比して、降圧用トランジスタＳ１のオフ時における環流モードの経路が異なり、降圧用トランジスタＳ１のオンオフのデューティ比を制御することで、負荷Ｒ１，Ｒ２がそれぞれ接続される対をなす出力端子Ｂ１，Ｂ２間および出力端子Ｂ２，Ｂ３間にそれぞれ印加される出力電圧値が制御され、出力電圧を広範囲で制御できる。そして、この制御は、昇圧用トランジスタＳ０のオンオフのデューティ比と合わせてそれぞれ独立して制御しているので、出力電圧をより広範囲で制御できる。また、２つの降圧チョッパ回路を設ける構成に比して、回路構成も簡略化でき、製造性の向上、小型化、装置コストの低減などが容易に得られる。
【００７０】
〔他の実施の形態〕
なお、本発明のＤＣ−ＤＣコンバータは、上記各実施の形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【００７１】
例えば、図１０に示すように、昇圧用トランジスタＳ０を設けない構成として、異なる出力電圧を得る構成としてもよい。なお、図１０に示す実施の形態において、上記図１ないし図９に示す実施の形態と同一の構成については同一の符号を付す。
【００７２】
すなわち、図１０に示す回路構成のＤＣ−ＤＣコンバータ２００は、降圧用トランジスタＳ１のデューティ比を適宜制御することにより、負荷Ｒ１，Ｒ２に印加する出力電圧を制御する。具体的には、降圧用トランジスタＳ１がオフの場合、入力端子Ａ１，Ａ２間に接続される直流電源Ｅと、リアクトルＬと、ダイオードＤ２とともに、負荷Ｒ１，Ｒ２の直列回路とコンデンサＣ１，Ｃ２の直列回路との並列回路とで閉路が構成され、直流電源Ｅから負荷Ｒ１，Ｒ２に電力が供給されるとともに、コンデンサＣ１，Ｃ２に電流が流れて充電する。また、降圧用トランジスタＳ１がオンの場合、直流電源Ｅと、リアクトルＬと、ダイオードＤ１と、降圧用トランジスタＳ１と、負荷Ｒ１およびコンデンサＣの並列回路とで閉路が構成され、負荷Ｒ１に電力が供給されるとともに、コンデンサＣ１に電流が流れて充電する。さらに、負荷Ｒ２とコンデンサＣ２との閉路において、コンデンサＣ２の電荷の放出により負荷Ｒ２に電力が供給される。
【００７３】
このため、図１０の回路構成で示す他の実施の形態のＤＣ−ＤＣコンバータ２００では、例えば２つの降圧チョッパ回路を直流電源Ｅが共通となるように設ける構成に比して、降圧用トランジスタＳ１のオフ時における環流モードの経路が異なり、上述したように、降圧用トランジスタＳ１のオンオフのデューティ比を制御することで、負荷Ｒ１，Ｒ２がそれぞれ接続される対をなす出力端子Ｂ１，Ｂ２間および出力端子Ｂ２，Ｂ３間にそれぞれ印加される出力電圧値が制御され、出力電圧を広範囲で制御できるとともに、回路構成を簡略化できる。
【００７４】
また、上記図１ないし図９に示す実施の形態において、図１の回路構成の各素子の極性を変えて、例えば図１１に示すＤＣ−ＤＣコンバータ３００のように変形してもよい。すなわち、この図１１に示す実施の形態では、負荷Ｒ１，Ｒ２の分割される出力電圧Ｖ１，Ｖ２が図１の回路構成と比べて逆になる。このような構成では、昇圧用トランジスタＳ０１と降圧用トランジスタＳ１１の負側端子を共通にできる。
【００７５】
さらに、上記図１ないし図９に示す実施の形態において、出力電圧が印加される負荷を例えば図１２に示すＤＣ−ＤＣコンバータ４００のように複数段（ｎ段）に分割した回路構成としてもよい。すなわち、図１の回路構成に示すＤＣ−ＤＣコンバータ１００のコンデンサＣ１，Ｃ２間にコンデンサを直列に接続するとともに、コンデンサに対して並列でかつ負荷Ｒ１，Ｒ２間に直列に負荷が接続される出力端子を設ける。さらに、コンデンサおよびコンデンサＣ２の接続点と、リアクトルＬおよびダイオードＤ１の接続点との間に、ダイオードＤ１および降圧用トランジスタＳ１の直列回路に並列に、ダイオードおよび第２の降圧用トランジスタの直列回路を接続する。そして、これらコンデンサ、ダイオードおよび第２の降圧用トランジスタを、図１２に示すように複数段設ける。そして、この図１２に示す多段チョッパの回路構成では、それぞれの出力電圧は、上述した式を用いて以下の数７に示す式にて求められる。この数７は、ｎ段チョッパで図１２中の下からｍ段目の負荷Ｒｍにおける出力電圧Ｖｍである。
【００７６】
【数７】
Ｖｍ＝（１−ｄ０−ｄ１…−ｄｍ−１）Ｅ／（（１−ｄ０）２＋（１−ｄ０−ｄ１）２＋…＋（１−ｄ０−ｄ１…−ｄｎ−１）２）
【００７７】
なお、この図１２に示す回路構成では、共通端子を必要としないような用途に利用することが好ましい。
【００７８】
また、図１ないし図９に示す実施の形態において、回路構成の電圧値や抵抗値、静電容量などは、上述した構成に限らず、適宜用途に対応して設定できる。
【００７９】
さらに、スイッチング素子としては、上述したように、トランジスタに限らず、サイリスタなどの他のいずれのスイッチング素子を用いてもよい。
【００８０】
その他、本発明の実施の際の具体的な構造および手順などは、本発明の目的を達成できる範囲で他の構成に変更するなどしてもよい。
【００８１】
【発明の効果】
本発明によれば、スイッチング素子のオンオフのデューティ比を適宜制御することで、出力電圧を広範囲で制御できる。
【図面の簡単な説明】
【図１】本発明のスイッチングレギュレータにおける一実施の形態の概略構成を示す回路図である。
【図２】前記第１の実施の形態におけるデューティ制御部の制御状況を示すタイミングチャートである。
（Ａ）：昇圧用トランジスタＳ０のゲート電圧を印加する状態のゲート信号の波形図
（Ｂ）：降圧用トランジスタＳ１のゲート電圧を印加する状態のゲート信号の波形図
【図３】前記第１の実施の形態における出力電圧とデューティ比との関係を示すグラフである。
【図４】前記第１の実施の形態における昇圧用トランジスタにゲート電圧を印加した時の電流が流れる状態を示す説明図である（期間Ｉ）。
【図５】前記第１の実施の形態における降圧用トランジスタにゲート電圧を印加した時の電流が流れる状態を示す説明図である（期間ＩＩ）。
【図６】前記第１の実施の形態におけるゲート電圧を印加しない時の電流が流れる状態を示す説明図である（期間ＩＩＩ）。
【図７】前記第１の実施の形態における動作波形を示す波形図である。
（Ａ）：昇圧用トランジスタＳ０のゲート電圧を印加する状態のゲート信号の波形図
（Ｂ）：降圧用トランジスタＳ１のゲート電圧を印加する状態のゲート信号の波形図
（Ｃ）：昇圧用トランジスタＳ０の電圧波形図
（Ｄ）：降圧用トランジスタＳ１の電圧波形図
（Ｅ）：ダイオードＤ２の電圧波形図
（Ｆ）：リアクトルＬの電圧波形図
【図８】前記第１の実施の形態における降圧時における出力電圧特性を示すグラフである。
（Ａ）：出力電圧Ｖ１とデューティ比ｄ１との関係を示すグラフ
（Ｂ）：出力電圧Ｖ２とデューティ比ｄ１との関係を示すグラフ
【図９】前記第１の実施の形態における昇圧時における出力電圧特性を示すグラフである。
（Ａ）：出力電圧Ｖ１とデューティ比ｄ０との関係を示すグラフ
（Ｂ）：出力電圧Ｖ２とデューティ比ｄ０との関係を示すグラフ
【図１０】本発明のスイッチングレギュレータの他の実施の形態の概略構成を示す回路図である。
【図１１】本発明のスイッチングレギュレータのさらに他の実施の形態の概略構成を示す回路図である。
【図１２】本発明のスイッチングレギュレータのさらに他の実施の形態の概略構成を示す回路図である。
【符号の説明】
１００，２００，３００，４００ ＤＣ−ＤＣコンバータ
Ａ１，Ａ２ 入力端子
Ｂ１，Ｂ２，Ｂ３，Ｂｎ−１，Ｂｎ 出力端子
Ｃ１ 第１のコンデンサであるコンデンサ
Ｃ２，Ｃｎ 第２のコンデンサであるコンデンサ
Ｄ１ 第１のダイオードであるダイオード
Ｄ２，Ｄｎ 第２のダイオードであるダイオード
Ｅ 直流電源
Ｌ リアクトル
Ｓ０，Ｓ０１ 昇圧用のスイッチング素子である昇圧用トランジスタ
Ｓ１，Ｓ１１ 降圧用のスイッチング素子である降圧用トランジスタ
Ｓ２，Ｓｎ−１ 第２の降圧用のスイッチング素子である降圧用トランジスタ
Ｒ１ 第１の負荷である負荷
Ｒ２，Ｒｎ 第２の負荷である負荷
【発明の属する技術分野】
本発明は、少なくとも２つの異なる出力電圧を得るＤＣ−ＤＣコンバータおよびスイッチングレギュレータに関する。
【０００２】
【背景技術】
従来、ＤＣ−ＤＣコンバータは、各種の産業用民生用機器に広く用いられている。例えば、エアコンやウォータポンプ、ヘッドライト、方向指示器などの消費電力の異なる様々な電装品が搭載された自動車では、１つのバッテリからＤＣ−ＤＣコンバータなどを用いて電圧を変換し、各種電装品に電力を供給している。しかしながら、このような構成の電源回路には、複数のＤＣ−ＤＣコンバータを必要とするので、回路構成が複雑化し、コストの低減が図れない。
【０００３】
また、自動車に一般的に利用されている１２Ｖのバッテリから各種電装品に電力を供給する場合、大電流を取出可能に路線の径寸法を大きく設定する必要がある。近年では、各種電装品の総消費電力の増大に伴って、配線での電力損失の減少化および収容空間の縮小化の目的で、バッテリ電圧の４２Ｖ化が広く認識され始めている。このような高圧化された電源からも、利用用途に応じて大小様々な動作電圧をＤＣ−ＤＣコンバータで変換して利用することとなる。また、自動車業界に限らず、一般的な電子回路に用いられるマイクロコンピュータやオペアンプなどでも、アナログ回路やデジタル回路を扱う際に、大小様々な電源が同様に利用される。
【０００４】
このように、電圧値を異なる値に変換するＤＣ−ＤＣコンバートとして、異なる２つの出力電圧を得る構成が知られている（例えば、特許文献１および特許文献２）。
【０００５】
特許文献１に記載のものは、昇圧形チョッパコンバータと反転形チョッパコンバータとを同一の発振器で駆動させて正負２つの出力電圧を得るスイッチング電源回路である。このスイッチング電源回路の昇圧形チョッパコンバータの出力に、抵抗とツェナーダイオードとの直列回路を介してＰＮＰトランジスタのエミッタを接続するとともに、ＰＮＰトランジスタのコレクタを発振器の時定数回路に接続し、ベースを入力電源に接続している。
【０００６】
しかしながら、この特許文献１に記載のものでは、昇圧チョッパコンバータと反転形チョッパコンバータとが独立して制御することができず、所定の出力電圧特性となり、汎用性の向上が図れない。
【０００７】
特許文献２に記載のものは、入力端子にそれぞれ接続するスイッチングトランジスタおよび出力端子間に平滑用コイルをそれぞれ接続するとともに、スイッチングトランジスタのデューティ比を制御するデューティ制御回路を出力端子にそれぞれ接続した高圧出力部および低圧出力部を備えたＤＣ−ＤＣコンバータである。このＤＣ−ＤＣコンバータの高圧出力端子にシリーズ式降圧型レギュレータの入力側を接続するとともに一端を接地し、このシリーズ式降圧型レギュレータの出力端子にダイオードのアノードを接続するとともにカソードを低圧出力端子に接続している。
【０００８】
しかしながら、この特許文献２に記載のものでは、得られる出力電圧が設定された高圧出力部および低圧出力部の設計状態に限られ、所定の出力電圧特性に限られて汎用性の向上が図れない。
【０００９】
【特許文献１】
特開平３−４５１６０号公報（第２頁左上欄−同右下欄、第１図）
【特許文献２】
特開平４−５７１４号公報（第５頁−第６頁、第３図）
【００１０】
【発明が解決しようとする課題】
上述したように、上記特許文献１および特許文献２に記載のものでは、得られる出力電圧値が限られ、汎用性の向上が図れない。
【００１１】
本発明は、このような点に鑑みて、広範囲に出力電圧の制御が可能なＤＣ−ＤＣコンバータを提供することを目的とする。
【００１２】
【課題を解決するための手段】
請求項１に記載の発明は、直流電源が印加される一対の入力端子間に、リアクトル、第１のダイオード、降圧用のスイッチング素子、および、第１のコンデンサが直列に接続され、前記第１のコンデンサの両端にこの第１のコンデンサに対して第１の負荷が並列に接続される一対の出力端子を設けた降圧チョッパ回路を有し、前記リアクトルおよび第１のダイオードの接続点と前記降圧用のスイッチング素子および第１のコンデンサの接続点との間に、第２のダイオードおよび第２のコンデンサの直列回路が接続され、これら第２のダイオードおよび第２のコンデンサの接続点に、前記出力端子の一方との間で前記第２のコンデンサに対して第２の負荷が並列でかつ前記第１の負荷に対して直列に接続される出力端子が設けられたことを特徴としたＤＣ−ＤＣコンバータである。
【００１３】
この発明では、直流電源が印加される一対の入力端子間に、リアクトル、第１のダイオード、降圧用のスイッチング素子、および、第１のコンデンサを直列に接続するとともに、第１のコンデンサの両端にこの第１のコンデンサに対して第１の負荷が並列に接続される一対の出力端子を設けた降圧チョッパ回路を構成する。この降圧チョッパ回路のリアクトルおよび第１のダイオードの接続点と、降圧用のスイッチング素子および第１のコンデンサの接続点との間に、第２のダイオードおよび第２のコンデンサの直列回路を接続するとともに、第２のダイオードおよび第２のコンデンサの接続点に、出力端子の一方との間で第２のコンデンサに対して並列でかつ第１の負荷に対して直列に第２の負荷が接続される出力端子を設ける。
【００１４】
そして、降圧用のスイッチング素子がオフの場合、入力端子間に接続される直流電源、リアクトル、第２のダイオード、および出力端子間に接続される第１の負荷および第２の負荷の直列回路と第１のコンデンサおよび第２のコンデンサの直列回路との並列回路で閉路が構成され、直流電源から第１の負荷および第２の負荷に電力が供給されるとともに、第１のコンデンサおよび第２のコンデンサに電流が流れて充電する。また、降圧用のスイッチング素子がオンの場合、直流電源、リアクトル、第１のダイオード、降圧用のスイッチング素子、第１の負荷と第１のコンデンサとの並列回路で閉路が構成され、第１の負荷に電力が供給されるとともに、第１のコンデンサに電流が流れて充電する。さらに、第２の負荷と第２のコンデンサとの閉路において、第２のコンデンサの電荷の放出により第２の負荷に電力が供給される。
【００１５】
このことにより、例えば２つの降圧チョッパ回路を直流電源が共通となるように設ける構成に比して、降圧用のスイッチング素子のオフ時における環流モードの経路が異なり、降圧用のスイッチング素子のオンオフのデューティ比を制御することで、第１の負荷および第２の負荷がそれぞれ接続される対をなす出力端子間にそれぞれ印加される出力電圧値が制御され、出力電圧が広範囲で制御されるとともに、回路構成が簡略化する。
【００１６】
請求項２に記載の発明は、請求項１に記載のＤＣ−ＤＣコンバータにおいて、前記第１のコンデンサおよび前記第２のコンデンサ間に、コンデンサが直列に接続されるとともに、このコンデンサに並列でかつ前記第１の負荷および前記第２の負荷間に直列に負荷が接続される出力端子が接続され、前記コンデンサおよび第２のコンデンサの接続点と、前記リアクトルおよび第１のダイオードの接続点との間に、第１のダイオードおよび前記降圧用のスイッチング素子の直列回路に並列に、ダイオードおよび第２の降圧用のスイッチング素子の直列回路が接続されたことを特徴とする。
【００１７】
この発明では、第１のコンデンサおよび第２のコンデンサ間にコンデンサを直列に接続するとともに、コンデンサに対して並列でかつ第１の負荷および第２の負荷間に直列に負荷が接続される出力端子を設ける。さらに、コンデンサおよび第２のコンデンサの接続点と、リアクトルおよび第１のダイオードの接続点との間に、第１のダイオードおよび降圧用のスイッチング素子の直列回路に並列に、ダイオードおよび第２の降圧用のスイッチング素子の直列回路を接続する。
【００１８】
そして、降圧用のスイッチング素子および第２の降圧用のスイッチング素子がオフの場合、直流電源と、リアクトルと、第２のダイオードとともに、第１の負荷、第２の負荷および負荷の直列回路と、第１のコンデンサ、第２のコンデンサおよびコンデンサの直列回路との並列回路とで閉路が構成され、直流電源から第１の負荷、第２の負荷および負荷に電力が供給されるとともに、第１のコンデンサ、第２のコンデンサおよびコンデンサに電流が流れて充填する。また、降圧用のスイッチング素子がオンで第２の降圧用のスイッチング素子がオフの場合、直流電源、リアクトル、第１のダイオード、降圧用のスイッチング素子、第１の負荷と第１のコンデンサとの並列回路で閉路が構成され、第１の負荷に電力が供給されるとともに、第１のコンデンサに電流が流れて充電する。また、第２の負荷と第２のコンデンサとの閉路において、第２のコンデンサの電荷の放出により第２の負荷に電力が供給される。さらに、負荷とコンデンサとの閉路において、コンデンサの電荷の放出により負荷に電力が供給される。また、降圧用のスイッチング素子がオフで第２の降圧用のスイッチング素子がオンの場合、直流電源と、リアクトルと、ダイオードと、第２の降圧用のスイッチング素子とともに、負荷および第１の負荷の直列回路とコンデンサおよび第１のコンデンサの直列回路との並列回路とで閉路が構成され、直流電源から負荷および第１の負荷に電力が供給されるとともに、コンデンサおよび第１のコンデンサに電流が流れて充填する。さらに、第２の負荷と第２のコンデンサとの閉路において、第２のコンデンサの電荷の放出により第２の負荷に電力が供給される。また、降圧用のスイッチング素子および第２の降圧用のスイッチング素子がオンの場合、第１の負荷、第２の負荷および負荷の抵抗や回路抵抗、ダイオードなどにより、上述したいずれかの動作となる。
【００１９】
このことにより、コンデンサ、ダイオードおよび第２の降圧用のスイッチング素子を組み込む簡単な構成で、３つ目の異なる出力電圧が得られ、より広範囲の出力電圧の制御が可能となる。
【００２０】
請求項３に記載の発明は、直流電源が印加される一対の入力端子間に、リアクトル、第１のダイオード、降圧用のスイッチング素子、および、第１のコンデンサが直列に接続され、前記第１のコンデンサの両端にこの第１のコンデンサに対して第１の負荷が並列に接続されて出力電圧が印加される一対の出力端子を設けた降圧チョッパ回路を有し、前記リアクトルおよび第１のダイオードの接続点と前記降圧用のスイッチング素子および第１のコンデンサの接続点との間に、ダイオード、第２の降圧用のスイッチング素子およびコンデンサの直列回路が接続され、前記第２の降圧用のスイッチング素子および前記コンデンサの接続点に、前記降圧用のスイッチング素子および前記第１のコンデンサの接続点に接続される一方の出力端子との間で前記第１の負荷に対して直列でかつ前記コンデンサに対して並列に負荷が接続される出力端子が設けられ、前記リアクトルおよび第１のダイオードの接続点と前記第２の降圧用のスイッチング素子および前記コンデンサの接続点との間に、第２のダイオードおよび第２のコンデンサの直列回路が接続され、これら第２のダイオードおよび第２のコンデンサの接続点に、前記第２の降圧用のスイッチング素子および前記コンデンサの接続点に接続された出力端子との間で前記第２のコンデンサに対して第２の負荷が並列でかつ前記第１の負荷および前記負荷に直列に接続される出力端子が設けられたことを特徴としたＤＣ−ＤＣコンバータである。
【００２１】
この発明では、直流電源が印加される一対の入力端子間に、リアクトル、第１のダイオード、降圧用のスイッチング素子、および、第１のコンデンサを直列に接続するとともに、第１のコンデンサの両端にこの第１のコンデンサに対して第１の負荷が並列に接続される一対の出力端子を設けた降圧チョッパ回路を構成する。この降圧チョッパ回路のリアクトルおよび第１のダイオードの接続点と、降圧用のスイッチング素子および第１のコンデンサの接続点との間に、ダイオード、第２の降圧用のスイッチング素子およびコンデンサの直列回路を接続するとともに、第２の降圧用のスイッチング素子およびコンデンサの接続点に、降圧用のスイッチング素子および第１のコンデンサの接続点に接続される一方の出力端子との間で第１の負荷に対して直列でかつコンデンサに対して並列に負荷が接続される出力端子を設ける。さらに、リアクトルおよび第１のダイオードの接続点と、第２の降圧用のスイッチング素子およびコンデンサの接続点との間に、第２のダイオードおよび第２のコンデンサの直列回路を接続するとともに、第２のダイオードおよび第２のコンデンサの接続点に、第２の降圧用のスイッチング素子およびコンデンサの接続点に接続された出力端子との間で第２のコンデンサに対して並列でかつ第１の負荷および負荷に直列に第２の負荷が接続される出力端子を設ける。
【００２２】
このことにより、請求項２に記載の動作と同様の動作が得られ、例えば３つの降圧チョッパ回路を直流電源が共通となるように設ける構成に比して、降圧用のスイッチング素子および第２の降圧用のスイッチング素子のオンオフにおける環流モードの経路が異なり、降圧用のスイッチング素子および第２の降圧用のスイッチング素子のオンオフのデューティ比を制御することで、第１の負荷、負荷および第２の負荷がそれぞれ接続される対をなす出力端子間にそれぞれ印加される出力電圧値が制御され、出力電圧が広範囲で制御されるとともに、回路構成が簡略化する。
【００２３】
請求項４に記載の発明は、請求項２または請求項３に記載のＤＣ−ＤＣコンバータにおいて、前記コンデンサ、前記ダイオードおよび前記第２の降圧用のスイッチング素子の回路が多段に設けられたことを特徴とする。
【００２４】
この発明では、コンデンサ、ダイオードおよび第２の降圧用のスイッチング素子の回路構成を多段に設ける。このことにより、複数の負荷が接続される対をなす出力端子が多段となり、複数の異なる出力電圧を制御できる構成が多段に設ける簡単な構成で容易に得られる。
【００２５】
請求項５に記載の発明は、請求項１ないし請求項４のいずれかに記載のＤＣ−ＤＣコンバータにおいて、前記リアクトルおよび前記第１のダイオードの接続点と、前記第１のコンデンサおよび前記一方の入力端子の接続点との間に、昇圧用のスイッチング素子が接続されたことを特徴とする。
【００２６】
この発明では、リアクトルおよび第１のダイオードの接続点と、第１のコンデンサおよび一方の入力端子であるリアクトルが接続される側と反対側の入力端子の接続点との間に、昇圧用のスイッチング素子を接続する。
【００２７】
そして、例えば請求項１に記載の第１の負荷および第２の負荷が接続される回路構成で昇圧用のスイッチング素子を設けた構成において、昇圧用のスイッチング素子がオンで降圧用のスイッチング素子がオフの場合、直流電源、リアクトル、昇圧用のスイッチング素子で閉路が構成され、直流電源からリアクトルに電流が流れ、電磁エネルギが蓄積される。さらに、第１のコンデンサおよび第１の負荷の閉路、および、第２のコンデンサおよび第２の負荷の閉路が構成され、それぞれ充電されている第１のコンデンサおよび第２のコンデンサからの電荷の放出により、第１の負荷および第２の負荷のそれぞれに電力が供給される。また、昇圧用のスイッチング素子がオフで降圧用のスイッチング素子がオンの場合、直流電源と、リアクトルと、第１のダイオードと、降圧用のスイッチング素子と、第１の負荷および第１のコンデンサの並列回路とで閉路が構成され、直流電源から第１の負荷に電力が供給されるとともに、第１のコンデンサに電流が流れて充電する。さらに、第２のコンデンサおよび第２の負荷で構成される閉路において、第２のコンデンサの電荷の放出により、第２の負荷に電力が供給される。また、昇圧用のスイッチング素子および降圧用のスイッチング素子がオフの場合、直流電源と、リアクトルと、第２のダイオードとともに、第１の負荷および第２の負荷の直列回路と第１のコンデンサおよび第２のコンデンサの直列回路との並列回路とで閉路が構成され、直流電源から第１の負荷および第２の負荷に電力が供給されるとともに、第１のコンデンサおよび第２のコンデンサに電流が流れて充電する。
【００２８】
このことにより、昇圧用のスイッチング素子および降圧用のスイッチング素子のオンオフのデューティ比をそれぞれ制御することで、第１の負荷および第２の負荷がそれぞれ接続される対をなす出力端子間にそれぞれ印加される出力電圧値が制御され、出力電圧がより広範囲で制御される。
【００２９】
請求項６に記載の発明は、請求項１ないし請求項５のいずれかに記載のＤＣ−ＤＣコンバータと、前記スイッチング素子のデューティ比を制御する制御回路と、を具備したことを特徴としたスイッチングレギュレータである。
【００３０】
この発明では、出力電圧が簡単な構成で広範囲に制御可能な請求項１ないし請求項５のいずれかに記載のＤＣ−ＤＣコンバータを用い、スイッチング素子のデューティ比を制御回路にて制御する。このことにより、広範囲の出力電圧で電力を供給可能な構成が容易に得られる。
【００３１】
請求項７に記載の発明は、請求項２ないし請求項５のいずれかに記載のＤＣ−ＤＣコンバータと、前記スイッチング素子の各デューティ比をそれぞれ独立して制御する制御回路と、を具備したことを特徴としたスイッチングレギュレータである。
【００３２】
この発明では、出力電圧が簡単な構成で広範囲に制御可能な請求項２ないし請求項５のいずれかに記載のＤＣ−ＤＣコンバータを用い、各スイッチング素子の各デューティ比をそれぞれ独立して制御回路にて制御する。このことにより、より広範囲の出力電圧で電力を供給可能な構成が容易に得られる。
【００３３】
【発明の実施の形態】
以下、本発明の一実施の形態におけるスイッチングレギュレータにおける一実施の形態を図面に基づいて説明する。図１は、本実施の形態におけるスイッチングレギュレータの概略構成を示す回路図である。図２は、デューティ制御部の制御状況を示すタイミングチャートで、（Ａ）は昇圧用トランジスタＳ０のゲート電圧を印加する状態のゲート信号の波形図、（Ｂ）は降圧用トランジスタＳ１のゲート電圧を印加する状態のゲート信号の波形図である。図３は、出力電圧とデューティ比との関係を示すグラフである。
【００３４】
〔スイッチングレギュレータの構成〕
図１において、１００はＤＣ−ＤＣコンバータで、このＤＣ−ＤＣコンバータ１００には、直流電圧が印加される一対の入力端子Ａ１，Ａ２が設けられている。そして、一対の入力端子Ａ１，Ａ２間には、リアクトルＬと昇圧用のスイッチング素子としての昇圧用トランジスタＱ０との直列回路が接続、すなわちリアクトルＬ、昇圧用トランジスタＳ０のコレクタ、昇圧用トランジスタＳ０のエミッタが直列に接続されている。なお、昇圧用のスイッチング素子としては、トランジスタに限らず、いずれの構成が利用できる。
【００３５】
また、リアクトルＬおよび昇圧用トランジスタＳ０のコレクタの接続点と、昇圧用トランジスタＳ０のエミッタおよび入力端子Ａ２の接続点との間には、第２のダイオードであるダイオードＤ２と、第１のコンデンサであるコンデンサＣ１および第２のコンデンサであるコンデンサＣ２の直列回路とが直列に接続されている。さらに、コンデンサＣ１およびコンデンサＣ２の直列回路には、負荷Ｒ１および負荷Ｒ２の直列回路が並列でかつコンデンサＣ１およびコンデンサＣ２の接続点と負荷Ｒ１および負荷Ｒ２の接続点が接続する状態に、所定の出力電圧Ｖ１および出力電圧Ｖ２が印加される出力端子Ｂ１，Ｂ２，Ｂ３が接続されている。そして、ＤＣ−ＤＣコンバータ１００は、リアクトルＬ、昇圧用トランジスタＳ０、ダイオードＤ２、コンデンサＣ１，Ｃ２、負荷Ｒ１，Ｒ２により、昇圧チョッパ回路を構成する。
【００３６】
さらに、ＤＣ−ＤＣコンバータ１００には、リアクトルＬおよび昇圧用トランジスタＳ０のコレクタの接続点と、コンデンサＣ１およびコンデンサＣ２の接続点との間に、ダイオードＤ１および降圧用のスイッチング素子としての降圧用トランジスタＳ１の直列回路が接続、すなわち、ダイオードＤ１、降圧用トランジスタＳ１のコレクタおよび降圧用トランジスタＳ１のエミッタが接続されている。そして、ＤＣ−ＤＣコンバータ１００は、リアクトルＬ、ダイオードＤ１、コンデンサＣ１、負荷Ｒ１により、降圧チョッパ回路を構成する。なお、降圧用のスイッチング素子としては、トランジスタに限らず、いずれの構成が利用できる。
【００３７】
一方、上記回路構成のＤＣ−ＤＣコンバータ１００における昇圧用トランジスタＳ０および降圧用トランジスタＳ１のベースには、図示しないデューティ比制御回路がそれぞれ接続されている。このデューティ比制御回路は、デューティ比を制御して出力電圧Ｖ１，Ｖ２を制御、すなわち昇圧用トランジスタＳ０および降圧用トランジスタＳ１のオンオフをそれぞれ独立に制御し、出力端子Ｂ１，Ｂ２間および出力端子Ｂ２，Ｂ３間にそれぞれ印加する出力電圧Ｖ１，Ｖ２を制御する。具体的には、デューティ比制御回路は、例えば図２のタイミングチャートに示すように、昇圧用トランジスタＳ０および降圧用トランジスタＳ１のベースに所定のタイミングでベース電圧を印加するゲート信号により、図３に示すように出力電圧Ｖ１，Ｖ２を制御している。
【００３８】
すなわち、昇圧用トランジスタＳ０が全期間でオンしない際に降圧用トランジスタＳ１のデューティ比を変化させた場合、出力電圧Ｖ１，Ｖ２の特性は、降圧用トランジスタＳ１のデューティ比ｄ１を用いて以下の数１に示す式で表され、図３に示すようになる。
【００３９】
【数１】
Ｖ１＝Ｅ／（１＋（１−ｄ１）２）
Ｖ２＝（１−ｄ１）Ｅ／（１＋（１−ｄ１）２）
Ｖ１：負荷Ｒ１に印加される出力電圧
Ｖ２：負荷Ｒ２に印加される出力電圧
Ｅ：直流電源電圧
ｄ１：降圧用トランジスタＳ１のデューティ比
【００４０】
そして、この数１において、昇圧用トランジスタＳ０が動作する場合には、デューティ比ｄ０，ｄ１を用いて以下の数２に示す式で表される。
【００４１】
【数２】
Ｖ１＝（１−ｄ０）Ｅ／（（１−ｄ０）２）＋（（１−ｄ０−ｄ１）２）
Ｖ２＝（１−ｄ０−ｄ１）Ｅ／（（１−ｄ０）２＋（１−ｄ０−ｄ１）２）
ｄ０：昇圧用トランジスタＳ０のデューティ比
【００４２】
ここで、このＤＣ−ＤＣコンバータ１００において、入力電流はリアクトルＬの作用で一定の電流Ｉとなり、出力負荷抵抗は負荷Ｒ１，Ｒ２の両者間で等しい値とする。このことにより、入力電力は前期間一定のＥＩとなる。この入力電力ＥＩが、出力電圧Ｖ１，Ｖ２に対してＶ１ｄ１Ｉと（Ｖ１＋Ｖ２）（Ｉ−ｄ０−ｄ１）Ｉとして振り分けられる。すなわち、以下の数３に示す関係式となる。
【００４３】
【数３】
Ｅ＝Ｖ１＋ｄ１＋（Ｖ１＋Ｖ２）（Ｉ−ｄ０−ｄ１）
【００４４】
この数３の式から出力電圧Ｖ１，Ｖ２で消費する電力はそれぞれ図４に示す式で表される。
【００４５】
【数４】
Ｖ１ ２／Ｒ＝Ｖ１ｄ１Ｉ＋Ｖ１ （Ｉ−ｄ０−ｄ１）Ｉ
Ｖ２ ２／Ｒ＝Ｖ２ （Ｉ−ｄ０−ｄ１）Ｉ
【００４６】
これら数３および数４に示す関係式の連立方程式を演算することで、数１および数２の関係式が求められる。このように、デューティ比ｄ０＝０としてデューティ比ｄ１を０から１まで変えることで、２つの出力電圧Ｖ１，Ｖ２はデューティ比ｄ１＝０の時の直流電源Ｅの半分の電圧から広範囲に変化されることとなる。
【００４７】
また、出力電圧Ｖ１，Ｖ２を調整する目的で全体的に昇圧させる場合には、昇圧動作をする昇圧用トランジスタＳ０がある期間だけオン状態になった後に降圧用トランジスタＳ１をオンオフさせることで、出力電圧Ｖ１，Ｖ２が広範囲に変化することとなる。なお、昇圧させる必要がない場合には、トランジスタＳ０は開放にしておけばよい。図３に示すように、昇圧動作をさせる場合、全体的に２つの和の出力電圧Ｖ１，Ｖ２が合わせて昇圧される。この図３では、昇圧用トランジスタＳ０のデューティ比ｄ０が０．２５の場合を重ねている例示を示す。なお、この図３において、デューティ比ｄ１が大きいところで出力電圧Ｖ２が０となるのは、図２に示すように、ｄ０＋ｄ１＝１となり、出力電圧Ｖ２に通電しないためである。
【００４８】
このように、デューティ比制御回路は、昇圧用トランジスタＳ０および降圧用トランジスタＳ１のデューティ比を制御することで出力電圧Ｖ１，Ｖ２を広範囲で適宜変化させる。なお、図２において、昇圧用トランジスタＳ０のゲートにゲート電圧を印加した後に降圧用トランジスタＳ１のゲートにゲート電圧を印加して説明したが、ゲート電圧を印加する順番は、逆に入れ替えた場合も同じ特性となる。また、ゲート電圧を印加するタイミングは、デューティ比ｄ０の期間Ｉとデューティ比ｄ１の期間ＩＩは、１周期の期間中で互いに重なり合わなければ、いずれの時期に設定でき、その特性も変化しない。そして、このデューティ比制御回路と、上記回路構成のＤＣ−ＤＣコンバータ１００とにより、本発明のスイッチングレギュレータが構成される。
【００４９】
〔スイッチングレギュレータの動作〕
次に、図２のタイミングチャートに示すタイミングで、ゲート電圧を印加した場合のスイッチングレギュレータの動作を図面を参照して説明する。なお、回路構成として、昇圧用トランジスタの電圧をｖＳ０、降圧用トランジスタの電圧をｖＳ１、ダイオードＤ２の電圧をｖｄ２、リアクトルＬの電圧をｖＬ、直流電源Ｅの電圧を１００Ｖ、リアクトルＬのインダクタンスを２ｍＨ、コンデンサＣ１，Ｃ２の静電容量を３０００μＦ、負荷Ｒ１，Ｒ２の抵抗を１０Ω、昇圧期間を１／４周期、デューティ比ｄ１を０．５として説明する。また、昇圧用トランジスタＳ０、降圧用トランジスタＳ１、および、ダイオードＤ１，Ｄ２の順方向の電圧降下はゼロとする。図４は、昇圧用トランジスタにゲート電圧を印加した時の電流が流れる状態を示す説明図である（期間Ｉ）。図５は、降圧用トランジスタにゲート電圧を印加した時の電流が流れる状態を示す説明図である（期間ＩＩ）。図６は、ゲート電圧を印加しない時の電流が流れる状態を示す説明図である（期間ＩＩＩ）。図７は、動作波形を示す波形図で、（Ａ）は昇圧用トランジスタＳ０のゲート電圧を印加する状態のゲート信号の波形図、（Ｂ）は降圧用トランジスタＳ１のゲート電圧を印加する状態のゲート信号の波形図、（Ｃ）は昇圧用トランジスタＳ０の電圧波形図、（Ｄ）は降圧用トランジスタＳ１の電圧波形図、（Ｅ）はダイオードＤ２の電圧波形図、（Ｆ）はリアクトルＬの電圧波形図である。
【００５０】
（期間Ｉ）
デューティ比制御回路の制御により昇圧用トランジスタＳ０のゲートにゲート電圧が印加されてターンオンすると、図４に示すように、入力端子Ａ１，Ａ２間に接続された直流電源Ｅ、リアクトルＬ、昇圧用トランジスタＳ０のコレクタおよび昇圧用トランジスタＳ０のエミッタで閉路が構成される。そして、図４に示すように、直流電源ＥからリアクトルＬに電流が流れ、電磁エネルギが蓄積させる。また、昇圧用トランジスタＳ０のターンオンにより、コンデンサＣ１および負荷Ｒ１の閉路と、コンデンサＣ２および負荷Ｒ２の閉路とがそれぞれ構成される。そして、直流電源Ｅと負荷Ｒ１，Ｒ２が切り離されるが、前動作で充電されたコンデンサＣ１，Ｃ２から電荷の放出により負荷Ｒ１，Ｒ２に電力が供給される。
【００５１】
この期間Ｉでは、昇圧用トランジスタＳ０がターンオンして降圧用トランジスタＳ１はターンオフしている。このことにより、昇圧用トランジスタＳ０は、図７（Ｃ）に示すように、通電のために電圧ｖＳ０がゼロとなる。また、降圧用トランジスタＳ１には、図７（Ｄ）に示すように、電圧ｖＳ１として逆方向に負荷電圧Ｖ１が印加される。さらに、ダイオードＤ２には、図７（Ｅ）に示すように、電圧ｖｄ２として逆方向に負荷電圧の和（Ｖ１＋Ｖ２）が印加される。また、直流電源Ｅと閉回路となるリアクトルＬには、図７（Ｆ）に示すように、電圧ｖＬとして直流電源Ｅの電圧がそのまま印加されて電磁エネルギが注入される。
【００５２】
このように、期間Ｉでは、図４に示すように電流が流れ、図７の動作波形で示す状態に電圧が印加され、負荷Ｒ１，Ｒ２に出力電圧Ｖ１，Ｖ２が印加される。そして、昇圧用トランジスタＳ０がターンオフすることで、この期間Ｉが終了する。
【００５３】
（期間ＩＩ）
デューティ比制御回路の制御により昇圧用トランジスタＳ０のゲートに印加するゲート電圧を開放してターンオフし、降圧用トランジスタＳ１のゲートにゲート電圧を印加してターンオンすると、図５に示すように、直流電源Ｅ、リアクトルＬ、ダイオードＤ１、降圧用トランジスタＳ１のコレクタ、降圧用トランジスタＳ１のエミッタ、および負荷Ｒ１とコンデンサＣ１との並列回路で閉路が構成される。そして、直流電源Ｅから負荷Ｒ１に電力が供給されるとともに、コンデンサＣ１に電流が流れて充填する。また、昇圧用トランジスタＳ０がターンオフして降圧用トランジスタＳ１がターンオンすることにより、コンデンサＣ２および負荷Ｒ２の閉路が構成される。そして、コンデンサＣ２の電荷の放出により、負荷Ｒ２に電力が供給される。
【００５４】
この期間ＩＩでは、昇圧用トランジスタＳ０がターンオフして降圧用トランジスタＳ１がターンオンする。このことにより、降圧用トランジスタＳ１は、図７（Ｄ）に示すように、通電のために電圧ｖＳ１がゼロとなる。そして、昇圧用トランジスタＳ０には、図７（Ｃ）に示すように、通電している降圧用トランジスタＳ１を通して、電圧ｖＳ０として電圧Ｖ１が順方向で印加される。また、ダイオードＤ２には、図７（Ｅ）に示すように、電圧ｖｄ２として逆方向に負荷電圧Ｖ２が印加される。さらに、リアクトルＬには、図７（Ｆ）に示すように、電圧ｖＬとして直流電源Ｅと負荷電圧Ｖ１との差電圧（Ｅ−Ｖ１）が順方向に印加される。ここで、本実施の形態における回路定数では、直流電源Ｅの電圧と負荷電圧Ｖ１とがほぼ等しくなり、差電圧（Ｅ−Ｖ１）はほぼゼロとなる。
【００５５】
このように、期間ＩＩでは、図５に示すように電流が流れ、図７の動作波形で示す状態に電圧が印加され、負荷Ｒ１，Ｒ２に出力電圧Ｖ１，Ｖ２が印加される。そして、昇圧用トランジスタＳ０がターンオフした状態で降圧用トランジスタＳ１がターンオフすることで、この期間ＩＩが終了する。
【００５６】
（期間ＩＩＩ）
デューティ比制御回路の制御により期間ＩＩでの降圧用トランジスタＳ１へのゲート電圧の印加を開放してターンオフすると、図６に示すように、直流電源Ｅ、リアクトルＬ、ダイオードＤ２、および、負荷Ｒ１，Ｒ２の直列回路とコンデンサＣ１，Ｃ２の直列回路との並列回路の閉路が構成される。そして、直流電源Ｅから負荷Ｒ１，Ｒ２に電力が供給されるとともに、コンデンサＣ１，Ｃ２に電流が流れて充填する。この期間ＩＩＩでは、図６に示すように電流が流れ、負荷Ｒ１，Ｒ２に出力電圧Ｖ１，Ｖ２が印加される。
【００５７】
この期間ＩＩＩでは、昇圧用トランジスタＳ０および降圧用トランジスタＳ１は共にターンオフしている。このことにより、通電しているダイオードＤ２は、図７（Ｅ）に示すように、電圧ｖｄ２がゼロとなる。そして、昇圧用トランジスタＳ０には、図７（Ｃ）に示すように、通電するダイオードＤ２を通して電圧ｖＳ０として負荷電圧の和（Ｖ１＋Ｖ２）が順方向で印加される。さらに、降圧用トランジスタＳ１には、図７（Ｄ）に示すように、電圧ｖＳ１として負荷電圧Ｖ２が順方向で印加される。また、リアクトルＬには、図７（Ｆ）に示すように、電圧ｖＬとして負荷Ｒ１，Ｒ２と直流電源Ｅとの差電圧（Ｖ１＋Ｖ２−Ｅ）が逆方向に印加される。
【００５８】
このように、期間ＩＩＩでは、図６に示すように電流が流れ、図７の動作波形で示す状態に電圧が印加され、負荷Ｒ１，Ｒ２に出力電圧Ｖ１，Ｖ２が印加される。そして、次の周期の期間Ｉである昇圧用トランジスタＳ０のターンオンするまでが期間ＩＩＩとなる。
【００５９】
（出力電圧特性）
次に、出力電圧の特性について図面を参照して詳細に説明する。なお、回路構成として、直流電源Ｅ、ダイオードＤ１，Ｄ２の各回路における回路抵抗を０．５Ω、負荷Ｒ１，Ｒ２の抵抗を１０Ω、直流電源Ｅの電圧を１００Ｖ、スイッチング周波数（ｆ）を１０ｋＨｚとして、出力電圧の特性を例示して説明する。図８は、降圧時における出力電圧特性を示すグラフで、（Ａ）は出力電圧Ｖ１とデューティ比ｄ１との関係を示すグラフ、（Ｂ）は出力電圧Ｖ２とデューティ比ｄ１との関係を示すグラフである。図９は、昇圧時における出力電圧特性を示すグラフで、（Ａ）は出力電圧Ｖ１とデューティ比ｄ０との関係を示すグラフ、（Ｂ）は出力電圧Ｖ２とデューティ比ｄ０との関係を示すグラフである。なお、図８および図９は、回路損失を考慮して演算された結果であり、損失を考慮しないで演算した結果と多少の誤差はある。
【００６０】
昇圧用トランジスタＳ０のデューティ比ｄ０を０．１〜０．３に設定し、降圧用トランジスタＳ１のデューティ比ｄ１を０〜１まで変化させた場合についての出力電圧Ｖ１，Ｖ２の特性は、図７に示すようになる。すなわち、図８（Ａ）に示すように、降圧用トランジスタＳ１のデューティ比ｄ１の値が大きくなるにしたがって、通常の降圧チョッパと同様に出力電圧Ｖ１も上昇する。さらに、所定の値に固定して設定する昇圧用トランジスタＳ０のデューティ比ｄ０の値が大きくなるにしたがって、出力電圧Ｖ１も高くなる。一方、図８（Ｂ）に示すように、デューティ比ｄ１の値が多くなるにしたがって、出力電圧Ｖ２も次第にゼロとなる。すなわち、期間ＩＩＩとなる直流電源ＥからダイオードＤ２を介してコンデンサＣ２への導通期間が短くなって最終的には出力電圧Ｖ２は０となるためである。
【００６１】
また、降圧用トランジスタＳ１のデューティ比を０．１〜０．３に設定し、昇圧用トランジスタＳ０のデューティ比ｄ０を０〜１まで変化させた場合についての出力電圧Ｖ１，Ｖ２の特性は、図９に示すようになる。すなわち、図９（Ａ）に示すように、昇圧用トランジスタＳ０のデューティ比ｄ０の値が大きくなるにしたがって、通常の使用圧チョッパと同様に出力電圧Ｖ１も上昇する。さらに、所定の値に固定して設定する降圧用トランジスタＳ１のデューティ比ｄ１の値が大きくなるにしたがって、出力電圧Ｖ１も若干高くなる。一方、図９（Ｂ）に示すように、デューティ比ｄ０の値が増大するにしたがって、出力電圧Ｖ２は次第に増大して所定の最大値を経てｄ０＋ｄ１＝１でゼロとなる。すなわち、（ｄ０＋ｄ１）の値が１に近づくにしたがって、期間ＩＩＩとなる直流電源ＥからダイオードＤ２を介してコンデンサＣ２への導通期間が次第に短くなって最終的には出力電圧Ｖ２は０となるためである。
【００６２】
そして、出力電圧Ｖ１，Ｖ２の最大値は、上述した数２の式から略求められる。すなわち、図９（Ａ）における一定のデューティ比ｄ１に対する出力電圧Ｖ１の最大値Ｖ１ｍａｘは、ｄ０＋ｄ１＝１から以下の数５に示すように得られる。
【００６３】
【数５】
Ｖ１ｍａｘ＝Ｅ／ｄ１＝Ｅ／（１−ｄ０）
【００６４】
一方、図９（Ｂ）における一定のデューティ比ｄ１に対する出力電圧Ｖ２の最大値Ｖ２ｍａｘは、ｄＶ２／ｄｄ１＝０から以下の数６に示すように得られる。すなわち、ｄＶ２／ｄｄ１＝０を数２に適用すると、ｄ０＝１−ｄ１−ｄ１／２１／２となり、このときが出力電圧Ｖ２が最大値となる。この式を数２に代入すればよい。
【００６５】
【数６】
Ｖ２ｍａｘ＝Ｅ／（２（１＋２１／２）ｄ１）
【００６６】
この数６に示すように、デューティ比ｄ１から最大値の出力電圧Ｖ２ｍａｘを求めることができる。
【００６７】
〔スイッチングレギュレータの効果〕
上述したように、上記実施の形態では、直流電源Ｅが印加される一対の入力端子Ａ１，Ａ２間に、リアクトルＬ、第１のダイオードＤ１、降圧用トランジスタＳ１、および、コンデンサＣ１を直列に接続するとともに、コンデンサＣ１の両端にコンデンサＣ１に対して負荷Ｒ１が並列に接続される一対の出力端子Ｂ１，Ｂ２を設けた降圧チョッパ回路を構成する。この降圧チョッパ回路のリアクトルＬおよびダイオードＤ１の接続点と、降圧用トランジスタＳ１およびコンデンサＣ１の接続点との間に、ダイオードＤ２およびコンデンサＣ２の直列回路を接続するとともに、ダイオードＤ２およびコンデンサＣ２の接続点に、一方の出力端子Ｂ２との間でコンデンサＣ２に対して並列でかつ負荷Ｒ１に対して直列に負荷Ｒ２が接続される出力端子Ｂ３を設ける。さらに、リアクトルＬおよび降圧用トランジスタＳ１の接続点と、コンデンサＣ１およびリアクトルＬが接続される側と反対側の一方の入力端子Ａ２の接続点との間に、昇圧用トランジスタＳ０を接続する。
【００６８】
この回路構成において、昇圧用トランジスタＳ０がオンで降圧用トランジスタＳ１がオフの期間Ｉの場合、直流電源Ｅ、リアクトルＬ、昇圧用トランジスタＳ０で閉路が構成され、直流電源ＥからリアクトルＬに電流が流れ、電磁エネルギが蓄積される。さらに、コンデンサＣ１および負荷Ｒ１の閉路、および、コンデンサＣ２および負荷Ｒ２の閉路がそれぞれ構成され、それぞれ充電されているコンデンサＣ１，Ｃ２からの電荷の放出により、負荷Ｒ１，Ｒ２のそれぞれに電力が供給される。また、昇圧用トランジスタＳ０がオフで降圧用トランジスタＳ１がオンの期間ＩＩの場合、直流電源Ｅと、リアクトルＬと、ダイオードＤ１と、降圧用トランジスタＳ１と、負荷Ｒ１およびコンデンサＣ１の並列回路とで閉路が構成され、直流電源Ｅから負荷Ｒ１に電力が供給されるとともに、コンデンサＣ１に電流が流れて充電する。さらに、コンデンサＣ２および負荷Ｒ２で構成される閉路において、コンデンサＣ２の電荷の放出により、負荷Ｒ２に電力が供給される。また、昇圧用トランジスタＳ０および降圧用トランジスタＳ１がオフの期間ＩＩＩの場合、直流電源Ｅと、リアクトルＬと、ダイオードＤ２とともに、負荷Ｒ１，Ｒ２の直列回路とコンデンサＣ１，Ｃ２の直列回路との並列回路とで閉路が構成され、直流電源Ｅから負荷Ｒ１，Ｒ２に電力が供給されるとともに、コンデンサＣ１，Ｃ２に電流が流れて充電する。
【００６９】
このため、例えば２つの降圧チョッパ回路を直流電源Ｅが共通となるように設ける構成に比して、降圧用トランジスタＳ１のオフ時における環流モードの経路が異なり、降圧用トランジスタＳ１のオンオフのデューティ比を制御することで、負荷Ｒ１，Ｒ２がそれぞれ接続される対をなす出力端子Ｂ１，Ｂ２間および出力端子Ｂ２，Ｂ３間にそれぞれ印加される出力電圧値が制御され、出力電圧を広範囲で制御できる。そして、この制御は、昇圧用トランジスタＳ０のオンオフのデューティ比と合わせてそれぞれ独立して制御しているので、出力電圧をより広範囲で制御できる。また、２つの降圧チョッパ回路を設ける構成に比して、回路構成も簡略化でき、製造性の向上、小型化、装置コストの低減などが容易に得られる。
【００７０】
〔他の実施の形態〕
なお、本発明のＤＣ−ＤＣコンバータは、上記各実施の形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【００７１】
例えば、図１０に示すように、昇圧用トランジスタＳ０を設けない構成として、異なる出力電圧を得る構成としてもよい。なお、図１０に示す実施の形態において、上記図１ないし図９に示す実施の形態と同一の構成については同一の符号を付す。
【００７２】
すなわち、図１０に示す回路構成のＤＣ−ＤＣコンバータ２００は、降圧用トランジスタＳ１のデューティ比を適宜制御することにより、負荷Ｒ１，Ｒ２に印加する出力電圧を制御する。具体的には、降圧用トランジスタＳ１がオフの場合、入力端子Ａ１，Ａ２間に接続される直流電源Ｅと、リアクトルＬと、ダイオードＤ２とともに、負荷Ｒ１，Ｒ２の直列回路とコンデンサＣ１，Ｃ２の直列回路との並列回路とで閉路が構成され、直流電源Ｅから負荷Ｒ１，Ｒ２に電力が供給されるとともに、コンデンサＣ１，Ｃ２に電流が流れて充電する。また、降圧用トランジスタＳ１がオンの場合、直流電源Ｅと、リアクトルＬと、ダイオードＤ１と、降圧用トランジスタＳ１と、負荷Ｒ１およびコンデンサＣの並列回路とで閉路が構成され、負荷Ｒ１に電力が供給されるとともに、コンデンサＣ１に電流が流れて充電する。さらに、負荷Ｒ２とコンデンサＣ２との閉路において、コンデンサＣ２の電荷の放出により負荷Ｒ２に電力が供給される。
【００７３】
このため、図１０の回路構成で示す他の実施の形態のＤＣ−ＤＣコンバータ２００では、例えば２つの降圧チョッパ回路を直流電源Ｅが共通となるように設ける構成に比して、降圧用トランジスタＳ１のオフ時における環流モードの経路が異なり、上述したように、降圧用トランジスタＳ１のオンオフのデューティ比を制御することで、負荷Ｒ１，Ｒ２がそれぞれ接続される対をなす出力端子Ｂ１，Ｂ２間および出力端子Ｂ２，Ｂ３間にそれぞれ印加される出力電圧値が制御され、出力電圧を広範囲で制御できるとともに、回路構成を簡略化できる。
【００７４】
また、上記図１ないし図９に示す実施の形態において、図１の回路構成の各素子の極性を変えて、例えば図１１に示すＤＣ−ＤＣコンバータ３００のように変形してもよい。すなわち、この図１１に示す実施の形態では、負荷Ｒ１，Ｒ２の分割される出力電圧Ｖ１，Ｖ２が図１の回路構成と比べて逆になる。このような構成では、昇圧用トランジスタＳ０１と降圧用トランジスタＳ１１の負側端子を共通にできる。
【００７５】
さらに、上記図１ないし図９に示す実施の形態において、出力電圧が印加される負荷を例えば図１２に示すＤＣ−ＤＣコンバータ４００のように複数段（ｎ段）に分割した回路構成としてもよい。すなわち、図１の回路構成に示すＤＣ−ＤＣコンバータ１００のコンデンサＣ１，Ｃ２間にコンデンサを直列に接続するとともに、コンデンサに対して並列でかつ負荷Ｒ１，Ｒ２間に直列に負荷が接続される出力端子を設ける。さらに、コンデンサおよびコンデンサＣ２の接続点と、リアクトルＬおよびダイオードＤ１の接続点との間に、ダイオードＤ１および降圧用トランジスタＳ１の直列回路に並列に、ダイオードおよび第２の降圧用トランジスタの直列回路を接続する。そして、これらコンデンサ、ダイオードおよび第２の降圧用トランジスタを、図１２に示すように複数段設ける。そして、この図１２に示す多段チョッパの回路構成では、それぞれの出力電圧は、上述した式を用いて以下の数７に示す式にて求められる。この数７は、ｎ段チョッパで図１２中の下からｍ段目の負荷Ｒｍにおける出力電圧Ｖｍである。
【００７６】
【数７】
Ｖｍ＝（１−ｄ０−ｄ１…−ｄｍ−１）Ｅ／（（１−ｄ０）２＋（１−ｄ０−ｄ１）２＋…＋（１−ｄ０−ｄ１…−ｄｎ−１）２）
【００７７】
なお、この図１２に示す回路構成では、共通端子を必要としないような用途に利用することが好ましい。
【００７８】
また、図１ないし図９に示す実施の形態において、回路構成の電圧値や抵抗値、静電容量などは、上述した構成に限らず、適宜用途に対応して設定できる。
【００７９】
さらに、スイッチング素子としては、上述したように、トランジスタに限らず、サイリスタなどの他のいずれのスイッチング素子を用いてもよい。
【００８０】
その他、本発明の実施の際の具体的な構造および手順などは、本発明の目的を達成できる範囲で他の構成に変更するなどしてもよい。
【００８１】
【発明の効果】
本発明によれば、スイッチング素子のオンオフのデューティ比を適宜制御することで、出力電圧を広範囲で制御できる。
【図面の簡単な説明】
【図１】本発明のスイッチングレギュレータにおける一実施の形態の概略構成を示す回路図である。
【図２】前記第１の実施の形態におけるデューティ制御部の制御状況を示すタイミングチャートである。
（Ａ）：昇圧用トランジスタＳ０のゲート電圧を印加する状態のゲート信号の波形図
（Ｂ）：降圧用トランジスタＳ１のゲート電圧を印加する状態のゲート信号の波形図
【図３】前記第１の実施の形態における出力電圧とデューティ比との関係を示すグラフである。
【図４】前記第１の実施の形態における昇圧用トランジスタにゲート電圧を印加した時の電流が流れる状態を示す説明図である（期間Ｉ）。
【図５】前記第１の実施の形態における降圧用トランジスタにゲート電圧を印加した時の電流が流れる状態を示す説明図である（期間ＩＩ）。
【図６】前記第１の実施の形態におけるゲート電圧を印加しない時の電流が流れる状態を示す説明図である（期間ＩＩＩ）。
【図７】前記第１の実施の形態における動作波形を示す波形図である。
（Ａ）：昇圧用トランジスタＳ０のゲート電圧を印加する状態のゲート信号の波形図
（Ｂ）：降圧用トランジスタＳ１のゲート電圧を印加する状態のゲート信号の波形図
（Ｃ）：昇圧用トランジスタＳ０の電圧波形図
（Ｄ）：降圧用トランジスタＳ１の電圧波形図
（Ｅ）：ダイオードＤ２の電圧波形図
（Ｆ）：リアクトルＬの電圧波形図
【図８】前記第１の実施の形態における降圧時における出力電圧特性を示すグラフである。
（Ａ）：出力電圧Ｖ１とデューティ比ｄ１との関係を示すグラフ
（Ｂ）：出力電圧Ｖ２とデューティ比ｄ１との関係を示すグラフ
【図９】前記第１の実施の形態における昇圧時における出力電圧特性を示すグラフである。
（Ａ）：出力電圧Ｖ１とデューティ比ｄ０との関係を示すグラフ
（Ｂ）：出力電圧Ｖ２とデューティ比ｄ０との関係を示すグラフ
【図１０】本発明のスイッチングレギュレータの他の実施の形態の概略構成を示す回路図である。
【図１１】本発明のスイッチングレギュレータのさらに他の実施の形態の概略構成を示す回路図である。
【図１２】本発明のスイッチングレギュレータのさらに他の実施の形態の概略構成を示す回路図である。
【符号の説明】
１００，２００，３００，４００ ＤＣ−ＤＣコンバータ
Ａ１，Ａ２ 入力端子
Ｂ１，Ｂ２，Ｂ３，Ｂｎ−１，Ｂｎ 出力端子
Ｃ１ 第１のコンデンサであるコンデンサ
Ｃ２，Ｃｎ 第２のコンデンサであるコンデンサ
Ｄ１ 第１のダイオードであるダイオード
Ｄ２，Ｄｎ 第２のダイオードであるダイオード
Ｅ 直流電源
Ｌ リアクトル
Ｓ０，Ｓ０１ 昇圧用のスイッチング素子である昇圧用トランジスタ
Ｓ１，Ｓ１１ 降圧用のスイッチング素子である降圧用トランジスタ
Ｓ２，Ｓｎ−１ 第２の降圧用のスイッチング素子である降圧用トランジスタ
Ｒ１ 第１の負荷である負荷
Ｒ２，Ｒｎ 第２の負荷である負荷
Claims (7)
- 直流電源が印加される一対の入力端子間に、リアクトル、第１のダイオード、降圧用のスイッチング素子、および、第１のコンデンサが直列に接続され、前記第１のコンデンサの両端にこの第１のコンデンサに対して第１の負荷が並列に接続される一対の出力端子を設けた降圧チョッパ回路を有し、
前記リアクトルおよび第１のダイオードの接続点と前記降圧用のスイッチング素子および第１のコンデンサの接続点との間に、第２のダイオードおよび第２のコンデンサの直列回路が接続され、
これら第２のダイオードおよび第２のコンデンサの接続点に、前記出力端子の一方との間で前記第２のコンデンサに対して第２の負荷が並列でかつ前記第１の負荷に対して直列に接続される出力端子が設けられた
ことを特徴としたＤＣ−ＤＣコンバータ。 - 請求項１に記載のＤＣ−ＤＣコンバータにおいて、
前記第１のコンデンサおよび前記第２のコンデンサ間に、コンデンサが直列に接続されるとともに、このコンデンサに並列でかつ前記第１の負荷および前記第２の負荷間に直列に負荷が接続される出力端子が接続され、
前記コンデンサおよび第２のコンデンサの接続点と、前記リアクトルおよび第１のダイオードの接続点との間に、第１のダイオードおよび前記降圧用のスイッチング素子の直列回路に並列に、ダイオードおよび第２の降圧用のスイッチング素子の直列回路が接続された
ことを特徴としたＤＣ−ＤＣコンバータ。 - 直流電源が印加される一対の入力端子間に、リアクトル、第１のダイオード、降圧用のスイッチング素子、および、第１のコンデンサが直列に接続され、前記第１のコンデンサの両端にこの第１のコンデンサに対して第１の負荷が並列に接続されて出力電圧が印加される一対の出力端子を設けた降圧チョッパ回路を有し、
前記リアクトルおよび第１のダイオードの接続点と前記降圧用のスイッチング素子および第１のコンデンサの接続点との間に、ダイオード、第２の降圧用のスイッチング素子およびコンデンサの直列回路が接続され、前記第２の降圧用のスイッチング素子および前記コンデンサの接続点に、前記降圧用のスイッチング素子および前記第１のコンデンサの接続点に接続される一方の出力端子との間で前記第１の負荷に対して直列でかつ前記コンデンサに対して並列に負荷が接続される出力端子が設けられ、
前記リアクトルおよび第１のダイオードの接続点と前記第２の降圧用のスイッチング素子および前記コンデンサの接続点との間に、第２のダイオードおよび第２のコンデンサの直列回路が接続され、
これら第２のダイオードおよび第２のコンデンサの接続点に、前記第２の降圧用のスイッチング素子および前記コンデンサの接続点に接続された出力端子との間で前記第２のコンデンサに対して第２の負荷が並列でかつ前記第１の負荷および前記負荷に直列に接続される出力端子が設けられた
ことを特徴としたＤＣ−ＤＣコンバータ。 - 請求項２または請求項３に記載のＤＣ−ＤＣコンバータにおいて、
前記コンデンサ、前記ダイオードおよび前記第２の降圧用のスイッチング素子の回路が多段に設けられた
ことを特徴としたＤＣ−ＤＣコンバータ。 - 請求項１ないし請求項４のいずれかに記載のＤＣ−ＤＣコンバータにおいて、
前記リアクトルおよび前記第１のダイオードの接続点と、前記第１のコンデンサおよび前記一方の入力端子の接続点との間に、昇圧用のスイッチング素子が接続された
ことを特徴としたＤＣ−ＤＣコンバータ。 - 請求項１ないし請求項５のいずれかに記載のＤＣ−ＤＣコンバータと、
前記スイッチング素子のデューティ比を制御する制御回路と、
を具備したことを特徴としたスイッチングレギュレータ。 - 請求項２ないし請求項５のいずれかに記載のＤＣ−ＤＣコンバータと、
前記スイッチング素子の各デューティ比をそれぞれ独立して制御する制御回路と、
を具備したことを特徴としたスイッチングレギュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003141637A JP2004350344A (ja) | 2003-05-20 | 2003-05-20 | Ｄｃ−ｄｃコンバータおよびスイッチングレギュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003141637A JP2004350344A (ja) | 2003-05-20 | 2003-05-20 | Ｄｃ−ｄｃコンバータおよびスイッチングレギュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004350344A true JP2004350344A (ja) | 2004-12-09 |
Family
ID=33529940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003141637A Pending JP2004350344A (ja) | 2003-05-20 | 2003-05-20 | Ｄｃ−ｄｃコンバータおよびスイッチングレギュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004350344A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008278726A (ja) * | 2007-05-07 | 2008-11-13 | Hitachi Ltd | 風力発電制御システム及びその制御方法 |
| KR100978509B1 (ko) | 2008-07-28 | 2010-08-27 | (주)제이디에이테크놀로지 | 직류/직류 변환기 |
| JP2012186970A (ja) * | 2011-03-08 | 2012-09-27 | Mitsubishi Electric Corp | 電力変換装置およびそれを備えた車載電源装置 |
-
2003
- 2003-05-20 JP JP2003141637A patent/JP2004350344A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008278726A (ja) * | 2007-05-07 | 2008-11-13 | Hitachi Ltd | 風力発電制御システム及びその制御方法 |
| KR100978509B1 (ko) | 2008-07-28 | 2010-08-27 | (주)제이디에이테크놀로지 | 직류/직류 변환기 |
| JP2012186970A (ja) * | 2011-03-08 | 2012-09-27 | Mitsubishi Electric Corp | 電力変換装置およびそれを備えた車載電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3537585B1 (en) | Switched-capacitor converter with interleaved half bridges | |
| JP6685282B2 (ja) | 多相バックコンバータ回路及び方法のための共用ブートストラップキャパシタ | |
| US7304463B2 (en) | DC-DC converter | |
| US20040201281A1 (en) | Single-inductor multiple-output switching converters in PCCM with freewheel switching | |
| CN110165888B (zh) | 三电平Boost电路、多路输出并联系统 | |
| US10601315B2 (en) | DC-DC converter | |
| KR101734210B1 (ko) | 양방향 직류-직류 컨버터 | |
| CN110739848A (zh) | 用于电动化车辆的高增益dc-dc转换器 | |
| CN105991021B (zh) | 双向dc-dc变换器 | |
| JP2002209376A (ja) | 電圧安定化器の制御装置、及び電圧安定化器を制御する方法 | |
| CN111245236B (zh) | 一种降压式直流-直流转换器拓扑结构 | |
| KR20090044137A (ko) | 무변압기형 부스트 컨버터 | |
| TW200929818A (en) | A buck-boost converter | |
| CN114499194A (zh) | 电源控制装置 | |
| CN109309448A (zh) | 一种宽输入宽输出Cuk DC-DC变换器 | |
| CN210839348U (zh) | 一种非隔离升降压变换器 | |
| JP3132614B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| KR101030776B1 (ko) | 승압형 직류/직류 변환기 | |
| US11870343B1 (en) | Switched capacitor recirculating converter circuits | |
| JP2004350344A (ja) | Ｄｃ−ｄｃコンバータおよびスイッチングレギュレータ | |
| CN109274270A (zh) | 一种新型可扩展Sepic DC-DC变换器 | |
| US20240088781A1 (en) | Dc-dc converter | |
| CN209982337U (zh) | 三电平Boost电路、多路输出并联系统 | |
| CN209184482U (zh) | 一种宽输入宽输出Cuk DC-DC变换器 | |
| KR101239628B1 (ko) | 직류-직류 컨버터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060519 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071009 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090616 |