JP2004348944A - チップ上でデータ伝達するための方法およびシステム - Google Patents
チップ上でデータ伝達するための方法およびシステム Download PDFInfo
- Publication number
- JP2004348944A JP2004348944A JP2004144306A JP2004144306A JP2004348944A JP 2004348944 A JP2004348944 A JP 2004348944A JP 2004144306 A JP2004144306 A JP 2004144306A JP 2004144306 A JP2004144306 A JP 2004144306A JP 2004348944 A JP2004348944 A JP 2004348944A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- memory
- data
- write
- memory element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 230000015654 memory Effects 0.000 claims abstract description 142
- 239000004020 conductor Substances 0.000 claims abstract description 44
- 239000000872 buffer Substances 0.000 claims description 86
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 8
- 230000006870 function Effects 0.000 description 5
- 238000003491 array Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000802 evaporation-induced self-assembly Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Abstract
【解決手段】チップ上でデータを伝送するための方法及び装置を開示する。1実施形態では、この方法は、メモリ素子(26)に電気的に結合された導体(30,35)を用いてメモリ素子(26)のデータ値を読み出すステップと、メモリ素子(26)に磁気的に結合された書き込み導体(32)を用いてメモリ素子(26)から読み出した値をチップ上の他の場所に伝送するステップを含む。
【選択図】図9
Description
特定のシステム構成要素を参照するために、以下の説明および特許請求の範囲を通じて、ある特定の言い回しが用いられる。エレクトロニクス企業がある部品を異なる名称によって呼ぶ場合があることは当業者には理解されよう。本明細書は、名称は異なるが、機能は異ならない部品を区別するつもりはない。以下の説明および特許請求の範囲において、「〜を含む」および「〜を備える」という言い回しは、幅広く解釈できるように用いられ、したがって、「限定はしないが、〜を含む」ことを意味するものと解釈されるべきである。
図面および以下の説明は本発明の種々の実施形態を対象とする。これらの実施形態のうちの1つ以上の実施形態が好ましいものであるが、開示される実施形態は、特許請求の範囲を含む開示の範囲を限定するものと解釈されたり、あるいは他の方法で利用されたりするべきではない。さらに、以下の説明を幅広く適用することができ、任意の実施形態の説明はその実施形態の例示するものにすぎず、特許請求の範囲を含む本開示の範囲がその実施形態に限定されることを意図していないことは、当業者には理解されよう。
26 メモリ素子
32、35 書込み導体
34 制御回路
38、40 バッファ
42 ラッチ
Claims (10)
- チップ上でデータを伝達する方法であって、
メモリ素子(26)に電気的に接続される導体(30、35)を用いて、該メモリ素子のデータ値を読み出すステップと、
前記メモリ素子に磁気的に結合される書込み導体(32)を用いて、前記メモリ素子(26)から前記チップ上の他の場所に前記データ値を伝達するステップ
を含む、方法。 - 前記データ値を伝達するステップは、前記書込み導体(32)に接続された第1のバッファ(38)をイネーブルにするステップと、前記書込み導体に接続された第2のバッファ(40)をディスエーブルにするステップを含み、前記第1のバッファおよび前記第2のバッファはトライステートバッファを含むことからなる、請求項1に記載の方法。
- 前記データ値を伝達するステップは、前記書込み導体(32)に接続された第1のバッファ(38)をイネーブルにするステップと、前記書込み導体に接続された第2のバッファ(40)をイネーブルにするステップを含み、前記第1のバッファおよび前記第2のバッファはトライステートバッファを含むことからなる、請求項1に記載の方法。
- メモリであって、
メモリ素子(26)と、
制御回路(34)と、
前記メモリ素子(26)に磁気的に結合され、前記制御回路に電気的に接続される書込み導体(32)
とを備え、
前記書込み導体(32)は非書込みデータを伝達することが可能であることからなる、メモリ。 - 第1のバッファ(38)と、第2のバッファ(40)と、ラッチ(42)とをさらに備え、前記書込み導体(32)は前記第1のバッファ(38)を用いて前記制御回路に電気的に接続され、前記第2のバッファ(40)および前記ラッチ(42)は前記書込み導体(32)に電気的に接続されることからなる、請求項4に記載のメモリ。
- 前記書込み導体(32)および前記第2のバッファ(40)に電気的に接続されるラッチ(42)をさらに備え、前記ラッチ(42)は前記書込み導体(32)と前記第2のバッファ(40)との間でデータを結合することからなる、請求項5に記載のメモリ。
- 前記第1のバッファ(38)は前記制御回路(34)によってイネーブルにされ、前記第2のバッファ(40)は前記制御回路(34)によってディスエーブルにされ、前記書込み導体(32)は非書込みデータを伝送することからなる、請求項6に記載のメモリ。
- 磁気メモリ(14)にデータを格納する方法において、
第1のバッファ(38)にデータをロードするステップであって、該第1のバッファは書込み導体(32)に電気的に接続されることからなる、ステップと、
前記データが前記書込み導体(32)を占有するように前記第1のバッファ(38)をイネーブルにするステップと、
前記書込み導体(32)に電気的に接続されるラッチ(42)を用いて前記データを保持するステップと、
前記ラッチ(42)を用いて第2のバッファ(40)にロードするステップであって、該第2のバッファ(40)は前記書込み導体(32)に電気的に接続されることからなる、ステップと、
前記第2のバッファ(40)をイネーブルにして、前記書込み導体(32)が可変量の電流を流すようにするステップ
を含む、方法。 - 前記書込み導体(32)は前記メモリ(14)に磁気的に結合され、前記書込み導体(32)内に流れる電流は前記メモリ(14)内に磁界を生成する、請求項8に記載の方法。
- 前記書込み導体(32)内の電流の量および向きを、前記バッファ(38、40)を用いて調整可能である、請求項9に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/444,477 US6956762B2 (en) | 2003-05-23 | 2003-05-23 | Method and system for data communication on a chip |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004348944A true JP2004348944A (ja) | 2004-12-09 |
JP4137841B2 JP4137841B2 (ja) | 2008-08-20 |
Family
ID=33450669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004144306A Expired - Fee Related JP4137841B2 (ja) | 2003-05-23 | 2004-05-14 | チップ上でデータ伝達するための方法およびシステム |
Country Status (4)
Country | Link |
---|---|
US (2) | US6956762B2 (ja) |
JP (1) | JP4137841B2 (ja) |
DE (1) | DE102004004885B4 (ja) |
IT (1) | ITRM20040257A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7038941B2 (en) * | 2003-12-19 | 2006-05-02 | Hewlett-Packard Development Company, L.P. | Magnetic memory storage device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5640343A (en) * | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
US6395991B1 (en) * | 1996-07-29 | 2002-05-28 | International Business Machines Corporation | Column grid array substrate attachment with heat sink stress relief |
US6256224B1 (en) | 2000-05-03 | 2001-07-03 | Hewlett-Packard Co | Write circuit for large MRAM arrays |
US6053394A (en) * | 1998-01-13 | 2000-04-25 | International Business Machines Corporation | Column grid array substrate attachment with heat sink stress relief |
US6269027B1 (en) * | 1998-04-14 | 2001-07-31 | Honeywell, Inc. | Non-volatile storage latch |
US6400009B1 (en) * | 1999-10-15 | 2002-06-04 | Lucent Technologies Inc. | Hermatic firewall for MEMS packaging in flip-chip bonded geometry |
US6461881B1 (en) * | 2000-06-08 | 2002-10-08 | Micron Technology, Inc. | Stereolithographic method and apparatus for fabricating spacers for semiconductor devices and resulting structures |
US6493259B1 (en) * | 2000-08-14 | 2002-12-10 | Micron Technology, Inc. | Pulse write techniques for magneto-resistive memories |
JP4726292B2 (ja) * | 2000-11-14 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
US6836429B2 (en) * | 2002-12-07 | 2004-12-28 | Hewlett-Packard Development Company, L.P. | MRAM having two write conductors |
-
2003
- 2003-05-23 US US10/444,477 patent/US6956762B2/en not_active Expired - Lifetime
-
2004
- 2004-01-30 DE DE102004004885A patent/DE102004004885B4/de not_active Expired - Lifetime
- 2004-05-14 JP JP2004144306A patent/JP4137841B2/ja not_active Expired - Fee Related
- 2004-05-21 IT IT000257A patent/ITRM20040257A1/it unknown
-
2005
- 2005-08-25 US US11/211,986 patent/US7142448B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6956762B2 (en) | 2005-10-18 |
ITRM20040257A1 (it) | 2004-08-21 |
US20040233710A1 (en) | 2004-11-25 |
JP4137841B2 (ja) | 2008-08-20 |
US7142448B2 (en) | 2006-11-28 |
DE102004004885A1 (de) | 2004-12-30 |
DE102004004885B4 (de) | 2009-02-26 |
US20050281078A1 (en) | 2005-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11907555B2 (en) | High performance, high capacity memory modules and systems | |
US9953702B2 (en) | Semiconductor memory devices, memory systems including the same and methods of operating the same | |
KR100604843B1 (ko) | 온-다이 종단 회로를 구비한 메모리 모듈 및 그 제어 방법 | |
US20100161888A1 (en) | Data storage system with non-volatile memory using both page write and block program and block erase | |
US9324380B2 (en) | Stacked semiconductor apparatus and semiconductor system capable of inputting signals through various paths | |
US7152138B2 (en) | System on a chip having a non-volatile imperfect memory | |
US8418092B2 (en) | Source-synchronous data link for system-on-chip design | |
US9607666B2 (en) | Input/output circuit and input/output device including the same | |
KR20150051418A (ko) | 반도체 메모리 장치 | |
JP4137841B2 (ja) | チップ上でデータ伝達するための方法およびシステム | |
JPH0365745A (ja) | Icカード | |
CN113454719A (zh) | 命令和地址在存储器装置中的集中化放置 | |
US20040218419A1 (en) | Methods for isolating memory elements within an array | |
US7221582B2 (en) | Method and system for controlling write current in magnetic memory | |
US8446789B2 (en) | Global line sharing circuit of semiconductor memory device | |
JP2007193923A (ja) | 半導体デバイス | |
JPH0736826A (ja) | 半導体装置 | |
US10515673B2 (en) | Semiconductor devices and semiconductor systems including a semiconductor device | |
US11204718B2 (en) | Apparatuses, systems, and methods to store pre-read data associated with a modify-write operation | |
JP3965620B2 (ja) | 記憶装置および記憶方法並びにデータ処理システム | |
US9990970B2 (en) | Semiconductor device | |
US5939869A (en) | Low power interconnection using magnetoresistive elements | |
US20080276013A1 (en) | Semiconductor Integrated Circuit | |
JP2007018403A (ja) | 異種インタフェース対応レジスタ | |
JP2003317481A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070214 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070511 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080513 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080604 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4137841 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |