JP2004348081A - プラズマディスプレイパネルの駆動方法 - Google Patents
プラズマディスプレイパネルの駆動方法 Download PDFInfo
- Publication number
- JP2004348081A JP2004348081A JP2003148070A JP2003148070A JP2004348081A JP 2004348081 A JP2004348081 A JP 2004348081A JP 2003148070 A JP2003148070 A JP 2003148070A JP 2003148070 A JP2003148070 A JP 2003148070A JP 2004348081 A JP2004348081 A JP 2004348081A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- electrode
- display
- electrodes
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Gas Discharge Display Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】維持放電の際に印加する維持電圧をＸ電極とＹ電極との間でバランスをとることにより、オフセット波形を印加したとしても隣接する電極に電圧波形の乱れが発生しないようにする。
【解決手段】任意の一本の表示電極を中央表示電極とし、その中央表示電極に隣接する二本の表示電極を隣接表示電極とした場合、維持期間に、中央表示電極に一定電位の電圧を印加しながら、その間に二本の隣接表示電極に対して立上りと立下りのタイミングが同じで、かつ波高値がほぼ等しいパルス状の電圧をそれぞれ印加する。
【選択図】 図２
【解決手段】任意の一本の表示電極を中央表示電極とし、その中央表示電極に隣接する二本の表示電極を隣接表示電極とした場合、維持期間に、中央表示電極に一定電位の電圧を印加しながら、その間に二本の隣接表示電極に対して立上りと立下りのタイミングが同じで、かつ波高値がほぼ等しいパルス状の電圧をそれぞれ印加する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイパネル（以後「ＰＤＰ」と記す）の駆動方法に関し、さらに詳しくは、ＰＤＰ内の電極に印加する電圧波形の乱れを抑制したＰＤＰの駆動方法に関する。ＰＤＰは薄型大画面という特徴を持ち、テレビ、公衆表示モニターとして商品化されている。
【０００２】
【従来の技術】
ＰＤＰとして、ＡＣ型３電極面放電形式のＰＤＰが広く知られている。このＰＤＰは、前面側（表示面側）の基板の内側面に面放電が可能な表示電極を水平方向に多数設け、背面側の基板の内側面に多数の選択用電極（データ電極やアドレス電極とも呼ばれる）を垂直方向に設け、表示電極と選択用電極の交差部をセルとするものである。なお、本明細書では、表示電極の内、共通に電圧を印加する電極をＸ電極とし、スキャンに用いる電極をＹ電極として説明する。
【０００３】
この構造のＰＤＰでは、階調表示のため、一般にアドレス・表示分離方式と呼ばれる駆動方式で表示が行われている。すなわち、１フレームを、重み付けをした複数のサブフィールドに分割し、各サブフィールドを、発光させるべきセルを選択するアドレス期間と、選択したセルを発光させる維持期間（表示期間ともいう）とで構成する。
【０００４】
そして、表示の際には、Ｙ電極をスキャン電極として用いて画面の走査を行い、その間に所望の選択用電極に電圧（一般に「アドレス電圧」と呼ばれる）を印加して、Ｙ電極と選択用電極との間でアドレス放電を発生させて、発光させるべきセル内に電荷を形成する。次に、Ｘ電極とＹ電極に交互に表示用の電圧（一般に「維持電圧」と呼ばれる）を印加して、ＸＹ電極間で重み付けの回数だけ維持放電を継続することで、表示を行うようにしている。
【０００５】
この維持放電の際に印加する電圧波形は、図３３に示した通り、矩形波を交互に印加する方法が一般的である。なお、この変形例として、駆動マージンを広げる目的、あるいは発光効率を向上させる目的で、図３４に示すオフセット波形を印加することが特許文献１〜５などに記載されている。また、駆動回路の役割をＸ電極とＹ電極で分離する変形例として、図３５に示した電圧波形を印加することが特許文献６に記載されている。また、放電時の電流低減、電磁波放射対策例として、図３６に示した電圧波形を印加することが特許文献７に記載されている。
【０００６】
【特許文献１】特開昭５２−１５０９４１号公報
【特許文献２】特開昭５２−１５０９４０号公報
【特許文献３】特開昭５０−３９０２４号公報
【特許文献４】特開平３−２５９１８３号公報
【特許文献５】特開平４−２６７２９３号公報
【特許文献６】特開平８−３２０６６７号公報
【特許文献７】特開２００２−２２９５０９号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、維持放電の際に印加する電圧波形として、図３４に示したオフセット波形（通常、２００〜４００Ｖ）を印加する場合、以下のような問題が生ずる。すなわち、図３７に示すように、通常のＰＤＰで印加される電圧（１６０〜１８０Ｖ）よりも高電圧で、周波数の高いパルスが加わることから、隣接する電極が電界の影響を受ける。つまり、隣接する電極の電位が電界により持ち上げられ、隣接する電極の電圧波形に乱れが生ずる。このように、特にオフセットパルスを印加する電極と隣接する電極において、電圧波形の乱れが発生しやすく、その結果として、誤放電、誤表示が発生するという問題があった。
【０００８】
これは、ＰＤＰの行電極（水平方向に配置した表示電極）がＸ，Ｙ，Ｘ，Ｙ・・・の順に配置されており、Ｘ電極に電圧パルスが印加される瞬間に、電圧パルスの印加されないＹ電極に対して両側のＸ電極から同じ極性の電界がかかり、同様に、Ｙ電極に電圧パルスが印加される場合にはＸ電極に同様の電界がかかるためである。
【０００９】
このような課題を解決するためには、回路の電圧供給系を強化するなどの手段を講じるのが通常であるが、ＰＤＰのように１ｍ前後の長い距離にわたって電圧波形を印加する場合で、かつオフセット波形のように高い電圧を急峻な立ち上がりで印加する場合には、十分な効果が得られない。したがって、オフセット波形を印加しても電圧波形の乱れが小さい駆動方法の開発が望まれていた。
【００１０】
本発明は、このような事情を考慮してなされたもので、維持放電の際に印加する維持電圧をＸ電極とＹ電極との間でバランスをとることにより、オフセット波形を印加したとしても隣接する電極に電圧波形の乱れが発生しないようにＰＤＰを駆動することを目的とするものである。
【００１１】
【課題を解決するための手段】
本発明は、一対の基板間に複数の表示電極を平行に設けるとともに、表示電極と交差する方向に複数の選択用電極を設け、表示電極間の表示ラインと選択用電極との交差部をセルとして発光させるよう構成したプラズマディスプレイパネルを用い、画面表示の際には、１フレームを複数のサブフィールドで構成するとともに、各サブフィールドを、発光させるべきセルを選択するアドレス期間と、選択したセルを発光させる維持期間とで構成し、アドレス期間には表示電極を一本おきに走査して発光させるべきセル内に壁電荷を蓄積し、維持期間には全てのセルの表示電極間にパルス状の電圧を印加して画面表示を行うプラズマディスプレイパネルの駆動方法であって、任意の一本の表示電極を中央表示電極とし、その中央表示電極に隣接する二本の表示電極を隣接表示電極とした場合、維持期間に、中央表示電極に一定電位の電圧を印加しながら、その間に二本の隣接表示電極に対して立上りと立下りのタイミングが同じで、かつ波高値がほぼ等しいパルス状の電圧をそれぞれ印加することからなるプラズマディスプレイパネルの駆動方法である。
【００１２】
本発明によれば、任意の一本の表示電極を中央表示電極とし、その中央表示電極に隣接する二本の表示電極を隣接表示電極とした場合、維持期間に、中央表示電極に一定電位の電圧を印加しながら、その間に二本の隣接表示電極に対して立上りと立下りのタイミングが同じで、かつ波高値がほぼ等しいパルス状の電圧をそれぞれ印加する。これにより、二本の隣接表示電極に対して印加される電圧による電界のバランスがとれ、中央表示電極には隣接表示電極の影響が及ばない。したがって、維持放電の際に、オフセット波形を印加したとしても、隣接する電極に電圧波形の乱れが発生せず、その結果、誤放電、誤表示の発生が防止される。
【００１３】
【発明の実施の形態】
本発明において、基板としては、ガラス、石英、セラミック等の基板や、これらの基板上に、電極、絶縁膜、誘電体層、保護膜等の所望の構成物を形成した基板が含まれる。
【００１４】
表示電極および選択電極は、当該分野で公知の各種の材料と方法を用いて形成することができる。表示電極および選択電極に用いられる材料としては、例えば、ＩＴＯ、ＳｎＯ２などの透明な導電性材料や、Ａｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｒなどの金属の導電性材料が挙げられる。表示電極および選択電極の形成方法としては、当該分野で公知の各種の方法を適用することができる。たとえば、印刷などの厚膜形成技術を用いて形成してもよいし、物理的堆積法または化学的堆積法からなる薄膜形成技術を用いて形成してもよい。厚膜形成技術としては、スクリーン印刷法などが挙げられる。薄膜形成技術の内、物理的堆積法としては、蒸着法やスパッタ法などが挙げられる。化学的堆積方法としては、熱ＣＶＤ法や光ＣＶＤ法、あるいはプラズマＣＶＤ法などが挙げられる。
【００１５】
本発明においては、一対の基板間に平行に設けられた複数の表示電極の内、任意の一本の表示電極を中央表示電極とし、その中央表示電極に隣接する二本の表示電極を隣接表示電極とした場合、維持期間に、中央表示電極に一定電位の電圧を印加しながら、その間に二本の隣接表示電極に対して立上りと立下りのタイミングが同じで、かつ波高値がほぼ等しいパルス状の電圧をそれぞれ印加する。
【００１６】
上記駆動方法においては、中央表示電極を走査に用いられる電極つまりＹ電極とし、二本の隣接表示電極を走査に用いられない電極つまりＸ電極としてもよい。また、その逆に、中央表示電極を走査に用いられない電極つまりＸ電極とし、二本の隣接表示電極を走査に用いられる電極つまりＹ電極としてもよい。
【００１７】
中央表示電極に印加する一定電位の電圧は、ゼロ電位とすることが望ましいが、印加される電圧パルスの少なくとも立上りから立下りまでの期間ゼロ電位に維持されていればよい。
【００１８】
二本の隣接表示電極に印加される電圧は、プラス極性で同じ振幅を持った電圧パルスであってもよく、また、互いに逆極性で同じ振幅を持った電圧パルスであってもよい。互いに逆極性で同じ振幅を持った電圧パルスを印加する場合、それらの電圧パルスは、それぞれマイナス極性からプラス極性に、またはプラス極性からマイナス極性に移行される電圧パルスであってもよい。
【００１９】
また、二本の隣接表示電極に印加される電圧パルスは、矩形波形の電圧パルスにオフセット電圧を重畳した電圧パルスとしてもよい。
【００２０】
以下、図面に示す実施の形態に基づいて本発明を詳述する。なお、本発明はこれによって限定されるものではなく、各種の変形が可能である。
【００２１】
図１は本発明の駆動方法を適用するＰＤＰの構成を示す部分分解斜視図である。このＰＤＰはカラー表示用のＡＣ型３電極面放電形式のＰＤＰである。
【００２２】
本ＰＤＰは、前面側（表示面側）の基板１１を含む前面側のパネルアセンブリと、背面側の基板２１を含む背面側のパネルアセンブリから構成されている。前面側の基板１１と背面側の基板２１としては、ガラス基板、石英基板、セラミック基板等を使用することができる。
【００２３】
前面側の基板１１の内側面には、水平方向に表示電極Ｘと表示電極Ｙが等間隔に形成されている。表示電極Ｘと表示電極Ｙの間、および表示電極Ｙと表示電極Ｘの間の、全てのラインが表示ラインＬとなる。各表示電極Ｘ、Ｙは、ＩＴＯ、ＳｎＯ２などの幅の広い透明電極１２と、例えばＡｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｒ及びそれらの積層体（例えばＣｒ／Ｃｕ／Ｃｒの積層構造）等からなる金属製の幅の狭いバス電極１３から構成されている。表示電極Ｘ、Ｙは、Ａｇ、Ａｕについてはスクリーン印刷のような厚膜形成技術を用い、その他については蒸着法、スパッタ法等の薄膜形成技術とエッチング技術を用いることにより、所望の本数、厚さ、幅及び間隔で形成することができる。
【００２４】
表示電極Ｘ、Ｙの上には、表示電極Ｘ、Ｙを覆うように交流（ＡＣ）駆動用の誘電体層１７が形成されている。誘電体層１７は、低融点ガラスペーストを、前面側の基板１１上にスクリーン印刷法で塗布し、焼成することにより形成している。
【００２５】
誘電体層１７の上には、表示の際の放電により生じるイオンの衝突による損傷から誘電体層１７を保護するための保護膜１８が形成されている。この保護膜は、例えば、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ等からなる。
【００２６】
背面側の基板２１の内側面には、平面的にみて表示電極Ｘ、Ｙと交差する方向に複数のアドレス電極Ｓが形成され、そのアドレス電極Ｓを覆って誘電体層２４が形成されている。アドレス電極Ｓは、スキャン用の表示電極との交差部で発光セルを選択するためのアドレス放電を発生させるものであり、Ｃｒ／Ｃｕ／Ｃｒの３層構造で形成されている。このアドレス電極Ｓは、その他に、例えばＡｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｒ等で形成することもできる。アドレス電極Ｓも、表示電極Ｘ、Ｙと同様に、Ａｇ、Ａｕについてはスクリーン印刷のような厚膜形成技術を用い、その他については蒸着法、スパッタ法等の薄膜形成技術とエッチング技術を用いることにより、所望の本数、厚さ、幅及び間隔で形成することができる。誘電体層２４は、誘電体層１７と同じ材料、同じ方法を用いて形成することができる。
【００２７】
隣接するアドレス電極Ｓとアドレス電極Ｓとの間の誘電体層２４上には、複数の隔壁２９が形成されている。隔壁２９は、サンドブラスト法、印刷法、フォトエッチング法等により形成することができる。例えば、サンドブラスト法では、低融点ガラスフリット、バインダー樹脂、溶媒等からなるガラスペーストを誘電体層２４上に塗布して乾燥させた後、そのガラスペースト層上に隔壁パターンの開口を有する切削マスクを設けた状態で切削粒子を吹きつけて、マスクの開口に露出したガラスペースト層を切削し、さらに焼成することにより形成する。また、フォトエッチング法では、切削粒子で切削することに代えて、バインダー樹脂に感光性の樹脂を使用し、マスクを用いた露光及び現像の後、焼成することにより形成する。
【００２８】
隔壁２９の側面及び隔壁間の誘電体層２４上には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の蛍光体層２８Ｒ、２８Ｇ、２８Ｂが形成されている。蛍光体層２８Ｒ、２８Ｇ、２８Ｂは、蛍光体粉末とバインダー樹脂と溶媒とを含む蛍光体ペーストを隔壁２９間の凹溝状の放電空間内にスクリーン印刷、又はディスペンサーを用いた方法などで塗布し、これを各色毎に繰り返した後、焼成することにより形成している。この蛍光体層２８Ｒ、２８Ｇ、２８Ｂは、蛍光体粉末と感光性材料とバインダー樹脂とを含むシート状の蛍光体層材料（いわゆるグリーンシート）を使用し、フォトリソグラフィー技術で形成することもできる。この場合、所望の色のシートを基板上の表示領域全面に貼り付けて、露光、現像を行い、これを各色毎に繰り返すことで、対応する隔壁間に各色の蛍光体層を形成することができる。
【００２９】
ＰＤＰは、上記した前面側のパネルアセンブリと背面側のパネルアセンブリとを、表示電極Ｘ、Ｙとアドレス電極Ｓとが交差するように対向配置し、周囲を封止し、隔壁２９で囲まれた放電空間３０に放電ガスを充填することにより作製されている。このＰＤＰでは、表示電極Ｘ、Ｙとアドレス電極Ｓとの交差部の放電空間３０が表示の最小単位である１つのセル領域（単位発光領域）となる。１画素はＲ、Ｇ、Ｂの３つのセルで構成される。
【００３０】
画面表示においては、１フレームを複数のサブフィールドで構成するとともに、各サブフィールドを、発光させるべきセルを選択するアドレス期間と、選択したセルを発光させる維持期間とで構成する。
【００３１】
そして、アドレス期間にはＹ電極を順次走査して発光させるべきセル内に壁電荷を蓄積し、維持期間には全てのセルの表示電極間にパルス状の電圧を印加して画面表示を行う。具体的には、まず、アドレス期間においては、Ｙ電極群をスキャン電極として用いて、順次スキャン電圧を印加してゆき、その間に所望のアドレス電極Ｓにアドレス電圧を印加し、選択されたアドレス電極ＳとＹ電極との間でアドレス放電を発生させることで発光すべきセルを選択する。この発光セル対応の誘電体層上には壁電荷が形成されるので、次に、Ｙ電極群とＸ電極群との間に交互にサスティン電圧を印加して、当該壁電荷の蓄積されたセルにおいて再び放電（維持放電または表示放電と呼称）を発生させることで、セルを発光させる。このセルの発光は、表示放電によって発生された紫外線で蛍光体を励起して、蛍光体から所望の色の可視光を発生させることにより行われる。
【００３２】
図２は本発明の駆動方法の原理を示す説明図である。この図は、行方向に３本連続した任意の表示電極の維持期間中における電圧を示したものである。以下では、説明を容易にするために、表示電極を行電極または単に電極として記す。
【００３３】
図示した第１の行電極Ａ、第２の行電極Ｂ、第３の行電極Ｃは、行電極Ｂを中心に行電極Ａと行電極Ｃが線対称となっている。
【００３４】
本駆動方法においては、維持期間中に、行電極Ｂを一定電圧に維持する。そして、行電極Ａにプラス方向の維持電圧パルスとそれに重畳するオフセット電圧パルスを印加する。そして、それと同時に、行電極Ｃに行電極Ａと逆極性、つまりマイナス方向の維持電圧パルスとそれに重畳するオフセット電圧パルスを印加する。このように、行電極Ｃには、行電極Ａの電位をＶａとし、行電極Ｃの電位をＶｃとした場合に、Ｖａ＋Ｖｃ＝一定電圧となるマイナス方向の維持電圧パルスとオフセット電圧パルスを印加する。
【００３５】
このとき、電極Ｂは、電極Ａによって引き起こされるプラス方向に引っ張る電界（図中Ｑ１で示す）と電極Ｃによって引き起こされるマイナス方向に引っ張る電界（図中Ｑ２で示す）が打ち消しあって電圧が安定し、電圧の乱れが生じない。
【００３６】
なお、図ではオフセット電圧パルスが重畳された場合を示しているが、オフセット電圧パルスがない場合でも同様の効果がある。
【００３７】
図３６に示した公知の駆動波形は、本発明の駆動波形と一致する部分もあるが、目的が放電時の電流低減、電磁波放射対策であり、波形の乱れを防止するという本発明の趣旨とは一致せず、放電がない場合の効果については考慮されていない。本発明は放電の有無に関わりなく効果が認められる。
【００３８】
実施形態１
図３は実施形態１の駆動方法を適用するＰＤＰの構成を示す説明図である。この図はＰＤＰを平面的に見た状態を示している。
このＰＤＰは、隔壁２９が蛇行状に形成され、三角形に配置されたＲ，Ｇ，Ｂの３つのセルで１つの画素を構成するデルタ配置のＰＤＰである。Ｒ，Ｇ，Ｂの各セルはほぼ六角形のハニカム構造となっている。
【００３９】
表示電極は、Ｘ電極、Ｙ電極ともに透明電極１２とバス電極１３で形成されているが、透明電極１２はセルの対応部分のみに形成されている。Ｘ電極とＹ電極は等間隔に配置され、Ｘ電極とＹ電極間、およびＹ電極とＸ電極間のすべての透明電極どうしで面放電が可能な構成となっている。
【００４０】
図４および図５はＰＤＰの駆動装置を示している。図４はＰＤＰを裏面から見た駆動装置の配置図、図５は駆動装置のブロック図である。
本駆動装置は、ＰＤＰの裏面に配置され、Ｘ側駆動回路３１、Ｙ側駆動回路３２、アドレス側駆動回路３３、制御回路３４、および電源回路３５から構成されている。
【００４１】
本駆動装置は、Ｙ側（表示電極のＹ電極側）をグランド電位に保つ１個のスイッチ３２ａと、Ｘ側（表示電極のＸ電極側）に電圧を印加する２個のサステナ３１ａ，３１ｂを含んでいる。サステナとは、維持電圧（サスティン電圧）を印加する回路である。
【００４２】
Ｘ側のサステナ３１ａは、Ｘ電極の奇数行と接続されており、Ｖｗ回路１とＶｘ回路１から電圧Ｖｗと電圧Ｖｘの供給を受ける。Ｘ側のサステナ３１ｂは、Ｘ電極の偶数行と接続されており、Ｖｗ回路２とＶｘ回路２から電圧Ｖｗと電圧Ｖｘの供給を受ける。Ｘ側の２個のサステナ３１ａ，３１ｂはそれぞれ異なったパルスを印加するため独立に駆動される。
【００４３】
Ｙ側をグランド電位に保つスイッチ３２ａは、スキャンドライバ３２ｂを介してＹ電極に接続されている。スキャンドライバ３２ｂは、Ｖｓｃ回路とＶｙ回路から電圧Ｖｓｃと電圧Ｖｙの供給を受ける。
【００４４】
図６にＸ側駆動回路の詳細を示す。
Ｘ側駆動回路３１は、独立に動かすことができる奇数行用のＸ１駆動回路３１１と、偶数行用のＸ２駆動回路３１２からなる。各駆動回路は、それぞれ２Ｖｓへの引き上げ回路と０（Ｖ）への引き下げ回路からなるサステナと、Ｖｘへの引き上げ回路、Ｖｗへの引き上げ回路から構成される。
【００４５】
図７にＹ側駆動回路の詳細を示す。
Ｙ側駆動回路３２は、スキャン時に各Ｙ電極のＯＮ／ＯＦＦを制御するためのスキャンドライバと、Ｖｓｃへの引き上げ回路およびＶｙへの引き下げ回路と、０（Ｖ）への引き上げ回路および引き下げ用ダイオードから構成される。
【００４６】
図８にアドレス側駆動回路の詳細を示す。
アドレスドライバ３３は、各アドレス電極のＯＮ／ＯＦＦを制御するためのアドレスドライバから形成される。
【００４７】
図９は本実施形態におけるタイムチャートである。
画面の表示に際しては、維持期間の長さが異なる８つのサブフィールドで１つのフレームを構成する。１つのフレームは１枚の絵を構成し、１秒間に６０枚のフレームが連続することでＴＶ動画が形成される。
【００４８】
各サブフィールドは、セル内の電荷を初期化するリセット期間と、発光させるべきセルを選択するアドレス期間と、選択されたセルを発光させる維持期間で構成される。
【００４９】
図１０は各表示電極の１つのサブフィールドにおける駆動電圧波形を示した図である。
１つのサブフィールドは、リセット期間、アドレス期間、維持期間より構成される。印加される電圧の例としては、例えば、Ｖｗ＝４００（Ｖ）、Ｖｘ＝８０（Ｖ）、Ｖｙ＝−１２０（Ｖ）、Ｖｓｃ＝−６０（Ｖ）、Ｖａｄｄ＝６０（Ｖ）、Ｖｓ＝１８０（Ｖ）が挙げられる。
【００５０】
維持期間の時間ｂにおいては、Ｙ電極は電圧が０（Ｖ）で一定である。また、Ｘ電極は奇数行の電圧が２Ｖｓから０（Ｖ）に変動するのと同時に、偶数行の電圧が０（Ｖ）から２Ｖｓに変動する。Ｘ電極の奇数行の電圧をＶａ、Ｘ電極の偶数行の電圧をＶｃ、Ｙ電極の電圧をＶｂとすると、Ｖｂ＝一定、Ｖａ＋Ｖｃ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００５１】
時間ｃにおいては、Ｙ電極は電圧が０（Ｖ）で一定である。また、Ｘ電極は奇数行の電圧が０（Ｖ）から２Ｖｓに変動するのと同時に、偶数行の電圧が２Ｖｓから０（Ｖ）に変動する。この場合も、Ｖｂ＝一定、Ｖａ＋Ｖｃ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００５２】
本実施形態では、維持期間の最初の時間ａと、最後の時間ｄの時点では、Ｖａ＋Ｖｃ＝一定という条件を満たさないが、その他の維持期間については、Ｖａ＋Ｖｃ＝一定という条件を満たす。これによりＹ電極の電圧の乱れを抑制する効果がある。
【００５３】
実施形態２
図１１は実施形態２の駆動方法を適用するＰＤＰの構成を示す説明図である。
このＰＤＰは、隔壁２９が直線状に形成され、横方向に直線的に配置されたＲ，Ｇ，Ｂの３つのセルで１つの画素を構成するＰＤＰである。Ｒ，Ｇ，Ｂの各セルはほぼ四角形となっている。
【００５４】
表示電極は、Ｘ電極、Ｙ電極ともに透明電極１２とバス電極１３で形成されており、透明電極１２はバス電極１３の全体に形成されている。Ｘ電極とＹ電極はペアで配置され、Ｘ電極とＹ電極間の透明電極どうしで面放電が可能な構成となっている。ペアとなるＸ，Ｙ電極とＸ，Ｙ電極との間は非放電領域となる。
【００５５】
図１２は駆動装置のブロック図である。
本駆動装置は、Ｙ側をグランド電位に保つ１個のスイッチ４２ａと、Ｘ側に電圧を印加する２個のサステナ４１ａ，４１ｂを含んでいる。
Ｘ側のサステナ４１ａは、Ｘ電極の奇数行と接続されており、Ｖｗ回路１とＶｘ回路１から電圧Ｖｗと電圧Ｖｘの供給を受ける。Ｘ側のサステナ４１ｂは、Ｘ電極の偶数行と接続されており、Ｖｗ回路２とＶｘ回路２から電圧Ｖｗと電圧Ｖｘの供給を受ける。
【００５６】
Ｙ側をグランド電位に保つスイッチ４２ａは、スキャンドライバ４２ｂを介してＹ電極に接続されている。スキャンドライバ４２ｂは、Ｖｓｃ回路とＶｙ回路から電圧Ｖｓｃと電圧Ｖｙの供給を受ける。
【００５７】
図１３にＸ側駆動回路の詳細を示す。
Ｘ側駆動回路４１は、独立に動かすことができる奇数行用のＸ１駆動回路４１１と、偶数行用のＸ２駆動回路４１２からなる。Ｘ１駆動回路４１１は、２Ｖｓへの引き上げ回路と０（Ｖ）への引き下げ回路からなるサステナと、Ｖｘへの引き上げ回路、Ｖｗへの引き上げ回路から構成される。Ｘ２駆動回路４１２は、−２Ｖｓへの引き下げ回路と０（Ｖ）への引き上げ回路からなるサステナと、Ｖｘへの引き上げ回路、Ｖｗへの引き上げ回路、０（Ｖ）への引き下げ回路から構成される。
【００５８】
Ｙ側駆動回路４２は図７に示した実施形態１の回路と同じ構成である。アドレス側駆動回路４３も図８に示した実施形態１の回路と同じ構成である。また、タイムチャートも図９に示した実施形態１と同じである。
【００５９】
図１４は各表示電極の１つのサブフィールドにおける駆動電圧波形を示した図である。
１つのサブフィールドは、リセット期間、アドレス期間、維持期間より構成される。印加される電圧の例としては、例えば、Ｖｗ＝４００（Ｖ）、Ｖｘ＝８０（Ｖ）、Ｖｙ＝−１２０（Ｖ）、Ｖｓｃ＝−６０（Ｖ）、Ｖａｄｄ＝６０（Ｖ）、Ｖｓ＝１８０（Ｖ）が挙げられる。
【００６０】
維持期間の時間ａにおいては、Ｙ電極は電圧が０（Ｖ）で一定である。また、Ｘ電極は奇数行の電圧が０（Ｖ）から２Ｖｓに変動するのと同時に、偶数行の電圧が０（Ｖ）から−２Ｖｓに変動する。Ｘ電極の奇数行の電圧をＶａ、Ｘ電極の偶数行の電圧をＶｃ、Ｙ電極の電圧をＶｂとすると、Ｖｂ＝一定、Ｖａ＋Ｖｃ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００６１】
時間ｂにおいては、Ｙ電極は電圧が０（Ｖ）で一定である。また、Ｘ電極は奇数行の電圧が２Ｖｓから０（Ｖ）に変動するのと同時に、偶数行の電圧が−２Ｖｓから０（Ｖ）に変動する。この場合も、Ｖｂ＝一定、Ｖａ＋Ｖｃ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００６２】
本実施形態では、実施形態１と比較し、全ての維持期間中で、Ｖｂ＝一定、Ｖａ＋Ｖｃ＝一定という条件を満たす。これによりＹ電極の電圧の乱れを抑制する効果がある。
【００６３】
図１１で示した構成のＰＤＰを駆動する場合、奇数行目と偶数行目で電極間の容量が異なるため、この図のような波形を印加しても、電界が完全に打ち消されない場合があるが、従来例より軽減されるため、電圧の乱れに対して効果がある。
【００６４】
実施形態３
図１５は実施形態３の駆動方法を適用するＰＤＰの構成を示す説明図である。
このＰＤＰは、図１１で示したＰＤＰと比較し、最終行にダミーのＸ電極Ｘｎ＋１を追加している。このｎ＋１行目のＸ電極は、透明電極を形成しておらず、Ｙｎ電極とＸｎ＋１電極間で放電が発生しないようになっている。
【００６５】
本実施形態の駆動装置の構成は、図１２に示した実施形態２と同じである。
図１６にＸ側駆動回路の詳細を示す。
【００６６】
Ｘ側駆動回路は、独立に動かすことができる奇数行用のＸ１駆動回路５１１と、偶数行用のＸ２駆動回路５１２からなる。Ｘ１駆動回路５１１は、Ｖｓへの引き上げ回路、−Ｖｓへの引き下げ回路、０（Ｖ）への引き上げ回路、０（Ｖ）への引き下げ回路からなるサステナと、Ｖｘへの引き上げ回路、Ｖｗへの引き上げ回路から構成される。Ｘ２駆動回路５１２もＸ１駆動回路５１１と同様の構成をとる。
【００６７】
Ｙ側駆動回路は図７に示した実施形態１の回路と同じ構成である。アドレス側駆動回路も図８に示した実施形態１の回路と同じ構成である。また、タイムチャートも図９に示した実施形態１と同じである。
【００６８】
図１７は各表示電極の１つのサブフィールドにおける駆動電圧波形を示した図である。
１つのサブフィールドは、リセット期間、アドレス期間、維持期間より構成される。印加される電圧の例としては、例えば、Ｖｗ＝４００（Ｖ）、Ｖｘ＝８０（Ｖ）、Ｖｙ＝−１２０（Ｖ）、Ｖｓｃ＝−６０（Ｖ）、Ｖａｄｄ＝６０（Ｖ）、Ｖｓ＝１８０（Ｖ）が挙げられる。
【００６９】
維持期間の時間ａにおいては、Ｙ電極は電圧が０（Ｖ）で一定である。また、Ｘ電極は奇数行の電圧が−ＶｓからＶｓに変動するのと同時に、偶数行の電圧がＶｓから−Ｖｓに変動する。Ｘ電極の奇数行の電圧をＶａ、Ｘ電極の偶数行の電圧をＶｃ、Ｙ電極の電圧をＶｂとすると、Ｖｂ＝一定、Ｖａ＋Ｖｃ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００７０】
時間ｂにおいては、Ｙ電極は電圧が０（Ｖ）で一定である。また、Ｘ電極は奇数行の電圧がＶｓから−Ｖｓに変動するのと同時に、偶数行の電圧が−ＶｓからＶｓに変動する。この場合も、Ｖｂ＝一定、Ｖａ＋Ｖｃ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００７１】
本実施形態では、全ての維持期間中で、Ｖｂ＝一定、Ｖａ＋Ｖｃ＝一定の条件を満たす。これによりＹ電極の電圧の乱れを抑制する効果がある。
【００７２】
実施形態４
図１８は実施形態４の駆動方法を適用するＰＤＰの構成を示す説明図である。
このＰＤＰは、隔壁２９が直線状に形成され、横方向に直線的に配置されたＲ，Ｇ，Ｂの３つのセルで１つの画素を構成するＰＤＰである。Ｒ，Ｇ，Ｂの各セルはほぼ四角形となっている。
【００７３】
表示電極は、Ｘ電極、Ｙ電極ともに透明電極１２とバス電極１３で形成されているが、透明電極１２はセルの対応部分のみに形成されている。Ｘ電極とＹ電極は等間隔に配置され、Ｘ電極とＹ電極間、およびＹ電極とＸ電極間のすべての透明電極どうしで面放電が可能な構成となっている。
【００７４】
図１９は駆動装置のブロック図である。
本駆動装置は、Ｘ側、Ｙ側それぞれ２つのサステナ６１ａ，６１ｂ，６２ａ，６２ｂから構成される。Ｙ側については、一方のサステナ６２ａはプラス維持電圧専用であり、他方のサステナ６２ｂはマイナス維持電圧専用である。サステナ６２ａは、スキャンドライバ６２ｃを介して奇数行のＹ電極に接続されている。サステナ６２ｂは、スキャンドライバ６２ｄを介して偶数行のＹ電極に接続されている。
【００７５】
図２０にＸ側駆動回路の詳細を示す。
Ｘ側駆動回路６１は、独立に動かすことができる奇数行用のＸ１駆動回路６１１と、偶数行用のＸ２駆動回路６１２からなる。Ｘ１駆動回路６１１は、Ｖｓへの引き上げ回路、−Ｖｓへの引き下げ回路、０（Ｖ）への引き上げ回路、０（Ｖ）への引き下げ回路からなるサステナと、Ｖｘへの引き上げ回路、Ｖｗへの引き上げ回路から構成され、Ｘ電極の奇数行に接続される。Ｘ２駆動回路６１２は、Ｘ１駆動回路６１１と同様の構成をとり、Ｘ電極の偶数行に接続される。
【００７６】
図２１および図２２にＹ側駆動回路の詳細を示す。
Ｙ側駆動回路６２は、独立に動かすことができる奇数行用のＹ１駆動回路（図２１参照）と、偶数行用のＹ２駆動回路（図２２参照）からなる。Ｙ１駆動回路は、Ｖｓへの引き上げ回路、０（Ｖ）への引き下げ回路からなるサステナと、０（Ｖ）への引き上げ回路、Ｖｓｃへの引き上げ回路、Ｖｙへの引き下げ回路およびスキャンドライバから構成され、Ｙ電極の奇数行に接続される。Ｙ２駆動回路は、−Ｖｓへの引き下げ回路、０（Ｖ）への引き上げ回路からなるサステナと、０（Ｖ）への引き下げ回路、Ｖｓｃへの引き上げ回路、Ｖｙへの引き下げ回路およびスキャンドライバから構成され、Ｙ電極の奇数行に接続される。
アドレス側駆動回路は図８に示した実施形態１の回路と同じ構成である。
【００７７】
図２３は本実施形態におけるタイムチャートである。
画面の表示に際しては、維持期間の長さが異なる８つのサブフィールドで奇数（ＯＤＤ）フィールドと偶数（ＥＶＥＮ）フィールドを構成する。奇数表示ラインを表示する奇数フィールドと偶数表示ラインを表示する偶数フィールドの組み合わせで１フレームが形成され、１秒間に３０枚のフレームが連続することでインターレースのＴＶ動画が形成される。
【００７８】
図２４は各表示電極の奇数サブフィールドにおける駆動電圧波形を示した図である。
印加される電圧の例としては、例えば、Ｖｗ＝４００（Ｖ）、Ｖｘ＝８０（Ｖ）、Ｖｙ＝−１２０（Ｖ）、Ｖｓｃ＝−６０（Ｖ）、Ｖａｄｄ＝６０（Ｖ）、Ｖｓ＝１８０（Ｖ）が挙げられる。
【００７９】
奇数サブフィールドでの維持期間の時間ａにおいては、Ｙ電極は電圧が０（Ｖ）で一定である。また、Ｘ電極は奇数行の電圧が０（Ｖ）から−Ｖｓに変動するのと同時に、偶数行の電圧が０（Ｖ）からＶｓに変動する。Ｘ電極の奇数行の電圧をＶａ、Ｘ電極の偶数行の電圧をＶｃ、Ｙ電極の電圧をＶｂとすると、Ｖｂ＝一定、Ｖａ＋Ｖｃ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００８０】
時間ｂにおいては、Ｘ電極は奇数行の電圧が０（Ｖ）、偶数行の電圧が０（Ｖ）で一定である。また、Ｙ電極は奇数行の電圧が０（Ｖ）からＶｓに変動するのと同時に、偶数行の電圧が０（Ｖ）から−Ｖｓに変動する。Ｙ電極の奇数行の電圧をＶｂ、Ｙ電極の偶数行の電圧をＶｄ、Ｘ電極の電圧をＶｃとすると、Ｖｃ＝一定、Ｖｂ＋Ｖｄ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００８１】
図２５は各表示電極の偶数サブフィールドにおける駆動電圧波形を示した図である。
偶数サブフィールドでの維持期間の時間ａにおいては、Ｙ電極は電圧が０（Ｖ）で一定である。また、Ｘ電極は奇数行の電圧が０（Ｖ）からＶｓに変動するのと同時に、偶数行の電圧が０（Ｖ）から−Ｖｓに変動する。Ｘ電極の奇数行の電圧をＶａ、Ｘ電極の偶数行の電圧をＶｃ、Ｙ電極の電圧をＶｂとすると、Ｖｂ＝一定、Ｖａ＋Ｖｃ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００８２】
時間ｂにおいては、Ｘ電極は奇数行の電圧が０（Ｖ）、偶数行の電圧が０（Ｖ）で一定である。また、Ｙ電極は奇数行の電圧が０（Ｖ）からＶｓに変動するのと同時に、偶数行の電圧が０（Ｖ）から−Ｖｓに変動する。Ｙ電極の奇数行の電圧をＶｂ、Ｙ電極の偶数行の電圧をＶｄ、Ｘ電極の電圧をＶｃとすると、Ｖｃ＝一定、Ｖｂ＋Ｖｄ＝一定の条件を保ったまま、維持電圧パルスが印加される。
本実施形態では、全ての維持期間中で、Ｖｂ＝一定、Ｖａ＋Ｖｃ＝一定の条件、またはＶｃ＝一定、Ｖｂ＋Ｖｄ＝一定の条件を満たす。これにより電極の電圧の乱れを抑制する効果がある。
【００８３】
実施形態５
本実施形態におけるＰＤＰの構成は図１１と同じである。また、駆動装置の構成は図５と同じである。
【００８４】
図２６にＸ側駆動回路の詳細を示す。
Ｘ側駆動回路は、独立に動かすことができるＸ１駆動回路７１１と、Ｘ２駆動回路７１２からなる。Ｘ１駆動回路７１１は、２Ｖｓへの引き上げ回路と０（Ｖ）への引き下げ回路からなるサステナと、Ｖｘへの引き上げ回路、Ｖｗへの引き上げ回路、Ｖｏへの引き上げ回路、２Ｖｓへの引き下げ回路から構成される。Ｘ２駆動回路７１２は、−２Ｖｓへの引き下げ回路と０（Ｖ）への引き上げ回路からなるサステナと、Ｖｘへの引き上げ回路、Ｖｗへの引き上げ回路、０（Ｖ）への引き下げ回路、−Ｖｏへの引き下げ回路、−２Ｖｓへの引き上げ回路からから構成される。
【００８５】
Ｙ側駆動回路は図７に示した実施形態１の回路と同じ構成であり、アドレス側駆動回路も図８に示した実施形態１の回路と同じ構成である。また、タイムチャートも図９に示した実施形態１と同じである。
【００８６】
図２７は各表示電極の１つのサブフィールドにおける駆動電圧波形を示した図である。
１つのサブフィールドは、リセット期間、アドレス期間、維持期間より構成される。印加される電圧の例としては、例えば、Ｖｗ＝４００（Ｖ）、Ｖｘ＝８０（Ｖ）、Ｖｙ＝−１２０（Ｖ）、Ｖｓｃ＝−６０（Ｖ）、Ｖａｄｄ＝６０（Ｖ）、Ｖｓ＝１８０（Ｖ）が挙げられる。
【００８７】
維持期間の時間ａにおいては、Ｙ電極は電圧が０（Ｖ）で一定である。また、Ｘ電極は奇数行の電圧が０（Ｖ）からＶｏに変動するのと同時に、偶数行の電圧が０（Ｖ）から−Ｖｏに変動する。Ｘ電極の奇数行の電圧をＶａ、Ｘ電極の偶数行の電圧をＶｃ、Ｙ電極の電圧をＶｂとすると、Ｖｂ＝一定、Ｖａ＋Ｖｃ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００８８】
時間ｂにおいては、Ｙ電極は電圧が０（Ｖ）で一定である。また、Ｘ電極は奇数行の電圧が２Ｖｓから０（Ｖ）に変動するのと同時に、偶数行の電圧が−２Ｖｓから０（Ｖ）に変動する。この場合も、Ｖｂ＝一定、Ｖａ＋Ｖｃ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００８９】
本実施形態では、実施形態１と比較し、全ての維持期間中で、Ｖｂ＝一定、Ｖａ＋Ｖｃ＝一定の条件を満たす。これによりＹ電極の電圧の乱れを抑制する効果がある。
【００９０】
実施形態６
本実施形態におけるＰＤＰの構成は図１と同じである。
図２８は駆動装置のブロック図である。
本駆動装置は、Ｘ側、Ｙ側それぞれ２つのサステナ８１ａ，８１ｂ，８２ａ，８２ｂから形成される。サステナ８２ａは、スキャンドライバ８２ｃを介して奇数行のＹ電極に接続されている。サステナ８２ｂは、スキャンドライバ８２ｄを介して偶数行のＹ電極に接続されている。
【００９１】
図２９にＸ側駆動回路の詳細を示す。
Ｘ側駆動回路８１は、独立に動かすことができる奇数行用のＸ１駆動回路８１１と、偶数行用のＸ２駆動回路８１２からなる。Ｘ１駆動回路８１１は、Ｖｓへの引き上げ回路、−Ｖｓへの引き下げ回路、０（Ｖ）への引き上げ回路、０（Ｖ）への引き下げ回路からなるサステナと、Ｖｏへの引き上げ回路、−Ｖｏへの引き下げ回路、Ｖｓへの引き下げ回路、−Ｖｓへの引き上げ回路、Ｖｘへの引き上げ回路、Ｖｗへの引き上げ回路から構成され、Ｘ電極の奇数行に接続される。Ｘ２駆動回路８１２は、Ｘ１駆動回路８１１と同様の構成をとり、Ｘ電極の偶数行に接続される。
【００９２】
図３０および図３１にＹ側駆動回路の詳細を示す。
Ｙ側駆動回路８２は、独立に動かすことができる奇数行用のＹ１駆動回路（図３０参照）と、偶数行用のＹ２駆動回路（図３１参照）からなる。Ｙ１駆動回路は、Ｖｓへの引き上げ回路、−Ｖｓへの引き下げ回路、０（Ｖ）への引き上げ回路、０（Ｖ）への引き下げ回路からなるサステナと、Ｖｏへの引き上げ回路、−Ｖｏへの引き下げ回路、Ｖｓへの引き下げ回路、−Ｖｓへの引き上げ回路、Ｖｓｃへの引き上げ回路、Ｖｙへの引き下げ回路およびスキャンドライバから構成され、Ｙ電極の奇数行に接続される。Ｙ２駆動回路はＹ１駆動回路と同様の構成をとり、Ｙ電極の偶数行に接続される。
【００９３】
アドレス側駆動回路は図８に示した実施形態１の回路と同じ構成である。また、タイムチャートも図９に示した実施形態１と同じである。
【００９４】
図３２は各表示電極の１つのサブフィールドにおける駆動電圧波形を示した図である。
印加される電圧の例としては、例えば、Ｖｗ＝４００（Ｖ）、Ｖｘ＝８０（Ｖ）、Ｖｙ＝−１２０（Ｖ）、Ｖｓｃ＝−６０（Ｖ）、Ｖａｄｄ＝６０（Ｖ）、Ｖｓ＝１８０（Ｖ）が挙げられる。
【００９５】
維持期間の時間ａにおいては、Ｙ電極は奇数行の電圧が−Ｖｓ、偶数行の電圧がＶｓで、両電圧を加えたものが０（Ｖ）で一定である。また、Ｘ電極は奇数行の電圧がＶｓから−Ｖｏに変動するのと同時に、偶数行の電圧が−ＶｓからＶｏに変動する。Ｘ電極の奇数行の電圧をＶａ、Ｘ電極の偶数行の電圧をＶｃ、Ｙ電極の奇数行の電圧をＶｂ、Ｙ電極の偶数行の電圧をＶｄとすると、Ｖａ＋Ｖｃ＝一定、Ｖｂ＋Ｖｄ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００９６】
時間ｂにおいては、Ｘ電極は奇数行の電圧が−Ｖｓ、偶数行の電圧がＶｓで、両電圧を加えたものが０（Ｖ）で一定である。また、Ｙ電極は奇数行の電圧が−ＶｓからＶｏに変動するのと同時に、偶数行の電圧がＶｓから−Ｖｏに変動する。この場合も、Ｖａ＋Ｖｃ＝一定、Ｖｂ＋Ｖｄ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００９７】
時間ｃにおいては、Ｙ電極は奇数行の電圧がＶｓ、偶数行の電圧が−Ｖｓで、両電圧を加えたものが０（Ｖ）で一定である。また、Ｘ電極は奇数行の電圧が−ＶｓからＶｏに変動するのと同時に、偶数行の電圧がＶｓから−Ｖｏに変動する。この場合も、Ｖａ＋Ｖｃ＝一定、Ｖｂ＋Ｖｄ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００９８】
時間ｄにおいては、Ｘ電極は奇数行の電圧がＶｓ、偶数行の電圧が−Ｖｓで、両電圧を加えたものが０（Ｖ）で一定である。また、Ｙ電極は奇数行の電圧がＶｓから−Ｖｏに変動するのと同時に、偶数行の電圧が−ＶｓからＶｏに変動する。この場合も、Ｖａ＋Ｖｃ＝一定、Ｖｂ＋Ｖｄ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００９９】
本実施形態では、全ての維持期間中で、Ｖａ＋Ｖｃ＝一定、Ｖｂ＋Ｖｄ＝一定の条件を満たしており、これにより電極の電圧の乱れを抑制する効果がある。
【０１００】
【発明の効果】
本発明によれば、任意の一本の表示電極を挟む二本の隣接表示電極に対し、立上りと立下りのタイミングが同じで、かつ波高値がほぼ等しいパルス状の電圧をそれぞれ印加するので、二本の隣接表示電極に生ずる電界が打ち消し合い、中央表示電極には隣接表示電極の影響が及ばない。したがって、維持放電の際に、オフセット波形を印加したとしても、隣接する電極に電圧波形の乱れが発生せず、その結果、誤放電、誤表示の発生を防止することができる。
【図面の簡単な説明】
【図１】本発明の駆動方法を適用するＰＤＰの構成を示す部分分解斜視図である。
【図２】本発明の駆動方法の原理を示す説明図である。
【図３】実施形態１の駆動方法を適用するＰＤＰの構成を示す説明図である。
【図４】実施形態１のＰＤＰを裏面から見た駆動装置の配置図である。
【図５】実施形態１の駆動装置のブロック図である。
【図６】実施形態１のＸ側駆動回路の詳細を示す説明図である。
【図７】実施形態１のＹ側駆動回路の詳細を示す説明図である。
【図８】実施形態１のアドレス側駆動回路の詳細を示す説明図である。
【図９】実施形態１におけるタイムチャートである。
【図１０】実施形態１の各表示電極の１つのサブフィールドにおける駆動電圧波形を示した図である。
【図１１】実施形態２の駆動方法を適用するＰＤＰの構成を示す説明図である。
【図１２】実施形態２の駆動装置のブロック図である。
【図１３】実施形態２のＸ側駆動回路の詳細を示す説明図である。
【図１４】実施形態２の各表示電極の１つのサブフィールドにおける駆動電圧波形を示した図である。
【図１５】実施形態３の駆動方法を適用するＰＤＰの構成を示す説明図である。
【図１６】実施形態３のＸ側駆動回路の詳細を示す説明図である。
【図１７】実施形態３の各表示電極の１つのサブフィールドにおける駆動電圧波形を示した図である。
【図１８】実施形態４の駆動方法を適用するＰＤＰの構成を示す説明図である。
【図１９】実施形態４の駆動装置のブロック図である。
【図２０】実施形態４のＸ側駆動回路の詳細を示す説明図である。
【図２１】実施形態４のＹ側駆動回路の詳細を示す説明図である。
【図２２】実施形態４のＹ側駆動回路の詳細を示す説明図である。
【図２３】実施形態４におけるタイムチャートである。
【図２４】実施形態４の各表示電極の奇数サブフィールドにおける駆動電圧波形を示した図である。
【図２５】実施形態４の各表示電極の偶数サブフィールドにおける駆動電圧波形を示した図である。
【図２６】実施形態５のＸ側駆動回路の詳細を示す説明図である。
【図２７】実施形態５の各表示電極の１つのサブフィールドにおける駆動電圧波形を示した図である。
【図２８】実施形態６の駆動装置のブロック図である。
【図２９】実施形態６のＸ側駆動回路の詳細を示す説明図である。
【図３０】実施形態６のＹ側駆動回路の詳細を示す説明図である。
【図３１】実施形態６のＹ側駆動回路の詳細を示す説明図である。
【図３２】実施形態６の各表示電極の１つのサブフィールドにおける駆動電圧波形を示した図である。
【図３３】従来の維持放電の際に印加する電圧波形を示す説明図である。
【図３４】従来の維持放電の際に印加するオフセット波形を示す説明図である。
【図３５】従来の駆動回路の役割を分離するために印加する電圧波形を示す説明図である。
【図３６】従来の放電時の電流低減、電磁波放射対策として印加する電圧波形を示す説明図である。
【図３７】従来の電極の電圧波形の乱れを示す説明図である。
【符号の説明】
１０ ＰＤＰ
１１ 前面側の基板
１２ 透明電極
１３ バス電極
１７，２４ 誘電体層
１８ 保護膜
２１ 背面側の基板
２８Ｒ，２８Ｇ，２８Ｂ 蛍光体層
２９ 隔壁
３０ 放電空間
３１，４１，６１，８１ Ｘ側駆動回路
３１１，４１１，５１１，６１１，７１１，８１１ Ｘ１駆動回路
３１２，４１２，５１２，６１２，７１２，８１２ Ｘ２駆動回路
３１ａ，３１ｂ，４１ａ，４１ｂ サステナ
３２，４２，６２，８２ Ｙ側駆動回路
３２ａ，４２ａ スイッチ
３２ｂ，４２ｂ スキャンドライバ
３３，４３，６３，８３ アドレス側駆動回路
３４ 制御回路
３５ 電源回路
４１ｃ 回収回路
Ｌ 表示ライン
Ｑ１，Ｑ２ 電界
Ｓ 信号電極
Ｘ，Ｙ 表示電極
【発明の属する技術分野】
本発明は、プラズマディスプレイパネル（以後「ＰＤＰ」と記す）の駆動方法に関し、さらに詳しくは、ＰＤＰ内の電極に印加する電圧波形の乱れを抑制したＰＤＰの駆動方法に関する。ＰＤＰは薄型大画面という特徴を持ち、テレビ、公衆表示モニターとして商品化されている。
【０００２】
【従来の技術】
ＰＤＰとして、ＡＣ型３電極面放電形式のＰＤＰが広く知られている。このＰＤＰは、前面側（表示面側）の基板の内側面に面放電が可能な表示電極を水平方向に多数設け、背面側の基板の内側面に多数の選択用電極（データ電極やアドレス電極とも呼ばれる）を垂直方向に設け、表示電極と選択用電極の交差部をセルとするものである。なお、本明細書では、表示電極の内、共通に電圧を印加する電極をＸ電極とし、スキャンに用いる電極をＹ電極として説明する。
【０００３】
この構造のＰＤＰでは、階調表示のため、一般にアドレス・表示分離方式と呼ばれる駆動方式で表示が行われている。すなわち、１フレームを、重み付けをした複数のサブフィールドに分割し、各サブフィールドを、発光させるべきセルを選択するアドレス期間と、選択したセルを発光させる維持期間（表示期間ともいう）とで構成する。
【０００４】
そして、表示の際には、Ｙ電極をスキャン電極として用いて画面の走査を行い、その間に所望の選択用電極に電圧（一般に「アドレス電圧」と呼ばれる）を印加して、Ｙ電極と選択用電極との間でアドレス放電を発生させて、発光させるべきセル内に電荷を形成する。次に、Ｘ電極とＹ電極に交互に表示用の電圧（一般に「維持電圧」と呼ばれる）を印加して、ＸＹ電極間で重み付けの回数だけ維持放電を継続することで、表示を行うようにしている。
【０００５】
この維持放電の際に印加する電圧波形は、図３３に示した通り、矩形波を交互に印加する方法が一般的である。なお、この変形例として、駆動マージンを広げる目的、あるいは発光効率を向上させる目的で、図３４に示すオフセット波形を印加することが特許文献１〜５などに記載されている。また、駆動回路の役割をＸ電極とＹ電極で分離する変形例として、図３５に示した電圧波形を印加することが特許文献６に記載されている。また、放電時の電流低減、電磁波放射対策例として、図３６に示した電圧波形を印加することが特許文献７に記載されている。
【０００６】
【特許文献１】特開昭５２−１５０９４１号公報
【特許文献２】特開昭５２−１５０９４０号公報
【特許文献３】特開昭５０−３９０２４号公報
【特許文献４】特開平３−２５９１８３号公報
【特許文献５】特開平４−２６７２９３号公報
【特許文献６】特開平８−３２０６６７号公報
【特許文献７】特開２００２−２２９５０９号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、維持放電の際に印加する電圧波形として、図３４に示したオフセット波形（通常、２００〜４００Ｖ）を印加する場合、以下のような問題が生ずる。すなわち、図３７に示すように、通常のＰＤＰで印加される電圧（１６０〜１８０Ｖ）よりも高電圧で、周波数の高いパルスが加わることから、隣接する電極が電界の影響を受ける。つまり、隣接する電極の電位が電界により持ち上げられ、隣接する電極の電圧波形に乱れが生ずる。このように、特にオフセットパルスを印加する電極と隣接する電極において、電圧波形の乱れが発生しやすく、その結果として、誤放電、誤表示が発生するという問題があった。
【０００８】
これは、ＰＤＰの行電極（水平方向に配置した表示電極）がＸ，Ｙ，Ｘ，Ｙ・・・の順に配置されており、Ｘ電極に電圧パルスが印加される瞬間に、電圧パルスの印加されないＹ電極に対して両側のＸ電極から同じ極性の電界がかかり、同様に、Ｙ電極に電圧パルスが印加される場合にはＸ電極に同様の電界がかかるためである。
【０００９】
このような課題を解決するためには、回路の電圧供給系を強化するなどの手段を講じるのが通常であるが、ＰＤＰのように１ｍ前後の長い距離にわたって電圧波形を印加する場合で、かつオフセット波形のように高い電圧を急峻な立ち上がりで印加する場合には、十分な効果が得られない。したがって、オフセット波形を印加しても電圧波形の乱れが小さい駆動方法の開発が望まれていた。
【００１０】
本発明は、このような事情を考慮してなされたもので、維持放電の際に印加する維持電圧をＸ電極とＹ電極との間でバランスをとることにより、オフセット波形を印加したとしても隣接する電極に電圧波形の乱れが発生しないようにＰＤＰを駆動することを目的とするものである。
【００１１】
【課題を解決するための手段】
本発明は、一対の基板間に複数の表示電極を平行に設けるとともに、表示電極と交差する方向に複数の選択用電極を設け、表示電極間の表示ラインと選択用電極との交差部をセルとして発光させるよう構成したプラズマディスプレイパネルを用い、画面表示の際には、１フレームを複数のサブフィールドで構成するとともに、各サブフィールドを、発光させるべきセルを選択するアドレス期間と、選択したセルを発光させる維持期間とで構成し、アドレス期間には表示電極を一本おきに走査して発光させるべきセル内に壁電荷を蓄積し、維持期間には全てのセルの表示電極間にパルス状の電圧を印加して画面表示を行うプラズマディスプレイパネルの駆動方法であって、任意の一本の表示電極を中央表示電極とし、その中央表示電極に隣接する二本の表示電極を隣接表示電極とした場合、維持期間に、中央表示電極に一定電位の電圧を印加しながら、その間に二本の隣接表示電極に対して立上りと立下りのタイミングが同じで、かつ波高値がほぼ等しいパルス状の電圧をそれぞれ印加することからなるプラズマディスプレイパネルの駆動方法である。
【００１２】
本発明によれば、任意の一本の表示電極を中央表示電極とし、その中央表示電極に隣接する二本の表示電極を隣接表示電極とした場合、維持期間に、中央表示電極に一定電位の電圧を印加しながら、その間に二本の隣接表示電極に対して立上りと立下りのタイミングが同じで、かつ波高値がほぼ等しいパルス状の電圧をそれぞれ印加する。これにより、二本の隣接表示電極に対して印加される電圧による電界のバランスがとれ、中央表示電極には隣接表示電極の影響が及ばない。したがって、維持放電の際に、オフセット波形を印加したとしても、隣接する電極に電圧波形の乱れが発生せず、その結果、誤放電、誤表示の発生が防止される。
【００１３】
【発明の実施の形態】
本発明において、基板としては、ガラス、石英、セラミック等の基板や、これらの基板上に、電極、絶縁膜、誘電体層、保護膜等の所望の構成物を形成した基板が含まれる。
【００１４】
表示電極および選択電極は、当該分野で公知の各種の材料と方法を用いて形成することができる。表示電極および選択電極に用いられる材料としては、例えば、ＩＴＯ、ＳｎＯ２などの透明な導電性材料や、Ａｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｒなどの金属の導電性材料が挙げられる。表示電極および選択電極の形成方法としては、当該分野で公知の各種の方法を適用することができる。たとえば、印刷などの厚膜形成技術を用いて形成してもよいし、物理的堆積法または化学的堆積法からなる薄膜形成技術を用いて形成してもよい。厚膜形成技術としては、スクリーン印刷法などが挙げられる。薄膜形成技術の内、物理的堆積法としては、蒸着法やスパッタ法などが挙げられる。化学的堆積方法としては、熱ＣＶＤ法や光ＣＶＤ法、あるいはプラズマＣＶＤ法などが挙げられる。
【００１５】
本発明においては、一対の基板間に平行に設けられた複数の表示電極の内、任意の一本の表示電極を中央表示電極とし、その中央表示電極に隣接する二本の表示電極を隣接表示電極とした場合、維持期間に、中央表示電極に一定電位の電圧を印加しながら、その間に二本の隣接表示電極に対して立上りと立下りのタイミングが同じで、かつ波高値がほぼ等しいパルス状の電圧をそれぞれ印加する。
【００１６】
上記駆動方法においては、中央表示電極を走査に用いられる電極つまりＹ電極とし、二本の隣接表示電極を走査に用いられない電極つまりＸ電極としてもよい。また、その逆に、中央表示電極を走査に用いられない電極つまりＸ電極とし、二本の隣接表示電極を走査に用いられる電極つまりＹ電極としてもよい。
【００１７】
中央表示電極に印加する一定電位の電圧は、ゼロ電位とすることが望ましいが、印加される電圧パルスの少なくとも立上りから立下りまでの期間ゼロ電位に維持されていればよい。
【００１８】
二本の隣接表示電極に印加される電圧は、プラス極性で同じ振幅を持った電圧パルスであってもよく、また、互いに逆極性で同じ振幅を持った電圧パルスであってもよい。互いに逆極性で同じ振幅を持った電圧パルスを印加する場合、それらの電圧パルスは、それぞれマイナス極性からプラス極性に、またはプラス極性からマイナス極性に移行される電圧パルスであってもよい。
【００１９】
また、二本の隣接表示電極に印加される電圧パルスは、矩形波形の電圧パルスにオフセット電圧を重畳した電圧パルスとしてもよい。
【００２０】
以下、図面に示す実施の形態に基づいて本発明を詳述する。なお、本発明はこれによって限定されるものではなく、各種の変形が可能である。
【００２１】
図１は本発明の駆動方法を適用するＰＤＰの構成を示す部分分解斜視図である。このＰＤＰはカラー表示用のＡＣ型３電極面放電形式のＰＤＰである。
【００２２】
本ＰＤＰは、前面側（表示面側）の基板１１を含む前面側のパネルアセンブリと、背面側の基板２１を含む背面側のパネルアセンブリから構成されている。前面側の基板１１と背面側の基板２１としては、ガラス基板、石英基板、セラミック基板等を使用することができる。
【００２３】
前面側の基板１１の内側面には、水平方向に表示電極Ｘと表示電極Ｙが等間隔に形成されている。表示電極Ｘと表示電極Ｙの間、および表示電極Ｙと表示電極Ｘの間の、全てのラインが表示ラインＬとなる。各表示電極Ｘ、Ｙは、ＩＴＯ、ＳｎＯ２などの幅の広い透明電極１２と、例えばＡｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｒ及びそれらの積層体（例えばＣｒ／Ｃｕ／Ｃｒの積層構造）等からなる金属製の幅の狭いバス電極１３から構成されている。表示電極Ｘ、Ｙは、Ａｇ、Ａｕについてはスクリーン印刷のような厚膜形成技術を用い、その他については蒸着法、スパッタ法等の薄膜形成技術とエッチング技術を用いることにより、所望の本数、厚さ、幅及び間隔で形成することができる。
【００２４】
表示電極Ｘ、Ｙの上には、表示電極Ｘ、Ｙを覆うように交流（ＡＣ）駆動用の誘電体層１７が形成されている。誘電体層１７は、低融点ガラスペーストを、前面側の基板１１上にスクリーン印刷法で塗布し、焼成することにより形成している。
【００２５】
誘電体層１７の上には、表示の際の放電により生じるイオンの衝突による損傷から誘電体層１７を保護するための保護膜１８が形成されている。この保護膜は、例えば、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ等からなる。
【００２６】
背面側の基板２１の内側面には、平面的にみて表示電極Ｘ、Ｙと交差する方向に複数のアドレス電極Ｓが形成され、そのアドレス電極Ｓを覆って誘電体層２４が形成されている。アドレス電極Ｓは、スキャン用の表示電極との交差部で発光セルを選択するためのアドレス放電を発生させるものであり、Ｃｒ／Ｃｕ／Ｃｒの３層構造で形成されている。このアドレス電極Ｓは、その他に、例えばＡｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｒ等で形成することもできる。アドレス電極Ｓも、表示電極Ｘ、Ｙと同様に、Ａｇ、Ａｕについてはスクリーン印刷のような厚膜形成技術を用い、その他については蒸着法、スパッタ法等の薄膜形成技術とエッチング技術を用いることにより、所望の本数、厚さ、幅及び間隔で形成することができる。誘電体層２４は、誘電体層１７と同じ材料、同じ方法を用いて形成することができる。
【００２７】
隣接するアドレス電極Ｓとアドレス電極Ｓとの間の誘電体層２４上には、複数の隔壁２９が形成されている。隔壁２９は、サンドブラスト法、印刷法、フォトエッチング法等により形成することができる。例えば、サンドブラスト法では、低融点ガラスフリット、バインダー樹脂、溶媒等からなるガラスペーストを誘電体層２４上に塗布して乾燥させた後、そのガラスペースト層上に隔壁パターンの開口を有する切削マスクを設けた状態で切削粒子を吹きつけて、マスクの開口に露出したガラスペースト層を切削し、さらに焼成することにより形成する。また、フォトエッチング法では、切削粒子で切削することに代えて、バインダー樹脂に感光性の樹脂を使用し、マスクを用いた露光及び現像の後、焼成することにより形成する。
【００２８】
隔壁２９の側面及び隔壁間の誘電体層２４上には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の蛍光体層２８Ｒ、２８Ｇ、２８Ｂが形成されている。蛍光体層２８Ｒ、２８Ｇ、２８Ｂは、蛍光体粉末とバインダー樹脂と溶媒とを含む蛍光体ペーストを隔壁２９間の凹溝状の放電空間内にスクリーン印刷、又はディスペンサーを用いた方法などで塗布し、これを各色毎に繰り返した後、焼成することにより形成している。この蛍光体層２８Ｒ、２８Ｇ、２８Ｂは、蛍光体粉末と感光性材料とバインダー樹脂とを含むシート状の蛍光体層材料（いわゆるグリーンシート）を使用し、フォトリソグラフィー技術で形成することもできる。この場合、所望の色のシートを基板上の表示領域全面に貼り付けて、露光、現像を行い、これを各色毎に繰り返すことで、対応する隔壁間に各色の蛍光体層を形成することができる。
【００２９】
ＰＤＰは、上記した前面側のパネルアセンブリと背面側のパネルアセンブリとを、表示電極Ｘ、Ｙとアドレス電極Ｓとが交差するように対向配置し、周囲を封止し、隔壁２９で囲まれた放電空間３０に放電ガスを充填することにより作製されている。このＰＤＰでは、表示電極Ｘ、Ｙとアドレス電極Ｓとの交差部の放電空間３０が表示の最小単位である１つのセル領域（単位発光領域）となる。１画素はＲ、Ｇ、Ｂの３つのセルで構成される。
【００３０】
画面表示においては、１フレームを複数のサブフィールドで構成するとともに、各サブフィールドを、発光させるべきセルを選択するアドレス期間と、選択したセルを発光させる維持期間とで構成する。
【００３１】
そして、アドレス期間にはＹ電極を順次走査して発光させるべきセル内に壁電荷を蓄積し、維持期間には全てのセルの表示電極間にパルス状の電圧を印加して画面表示を行う。具体的には、まず、アドレス期間においては、Ｙ電極群をスキャン電極として用いて、順次スキャン電圧を印加してゆき、その間に所望のアドレス電極Ｓにアドレス電圧を印加し、選択されたアドレス電極ＳとＹ電極との間でアドレス放電を発生させることで発光すべきセルを選択する。この発光セル対応の誘電体層上には壁電荷が形成されるので、次に、Ｙ電極群とＸ電極群との間に交互にサスティン電圧を印加して、当該壁電荷の蓄積されたセルにおいて再び放電（維持放電または表示放電と呼称）を発生させることで、セルを発光させる。このセルの発光は、表示放電によって発生された紫外線で蛍光体を励起して、蛍光体から所望の色の可視光を発生させることにより行われる。
【００３２】
図２は本発明の駆動方法の原理を示す説明図である。この図は、行方向に３本連続した任意の表示電極の維持期間中における電圧を示したものである。以下では、説明を容易にするために、表示電極を行電極または単に電極として記す。
【００３３】
図示した第１の行電極Ａ、第２の行電極Ｂ、第３の行電極Ｃは、行電極Ｂを中心に行電極Ａと行電極Ｃが線対称となっている。
【００３４】
本駆動方法においては、維持期間中に、行電極Ｂを一定電圧に維持する。そして、行電極Ａにプラス方向の維持電圧パルスとそれに重畳するオフセット電圧パルスを印加する。そして、それと同時に、行電極Ｃに行電極Ａと逆極性、つまりマイナス方向の維持電圧パルスとそれに重畳するオフセット電圧パルスを印加する。このように、行電極Ｃには、行電極Ａの電位をＶａとし、行電極Ｃの電位をＶｃとした場合に、Ｖａ＋Ｖｃ＝一定電圧となるマイナス方向の維持電圧パルスとオフセット電圧パルスを印加する。
【００３５】
このとき、電極Ｂは、電極Ａによって引き起こされるプラス方向に引っ張る電界（図中Ｑ１で示す）と電極Ｃによって引き起こされるマイナス方向に引っ張る電界（図中Ｑ２で示す）が打ち消しあって電圧が安定し、電圧の乱れが生じない。
【００３６】
なお、図ではオフセット電圧パルスが重畳された場合を示しているが、オフセット電圧パルスがない場合でも同様の効果がある。
【００３７】
図３６に示した公知の駆動波形は、本発明の駆動波形と一致する部分もあるが、目的が放電時の電流低減、電磁波放射対策であり、波形の乱れを防止するという本発明の趣旨とは一致せず、放電がない場合の効果については考慮されていない。本発明は放電の有無に関わりなく効果が認められる。
【００３８】
実施形態１
図３は実施形態１の駆動方法を適用するＰＤＰの構成を示す説明図である。この図はＰＤＰを平面的に見た状態を示している。
このＰＤＰは、隔壁２９が蛇行状に形成され、三角形に配置されたＲ，Ｇ，Ｂの３つのセルで１つの画素を構成するデルタ配置のＰＤＰである。Ｒ，Ｇ，Ｂの各セルはほぼ六角形のハニカム構造となっている。
【００３９】
表示電極は、Ｘ電極、Ｙ電極ともに透明電極１２とバス電極１３で形成されているが、透明電極１２はセルの対応部分のみに形成されている。Ｘ電極とＹ電極は等間隔に配置され、Ｘ電極とＹ電極間、およびＹ電極とＸ電極間のすべての透明電極どうしで面放電が可能な構成となっている。
【００４０】
図４および図５はＰＤＰの駆動装置を示している。図４はＰＤＰを裏面から見た駆動装置の配置図、図５は駆動装置のブロック図である。
本駆動装置は、ＰＤＰの裏面に配置され、Ｘ側駆動回路３１、Ｙ側駆動回路３２、アドレス側駆動回路３３、制御回路３４、および電源回路３５から構成されている。
【００４１】
本駆動装置は、Ｙ側（表示電極のＹ電極側）をグランド電位に保つ１個のスイッチ３２ａと、Ｘ側（表示電極のＸ電極側）に電圧を印加する２個のサステナ３１ａ，３１ｂを含んでいる。サステナとは、維持電圧（サスティン電圧）を印加する回路である。
【００４２】
Ｘ側のサステナ３１ａは、Ｘ電極の奇数行と接続されており、Ｖｗ回路１とＶｘ回路１から電圧Ｖｗと電圧Ｖｘの供給を受ける。Ｘ側のサステナ３１ｂは、Ｘ電極の偶数行と接続されており、Ｖｗ回路２とＶｘ回路２から電圧Ｖｗと電圧Ｖｘの供給を受ける。Ｘ側の２個のサステナ３１ａ，３１ｂはそれぞれ異なったパルスを印加するため独立に駆動される。
【００４３】
Ｙ側をグランド電位に保つスイッチ３２ａは、スキャンドライバ３２ｂを介してＹ電極に接続されている。スキャンドライバ３２ｂは、Ｖｓｃ回路とＶｙ回路から電圧Ｖｓｃと電圧Ｖｙの供給を受ける。
【００４４】
図６にＸ側駆動回路の詳細を示す。
Ｘ側駆動回路３１は、独立に動かすことができる奇数行用のＸ１駆動回路３１１と、偶数行用のＸ２駆動回路３１２からなる。各駆動回路は、それぞれ２Ｖｓへの引き上げ回路と０（Ｖ）への引き下げ回路からなるサステナと、Ｖｘへの引き上げ回路、Ｖｗへの引き上げ回路から構成される。
【００４５】
図７にＹ側駆動回路の詳細を示す。
Ｙ側駆動回路３２は、スキャン時に各Ｙ電極のＯＮ／ＯＦＦを制御するためのスキャンドライバと、Ｖｓｃへの引き上げ回路およびＶｙへの引き下げ回路と、０（Ｖ）への引き上げ回路および引き下げ用ダイオードから構成される。
【００４６】
図８にアドレス側駆動回路の詳細を示す。
アドレスドライバ３３は、各アドレス電極のＯＮ／ＯＦＦを制御するためのアドレスドライバから形成される。
【００４７】
図９は本実施形態におけるタイムチャートである。
画面の表示に際しては、維持期間の長さが異なる８つのサブフィールドで１つのフレームを構成する。１つのフレームは１枚の絵を構成し、１秒間に６０枚のフレームが連続することでＴＶ動画が形成される。
【００４８】
各サブフィールドは、セル内の電荷を初期化するリセット期間と、発光させるべきセルを選択するアドレス期間と、選択されたセルを発光させる維持期間で構成される。
【００４９】
図１０は各表示電極の１つのサブフィールドにおける駆動電圧波形を示した図である。
１つのサブフィールドは、リセット期間、アドレス期間、維持期間より構成される。印加される電圧の例としては、例えば、Ｖｗ＝４００（Ｖ）、Ｖｘ＝８０（Ｖ）、Ｖｙ＝−１２０（Ｖ）、Ｖｓｃ＝−６０（Ｖ）、Ｖａｄｄ＝６０（Ｖ）、Ｖｓ＝１８０（Ｖ）が挙げられる。
【００５０】
維持期間の時間ｂにおいては、Ｙ電極は電圧が０（Ｖ）で一定である。また、Ｘ電極は奇数行の電圧が２Ｖｓから０（Ｖ）に変動するのと同時に、偶数行の電圧が０（Ｖ）から２Ｖｓに変動する。Ｘ電極の奇数行の電圧をＶａ、Ｘ電極の偶数行の電圧をＶｃ、Ｙ電極の電圧をＶｂとすると、Ｖｂ＝一定、Ｖａ＋Ｖｃ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００５１】
時間ｃにおいては、Ｙ電極は電圧が０（Ｖ）で一定である。また、Ｘ電極は奇数行の電圧が０（Ｖ）から２Ｖｓに変動するのと同時に、偶数行の電圧が２Ｖｓから０（Ｖ）に変動する。この場合も、Ｖｂ＝一定、Ｖａ＋Ｖｃ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００５２】
本実施形態では、維持期間の最初の時間ａと、最後の時間ｄの時点では、Ｖａ＋Ｖｃ＝一定という条件を満たさないが、その他の維持期間については、Ｖａ＋Ｖｃ＝一定という条件を満たす。これによりＹ電極の電圧の乱れを抑制する効果がある。
【００５３】
実施形態２
図１１は実施形態２の駆動方法を適用するＰＤＰの構成を示す説明図である。
このＰＤＰは、隔壁２９が直線状に形成され、横方向に直線的に配置されたＲ，Ｇ，Ｂの３つのセルで１つの画素を構成するＰＤＰである。Ｒ，Ｇ，Ｂの各セルはほぼ四角形となっている。
【００５４】
表示電極は、Ｘ電極、Ｙ電極ともに透明電極１２とバス電極１３で形成されており、透明電極１２はバス電極１３の全体に形成されている。Ｘ電極とＹ電極はペアで配置され、Ｘ電極とＹ電極間の透明電極どうしで面放電が可能な構成となっている。ペアとなるＸ，Ｙ電極とＸ，Ｙ電極との間は非放電領域となる。
【００５５】
図１２は駆動装置のブロック図である。
本駆動装置は、Ｙ側をグランド電位に保つ１個のスイッチ４２ａと、Ｘ側に電圧を印加する２個のサステナ４１ａ，４１ｂを含んでいる。
Ｘ側のサステナ４１ａは、Ｘ電極の奇数行と接続されており、Ｖｗ回路１とＶｘ回路１から電圧Ｖｗと電圧Ｖｘの供給を受ける。Ｘ側のサステナ４１ｂは、Ｘ電極の偶数行と接続されており、Ｖｗ回路２とＶｘ回路２から電圧Ｖｗと電圧Ｖｘの供給を受ける。
【００５６】
Ｙ側をグランド電位に保つスイッチ４２ａは、スキャンドライバ４２ｂを介してＹ電極に接続されている。スキャンドライバ４２ｂは、Ｖｓｃ回路とＶｙ回路から電圧Ｖｓｃと電圧Ｖｙの供給を受ける。
【００５７】
図１３にＸ側駆動回路の詳細を示す。
Ｘ側駆動回路４１は、独立に動かすことができる奇数行用のＸ１駆動回路４１１と、偶数行用のＸ２駆動回路４１２からなる。Ｘ１駆動回路４１１は、２Ｖｓへの引き上げ回路と０（Ｖ）への引き下げ回路からなるサステナと、Ｖｘへの引き上げ回路、Ｖｗへの引き上げ回路から構成される。Ｘ２駆動回路４１２は、−２Ｖｓへの引き下げ回路と０（Ｖ）への引き上げ回路からなるサステナと、Ｖｘへの引き上げ回路、Ｖｗへの引き上げ回路、０（Ｖ）への引き下げ回路から構成される。
【００５８】
Ｙ側駆動回路４２は図７に示した実施形態１の回路と同じ構成である。アドレス側駆動回路４３も図８に示した実施形態１の回路と同じ構成である。また、タイムチャートも図９に示した実施形態１と同じである。
【００５９】
図１４は各表示電極の１つのサブフィールドにおける駆動電圧波形を示した図である。
１つのサブフィールドは、リセット期間、アドレス期間、維持期間より構成される。印加される電圧の例としては、例えば、Ｖｗ＝４００（Ｖ）、Ｖｘ＝８０（Ｖ）、Ｖｙ＝−１２０（Ｖ）、Ｖｓｃ＝−６０（Ｖ）、Ｖａｄｄ＝６０（Ｖ）、Ｖｓ＝１８０（Ｖ）が挙げられる。
【００６０】
維持期間の時間ａにおいては、Ｙ電極は電圧が０（Ｖ）で一定である。また、Ｘ電極は奇数行の電圧が０（Ｖ）から２Ｖｓに変動するのと同時に、偶数行の電圧が０（Ｖ）から−２Ｖｓに変動する。Ｘ電極の奇数行の電圧をＶａ、Ｘ電極の偶数行の電圧をＶｃ、Ｙ電極の電圧をＶｂとすると、Ｖｂ＝一定、Ｖａ＋Ｖｃ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００６１】
時間ｂにおいては、Ｙ電極は電圧が０（Ｖ）で一定である。また、Ｘ電極は奇数行の電圧が２Ｖｓから０（Ｖ）に変動するのと同時に、偶数行の電圧が−２Ｖｓから０（Ｖ）に変動する。この場合も、Ｖｂ＝一定、Ｖａ＋Ｖｃ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００６２】
本実施形態では、実施形態１と比較し、全ての維持期間中で、Ｖｂ＝一定、Ｖａ＋Ｖｃ＝一定という条件を満たす。これによりＹ電極の電圧の乱れを抑制する効果がある。
【００６３】
図１１で示した構成のＰＤＰを駆動する場合、奇数行目と偶数行目で電極間の容量が異なるため、この図のような波形を印加しても、電界が完全に打ち消されない場合があるが、従来例より軽減されるため、電圧の乱れに対して効果がある。
【００６４】
実施形態３
図１５は実施形態３の駆動方法を適用するＰＤＰの構成を示す説明図である。
このＰＤＰは、図１１で示したＰＤＰと比較し、最終行にダミーのＸ電極Ｘｎ＋１を追加している。このｎ＋１行目のＸ電極は、透明電極を形成しておらず、Ｙｎ電極とＸｎ＋１電極間で放電が発生しないようになっている。
【００６５】
本実施形態の駆動装置の構成は、図１２に示した実施形態２と同じである。
図１６にＸ側駆動回路の詳細を示す。
【００６６】
Ｘ側駆動回路は、独立に動かすことができる奇数行用のＸ１駆動回路５１１と、偶数行用のＸ２駆動回路５１２からなる。Ｘ１駆動回路５１１は、Ｖｓへの引き上げ回路、−Ｖｓへの引き下げ回路、０（Ｖ）への引き上げ回路、０（Ｖ）への引き下げ回路からなるサステナと、Ｖｘへの引き上げ回路、Ｖｗへの引き上げ回路から構成される。Ｘ２駆動回路５１２もＸ１駆動回路５１１と同様の構成をとる。
【００６７】
Ｙ側駆動回路は図７に示した実施形態１の回路と同じ構成である。アドレス側駆動回路も図８に示した実施形態１の回路と同じ構成である。また、タイムチャートも図９に示した実施形態１と同じである。
【００６８】
図１７は各表示電極の１つのサブフィールドにおける駆動電圧波形を示した図である。
１つのサブフィールドは、リセット期間、アドレス期間、維持期間より構成される。印加される電圧の例としては、例えば、Ｖｗ＝４００（Ｖ）、Ｖｘ＝８０（Ｖ）、Ｖｙ＝−１２０（Ｖ）、Ｖｓｃ＝−６０（Ｖ）、Ｖａｄｄ＝６０（Ｖ）、Ｖｓ＝１８０（Ｖ）が挙げられる。
【００６９】
維持期間の時間ａにおいては、Ｙ電極は電圧が０（Ｖ）で一定である。また、Ｘ電極は奇数行の電圧が−ＶｓからＶｓに変動するのと同時に、偶数行の電圧がＶｓから−Ｖｓに変動する。Ｘ電極の奇数行の電圧をＶａ、Ｘ電極の偶数行の電圧をＶｃ、Ｙ電極の電圧をＶｂとすると、Ｖｂ＝一定、Ｖａ＋Ｖｃ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００７０】
時間ｂにおいては、Ｙ電極は電圧が０（Ｖ）で一定である。また、Ｘ電極は奇数行の電圧がＶｓから−Ｖｓに変動するのと同時に、偶数行の電圧が−ＶｓからＶｓに変動する。この場合も、Ｖｂ＝一定、Ｖａ＋Ｖｃ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００７１】
本実施形態では、全ての維持期間中で、Ｖｂ＝一定、Ｖａ＋Ｖｃ＝一定の条件を満たす。これによりＹ電極の電圧の乱れを抑制する効果がある。
【００７２】
実施形態４
図１８は実施形態４の駆動方法を適用するＰＤＰの構成を示す説明図である。
このＰＤＰは、隔壁２９が直線状に形成され、横方向に直線的に配置されたＲ，Ｇ，Ｂの３つのセルで１つの画素を構成するＰＤＰである。Ｒ，Ｇ，Ｂの各セルはほぼ四角形となっている。
【００７３】
表示電極は、Ｘ電極、Ｙ電極ともに透明電極１２とバス電極１３で形成されているが、透明電極１２はセルの対応部分のみに形成されている。Ｘ電極とＹ電極は等間隔に配置され、Ｘ電極とＹ電極間、およびＹ電極とＸ電極間のすべての透明電極どうしで面放電が可能な構成となっている。
【００７４】
図１９は駆動装置のブロック図である。
本駆動装置は、Ｘ側、Ｙ側それぞれ２つのサステナ６１ａ，６１ｂ，６２ａ，６２ｂから構成される。Ｙ側については、一方のサステナ６２ａはプラス維持電圧専用であり、他方のサステナ６２ｂはマイナス維持電圧専用である。サステナ６２ａは、スキャンドライバ６２ｃを介して奇数行のＹ電極に接続されている。サステナ６２ｂは、スキャンドライバ６２ｄを介して偶数行のＹ電極に接続されている。
【００７５】
図２０にＸ側駆動回路の詳細を示す。
Ｘ側駆動回路６１は、独立に動かすことができる奇数行用のＸ１駆動回路６１１と、偶数行用のＸ２駆動回路６１２からなる。Ｘ１駆動回路６１１は、Ｖｓへの引き上げ回路、−Ｖｓへの引き下げ回路、０（Ｖ）への引き上げ回路、０（Ｖ）への引き下げ回路からなるサステナと、Ｖｘへの引き上げ回路、Ｖｗへの引き上げ回路から構成され、Ｘ電極の奇数行に接続される。Ｘ２駆動回路６１２は、Ｘ１駆動回路６１１と同様の構成をとり、Ｘ電極の偶数行に接続される。
【００７６】
図２１および図２２にＹ側駆動回路の詳細を示す。
Ｙ側駆動回路６２は、独立に動かすことができる奇数行用のＹ１駆動回路（図２１参照）と、偶数行用のＹ２駆動回路（図２２参照）からなる。Ｙ１駆動回路は、Ｖｓへの引き上げ回路、０（Ｖ）への引き下げ回路からなるサステナと、０（Ｖ）への引き上げ回路、Ｖｓｃへの引き上げ回路、Ｖｙへの引き下げ回路およびスキャンドライバから構成され、Ｙ電極の奇数行に接続される。Ｙ２駆動回路は、−Ｖｓへの引き下げ回路、０（Ｖ）への引き上げ回路からなるサステナと、０（Ｖ）への引き下げ回路、Ｖｓｃへの引き上げ回路、Ｖｙへの引き下げ回路およびスキャンドライバから構成され、Ｙ電極の奇数行に接続される。
アドレス側駆動回路は図８に示した実施形態１の回路と同じ構成である。
【００７７】
図２３は本実施形態におけるタイムチャートである。
画面の表示に際しては、維持期間の長さが異なる８つのサブフィールドで奇数（ＯＤＤ）フィールドと偶数（ＥＶＥＮ）フィールドを構成する。奇数表示ラインを表示する奇数フィールドと偶数表示ラインを表示する偶数フィールドの組み合わせで１フレームが形成され、１秒間に３０枚のフレームが連続することでインターレースのＴＶ動画が形成される。
【００７８】
図２４は各表示電極の奇数サブフィールドにおける駆動電圧波形を示した図である。
印加される電圧の例としては、例えば、Ｖｗ＝４００（Ｖ）、Ｖｘ＝８０（Ｖ）、Ｖｙ＝−１２０（Ｖ）、Ｖｓｃ＝−６０（Ｖ）、Ｖａｄｄ＝６０（Ｖ）、Ｖｓ＝１８０（Ｖ）が挙げられる。
【００７９】
奇数サブフィールドでの維持期間の時間ａにおいては、Ｙ電極は電圧が０（Ｖ）で一定である。また、Ｘ電極は奇数行の電圧が０（Ｖ）から−Ｖｓに変動するのと同時に、偶数行の電圧が０（Ｖ）からＶｓに変動する。Ｘ電極の奇数行の電圧をＶａ、Ｘ電極の偶数行の電圧をＶｃ、Ｙ電極の電圧をＶｂとすると、Ｖｂ＝一定、Ｖａ＋Ｖｃ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００８０】
時間ｂにおいては、Ｘ電極は奇数行の電圧が０（Ｖ）、偶数行の電圧が０（Ｖ）で一定である。また、Ｙ電極は奇数行の電圧が０（Ｖ）からＶｓに変動するのと同時に、偶数行の電圧が０（Ｖ）から−Ｖｓに変動する。Ｙ電極の奇数行の電圧をＶｂ、Ｙ電極の偶数行の電圧をＶｄ、Ｘ電極の電圧をＶｃとすると、Ｖｃ＝一定、Ｖｂ＋Ｖｄ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００８１】
図２５は各表示電極の偶数サブフィールドにおける駆動電圧波形を示した図である。
偶数サブフィールドでの維持期間の時間ａにおいては、Ｙ電極は電圧が０（Ｖ）で一定である。また、Ｘ電極は奇数行の電圧が０（Ｖ）からＶｓに変動するのと同時に、偶数行の電圧が０（Ｖ）から−Ｖｓに変動する。Ｘ電極の奇数行の電圧をＶａ、Ｘ電極の偶数行の電圧をＶｃ、Ｙ電極の電圧をＶｂとすると、Ｖｂ＝一定、Ｖａ＋Ｖｃ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００８２】
時間ｂにおいては、Ｘ電極は奇数行の電圧が０（Ｖ）、偶数行の電圧が０（Ｖ）で一定である。また、Ｙ電極は奇数行の電圧が０（Ｖ）からＶｓに変動するのと同時に、偶数行の電圧が０（Ｖ）から−Ｖｓに変動する。Ｙ電極の奇数行の電圧をＶｂ、Ｙ電極の偶数行の電圧をＶｄ、Ｘ電極の電圧をＶｃとすると、Ｖｃ＝一定、Ｖｂ＋Ｖｄ＝一定の条件を保ったまま、維持電圧パルスが印加される。
本実施形態では、全ての維持期間中で、Ｖｂ＝一定、Ｖａ＋Ｖｃ＝一定の条件、またはＶｃ＝一定、Ｖｂ＋Ｖｄ＝一定の条件を満たす。これにより電極の電圧の乱れを抑制する効果がある。
【００８３】
実施形態５
本実施形態におけるＰＤＰの構成は図１１と同じである。また、駆動装置の構成は図５と同じである。
【００８４】
図２６にＸ側駆動回路の詳細を示す。
Ｘ側駆動回路は、独立に動かすことができるＸ１駆動回路７１１と、Ｘ２駆動回路７１２からなる。Ｘ１駆動回路７１１は、２Ｖｓへの引き上げ回路と０（Ｖ）への引き下げ回路からなるサステナと、Ｖｘへの引き上げ回路、Ｖｗへの引き上げ回路、Ｖｏへの引き上げ回路、２Ｖｓへの引き下げ回路から構成される。Ｘ２駆動回路７１２は、−２Ｖｓへの引き下げ回路と０（Ｖ）への引き上げ回路からなるサステナと、Ｖｘへの引き上げ回路、Ｖｗへの引き上げ回路、０（Ｖ）への引き下げ回路、−Ｖｏへの引き下げ回路、−２Ｖｓへの引き上げ回路からから構成される。
【００８５】
Ｙ側駆動回路は図７に示した実施形態１の回路と同じ構成であり、アドレス側駆動回路も図８に示した実施形態１の回路と同じ構成である。また、タイムチャートも図９に示した実施形態１と同じである。
【００８６】
図２７は各表示電極の１つのサブフィールドにおける駆動電圧波形を示した図である。
１つのサブフィールドは、リセット期間、アドレス期間、維持期間より構成される。印加される電圧の例としては、例えば、Ｖｗ＝４００（Ｖ）、Ｖｘ＝８０（Ｖ）、Ｖｙ＝−１２０（Ｖ）、Ｖｓｃ＝−６０（Ｖ）、Ｖａｄｄ＝６０（Ｖ）、Ｖｓ＝１８０（Ｖ）が挙げられる。
【００８７】
維持期間の時間ａにおいては、Ｙ電極は電圧が０（Ｖ）で一定である。また、Ｘ電極は奇数行の電圧が０（Ｖ）からＶｏに変動するのと同時に、偶数行の電圧が０（Ｖ）から−Ｖｏに変動する。Ｘ電極の奇数行の電圧をＶａ、Ｘ電極の偶数行の電圧をＶｃ、Ｙ電極の電圧をＶｂとすると、Ｖｂ＝一定、Ｖａ＋Ｖｃ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００８８】
時間ｂにおいては、Ｙ電極は電圧が０（Ｖ）で一定である。また、Ｘ電極は奇数行の電圧が２Ｖｓから０（Ｖ）に変動するのと同時に、偶数行の電圧が−２Ｖｓから０（Ｖ）に変動する。この場合も、Ｖｂ＝一定、Ｖａ＋Ｖｃ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００８９】
本実施形態では、実施形態１と比較し、全ての維持期間中で、Ｖｂ＝一定、Ｖａ＋Ｖｃ＝一定の条件を満たす。これによりＹ電極の電圧の乱れを抑制する効果がある。
【００９０】
実施形態６
本実施形態におけるＰＤＰの構成は図１と同じである。
図２８は駆動装置のブロック図である。
本駆動装置は、Ｘ側、Ｙ側それぞれ２つのサステナ８１ａ，８１ｂ，８２ａ，８２ｂから形成される。サステナ８２ａは、スキャンドライバ８２ｃを介して奇数行のＹ電極に接続されている。サステナ８２ｂは、スキャンドライバ８２ｄを介して偶数行のＹ電極に接続されている。
【００９１】
図２９にＸ側駆動回路の詳細を示す。
Ｘ側駆動回路８１は、独立に動かすことができる奇数行用のＸ１駆動回路８１１と、偶数行用のＸ２駆動回路８１２からなる。Ｘ１駆動回路８１１は、Ｖｓへの引き上げ回路、−Ｖｓへの引き下げ回路、０（Ｖ）への引き上げ回路、０（Ｖ）への引き下げ回路からなるサステナと、Ｖｏへの引き上げ回路、−Ｖｏへの引き下げ回路、Ｖｓへの引き下げ回路、−Ｖｓへの引き上げ回路、Ｖｘへの引き上げ回路、Ｖｗへの引き上げ回路から構成され、Ｘ電極の奇数行に接続される。Ｘ２駆動回路８１２は、Ｘ１駆動回路８１１と同様の構成をとり、Ｘ電極の偶数行に接続される。
【００９２】
図３０および図３１にＹ側駆動回路の詳細を示す。
Ｙ側駆動回路８２は、独立に動かすことができる奇数行用のＹ１駆動回路（図３０参照）と、偶数行用のＹ２駆動回路（図３１参照）からなる。Ｙ１駆動回路は、Ｖｓへの引き上げ回路、−Ｖｓへの引き下げ回路、０（Ｖ）への引き上げ回路、０（Ｖ）への引き下げ回路からなるサステナと、Ｖｏへの引き上げ回路、−Ｖｏへの引き下げ回路、Ｖｓへの引き下げ回路、−Ｖｓへの引き上げ回路、Ｖｓｃへの引き上げ回路、Ｖｙへの引き下げ回路およびスキャンドライバから構成され、Ｙ電極の奇数行に接続される。Ｙ２駆動回路はＹ１駆動回路と同様の構成をとり、Ｙ電極の偶数行に接続される。
【００９３】
アドレス側駆動回路は図８に示した実施形態１の回路と同じ構成である。また、タイムチャートも図９に示した実施形態１と同じである。
【００９４】
図３２は各表示電極の１つのサブフィールドにおける駆動電圧波形を示した図である。
印加される電圧の例としては、例えば、Ｖｗ＝４００（Ｖ）、Ｖｘ＝８０（Ｖ）、Ｖｙ＝−１２０（Ｖ）、Ｖｓｃ＝−６０（Ｖ）、Ｖａｄｄ＝６０（Ｖ）、Ｖｓ＝１８０（Ｖ）が挙げられる。
【００９５】
維持期間の時間ａにおいては、Ｙ電極は奇数行の電圧が−Ｖｓ、偶数行の電圧がＶｓで、両電圧を加えたものが０（Ｖ）で一定である。また、Ｘ電極は奇数行の電圧がＶｓから−Ｖｏに変動するのと同時に、偶数行の電圧が−ＶｓからＶｏに変動する。Ｘ電極の奇数行の電圧をＶａ、Ｘ電極の偶数行の電圧をＶｃ、Ｙ電極の奇数行の電圧をＶｂ、Ｙ電極の偶数行の電圧をＶｄとすると、Ｖａ＋Ｖｃ＝一定、Ｖｂ＋Ｖｄ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００９６】
時間ｂにおいては、Ｘ電極は奇数行の電圧が−Ｖｓ、偶数行の電圧がＶｓで、両電圧を加えたものが０（Ｖ）で一定である。また、Ｙ電極は奇数行の電圧が−ＶｓからＶｏに変動するのと同時に、偶数行の電圧がＶｓから−Ｖｏに変動する。この場合も、Ｖａ＋Ｖｃ＝一定、Ｖｂ＋Ｖｄ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００９７】
時間ｃにおいては、Ｙ電極は奇数行の電圧がＶｓ、偶数行の電圧が−Ｖｓで、両電圧を加えたものが０（Ｖ）で一定である。また、Ｘ電極は奇数行の電圧が−ＶｓからＶｏに変動するのと同時に、偶数行の電圧がＶｓから−Ｖｏに変動する。この場合も、Ｖａ＋Ｖｃ＝一定、Ｖｂ＋Ｖｄ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００９８】
時間ｄにおいては、Ｘ電極は奇数行の電圧がＶｓ、偶数行の電圧が−Ｖｓで、両電圧を加えたものが０（Ｖ）で一定である。また、Ｙ電極は奇数行の電圧がＶｓから−Ｖｏに変動するのと同時に、偶数行の電圧が−ＶｓからＶｏに変動する。この場合も、Ｖａ＋Ｖｃ＝一定、Ｖｂ＋Ｖｄ＝一定の条件を保ったまま、維持電圧パルスが印加される。
【００９９】
本実施形態では、全ての維持期間中で、Ｖａ＋Ｖｃ＝一定、Ｖｂ＋Ｖｄ＝一定の条件を満たしており、これにより電極の電圧の乱れを抑制する効果がある。
【０１００】
【発明の効果】
本発明によれば、任意の一本の表示電極を挟む二本の隣接表示電極に対し、立上りと立下りのタイミングが同じで、かつ波高値がほぼ等しいパルス状の電圧をそれぞれ印加するので、二本の隣接表示電極に生ずる電界が打ち消し合い、中央表示電極には隣接表示電極の影響が及ばない。したがって、維持放電の際に、オフセット波形を印加したとしても、隣接する電極に電圧波形の乱れが発生せず、その結果、誤放電、誤表示の発生を防止することができる。
【図面の簡単な説明】
【図１】本発明の駆動方法を適用するＰＤＰの構成を示す部分分解斜視図である。
【図２】本発明の駆動方法の原理を示す説明図である。
【図３】実施形態１の駆動方法を適用するＰＤＰの構成を示す説明図である。
【図４】実施形態１のＰＤＰを裏面から見た駆動装置の配置図である。
【図５】実施形態１の駆動装置のブロック図である。
【図６】実施形態１のＸ側駆動回路の詳細を示す説明図である。
【図７】実施形態１のＹ側駆動回路の詳細を示す説明図である。
【図８】実施形態１のアドレス側駆動回路の詳細を示す説明図である。
【図９】実施形態１におけるタイムチャートである。
【図１０】実施形態１の各表示電極の１つのサブフィールドにおける駆動電圧波形を示した図である。
【図１１】実施形態２の駆動方法を適用するＰＤＰの構成を示す説明図である。
【図１２】実施形態２の駆動装置のブロック図である。
【図１３】実施形態２のＸ側駆動回路の詳細を示す説明図である。
【図１４】実施形態２の各表示電極の１つのサブフィールドにおける駆動電圧波形を示した図である。
【図１５】実施形態３の駆動方法を適用するＰＤＰの構成を示す説明図である。
【図１６】実施形態３のＸ側駆動回路の詳細を示す説明図である。
【図１７】実施形態３の各表示電極の１つのサブフィールドにおける駆動電圧波形を示した図である。
【図１８】実施形態４の駆動方法を適用するＰＤＰの構成を示す説明図である。
【図１９】実施形態４の駆動装置のブロック図である。
【図２０】実施形態４のＸ側駆動回路の詳細を示す説明図である。
【図２１】実施形態４のＹ側駆動回路の詳細を示す説明図である。
【図２２】実施形態４のＹ側駆動回路の詳細を示す説明図である。
【図２３】実施形態４におけるタイムチャートである。
【図２４】実施形態４の各表示電極の奇数サブフィールドにおける駆動電圧波形を示した図である。
【図２５】実施形態４の各表示電極の偶数サブフィールドにおける駆動電圧波形を示した図である。
【図２６】実施形態５のＸ側駆動回路の詳細を示す説明図である。
【図２７】実施形態５の各表示電極の１つのサブフィールドにおける駆動電圧波形を示した図である。
【図２８】実施形態６の駆動装置のブロック図である。
【図２９】実施形態６のＸ側駆動回路の詳細を示す説明図である。
【図３０】実施形態６のＹ側駆動回路の詳細を示す説明図である。
【図３１】実施形態６のＹ側駆動回路の詳細を示す説明図である。
【図３２】実施形態６の各表示電極の１つのサブフィールドにおける駆動電圧波形を示した図である。
【図３３】従来の維持放電の際に印加する電圧波形を示す説明図である。
【図３４】従来の維持放電の際に印加するオフセット波形を示す説明図である。
【図３５】従来の駆動回路の役割を分離するために印加する電圧波形を示す説明図である。
【図３６】従来の放電時の電流低減、電磁波放射対策として印加する電圧波形を示す説明図である。
【図３７】従来の電極の電圧波形の乱れを示す説明図である。
【符号の説明】
１０ ＰＤＰ
１１ 前面側の基板
１２ 透明電極
１３ バス電極
１７，２４ 誘電体層
１８ 保護膜
２１ 背面側の基板
２８Ｒ，２８Ｇ，２８Ｂ 蛍光体層
２９ 隔壁
３０ 放電空間
３１，４１，６１，８１ Ｘ側駆動回路
３１１，４１１，５１１，６１１，７１１，８１１ Ｘ１駆動回路
３１２，４１２，５１２，６１２，７１２，８１２ Ｘ２駆動回路
３１ａ，３１ｂ，４１ａ，４１ｂ サステナ
３２，４２，６２，８２ Ｙ側駆動回路
３２ａ，４２ａ スイッチ
３２ｂ，４２ｂ スキャンドライバ
３３，４３，６３，８３ アドレス側駆動回路
３４ 制御回路
３５ 電源回路
４１ｃ 回収回路
Ｌ 表示ライン
Ｑ１，Ｑ２ 電界
Ｓ 信号電極
Ｘ，Ｙ 表示電極
Claims (9)
- 一対の基板間に複数の表示電極を平行に設けるとともに、表示電極と交差する方向に複数の選択用電極を設け、表示電極間の表示ラインと選択用電極との交差部をセルとして発光させるよう構成したプラズマディスプレイパネルを用い、画面表示の際には、１フレームを複数のサブフィールドで構成するとともに、各サブフィールドを、発光させるべきセルを選択するアドレス期間と、選択したセルを発光させる維持期間とで構成し、アドレス期間には表示電極を一本おきに走査して発光させるべきセル内に壁電荷を蓄積し、維持期間には全てのセルの表示電極間にパルス状の電圧を印加して画面表示を行うプラズマディスプレイパネルの駆動方法であって、
任意の一本の表示電極を中央表示電極とし、その中央表示電極に隣接する二本の表示電極を隣接表示電極とした場合、維持期間に、中央表示電極に一定電位の電圧を印加しながら、その間に二本の隣接表示電極に対して立上りと立下りのタイミングが同じで、かつ波高値がほぼ等しいパルス状の電圧をそれぞれ印加することからなるプラズマディスプレイパネルの駆動方法。 - 前記中央表示電極が走査に用いられる電極であり、前記二本の隣接表示電極が走査に用いられない電極である請求項１記載のプラズマディスプレイパネルの駆動方法。
- 前記中央表示電極に印加される一定電位の電圧がゼロ電位であり、前記二本の隣接表示電極に印加される電圧が、プラス極性で同じ振幅を持った電圧パルスである請求項２記載のプラズマディスプレイパネルの駆動方法。
- 前記中央表示電極に印加される一定電位の電圧がゼロ電位であり、前記二本の隣接表示電極に印加される電圧が、互いに逆極性で同じ振幅を持った電圧パルスである請求項２記載のプラズマディスプレイパネルの駆動方法。
- 前記二本の隣接表示電極に印加される互いに逆極性で同じ振幅を持った電圧パルスが、それぞれマイナス極性からプラス極性に、またはプラス極性からマイナス極性に移行される電圧パルスである請求項４記載のプラズマディスプレイパネルの駆動方法。
- 前記中央表示電極に印加される電圧は、前記二本の隣接表示電極に印加される電圧パルスの少なくとも立上りから立下りまでの期間ゼロ電位に維持され、前記二本の隣接表示電極に印加される電圧が、互いに逆極性で同じ振幅を持った電圧パルスである請求項１記載のプラズマディスプレイパネルの駆動方法。
- 前記二本の隣接表示電極に印加される互いに逆極性で同じ振幅を持った電圧パルスが、矩形波形の電圧パルスにオフセット電圧が重畳された電圧パルスである請求項４記載のプラズマディスプレイパネルの駆動方法。
- 前記中央表示電極に印加される電圧は、前記二本の隣接表示電極に印加される電圧パルスの少なくとも立上りから立下りまでの期間一定電位に維持され、前記二本の隣接表示電極に印加される電圧が、互いに逆極性で同じ振幅を持った電圧パルスである請求項１記載のプラズマディスプレイパネルの駆動方法。
- 前記二本の隣接表示電極に印加される互いに逆極性で同じ振幅を持った電圧パルスが、矩形波形の電圧パルスにオフセット電圧が重畳された電圧パルスである請求項８記載のプラズマディスプレイパネルの駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003148070A JP2004348081A (ja) | 2003-05-26 | 2003-05-26 | プラズマディスプレイパネルの駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003148070A JP2004348081A (ja) | 2003-05-26 | 2003-05-26 | プラズマディスプレイパネルの駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004348081A true JP2004348081A (ja) | 2004-12-09 |
Family
ID=33534410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003148070A Pending JP2004348081A (ja) | 2003-05-26 | 2003-05-26 | プラズマディスプレイパネルの駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004348081A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009072190A1 (ja) * | 2007-12-04 | 2009-06-11 | Hitachi, Ltd. | プラズマディスプレイパネルの駆動回路装置、及びプラズマディスプレイ装置 |
-
2003
- 2003-05-26 JP JP2003148070A patent/JP2004348081A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009072190A1 (ja) * | 2007-12-04 | 2009-06-11 | Hitachi, Ltd. | プラズマディスプレイパネルの駆動回路装置、及びプラズマディスプレイ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7514870B2 (en) | Plasma display panel having first and second electrode groups | |
| JP3688055B2 (ja) | 面放電型ｐｄｐ | |
| JP2005141257A (ja) | プラズマディスプレーパネルの駆動方法 | |
| EP1316939A2 (en) | Method and apparatus for driving plasma display panel | |
| JP3591971B2 (ja) | Ａｃ型ｐｄｐ及びその駆動方法 | |
| JP2002014648A (ja) | プラズマディスプレイパネルの駆動方法 | |
| US20060214884A1 (en) | Plasma display panel driving method and plasma display apparatus | |
| US20050140581A1 (en) | Method of driving plasma display panel (PDP) | |
| KR100749602B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치 | |
| JP3578543B2 (ja) | Ｐｄｐの駆動方法 | |
| JP2005339860A (ja) | プラズマディスプレイパネルのエージング方法 | |
| JP2005249949A (ja) | プラズマディスプレイパネルの駆動方法 | |
| US20050218805A1 (en) | Plasma display panel and plasma display | |
| JP2004348081A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4109144B2 (ja) | プラズマディスプレイパネル | |
| JPH10302643A (ja) | プラズマディスプレイパネル及びその駆動方法 | |
| KR100725568B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치 | |
| JP5026758B2 (ja) | プラズマディスプレイ装置の駆動回路 | |
| JP4540090B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2001068030A (ja) | ３電極型ａｃプラズマディスプレイパネル | |
| KR100710819B1 (ko) | 교류 타입 플라즈마 디스플레이 패널의 스캔 구동 방법 | |
| JP3764897B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2002366098A (ja) | プラズマディスプレイパネルの駆動方法 | |
| WO2012102013A1 (ja) | プラズマディスプレイパネル | |
| WO2012101973A1 (ja) | プラズマディスプレイパネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050720 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050720 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050915 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051206 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051207 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090305 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090407 |