JP2004343247A - デューティー比補正回路、光受信装置及び光伝送システム - Google Patents
デューティー比補正回路、光受信装置及び光伝送システム Download PDFInfo
- Publication number
- JP2004343247A JP2004343247A JP2003134997A JP2003134997A JP2004343247A JP 2004343247 A JP2004343247 A JP 2004343247A JP 2003134997 A JP2003134997 A JP 2003134997A JP 2003134997 A JP2003134997 A JP 2003134997A JP 2004343247 A JP2004343247 A JP 2004343247A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- duty ratio
- output signal
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Pulse Circuits (AREA)
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
Abstract
【課題】システムとして小型で低コストな構成で、正確に電気信号を識別・再生できるように、受信信号のデューティー比を５０％に補正する。
【解決手段】光電気変換増幅部２１は、入力光信号を電気信号に変換し、差動広帯域増幅部２２とトリガ発生部２５に送出する。トリガ発生部は、トリガ信号を生成し、デューティー比補正回路２６に送出する。差動広帯域増幅部は、出力信号を識別・再生部２３とデューティー比補正回路とクロック生成部２７に送出する。デューティー比補正回路は、トリガ発生部と差動広帯域増幅部の出力信号を基に、差動広帯域増幅部の出力信号のデューティー比を補正する制御信号を生成し、差動広帯域増幅部に送出する。クロック生成部は、クロック信号を生成し、識別・再生部に送出する。識別・再生部は、クロック信号を基に、差動広帯域増幅部から送出された信号を識別・再生する。
【選択図】 図１
【解決手段】光電気変換増幅部２１は、入力光信号を電気信号に変換し、差動広帯域増幅部２２とトリガ発生部２５に送出する。トリガ発生部は、トリガ信号を生成し、デューティー比補正回路２６に送出する。差動広帯域増幅部は、出力信号を識別・再生部２３とデューティー比補正回路とクロック生成部２７に送出する。デューティー比補正回路は、トリガ発生部と差動広帯域増幅部の出力信号を基に、差動広帯域増幅部の出力信号のデューティー比を補正する制御信号を生成し、差動広帯域増幅部に送出する。クロック生成部は、クロック信号を生成し、識別・再生部に送出する。識別・再生部は、クロック信号を基に、差動広帯域増幅部から送出された信号を識別・再生する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、受信信号のデューティー比を補正するデューティー比補正回路、かかるデューティー比補正回路を用いた光受信装置及び光伝送システムに関する。
【０００２】
【従来の技術】
光伝送システムでは、受信信号中のデータの前に置かれるパルス信号からなるプリアンブルを正確に受信・復調する必要があり、その受信信号のデューティー比は５０％であることが望ましい。しかし、種々の理由により、受信信号のデューティー比は５０％から多くなったり、少なくなったりする。正しく受信するためには、受信信号のデューティー比の誤差は、ＧＨｚ帯の光伝送では、５０％に対して（＋／−）５％以内に押さえる必要がある。
【０００３】
図８は従来のデューティー比補正回路の構成を示すブロック図である。これは、受信信号ＤＡＴＡ ＩＮを増幅する増幅器４０の出力信号から直流電圧を抽出する時定数回路を構成するＣＲ回路４２と、ＣＲ回路４２通過後の電圧と基準電圧を比較する比較器４４とで構成され、比較器４４の出力信号は増幅器４０の他の入力端子に入力されるというものである。この例では、時定数回路を用いるだけで増幅器４０が出力した信号のデューティー比を検出することができる。
【０００４】
【発明が解決しようとする課題】
しかしこのような構成を有するデューティー比補正回路では、増幅器の出力振幅のバラツキにより、検出できるデューティー比の精度が悪くなることや、異なる信号レベルの出力を持つ増幅器などに対して個別に基準電圧の設定を行わなければならなくなるなどの問題点がある。
【０００５】
また、電気信号のデューティー比を補正する従来技術としては、例えば、「クロック最小幅保証装置および方法」という名称の下記の特許文献１に記載されたものがある。これは、クロックを受信するクロック受信部と、クロック受信部の出力を微分する微分回路と、微分回路の出力振幅を決定する定電圧回路及び整流回路と、整流回路の出力信号を積分する積分回路と、積分回路の出力とクロック受信部の出力信号の電圧を比較する電圧比較回路とで構成される。定電圧回路は、微分回路の出力振幅を電圧比較回路で比較する電圧値の２倍程度に設定し、積分回路では、電圧比較回路に設定したしきい値電圧に達する時間がクロックの最小幅を保証するような時定数に設定する。電圧比較回路では、クロック受信部の出力信号と積分回路出力の電圧値が電圧比較回路に設定したしきい値電圧よりも高いか低いかを判定し、両方の電圧値が、しきい値電圧よりも高い場合にはパルスを立ち上げる。このように、積分回路の時定数を保証したいクロックの最小幅時間に設定すれば、任意のクロック最小幅時間を保証することができる。
【０００６】
【特許文献１】
特開平５−１９９０８３号公報（図１、要約書）
【０００７】
しかしながら、このような構成では、単発的な位相のずれは補正できるものの、定常的に補正をかけられないことや、周波数の異なる信号に対して個別に素子の定数を設定しなければならなくなる。また、積分回路の時定数の精度がデューティー比の検出精度となるため、定常状態においてもデューティー比を補正してしまう可能性が大きいなどの問題がある。
【０００８】
したがって、本発明の目的は、上記２つの問題を解決するために、差動広帯域増幅部の出力信号を検出する信号検出部と、信号検出部からの出力信号を基に差動広帯域増幅部の出力信号のデューティー比を制御する制御信号を送出する調整部とを設けることにより、デューティー比を補正する技術を提供することにある。また、差動広帯域増幅部、信号検出部、及び調整部を１つのＩＣに集積化することにより、装置及びシステムの小型化、低コスト化を実現することができる。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明のデューティー比補正回路は、受信信号を増幅する差動広帯域増幅部の出力信号を検出する信号検出部と、
前記信号検出部からの出力信号を基に前記差動広帯域増幅部の前記出力信号のデューティー比を制御する制御信号を送出する調整部と、
前記受信信号に応答し、前記調整部から出力する前記制御信号の送出タイミングを管理するトリガ信号を生成するトリガ発生部と、
前記制御信号を前記差動広帯域増幅部に送出する手段とを、
有する構成としている。
【００１０】
また、本発明のデューティー比補正回路は、受信信号を増幅する差動広帯域増幅部の出力信号を検出する信号検出部と、
前記信号検出部からの出力信号を基に前記差動広帯域増幅部の前記出力信号のデューティー比を制御する制御信号を送出する調整部と、
前記受信信号に応答し、前記調整部から出力する前記制御信号の送出タイミングを管理するトリガ信号を生成するトリガ発生部と、
前記制御信号を前記差動広帯域増幅部の後段に接続される識別・再生部に送出する手段とを、
有する構成としている。
【００１１】
また、本発明では、前記信号検出部は、前記差動広帯域増幅部の前記出力信号のピークを検出するピーク検出部と、前記ピーク検出部の出力信号と前記差動広帯域増幅部の前記出力信号とを比較する比較回路を有している。
【００１２】
また、本発明では、前記比較回路は、前記ピーク検出部の前記出力信号と前記差動広帯域増幅部の前記出力信号とのＡＮＤをとる機能を有している。
【００１３】
また、本発明では、前記比較回路は、前記ピーク検出部の前記出力信号と前記差動広帯域増幅部の前記出力信号とのＥＸ−ＯＲをとる機能を有している。
【００１４】
また、本発明では、前記調整部は、前記信号検出部の前記出力信号と基準電圧の差を抽出する差分抽出部と、前記差動広帯域増幅部の前記出力信号の直流電圧を検出する直流電圧検出部と、前記差分抽出部の出力信号と前記直流電圧検出部の出力信号を加算あるいは減算する計算部と、前記計算部の出力信号の出力タイミングを前記トリガ信号によって制御するコントロール部を有している。
【００１５】
また、本発明では、入力された光信号を電気信号に変換する光電気変換部と、前記光電気変換部の出力信号を増幅する差動広帯域増幅部と、前記差動広帯域増幅部の出力信号を基に前記差動広帯域増幅部の前記出力信号のデューティー比を補正する請求項１から６に記載のデューティー比補正回路と、前記差動広帯域増幅部の前記出力信号に応答してクロック信号を生成するクロック生成部と、前記クロック生成部の出力信号を基に前記差動広帯域増幅部の前記出力信号を識別・再生する識別・再生部とから構成される光受信装置を提供する。
【００１６】
また、本発明では、前記差動広帯域増幅部、前記信号検出部、及び前記調整部は、１つのＩＣに集積化される特徴を有している。
【００１７】
また、本発明では、光信号を生成する光送信装置と、前記光信号を伝送する光伝送路と、前記光伝送路を伝搬してきた光信号を受信する上記光受信装置とを備えている光伝送システムを提供する。
【００１８】
これらの構成とすることにより、増幅器の出力振幅、出力信号レベルのバラツキや、積分回路の時定数の精度のバラツキが発生しても、また、周波数の異なる信号に対しても、差動広帯域増幅部の出力信号を検出する信号検出部と、信号検出部からの出力信号を基に差動広帯域増幅部出力信号のデューティー比を制御する制御信号を送出する調整部とを設けることにより、デューティー比を補正することができる。また、差動広帯域増幅部、信号検出部、及び調整部を１つのＩＣに集積化することにより、装置及びシステムの小型化、低コスト化を実現することができる。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の好ましい実施の形態について説明する。
【００２０】
＜第１の実施の形態＞
図１は本発明に係る光伝送システムの第１の実施の形態の構成を示すブロック図である。この光伝送システムは、光送信装置１０と、光受信装置２０と、これらの間で光信号を伝送する光伝送路１２を有している。光受信装置２０は、光送信装置１０から光伝送路１２を介して伝送される光信号を受信して所定の識別・再生動作を行うよう構成されている。
【００２１】
光受信装置２０は、光電気変換増幅部２１と、差動広帯域増幅部２２と、識別・再生部２３と、クロック（ＣＬＫ）生成部２４と、トリガ発生部２５と、デューティー比補正回路２６とを有している。デューティー比補正回路２６は、信号検出部２６Ａと、調整部２６Ｂとを有している。
【００２２】
光送信装置１０は光信号を生成し光伝送路１２に送出する。光伝送路１２を通った光信号は光受信装置２０に入力される。ここで光受信装置２０では、光電気変換増幅部２１において、入力された光信号を電気信号に変換し、差動広帯域増幅部２２とトリガ発生部２５にそれぞれ送出する。トリガ発生部２５では、光電気変換増幅部２１の出力信号を基にトリガ信号を生成し、デューティー比補正回路２６に送出する。差動広帯域増幅部２２では、入力された電気信号を増幅し、識別・再生部２３とデューティー比補正回路２６とクロック生成部２４にそれぞれ送出する。デューティー比補正回路２６では、トリガ発生部２５と差動広帯域増幅部２２のそれぞれの出力信号を基に、差動広帯域増幅部２２の出力信号のデューティー比を補正する制御信号を生成した後、制御信号を差動広帯域増幅部２２に送出する。クロック生成部２４では、差動広帯域増幅部２２から送出された信号を基にクロックを生成した後、識別・再生部２３にクロック信号を送出する。識別・再生部２３は、クロック生成部２４から送出されたクロック信号を基に、差動広帯域増幅部２２から送出された信号を識別・再生する。以下、光受信装置２０の動作について、図２〜図４を用いて説明する。
【００２３】
図２は光受信装置２０の構成を詳しく示すブロック図である。図１に示す構成要素と同一の構成要素は、同一の参照符号により示されている。デューティー比補正回路２６を構成する信号検出部２６Ａと調整部２６Ｂについて次に説明する。信号検出部２６Ａは、ピーク検出部２７と比較回路２８とを有している。また調整部２６Ｂは、直流電圧検出部２９、差分抽出部３０、計算部３１、コントロール部３２とを有している。
【００２４】
図２の光受信装置２０の動作について説明する。光電気変換増幅部２１に入力された光信号は、電気信号Ａに変換され差動広帯域増幅部２２とトリガ発生部２５にそれぞれ送出される。差動広帯域増幅部２２は、入力された電気信号Ａを増幅し、識別・再生部２３とクロック生成部２４とデューティー比補正回路２６内部のピーク検出部２７、比較回路２８、直流電圧検出部２９にそれぞれ送出する。ピーク検出部２７は、差動広帯域増幅部２２から送出された電気信号Ｂの振幅のピークを検出した後、その結果を示す信号Ｃを比較回路２８に送出する。比較回路２８は、ピーク検出部２７から送出された信号Ｃと差動広帯域増幅部２２から送出された電気信号ＢとのＡＮＤをとり、平均化した後、その結果を示す信号Ｄを差分抽出部３０に送出する。なお、この平均化動作には、約２００〜３００ｐｓの時間を要するのみである。差分抽出部３０は、比較回路２８から送出された信号Ｄと基準電圧Ｖｒ１との差分Ｆを抽出し、この差分Ｆを計算部３１に送出する。また、直流電圧検出部２９は、差動広帯域増幅部２２から送出された電気信号Ｂの直流電圧Ｅを検出した後、計算部３１に送出する。なお、各信号を示す符号Ａ〜Ｈは、以下の説明で対応する信号の波形を示す符号としても用いる。
【００２５】
計算部３１は、直流電圧検出部２９から送出された直流電圧Ｅに、差分抽出部３０から送出された差分Ｆを加算、あるいは減算して、コントロール部３２にその結果を示す信号Ｇを送出する。トリガ発生部２５は、光電気変換増幅部２１から電気信号Ａが入力されると同時に、ある一定時間だけ論理”ＨＩＧＨ”が続くトリガ信号Ｈを生成し、そのトリガ信号Ｈをコントロール部３２に送出する。コントロール部３２は、トリガ発生部２５から送出されたトリガ信号Ｈの論理が”ＨＩＧＨ”の時間だけ、計算部３１から送出された信号Ｇを差動広帯域増幅部２２の入力端子に送出する。
【００２６】
このとき、電気信号Ａは、その先頭部分には論理レベルが”ＨＩＧＨ”、”ＬＯＷ”の繰り返しとして一定時間続くパターン（以降、プリアンブルパターン）を持つバースト信号、あるいは、一定周期ごとにプリアンブルパターンが存在する連続信号である。また、トリガ発生部２５は、プリアンブルパターンが続く時間を認識しており、バースト信号の場合は電気信号Ａが入力されると同時に、すなわち、プリアンブルパターンが入力されると同時に、論理”ＨＩＧＨ”の信号を、プリアンブルパターンが存在する時間と同じ時間だけ送出する。一定周期ごとにプリアンブルパターンが存在する連続信号の場合においても、トリガ発生部２５は、プリアンブルパターンが存在する一定周期を認識しており、その周期ごとに、論理”ＨＩＧＨ”の信号を、プリアンブルパターンが存在する時間と同じ時間だけ送出する。さらに、基準電圧Ｖｒ１は、プリアンブルパターンのデューティー比が５０％になる電圧に設定されている。
【００２７】
クロック生成部２４は、差動広帯域増幅部２２から送出された電気信号Ｂからクロック信号を生成し、識別・再生部２３に送出する。識別・再生部２３は、クロック生成部２４から送出されたクロック信号を基に、差動広帯域増幅部２２から送出された電気信号Ｂを識別・再生する。
【００２８】
次に、デューティー比補正回路２６を含む光受信装置２０の動作について、図３を用いて説明する。図３は光受信装置２０における主要な信号の波形を示す波形図である。すなわち、光電気変換増幅部２１の出力波形をＡ、差動広帯域増幅部２２の出力波形をＢ、ピーク検出部２７の出力波形をＣ、比較回路２８の出力波形をＤ、直流電圧検出部２９の出力波形をＥ、差分抽出部３０の出力波形をＦ、計算部３１の出力波形をＧ、トリガ発生部２５の出力波形をＨとしてそれぞれ示している。
【００２９】
このとき、波形Ａは、その先頭部分にプリアンブルパターンを持つバースト信号、あるいは、一定周期ごとにプリアンブルパターンが存在する連続信号であり、プリアンブルパターン部のデューティー比は７５％となっている。また、トリガ発生部２５は、プリアンブルパターンが続く時間を認識しており、バースト信号の場合は電気信号が入力されると同時に、すなわち、プリアンブルパターンが入力されると同時に波形Ｈを、プリアンブルパターンが存在する時間と同じ時間だけコントロール部３２に送出する。一定周期ごとにプリアンブルパターンが存在する連続信号の場合においても、トリガ発生部２５は、プリアンブルパターンが存在する一定周期を認識しており、その周期ごとに波形Ｈを、プリアンブルパターンが存在する時間と同じ時間だけ送出する。
【００３０】
次にピーク検出部２７は、波形Ｂのピーク値を検出し、波形Ｃを生成し、比較回路２８に送出する。比較回路２８は、波形Ｂと波形ＣのＡＮＤをとった後、平均化して波形Ｄを生成し、差分抽出部３０に送出する。図３中に、平均化前の波形を波形Ｄの欄に記載しているが、平均化前のデューティー比が７５％であるため、平均化後のレベルは”ＨＩＧＨ”レベルの０．７５倍の値となる。差分抽出部３０は、波形ＤとＶｒ１の差分を抽出し、波形Ｆを生成し、計算部３１に送出する。波形Ｄが０．７５、Ｖｒ１が０．５という場合であれば、波形ＦはＦ＝Ｄ−Ｖｒ１＝０．２５となる。直流電圧検出部２９は、波形Ｂの直流電圧成分を検出して、波形Ｅを計算部３１に送出する。波形Ｂはデューティー比が７５％であるため、波形Ｅは”ＨＩＧＨ”レベルの０．７５倍の値となる。
【００３１】
計算部３１は、入力される波形Ｅと波形Ｆから、波形Ｂのデューティー比を５０％にするような波形Ｇを生成し、コントロール部３２に送出する。コントロール部３２は、トリガ発生部２５から送出された波形Ｈの論理”ＨＩＧＨ”の時間だけ、計算部３１から送出された波形Ｇをそのまま差動広帯域増幅部２２の入力端子に送出する。波形Ｈの論理が”ＨＩＧＨ”から”ＬＯＷ”に切り替わった時点で、コントロール部３２は、論理が切り替わる直前の波形Ｈの値に固定し、その固定値を差動広帯域増幅部２２に送出する。波形Ｈの論理が”ＨＩＧＨ”になるまで、すなわち、次のプリアンブルパターンがトリガ発生部２５に入力され、波形Ｈが論理”ＨＩＧＨ”となり、コントロール部３２に入力されるまで、この波形Ｈの固定値を出力し続ける。
【００３２】
これにより、デューティー比が５０％よりも大きい場合、すなわち図３に示すようなデューティー比が７５％の場合において、電気信号のピーク検出、ピーク検出値と電気信号とのＡＮＤ、基準電圧との差分抽出、電気信号の直流電圧成分の検出、直流電圧成分と差分抽出の値からデューティー比を５０％にする信号の生成及び差動広帯域増幅部の入力端子への送出をすることにより、電気信号波形のデューティー比を５０％にすることができる。
【００３３】
以上は、初期の電気信号波形のデューティー比が７５％という場合について述べたが、図２の光受信装置２０は、デューティー比が２５％という場合についても同様の動作をする。前述と変わるところは、比較回路２８の出力波形Ｄ、直流電圧検出部２９の出力波形Ｅ、差分抽出部３０の出力波形Ｆであり、波形Ｄ及び波形Ｅは”ＨＩＧＨ”レベルの０．２５倍の値に、波形ＦはＦ＝Ｄ−Ｖｒ１＝０．２５−０．５＝−０．２５に、変化する。そして計算部３１では波形Ｅ、Ｆを基にデューティー比が５０％になるような波形Ｇを生成し、コントロール部３２に送出する。コントロール部３２では、前述した動作を行い、差動広帯域増幅部２２の入力端子に波形Ｇを送出する。
【００３４】
また、比較回路２８の機能としては、ＡＮＤ機能のほかＥＸ−ＯＲ機能のものもある。図４にデューティー比が２５％という場合の、図２の光受信装置２０における信号Ａ〜Ｈの波形を示す。比較回路２８がＥＸ−ＯＲ機能のものに代わることにより、比較回路２８の出力波形Ｄ、及び差分抽出部３０の出力波形Ｆが変化する。例えば、波形Ｂのデューティー比が７５％である場合、波形Ｄは”ＨＩＧＨ”レベルの０．２５倍の値となる。また波形Ｆは、Ｆ＝Ｄ−Ｖｒ１＝−０．２５という値となる。計算部３１は、直流電圧検出部２９の出力波形Ｅと差分抽出部３０の出力波形Ｆより、波形Ｂのデューティー比を５０％にするような波形Ｇを生成し、コントロール部３２に送出する。そしてコントロール部３２は、トリガ発生部２５から出力される波形Ｈにより、波形Ｇを差動広帯域増幅部２２の入力端子に送出する。
【００３５】
波形Ｂのデューティー比が２５％といった５０％よりも小さい場合においても、前述した動作と同様な動作を行うが、その詳細は省略する。これにより、比較回路２８の機能がＡＮＤからＥＸ−ＯＲになった場合においても、デューティー比が５０％よりも大きい場合、あるいは小さい場合において、電気信号のピーク検出、ピーク検出値と電気信号とのＥＸ−ＯＲ、基準電圧との差分抽出、電気信号の直流電圧成分の検出、直流電圧成分と差分抽出の値からデューティー比を５０％にする信号の生成及び差動広帯域増幅部の入力端子への送出をすることにより、電気信号波形のデューティー比を５０％にすることができる。
【００３６】
このように本実施の形態では、デューティー比補正回路において、電気信号のピーク検出、ピーク検出値と電気信号とのＡＮＤあるいはＥＸ−ＯＲ、基準電圧との差分抽出、電気信号の直流電圧成分の検出、直流電圧成分と差分抽出の値からデューティー比を５０％にする信号の生成及び差動広帯域増幅部２２の入力端子への送出をすることにより、電気信号波形のデューティー比を５０％にすることができる。また、信号検出部２６Ａ、調整部２６Ｂで構成されるデューティー比補正回路２６と差動広帯域増幅部２２とを１つのＩＣに集積化することにより、装置及びシステムの小型化、低コスト化を実現することができる。
【００３７】
＜第２の実施の形態＞
次に本発明の光伝送システムの第２の実施の形態について説明する。図５は本発明に係る光伝送システムの第２の実施の形態のブロック図である。この光伝送システムは、第１の実施の形態と同様に、光送信装置１０と、光受信装置２０と、これらの間で光信号を伝送する光伝送路１２を有している。光受信装置２０は、光送信装置１０から光伝送路１２を介して伝送される光信号を受信して所定の識別・再生動作を行うよう構成されている。
【００３８】
光受信装置２０は、光電気変換増幅部２１と、差動広帯域増幅部２２と、識別・再生部２３と、クロック（ＣＬＫ）生成部２４と、トリガ発生部２５と、デューティー比補正回路２６とを有している。デューティー比補正回路２６は、信号検出部２６Ａと、調整部２６Ｂとを有している。
【００３９】
光送信装置１０は光信号を生成し光伝送路１２に送出する。光伝送路１２を通った光信号は光受信装置２０に入力される。ここで光受信装置２０では、光電気変換増幅部２１において、入力された光信号を電気信号に変換し、差動広帯域増幅部２２とトリガ発生部２５にそれぞれ送出する。トリガ発生部２５では、光電気変換増幅部２１の出力信号を基にトリガ信号を生成し、デューティー比補正回路２６に送出する。差動広帯域増幅部２２では、入力された電気信号を増幅し、識別・再生部２３とデューティー比補正回路２６とクロック生成部２４にそれぞれ送出する。デューティー比補正回路２６では、トリガ発生部２５と差動広帯域増幅部２２のそれぞれの出力信号を基に、差動広帯域増幅部２２の出力信号のデューティー比を補正する制御信号を生成した後、制御信号を識別・再生部２３とクロック生成部２４にそれぞれ送出する。クロック生成部２４では、デューティー比補正回路２６からの制御信号を基に、差動広帯域増幅部２２から送出された信号のデューティー比を５０％に補正した後、クロックを生成し識別・再生部２３にクロック信号を送出する。識別・再生部２３は、クロック生成部２４から送出されたクロック信号を基に、差動広帯域増幅部２２から送出された信号を識別・再生する。以下、光受信装置２０の動作について、図６を用いて説明する。
【００４０】
図６は図５の光受信装置２０の内部の構成を示すブロック図である。図６の光受信装置２０は、光電気変換増幅部２１と、差動広帯域増幅部２２と、識別・再生部２３と、クロック生成部２４と、トリガ発生部２５と、デューティー比補正回路２６とで構成されている。また、デューティー比補正回路２６は、ピーク検出部２７、比較回路２８、直流電圧検出部２９、差分抽出部３０、計算部３１、コントロール部３２とで構成される。光電気変換増幅部２１に入力された光信号は、電気信号Ａに変換され差動広帯域増幅部２２とトリガ発生部２５にそれぞれ送出される。差動広帯域増幅部２２は、入力された電気信号Ａを増幅し、識別・再生部２３とクロック生成部２４とデューティー比補正回路２６内部のピーク検出部２７、比較回路２８、直流電圧検出部２９にそれぞれ送出する。
【００４１】
ピーク検出部２７は、差動広帯域増幅部２２から送出された電気信号Ｂの振幅のピークを検出した後、その結果を比較回路２８に送出する。比較回路２８は、ピーク検出部２７から送出された信号Ｃと差動広帯域増幅部２２から送出された電気信号ＢとのＡＮＤをとり平均化した後、その結果を差分抽出部３０に送出する。差分抽出部３０は、比較回路２８から送出された信号Ｄと基準電圧Ｖｒ１との差分を抽出し、その結果を計算部３１に送出する。また、直流電圧検出部２９は、差動広帯域増幅部２２から送出された電気信号Ｂの直流電圧を検出した後、計算部３１に送出する。計算部３１は、直流電圧検出部２９から送出された信号Ｅに、差分抽出部３０から送出された信号Ｆを加算、あるいは減算して、コントロール部３２にその結果を送出する。
【００４２】
トリガ発生部２５は、光電気変換増幅部２１から電気信号Ａが入力されると同時に、ある一定時間だけ論理”ＨＩＧＨ”が続くトリガ信号Ｈを生成し、そのトリガ信号Ｈをコントロール部３２に送出する。コントロール部３２は、トリガ発生部２５から送出されたトリガ信号Ｈの論理が”ＨＩＧＨ”の時間だけ、計算部３１から送出された信号Ｇを識別・再生部２３、及びクロック生成部２４にそれぞれ送出する。このとき、電気信号Ａは、その先頭部分には論理が”ＨＩＧＨ”、”ＬＯＷ”の繰り返しが、一定時間続くパターン（以降、プリアンブルパターン）を持つバースト信号、あるいは、一定周期ごとにプリアンブルパターンが存在する連続信号である。また、トリガ発生部２５は、プリアンブルパターンが続く時間を認識しており、バースト信号の場合は電気信号Ａが入力されると同時に、すなわち、プリアンブルパターンが入力されると同時に、論理”ＨＩＧＨ”の信号を、プリアンブルパターンが存在する時間と同じ時間だけ送出する。一定周期ごとにプリアンブルパターンが存在する連続信号の場合においても、トリガ発生部２５は、プリアンブルパターンが存在する一定周期を認識しており、その周期ごとに、論理”ＨＩＧＨ”の信号を、プリアンブルパターンが存在する時間と同じ時間だけ送出する。さらに、基準電圧Ｖｒ１は、プリアンブルパターンのデューティー比が５０％になる電圧に設定されている。
【００４３】
そして、クロック生成部２４は、デューティー比補正回路２６内のコントロール部３２から送出された制御信号を基に、差動広帯域増幅部２２から送出された電気信号Ｂのデューティー比を５０％に補正した後、クロック信号を生成し識別・再生部２３に送出する。識別・再生部２３は、クロック生成部２４から送出されたクロック信号を基に、差動広帯域増幅部２２から送出された電気信号Ｂを識別・再生する。
【００４４】
次に、デューティー比補正回路２６を含む光受信装置２０の動作について、図７を用いて説明する。図７は図６に示す光受信装置２０における主要な信号の波形を示す波形図である。すなわち、光電気変換増幅部２１の出力波形をＡ、差動広帯域増幅部２２の出力波形をＢ、ピーク検出部２７の出力波形をＣ、比較回路２８の出力波形をＤ、直流電圧検出部２９の出力波形をＥ、差分抽出部３０の出力波形をＦ、計算部３１の出力波形をＧ、トリガ発生部２５の出力波形をＨとしてそれぞれ示している。
【００４５】
このとき、波形Ａは、その先頭部分にプリアンブルパターンを持つバースト信号、あるいは、一定周期ごとにプリアンブルパターンが存在する連続信号であり、プリアンブルパターン部のデューティー比は７５％となっている。また、トリガ発生部２５は、プリアンブルパターンが続く時間を認識しており、バースト信号の場合は電気信号が入力されると同時に、すなわち、プリアンブルパターンが入力されると同時に波形Ｈを、プリアンブルパターンが存在する時間と同じ時間だけコントロール部３２に送出する。一定周期ごとにプリアンブルパターンが存在する連続信号の場合においても、トリガ発生部２５は、プリアンブルパターンが存在する一定周期を認識しており、その周期ごとに波形Ｈを、プリアンブルパターンが存在する時間と同じ時間だけ送出する。
【００４６】
次にピーク検出部２７は、波形Ｂのピーク値を検出し、波形Ｃを生成し、比較回路２８に送出する。比較回路２８は、波形Ｂと波形ＣのＡＮＤをとった後、平均化して波形Ｄを生成し、差分抽出部３０に送出する。図７中に、平均化前の波形を波形Ｄの欄に記載しているが、平均化前のデューティー比が７５％であるため、平均化後のレベルは”ＨＩＧＨ”レベルの０．７５倍の値となる。差分抽出部３０は、波形ＤとＶｒ１の差分を抽出し、波形Ｆを生成し、計算部３１に送出する。波形Ｄが０．７５、Ｖｒ１が０．５という場合であれば、波形ＦはＦ＝Ｄ−Ｖｒ１＝０．２５となる。直流電圧検出部２９は、波形Ｂの直流電圧成分を検出して、波形Ｅを計算部３１に送出する。波形Ｂはデューティー比が７５％であるため、波形Ｅは”ＨＩＧＨ”レベルの０．７５倍の値となる。
【００４７】
計算部３１は、入力される波形Ｅと波形Ｆから、識別・再生部２３において波形Ｂを正確に識別できるような、かつ、クロック生成部２４において波形Ｂからクロック信号が正確に生成することができるような波形Ｇを生成し、コントロール部３２に送出する。コントロール部３２は、トリガ発生部２５から送出された波形Ｈの論理”ＨＩＧＨ”の時間だけ、計算部３１から送出された波形Ｇをそのまま識別・再生部２３とクロック生成部２４にそれぞれ送出する。波形Ｈの論理が”ＨＩＧＨ”から”ＬＯＷ”に切り替わった時点で、コントロール部３２は、論理が切り替わる直前の波形Ｈの値に固定し、その固定値を差動広帯域増幅部２２に送出する。そして、波形Ｈの論理が”ＨＩＧＨ”になるまで、すなわち、次のプリアンブルパターンがトリガ発生部２５に入力され、波形Ｈが論理”ＨＩＧＨ”となり、コントロール部３２に入力されるまで、この波形Ｈの固定値を出力し続ける。
【００４８】
これにより、デューティー比が５０％よりも大きい、例えば上記例で示したようなデューティー比が７５％の場合において、電気信号のピーク検出、ピーク検出値と電気信号とのＡＮＤ、基準電圧との差分抽出、電気信号の直流電圧成分の検出、直流電圧成分と差分抽出の値からデューティー比を５０％にする信号の生成及び差動広帯域増幅部の入力端子への送出をすることにより、電気信号波形のデューティー比を５０％にすることができる。
【００４９】
以上は、初期の電気信号波形のデューティー比が７５％という場合について述べたが、デューティー比が２５％という場合についても同様の動作をする。前述と変わるところは、比較回路２８の出力波形Ｄ、直流電圧検出部２９の出力波形Ｅ、差分抽出部３０の出力波形Ｆであり、波形Ｄ及び波形Ｅは”ＨＩＧＨ”レベルの０．２５倍の値に、波形ＦはＦ＝Ｄ−Ｖｒ１＝０．２５−０．５＝−０．２５に変化する。そして計算部３１では波形Ｅ、Ｆを基にデューティー比が５０％になるような波形Ｇを生成し、コントロール部３２に送出する。コントロール部３２では、前述した動作を行い、差動広帯域増幅部２２の入力端子に波形Ｇを送出する。
【００５０】
また、比較回路２８の機能としては、ＡＮＤ機能のほかＥＸ−ＯＲ機能のものもある。ＥＸ−ＯＲ機能を持つ比較回路の動作は、第１の実施の形態と同様であるので省略する。このように本実施の形態では、デューティー比補正回路２６において、電気信号のピーク検出、ピーク検出値と電気信号とのＡＮＤあるいはＥＸ−ＯＲ、基準電圧との差分抽出、電気信号の直流電圧成分の検出、直流電圧成分と差分抽出の値から識別・再生部における電気信号の正確な識別を可能にし、かつ、正確なクロックを生成できるような信号の生成及び識別・再生部、及びクロック生成部への送出をすることにより、電気信号波形のデューティー比が５０％からずれた場合においても、識別・再生部内、及びクロック生成部内においてデューティー比を５０％に補正し、正確なクロックを生成し電気信号を正確に識別することができる。また、差動広帯域増幅部、信号検出部、調整部で構成されるデューティー比補正回路とを１つのＩＣに集積化することにより、装置及びシステムの小型化、低コスト化を実現することができる。
【００５１】
【発明の効果】
以上説明したように本発明によれば、受信信号を増幅する差動広帯域増幅部の出力信号を検出する信号検出部と、信号検出部からの出力信号を基に差動広帯域増幅部の出力信号のデューティー比を制御する制御信号を送出する調整部と、受信信号に応答し、調整部から出力する制御信号の送出タイミングを管理するトリガ信号を生成するトリガ発生部と、制御信号を差動広帯域増幅部に送出する手段とを有するデューティー比補正回路が提供され、また、受信信号を増幅する差動広帯域増幅部の出力信号を検出する信号検出部と、信号検出部からの出力信号を基に差動広帯域増幅部の出力信号のデューティー比を制御する制御信号を送出する調整部と、受信信号に応答し、調整部から出力する制御信号の送出タイミングを管理するトリガ信号を生成するトリガ発生部と、制御信号を差動広帯域増幅部の後段に接続される識別・再生部に送出する手段とを有するデューティー比補正回路が提供され、また受信信号を増幅する差動広帯域増幅部の出力信号を検出する信号検出部と、信号検出部からの出力信号を基に差動広帯域増幅部の出力信号のデューティー比を制御する制御信号を送出する調整部と、調整部から出力する制御信号の送出タイミングを管理する信号を送出するトリガ発生部とを備えているデューティー比補正回路が提供され、また、かかるデューティー比補正回路を有する光受信装置と、かかる光受信装置を有する光伝送システムが提供されるので、光受信装置の増幅器の出力振幅、出力信号レベルのバラツキや、積分回路の時定数の精度バラツキがあっても、また、周波数の異なる信号に対しても、デューティー比を適切に補正することができ、良好な受信により受信信号の識別・再生ができる。また、差動広帯域増幅部、信号検出部及び調整部を１つのＩＣに集積化することにより、装置及びシステムの小型化、低コスト化を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における光伝送システムの構成を示すブロック図
【図２】図１中の光受信装置の構成を詳しく示すブロック図
【図３】図１中の光受信装置の動作を説明するための信号波形図
【図４】図１中の光受信装置の動作を説明するための信号波形図
【図５】本発明の第２の実施の形態における光伝送システムの構成を示すブロック図
【図６】図５中の光受信装置の構成を詳しく示すブロック図
【図７】図６中の光受信装置の動作を説明するための信号波形図
【図８】従来のデューティー比補正回路の構成を示すブロック図
【符号の説明】
１０ 光送信装置
１２ 光伝送路
２０ 光受信装置
２１ 光電気変換増幅部
２２ 差動広帯域増幅部
２３ 識別・再生部
２４ クロック（ＣＬＫ）生成部
２５ トリガ発生部
２６ デューティー比補正回路
２６Ａ 信号検出部
２６Ｂ 調整部
２７ ピーク検出部
２８ 比較回路
２９ 直流電圧検出部
３０ 差分抽出部
３１ 計算部
３２ コントロール部
【発明の属する技術分野】
本発明は、受信信号のデューティー比を補正するデューティー比補正回路、かかるデューティー比補正回路を用いた光受信装置及び光伝送システムに関する。
【０００２】
【従来の技術】
光伝送システムでは、受信信号中のデータの前に置かれるパルス信号からなるプリアンブルを正確に受信・復調する必要があり、その受信信号のデューティー比は５０％であることが望ましい。しかし、種々の理由により、受信信号のデューティー比は５０％から多くなったり、少なくなったりする。正しく受信するためには、受信信号のデューティー比の誤差は、ＧＨｚ帯の光伝送では、５０％に対して（＋／−）５％以内に押さえる必要がある。
【０００３】
図８は従来のデューティー比補正回路の構成を示すブロック図である。これは、受信信号ＤＡＴＡ ＩＮを増幅する増幅器４０の出力信号から直流電圧を抽出する時定数回路を構成するＣＲ回路４２と、ＣＲ回路４２通過後の電圧と基準電圧を比較する比較器４４とで構成され、比較器４４の出力信号は増幅器４０の他の入力端子に入力されるというものである。この例では、時定数回路を用いるだけで増幅器４０が出力した信号のデューティー比を検出することができる。
【０００４】
【発明が解決しようとする課題】
しかしこのような構成を有するデューティー比補正回路では、増幅器の出力振幅のバラツキにより、検出できるデューティー比の精度が悪くなることや、異なる信号レベルの出力を持つ増幅器などに対して個別に基準電圧の設定を行わなければならなくなるなどの問題点がある。
【０００５】
また、電気信号のデューティー比を補正する従来技術としては、例えば、「クロック最小幅保証装置および方法」という名称の下記の特許文献１に記載されたものがある。これは、クロックを受信するクロック受信部と、クロック受信部の出力を微分する微分回路と、微分回路の出力振幅を決定する定電圧回路及び整流回路と、整流回路の出力信号を積分する積分回路と、積分回路の出力とクロック受信部の出力信号の電圧を比較する電圧比較回路とで構成される。定電圧回路は、微分回路の出力振幅を電圧比較回路で比較する電圧値の２倍程度に設定し、積分回路では、電圧比較回路に設定したしきい値電圧に達する時間がクロックの最小幅を保証するような時定数に設定する。電圧比較回路では、クロック受信部の出力信号と積分回路出力の電圧値が電圧比較回路に設定したしきい値電圧よりも高いか低いかを判定し、両方の電圧値が、しきい値電圧よりも高い場合にはパルスを立ち上げる。このように、積分回路の時定数を保証したいクロックの最小幅時間に設定すれば、任意のクロック最小幅時間を保証することができる。
【０００６】
【特許文献１】
特開平５−１９９０８３号公報（図１、要約書）
【０００７】
しかしながら、このような構成では、単発的な位相のずれは補正できるものの、定常的に補正をかけられないことや、周波数の異なる信号に対して個別に素子の定数を設定しなければならなくなる。また、積分回路の時定数の精度がデューティー比の検出精度となるため、定常状態においてもデューティー比を補正してしまう可能性が大きいなどの問題がある。
【０００８】
したがって、本発明の目的は、上記２つの問題を解決するために、差動広帯域増幅部の出力信号を検出する信号検出部と、信号検出部からの出力信号を基に差動広帯域増幅部の出力信号のデューティー比を制御する制御信号を送出する調整部とを設けることにより、デューティー比を補正する技術を提供することにある。また、差動広帯域増幅部、信号検出部、及び調整部を１つのＩＣに集積化することにより、装置及びシステムの小型化、低コスト化を実現することができる。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明のデューティー比補正回路は、受信信号を増幅する差動広帯域増幅部の出力信号を検出する信号検出部と、
前記信号検出部からの出力信号を基に前記差動広帯域増幅部の前記出力信号のデューティー比を制御する制御信号を送出する調整部と、
前記受信信号に応答し、前記調整部から出力する前記制御信号の送出タイミングを管理するトリガ信号を生成するトリガ発生部と、
前記制御信号を前記差動広帯域増幅部に送出する手段とを、
有する構成としている。
【００１０】
また、本発明のデューティー比補正回路は、受信信号を増幅する差動広帯域増幅部の出力信号を検出する信号検出部と、
前記信号検出部からの出力信号を基に前記差動広帯域増幅部の前記出力信号のデューティー比を制御する制御信号を送出する調整部と、
前記受信信号に応答し、前記調整部から出力する前記制御信号の送出タイミングを管理するトリガ信号を生成するトリガ発生部と、
前記制御信号を前記差動広帯域増幅部の後段に接続される識別・再生部に送出する手段とを、
有する構成としている。
【００１１】
また、本発明では、前記信号検出部は、前記差動広帯域増幅部の前記出力信号のピークを検出するピーク検出部と、前記ピーク検出部の出力信号と前記差動広帯域増幅部の前記出力信号とを比較する比較回路を有している。
【００１２】
また、本発明では、前記比較回路は、前記ピーク検出部の前記出力信号と前記差動広帯域増幅部の前記出力信号とのＡＮＤをとる機能を有している。
【００１３】
また、本発明では、前記比較回路は、前記ピーク検出部の前記出力信号と前記差動広帯域増幅部の前記出力信号とのＥＸ−ＯＲをとる機能を有している。
【００１４】
また、本発明では、前記調整部は、前記信号検出部の前記出力信号と基準電圧の差を抽出する差分抽出部と、前記差動広帯域増幅部の前記出力信号の直流電圧を検出する直流電圧検出部と、前記差分抽出部の出力信号と前記直流電圧検出部の出力信号を加算あるいは減算する計算部と、前記計算部の出力信号の出力タイミングを前記トリガ信号によって制御するコントロール部を有している。
【００１５】
また、本発明では、入力された光信号を電気信号に変換する光電気変換部と、前記光電気変換部の出力信号を増幅する差動広帯域増幅部と、前記差動広帯域増幅部の出力信号を基に前記差動広帯域増幅部の前記出力信号のデューティー比を補正する請求項１から６に記載のデューティー比補正回路と、前記差動広帯域増幅部の前記出力信号に応答してクロック信号を生成するクロック生成部と、前記クロック生成部の出力信号を基に前記差動広帯域増幅部の前記出力信号を識別・再生する識別・再生部とから構成される光受信装置を提供する。
【００１６】
また、本発明では、前記差動広帯域増幅部、前記信号検出部、及び前記調整部は、１つのＩＣに集積化される特徴を有している。
【００１７】
また、本発明では、光信号を生成する光送信装置と、前記光信号を伝送する光伝送路と、前記光伝送路を伝搬してきた光信号を受信する上記光受信装置とを備えている光伝送システムを提供する。
【００１８】
これらの構成とすることにより、増幅器の出力振幅、出力信号レベルのバラツキや、積分回路の時定数の精度のバラツキが発生しても、また、周波数の異なる信号に対しても、差動広帯域増幅部の出力信号を検出する信号検出部と、信号検出部からの出力信号を基に差動広帯域増幅部出力信号のデューティー比を制御する制御信号を送出する調整部とを設けることにより、デューティー比を補正することができる。また、差動広帯域増幅部、信号検出部、及び調整部を１つのＩＣに集積化することにより、装置及びシステムの小型化、低コスト化を実現することができる。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の好ましい実施の形態について説明する。
【００２０】
＜第１の実施の形態＞
図１は本発明に係る光伝送システムの第１の実施の形態の構成を示すブロック図である。この光伝送システムは、光送信装置１０と、光受信装置２０と、これらの間で光信号を伝送する光伝送路１２を有している。光受信装置２０は、光送信装置１０から光伝送路１２を介して伝送される光信号を受信して所定の識別・再生動作を行うよう構成されている。
【００２１】
光受信装置２０は、光電気変換増幅部２１と、差動広帯域増幅部２２と、識別・再生部２３と、クロック（ＣＬＫ）生成部２４と、トリガ発生部２５と、デューティー比補正回路２６とを有している。デューティー比補正回路２６は、信号検出部２６Ａと、調整部２６Ｂとを有している。
【００２２】
光送信装置１０は光信号を生成し光伝送路１２に送出する。光伝送路１２を通った光信号は光受信装置２０に入力される。ここで光受信装置２０では、光電気変換増幅部２１において、入力された光信号を電気信号に変換し、差動広帯域増幅部２２とトリガ発生部２５にそれぞれ送出する。トリガ発生部２５では、光電気変換増幅部２１の出力信号を基にトリガ信号を生成し、デューティー比補正回路２６に送出する。差動広帯域増幅部２２では、入力された電気信号を増幅し、識別・再生部２３とデューティー比補正回路２６とクロック生成部２４にそれぞれ送出する。デューティー比補正回路２６では、トリガ発生部２５と差動広帯域増幅部２２のそれぞれの出力信号を基に、差動広帯域増幅部２２の出力信号のデューティー比を補正する制御信号を生成した後、制御信号を差動広帯域増幅部２２に送出する。クロック生成部２４では、差動広帯域増幅部２２から送出された信号を基にクロックを生成した後、識別・再生部２３にクロック信号を送出する。識別・再生部２３は、クロック生成部２４から送出されたクロック信号を基に、差動広帯域増幅部２２から送出された信号を識別・再生する。以下、光受信装置２０の動作について、図２〜図４を用いて説明する。
【００２３】
図２は光受信装置２０の構成を詳しく示すブロック図である。図１に示す構成要素と同一の構成要素は、同一の参照符号により示されている。デューティー比補正回路２６を構成する信号検出部２６Ａと調整部２６Ｂについて次に説明する。信号検出部２６Ａは、ピーク検出部２７と比較回路２８とを有している。また調整部２６Ｂは、直流電圧検出部２９、差分抽出部３０、計算部３１、コントロール部３２とを有している。
【００２４】
図２の光受信装置２０の動作について説明する。光電気変換増幅部２１に入力された光信号は、電気信号Ａに変換され差動広帯域増幅部２２とトリガ発生部２５にそれぞれ送出される。差動広帯域増幅部２２は、入力された電気信号Ａを増幅し、識別・再生部２３とクロック生成部２４とデューティー比補正回路２６内部のピーク検出部２７、比較回路２８、直流電圧検出部２９にそれぞれ送出する。ピーク検出部２７は、差動広帯域増幅部２２から送出された電気信号Ｂの振幅のピークを検出した後、その結果を示す信号Ｃを比較回路２８に送出する。比較回路２８は、ピーク検出部２７から送出された信号Ｃと差動広帯域増幅部２２から送出された電気信号ＢとのＡＮＤをとり、平均化した後、その結果を示す信号Ｄを差分抽出部３０に送出する。なお、この平均化動作には、約２００〜３００ｐｓの時間を要するのみである。差分抽出部３０は、比較回路２８から送出された信号Ｄと基準電圧Ｖｒ１との差分Ｆを抽出し、この差分Ｆを計算部３１に送出する。また、直流電圧検出部２９は、差動広帯域増幅部２２から送出された電気信号Ｂの直流電圧Ｅを検出した後、計算部３１に送出する。なお、各信号を示す符号Ａ〜Ｈは、以下の説明で対応する信号の波形を示す符号としても用いる。
【００２５】
計算部３１は、直流電圧検出部２９から送出された直流電圧Ｅに、差分抽出部３０から送出された差分Ｆを加算、あるいは減算して、コントロール部３２にその結果を示す信号Ｇを送出する。トリガ発生部２５は、光電気変換増幅部２１から電気信号Ａが入力されると同時に、ある一定時間だけ論理”ＨＩＧＨ”が続くトリガ信号Ｈを生成し、そのトリガ信号Ｈをコントロール部３２に送出する。コントロール部３２は、トリガ発生部２５から送出されたトリガ信号Ｈの論理が”ＨＩＧＨ”の時間だけ、計算部３１から送出された信号Ｇを差動広帯域増幅部２２の入力端子に送出する。
【００２６】
このとき、電気信号Ａは、その先頭部分には論理レベルが”ＨＩＧＨ”、”ＬＯＷ”の繰り返しとして一定時間続くパターン（以降、プリアンブルパターン）を持つバースト信号、あるいは、一定周期ごとにプリアンブルパターンが存在する連続信号である。また、トリガ発生部２５は、プリアンブルパターンが続く時間を認識しており、バースト信号の場合は電気信号Ａが入力されると同時に、すなわち、プリアンブルパターンが入力されると同時に、論理”ＨＩＧＨ”の信号を、プリアンブルパターンが存在する時間と同じ時間だけ送出する。一定周期ごとにプリアンブルパターンが存在する連続信号の場合においても、トリガ発生部２５は、プリアンブルパターンが存在する一定周期を認識しており、その周期ごとに、論理”ＨＩＧＨ”の信号を、プリアンブルパターンが存在する時間と同じ時間だけ送出する。さらに、基準電圧Ｖｒ１は、プリアンブルパターンのデューティー比が５０％になる電圧に設定されている。
【００２７】
クロック生成部２４は、差動広帯域増幅部２２から送出された電気信号Ｂからクロック信号を生成し、識別・再生部２３に送出する。識別・再生部２３は、クロック生成部２４から送出されたクロック信号を基に、差動広帯域増幅部２２から送出された電気信号Ｂを識別・再生する。
【００２８】
次に、デューティー比補正回路２６を含む光受信装置２０の動作について、図３を用いて説明する。図３は光受信装置２０における主要な信号の波形を示す波形図である。すなわち、光電気変換増幅部２１の出力波形をＡ、差動広帯域増幅部２２の出力波形をＢ、ピーク検出部２７の出力波形をＣ、比較回路２８の出力波形をＤ、直流電圧検出部２９の出力波形をＥ、差分抽出部３０の出力波形をＦ、計算部３１の出力波形をＧ、トリガ発生部２５の出力波形をＨとしてそれぞれ示している。
【００２９】
このとき、波形Ａは、その先頭部分にプリアンブルパターンを持つバースト信号、あるいは、一定周期ごとにプリアンブルパターンが存在する連続信号であり、プリアンブルパターン部のデューティー比は７５％となっている。また、トリガ発生部２５は、プリアンブルパターンが続く時間を認識しており、バースト信号の場合は電気信号が入力されると同時に、すなわち、プリアンブルパターンが入力されると同時に波形Ｈを、プリアンブルパターンが存在する時間と同じ時間だけコントロール部３２に送出する。一定周期ごとにプリアンブルパターンが存在する連続信号の場合においても、トリガ発生部２５は、プリアンブルパターンが存在する一定周期を認識しており、その周期ごとに波形Ｈを、プリアンブルパターンが存在する時間と同じ時間だけ送出する。
【００３０】
次にピーク検出部２７は、波形Ｂのピーク値を検出し、波形Ｃを生成し、比較回路２８に送出する。比較回路２８は、波形Ｂと波形ＣのＡＮＤをとった後、平均化して波形Ｄを生成し、差分抽出部３０に送出する。図３中に、平均化前の波形を波形Ｄの欄に記載しているが、平均化前のデューティー比が７５％であるため、平均化後のレベルは”ＨＩＧＨ”レベルの０．７５倍の値となる。差分抽出部３０は、波形ＤとＶｒ１の差分を抽出し、波形Ｆを生成し、計算部３１に送出する。波形Ｄが０．７５、Ｖｒ１が０．５という場合であれば、波形ＦはＦ＝Ｄ−Ｖｒ１＝０．２５となる。直流電圧検出部２９は、波形Ｂの直流電圧成分を検出して、波形Ｅを計算部３１に送出する。波形Ｂはデューティー比が７５％であるため、波形Ｅは”ＨＩＧＨ”レベルの０．７５倍の値となる。
【００３１】
計算部３１は、入力される波形Ｅと波形Ｆから、波形Ｂのデューティー比を５０％にするような波形Ｇを生成し、コントロール部３２に送出する。コントロール部３２は、トリガ発生部２５から送出された波形Ｈの論理”ＨＩＧＨ”の時間だけ、計算部３１から送出された波形Ｇをそのまま差動広帯域増幅部２２の入力端子に送出する。波形Ｈの論理が”ＨＩＧＨ”から”ＬＯＷ”に切り替わった時点で、コントロール部３２は、論理が切り替わる直前の波形Ｈの値に固定し、その固定値を差動広帯域増幅部２２に送出する。波形Ｈの論理が”ＨＩＧＨ”になるまで、すなわち、次のプリアンブルパターンがトリガ発生部２５に入力され、波形Ｈが論理”ＨＩＧＨ”となり、コントロール部３２に入力されるまで、この波形Ｈの固定値を出力し続ける。
【００３２】
これにより、デューティー比が５０％よりも大きい場合、すなわち図３に示すようなデューティー比が７５％の場合において、電気信号のピーク検出、ピーク検出値と電気信号とのＡＮＤ、基準電圧との差分抽出、電気信号の直流電圧成分の検出、直流電圧成分と差分抽出の値からデューティー比を５０％にする信号の生成及び差動広帯域増幅部の入力端子への送出をすることにより、電気信号波形のデューティー比を５０％にすることができる。
【００３３】
以上は、初期の電気信号波形のデューティー比が７５％という場合について述べたが、図２の光受信装置２０は、デューティー比が２５％という場合についても同様の動作をする。前述と変わるところは、比較回路２８の出力波形Ｄ、直流電圧検出部２９の出力波形Ｅ、差分抽出部３０の出力波形Ｆであり、波形Ｄ及び波形Ｅは”ＨＩＧＨ”レベルの０．２５倍の値に、波形ＦはＦ＝Ｄ−Ｖｒ１＝０．２５−０．５＝−０．２５に、変化する。そして計算部３１では波形Ｅ、Ｆを基にデューティー比が５０％になるような波形Ｇを生成し、コントロール部３２に送出する。コントロール部３２では、前述した動作を行い、差動広帯域増幅部２２の入力端子に波形Ｇを送出する。
【００３４】
また、比較回路２８の機能としては、ＡＮＤ機能のほかＥＸ−ＯＲ機能のものもある。図４にデューティー比が２５％という場合の、図２の光受信装置２０における信号Ａ〜Ｈの波形を示す。比較回路２８がＥＸ−ＯＲ機能のものに代わることにより、比較回路２８の出力波形Ｄ、及び差分抽出部３０の出力波形Ｆが変化する。例えば、波形Ｂのデューティー比が７５％である場合、波形Ｄは”ＨＩＧＨ”レベルの０．２５倍の値となる。また波形Ｆは、Ｆ＝Ｄ−Ｖｒ１＝−０．２５という値となる。計算部３１は、直流電圧検出部２９の出力波形Ｅと差分抽出部３０の出力波形Ｆより、波形Ｂのデューティー比を５０％にするような波形Ｇを生成し、コントロール部３２に送出する。そしてコントロール部３２は、トリガ発生部２５から出力される波形Ｈにより、波形Ｇを差動広帯域増幅部２２の入力端子に送出する。
【００３５】
波形Ｂのデューティー比が２５％といった５０％よりも小さい場合においても、前述した動作と同様な動作を行うが、その詳細は省略する。これにより、比較回路２８の機能がＡＮＤからＥＸ−ＯＲになった場合においても、デューティー比が５０％よりも大きい場合、あるいは小さい場合において、電気信号のピーク検出、ピーク検出値と電気信号とのＥＸ−ＯＲ、基準電圧との差分抽出、電気信号の直流電圧成分の検出、直流電圧成分と差分抽出の値からデューティー比を５０％にする信号の生成及び差動広帯域増幅部の入力端子への送出をすることにより、電気信号波形のデューティー比を５０％にすることができる。
【００３６】
このように本実施の形態では、デューティー比補正回路において、電気信号のピーク検出、ピーク検出値と電気信号とのＡＮＤあるいはＥＸ−ＯＲ、基準電圧との差分抽出、電気信号の直流電圧成分の検出、直流電圧成分と差分抽出の値からデューティー比を５０％にする信号の生成及び差動広帯域増幅部２２の入力端子への送出をすることにより、電気信号波形のデューティー比を５０％にすることができる。また、信号検出部２６Ａ、調整部２６Ｂで構成されるデューティー比補正回路２６と差動広帯域増幅部２２とを１つのＩＣに集積化することにより、装置及びシステムの小型化、低コスト化を実現することができる。
【００３７】
＜第２の実施の形態＞
次に本発明の光伝送システムの第２の実施の形態について説明する。図５は本発明に係る光伝送システムの第２の実施の形態のブロック図である。この光伝送システムは、第１の実施の形態と同様に、光送信装置１０と、光受信装置２０と、これらの間で光信号を伝送する光伝送路１２を有している。光受信装置２０は、光送信装置１０から光伝送路１２を介して伝送される光信号を受信して所定の識別・再生動作を行うよう構成されている。
【００３８】
光受信装置２０は、光電気変換増幅部２１と、差動広帯域増幅部２２と、識別・再生部２３と、クロック（ＣＬＫ）生成部２４と、トリガ発生部２５と、デューティー比補正回路２６とを有している。デューティー比補正回路２６は、信号検出部２６Ａと、調整部２６Ｂとを有している。
【００３９】
光送信装置１０は光信号を生成し光伝送路１２に送出する。光伝送路１２を通った光信号は光受信装置２０に入力される。ここで光受信装置２０では、光電気変換増幅部２１において、入力された光信号を電気信号に変換し、差動広帯域増幅部２２とトリガ発生部２５にそれぞれ送出する。トリガ発生部２５では、光電気変換増幅部２１の出力信号を基にトリガ信号を生成し、デューティー比補正回路２６に送出する。差動広帯域増幅部２２では、入力された電気信号を増幅し、識別・再生部２３とデューティー比補正回路２６とクロック生成部２４にそれぞれ送出する。デューティー比補正回路２６では、トリガ発生部２５と差動広帯域増幅部２２のそれぞれの出力信号を基に、差動広帯域増幅部２２の出力信号のデューティー比を補正する制御信号を生成した後、制御信号を識別・再生部２３とクロック生成部２４にそれぞれ送出する。クロック生成部２４では、デューティー比補正回路２６からの制御信号を基に、差動広帯域増幅部２２から送出された信号のデューティー比を５０％に補正した後、クロックを生成し識別・再生部２３にクロック信号を送出する。識別・再生部２３は、クロック生成部２４から送出されたクロック信号を基に、差動広帯域増幅部２２から送出された信号を識別・再生する。以下、光受信装置２０の動作について、図６を用いて説明する。
【００４０】
図６は図５の光受信装置２０の内部の構成を示すブロック図である。図６の光受信装置２０は、光電気変換増幅部２１と、差動広帯域増幅部２２と、識別・再生部２３と、クロック生成部２４と、トリガ発生部２５と、デューティー比補正回路２６とで構成されている。また、デューティー比補正回路２６は、ピーク検出部２７、比較回路２８、直流電圧検出部２９、差分抽出部３０、計算部３１、コントロール部３２とで構成される。光電気変換増幅部２１に入力された光信号は、電気信号Ａに変換され差動広帯域増幅部２２とトリガ発生部２５にそれぞれ送出される。差動広帯域増幅部２２は、入力された電気信号Ａを増幅し、識別・再生部２３とクロック生成部２４とデューティー比補正回路２６内部のピーク検出部２７、比較回路２８、直流電圧検出部２９にそれぞれ送出する。
【００４１】
ピーク検出部２７は、差動広帯域増幅部２２から送出された電気信号Ｂの振幅のピークを検出した後、その結果を比較回路２８に送出する。比較回路２８は、ピーク検出部２７から送出された信号Ｃと差動広帯域増幅部２２から送出された電気信号ＢとのＡＮＤをとり平均化した後、その結果を差分抽出部３０に送出する。差分抽出部３０は、比較回路２８から送出された信号Ｄと基準電圧Ｖｒ１との差分を抽出し、その結果を計算部３１に送出する。また、直流電圧検出部２９は、差動広帯域増幅部２２から送出された電気信号Ｂの直流電圧を検出した後、計算部３１に送出する。計算部３１は、直流電圧検出部２９から送出された信号Ｅに、差分抽出部３０から送出された信号Ｆを加算、あるいは減算して、コントロール部３２にその結果を送出する。
【００４２】
トリガ発生部２５は、光電気変換増幅部２１から電気信号Ａが入力されると同時に、ある一定時間だけ論理”ＨＩＧＨ”が続くトリガ信号Ｈを生成し、そのトリガ信号Ｈをコントロール部３２に送出する。コントロール部３２は、トリガ発生部２５から送出されたトリガ信号Ｈの論理が”ＨＩＧＨ”の時間だけ、計算部３１から送出された信号Ｇを識別・再生部２３、及びクロック生成部２４にそれぞれ送出する。このとき、電気信号Ａは、その先頭部分には論理が”ＨＩＧＨ”、”ＬＯＷ”の繰り返しが、一定時間続くパターン（以降、プリアンブルパターン）を持つバースト信号、あるいは、一定周期ごとにプリアンブルパターンが存在する連続信号である。また、トリガ発生部２５は、プリアンブルパターンが続く時間を認識しており、バースト信号の場合は電気信号Ａが入力されると同時に、すなわち、プリアンブルパターンが入力されると同時に、論理”ＨＩＧＨ”の信号を、プリアンブルパターンが存在する時間と同じ時間だけ送出する。一定周期ごとにプリアンブルパターンが存在する連続信号の場合においても、トリガ発生部２５は、プリアンブルパターンが存在する一定周期を認識しており、その周期ごとに、論理”ＨＩＧＨ”の信号を、プリアンブルパターンが存在する時間と同じ時間だけ送出する。さらに、基準電圧Ｖｒ１は、プリアンブルパターンのデューティー比が５０％になる電圧に設定されている。
【００４３】
そして、クロック生成部２４は、デューティー比補正回路２６内のコントロール部３２から送出された制御信号を基に、差動広帯域増幅部２２から送出された電気信号Ｂのデューティー比を５０％に補正した後、クロック信号を生成し識別・再生部２３に送出する。識別・再生部２３は、クロック生成部２４から送出されたクロック信号を基に、差動広帯域増幅部２２から送出された電気信号Ｂを識別・再生する。
【００４４】
次に、デューティー比補正回路２６を含む光受信装置２０の動作について、図７を用いて説明する。図７は図６に示す光受信装置２０における主要な信号の波形を示す波形図である。すなわち、光電気変換増幅部２１の出力波形をＡ、差動広帯域増幅部２２の出力波形をＢ、ピーク検出部２７の出力波形をＣ、比較回路２８の出力波形をＤ、直流電圧検出部２９の出力波形をＥ、差分抽出部３０の出力波形をＦ、計算部３１の出力波形をＧ、トリガ発生部２５の出力波形をＨとしてそれぞれ示している。
【００４５】
このとき、波形Ａは、その先頭部分にプリアンブルパターンを持つバースト信号、あるいは、一定周期ごとにプリアンブルパターンが存在する連続信号であり、プリアンブルパターン部のデューティー比は７５％となっている。また、トリガ発生部２５は、プリアンブルパターンが続く時間を認識しており、バースト信号の場合は電気信号が入力されると同時に、すなわち、プリアンブルパターンが入力されると同時に波形Ｈを、プリアンブルパターンが存在する時間と同じ時間だけコントロール部３２に送出する。一定周期ごとにプリアンブルパターンが存在する連続信号の場合においても、トリガ発生部２５は、プリアンブルパターンが存在する一定周期を認識しており、その周期ごとに波形Ｈを、プリアンブルパターンが存在する時間と同じ時間だけ送出する。
【００４６】
次にピーク検出部２７は、波形Ｂのピーク値を検出し、波形Ｃを生成し、比較回路２８に送出する。比較回路２８は、波形Ｂと波形ＣのＡＮＤをとった後、平均化して波形Ｄを生成し、差分抽出部３０に送出する。図７中に、平均化前の波形を波形Ｄの欄に記載しているが、平均化前のデューティー比が７５％であるため、平均化後のレベルは”ＨＩＧＨ”レベルの０．７５倍の値となる。差分抽出部３０は、波形ＤとＶｒ１の差分を抽出し、波形Ｆを生成し、計算部３１に送出する。波形Ｄが０．７５、Ｖｒ１が０．５という場合であれば、波形ＦはＦ＝Ｄ−Ｖｒ１＝０．２５となる。直流電圧検出部２９は、波形Ｂの直流電圧成分を検出して、波形Ｅを計算部３１に送出する。波形Ｂはデューティー比が７５％であるため、波形Ｅは”ＨＩＧＨ”レベルの０．７５倍の値となる。
【００４７】
計算部３１は、入力される波形Ｅと波形Ｆから、識別・再生部２３において波形Ｂを正確に識別できるような、かつ、クロック生成部２４において波形Ｂからクロック信号が正確に生成することができるような波形Ｇを生成し、コントロール部３２に送出する。コントロール部３２は、トリガ発生部２５から送出された波形Ｈの論理”ＨＩＧＨ”の時間だけ、計算部３１から送出された波形Ｇをそのまま識別・再生部２３とクロック生成部２４にそれぞれ送出する。波形Ｈの論理が”ＨＩＧＨ”から”ＬＯＷ”に切り替わった時点で、コントロール部３２は、論理が切り替わる直前の波形Ｈの値に固定し、その固定値を差動広帯域増幅部２２に送出する。そして、波形Ｈの論理が”ＨＩＧＨ”になるまで、すなわち、次のプリアンブルパターンがトリガ発生部２５に入力され、波形Ｈが論理”ＨＩＧＨ”となり、コントロール部３２に入力されるまで、この波形Ｈの固定値を出力し続ける。
【００４８】
これにより、デューティー比が５０％よりも大きい、例えば上記例で示したようなデューティー比が７５％の場合において、電気信号のピーク検出、ピーク検出値と電気信号とのＡＮＤ、基準電圧との差分抽出、電気信号の直流電圧成分の検出、直流電圧成分と差分抽出の値からデューティー比を５０％にする信号の生成及び差動広帯域増幅部の入力端子への送出をすることにより、電気信号波形のデューティー比を５０％にすることができる。
【００４９】
以上は、初期の電気信号波形のデューティー比が７５％という場合について述べたが、デューティー比が２５％という場合についても同様の動作をする。前述と変わるところは、比較回路２８の出力波形Ｄ、直流電圧検出部２９の出力波形Ｅ、差分抽出部３０の出力波形Ｆであり、波形Ｄ及び波形Ｅは”ＨＩＧＨ”レベルの０．２５倍の値に、波形ＦはＦ＝Ｄ−Ｖｒ１＝０．２５−０．５＝−０．２５に変化する。そして計算部３１では波形Ｅ、Ｆを基にデューティー比が５０％になるような波形Ｇを生成し、コントロール部３２に送出する。コントロール部３２では、前述した動作を行い、差動広帯域増幅部２２の入力端子に波形Ｇを送出する。
【００５０】
また、比較回路２８の機能としては、ＡＮＤ機能のほかＥＸ−ＯＲ機能のものもある。ＥＸ−ＯＲ機能を持つ比較回路の動作は、第１の実施の形態と同様であるので省略する。このように本実施の形態では、デューティー比補正回路２６において、電気信号のピーク検出、ピーク検出値と電気信号とのＡＮＤあるいはＥＸ−ＯＲ、基準電圧との差分抽出、電気信号の直流電圧成分の検出、直流電圧成分と差分抽出の値から識別・再生部における電気信号の正確な識別を可能にし、かつ、正確なクロックを生成できるような信号の生成及び識別・再生部、及びクロック生成部への送出をすることにより、電気信号波形のデューティー比が５０％からずれた場合においても、識別・再生部内、及びクロック生成部内においてデューティー比を５０％に補正し、正確なクロックを生成し電気信号を正確に識別することができる。また、差動広帯域増幅部、信号検出部、調整部で構成されるデューティー比補正回路とを１つのＩＣに集積化することにより、装置及びシステムの小型化、低コスト化を実現することができる。
【００５１】
【発明の効果】
以上説明したように本発明によれば、受信信号を増幅する差動広帯域増幅部の出力信号を検出する信号検出部と、信号検出部からの出力信号を基に差動広帯域増幅部の出力信号のデューティー比を制御する制御信号を送出する調整部と、受信信号に応答し、調整部から出力する制御信号の送出タイミングを管理するトリガ信号を生成するトリガ発生部と、制御信号を差動広帯域増幅部に送出する手段とを有するデューティー比補正回路が提供され、また、受信信号を増幅する差動広帯域増幅部の出力信号を検出する信号検出部と、信号検出部からの出力信号を基に差動広帯域増幅部の出力信号のデューティー比を制御する制御信号を送出する調整部と、受信信号に応答し、調整部から出力する制御信号の送出タイミングを管理するトリガ信号を生成するトリガ発生部と、制御信号を差動広帯域増幅部の後段に接続される識別・再生部に送出する手段とを有するデューティー比補正回路が提供され、また受信信号を増幅する差動広帯域増幅部の出力信号を検出する信号検出部と、信号検出部からの出力信号を基に差動広帯域増幅部の出力信号のデューティー比を制御する制御信号を送出する調整部と、調整部から出力する制御信号の送出タイミングを管理する信号を送出するトリガ発生部とを備えているデューティー比補正回路が提供され、また、かかるデューティー比補正回路を有する光受信装置と、かかる光受信装置を有する光伝送システムが提供されるので、光受信装置の増幅器の出力振幅、出力信号レベルのバラツキや、積分回路の時定数の精度バラツキがあっても、また、周波数の異なる信号に対しても、デューティー比を適切に補正することができ、良好な受信により受信信号の識別・再生ができる。また、差動広帯域増幅部、信号検出部及び調整部を１つのＩＣに集積化することにより、装置及びシステムの小型化、低コスト化を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における光伝送システムの構成を示すブロック図
【図２】図１中の光受信装置の構成を詳しく示すブロック図
【図３】図１中の光受信装置の動作を説明するための信号波形図
【図４】図１中の光受信装置の動作を説明するための信号波形図
【図５】本発明の第２の実施の形態における光伝送システムの構成を示すブロック図
【図６】図５中の光受信装置の構成を詳しく示すブロック図
【図７】図６中の光受信装置の動作を説明するための信号波形図
【図８】従来のデューティー比補正回路の構成を示すブロック図
【符号の説明】
１０ 光送信装置
１２ 光伝送路
２０ 光受信装置
２１ 光電気変換増幅部
２２ 差動広帯域増幅部
２３ 識別・再生部
２４ クロック（ＣＬＫ）生成部
２５ トリガ発生部
２６ デューティー比補正回路
２６Ａ 信号検出部
２６Ｂ 調整部
２７ ピーク検出部
２８ 比較回路
２９ 直流電圧検出部
３０ 差分抽出部
３１ 計算部
３２ コントロール部
Claims (9)
- 受信信号を増幅する差動広帯域増幅部の出力信号を検出する信号検出部と、
前記信号検出部からの出力信号を基に前記差動広帯域増幅部の前記出力信号のデューティー比を制御する制御信号を送出する調整部と、
前記受信信号に応答し、前記調整部から出力する前記制御信号の送出タイミングを管理するトリガ信号を生成するトリガ発生部と、
前記制御信号を前記差動広帯域増幅部に送出する手段とを、
有するデューティー比補正回路。 - 受信信号を増幅する差動広帯域増幅部の出力信号を検出する信号検出部と、
前記信号検出部からの出力信号を基に前記差動広帯域増幅部の前記出力信号のデューティー比を制御する制御信号を送出する調整部と、
前記受信信号に応答し、前記調整部から出力する前記制御信号の送出タイミングを管理するトリガ信号を生成するトリガ発生部と、
前記制御信号を前記差動広帯域増幅部の後段に接続される識別・再生部に送出する手段とを、
有するデューティー比補正回路。 - 前記信号検出部は、前記差動広帯域増幅部の前記出力信号のピークを検出するピーク検出部と、前記ピーク検出部の出力信号と前記差動広帯域増幅部の前記出力信号とを比較する比較回路とを有する請求項１又は２に記載のデューティー比補正回路。
- 前記比較回路は、前記ピーク検出部の前記出力信号と前記差動広帯域増幅部の前記出力信号とのＡＮＤをとる機能を持つ請求項３に記載のデューティー比補正回路。
- 前記比較回路は、前記ピーク検出部の前記出力信号と前記差動広帯域増幅部の前記出力信号とのＥＸ−ＯＲをとる機能を持つ請求項３に記載のデューティー比補正回路。
- 前記調整部は、前記信号検出部の前記出力信号と基準電圧の差を抽出する差分抽出部と、前記差動広帯域増幅部の前記出力信号の直流電圧を検出する直流電圧検出部と、前記差分抽出部の出力信号と前記直流電圧検出部の出力信号を加算あるいは減算する計算部と、前記計算部の出力信号の出力タイミングを前記トリガ信号によって制御するコントロール部とを有する請求項１又は２に記載のデューティー比補正回路。
- 入力された光信号を電気信号に変換する光電気変換部と、
前記光電気変換部の出力信号を増幅する差動広帯域増幅部と、
前記差動広帯域増幅部の出力信号を基に前記差動広帯域増幅部の前記出力信号のデューティー比を補正する請求項１から６に記載のデューティー比補正回路と、
前記差動広帯域増幅部の前記出力信号に応答してクロック信号を生成するクロック生成部と、
前記クロック生成部の出力信号を基に前記差動広帯域増幅部の前記出力信号を識別・再生する識別・再生部とを、
有する光受信装置。 - 前記差動広帯域増幅部、前記信号検出部、及び前記調整部は、１つのＩＣに集積化されている請求項７に記載の光受信装置
- 光信号を生成する光送信装置と、前記光信号を伝送する光伝送路と、前記光伝送路を伝搬してきた光信号を受信する請求項７又は８に記載の光受信装置とを有する光伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003134997A JP2004343247A (ja) | 2003-05-13 | 2003-05-13 | デューティー比補正回路、光受信装置及び光伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003134997A JP2004343247A (ja) | 2003-05-13 | 2003-05-13 | デューティー比補正回路、光受信装置及び光伝送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004343247A true JP2004343247A (ja) | 2004-12-02 |
Family
ID=33525404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003134997A Withdrawn JP2004343247A (ja) | 2003-05-13 | 2003-05-13 | デューティー比補正回路、光受信装置及び光伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004343247A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009188499A (ja) * | 2008-02-04 | 2009-08-20 | Nec Corp | 光バースト受信器及び方法 |
| JP2009212676A (ja) * | 2008-03-03 | 2009-09-17 | Ntt Electornics Corp | バースト受信装置 |
| CN101072070B (zh) * | 2007-03-19 | 2010-11-03 | 中国科学院西安光学精密机械研究所 | 一种低占空比光数据包信号的产生方法 |
| JP2012050104A (ja) * | 2011-09-26 | 2012-03-08 | Omron Corp | 送信装置、受信装置、送受信装置、送信制御方法、受信制御方法、光伝送モジュール、電子機器 |
-
2003
- 2003-05-13 JP JP2003134997A patent/JP2004343247A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101072070B (zh) * | 2007-03-19 | 2010-11-03 | 中国科学院西安光学精密机械研究所 | 一种低占空比光数据包信号的产生方法 |
| JP2009188499A (ja) * | 2008-02-04 | 2009-08-20 | Nec Corp | 光バースト受信器及び方法 |
| US8050573B2 (en) | 2008-02-04 | 2011-11-01 | Nec Corporation | Optical burst receiver and method |
| JP2009212676A (ja) * | 2008-03-03 | 2009-09-17 | Ntt Electornics Corp | バースト受信装置 |
| JP2012050104A (ja) * | 2011-09-26 | 2012-03-08 | Omron Corp | 送信装置、受信装置、送受信装置、送信制御方法、受信制御方法、光伝送モジュール、電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5307196A (en) | Optical receiver | |
| US7538594B2 (en) | Method for reducing delay difference of differential transmission and system thereof | |
| JPH11122231A (ja) | クロック抽出回路 | |
| US7782153B2 (en) | Timing adjusting method and timing adjusting apparatus | |
| US6882944B2 (en) | Threshold setting apparatus for adjustably setting a threshold for use in identifying serial data from a baseband signal | |
| US6989717B2 (en) | Circuit and method for switching gains of preamplifier | |
| JP2004343247A (ja) | デューティー比補正回路、光受信装置及び光伝送システム | |
| US7801211B2 (en) | Communication system, receiver unit, and adaptive equalizer | |
| US8798459B2 (en) | Optical receiver and method of detecting loss of optical signal of the optical receiver | |
| US20110129039A1 (en) | Signal receiving apparatus and signal processing method | |
| EP1286493A1 (en) | Instrument for measuring characteristic of data transmission system with high accuracy and clock reproducing circuit used therefor | |
| JP2009060203A (ja) | 光受信信号断検出回路及び光受信信号断検出方法 | |
| US6269134B1 (en) | Data transmission method and apparatus in pulse amplitude modulation communication system | |
| US6816684B2 (en) | Method of generating a clock signal of exact phase from an optical input signal and optical receiver therefor | |
| JP2011047877A (ja) | 携帯端末用デバイス測定装置 | |
| JP2004336200A (ja) | バースト信号開始時検出回路、光受信装置、並びに光伝送システム | |
| JP3119239B2 (ja) | バースト光受信回路 | |
| JP4173688B2 (ja) | 光モジュールおよび光通信システム | |
| JP2007266726A (ja) | 受信器を搭載した電子装置 | |
| JP2801171B2 (ja) | クロック信号同期回路 | |
| JP4509062B2 (ja) | 受信装置 | |
| JP3907318B2 (ja) | 伝送波形変換受信回路および伝送波形変換受信方法 | |
| JP2001086042A (ja) | 配電線搬送通信装置 | |
| JP2006060640A (ja) | 光受信回路およびその識別閾値制御方法 | |
| KR100249230B1 (ko) | 에이치디티브이의 위상 트래킹 제어장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060801 |