JP2004342547A - マトリックス配線構造 - Google Patents
マトリックス配線構造 Download PDFInfo
- Publication number
- JP2004342547A JP2004342547A JP2003140190A JP2003140190A JP2004342547A JP 2004342547 A JP2004342547 A JP 2004342547A JP 2003140190 A JP2003140190 A JP 2003140190A JP 2003140190 A JP2003140190 A JP 2003140190A JP 2004342547 A JP2004342547 A JP 2004342547A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electrode
- layer
- lower wiring
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Abstract
【課題】画像形成装置を構成した際に、電極や下配線近傍に落ちた放電電流による下配線の断線を防止したマトリックス配線構造を提供する。
【解決手段】絶縁性基板に凹溝2を形成し、該凹溝2内に、導電層4、次いで抵抗層5を形成して、導電層4と抵抗層5からなる下配線3を形成し、該抵抗層5上に極6bとの接続部6cを形成する。
【選択図】 図1
【解決手段】絶縁性基板に凹溝2を形成し、該凹溝2内に、導電層4、次いで抵抗層5を形成して、導電層4と抵抗層5からなる下配線3を形成し、該抵抗層5上に極6bとの接続部6cを形成する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、平面電極型電子放出素子を用いたディスプレイなど、多数配線と電子放出素子を組み合わせて画像を形成するフラットパネルディスプレイに適したマトリックス配線構造に関する。
【0002】
【従来の技術】
平面電極型電子放出素子を複数個配置してなる大面積フラットパネルディスプレイは、複数本の上配線と下配線を互いに交差させたマトリックス配線の各交点に電子放出素子を配置し、各素子に選択的に電位をかけることにより、該素子より電子線を放出させて画像を表示するものである。このようなディスプレイにおいては、上配線と下配線の交差部に絶縁層を配し、各交点において各配線にそれぞれ電極を接続しており、該電極間に電子放出部を設けることにより、電子放出機能を持たせている。また、各素子より放出された電子線は、該素子に対向して配置された蛍光体に照射され、該蛍光体が発光することによって画像が形成される。
【0003】
具体的には、例えば、特許文献1に、平面電極型電子放出素子を複数個配置してなる大面積フラットパネルディスプレイのマトリックス配線構造が開示されている。
【0004】
上記のようなマトリックス配線では、XGA規格では、下配線が1024×3(RGB)=3072本必要であるのに対して、上配線は768本で構成される。従って、下配線は上配線に比べて幅を細くする必要があり、配線間に形成される電極形状も、下配線間の幅は小さくする必要がある。例えば、32インチクラスのディスプレイでは、180μm□程度の領域に一対の電極及び一方の電極と下配線との接続部を設けなければならない。
【0005】
【特許文献1】
特開平6−289814号公報
【0006】
【発明が解決しようとする課題】
上記した電子放出素子を用いたフラットパネルディスプレイにおいては、素子から放出された電子線を対向する蛍光体に照射して画像を形成するため、蛍光体側の基板に電荷が蓄積される。蓄積された電荷は対向するマトリックス配線に放電して落ちる可能性があり、このような放電は高エネルギーであるため、電子放出素子の電子放出部や電極に落ちて高電流が下配線に流れた場合には、下配線が断線する恐れがある。
【0007】
下配線が断線した場合、該配線に接続される電子放出素子は全て電子線を放出できなくなるため、画像上、縦ラインの欠落が観察されてしまう。
【0008】
放電による下配線の断線を回避する方法としては、下配線を低抵抗化する方法が挙げられるが、前記したように、下配線は上配線より密度が高く、構造上幅を広くすることが困難であり、基板の平坦性を考慮すると厚みを増すことも好ましくない。そのため、図4に示すように、電極6bと下配線12との接続部6cを細長く形成して高抵抗化し、電子放出部7や電極6bに落ちた放電電流を該接続部6bにおいて減少させる方法が考えられる。
【0009】
しかしながら、細長い接続部を形成したとしても、放電箇所が下配線の近傍であった場合には、下配線に過電流が流れるため、有効ではない。また、所望の抵抗値を得るためには、より幅の狭い接続部をより長く形成する必要があり、広い領域が必要になる。一般的に、タングステンやモリブデンを電極材料に用いた場合、膜厚0.1μm、線幅2μmの接続部では、100Ωの抵抗値を得るためには、約364μmの配線長が必要であるが、線幅2μm程度の接続部を形成する場合、製造コストが上昇してしまう。大板用の安価なプロキシミティ方式の露光機では、レジストの解像限界が10μmとされているため、線幅10μmの接続部であれば形成しうるが、その場合、必要な配線長が1820μmとなり、180μm□の領域では足りない。そのため、線幅2μmの露光が可能な、高価なステッパーやミラープロジェクション方式の露光機が必要となる。
【0010】
本発明の課題は、上記問題点を解決したマトリックス配線構造を提供することにあり、具体的には、電子放出部や電極に落ちた放電による下配線の断線を防止したマトリックス配線構造を提供することにある。
【0011】
【課題を解決するための手段】
本発明は複数本の上配線と、絶縁層を介して該上配線と交差する複数本の下配線と、上記上配線と下配線との各交点において各配線に接続された電極とを有するマトリックス配線構造であって、上記下配線が、絶縁性基板表面に形成された凹溝内に導電層、次いで抵抗層を配置してなり、抵抗層表面と基板表面とが実質的に平坦であり、上記電極が該抵抗層上に接続されていることを特徴とするマトリックス配線構造である。
【0012】
【発明の実施の形態】
本発明のマトリックス配線構造は、基板に設けた凹溝に下配線を埋め込んだ構成とし、且つ、該下配線を、導電層と抵抗層との2層構成としたことにより、該下配線の配線としての導電性は導電層で担い、抵抗層において電極と電気的に接続されるため、電子放出部や電極に落ちた放電電流が導電層に至るまでに抵抗層において低減され、該導電層の断線は防止される。よって、下配線から電極までの接続部を高抵抗化する必要が無く、線幅10μm以上で構成すれば良いため、安価な露光機を用いて形成することができる。
【0013】
以下に、具体的な構成について説明する。
【0014】
図1は、本発明のマトリックス配線構造の好ましい一実施形態を用いて構成した、平面型電子放出素子からなる電子源の、上配線と下配線の任意の1交点の拡大図である。図中、(a)は平面図、(b)は(a)のA−A’断面図であり、1は絶縁性基板、2は凹溝、3は下配線、4は導電層、5は抵抗層、6a、6bは電極、6cは電極6bの接続部、7は電子放出部、8は絶縁層、9は上配線である。
【0015】
本発明のマトリックス配線構造は、複数本の上配線9と複数本の下配線3とが絶縁層8を介して交差しており、その交点において、両配線に電極6a、6bが接続されている。電子放出素子の電子放出部7は該電極6a、6b間に形成される。
【0016】
図1に示すように、本発明にかかる下配線3は、絶縁性基板1表面に形成された凹溝2内に、導電層4と抵抗層5とを順次配置し、抵抗層5表面と基板1表面とが実質的に平坦になるように構成されている。これにより、基板上に下配線を形成する場合に比較して、絶縁層8、上配線9、電極の接続部6cの段差が解消乃至は緩和され、該段差による断線や接続不良が防止されるという効果も得られる。具体的には、抵抗層5表面と基板1表面との段差が2μm未満であることが好ましい。当該段差が大きい場合には、抵抗層5上に形成される接続部6に該段差による断線が生じやすい。
【0017】
本発明に用いられる絶縁性基板1としては、ガラス、プラスチック等、従来フラットパネルディスプレイの基板として用いられていたものを用いることができる。また、該基板1に形成される凹溝2の形状は、電極6a、6bや接続部6cが十分配置できる領域が得られるように、幅を細くする必要がある。具体的には幅、深さ共に30〜100μmとなるように形成することが好ましく、さらに好ましくは幅、深さ共に30〜50μmである。
【0018】
凹溝2の形成方法は、絶縁性基板1の素材に適した方法が用いられる。基板1がプラスチック等の塑性変形が可能な素材であれば、ネガ型を絶縁性基板1にプレスして転写する方法、モールド整形する方法などが考えられるが、特に加工方法は限定されない。また、ガラス等の塑性変形の困難な素材であれば、プラズマディスプレイパネル(PDP)のバリアリブを作成するサンドブラスト法などが適用される。さらには、フォトリソグラフィー法を用いたドライ或いはウェットエッチング法も適用されるがこれらに限定されるものではない。
【0019】
本発明にかかる下配線3の下層の導電層4は、好ましくは体積抵抗率が5×10−8Ω・m以下であり、PDPの製造に一般に用いられている導電性ペーストや金属ワイヤーを用いて形成することができる。導電性ペーストを用いる場合には、凹溝2にスキージで導電性ペーストを埋め込んだ後、焼成することで低抵抗化し、導電層4とする。このとき、導電性ペーストに含まれる有機物バインダーが気化して体積収縮が起こり、凹溝2の上部に空間が生じるため、該空間を利用して抵抗層5を形成する。
【0020】
本発明に好ましく用いられる導電性ペーストとしては、例えば、ノリタケカンパニーリミテッド社製「NP−4732」や、デュポン社製「フォーデル感光性銀ペースト」等を用いることができる。
【0021】
金属ワイヤーは導電性ペーストを用いるよりも安価で、且つ、低抵抗配線が形成されるため好ましい。図2は金属ワイヤー10を用いて導電層とした実施形態の断面模式図である。金属ワイヤー10の素材としては、抵抗率の小さい銅、銅合金、アルミニウム、銀、金などが適している。特に、安価な銅や銅合金が好ましい。また、ワイヤーの形状は、断面が円形や矩形のものが一般的であるが、これらに限定されるものではない。断面が円形の金属ワイヤーは入手が容易で、ICのボンディング材料として一般に市販されている直径が10〜100μmの線材や、エナメル線用の直径が25〜500μmの線材を使用することができる。尚、所望の寸法の市販品がない場合には、公知の延伸機によって延伸したワイヤーを用いれば良い。
【0022】
大面積ディスプレイとしては、60インチクラスまでが一般家庭で設置できる大きさであるといわれており、本発明のマトリックス配線構造を用いてこのクラスのディスプレイを構成する場合に用いられる金属ワイヤーとしては、銅や銀製で直径が10〜100μm程度の細い線が求められる。
【0023】
金属ワイヤー10の固定方法は、凹溝2の中に接着剤を配置し、その上にワイヤー10を配置する方法や、凹溝2の溝幅を金属ワイヤー10の直径に調整してワイヤーをはめ込む方法などが挙げられ、後のプロセスにおいてワイヤーが凹溝2から外れないようにすることが重要である。
【0024】
本発明にかかる抵抗層5は、好ましくは体積抵抗率が1×10−3〜1Ω・mであり、素材としては、市販のカーボンペーストや抵抗体形成用のペーストを用いることができる。ペーストは上記導電層ペーストと同様に、スキージ等の公知の方法により凹溝2の導電層4上に埋め込み、抵抗層5を形成する。また、ペーストを焼成する場合には、体積収縮を生じ、凹溝2の上部に空間が発生するが、下層に導電層4を形成しているため、収縮量は小さい。また、予め収縮率の小さいペーストを選択することが好ましい。抵抗層5としては、フォトリソグラフィー法を用い、シリコンなどの半導体材料を堆積させて形成することもできる。
【0025】
本発明において、下配線3と電極6bとを電気的に接続する抵抗層5の抵抗値が100Ω以上となることが好ましい。抵抗値が100Ω未満の場合には、電極6b或いは接続部6cに落ちた放電電流を十分に低減することができず、導電層4の破壊を招いてしまうため、好ましくない。また、該抵抗値が高すぎると、下配線3から電極6bへの電流の供給が十分に行えないので好ましくないが、電子の加速電圧によっては数kΩの抵抗値でも動作することができる。
【0026】
尚、本発明において、抵抗層5の抵抗値とは、導電層4と抵抗層5上に形成された接続部6bとで挟持された領域の抵抗をいう。
【0027】
抵抗層5上に電極6bの接続部6cを形成し、下配線3と電極6bとの電気的接続を図る。電極6a、6b、接続部6cは、例えば金属薄膜をスパッタリングにより形成した後、フォトリソグラフィー法によりパターニングする方法、レジストを電極6a、6b、接続部6cの形状にパターニングした後、白金錯体溶液をレジストにしみ込ませ、焼成する方法などが挙げられる。素材としては、金、白金、パラジウム、アルミニウム、タングステン、モリブデンなどの導電性材料が用いられる。
【0028】
下配線3に接続される電極6b、接続部6cは10μm以上の幅で形成することができる。そのため、形成工程においてフォトリソグラフィー法に用いられる露光機はプロキシミティ方式の安価な露光機を用いることができる。
【0029】
本発明にかかる上配線9は、下配線3と同様の導電性ペーストを用いることができる。このようなペーストを用いた場合、一般的にはスクリーン印刷法により、パターニングを行う。この他、AlやCuを用いて導電層を成膜した後、フォトリソグラフィー法を用いて、導電層をパターニングすることにより上配線9を形成することも可能である。
【0030】
さらに、図1に示すように、電極6a、6b間に電子放出部7を形成することにより、平面型電子放出素子からなる電子源が構成される。電子放出部7は、例えば、電極6a、6b間に導電性膜を形成し、該導電性膜に通電フォーミングの処理を施すことによって、形成される。
【0031】
上記電子源を蛍光膜とメタルバックを備えたフェースプレートと対向させて気密容器内に真空に保持して密封し、画像形成装置が構成される。当該装置において、上配線9、下配線3を選択して電圧を印加して所望の素子から電子線を放出させ、同時にメタルバックには高電圧を印加しておくことにより、蛍光膜に上記電子線を衝突させて発光させ、画像を形成する。
【0032】
【実施例】
(実施例1)
図1に示す構成のマトリックス配線構造を有するフラットパネルディスプレイを作製した。
【0033】
ガラス基板に、ドライフィルムレジストを貼付し、露光して凹溝を形成する部分のみを溶解し、サンドブラスト法を用いて幅40μm、深さ20μmの凹溝を形成した。次いで、該凹溝に市販の銀ペーストをスキージで埋め込み、500℃で1時間焼成して銀の導電層を形成した。焼成後、体積収縮により導電層上部には基板表面まで5μmの隙間ができた。この隙間に、市販のカーボンペーストをスキージで埋め込み、350℃で10分間焼成を行い、体積抵抗率が8×10−3Ω・mのカーボン製抵抗層を形成した。抵抗層表面と基板表面との段差は1μm以下であった。
【0034】
上記基板上にネガ型レジストを厚さ0.5μmにスピンコートし、プロキシミティ露光機で図1(b)に示す電極6a、6b、接続部6cの形状に露光し、現像してレジスト像を得た。次いで、基板ごと白金錯体溶液中に浸漬し、白金錯体をレジストにしみ込ませた後、窒素雰囲気中500℃で1時間焼成して、厚さ0.1μm、幅10μmの白金製電極を形成した。当該電極の接続部と上記銀製の導電層とに挟まれた、上記カーボン製抵抗層の抵抗値は100〜120Ωであった。
【0035】
上記抵抗層上に酸化鉛を主成分とする印刷用ペーストを印刷し、窒素雰囲気中500℃で1時間焼成して、下配線の幅方向の幅が50μm、直交する方向の幅が250μm、厚さ8μmの絶縁層を形成した。次いで、該絶縁層上に銀粒子をペースト状にしたインクを印刷して、窒素雰囲気中500℃で1時間焼成し、厚さ8μm、幅200μmの上配線を形成した。この上配線の基板長における配線抵抗は12Ωであった。尚、基板長は0.95m、配線長は0.9mであった。
【0036】
上記白金製電極間に、特開平8−273533号公報に開示されているインクジェット法により、電子放出部を形成し、平面電極型電子放出素子からなる電子源を構成した。インクの主成分はPd錯体であり、乾燥後の膜厚は0.05μm、直径10μmで、前述の電極6a、6bに接続するように電子放出部7を形成した。その後、基板を真空中(1×10−4Pa)に配置し、電極6a、6bに電圧を印加して電子放出部7に通電処理(フォーミング処理、15V×10分間)を施すことにより電子放出部7を活性化した。該電子源を、蛍光膜及びメタルバックを備えたフェースプレートに対向させて気密容器内に封止し、大面積のフラットパネルディスプレイを作製した。
【0037】
得られたディスプレイについて、3000時間の連続点灯を行ったが、画像の変化は認められなかった。
【0038】
(実施例2)
凹溝の幅及び深さを共に35μmとし、底部にワイヤー固定のための銀ペーストを微量敷いた上に直径30μmの銅ワイヤーを配置して導電層とし、抵抗層の抵抗値が130〜145Ωであった以外は実施例1と同様にしてフラットパネルディスプレイを作製した。
【0039】
得られたディスプレイについて、3000時間の連続点灯を行ったが、画像の変化は認められなかった。
【0040】
(実施例3)
図3に示すように、導電層4を形成後に、市販のドライフィルム(日立化成社製「PF9150」)11を基板上に貼付し、現像後にエッジが逆テーパー形状となるようにパターニングした後、スパッタリング法によりシリコンを5μmの厚さに成膜し、抵抗層を形成した以外は実施例1と同様にしてフラットパネルディスプレイを作製した。シリコンターゲットの体積抵抗率は0.1Ω・m、抵抗層の抵抗値は1200〜1250Ωであった。
【0041】
得られたディスプレイについて、3000時間の連続点灯を行ったが、画像の変化は認められなかった。
【0042】
(比較例1)
市販の銀ペーストを溝上に印刷した後、500℃で1時間焼成して銀の導電層を形成した後、抵抗層を設けず、白金製電極を直接形成した以外は実施例1と同様にしてフラットパネルディスプレイを作製した。導電層表面と基板表面との段差は1μm以下であった(印刷で形成したため、乾燥焼成前は溝から盛り上がった状態で導電層が形成されており、そのため、乾燥焼成後は段差を小さく形成することができる。)。
【0043】
得られたディスプレイについて、連続点灯を行ったところ、24時間経過時点で縦方向の2ラインが発光しなくなり、画像の欠陥が認められた。本ディスプレイを分解したところ、下配線にオープンショートが確認され、断線部を顕微鏡で拡大観察したところ、電極上に放電による白金の溶解が確認された。
【0044】
(比較例2)
図4に示す従来のマトリックス配線構造を有するフラットパネルディスプレイを作製した。図4中、12は下配線であり、図1と同じ部材には同じ符号を付した。
【0045】
本例においては、基板上に銀ペーストを印刷し、500℃で1時間焼成して、厚さ8μm、線幅40μmの下配線を形成し、ミラープロジェクション方式の露光機を用いて、フォトリソグラフィーによりタングステン製の電極6a、6b、接続部6cを形成した以外は、実施例1と同様にしてフラットパネルディスプレイを作製した。尚、電極6a、6b、接続部6cは厚さ0.1μm、線幅2μmであり、接続部6cの配線長は380μmであった。
【0046】
得られたディスプレイについて、連続点灯を行ったところ、数時間で発光しない点が数10点発生した。また、24時間経過時点で縦方向の10ラインが発光しなくなり、画像の欠陥が認められた。本ディスプレイを分解したところ、接続部6cの下配線近傍に放電の痕跡があり、オープンショートが確認された。
【0047】
(比較例3)
凹溝の深さを40μmとし、抵抗層表面と基板表面との段差を2μmとした以外は実施例1と同様にしてフラットパネルディスプレイを作製した。抵抗層の抵抗値は200〜220Ωであった。
【0048】
得られたディスプレイについて点灯試験を行ったところ、初期から発光しない点が100箇所以上あり、さらに、3000時間連続点灯を行ったが、発光しない点は増加しなかった。本ディスプレイを分解したところ、発光しない点において抵抗層と電極間のオープンショートが確認された。
【0049】
(比較例4)
実施例1の電極の接続部を、厚さ0.1μm、線幅2μm、配線長1820μmのタングステン製で設計を試みたが、幾何学的に配置できなかった。
【0050】
【発明の効果】
以上説明したように、本発明のマトリックス配線構造は、放電による下配線の欠陥発生が防止されるため、本発明を用いて構成されるフラットパネルディスプレイにおいて、良好な画像を長期にわたり形成することが可能である。また、本発明のマトリックス配線構造は、接続部に長い配線長を必要としないため、電子放出部を形成する領域が広く、パネル設計の自由度が高い。
【図面の簡単な説明】
【図1】本発明のマトリックス配線構造を用いてなる電子源の、上配線と下配線の任意の1交点の拡大図である。
【図2】本発明において、導電層を金属ワイヤーで構成した実施形態の断面模式図である。
【図3】本発明の実施例において、シリコンを成膜して抵抗層を形成する工程を示す断面模式図である。
【図4】従来のマトリックス配線構造を用いてなる電子源の、上配線と下配線の任意の1交点の拡大図である。
【符号の説明】
1 絶縁性基板
2 凹溝
3 下配線
4 導電層
5 抵抗層
6a〜6c 電極
7 電子放出部
8 絶縁層
9 上配線
10 ワイヤー
11 ドライフィルム
12 下配線
【発明の属する技術分野】
本発明は、平面電極型電子放出素子を用いたディスプレイなど、多数配線と電子放出素子を組み合わせて画像を形成するフラットパネルディスプレイに適したマトリックス配線構造に関する。
【0002】
【従来の技術】
平面電極型電子放出素子を複数個配置してなる大面積フラットパネルディスプレイは、複数本の上配線と下配線を互いに交差させたマトリックス配線の各交点に電子放出素子を配置し、各素子に選択的に電位をかけることにより、該素子より電子線を放出させて画像を表示するものである。このようなディスプレイにおいては、上配線と下配線の交差部に絶縁層を配し、各交点において各配線にそれぞれ電極を接続しており、該電極間に電子放出部を設けることにより、電子放出機能を持たせている。また、各素子より放出された電子線は、該素子に対向して配置された蛍光体に照射され、該蛍光体が発光することによって画像が形成される。
【0003】
具体的には、例えば、特許文献1に、平面電極型電子放出素子を複数個配置してなる大面積フラットパネルディスプレイのマトリックス配線構造が開示されている。
【0004】
上記のようなマトリックス配線では、XGA規格では、下配線が1024×3(RGB)=3072本必要であるのに対して、上配線は768本で構成される。従って、下配線は上配線に比べて幅を細くする必要があり、配線間に形成される電極形状も、下配線間の幅は小さくする必要がある。例えば、32インチクラスのディスプレイでは、180μm□程度の領域に一対の電極及び一方の電極と下配線との接続部を設けなければならない。
【0005】
【特許文献1】
特開平6−289814号公報
【0006】
【発明が解決しようとする課題】
上記した電子放出素子を用いたフラットパネルディスプレイにおいては、素子から放出された電子線を対向する蛍光体に照射して画像を形成するため、蛍光体側の基板に電荷が蓄積される。蓄積された電荷は対向するマトリックス配線に放電して落ちる可能性があり、このような放電は高エネルギーであるため、電子放出素子の電子放出部や電極に落ちて高電流が下配線に流れた場合には、下配線が断線する恐れがある。
【0007】
下配線が断線した場合、該配線に接続される電子放出素子は全て電子線を放出できなくなるため、画像上、縦ラインの欠落が観察されてしまう。
【0008】
放電による下配線の断線を回避する方法としては、下配線を低抵抗化する方法が挙げられるが、前記したように、下配線は上配線より密度が高く、構造上幅を広くすることが困難であり、基板の平坦性を考慮すると厚みを増すことも好ましくない。そのため、図4に示すように、電極6bと下配線12との接続部6cを細長く形成して高抵抗化し、電子放出部7や電極6bに落ちた放電電流を該接続部6bにおいて減少させる方法が考えられる。
【0009】
しかしながら、細長い接続部を形成したとしても、放電箇所が下配線の近傍であった場合には、下配線に過電流が流れるため、有効ではない。また、所望の抵抗値を得るためには、より幅の狭い接続部をより長く形成する必要があり、広い領域が必要になる。一般的に、タングステンやモリブデンを電極材料に用いた場合、膜厚0.1μm、線幅2μmの接続部では、100Ωの抵抗値を得るためには、約364μmの配線長が必要であるが、線幅2μm程度の接続部を形成する場合、製造コストが上昇してしまう。大板用の安価なプロキシミティ方式の露光機では、レジストの解像限界が10μmとされているため、線幅10μmの接続部であれば形成しうるが、その場合、必要な配線長が1820μmとなり、180μm□の領域では足りない。そのため、線幅2μmの露光が可能な、高価なステッパーやミラープロジェクション方式の露光機が必要となる。
【0010】
本発明の課題は、上記問題点を解決したマトリックス配線構造を提供することにあり、具体的には、電子放出部や電極に落ちた放電による下配線の断線を防止したマトリックス配線構造を提供することにある。
【0011】
【課題を解決するための手段】
本発明は複数本の上配線と、絶縁層を介して該上配線と交差する複数本の下配線と、上記上配線と下配線との各交点において各配線に接続された電極とを有するマトリックス配線構造であって、上記下配線が、絶縁性基板表面に形成された凹溝内に導電層、次いで抵抗層を配置してなり、抵抗層表面と基板表面とが実質的に平坦であり、上記電極が該抵抗層上に接続されていることを特徴とするマトリックス配線構造である。
【0012】
【発明の実施の形態】
本発明のマトリックス配線構造は、基板に設けた凹溝に下配線を埋め込んだ構成とし、且つ、該下配線を、導電層と抵抗層との2層構成としたことにより、該下配線の配線としての導電性は導電層で担い、抵抗層において電極と電気的に接続されるため、電子放出部や電極に落ちた放電電流が導電層に至るまでに抵抗層において低減され、該導電層の断線は防止される。よって、下配線から電極までの接続部を高抵抗化する必要が無く、線幅10μm以上で構成すれば良いため、安価な露光機を用いて形成することができる。
【0013】
以下に、具体的な構成について説明する。
【0014】
図1は、本発明のマトリックス配線構造の好ましい一実施形態を用いて構成した、平面型電子放出素子からなる電子源の、上配線と下配線の任意の1交点の拡大図である。図中、(a)は平面図、(b)は(a)のA−A’断面図であり、1は絶縁性基板、2は凹溝、3は下配線、4は導電層、5は抵抗層、6a、6bは電極、6cは電極6bの接続部、7は電子放出部、8は絶縁層、9は上配線である。
【0015】
本発明のマトリックス配線構造は、複数本の上配線9と複数本の下配線3とが絶縁層8を介して交差しており、その交点において、両配線に電極6a、6bが接続されている。電子放出素子の電子放出部7は該電極6a、6b間に形成される。
【0016】
図1に示すように、本発明にかかる下配線3は、絶縁性基板1表面に形成された凹溝2内に、導電層4と抵抗層5とを順次配置し、抵抗層5表面と基板1表面とが実質的に平坦になるように構成されている。これにより、基板上に下配線を形成する場合に比較して、絶縁層8、上配線9、電極の接続部6cの段差が解消乃至は緩和され、該段差による断線や接続不良が防止されるという効果も得られる。具体的には、抵抗層5表面と基板1表面との段差が2μm未満であることが好ましい。当該段差が大きい場合には、抵抗層5上に形成される接続部6に該段差による断線が生じやすい。
【0017】
本発明に用いられる絶縁性基板1としては、ガラス、プラスチック等、従来フラットパネルディスプレイの基板として用いられていたものを用いることができる。また、該基板1に形成される凹溝2の形状は、電極6a、6bや接続部6cが十分配置できる領域が得られるように、幅を細くする必要がある。具体的には幅、深さ共に30〜100μmとなるように形成することが好ましく、さらに好ましくは幅、深さ共に30〜50μmである。
【0018】
凹溝2の形成方法は、絶縁性基板1の素材に適した方法が用いられる。基板1がプラスチック等の塑性変形が可能な素材であれば、ネガ型を絶縁性基板1にプレスして転写する方法、モールド整形する方法などが考えられるが、特に加工方法は限定されない。また、ガラス等の塑性変形の困難な素材であれば、プラズマディスプレイパネル(PDP)のバリアリブを作成するサンドブラスト法などが適用される。さらには、フォトリソグラフィー法を用いたドライ或いはウェットエッチング法も適用されるがこれらに限定されるものではない。
【0019】
本発明にかかる下配線3の下層の導電層4は、好ましくは体積抵抗率が5×10−8Ω・m以下であり、PDPの製造に一般に用いられている導電性ペーストや金属ワイヤーを用いて形成することができる。導電性ペーストを用いる場合には、凹溝2にスキージで導電性ペーストを埋め込んだ後、焼成することで低抵抗化し、導電層4とする。このとき、導電性ペーストに含まれる有機物バインダーが気化して体積収縮が起こり、凹溝2の上部に空間が生じるため、該空間を利用して抵抗層5を形成する。
【0020】
本発明に好ましく用いられる導電性ペーストとしては、例えば、ノリタケカンパニーリミテッド社製「NP−4732」や、デュポン社製「フォーデル感光性銀ペースト」等を用いることができる。
【0021】
金属ワイヤーは導電性ペーストを用いるよりも安価で、且つ、低抵抗配線が形成されるため好ましい。図2は金属ワイヤー10を用いて導電層とした実施形態の断面模式図である。金属ワイヤー10の素材としては、抵抗率の小さい銅、銅合金、アルミニウム、銀、金などが適している。特に、安価な銅や銅合金が好ましい。また、ワイヤーの形状は、断面が円形や矩形のものが一般的であるが、これらに限定されるものではない。断面が円形の金属ワイヤーは入手が容易で、ICのボンディング材料として一般に市販されている直径が10〜100μmの線材や、エナメル線用の直径が25〜500μmの線材を使用することができる。尚、所望の寸法の市販品がない場合には、公知の延伸機によって延伸したワイヤーを用いれば良い。
【0022】
大面積ディスプレイとしては、60インチクラスまでが一般家庭で設置できる大きさであるといわれており、本発明のマトリックス配線構造を用いてこのクラスのディスプレイを構成する場合に用いられる金属ワイヤーとしては、銅や銀製で直径が10〜100μm程度の細い線が求められる。
【0023】
金属ワイヤー10の固定方法は、凹溝2の中に接着剤を配置し、その上にワイヤー10を配置する方法や、凹溝2の溝幅を金属ワイヤー10の直径に調整してワイヤーをはめ込む方法などが挙げられ、後のプロセスにおいてワイヤーが凹溝2から外れないようにすることが重要である。
【0024】
本発明にかかる抵抗層5は、好ましくは体積抵抗率が1×10−3〜1Ω・mであり、素材としては、市販のカーボンペーストや抵抗体形成用のペーストを用いることができる。ペーストは上記導電層ペーストと同様に、スキージ等の公知の方法により凹溝2の導電層4上に埋め込み、抵抗層5を形成する。また、ペーストを焼成する場合には、体積収縮を生じ、凹溝2の上部に空間が発生するが、下層に導電層4を形成しているため、収縮量は小さい。また、予め収縮率の小さいペーストを選択することが好ましい。抵抗層5としては、フォトリソグラフィー法を用い、シリコンなどの半導体材料を堆積させて形成することもできる。
【0025】
本発明において、下配線3と電極6bとを電気的に接続する抵抗層5の抵抗値が100Ω以上となることが好ましい。抵抗値が100Ω未満の場合には、電極6b或いは接続部6cに落ちた放電電流を十分に低減することができず、導電層4の破壊を招いてしまうため、好ましくない。また、該抵抗値が高すぎると、下配線3から電極6bへの電流の供給が十分に行えないので好ましくないが、電子の加速電圧によっては数kΩの抵抗値でも動作することができる。
【0026】
尚、本発明において、抵抗層5の抵抗値とは、導電層4と抵抗層5上に形成された接続部6bとで挟持された領域の抵抗をいう。
【0027】
抵抗層5上に電極6bの接続部6cを形成し、下配線3と電極6bとの電気的接続を図る。電極6a、6b、接続部6cは、例えば金属薄膜をスパッタリングにより形成した後、フォトリソグラフィー法によりパターニングする方法、レジストを電極6a、6b、接続部6cの形状にパターニングした後、白金錯体溶液をレジストにしみ込ませ、焼成する方法などが挙げられる。素材としては、金、白金、パラジウム、アルミニウム、タングステン、モリブデンなどの導電性材料が用いられる。
【0028】
下配線3に接続される電極6b、接続部6cは10μm以上の幅で形成することができる。そのため、形成工程においてフォトリソグラフィー法に用いられる露光機はプロキシミティ方式の安価な露光機を用いることができる。
【0029】
本発明にかかる上配線9は、下配線3と同様の導電性ペーストを用いることができる。このようなペーストを用いた場合、一般的にはスクリーン印刷法により、パターニングを行う。この他、AlやCuを用いて導電層を成膜した後、フォトリソグラフィー法を用いて、導電層をパターニングすることにより上配線9を形成することも可能である。
【0030】
さらに、図1に示すように、電極6a、6b間に電子放出部7を形成することにより、平面型電子放出素子からなる電子源が構成される。電子放出部7は、例えば、電極6a、6b間に導電性膜を形成し、該導電性膜に通電フォーミングの処理を施すことによって、形成される。
【0031】
上記電子源を蛍光膜とメタルバックを備えたフェースプレートと対向させて気密容器内に真空に保持して密封し、画像形成装置が構成される。当該装置において、上配線9、下配線3を選択して電圧を印加して所望の素子から電子線を放出させ、同時にメタルバックには高電圧を印加しておくことにより、蛍光膜に上記電子線を衝突させて発光させ、画像を形成する。
【0032】
【実施例】
(実施例1)
図1に示す構成のマトリックス配線構造を有するフラットパネルディスプレイを作製した。
【0033】
ガラス基板に、ドライフィルムレジストを貼付し、露光して凹溝を形成する部分のみを溶解し、サンドブラスト法を用いて幅40μm、深さ20μmの凹溝を形成した。次いで、該凹溝に市販の銀ペーストをスキージで埋め込み、500℃で1時間焼成して銀の導電層を形成した。焼成後、体積収縮により導電層上部には基板表面まで5μmの隙間ができた。この隙間に、市販のカーボンペーストをスキージで埋め込み、350℃で10分間焼成を行い、体積抵抗率が8×10−3Ω・mのカーボン製抵抗層を形成した。抵抗層表面と基板表面との段差は1μm以下であった。
【0034】
上記基板上にネガ型レジストを厚さ0.5μmにスピンコートし、プロキシミティ露光機で図1(b)に示す電極6a、6b、接続部6cの形状に露光し、現像してレジスト像を得た。次いで、基板ごと白金錯体溶液中に浸漬し、白金錯体をレジストにしみ込ませた後、窒素雰囲気中500℃で1時間焼成して、厚さ0.1μm、幅10μmの白金製電極を形成した。当該電極の接続部と上記銀製の導電層とに挟まれた、上記カーボン製抵抗層の抵抗値は100〜120Ωであった。
【0035】
上記抵抗層上に酸化鉛を主成分とする印刷用ペーストを印刷し、窒素雰囲気中500℃で1時間焼成して、下配線の幅方向の幅が50μm、直交する方向の幅が250μm、厚さ8μmの絶縁層を形成した。次いで、該絶縁層上に銀粒子をペースト状にしたインクを印刷して、窒素雰囲気中500℃で1時間焼成し、厚さ8μm、幅200μmの上配線を形成した。この上配線の基板長における配線抵抗は12Ωであった。尚、基板長は0.95m、配線長は0.9mであった。
【0036】
上記白金製電極間に、特開平8−273533号公報に開示されているインクジェット法により、電子放出部を形成し、平面電極型電子放出素子からなる電子源を構成した。インクの主成分はPd錯体であり、乾燥後の膜厚は0.05μm、直径10μmで、前述の電極6a、6bに接続するように電子放出部7を形成した。その後、基板を真空中(1×10−4Pa)に配置し、電極6a、6bに電圧を印加して電子放出部7に通電処理(フォーミング処理、15V×10分間)を施すことにより電子放出部7を活性化した。該電子源を、蛍光膜及びメタルバックを備えたフェースプレートに対向させて気密容器内に封止し、大面積のフラットパネルディスプレイを作製した。
【0037】
得られたディスプレイについて、3000時間の連続点灯を行ったが、画像の変化は認められなかった。
【0038】
(実施例2)
凹溝の幅及び深さを共に35μmとし、底部にワイヤー固定のための銀ペーストを微量敷いた上に直径30μmの銅ワイヤーを配置して導電層とし、抵抗層の抵抗値が130〜145Ωであった以外は実施例1と同様にしてフラットパネルディスプレイを作製した。
【0039】
得られたディスプレイについて、3000時間の連続点灯を行ったが、画像の変化は認められなかった。
【0040】
(実施例3)
図3に示すように、導電層4を形成後に、市販のドライフィルム(日立化成社製「PF9150」)11を基板上に貼付し、現像後にエッジが逆テーパー形状となるようにパターニングした後、スパッタリング法によりシリコンを5μmの厚さに成膜し、抵抗層を形成した以外は実施例1と同様にしてフラットパネルディスプレイを作製した。シリコンターゲットの体積抵抗率は0.1Ω・m、抵抗層の抵抗値は1200〜1250Ωであった。
【0041】
得られたディスプレイについて、3000時間の連続点灯を行ったが、画像の変化は認められなかった。
【0042】
(比較例1)
市販の銀ペーストを溝上に印刷した後、500℃で1時間焼成して銀の導電層を形成した後、抵抗層を設けず、白金製電極を直接形成した以外は実施例1と同様にしてフラットパネルディスプレイを作製した。導電層表面と基板表面との段差は1μm以下であった(印刷で形成したため、乾燥焼成前は溝から盛り上がった状態で導電層が形成されており、そのため、乾燥焼成後は段差を小さく形成することができる。)。
【0043】
得られたディスプレイについて、連続点灯を行ったところ、24時間経過時点で縦方向の2ラインが発光しなくなり、画像の欠陥が認められた。本ディスプレイを分解したところ、下配線にオープンショートが確認され、断線部を顕微鏡で拡大観察したところ、電極上に放電による白金の溶解が確認された。
【0044】
(比較例2)
図4に示す従来のマトリックス配線構造を有するフラットパネルディスプレイを作製した。図4中、12は下配線であり、図1と同じ部材には同じ符号を付した。
【0045】
本例においては、基板上に銀ペーストを印刷し、500℃で1時間焼成して、厚さ8μm、線幅40μmの下配線を形成し、ミラープロジェクション方式の露光機を用いて、フォトリソグラフィーによりタングステン製の電極6a、6b、接続部6cを形成した以外は、実施例1と同様にしてフラットパネルディスプレイを作製した。尚、電極6a、6b、接続部6cは厚さ0.1μm、線幅2μmであり、接続部6cの配線長は380μmであった。
【0046】
得られたディスプレイについて、連続点灯を行ったところ、数時間で発光しない点が数10点発生した。また、24時間経過時点で縦方向の10ラインが発光しなくなり、画像の欠陥が認められた。本ディスプレイを分解したところ、接続部6cの下配線近傍に放電の痕跡があり、オープンショートが確認された。
【0047】
(比較例3)
凹溝の深さを40μmとし、抵抗層表面と基板表面との段差を2μmとした以外は実施例1と同様にしてフラットパネルディスプレイを作製した。抵抗層の抵抗値は200〜220Ωであった。
【0048】
得られたディスプレイについて点灯試験を行ったところ、初期から発光しない点が100箇所以上あり、さらに、3000時間連続点灯を行ったが、発光しない点は増加しなかった。本ディスプレイを分解したところ、発光しない点において抵抗層と電極間のオープンショートが確認された。
【0049】
(比較例4)
実施例1の電極の接続部を、厚さ0.1μm、線幅2μm、配線長1820μmのタングステン製で設計を試みたが、幾何学的に配置できなかった。
【0050】
【発明の効果】
以上説明したように、本発明のマトリックス配線構造は、放電による下配線の欠陥発生が防止されるため、本発明を用いて構成されるフラットパネルディスプレイにおいて、良好な画像を長期にわたり形成することが可能である。また、本発明のマトリックス配線構造は、接続部に長い配線長を必要としないため、電子放出部を形成する領域が広く、パネル設計の自由度が高い。
【図面の簡単な説明】
【図1】本発明のマトリックス配線構造を用いてなる電子源の、上配線と下配線の任意の1交点の拡大図である。
【図2】本発明において、導電層を金属ワイヤーで構成した実施形態の断面模式図である。
【図3】本発明の実施例において、シリコンを成膜して抵抗層を形成する工程を示す断面模式図である。
【図4】従来のマトリックス配線構造を用いてなる電子源の、上配線と下配線の任意の1交点の拡大図である。
【符号の説明】
1 絶縁性基板
2 凹溝
3 下配線
4 導電層
5 抵抗層
6a〜6c 電極
7 電子放出部
8 絶縁層
9 上配線
10 ワイヤー
11 ドライフィルム
12 下配線
Claims (3)
- 複数本の上配線と、絶縁層を介して該上配線と交差する複数本の下配線と、上記上配線と下配線との各交点において各配線に接続された電極とを有するマトリックス配線構造であって、上記下配線が、絶縁性基板表面に形成された凹溝内に導電層、次いで抵抗層を配置してなり、抵抗層表面と基板表面とが実質的に平坦であり、上記電極が該抵抗層上に接続されていることを特徴とするマトリックス配線構造。
- 上記導電層が金属ワイヤーである請求項1に記載のマトリックス配線構造。
- 上記下配線と電極とを電気的に接続する抵抗層の抵抗値が100Ω以上である請求項1または2に記載のマトリックス配線構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003140190A JP2004342547A (ja) | 2003-05-19 | 2003-05-19 | マトリックス配線構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003140190A JP2004342547A (ja) | 2003-05-19 | 2003-05-19 | マトリックス配線構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004342547A true JP2004342547A (ja) | 2004-12-02 |
Family
ID=33528975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003140190A Withdrawn JP2004342547A (ja) | 2003-05-19 | 2003-05-19 | マトリックス配線構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004342547A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7619355B2 (en) | 2006-07-03 | 2009-11-17 | Canon Kabushiki Kaisha | Electron source, image display apparatus, image reproducing apparatus, wiring board, and manufacturing method of wiring board |
US7642702B2 (en) | 2006-07-03 | 2010-01-05 | Canon Kabushiki Kaisha | Electron source, image display apparatus, image reproducing apparatus, wiring board, and electronic device |
US8089205B2 (en) * | 2006-06-15 | 2012-01-03 | Canon Kabushiki Kaisha | Wiring board with groove in which wiring can move, image display apparatus, and image reproducing apparatus |
US8429815B2 (en) | 2006-07-28 | 2013-04-30 | Canon Kabushiki Kaisha | Manufacturing method of substrate, manufacturing method of wiring board, wiring board, electronic device, electron source, and image display apparatus |
-
2003
- 2003-05-19 JP JP2003140190A patent/JP2004342547A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8089205B2 (en) * | 2006-06-15 | 2012-01-03 | Canon Kabushiki Kaisha | Wiring board with groove in which wiring can move, image display apparatus, and image reproducing apparatus |
US7619355B2 (en) | 2006-07-03 | 2009-11-17 | Canon Kabushiki Kaisha | Electron source, image display apparatus, image reproducing apparatus, wiring board, and manufacturing method of wiring board |
US7642702B2 (en) | 2006-07-03 | 2010-01-05 | Canon Kabushiki Kaisha | Electron source, image display apparatus, image reproducing apparatus, wiring board, and electronic device |
US8429815B2 (en) | 2006-07-28 | 2013-04-30 | Canon Kabushiki Kaisha | Manufacturing method of substrate, manufacturing method of wiring board, wiring board, electronic device, electron source, and image display apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2003100813A1 (fr) | Afficheur a cathode froide a emission d'electrons dans un champ electrique | |
US6803708B2 (en) | Barrier metal layer for a carbon nanotube flat panel display | |
JP2004355947A (ja) | 表示装置及びその製造方法 | |
JP2007042629A (ja) | 熱電子放出用の電子放出物質、それを備えた電子放出素子、及びそれを備えた平板ディスプレイ装置 | |
JP2004178891A (ja) | 電子放出型発光素子の製造方法 | |
KR100453397B1 (ko) | 개선된전계방출장치 | |
US7764010B2 (en) | Electron emission device, electron emission display apparatus having the same, and method of manufacturing the same | |
JP2003173744A (ja) | 電界放出型電子源およびその製造方法ならびに表示装置 | |
JP3703428B2 (ja) | 電子源基板および画像形成装置の製造方法 | |
JP2004342547A (ja) | マトリックス配線構造 | |
KR20020047027A (ko) | 미세라인을 가진 기판, 전자소스 및 화상형성장치 | |
JP2001035352A (ja) | 電子源、その製造方法及びそれを用いて形成した画像形成装置 | |
US20050116610A1 (en) | Electron emission device and manufacturing method thereof | |
CN101459028B (zh) | 图像显示装置 | |
US7044822B2 (en) | Method of manufacturing a field emission device utilizing the sacrificial layer | |
JP4332439B2 (ja) | ディスプレイ及びその製造方法 | |
JP2005116417A (ja) | 電界放出型冷陰極装置の製造方法,電界放出型冷陰極,発光装置及び表示装置 | |
JP4469188B2 (ja) | 電界放出素子の製造方法 | |
US20100148670A1 (en) | Electron source substrate and image display apparatus | |
JP2003059391A (ja) | 電子放出源及びその製造方法並びに蛍光表示装置 | |
JP3880551B2 (ja) | 配線構造体の製造方法、電子源の製造方法、及び、画像表示装置の製造方法 | |
JP2000244079A (ja) | マトリックス配線基板、電子源基板および画像形成装置 | |
JP2006073496A (ja) | 電界放出型冷陰極装置の製造方法 | |
JPH09288963A (ja) | 電界放出型冷陰極アレイ及びこれを用いた画像表示装置 | |
JP2002208345A (ja) | 冷陰極電界電子放出素子の製造方法、及び、冷陰極電界電子放出表示装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060801 |