JP2004341216A - Substrate for optoelectronic device and its manufacturing method and optoelectronic device and electronic equipment having the substrate - Google Patents
Substrate for optoelectronic device and its manufacturing method and optoelectronic device and electronic equipment having the substrate Download PDFInfo
- Publication number
- JP2004341216A JP2004341216A JP2003137533A JP2003137533A JP2004341216A JP 2004341216 A JP2004341216 A JP 2004341216A JP 2003137533 A JP2003137533 A JP 2003137533A JP 2003137533 A JP2003137533 A JP 2003137533A JP 2004341216 A JP2004341216 A JP 2004341216A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electro
- optical device
- region
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 229
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 230000005693 optoelectronics Effects 0.000 title abstract 5
- 230000002093 peripheral effect Effects 0.000 claims abstract description 83
- 238000012360 testing method Methods 0.000 claims abstract description 43
- 238000007689 inspection Methods 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 6
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 32
- 239000010408 film Substances 0.000 description 21
- 239000010410 layer Substances 0.000 description 13
- 238000005401 electroluminescence Methods 0.000 description 10
- 239000003566 sealing material Substances 0.000 description 6
- 230000002411 adverse Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、例えば液晶装置、有機EL(Electro−Luminescence)装置、電気泳動装置等の電気光学装置に用いられると共にテストエレメントグループ(以下適宜「TEG」と称する)が形成された電気光学装置用基板の技術分野に属し、更にこれを備えた電気光学装置及び電子機器、並びにこのような電気光学装置用基板の製造方法の技術分野に属する。
【0002】
【背景技術】
従来、この種の電気光学装置用基板上には、その画像表示領域に、例えばデータ線、走査線、画素電極、画素スイッチング用の薄膜トランジスタ(以下適宜、「TFT」と称する)や薄膜ダイオード(以下適宜「TFD」と称する)など、画像表示用の各種配線、電極、電子素子などが作り込まれる。また、その周辺領域には、例えばデータ線駆動回路、サンプリング回路、走査線駆動回路などの周辺回路或いは駆動回路などが作り込まれる。
【0003】
係る電気光学装置用基板上には、画像表示領域に形成された各種電極、電子素子等における、電気的な導通状態、電気的な絶縁状態、電気的な動作状態、電気抵抗値や電気伝導率など、様々な電気的状態を検査したり、更に、これに代えて又は加えて、周辺領域に形成された周辺回路等における様々な電気的状態を模擬的に検査するために、TEGが設けられるのが一般的である。例えば、TEGとしては、画素スイッチング用TFTを製造する際に、これと同一工程で同一積層構造を有するTFTが形成されたりする。また例えば、画像表示領域や周辺領域における配線接続用のコンタクトホールを開孔する際に、これと同一工程で同一積層構造を有するコンタクトホールが開孔される。従って、その製造途中や製造完了時には、係るTEGを用いて、例えば画素スイッチング用のTFTやコンタクトホールなど、各種配線、電極、電子素子等の電気的状態を模擬的に検査できる(特許文献1参照)。
【0004】
【特許文献1】
特開2002−124554号公報
【0005】
【発明が解決しようとする課題】
しかしながら、上記特許文献1が、その従来技術として開示したTEGによれば、周辺領域に作り込まれた走査線駆動回路の更に周辺側或いは基板の縁寄りにTEGが形成されるので、周辺領域が肥大してしまい、装置全体の肥大化にも繋がるという問題点がある。
【0006】
また、上記特許文献1が、その発明として開示したTEGによれば、スクライブライン上に、TEGが形成されるので、周辺領域の拡大を抑えることは可能である。しかるに、スクライブ工程後には、このようなTEGを用いた検査は不可能になってしまうという技術的問題点がある。加えて、スクライブライン上におけるTEGの存在によって、スクライブ工程自体が困難化し、スクライブの均一性が失われると共に、刃がダメージを受ける或いは刃の寿命が縮まる等の技術的問題点もある。
【0007】
本発明は上記問題点に鑑みなされたものであり、製品完成後や実装後にも例えば各種配線、電極、電子素子などの検査対象物についての検査が可能となるようにTEGが設けられた電気光学装置用基板、これを備えた電気光学装置及び電子機器、並びにこのような電気光学装置用基板の製造方法を提供することを課題とする。
【0008】
【課題を解決するための手段】
本発明の電気光学装置用基板は上記課題を解決するために、基板と、該基板上の画像表示領域に形成された画像表示用の配線、電極及び電子素子のうち少なくとも一つと、前記基板上で前記画像表示領域の周辺に位置する周辺領域における前記基板の一辺に沿って該一辺の中央寄りに位置する第1領域内に配列されており且つ前記配線、電極及び電子素子のうち少なくとも一つに夫々、直接又は間接に電気的に接続された外部回路接続用の複数の端子と、前記周辺領域における前記一辺に沿った方向に前記第1領域に並んで位置する第2領域内に配置されており且つ前記配線、電極及び電子素子のうち少なくとも一つの少なくとも一部における電気的状態を模擬的に検査するためのテストエレメントグループとを備える。
【0009】
本発明の電気光学装置用基板によれば、画像表示領域には、例えばデータ線、走査線、容量線、画素電極、画素スイッチング用のTFT、有機EL発光層など、画像表示用の各種配線、電極、電子素子などが形成されている。他方、これらの配線等に、例えば引き回し配線等を介して直接に接続された、又は例えばデータ線駆動回路などの周辺回路等を介して間接に接続された外部回路接続用の複数の端子は、周辺領域における第1領域内に配列されている。ここに「第1領域」とは、基板の一辺に沿って延びると共に該一辺の中央寄りに位置する領域をいう。従って、複数の端子が、基板の縁付近にある第1領域内において、例えば一辺に沿って一列に或いは複数列に配列されることになる。そして、当該電気光学装置用基板の実装時には、これに設けられた複数の端子に対応する複数の接続用電極を有する、例えばフレキシブルプリント回路(以下適宜「FPC」と称する)、COG(Chip On Glass)等の面実装型の回路や接続ケーブルが接続される。或いは、当該電気光学装置用基板に設けられた複数の端子に対して、ワイヤボンディングが行われる。
【0010】
ここで特に、画像表示領域に設けられた配線等の少なくとも一部における電気的状態を模擬的に検査するためのTEGは、第2領域内に配置されている。ここに「第2領域」とは、前記一辺に沿って第1領域に並んで位置する領域をいう。例えば、第2領域は、前記一辺に沿って、中央に第1領域を挟んで両側にあってもよいし、第1領域の片側にあってもよい。従って、基板の縁付近において、第1領域内に設けられた複数の端子の存在及びそれらから画像表示領域或いは周辺回路等に向かって延びる引き回し配線等の存在からすると、更に、複数の端子には夫々外部回路接続用にある程度の大きさが本質的に必要であるが故に第1領域はある程度の前記一辺に交差する方向に幅が必要であることからすると、言わば“デッドスペース”とでも言うべき基板上領域を有効利用して、TEGを形成できることとなる。言い換えれば、端子として機能させるために最低限必要な、前記一辺に交差する方向の端子の幅に応じて必然的に一定以上の幅を有することになる第1領域と同等以下の幅を有する第2領域であれば、基板上面積の大型化の要因となる訳ではなく、第2領域の存在が或いはTEGの存在が基板や装置全体の大型化に繋がることは殆ど又は全くないのである。そして、このような第2領域内には、TEGとして実用上十分な、例えば数十箇所程度の検査用プローブを当てることが可能な、TFT、コンタクトホール或いは各種配線や電極等を模擬するTEGを形成できることが判明している。逆に、このような周辺領域におけるデッドスペースと言える第2領域にTEGを形成することで、基板のサイズ、周辺回路や配線の平面レイアウト等についても、何らの設計変更も不要であるという大きな利益も得られる。
【0011】
よって、例えば特許文献1がその従来技術として開示したTEGのように周辺領域に作り込まれた走査線駆動回路の更に周辺側或いは基板の縁寄りにTEGが形成されることで、周辺領域が肥大し装置全体も肥大化する事態を、本発明では効果的に回避できる。
【0012】
しかも、例えば特許文献1がその発明として開示したTEGのようにスクライブライン上にTEGが形成される訳ではないので、本発明によれば、スクライブ工程後にも、TEGを用いた検査は可能となる。即ち、当該電気光学装置用基板の製造完了時の製品検査や出荷後の製品検査、更には、使用後における故障時の製品検査などを、TEGを利用して行うことが可能となる。
【0013】
以上の結果、本発明の電気光学装置用基板によれば、周辺領域における複数の端子に並んで設けられたTEGを利用することで、製品完成後や実装後にも例えば各種配線、電極、電子素子などの検査対象物についての模擬的な検査が可能となる。
【0014】
本発明の電気光学装置用基板の一態様では、前記周辺領域に配置されており且つ前記配線、電極及び電子素子のうち少なくとも一つに電気的に接続された周辺回路を更に備えており、前記複数の端子は、前記配線、電極及び電子素子のうち少なくとも一つに代えて若しくは加えて、前記周辺回路に、電気的に接続されており、前記テストエレメントグループは、前記配線、電極及び電子素子のうち少なくとも一つに代えて若しくは加えて、前記周辺回路の少なくとも一部における電気的状態を模擬的に検査するための部分を含む。
【0015】
この態様によれば、例えばデータ線駆動回路、走査線駆動回路、サンプリング回路、プリチャージ回路、検査回路等の周辺回路の少なくとも一部における電気的状態を模擬的に検査するためのTEGは、第2領域内に配置されている。従って、“デッドスペース”とでも言うべき基板上領域を有効利用して、周辺回路の検査用のTEGを形成できることとなる。そして、このような第2領域内には、周辺回路の検査用のTEGとして実用上十分な、例えば数十箇所程度の検査用プローブを当てることが可能な、TFT、コンタクトホール或いは各種配線や電極等を模擬するTEGを形成できることが判明している。従って、周辺領域における複数の端子に並んで設けられたTEGを利用することで、製品完成後や実装後にも周辺回路についての模擬的な検査が可能となる。
【0016】
本発明の電気光学装置用基板の他の態様では、前記複数の端子には、前記一辺に沿った方向の前記第1領域の幅に応じた幅を有するフレキシブルプリント回路の複数の接続用電極が接続される。
【0017】
この態様によれば、複数の接続用電極において当該電気光学装置用基板の複数の端子に接続されるFPC(フレキシブルプリント回路)は、前記一辺に沿った方向の第1領域の幅に応じた幅を有する。従って、FPCを接続した後にも、TEGが形成されている第2領域を、FPCで覆うことがないように構成可能となる。このため、FPCを接続することを含む製造完了後や実装完了後、更には使用後においても、FPCを取り外すことなしにTEGを利用した模擬的な検査が実施可能となるので、実用上大変便利である。
【0018】
この態様では、前記第2領域は、前記フレキシブルプリント回路によって隠れない領域内に位置するように構成してもよい。
【0019】
このように構成すれば、FPCを接続した後にも、TEGが形成されている第2領域をFPCで覆うことがないので、製造完了後や実装完了後、更には使用後においても、FPCを取り外すことなしにTEGを利用した模擬的な検査を実施できる。
【0020】
上述のFPCに係る態様では、前記第2領域は、当該電気光学装置用基板が前記フレキシブルプリント回路に接続されて実装ケース内に実装された状態では、前記実装ケースによって隠れる領域内に位置するように構成してもよい。
【0021】
このように構成すれば、実装ケースへの実装が完了した後には、TEGを実装ケースで覆うことができる。即ち、実装ケースによって、TEGを保護することが可能となる。従って、FPCを接続すること及び実装ケースへの収容を含む製造完了後や実装完了後、更には使用後においても、実装ケースから取り出せば、FPCを取り外すことなしにTEGを利用した模擬的な検査が実施可能となるので、実用上大変便利である。
【0022】
本発明の電気光学装置用基板の他の態様では、前記基板上には、前記複数の端子における画像表示領域側に位置する個所から夫々、前記一辺に沿って前記第2領域側に延びる部分を含む複数の引き回し配線を更に備える。
【0023】
この態様によれば、複数の端子からは、それらの画像表示領域側に位置する個所から夫々、引き回し配線が引き回されている。このような引き回し配線は、前記一辺に沿って前記第2領域側に延びる部分を含む。従って、基本的に画像表示領域や周辺回路に向けて引き回される引き回し配線を、第2領域を通す必要性や利益は、殆ど又は実用上全くないといえる。言い換えれば、引き回し配線を有意義に引き回すことができない領域を、第2領域としてTEGを形成したことになるので、デッドスペースを有効利用してTEGを形成したことになる。
【0024】
この態様では、前記第2領域内で前記一辺に垂直な方向についての前記テストエレメントグループの幅は、前記第1領域内で前記一辺に垂直な方向についての前記端子の幅以下であるように構成してもよい。
【0025】
このように構成すれば、引き回し配線は、端子から引き出された後、基板の一辺に沿って左右方向に延びることになるが、第2領域の付近を通過する際に、幅狭のテストエレメントグループを避けて曲げられる必要がない。即ち、仮にテストエレメントグループの幅が広ければ、これを避けて、引き回し配線を曲げる必要性が生じ、これに応じて、限られた基板上領域における配線レイアウトが厳しくなる。そして、例えば、配線幅を相対的に細くしたり、配線長さを相対的に長くせねばならなくなる。しかるに本態様によれば、テストエレメントグループの付近においても、これを避けるために曲げられることのない引き回し配線は、配線抵抗が低くなり、しかも断線や短絡し難い単純な配線レイアウトを採る高機能の配線として構築可能となる。
【0026】
本発明の電気光学装置用基板の他の態様では、前記基板上に形成された配向膜には、ラビング方向から見て前記テストエレメントグループの下流側に、前記画像表示領域が位置しないようにラビング処理が施されている。
【0027】
この態様によれば、製造時には、TEGが形成された領域を含めて形成された配向膜に対して、ラビングを行うと、TEGの凹凸に応じた配向不良となる領域が、ラビング方向から見てTEGの下流側に生じ易い。しかるに本態様では、このように配向不良となる領域が、画像表示領域から外れるように、ラビング処理の方向が規定されている。従って、TEGが形成された領域に対するラビング処理の悪影響が、製造完成後に画像表示領域で行われる画像表示に及ぶことを極めて効率的に防止できる。尚、このような配向膜は、例えば液晶装置における液晶層の配向状態を規定する目的で設けられ、その場合には当該電気光学装置用基板から電気光学装置としての液晶装置が好適に構築されることになる。
【0028】
本発明の電気光学装置用基板の他の態様では、前記第2領域は、前記第1領域の両側に二つ存在しており、前記テストエレメントグループは、前記二つ存在する第2領域の夫々に形成されており、前記二つ存在する第2領域のうち一方に形成された前記テストエレメントグループと、前記二つ存在する第2領域のうち他方に形成された前記テストエレメントグループとは、相互に異なる構成を有する。
【0029】
この態様によれば、第1領域の両側に第2領域が二つ存在し、例えば右側の第2領域には一のテストエレメントグループが形成され且つ左側の第2領域には他のテストエレメントグループが形成される。そして、これら二つのテストエレメントグループは相互に異なる構成を有する。即ち、相互に異なる回路や配線等を模擬的に検査するためのものとして構成されている。従って、第1領域の両側のスペースを有効に利用して、相対的に多種類の検査を行うことが可能となる。
【0030】
但し、第1領域の両側に存在する二つの第2領域に、相互に同一構成を有する二つのテストエレメントグループを形成してもよい。この場合には、各種検査を二つのテストエレメントグループのいずれかを利用して選択的に実行できる。或いは、各種検査を二つのテストエレメントグループの両方を利用して冗長的に実行することで、検査の確実性や信頼性を向上させることも可能となる。
【0031】
本発明の電気光学装置は上記課題を解決するために、上述した本発明の電気光学装置用基板(但し、その各種態様を含む)を具備してなる。
【0032】
本発明の電気光学装置によれば、上述した本発明の電気光学装置用基板(但し、その各種態様を含む)を具備してなるので、TEGを利用した模擬的な検査を、容易にして適宜実行可能となる。このような電気光学装置としては、例えば当該電気光学装置用基板を一対の基板の一方として有するTFTアクティブマトリクス駆動方式の液晶装置、例えば当該電気光学装置用基板を単一の基板として有する有機EL装置等が考えられる。
【0033】
本発明の電気光学装置は上記課題を解決するために、上述した本発明の電気光学装置用基板の実装ケースに係る態様を具備してなり、前記実装ケースには、前記電気光学装置用基板が実装された状態で前記一辺からその垂線方向に離間し且つ前記第2領域に対向する領域において、実装用の穴が開けられている。
【0034】
本発明の電気光学装置によれば、実装用の穴と空間的に抵触しないようにするために、FPCは、第2領域に対向するに至る幅を有しないことになる。従って、第2領域は、FPCを接続すると共に実装ケースによる実装を行うためには、複数の端子を設けることができない領域ということになる。逆に言えば、周辺領域において複数の端子を設けることが実装との関係で困難或いは実用上不可能な領域を、第2領域としてTEGを形成したことになるので、デッドスペースを有効利用してTEGを形成したことになる。
【0035】
本発明の電気光学装置は上記課題を解決するために、上述した本発明の電気光学装置用基板(但し、その各種態様を含む)を、電気光学物質を介して対向配置された一対の基板の一方として具備してなり、前記第1及び第2領域は、前記一対の基板の他方により覆われない。
【0036】
本発明の電気光学装置によれば、上述した本発明の電気光学装置用基板(但し、その各種態様を含む)を一方の基板として具備してなると共に、第1及び第2領域は、他方の基板により覆われない。従って、製造時に、一対の基板を貼り合わせた後であっても、複数の端子にFPCを接続でき、しかも、これら一対の基板を剥がす必要なく、TEGを利用した模擬的な検査を、容易にして適宜実行可能となる。更には、製造完了後や出荷後、或いは使用後の故障時に、これら一対の基板を剥がす必要なく、TEGを利用した模擬的な検査を、容易にして適宜実行可能となる。
【0037】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備してなる。
【0038】
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、TEGを利用した検査が容易にして適宜実施可能である、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置を実現することも可能である。
【0039】
本発明の電気光学装置用基板の製造方法は上記課題を解決するために、基板上における画像表示領域に、画像表示用の配線、電極及び電子素子のうち少なくとも一つを形成する工程と、前記基板上で前記画像表示領域の周辺に位置する周辺領域に、前記基板の一辺に沿って該一辺の中央寄りに位置する第1領域内に配列されており且つ前記配線、電極及び電子素子のうち少なくとも一つに夫々、直接又は間接に電気的に接続された外部回路接続用の複数の端子を形成する工程と、前記周辺領域に、前記一辺に沿った方向に前記第1領域に並んで位置する第2領域内に配置されており且つ前記配線、電極及び電子素子のうち少なくとも一つの少なくとも一部における電気的状態を模擬的に検査するためのテストエレメントグループを形成する工程とを含み、前記テストエレメントグループを形成する工程と配線、電極及び電子素子のうち少なくとも一つを形成する工程とは少なくとも部分的に同時に行われる。
【0040】
この態様によれば、上述の如く周辺領域において複数の端子を第1領域に備えると共にTEGを第2領域に備える、本発明の電気光学装置用基板を製造できる。従って、周辺領域における複数の端子に並んで設けられたTEGを利用することで、製品完成後や実装後にも例えば各種配線、電極、電子素子などの検査対象物についての模擬的な検査が可能となる。
【0041】
本発明の電気光学装置用基板の製造方法の一態様では、前記周辺領域に、前記配線、電極及び電子素子のうち少なくとも一つに電気的に接続された周辺回路を形成する工程を更に含み、前記複数の端子は、前記配線、電極及び電子素子のうち少なくとも一つに代えて若しくは加えて、前記周辺回路に、電気的に接続され、前記テストエレメントグループは、前記配線、電極及び電子素子のうち少なくとも一つに代えて若しくは加えて、前記周辺回路の少なくとも一部における電気的状態を模擬的に検査するための部分を含み、前記テストエレメントグループを形成する工程と前記周辺回路を形成する工程とは少なくとも部分的に同時に行われる。
【0042】
この態様によれば、上述の如く周辺領域において複数の端子を第1領域に備えると共に周辺回路を擬似的に検査するための部分を含むTEGを第2領域に備える、本発明の電気光学装置用基板の一態様を製造できる。従って、周辺領域における複数の端子に並んで設けられたTEGを利用することで、製品完成後や実装後にも周辺回路についての模擬的な検査が可能となる。
【0043】
本発明の電気光学装置用基板の製造方法の他の態様では、前記電気光学装置用基板はマザー基板上に複数配列されてなり、前記テストエレメントグループは前記マザー基板を分断する際のスクライブラインから外れた位置で、かつ、前記電気光学装置用基板上に位置するように配置されてなり、前記スクライブラインに沿って、前記マザー基板を分断する工程を更に含む。
【0044】
この態様によれば、マザー基板を分断する際には、テストエレメントグループから外れて位置するスクライブラインに沿ってスクライブするので、分断後にも、TEGを利用した検査を問題なく実施できる。加えて、スクライブライン上におけるTEGの存在によって、スクライブ工程自体が困難化し、スクライブの均一性が失われると共に、刃がダメージを受ける或いは刃の寿命が縮まることも回避できる。例えば刃の寿命は、約2倍程度或いは数倍程度にまでも延びる。即ち、本発明によれば、スクライブ工程の容易化と、これに用いる刃の超寿命化を図ることも可能となる。
【0045】
本発明の電気光学装置用基板の製造方法の他の態様では、前記基板上に形成された配向膜に対して、ラビング方向から見て前記テストエレメントグループの下流に前記画像表示領域が位置しないようにラビング処理を施す工程とを更に含む。
【0046】
この態様によれば、ラビング処理を施す工程では、例えばラビング布によるラビング筋がラビング方向に沿って付き易いなど、TEGの凹凸に応じた配向不良となる領域が生じ易いラビング方向から見てTEGの下流側から、画像表示領域が外れるように、ラビング処理の方向が規定されている。従って、TEGが形成された領域に対するラビング処理の悪影響が、画像表示に及ぶことを極めて効率的に防止できる。
【0047】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【0048】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。以下の実施形態は、本発明の電気光学装置用基板を、液晶装置、有機EL装置等の電気光学装置用であって駆動回路内蔵型の基板装置に適用したものである。
【0049】
(電気光学装置用基板の第1実施形態)
本発明の電気光学装置用基板の第1実施形態を図1から図3を参照して説明する。図1は、本実施形態に係る電気光学装置用基板の平面図であり、図2は、図1に示したTEGの一具体例である。図3は、この電気光学装置用基板が電気光学装置に組み込まれた後に、FPCに接続され且つ実装ケースに収容された状態を示す平面図である。
【0050】
図1において、電気光学装置用基板200は、基板210、並びに基板210上に形成された走査線203、データ線206、走査線駆動回路104、データ線駆動回路101、複数の外部回路接続端子102及びTEG300を備えて構成されている。
【0051】
基板210の中央には、動作時に画像表示が行われる画像表示領域10aが規定されており、その周辺には、主に走査線駆動回路104、データ線駆動回路101等の周辺回路や複数の外部回路接続端子102等が形成されると共に画像表示が行われない周辺領域が規定されている。係る画像表示領域10a内には、当該電気光学装置用基板200の種類に応じて、データ線206及び走査線203の他に、容量線、容量電極、画素電極、画素スイッチング用のTFT、TFD、ストライプ状或いはセグメント状の表示電極、有機EL発光層、無機EL発光層など、画像表示用の各種配線、電極、電子素子などが形成されている。
【0052】
複数の走査線203は、走査線駆動回路104から画像表示領域10a内を図中X方向に夫々延びるように基板210上に形成されている。走査線203には、走査線駆動回路104から、例えば走査信号が供給される。そして、走査線203は、例えば、画像表示領域10a内に画素毎に形成された画素スイッチング用或いは画素部制御用のTFT、TFD等の制御端子などに接続されており、これに対して走査信号を所定タイミングで供給するように構成されている。
【0053】
複数のデータ線206は、データ線駆動回路101から画像表示領域10a内を図中Y方向に夫々延びるように基板210上に形成されている。データ線206には、データ線駆動回路101から、例えば画像信号或いはデータ信号が供給される。そして、データ線206は、例えば、画像表示領域10a内に画素毎に形成された画素スイッチング用或いは画素部制御用のTFT、TFD等の画像信号入力端子若しくは画素電極又は表示用電極などに接続されており、これに対して画像信号或いはデータ信号を所定タイミングで供給するように構成されている。
【0054】
走査線駆動回路104は、画像表示領域10aの左右両側に位置する周辺領域内に分割配置されており、複数の走査線203を駆動する。例えば、走査信号を複数の走査線203に対して線順次に供給する。走査線駆動回路104は、例えば、シフトレジスタ、レベルシフタ、バッファ、インバータ等の各種回路を含んでなり、多数のTFT、配線等を含んで構成されている。
【0055】
データ線駆動回路101は、画像表示領域10aの下側に位置する周辺領域内に配置されており、複数のデータ線206を駆動する。例えば、画像信号或いはデータ信号を複数のデータ線206に対して、走査信号のタイミングに応じて供給する。データ線駆動回路101は、例えば、シフトレジスタ、レベルシフタ、バッファ、インバータ等の各種回路を含んでなり、多数のTFT、配線等を含んで構成されている。
【0056】
複数の外部回路接続端子102は、周辺領域における基板210の下辺に沿って該下辺の中央寄りに位置する第1領域401内に配列されている。複数の外部回路接続端子102は、走査線駆動回路104、データ線駆動回路101等に引き回し配線108を介して接続されている。そして、電気光学装置用基板200の実装時には、複数の外部回路接続端子102に対応する複数の接続用電極を有する、例えばFPC、COG等の面実装型の回路や接続ケーブルが、複数の外部回路接続端子102に接続される。或いは、電気光学装置用基板200の実装時には、複数の外部回路接続端子102に対して、ワイヤボンディングが行われる。
【0057】
TEG300は、周辺領域における下辺に沿った方向に第1領域401に並んで位置する第2領域402内に配置されている。本実施形態では、第2領域402は、第1領域401の左右両側に存在しており、TEG300は、各第2領域402内に設けられている。TEG300は、走査線駆動回路104及びデータ線駆動回路101を構成する各種TFT等の電子素子、電極、配線等や、走査線203及びデータ線206、更に、画像表示領域10a内に構築される画像表示用の各種電極や電子素子の少なくとも一部における電気的状態を模擬的に検査するための各種電子素子、電極、配線等のパターンを含んで構成されている。好ましくは、このようなTEG300は、当該電気光学装置用基板200の製造中に、模擬的に検査するための検査対象たる各種電子素子、電極、配線等と同一工程により同時に形成される。これにより、模擬の度合いを効果的に高めることができ、例えば、画素スイッチング用のTFTを模擬的に検査するためのTEG部分であれば、係るTFTと同様のトランジスタ特性をTEG部分で模擬できる。
【0058】
図2に例示したように、主にNチャネル型のTFTに関連する回路や配線等の部分を測定するためのTEGは、例えば、コンタクトホール抵抗を測るためのTEG部分N−7〜N−10、Nチャネル型のTFT特性を測るためのTEG部分N−11〜N−16、シート抵抗を測るためのTEG部分N−17〜N−18等の各種TEG部分N−1〜N−20を含んでなる。そして、これらは、図1における基板210の下辺に沿って配列されており、該下辺に垂直な図1における上下方向に幅Wを持つように(即ち、幅Wから外にはみ出さないように)設けられている。
【0059】
尚、このようなTFT特性を測るためのTEG部分N−11〜N−16については、画素スイッチング用のTFTを評価するためのものでもよいし、周辺駆動回路のTFTを評価するためのものでもよい。
【0060】
加えて、図2にはNチャネル型のTFTに関連するTEGを例示したが、Pチャネル型のTFTに関連するTEGについても同様に、各種TEG部分を含んでなる。このようなNチャネル型のTFTに関連するTEGとPチャネル型のTFTに関連するTEGとは、第1領域401の左右夫々の第2領域402(図1参照)内に混在させてもよいし、左右の第2領域402に別々に分けて設けてもよい。加えて、このように左右の第2領域402内に設けられる二つのTEG300は、相互に同一でもよいし、相互に異なってもよい。
【0061】
図2に示したように本実施形態では特に、TEG300は、基板210の下辺に沿って幅W内の領域に配列されており、この幅Wは、図1における基板210下辺に垂直な上下方向における外部回路接続端子102の幅以下とされている。このようにTEG300が外部回路接続端子102と比べて幅狭に形成されていれば、図1に示したように、引き回し配線108は、外部回路接続端子102の画像表示領域10aに近い側から引き出された後、図1における基板210の下辺に沿って左右方向に真っ直ぐ延びればよい。即ち、TEG300の付近を通過する際に、TEG300を避けて曲げられる必要はない。このため、引き回し配線108は、TEG300の付近において、その配線レイアウトに余裕が生まれ、配線幅を相対的に太く取れると共に配線長さを相対的に短くできる。これらの結果、引き回し配線108は、TEG300の存在によって、配線抵抗が高められたり、断線や短絡し易いような複雑な配線レイアウトを採ることはなく、配線として高機能を維持し得る。
【0062】
次に、以上の如く構成された電気光学装置用基板200と、FPC及び実装ケースとの関係について図3を参照して説明する。
【0063】
図3に示すように、図1に示した電気光学装置用基板200は、例えば、後述の如く液晶装置、有機EL装置等の電気光学装置(図7及び図8参照)の一基板として用いられ、その実装時に、電気光学装置用基板200に対してFPC310が接続される。更に、このように電気光学装置用基板200にFPC310が接続された状態で、電気光学装置は実装ケース320内に収容される。
【0064】
FPC310は、複数の外部回路接続端子102に対応する複数の接続用電極を有しており、基板210の下辺に沿った方向の第1領域401の幅に応じた幅Wcを有する。FPC310は、樹脂等のテープ基板上に配線及び回路が実装された回路であり、複数の外部回路接続端子102に接続される複数の接続用電極を有する一端から、他端に向って長手状に延びている。そして、FPC310の幅Wcは、基板210の下辺に沿った方向における第1領域401の幅に概ね等しい。
【0065】
電気光学装置用基板200は、その実装時には、電気光学装置に組み込まれた後に、FPC310に接続された状態で実装ケース320内に収容される。そして、実装ケース320に開けられた穴325が、例えばプロジェクタ等の各種電子機器への取り付け用或いは実装用の穴として用いられることによって、当該各種電子機器の内部に取り付けられる。尚、このような穴325は、各種電子機器内部への取り付けの役割に加えて又は代えて、実装ケース320が複数部材からなる場合における複数部材を相互に固定する役割を果たすものであってもよい。
【0066】
本実施形態によれば、FPC310は、基板210の下辺に沿った方向の第1領域401の幅に応じた幅Wcを有するので、FPC310を接続した後にも、TEG300が形成されている第2領域402を、FPC310で覆うことがない。このため、FPC310を接続することを含む製造完了後や実装完了後、更には使用後においても、FPC310を取り外すことなしにTEG300を利用した模擬的な検査が実施可能となる。
【0067】
更に本実施形態では、第2領域402は、電気光学装置用基板200がFPC310に接続されて実装ケース320内に収容された状態では、実装ケース320によって隠れる領域内に位置する。従って、実装ケース320への収容が完了した後には、TEG300を実装ケース320で覆うことで、これを保護できる。しかも、製造完了後や実装完了後等においても、電気光学装置を実装ケース320から取り出せば、FPC310を取り外すことなしにTEG300を利用した模擬的な検査が実施可能となる。
【0068】
加えて本実施形態では、実装ケース320の実装用の穴325と空間的に抵触しないようにするために、FPC310は、第2領域402に対向するに至る幅を有しないことになる。即ち、穴325を避けるだけの幅Wcを有するFPC310は、第2領域402に対向する位置にまでは存在しないことになる。このように、第2領域402は、FPC310を接続すると共に実装ケース320による実装を行うためには、複数の外部回路接続端子102を設けることができない領域ということになる。
【0069】
以上図1から図3を参照して説明したように、本実施形態によれば、基板210の下縁付近において、TEG300が形成される第2領域402は、第1領域401内に設けられた複数の外部回路接続端子102の存在及びそれらから画像表示領域10a或いは走査線駆動回路104及びデータ線駆動回路101等に向かって延びる引き回し配線108等の存在からすると、デッドスペースとなっている。特に、複数の外部回路接続端子102には夫々外部回路接続用にある程度の大きさが本質的に必要であるが故に、第1領域401は、Y方向にある程度の幅が必要である。即ち本実施形態では、Y方向に、ある幅の幅を有するデッドスペースを有効利用してTEG300を形成したことになる。
【0070】
更に図3を参照して説明したように、本実施形態によれば、基板210の下縁付近において、TEG300が形成される第2領域402は、第1領域401内に設けられた複数の外部回路接続端子102に接続されるFPC310の存在及び実装ケース320の存在からすると、基板210の角からX方向にある程度幅を有するデッドスペースとなっている。特に、電気光学装置用基板200はFPC310が接続された状態で実装ケース320内に収容可能でなければならず且つ実装ケース320自体は内部に電気光学装置用基板200を保持すると共に実装用に穴325が開いていなければならないという制約からすると、第1領域401は、基板210の角から、ある程度の中央に寄っている必要である。即ち本実施形態では、X方向に、ある幅の幅を有するデッドスペースを有効利用してTEG300を形成したことになる。
【0071】
加えて、複数の外部回路接続端子102からは、それらの画像表示領域10a側に位置する個所、即ち図1で各矩形の外部回路接続端子102の上側の縁側から夫々、引き回し配線108が引き回されている。そして、引き回し配線108は、基板210の下辺に沿って第2領域402側に延び、その上側を介して、走査線駆動回路104へ至る部分を含む。そして、図1から分かるように、このような引き回し配線108の引き回しレイアウトは、概ね各外部回路接続端子102から走査線駆動回路104への最短経路に沿っている。従って、TEG300を形成する第2領域402は、引き回し配線108との関係からしても、当該引き回し配線108を有意義に引き回すことができない領域を、第2領域402として採用したことになる。即ち本実施形態では、引き回し配線108を効率的に引き回し難いデッドスペースを有効利用してTEG300を形成したことになる。
【0072】
以上詳細に説明したように、本実施形態によれば、複数の外部回路接続端子102との関係等からして、概ね必然的に生じるデッドスペースとでも言うべき基板上領域である第2領域402を有効利用して、TEG300を形成できることとなる。言い換えれば、TEG300を形成するための第2領域402を確保することは、基板210上面積の大型化の要因となる訳ではなく、第2領域402の存在が或いはTEG300の存在が基板210や電気光学装置用基板200、更にはこれを含んでなる電気光学装置全体の大型化に繋がることは殆ど又は全くないのである。
【0073】
逆に、このように、X方向及びY方向に夫々ある程度の幅を有し得る第2領域402内には、例えば数十箇所程度の検査用プローブを当てることが可能な、TFT、コンタクトホール或いは各種配線や電極等を模擬するTEG300を形成できる。このように本実施形態は、小型化を図りつつTEG300を作り込む上で大変有利である。しかも、図1及び図3から分かるように、第2領域402にTEG300を形成することで、基板210のサイズ、走査線駆動回路104、データ線駆動回路101や引き回し配線108等の基板210上における平面レイアウト等についても、何らの設計変更も不要である。加えて、図1及び図3から分かるように、スクライブ工程後など電気光学装置用基板200の製造完了時の製品検査や出荷後の製品検査、更には、使用後における故障時の製品検査などを、TEG300を利用して検査を行うことが可能となる。
【0074】
尚、図1及び図3では、周辺回路として、走査線駆動回路104及びデータ線駆動回路101のみを例示しているが、電気光学装置用基板200の種類に応じて、周辺回路或いは周辺領域に設けられる駆動回路としては、例えばサンプリング回路、プリチャージ回路、検査回路等であってもよい。更に、これらは、基板210上に全て作り込まれてもよいし、部分的に外付けIC(Integrated Circuit)として後付けされてもよい。
【0075】
(電気光学装置用基板の第2実施形態)
本発明の電気光学装置用基板の第2実施形態を図4を参照して説明する。図4は、マザー基板上に複数形成された電気光学装置用基板」を示す図式的な斜視図である。
【0076】
図4に示しように、本実施形態では、電気光学装置用基板200はマザー基板500上に複数配列されてなる。TEG300は、マザー基板500を分断する際のスクライブライン502から外れて位置するように構成されている。その他の構成については、上述した第1実施形態の場合と同様である。
【0077】
第2実施形態によれば、製造時には、例えばマザー基板500上に数十枚程度の当該電気光学装置用基板200が形成される。ここで特に、TEG300はスクライブライン502から外れて位置するので、スクライブ工程による分断後にも、TEG300を利用した検査を問題なく実施できる。しかも、スクライブ工程による分断後に、複数の電気光学装置用基板200において、各々別個にTEG300を利用した検査を実施できる。
【0078】
(電気光学装置用基板の第3実施形態)
本発明の電気光学装置用基板の第3実施形態を図5を参照して説明する。図5は、電気光学装置用基板と、その製造過程で施されたラビング処理におけるラビング方向との関係を図式的に示す平面図である。
【0079】
図5に示しように、本実施形態では、210基板上に形成された配向膜には、ラビング方向DRにTEG300の下流側に、画像表示領域10aが位置しないようにラビング処理が施されている。その他の構成については、上述した第1実施形態の場合と同様である。
【0080】
既に図2に例示したように、TEG300は、その測定対象に応じて平面構造及び断面構造のパターンが多種多様であるTEG部分N−1〜N−20やTEG部分P−1〜P−20を含んでなる。従って、TEG300上に配向膜を形成してラビング処理を行なった場合には、このようなイレギュラーであり多種多様な凹凸パターンに対応して、ラビング方向の下流側にラビング斑が発生しやすくなる。
【0081】
しかるに本実施形態によれば、仮に画像表示領域10aとして用いたとするとTEG300の凹凸に応じた配向不良を引き起こしやすいラビング不良の領域520(図中、クロスハッチングで示した領域)は、実際には画像表示領域10aから外れるようにラビング方向DRが規定されている。
【0082】
従って、TEG300が形成された領域に対するラビング処理の悪影響が、製造完成後に画像表示領域10aで行われる画像表示に及ぶことを極めて効率的に防止できる。
【0083】
尚、このような配向膜は、例えば液晶装置(図7及び図8参照)における液晶層の配向状態を規定する目的で設けられる。
【0084】
(製造プロセス)
次に図1から図5に加えて、図6を参照して上述した実施形態に係る電気光学装置用基板200の製造プロセスを、その実装ケース320への収容に至るまでについて説明する。ここに図6は、本製造プロセスを示す工程図である。
【0085】
図6において先ず、マザー基板500上に複数含まれる基板210上において(図4参照)、その画像表示領域10aに、走査線203、データ線206等の配線の他に、電気光学装置用基板200の種類に応じた各種電子素子、配線、電極等が形成される。これと同一工程又は相前後して、周辺領域には、走査線駆動回路104、データ線駆動回路101等の周辺回路やそれに係る各種配線等が形成される。そして、これらの画像表示領域10a及び周辺領域における各種電子素子、配線、電極等の形成工程と同一工程にて、TEG300が周辺領域内の第2領域402内に形成される(ステップS101)。
【0086】
次に、基板210上の第1領域401に複数の外部回路接続端子102が形成される。このような外部回路接続端子102は、例えば、導電性の高い単一層構造又は多層構造を有する金属、合金等のパターニングによって形成される(ステップS102)。尚、このステップS102に係る工程の一部又は全部を、上述したステップS103の工程と同時に又はステップS103の以前に行うことも可能である。
【0087】
次に、各種電子素子、配線、電極等が形成された基板210の最上層に配向膜が形成される。ここでは、例えばポリイミド膜などの透明な有機膜をスピンコーティングすることで配向膜が形成される(ステップS103)。
【0088】
続いて、このように形成された配向膜に対して、ラビング処理が施される。この際特に、図5に示した如きTEG300の下流側に画像表示領域10aが位置しないようなラビング方向DRでラビングが行われる(ステップS104)。尚、このようなラビング処理は、例えば数度といった所定のプレティルト角をもつように実施される。
【0089】
係るステップS104のラビング処理においては、例えばラビング布によるラビング筋がラビング方向DRに沿って付き易いなど、TEG300の凹凸に応じた配向不良となる領域が生じ易い、ラビング方向DRにTEGの下流側から、画像表示領域10aが外れるように、ラビング方向DRが規定されている。従って、TEG300が形成された領域に対するラビング処理の悪影響が、画像表示に及ぶことを極めて効率的に防止できる。
【0090】
次に、電気光学装置用基板200を例えば一対の基板の一方の基板として対向基板とを貼り合わせる工程や、このように貼り合わせられた一対の基板間に液晶を注入する工程等を含む、電気光学装置の組み立て工程が行われる(ステップS105)。
【0091】
次に、図4に示したように、マザー基板500に対して、スクライブライン502に沿ったスクライブが実施される(ステップS106)。
【0092】
係るステップS106のスクライブ工程においては、TEG300から外れて位置するスクライブライン502に沿ってスクライブするので、分断後にも、TEG300を利用した検査を問題なく実施できる。加えて、基本的に刃を高速回転させての切断処理であるスクライブの最中に、スクライブライン502上におけるTEG300の存在によって、スクライブの均一性が失われると共に、刃がダメージを受ける或いは刃の寿命が縮まることも回避できる。
【0093】
次に、図3に示したように、FPC310を複数の外部回路接続端子102に対して接続する処理が行われる(ステップS107)。このような接続は、例えば、光硬化性、熱硬化性等の導電性の接着剤を用いて行われる。或いは、熱圧着等が用いられてもよい。
【0094】
次に、図3に示したように、FPC310が接続された状態で、電気光学装置に組み込まれた電気光学装置用基板200は、実装ケース320内に収容される(ステップS108)。この際、TEG300は、好ましくは、実装ケース320により隠れて保護される。
【0095】
その後、実装ケース320に開けられた穴325を利用しての、例えば液晶プロジェクタ(図9参照)等の各種電子機器内部への取り付け或いは実装が行われる。
【0096】
以上のように本実施形態の製造プロセスによれば、上述の如く周辺領域において複数の外部回路接続端子102を第1領域401に備えると共にTEG300を第2領域402に備える、上述した電気光学装置用基板200を製造できる。従って、周辺領域における複数の外部回路接続端子102に並んで設けられたTEG300を利用することで、図6に示したステップS102以降の任意の段階で、TEG300を利用しての模擬的な検査が可能となる。更に、製品完成後や実装後にもTEG300を利用しての模擬的な検査が可能となる。
【0097】
(電気光学装置の全体構成)
以下では、以上のように構成された電気光学装置用基板の各実施形態を組み込んでなる電気光学装置の全体構成を図7及び図8を参照して説明する。なお、図7は、TFTアレイ基板をその上に形成された各構成要素とともに対向基板20の側からみた平面図であり、図8は図7のH−H´断面図である。
【0098】
本実施形態は特に、上述した電気光学装置用基板200(図1から図6参照)の一例としてのTFTアレイ基板を、一対の基板のうちの一方として用いて、電気光学装置の一例たる液晶装置を構築したものである。
【0099】
図7及び図8において、本実施形態に係る電気光学装置では、TFTアレイ基板10と、対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間には、液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
【0100】
シール材52は、両基板を貼り合わせるため、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、紫外線、加熱等により硬化させられたものである。また、このシール材52中には、本実施形態における電気光学装置を、液晶装置がプロジェクタ用途のように小型で拡大表示を行う液晶装置に適用するのであれば、両基板間の距離(基板間ギャップ)を所定値とするためのグラスファイバ、あるいはガラスビーズ等のギャップ材(スペーサ)が散布されている。あるいは、当該電気光学装置を液晶ディスプレイや液晶テレビのように大型で等倍表示を行う液晶装置に適用するのであれば、このようなギャップ材は、液晶層50中に含まれてよい。
【0101】
シール材52の外側の領域には、データ線に画像信号を所定のタイミングで供給することにより該データ線を駆動するデータ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。走査線に走査信号を所定のタイミングで供給することにより該走査線を駆動する走査線駆動回路104が、この一辺に隣接する二辺に沿って設けられている。
【0102】
なお、走査線に供給される走査信号遅延が問題にならないのならば、走査線駆動回路104は片側だけでもよいことは言うまでもない。また、データ線駆動回路101を画像表示領域10aの辺に沿って両側に配列してもよい。
【0103】
TFTアレイ基板10の残る一辺には、画像表示領域10aの両側に設けられた走査線駆動回路104間をつなぐための複数の配線105が設けられている。また、対向基板20のコーナ部の少なくとも一箇所においては、TFTアレイ基板10と対向基板20との間で電気的に導通をとるための導通材106が設けられている。
【0104】
図8において、TFTアレイ基板10上には、画素スイッチング用のTFTや走査線、データ線等の配線が形成された後の画素電極9a上に、配向膜16が形成されている。尚、画素電極9aは、マトリクス状に各画素に配置されており、配向膜16は、複数の画素電極9aの一面を覆うように形成されている。他方、対向基板20上には、対向電極21のほか、最上層部分に配向膜が形成されている。また、液晶層50は、例えば一種又は数種類のネマテッィク液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【0105】
対向基板20には、各画素の開口領域を少なくとも部分的に規定するため若しくはこれに代えて又は加えて入射光による基板20の高温化を避けるための遮光膜23が、マトリクス状に配列された複数の画素電極9aの間隙に対応する格子状又はストライプ状に形成されている。更に対向基板20には、画像表示領域10aの額縁を規定する遮光膜53が形成されている。これらの遮光膜23及び遮光膜53は、同一又は相異なる金属、合金、樹脂等の遮光材料を含んで形成される。
【0106】
本実施形態では特に、TFTアレイ基板10上における下辺付近において、外部回路接続端子102の図中左右両側に、TEG300が設けられている。そして、外部回路接続端子102からの引き回し配線108は、TEG300の図中上側を通過して、走査線駆動回路104に至る部分を含んで構成されている。
【0107】
また本実施形態では、走査線駆動回路104は、シール材52に囲まれた液晶層50が存在する平面領域内に形成されている。データ線駆動回路101からの駆動信号に応じて画像信号をサンプリングするサンプリング回路301についても同じく、シール材52に囲まれた液晶層50が存在する平面領域内に形成されている。これに対して、データ線駆動回路101は、シール材52の外周側に位置する周辺領域に形成されている。但し、これらの周辺回路の一部又は全部がシール材52の外周側に位置する周辺領域に形成されてもよいし、若しくは、これらの周辺回路の一部又は全部がシール材52の内側に位置する周辺領域に形成されてもよい。このような配置は、各回路の電位変動が液晶層50等に及ぼす悪影響等に鑑み決定すればよい。データ線駆動回路101から発生する電界による電位変動は、走査線駆動回路104やサンプリング回路301と比較して大きい場合には、図7及び図8に例示した平面レイアウトは概ね有利である。
【0108】
なお、TFTアレイ基板10上には、これらのデータ線駆動回路101、走査線駆動回路104等に加えて、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【0109】
また、上述した各実施形態においては、データ線駆動回路101及び走査線駆動回路104をTFTアレイ基板10上に設ける代わりに、例えばTAB(Tape Automated Bonding)基板上に実装された駆動用LSIに、TFTアレイ基板10の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板20の投射光が入射する側及びTFTアレイ基板10の出射光が出射する側には、それぞれ、例えばTN(Twisted Nematic)モード、VA(Vertically Aligned)モード、PDLC(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード・ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板等が所定の方向で配置される。
【0110】
(電子機器)
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに、図9は、投射型カラー表示装置の図式的断面図である。
【0111】
図9において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ1100は、駆動回路がTFTアレイ基板上に搭載された液晶装置を含む液晶モジュールを3個用意し、それぞれRGB用のライトバルブ100R、100G及び100Bとして用いたプロジェクタとして構成されている。液晶プロジェクタ1100では、メタルハライドランプ等の白色光源のランプユニット1102から投射光が発せられると、3枚のミラー1106及び2枚のダイクロックミラー1108によって、RGBの三原色に対応する光成分R、G及びBに分けられ、各色に対応するライトバルブ100R、100G及び100Bにそれぞれ導かれる。この際特に、B光は、長い光路による光損失を防ぐために、入射レンズ1122、リレーレンズ1123及び出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R、100G及び100Bによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム1112により再度合成された後、投射レンズ1114を介してスクリーン1120にカラー画像として投射される。
【0112】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びその製造方法並びに電子機器もまた、本発明の技術的範囲に含まれるものである。
【0113】
また、本発明の電気光学装置は、アクティブマトリクス型の液晶表示パネル(例えば、TFT(薄膜トランジスタ)やTFD(薄膜ダイオード)をスイッチング素子として備えた液晶表示パネル)に適用することが可能である。また、液晶表示パネルだけでなく、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、フィールド・エミッション・ディスプレイ(電界放出表示装置)などの各種の電気光学装置においても本発明を同様に適用することが可能である。
【図面の簡単な説明】
【図1】本実施形態に係る電気光学装置用基板の平面図である。
【図2】図1に示したTEGの一具体例である。
【図3】図1の電気光学装置用基板が電気光学装置に組み込まれた後に、FPCに接続され且つ実装ケースに収容された状態を示す平面図である。
【図4】実施形態に係るマザー基板上に複数形成された電気光学装置用基板を示す図式的な斜視図である。
【図5】実施形態に係る電気光学装置用基板と、その製造過程で施されたラビング処理におけるラビング方向との関係を図式的に示す平面図である。
【図6】実施形態に係る製造プロセスを示す工程図である。
【図7】本発明の実施形態の電気光学装置におけるTFTアレイ基板を、その上に形成された各構成要素とともに対向基板の側から見た平面図である。
【図8】図7のH−H´断面図である。
【図9】本発明の電子機器の実施形態である投射型カラー表示装置の一例たるカラー液晶プロジェクタを示す図式的断面図である。
【符号の説明】
101…データ線駆動回路、102…外部回路接続端子、104…走査線駆動回路、108…引き回し配線、200…電気光学装置用基板、210…基板、210a…画像表示領域、300…TEG、310…FPC、320…実装ケース、325…穴、401…第1領域、402…第2領域、500…マザー基板、502…スクライブライン[0001]
TECHNICAL FIELD OF THE INVENTION
INDUSTRIAL APPLICABILITY The present invention is used for an electro-optical device such as a liquid crystal device, an organic EL (Electro-Luminescence) device, an electrophoresis device, and a substrate for an electro-optical device on which a test element group (hereinafter appropriately referred to as “TEG”) is formed. The invention also belongs to the technical field of electro-optical devices and electronic apparatuses provided with the same, and to the technical field of a method of manufacturing a substrate for such an electro-optical device.
[0002]
[Background Art]
Conventionally, on an electro-optical device substrate of this type, for example, a data line, a scanning line, a pixel electrode, a thin film transistor (hereinafter, appropriately referred to as “TFT”) and a thin film diode (hereinafter, referred to as “TFT”) for pixel switching are provided in an image display area. Various wirings, electrodes, electronic elements, and the like for image display, such as “TFD” as appropriate, are manufactured. In the peripheral area, peripheral circuits or drive circuits such as a data line drive circuit, a sampling circuit, and a scan line drive circuit are formed.
[0003]
On such an electro-optical device substrate, the various electrodes and electronic elements formed in the image display area are electrically connected, electrically insulated, electrically operated, electrically operated, and have an electrical resistance or electrical conductivity. For example, a TEG is provided to inspect various electrical states, or alternatively or additionally, to simulate various electrical states in a peripheral circuit or the like formed in a peripheral region. It is common. For example, as a TEG, when manufacturing a pixel switching TFT, a TFT having the same laminated structure may be formed in the same step as the TEG. Further, for example, when a contact hole for wiring connection is formed in an image display area or a peripheral area, a contact hole having the same laminated structure is formed in the same step. Therefore, during the manufacture or at the time of completion of the manufacture, the TEG can be used to simulate the electrical states of various wirings, electrodes, electronic elements, etc., such as pixel switching TFTs and contact holes (see Patent Document 1). ).
[0004]
[Patent Document 1]
JP-A-2002-124554
[0005]
[Problems to be solved by the invention]
However, according to the TEG disclosed in Patent Document 1 as the related art, the TEG is formed further on the peripheral side of the scanning line driving circuit built in the peripheral area or near the edge of the substrate, so that the peripheral area is reduced. There is a problem in that the device is enlarged, which leads to enlargement of the entire device.
[0006]
Further, according to the TEG disclosed as the invention in Patent Document 1, since the TEG is formed on the scribe line, it is possible to suppress the expansion of the peripheral region. However, there is a technical problem that such an inspection using the TEG becomes impossible after the scribing process. In addition, the presence of the TEG on the scribe line makes the scribing process itself difficult, losing the uniformity of the scribe, and causing technical problems such as damage to the blade or shortening of the life of the blade.
[0007]
The present invention has been made in view of the above-described problems, and has an electro-optic device provided with a TEG so that an inspection object such as various wirings, electrodes, and electronic elements can be inspected after a product is completed or mounted. It is an object of the present invention to provide an apparatus substrate, an electro-optical device and an electronic device including the same, and a method for manufacturing such an electro-optical device substrate.
[0008]
[Means for Solving the Problems]
In order to solve the above problems, the substrate for an electro-optical device according to the present invention includes a substrate, at least one of an image display wiring, an electrode, and an electronic element formed in an image display area on the substrate; And arranged in a first region located near a center of the one side along one side of the substrate in a peripheral region located around the image display region, and at least one of the wiring, the electrode, and the electronic element A plurality of terminals for external circuit connection that are electrically connected directly or indirectly to each other, and a plurality of terminals arranged in a second region located alongside the first region in a direction along the one side in the peripheral region. And a test element group for simulating an electrical state of at least a part of at least one of the wiring, the electrode, and the electronic element.
[0009]
According to the electro-optical device substrate of the present invention, in the image display area, for example, various lines for image display, such as data lines, scanning lines, capacitor lines, pixel electrodes, TFTs for pixel switching, organic EL light emitting layers, Electrodes, electronic elements and the like are formed. On the other hand, a plurality of terminals for external circuit connection, which are directly connected to these wirings or the like via, for example, routing wirings or indirectly via a peripheral circuit or the like such as a data line driving circuit, It is arranged in the first area in the peripheral area. Here, the “first region” refers to a region extending along one side of the substrate and located near the center of the one side. Therefore, the plurality of terminals are arranged in a line or a plurality of lines along one side, for example, in the first region near the edge of the substrate. When the electro-optical device substrate is mounted, the substrate has a plurality of connection electrodes corresponding to a plurality of terminals provided thereon, such as a flexible printed circuit (hereinafter, appropriately referred to as “FPC”), a COG (Chip On Glass). ) Is connected. Alternatively, wire bonding is performed on a plurality of terminals provided on the electro-optical device substrate.
[0010]
Here, in particular, the TEG for simulating the electrical state of at least a part of the wiring or the like provided in the image display area is arranged in the second area. Here, the “second region” refers to a region located along the first side and in line with the first region. For example, the second region may be on both sides of the first region in the center along the one side, or may be on one side of the first region. Therefore, in view of the existence of the plurality of terminals provided in the first region and the existence of the routing wiring extending from the terminal toward the image display region or the peripheral circuit, etc., near the edge of the substrate, Since the first region needs a certain amount of width in a direction intersecting the one side because a certain size is essentially required for connecting an external circuit, it can be said that the first region is a "dead space". The TEG can be formed by effectively using the region on the substrate. In other words, the first region having a width equal to or less than the first region, which necessarily has a width equal to or more than a certain value according to the width of the terminal in the direction intersecting the one side, which is the minimum required to function as a terminal. The two regions do not cause an increase in the area on the substrate, and the existence of the second region or the presence of the TEG hardly or never leads to an increase in the size of the substrate or the entire device. In such a second region, a TEG that simulates a TFT, a contact hole, various wirings, electrodes, or the like that is practically sufficient as a TEG, for example, to which about several tens of inspection probes can be applied, is provided. It has been found that it can be formed. Conversely, by forming the TEG in the second region which can be said to be a dead space in such a peripheral region, there is a great advantage that no design change is required for the size of the substrate, the planar layout of the peripheral circuits and wiring, and the like. Is also obtained.
[0011]
Therefore, for example, the TEG is formed further on the peripheral side of the scanning line driving circuit built in the peripheral area or near the edge of the substrate as in the TEG disclosed in Patent Document 1 as the prior art, thereby enlarging the peripheral area. According to the present invention, a situation in which the entire apparatus is enlarged can be effectively avoided.
[0012]
In addition, for example, since the TEG is not formed on the scribe line unlike the TEG disclosed in Patent Document 1 as the invention, according to the present invention, the inspection using the TEG can be performed even after the scribe step. . That is, the TEG can be used to perform a product inspection at the time of completion of manufacture of the electro-optical device substrate, a product inspection after shipment, and a product inspection at the time of failure after use.
[0013]
As described above, according to the electro-optical device substrate of the present invention, by using the TEG provided in parallel with the plurality of terminals in the peripheral region, for example, various wirings, electrodes, and electronic elements can be provided after the product is completed or mounted. It is possible to perform a simulated inspection of an inspection target such as the above.
[0014]
In one aspect of the electro-optical device substrate of the present invention, the substrate further includes a peripheral circuit disposed in the peripheral region and electrically connected to at least one of the wiring, the electrode, and the electronic element. A plurality of terminals are electrically connected to the peripheral circuit instead of or in addition to at least one of the wiring, the electrode, and the electronic element, and the test element group includes the wiring, the electrode, and the electronic element. In place of or in addition to at least one of the above, a portion for simulating an electrical state of at least a part of the peripheral circuit is included.
[0015]
According to this aspect, for example, the TEG for simulating the electrical state of at least a part of the peripheral circuits such as the data line driving circuit, the scanning line driving circuit, the sampling circuit, the precharge circuit, and the inspection circuit includes: It is arranged in two regions. Therefore, a TEG for inspection of peripheral circuits can be formed by effectively using a region on the substrate which can be called a "dead space". In such a second region, a TFT, a contact hole, or various wirings and electrodes, which are practically sufficient as a TEG for inspection of a peripheral circuit, for example, about tens of inspection probes can be applied. It has been found that a TEG that simulates the above can be formed. Therefore, by using the TEG provided in parallel with the plurality of terminals in the peripheral region, a simulated inspection of the peripheral circuit can be performed even after the product is completed or mounted.
[0016]
In another aspect of the electro-optical device substrate of the present invention, the plurality of terminals include a plurality of connection electrodes of a flexible printed circuit having a width corresponding to a width of the first region in a direction along the one side. Connected.
[0017]
According to this aspect, the FPC (flexible printed circuit) connected to the plurality of terminals of the electro-optical device substrate at the plurality of connection electrodes has a width corresponding to the width of the first region in the direction along the one side. Having. Therefore, even after connecting the FPC, it is possible to configure so that the second region where the TEG is formed is not covered with the FPC. This makes it possible to perform a simulated inspection using the TEG without removing the FPC after the completion of manufacture including the connection of the FPC, after the completion of mounting, and even after use, which is very convenient in practical use. It is.
[0018]
In this aspect, the second area may be configured to be located in an area that is not hidden by the flexible printed circuit.
[0019]
With this configuration, even after the FPC is connected, the FPC does not cover the second region in which the TEG is formed. Therefore, the FPC is removed after the completion of manufacture, the completion of mounting, and even after use. A simulated test using TEG can be performed without any problem.
[0020]
In the above aspect of the FPC, the second region is located in a region hidden by the mounting case when the electro-optical device substrate is connected to the flexible printed circuit and mounted in the mounting case. May be configured.
[0021]
With this configuration, the TEG can be covered with the mounting case after the mounting on the mounting case is completed. That is, the TEG can be protected by the mounting case. Therefore, even after completion of manufacturing including connection of the FPC and accommodation in the mounting case, mounting completion, and even after use, if the FPC is taken out of the mounting case, a simulated inspection using the TEG without removing the FPC is performed. Is practically very convenient.
[0022]
In another aspect of the electro-optical device substrate of the present invention, on the substrate, portions extending toward the second region along the one side from portions located on the image display region side of the plurality of terminals, respectively. And a plurality of routing wirings.
[0023]
According to this aspect, the routing wiring is routed from the plurality of terminals from the portions located on the image display area side. Such a routing wiring includes a portion extending along the one side toward the second region. Therefore, it can be said that there is little or no practical necessity or benefit in passing the wiring routed to the image display region or the peripheral circuit basically through the second region. In other words, since the TEG is formed as the second region in a region where the routing wiring cannot be routed meaningfully, the TEG is formed by effectively using the dead space.
[0024]
In this aspect, a width of the test element group in a direction perpendicular to the one side in the second region is equal to or smaller than a width of the terminal in a direction perpendicular to the one side in the first region. May be.
[0025]
According to this structure, the lead-out wiring extends in the left-right direction along one side of the substrate after being drawn out from the terminal. There is no need to bend around. That is, if the width of the test element group is wide, it is necessary to avoid this and bend the routing wiring, and accordingly, the wiring layout in a limited area on the substrate becomes strict. Then, for example, the wiring width must be made relatively narrow or the wiring length must be made relatively long. However, according to the present aspect, even in the vicinity of the test element group, the routing wiring that is not bent to avoid this has a low wiring resistance, and has a high-functionality that employs a simple wiring layout that is hardly disconnected or short-circuited. It can be constructed as wiring.
[0026]
In another aspect of the electro-optical device substrate according to the aspect of the invention, the alignment film formed on the substrate may be rubbed such that the image display area is not located on the downstream side of the test element group when viewed from the rubbing direction. Processing has been applied.
[0027]
According to this aspect, at the time of manufacturing, when rubbing is performed on the alignment film including the region where the TEG is formed, a region where the alignment is poor due to the unevenness of the TEG is seen from the rubbing direction. It is likely to occur downstream of the TEG. However, in the present embodiment, the direction of the rubbing process is defined such that the region where the orientation is poor is deviated from the image display region. Therefore, it is possible to extremely efficiently prevent the adverse effect of the rubbing process on the region where the TEG is formed from affecting the image display performed in the image display region after the completion of the manufacturing. Note that such an alignment film is provided, for example, for the purpose of defining the alignment state of a liquid crystal layer in a liquid crystal device. In this case, a liquid crystal device as an electro-optical device is suitably constructed from the electro-optical device substrate. Will be.
[0028]
In another aspect of the electro-optical device substrate according to the aspect of the invention, two of the second regions are present on both sides of the first region, and the test element groups are each of the two existing second regions. And the test element group formed on one of the two second regions and the test element group formed on the other of the two second regions are mutually Has a different configuration.
[0029]
According to this aspect, two second regions exist on both sides of the first region. For example, one test element group is formed in the second region on the right side, and another test element group is formed in the second region on the left side. Is formed. These two test element groups have mutually different configurations. That is, it is configured to simulate inspection of different circuits, wirings, and the like. Therefore, it is possible to perform relatively various types of inspections by effectively utilizing the space on both sides of the first region.
[0030]
However, two test element groups having the same configuration may be formed in two second regions existing on both sides of the first region. In this case, various tests can be selectively performed using one of the two test element groups. Alternatively, by performing various tests redundantly using both of the two test element groups, the reliability and reliability of the tests can be improved.
[0031]
In order to solve the above-described problems, an electro-optical device according to the present invention includes the above-described electro-optical device substrate (including various aspects thereof) according to the present invention.
[0032]
According to the electro-optical device of the present invention, since the electro-optical device includes the above-described substrate for the electro-optical device of the present invention (including various aspects thereof), it is possible to easily perform a simulated inspection using a TEG and appropriately It becomes executable. As such an electro-optical device, for example, a TFT active matrix driving type liquid crystal device having the electro-optical device substrate as one of a pair of substrates, for example, an organic EL device having the electro-optical device substrate as a single substrate And so on.
[0033]
An electro-optical device according to the present invention includes, in order to solve the above-described problems, an aspect according to the above-described mounting case of the electro-optical device substrate of the present invention, and the mounting case includes the electro-optical device substrate. A mounting hole is formed in a region that is separated from the one side in the perpendicular direction in the mounted state and faces the second region.
[0034]
According to the electro-optical device of the present invention, the FPC does not have a width to reach the second region in order not to spatially conflict with the mounting hole. Therefore, the second area is an area where a plurality of terminals cannot be provided in order to connect the FPC and perform mounting by the mounting case. Conversely, a TEG is formed as a second region in a peripheral region where it is difficult or practically impossible to provide a plurality of terminals in relation to mounting, so that dead space is effectively used. This means that the TEG has been formed.
[0035]
In order to solve the above problems, an electro-optical device according to the present invention includes a substrate for an electro-optical device according to the present invention described above (including its various aspects), which includes a pair of substrates arranged to face each other via an electro-optical material. The first and second regions are not covered by the other of the pair of substrates.
[0036]
According to the electro-optical device of the present invention, the above-described electro-optical device substrate of the present invention (including the various aspects thereof) is provided as one substrate, and the first and second regions are formed of the other. Not covered by substrate. Therefore, even after a pair of substrates are bonded at the time of manufacturing, the FPC can be connected to a plurality of terminals, and furthermore, there is no need to peel off the pair of substrates, and a simulated inspection using a TEG can be facilitated. It becomes possible to execute as appropriate. Furthermore, it is not necessary to peel off the pair of substrates at the time of failure after completion of manufacture, shipping, or use, and a simulated inspection using TEG can be easily and appropriately performed.
[0037]
According to another aspect of the invention, an electronic apparatus includes the above-described electro-optical device.
[0038]
Since the electronic apparatus of the present invention includes the above-described electro-optical device of the present invention, the inspection using the TEG can be easily performed and appropriately performed. A television, a mobile phone, an electronic organizer, a word processor, and a viewfinder type Alternatively, various electronic devices such as a monitor direct-view video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. Further, as the electronic apparatus of the present invention, for example, an electrophoretic device such as electronic paper can be realized.
[0039]
In order to solve the above-mentioned problems, a method of manufacturing a substrate for an electro-optical device according to the present invention includes, in an image display area on a substrate, forming at least one of a wiring for image display, an electrode, and an electronic element; In a peripheral region located around the image display region on the substrate, the wiring, the electrode, and the electronic element are arranged along a side of the substrate in a first region located near the center of the side. Forming a plurality of terminals for external circuit connection electrically connected directly or indirectly to at least one of the plurality of terminals; and positioning the plurality of terminals in the peripheral region in a direction along the one side in the first region. Forming a test element group arranged in the second region for performing a test for simulating an electrical state of at least a part of at least one of the wiring, the electrode, and the electronic element. Wherein the door, the wiring step of forming a test element group, takes place at least partially simultaneously with the step of forming at least one of the electrodes and the electronic device.
[0040]
According to this aspect, it is possible to manufacture the electro-optical device substrate of the present invention in which the plurality of terminals are provided in the first region and the TEG is provided in the second region in the peripheral region as described above. Therefore, by using the TEG provided in parallel with the plurality of terminals in the peripheral region, it is possible to perform a simulated inspection of an inspection target such as various wirings, electrodes, and electronic elements even after the product is completed or mounted. Become.
[0041]
In one aspect of the method for manufacturing an electro-optical device substrate of the present invention, the method further includes a step of forming a peripheral circuit electrically connected to at least one of the wiring, the electrode, and the electronic element in the peripheral region, The plurality of terminals are electrically connected to the peripheral circuit in place of or in addition to at least one of the wiring, the electrode, and the electronic element, and the test element group includes the wiring, the electrode, and the electronic element. A step of simulating an electrical state of at least a part of the peripheral circuit instead of or in addition to at least one of the peripheral circuits, the step of forming the test element group and the step of forming the peripheral circuit Are performed at least partially simultaneously.
[0042]
According to this aspect, for the electro-optical device according to the present invention, the plurality of terminals are provided in the first region in the peripheral region as described above, and the TEG including the portion for simulating the peripheral circuit is provided in the second region. One embodiment of the substrate can be manufactured. Therefore, by using the TEG provided in parallel with the plurality of terminals in the peripheral region, a simulated inspection of the peripheral circuit can be performed even after the product is completed or mounted.
[0043]
In another aspect of the method for manufacturing an electro-optical device substrate according to the present invention, the electro-optical device substrates are arranged in a plurality on a mother substrate, and the test element group is separated from a scribe line when dividing the mother substrate. The method further includes a step of separating the mother substrate along the scribe line, being arranged at a deviated position and on the electro-optical device substrate.
[0044]
According to this aspect, when the mother substrate is divided, scribing is performed along the scribe line located outside the test element group, so that the inspection using the TEG can be performed without any problem even after the division. In addition, the presence of the TEG on the scribe line makes the scribing process itself difficult, losing the uniformity of the scribe, and avoiding damage to the blade or shortening the life of the blade. For example, the life of the blade is extended about twice or several times. That is, according to the present invention, it is also possible to facilitate the scribing process and extend the life of the blade used for the scribing process.
[0045]
In another aspect of the method of manufacturing a substrate for an electro-optical device according to the present invention, the image display region is not positioned downstream of the test element group when viewed from a rubbing direction with respect to an alignment film formed on the substrate. Performing a rubbing process.
[0046]
According to this aspect, in the step of performing the rubbing treatment, for example, a rubbing streak due to a rubbing cloth is easily formed along the rubbing direction, and a region in which misalignment due to unevenness of the TEG is likely to occur tends to occur. The direction of the rubbing process is defined so that the image display area is out of the downstream side. Therefore, the adverse effect of the rubbing process on the region where the TEG is formed can be prevented very efficiently from affecting the image display.
[0047]
The operation and other advantages of the present invention will become more apparent from the embodiments explained below.
[0048]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, a substrate for an electro-optical device according to the present invention is applied to a substrate device with a built-in drive circuit for an electro-optical device such as a liquid crystal device and an organic EL device.
[0049]
(First Embodiment of Electro-Optical Device Substrate)
A first embodiment of a substrate for an electro-optical device according to the present invention will be described with reference to FIGS. FIG. 1 is a plan view of an electro-optical device substrate according to the present embodiment, and FIG. 2 is a specific example of the TEG shown in FIG. FIG. 3 is a plan view showing a state in which the substrate for an electro-optical device is connected to an FPC and housed in a mounting case after being assembled in the electro-optical device.
[0050]
In FIG. 1, an electro-
[0051]
An image display area 10a in which an image is displayed during operation is defined in the center of the
[0052]
The plurality of
[0053]
The plurality of
[0054]
The scanning
[0055]
The data line driving
[0056]
The plurality of external
[0057]
The
[0058]
As illustrated in FIG. 2, a TEG for measuring a portion such as a circuit and a wiring mainly related to an N-channel TFT includes, for example, TEG portions N-7 to N-10 for measuring a contact hole resistance. And various TEG portions N-1 to N-20 such as TEG portions N-11 to N-16 for measuring N-channel type TFT characteristics and TEG portions N-17 to N-18 for measuring sheet resistance. It becomes. These are arranged along the lower side of the
[0059]
Incidentally, the TEG portions N-11 to N-16 for measuring such TFT characteristics may be used for evaluating a TFT for pixel switching or for evaluating a TFT of a peripheral driving circuit. Good.
[0060]
In addition, FIG. 2 illustrates the TEG related to the N-channel TFT, but the TEG related to the P-channel TFT similarly includes various TEG portions. The TEG related to such an N-channel TFT and the TEG related to a P-channel TFT may be mixed in the left and right second regions 402 (see FIG. 1) of the
[0061]
As shown in FIG. 2, in this embodiment, in particular, the
[0062]
Next, the relationship between the electro-
[0063]
As shown in FIG. 3, the electro-
[0064]
The
[0065]
During mounting, the electro-
[0066]
According to the present embodiment, since the
[0067]
Further, in the present embodiment, the
[0068]
In addition, in this embodiment, the
[0069]
As described above with reference to FIGS. 1 to 3, according to the present embodiment, near the lower edge of the
[0070]
As described with reference to FIG. 3, according to the present embodiment, near the lower edge of the
[0071]
In addition, from the plurality of external
[0072]
As described in detail above, according to the present embodiment, the
[0073]
Conversely, in the
[0074]
Although FIGS. 1 and 3 illustrate only the scanning
[0075]
(Second embodiment of substrate for electro-optical device)
A second embodiment of the electro-optical device substrate according to the present invention will be described with reference to FIG. FIG. 4 is a schematic perspective view showing "a plurality of electro-optical device substrates formed on a mother substrate".
[0076]
As shown in FIG. 4, in the present embodiment, a plurality of electro-
[0077]
According to the second embodiment, at the time of manufacture, for example, about several tens of the electro-
[0078]
(Third Embodiment of Electro-Optical Device Substrate)
A third embodiment of the substrate for an electro-optical device according to the present invention will be described with reference to FIG. FIG. 5 is a plan view schematically showing the relationship between a substrate for an electro-optical device and a rubbing direction in a rubbing process performed during the manufacturing process.
[0079]
As shown in FIG. 5, in the present embodiment, a rubbing process is performed on the alignment film formed on the 210 substrate such that the image display area 10a is not located downstream of the
[0080]
As already illustrated in FIG. 2, the
[0081]
However, according to the present embodiment, if used as the image display area 10a, the
[0082]
Therefore, it is possible to extremely efficiently prevent the adverse effect of the rubbing process on the region where the
[0083]
Note that such an alignment film is provided for the purpose of defining the alignment state of a liquid crystal layer in a liquid crystal device (see FIGS. 7 and 8), for example.
[0084]
(Manufacturing process)
Next, the manufacturing process of the electro-
[0085]
6, first, on a plurality of
[0086]
Next, a plurality of external
[0087]
Next, an alignment film is formed on the uppermost layer of the
[0088]
Subsequently, a rubbing treatment is performed on the alignment film thus formed. At this time, rubbing is particularly performed in the rubbing direction DR such that the image display area 10a is not located downstream of the
[0089]
In the rubbing process in step S104, a region in which misalignment occurs due to unevenness of the
[0090]
Next, the method includes bonding the electro-
[0091]
Next, as shown in FIG. 4, scribing along the
[0092]
In the scribing process of step S106, the scribing is performed along the
[0093]
Next, as shown in FIG. 3, a process of connecting the
[0094]
Next, as shown in FIG. 3, with the
[0095]
Thereafter, mounting or mounting inside various electronic devices such as a liquid crystal projector (see FIG. 9) using the
[0096]
As described above, according to the manufacturing process of the present embodiment, the plurality of external
[0097]
(Overall configuration of electro-optical device)
Hereinafter, the overall configuration of the electro-optical device incorporating the respective embodiments of the electro-optical device substrate configured as described above will be described with reference to FIGS. 7 and 8. FIG. 7 is a plan view of the TFT array substrate together with the components formed thereon as viewed from the
[0098]
In particular, the present embodiment uses a TFT array substrate as an example of the above-described
[0099]
7 and 8, in the electro-optical device according to the present embodiment, the
[0100]
The sealing
[0101]
In an area outside the sealing
[0102]
If the delay of the scanning signal supplied to the scanning line does not matter, it goes without saying that the scanning
[0103]
On one remaining side of the
[0104]
In FIG. 8, an
[0105]
On the opposing
[0106]
In this embodiment, in particular, the
[0107]
In the present embodiment, the scanning
[0108]
On the
[0109]
Further, in each of the above-described embodiments, instead of providing the data line driving
[0110]
(Electronics)
Next, an overall configuration, particularly an optical configuration, of an embodiment of a projection type color display device as an example of an electronic apparatus using the electro-optical device described above in detail as a light valve will be described. FIG. 9 is a schematic cross-sectional view of the projection type color display device.
[0111]
In FIG. 9, a
[0112]
The present invention is not limited to the above-described embodiment, and can be appropriately changed within the scope of the invention or the idea that can be read from the entirety of the claims and the specification, and an electro-optical device with such a change. Also, the manufacturing method thereof and the electronic device are also included in the technical scope of the present invention.
[0113]
Further, the electro-optical device of the present invention can be applied to an active matrix type liquid crystal display panel (for example, a liquid crystal display panel including a TFT (thin film transistor) or a TFD (thin film diode) as a switching element). The present invention is applicable not only to a liquid crystal display panel but also to various electro-optical devices such as an electroluminescence device, an organic electroluminescence device, a plasma display device, an electrophoretic display device, and a field emission display (field emission display device). The same can be applied.
[Brief description of the drawings]
FIG. 1 is a plan view of an electro-optical device substrate according to an embodiment.
FIG. 2 is a specific example of a TEG shown in FIG.
FIG. 3 is a plan view showing a state in which the substrate for an electro-optical device of FIG. 1 is connected to an FPC and accommodated in a mounting case after being assembled in the electro-optical device.
FIG. 4 is a schematic perspective view showing a plurality of electro-optical device substrates formed on a mother substrate according to the embodiment.
FIG. 5 is a plan view schematically showing a relationship between a substrate for an electro-optical device according to the embodiment and a rubbing direction in a rubbing process performed in a manufacturing process thereof.
FIG. 6 is a process chart showing a manufacturing process according to the embodiment.
FIG. 7 is a plan view of the TFT array substrate in the electro-optical device according to the embodiment of the present invention, together with the components formed thereon, viewed from the counter substrate side.
FIG. 8 is a sectional view taken along line HH ′ of FIG. 7;
FIG. 9 is a schematic sectional view showing a color liquid crystal projector as an example of a projection type color display device which is an embodiment of the electronic apparatus of the invention.
[Explanation of symbols]
DESCRIPTION OF
Claims (17)
前記基板上で前記画像表示領域の周辺に位置する周辺領域における前記基板の一辺に沿って該一辺の中央寄りに位置する第1領域内に配列されており且つ前記配線、電極及び電子素子のうち少なくとも一つに夫々、直接又は間接に電気的に接続された外部回路接続用の複数の端子と、
前記周辺領域における前記一辺に沿った方向に前記第1領域に並んで位置する第2領域内に配置されており且つ前記配線、電極及び電子素子のうち少なくとも一つの少なくとも一部における電気的状態を模擬的に検査するためのテストエレメントグループと
を備えたことを特徴とする電気光学装置用基板。Wiring for image display formed in the image display area on the substrate, at least one of the electrode and the electronic element,
Along a side of the substrate in a peripheral region located around the image display region on the substrate, the substrate is arranged in a first region located near a center of the one side, and among the wiring, the electrode, and the electronic element. A plurality of terminals for external circuit connection electrically connected directly or indirectly to at least one each,
An electric state of at least a part of at least one of the wiring, the electrode, and the electronic element, which is arranged in a second region located alongside the first region in a direction along the one side in the peripheral region and A test element group for simulated inspection; and a substrate for an electro-optical device.
前記複数の端子は、前記配線、電極及び電子素子のうち少なくとも一つに代えて若しくは加えて、前記周辺回路に、電気的に接続されており、
前記テストエレメントグループは、前記配線、電極及び電子素子のうち少なくとも一つに代えて若しくは加えて、前記周辺回路の少なくとも一部における電気的状態を模擬的に検査するための部分を含むことを特徴とする請求項1に記載の電気光学装置用基板。A peripheral circuit disposed in the peripheral region and electrically connected to at least one of the wiring, the electrode, and the electronic element;
The plurality of terminals are electrically connected to the peripheral circuit instead of or in addition to at least one of the wiring, the electrode, and the electronic element,
The test element group may include a portion for simulating an electrical state of at least a part of the peripheral circuit in place of or in addition to at least one of the wiring, the electrode, and the electronic element. The substrate for an electro-optical device according to claim 1.
前記テストエレメントグループは、前記二つ存在する第2領域の夫々に形成されており、
前記二つ存在する第2領域のうち一方に形成された前記テストエレメントグループと、前記二つ存在する第2領域のうち他方に形成された前記テストエレメントグループとは、相互に異なる構成を有することを特徴とする請求項1から8のいずれか一項に記載の電気光学装置用基板。The second region is provided two on both sides of the first region,
The test element group is formed in each of the two existing second regions,
The test element group formed in one of the two existing second regions and the test element group formed in the other of the two existing second regions have different configurations. The electro-optical device substrate according to any one of claims 1 to 8, wherein:
前記実装ケースには、前記電気光学装置用基板が実装された状態で前記一辺からその垂線方向に離間し且つ前記第2領域に対向する領域において、実装用の穴が開けられていることを特徴とする電気光学装置。An electro-optical device substrate according to claim 5, comprising:
In the mounting case, mounting holes are formed in a region that is separated from the one side in a perpendicular direction and that faces the second region in a state where the electro-optical device substrate is mounted. Electro-optical device.
前記第1及び第2領域は、前記一対の基板の他方により覆われないことを特徴とする電気光学装置。An electro-optical device substrate according to any one of claims 1 to 9, wherein the electro-optical device substrate is provided as one of a pair of substrates opposed to each other via an electro-optical material,
The electro-optical device according to claim 1, wherein the first and second regions are not covered by the other of the pair of substrates.
前記基板上で前記画像表示領域の周辺に位置する周辺領域に、前記基板の一辺に沿って該一辺の中央寄りに位置する第1領域内に配列されており且つ前記配線、電極及び電子素子のうち少なくとも一つに夫々、直接又は間接に電気的に接続された外部回路接続用の複数の端子を形成する工程と、
前記周辺領域に、前記一辺に沿った方向に前記第1領域に並んで位置する第2領域内に配置されており且つ前記配線、電極及び電子素子のうち少なくとも一つの少なくとも一部における電気的状態を模擬的に検査するためのテストエレメントグループを形成する工程とを含み、
前記テストエレメントグループを形成する工程と配線、電極及び電子素子のうち少なくとも一つを形成する工程とは少なくとも部分的に同時に行われることを特徴とする電気光学装置用基板の製造方法。A step of forming at least one of an image display wiring, an electrode, and an electronic element in an image display area on the substrate,
In a peripheral area located on the periphery of the image display area on the substrate, arranged along a side of the substrate in a first area located near the center of the side, and the wiring, the electrode, and the electronic element. A step of forming a plurality of terminals for external circuit connection electrically connected directly or indirectly to at least one of them,
An electrical state of at least a part of at least one of the wiring, the electrode, and the electronic element, which is disposed in a second region located in the peripheral region in a direction along the one side along the first region; Forming a test element group for simulating inspection of
The method of manufacturing a substrate for an electro-optical device, wherein the step of forming the test element group and the step of forming at least one of a wiring, an electrode, and an electronic element are performed at least partially at the same time.
前記複数の端子は、前記配線、電極及び電子素子のうち少なくとも一つに代えて若しくは加えて、前記周辺回路に、電気的に接続され、
前記テストエレメントグループは、前記配線、電極及び電子素子のうち少なくとも一つに代えて若しくは加えて、前記周辺回路の少なくとも一部における電気的状態を模擬的に検査するための部分を含み、
前記テストエレメントグループを形成する工程と前記周辺回路を形成する工程とは少なくとも部分的に同時に行われることを特徴とする請求項13に記載の電気光学装置用基板の製造方法。In the peripheral region, further includes a step of forming a peripheral circuit electrically connected to at least one of the wiring, the electrode, and the electronic element,
The plurality of terminals are electrically connected to the peripheral circuit instead of or in addition to at least one of the wiring, the electrode, and the electronic element,
The test element group includes, in place of or in addition to at least one of the wiring, the electrode, and the electronic element, a portion for simulating an electrical state in at least a part of the peripheral circuit,
14. The method according to claim 13, wherein the step of forming the test element group and the step of forming the peripheral circuit are performed at least partially at the same time.
前記テストエレメントグループは前記マザー基板を分断する際のスクライブラインから外れた位置で、かつ、前記電気光学装置用基板上に位置するように配置されてなり、
前記スクライブラインに沿って、前記マザー基板を分断する工程を更に含むことを特徴とする請求項14又は15に記載の電気光学装置用基板の製造方法。A plurality of the electro-optical device substrates are arranged on a mother substrate,
The test element group is arranged at a position deviated from a scribe line when dividing the mother substrate, and is positioned on the electro-optical device substrate,
The method of manufacturing an electro-optical device substrate according to claim 14, further comprising a step of dividing the mother substrate along the scribe line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003137533A JP2004341216A (en) | 2003-05-15 | 2003-05-15 | Substrate for optoelectronic device and its manufacturing method and optoelectronic device and electronic equipment having the substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003137533A JP2004341216A (en) | 2003-05-15 | 2003-05-15 | Substrate for optoelectronic device and its manufacturing method and optoelectronic device and electronic equipment having the substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004341216A true JP2004341216A (en) | 2004-12-02 |
Family
ID=33527170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003137533A Withdrawn JP2004341216A (en) | 2003-05-15 | 2003-05-15 | Substrate for optoelectronic device and its manufacturing method and optoelectronic device and electronic equipment having the substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004341216A (en) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008020797A (en) * | 2006-07-14 | 2008-01-31 | Seiko Epson Corp | Photomask, method of manufacturing electro-optical apparatus and substrate for electro-optical apparatus |
JP2008116696A (en) * | 2006-11-06 | 2008-05-22 | Seiko Epson Corp | Manufacturing method of electro-optical device |
CN100437240C (en) * | 2005-02-17 | 2008-11-26 | 精工爱普生株式会社 | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus |
US7479655B2 (en) | 2006-01-31 | 2009-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR100892964B1 (en) | 2007-03-08 | 2009-04-09 | 엘지전자 주식회사 | Light Emitting Display |
KR100892965B1 (en) | 2007-03-08 | 2009-04-09 | 엘지전자 주식회사 | Light Emitting Display |
WO2009087706A1 (en) | 2008-01-09 | 2009-07-16 | Sharp Kabushiki Kaisha | Display device |
US8174183B2 (en) | 2007-08-17 | 2012-05-08 | Samsung Mobile Display Co., Ltd. | Organic light emitting display and mother substrate of the same |
US8188942B2 (en) | 2007-03-08 | 2012-05-29 | Lg Electronics Inc. | Light emitting device |
JP2012526284A (en) * | 2009-05-08 | 2012-10-25 | コーニング インコーポレイテッド | Non-contact testing of printed electronics |
JP2013097093A (en) * | 2011-10-31 | 2013-05-20 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
US10700148B2 (en) | 2017-09-29 | 2020-06-30 | Sharp Kabushiki Kaisha | Display device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06324344A (en) * | 1993-05-14 | 1994-11-25 | Ricoh Co Ltd | Liquid crystal display panel |
JPH07333275A (en) * | 1994-06-09 | 1995-12-22 | Sharp Corp | Liquid crystal display panel and inspecting method thereof |
JP2000259099A (en) * | 1999-03-11 | 2000-09-22 | Seiko Epson Corp | Active matrix substrate, electro-optical device, and manufacture of active matrix substrate |
JP2000284700A (en) * | 1999-03-30 | 2000-10-13 | Seiko Epson Corp | Electro-optic device and projection type display device having the same |
JP2001337344A (en) * | 2000-05-26 | 2001-12-07 | Seiko Epson Corp | Method for manufacturing liquid crystal substrate, liquid crystal substrate, substrate for liquid crystal device and liquid crystal device |
JP2001358189A (en) * | 2000-06-15 | 2001-12-26 | Seiko Epson Corp | Method for manufacturing electrode substrate, electrode substrate and optoelectronic device |
-
2003
- 2003-05-15 JP JP2003137533A patent/JP2004341216A/en not_active Withdrawn
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06324344A (en) * | 1993-05-14 | 1994-11-25 | Ricoh Co Ltd | Liquid crystal display panel |
JPH07333275A (en) * | 1994-06-09 | 1995-12-22 | Sharp Corp | Liquid crystal display panel and inspecting method thereof |
JP2000259099A (en) * | 1999-03-11 | 2000-09-22 | Seiko Epson Corp | Active matrix substrate, electro-optical device, and manufacture of active matrix substrate |
JP2000284700A (en) * | 1999-03-30 | 2000-10-13 | Seiko Epson Corp | Electro-optic device and projection type display device having the same |
JP2001337344A (en) * | 2000-05-26 | 2001-12-07 | Seiko Epson Corp | Method for manufacturing liquid crystal substrate, liquid crystal substrate, substrate for liquid crystal device and liquid crystal device |
JP2001358189A (en) * | 2000-06-15 | 2001-12-26 | Seiko Epson Corp | Method for manufacturing electrode substrate, electrode substrate and optoelectronic device |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100437240C (en) * | 2005-02-17 | 2008-11-26 | 精工爱普生株式会社 | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus |
US7947979B2 (en) | 2006-01-31 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US7479655B2 (en) | 2006-01-31 | 2009-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2008020797A (en) * | 2006-07-14 | 2008-01-31 | Seiko Epson Corp | Photomask, method of manufacturing electro-optical apparatus and substrate for electro-optical apparatus |
JP2008116696A (en) * | 2006-11-06 | 2008-05-22 | Seiko Epson Corp | Manufacturing method of electro-optical device |
US8188942B2 (en) | 2007-03-08 | 2012-05-29 | Lg Electronics Inc. | Light emitting device |
KR100892965B1 (en) | 2007-03-08 | 2009-04-09 | 엘지전자 주식회사 | Light Emitting Display |
KR100892964B1 (en) | 2007-03-08 | 2009-04-09 | 엘지전자 주식회사 | Light Emitting Display |
US8174183B2 (en) | 2007-08-17 | 2012-05-08 | Samsung Mobile Display Co., Ltd. | Organic light emitting display and mother substrate of the same |
WO2009087706A1 (en) | 2008-01-09 | 2009-07-16 | Sharp Kabushiki Kaisha | Display device |
JP2012526284A (en) * | 2009-05-08 | 2012-10-25 | コーニング インコーポレイテッド | Non-contact testing of printed electronics |
US9360519B2 (en) | 2009-05-08 | 2016-06-07 | Corning Incorporated | Non-contact testing of printed electronics |
JP2013097093A (en) * | 2011-10-31 | 2013-05-20 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
US10700148B2 (en) | 2017-09-29 | 2020-06-30 | Sharp Kabushiki Kaisha | Display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5194382B2 (en) | Electro-optical device and electronic apparatus | |
US11796878B2 (en) | Active matrix substrate and display panel | |
JP4211808B2 (en) | Electro-optical device and electronic apparatus | |
US8319109B2 (en) | Electro-optical device and electronic apparatus | |
KR100566923B1 (en) | Substrate apparatus, examining method thereof, electro-optical device, manufacturing method thereof, and electronic apparatus | |
US7633469B2 (en) | Electro-optical device substrate, electro-optical device, and testing method | |
US7916247B2 (en) | Electro-optic device, and electronic apparatus including the same | |
US8319512B2 (en) | Flexible substrate including inspection electrode for outputting signal processed in integrated circuit, electro-optical device, and electronic device | |
US20220004067A1 (en) | Display device | |
WO2017150403A1 (en) | Display device and method for inspecting display device | |
JP2004341216A (en) | Substrate for optoelectronic device and its manufacturing method and optoelectronic device and electronic equipment having the substrate | |
US8659526B2 (en) | Electro-optical device and electronic apparatus | |
KR20140098937A (en) | Liquid crystal display device and Method for manufacturing the same | |
JP2006171386A (en) | Electro-optical device and electronic apparatus | |
JP4992774B2 (en) | Electro-optical device and electronic apparatus | |
JP3119357B2 (en) | Liquid crystal display | |
JP5138999B2 (en) | Display device | |
KR20070120385A (en) | Array substrate, liquid crystal display device using the same and manufacturing method of array substrate | |
JP4207768B2 (en) | Electro-optical device and electronic apparatus | |
JP2010256668A (en) | Electrooptic device and electronic device | |
JP4631923B2 (en) | Liquid crystal device and electronic device | |
JP2008066432A (en) | Electro-optic device, and electronic instrument | |
KR20070023577A (en) | Electro-optical device and electronic apparatus including the same | |
JP5708783B2 (en) | Electro-optical device, electronic apparatus, and support member | |
KR101307545B1 (en) | Liquid Crystal Display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060220 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090603 |