JP2004336830A

JP2004336830A - Digital protection relay

Info

Publication number: JP2004336830A
Application number: JP2003124912A
Authority: JP
Inventors: Takayuki Kaga; 敬行加賀; Hiroaki Shirasago; 浩章白砂; Toshiyuki Okitsu; 俊幸興津
Original assignee: Meidensha Corp; Meidensha Electric Manufacturing Co Ltd
Current assignee: Meidensha Corp; Meidensha Electric Manufacturing Co Ltd
Priority date: 2003-04-30
Filing date: 2003-04-30
Publication date: 2004-11-25
Anticipated expiration: 2023-04-30
Also published as: JP3772854B2

Abstract

<P>PROBLEM TO BE SOLVED: To surely prevent an erroneous output of a trip output signal which is disadvantageous to double protection processing for a main detection relay element and an accident detection relay element, by a single computer. <P>SOLUTION: A single chip computer 11 makes the protection output of a main detection relay element and an accident detection relay element into pattern data that are deferent from each other, and outputs it from one digital output circuit 11A after switching. Pattern discriminating circuits 12<SB>M</SB>and 12<SB>FD</SB>compare the pattern data outputted from the digital output circuit by switching with a pattern for each relay element, for individually determining agreement/disagreement. A trip output signal is provided when the agreement is determined. The arrangement comprises a configuration in which the digital output circuit is composed of elements, a configuration for confirming that agreement determination continues a plurality of times, and a configuration for confirming the agreement through continuous pattern data and the switching of the pattern. Duplicated task processing or the like is included in the computer. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、主検出リレー要素と事故検出リレー要素で二重化保護処理する機能構成のディジタル形保護継電装置に係り、特に両リレー要素をワンチップコンピュータなどの１つのコンピュータ（またはマイクロプロセッサ）で機能構成するディジタル形保護継電装置に関する。
【０００２】
【従来の技術】
近年、従前の機械式保護継電器の製造困難な状況と、ディジタル化のニーズにより、低価格のディジタル形保護継電器が普及してきている。
【０００３】
図１２は、ディジタル形保護継電器の回路構成例を示す（例えば、非特許文献１参照）。アナログ入力部１は、配電線などの保護対象から入力変換器（補助変成器）ＣＴ／ＰＴを通して検出した電流や電圧のアナログ信号から、アナログフィルタＡＦでそれぞれノイズ成分を除去し、サンプル・ホールド回路Ｓ／Ｈでそれぞれサンプリングし、各サンプル値をマルチプレクサＭＰＸで順次アナログ／ディジタル変換器Ａ／Ｄの入力とし、アナログ／ディジタル変換器Ａ／Ｄでディジタル信号に変換する。
【０００４】
保護演算部２は、保護演算アルゴリズムを実現するソフトウェア構成をもつマイクロプロセッサ（またはコンピュータ）ＣＰＵを搭載し、アナログ／ディジタル変換器Ａ／Ｄから取り込んだ計測データを基にして保護演算を行う。
【０００５】
出力部３は、保護演算部２の演算結果が事故検出の場合にディジタル出力回路ＤＯにしゃ断器トリップ信号を出力し、外部のトリップ用補助リレーＲｙを駆動する。
【０００６】
上記のようなディジタル形保護継電器は、信頼性を高めるため、主検出リレー要素（Ｍ）と事故検出リレー要素（ＦＤ）を組み合わせた二重化構成にされる場合が多い。
【０００７】
図１３は二重化保護処理機能をもつ構成のディジタル形保護継電器の例を示し、両リレー要素Ｍ、ＦＤ共に、アナログ入力処理部とＣＰＵ（演算処理部）とディジタル出力処理部で構成し、主検出と事故検出の違いに応じたアナログ入力について保護演算を行い、それぞれの保護出力は外部の補助リレーＸ、Ｙの接点出力の直列接続（同時成立）でトリップ出力を得る。この構成により、主検出リレー要素および事故検出リレー要素が共に保護出力を発生するときのみしゃ断器をトリップさせ、単一事故検出状態や一方のリレー要素の誤動作による保護動作を防止する。
【０００８】
【非特許文献１】
社団法人電気協同研究会発行、電気協同研究、第５０巻、第１号、第二世代ディジタルリレー、平成６年４月
【０００９】
【発明が解決しようとする課題】
従来の二重化構成のディジタル形保護継電器は、主検出リレー要素Ｍ用と、事故検出リレー要素ＦＤ用に、それぞれ互いに独立したマイクロプロセッサ等を組み込んだ構成にされる。このため、この種の保護継電器は、ＬＳＩ素子等の回路部品の点数が多く、コストアップになる問題があった。
【００１０】
この問題には、アナログ入力処理部を除いて、各部の処理機能をワンチップコンピュータでディジタル処理することが考えられる。しかし、この構成では、ワンチップコンピュータを構成するハードウェアまたはソフトウェアの故障で誤った保護動作をする恐れがあり、信頼性を低下させる。
【００１１】
例えば、ワンチップコンピュータが暴走し、主検出リレー要素と事故検出リレー要素の両方が保護動作を出力する状態に保持されると、しゃ断器をトリップしてしまう。このとき、ワンチップコンピュータの暴走状態を解除しないかぎり、しゃ断器の投入とトリップが繰り返され、配電系統を復帰が不可能となる。
【００１２】
同様に、主検出リレー要素と事故検出リレー要素の少なくとも一方のディジタル出力部（ＤＯ）がオン故障（トリップ出力側）した場合、トリップ出力を誤出力してしまう。
【００１３】
本発明の目的は、ワンチップコンピュータなど、１つのコンピュータで二重化保護処理機能をもつ構成のディジタル形保護継電装置において、そのハードウェアまたはソフトウェアの故障による不都合なトリップ出力信号の誤出力を確実に防止できるディジタル形保護継電装置を提供することにある。
【００１４】
【課題を解決するための手段】
本発明は、前記の課題を解決するため、ワンチップコンピュータなど、二重化保護処理を実行する１つのコンピュータは保護出力をコード化したパターンデータでディジタル出力回路にセットし、このコンピュータの外付け回路としてディジタル出力回路から出力されるパターンデータが予め定めたパターンであることを判定できたときにしゃ断器のトリップ出力を得るパターン判定回路を設けたものである。
【００１５】
さらに、本発明は、コンピュータの暴走などで、誤って正規のパターンが発生するのを防止するため、主検出リレー要素または事故検出リレー要素によるタスク処理をそれぞれ別のタスク処理に割り当てるタスク処理の二重化を施し、さらにまた、タスク処理結果の出力処理をコード化して複数のメモリセルに出力するものである。
【００１６】
以上のことから、本発明は、以下の構成を特徴とする。
【００１７】
（１）主検出リレー要素と事故検出リレー要素の二重化保護処理を１つのコンピュータが実行し、両リレー要素の保護出力信号が同時に成立するときにしゃ断器のトリップ出力を得るディジタル形保護継電装置において、
前記コンピュータは、主検出リレー要素と事故検出リレー要素による保護出力をコード化したパターンデータでディジタル出力回路にセットする手段を設け、前記コンピュータの外付け回路として設けられ、前記ディジタル出力回路から出力されるパターンデータが予め定めたパターンであることを判定できたときにしゃ断器のトリップ出力を得るパターン判定回路を設けたことを特徴とする。
【００１８】
（２）前記コンピュータは、主検出リレー要素と事故検出リレー要素の保護出力を互いに異なるパターンデータにして１つのディジタル出力回路から切換えて出力する手段を設け、
前記パターン判定回路は、主検出リレー要素と事故検出リレー要素別に設けられ、前記ディジタル出力回路から切換えて出力されるパターンデータとリレー要素別のパターンとを比較してその一致／不一致を個々に判定し、一致するときにそれぞれトリップ出力信号を得る構成にしたことを特徴とする。
【００１９】
（３）前記コンピュータは、主検出リレー要素と事故検出リレー要素の保護出力を互いに異なるパターンデータにして２つのディジタル出力回路から個別に出力する手段を設け、
前記パターン判定回路は、主検出リレー要素と事故検出リレー要素別に設けられ、前記２つのディジタル出力回路からそれぞれ出力されるパターンデータとリレー要素別のパターンとを比較してその一致／不一致を個々に判定し、一致するときにそれぞれトリップ出力信号を得る構成にしたことを特徴とする。
【００２０】
（４）前記コンピュータは、主検出リレー要素と事故検出リレー要素の保護出力を互いに異なるパターンデータにして２つのディジタル出力回路から個別に連続して出力する手段を設け、
前記パターン判定回路は、主検出リレー要素と事故検出リレー要素別に設けられ、前記２つのディジタル出力回路からそれぞれ連続して出力されるパターンデータとリレー要素別のパターンとを複数回比較してその一致／不一致を個々に判定し、複数回連続して一致するときにそれぞれトリップ出力信号を得る構成にしたことを特徴とする。
【００２１】
（５）前記コンピュータは、主検出リレー要素と事故検出リレー要素の保護出力を互いに異なるパターンデータにして２つのディジタル出力回路から個別に連続してかつ異なるパターンデータを切換えて出力する手段を設け、
前記パターン判定回路は、主検出リレー要素と事故検出リレー要素別に設けられ、前記２つのディジタル出力回路からそれぞれ連続してかつ異なるパターンデータに切換えて出力されるパターンデータとリレー要素別でかつ異なるパターンに切換えたパターンとを複数回比較してその一致／不一致を個々に判定し、複数回連続して一致するときにそれぞれトリップ出力信号を得る構成にしたことを特徴とする。
【００２２】
（６）前記コンピュータは、主検出リレー要素の出力処理または事故検出リレー要素の出力処理を、それぞれ別のタスク処理に割り当てて二重化処理し、これら処理結果を基に前記ディジタル出力回路への出力処理を行う構成にしたことを特徴とする。
【００２３】
（７）前記コンピュータは、主検出リレー要素の出力処理または事故検出リレー要素の出力処理結果を複数ビット構成の情報コードとし、この情報コードを複数の異なるメモリセルに割り当ててそれぞれ書き込み、この情報コードを基に前記ディジタル出力回路への出力処理を行う構成にしたことを特徴とする。
【００２４】
【発明の実施の形態】
（実施形態１）
図１は、本実施形態のディジタル出力部の構成を示す。ワンチップコンピュータ１１は、少なくとも前記のソフトウェア構成の主検出リレー要素と事故検出リレー要素の保護演算を実行するＣＰＵ１１Ｃと、このＣＰＵ１１Ｃとバス結合される複数ビット構成のディジタル出力回路（ＤＯ）１１Ａを内蔵する。
【００２５】
ここで、ＣＰＵ１１Ｃは、主検出リレー要素による保護演算出力と事故検出リレー要素による保護演算出力を区別するため、複数ビット構成のコード化したパターンデータを発生する。例えば、ディジタル出力回路１１Ａにセットするパターンデータは、８ビットデータ（２５６通り）とすると、主検出リレー要素には値５５_Ｈを、事故検出リレー要素には値ＡＡ_Ｈを割り振るなど、適当に離間したデータを割り振る。
【００２６】
また、ＣＰＵ１１Ｃは、主検出リレー要素の保護出力と事故検出リレー要素の保護出力のデバイスとして、同じアドレスで１つのディジタル出力回路（ＤＯ）を選択し、このディジタル出力回路１１Ａに両リレー要素の保護演算出力（パターンデータ）を切換えて出力する。
【００２７】
パターン判定回路１２_Ｍ，１２_ＦＤは、ワンチップコンピュータ１１の外付けデバイスとして設ける。パターン判定回路１２_Ｍは、ディジタル出力回路１１Ａから出力されるパターンデータが主検出リレー要素に割り振られたパターンに一致するか否かを判定し、一致する場合に主検出リレー要素の保護出力をラッチ出力として得る。同様に、パターン判定回路１２_ＦＤは、ディジタル出力回路から出力されるパターンデータが事故検出リレー要素に割り振られたパターンに一致するか否かを判定し、一致する場合には事故検出リレー要素の保護出力をラッチ出力として得る。
【００２８】
トリップ出力回路１３は、図示のように、２つの補助リレーの直列接続または半導体スイッチの直列接続で構成され、両パターン判定回路１２_Ｍ，１２_ＦＤから共に保護出力が得られたときに、しゃ断器のトリップ出力を得る。半導体スイッチの場合には、光絶縁ドライブ回路、フォトカプラ、フォトモスリレー回路を設けて、パターン判定回路側との絶縁が確保される。
【００２９】
以上の構成により、ワンチップコンピュータ１１は、主検出リレー要素と事故検出リレー要素の保護出力を互いに異なるパターンデータにして１つのディジタル出力回路１１Ａに切換えて出力する。そして、パターン判定回路１２_Ｍ，１２_Ｆ _Ｄは、主検出リレー要素と事故検出リレー要素別に設けられ、ディジタル出力回路１１Ａから切換えて出力されるパターンデータと要素別のパターンとを比較してその一致／不一致を個々に判定し、一致するときにそれぞれトリップ出力信号を得る。これにより、ディジタル出力回路１１Ａに決められたコード（パターンデータ）がセットされない限り、しゃ断器の誤ったトリップを防止する。
【００３０】
例えば、ワンチップコンピュータが暴走し、ディジタル出力回路（ＤＯ）にデータがセットされたとしても、このデータはパターン判定回路１２_Ｍ，１２_ＦＤのいずれのパターンとも異なるため、しゃ断器を誤ってトリップさせることはない。また、ディジタル出力回路（ＤＯ）が故障し、その出力にデータがセットされたとしても、それがパターン判定回路１２_Ｍ，１２_ＦＤのいずれのパターンとも異なるため、しゃ断器を誤ってトリップさせることはない。
【００３１】
しかも、本実施形態では、１つのディジタル出力回路１１Ａのパターンデータ出力を２つのパターン判定回路１２_Ｍ，１２_ＦＤが一致／不一致の判定をするため、上記のワンチップコンピュータの暴走等で、一方のパターンデータと万一一致したとしても、他方のパターン判定回路には保護出力が得られないため、しゃ断器の誤ったトリップを確実に防止できる。
【００３２】
図２は、パターン判定回路１２_Ｍ，１２_ＦＤの具体的な構成を示す。ワンチップコンピュータは、ＣＰＵ１１ＣとＲＯＭ１１ＤとＲＡＭ１１Ｅ等により主検出リレー要素Ｍおよび事故検出リレー要素ＦＤの保護演算を行い、保護出力をディジタル出力回路（ＤＯ）１１Ａをアドレス選択してそれにパターンデータをセットする。
【００３３】
デコーダ２１は、判定回路１２_Ｍ，１２_ＦＤに共通の回路として設けられ、ディジタル出力回路１１Ａがアドレス選択されたときのアドレスデータをデコードし、判定回路１２_Ｍ，１２_ＦＤの何れのパターンデータがディジタル出力回路１１Ａにセットされたかを示すＤＯセレクト信号を出力する。
【００３４】
ディジタル比較器２２は、判定回路１２_Ｍ用に設定されるパターン発生器２３の発生パターンＭと、ディジタル出力回路１１Ａにセットされたパターンとの一致／不一致比較を行う。同様に、ディジタル比較器２４は、判定回路１２_ＦＤ用に設定されるパターン発生器２５の発生パターンＦＤと、ディジタル出力回路１１Ａにセットされたパターンとの一致／不一致比較を行う。
【００３５】
ＡＮＤ回路２６は、デコーダ２１にＤＯセレクト信号が得られたことの論理入力「Ｈ」、および比較器２２に一致信号が得られたことの論理入力「Ｈ」の同時成立で論理出力「Ｈ」を得る。同様に、ＡＮＤ回路２７は、デコーダ２１にＤＯセレクト信号が得られたことの論理入力「Ｈ」、および比較器２４に一致信号が得られたことの論理入力「Ｈ」の同時成立で論理出力「Ｈ」を得る。
【００３６】
Ｄ型フリップフロップ２８は、ＣＰＵ１１Ｃがディジタル出力回路１１Ａにパターンデータをセットした直後に発生する書き込み信号（ＷＲ信号）で、ＡＮＤ回路２６の出力をデータ入力（Ｄ入力）とすることで、Ｄ入力が論理「Ｈ」にある場合のみ、ＣＰＵ１１Ｃから主検出リレー要素１２_Ｍの保護出力が発生したことをラッチ出力として得る。同様に、Ｄ型フリップフロップ２９は、ＣＰＵ１１Ｃがディジタル出力回路１１Ａにパターンデータをセットした直後に発生する書き込み信号（ＷＲ信号）で、ＡＮＤ回路２７の出力をデータ入力（Ｄ入力）とすることで、Ｄ入力が論理「Ｈ」にある場合のみ、ＣＰＵ１１Ｃから事故検出リレー要素１２_ＦＤの保護出力が発生したことをラッチ出力として得る。
【００３７】
トリップ回路１３は、フリップフロップ２８、２９に共にラッチ出力が得られたときに、しゃ断器をトリップさせる。以後、トリップ回路１３の説明は、前述した通り、補助リレー又は絶縁した半導体スイッチの出力であることとする。
【００３８】
（実施形態２）
図３は、本実施形態のディジタル出力部の構成を示す。同図が図１と異なる部分は、ワンチップコンピュータ１１では２つのディジタル出力回路１１Ａ，１１Ｂを使用し、パターン判定回路１２_Ｍ，１２_ＦＤでは両ディジタル出力回路１１Ａ，１１Ｂから個別にパターンデータを得てそれぞれ判定処理する点にある。
【００３９】
ＣＰＵ１１Ｃは、主検出リレー要素の保護演算で、保護出力を出すときにはディジタル出力回路１１Ａのアドレス選択と主検出リレー要素用のパターンデータセットを行い、事故検出リレー要素の保護演算で、保護出力を出すときにはディジタル出力回路１１Ｂのアドレス選択と事故検出リレー要素用のパターンデータセットを行う。
【００４０】
本実施形態によれば、主検出リレー要素と事故検出リレー要素の保護演算結果およびその際のパターン判定が互いに分離構成されるため、実施形態１の効果に加えて、ワンチップコンピュータの暴走やディジタル出力回路の故障に対して、信頼性を一層高めることができる。
【００４１】
図４は、パターン判定回路１２_Ｍ，１２_ＦＤの具体的な構成を示す。同図が図２と異なる部分は、デコーダ２１は２つのＤＯセレクト信号を抽出出力し、それぞれＡＮＤ回路２８、２９別に論理入力を与える。また、比較器２２、２４は、ディジタル出力回路１１Ａ、１１Ｂからそれぞれ別のパターンデータを得て異なるパターンＭ，ＦＤと比較する。その他の構成および動作は、図２と同様になるので、その説明を省略する。
【００４２】
（実施形態３）
図５は、本実施形態のディジタル出力部の構成を示す。同図が図３と異なる部分は、ワンチップコンピュータ１１では主検出リレー要素と事故検出リレー要素の保護演算結果のパターンデータを連続してディジタル出力回路１１Ａ，１１Ｂにセットし、パターン判定回路１２_Ｍ，１２_ＦＤではパターン判定結果をハードウェアで複数回だけ連続判定を行い、このパターンの連続判定が正規のものであるときに保護出力を得る点にある。
【００４３】
ワンチップコンピュータ１１では、主検出リレー要素と事故検出リレー要素の保護演算を予め定められた処理周期（例えば、５０Ｈｚなど配電線の基本周波数の電気角３０°のサンプリング周期）で実行し、この保護演算結果をディジタル出力回路１１Ａ，１１Ｂをアドレス選択してパターンデータをセットする。したがって、保護演算結果が保護動作を必要とする状態が継続している場合にはディジタル出力回路１２Ａ，１２Ｂに連続して保護出力をセットする。
【００４４】
この連続したディジタル出力を、パターン判定回路１２_Ｍ，１２_ＦＤは連続した判定で初めてトリップ信号を発生する。
【００４５】
本実施形態によれば、複数回の連続したパターンデータ出力とパターン判定を行うことにより、保護動作に高い信頼性を得、また不要なトリップを防止できる。
【００４６】
図６は、パターン判定回路１２_Ｍ，１２_ＦＤの具体的な構成を示す。同図が図４と異なる部分は、主検出リレー要素用と事故検出リレー要素用にそれぞれ３つのＤ型フリップフロップ２８Ａ〜２８Ｃ、２９Ａ〜２９Ｃを縦続で設け、３回連続して正常なパターン判定がなされたときにＡＮＤ回路３０、３１にトリップ出力信号を得る点にある。
【００４７】
なお、正常なパターン判定が複数回連続したことの検出は、カウンタ回路構成とするなど、他の回路構成でもよい。
【００４８】
（実施形態４）
図７は、本実施形態のディジタル出力部の構成を示す。同図が図５と異なる部分は、ワンチップコンピュータ１１では主検出リレー要素と事故検出リレー要素の保護演算結果のパターンデータを連続してディジタル出力回路１１Ａ，１１Ｂにセットする際に、毎回セットするパターンデータを互いに異なるものに切換え、パターン判定回路１２_Ｍ，１２_ＦＤではこれら異なるパターンが正規のパターンになり、かつ正規の順序でパターン判定がなされたときに初めて保護出力を得る点にある。
【００４９】
前記の実施形態３の場合には同じパターンデータ出力とそのパターン判定を繰り返すのに対して、本実施形態では、互いに異なるパターンデータ出力と互いに異なるパターン判定を行うため、保護動作に一層高い信頼性を得、また不要なトリップを確実に防止できる。
【００５０】
図８は、パターン判定回路１２_Ｍ，１２_ＦＤの具体的な構成を示す。同図が図６と異なる部分は、初段のＤ型フリップフロップ２８Ａ，２９Ａの出力に１回目の正常なパターン判定結果が得られたときにパターン発生器２３、２５の発生パターンを所期のものに切換え、さらに２段目のＤ型フリップフロップ２８Ｂ，２９Ｂの出力に２回目の正常なパターン判定結果が得られたときにパターン発生器２３、２５の発生パターンを所期のものに切換える点にある。
【００５１】
ＡＮＤ回路３２Ａ，３２Ｂ，３３Ａ，３３Ｃは、パターンデータの切換えを正確に確保するため、ＤＯセレクト信号に同期させて次段のフリップフロップへの入力条件を決定するものである。なお、これらパターン切換えのための論理回路構成は適宜変更できる。
【００５２】
（実施形態５）
前記までの実施形態１〜４は、ディジタル出力回路１１Ａや１１Ｂから出力されるパターンデータが予め定めたパターンであることを判定できたときにしゃ断器のトリップ出力を得るパターン判定回路１２Ｍ，１２ＦＤを設けることにより、ワンチップコンピュータ１１の暴走やディジタル出力回路１１Ａ，１１Ｂの故障にも、これら故障によって発生したデータが予め定めたパターンが不一致となることで誤ったトリップを防止する。
【００５３】
この誤ったトリップ防止が可能となるのは、ディジタル出力回路の出力パターンがパターン判定回路で設定するパターンと異なることを前提条件としている。しかし、コンピュータの暴走で、そのプログラムカウンタが保護出力処理のプログラムアドレスを指し示し、保護出力処理プログラムを実行してディジタル出力回路に所定のパターンデータをセットすると、誤ったトリップ出力を起こす。
【００５４】
例えば、ワンチップコンピュータ１１は、図９に示すように、そのタスク処理手順が、割込みで出力処理Ｐ_Ｍで主検出リレー要素の出力処理を行い、次いで出力処理Ｐ_ＦＤで事故検出リレー要素の出力処理を行う場合、コンピュータの暴走で万一出力処理Ｐ_Ｍ，Ｐ_ＦＤを実行してしまうと、ディジタル出力回路１１Ａには正規のパターンデータがセットされ、パターン判定回路１２_Ｍ，１２_ＦＤにパターンの一致を得て誤ったトリップになる。
【００５５】
本実施形態は、上記の不都合を解消するもので、主検出リレー要素の出力処理または事故検出リレー要素の出力処理を、別タスク処理とするものである。
【００５６】
図１０は、本実施形態によるコンピュータのタスク処理手順を示し、主検出リレー要素の出力処理の場合を示す。同図が図９と異なる部分は、ＣＰＵ１１Ｃでは、割込み処理Ａでは主検出リレー要素の出力処理Ｐ_Ｍ１を含むタスク処理を実行し、割込み処理Ｃでは同じ主検出リレー要素の出力処理Ｐ_Ｍ２を含むタスク処理を実行する点にある。これらの両処理結果を基にディジタル出力回路（ＤＯ）への出力処理を行う。同様に、事故検出リレー要素の出力処理を異なるタスク処理に分離し、両処理結果を基にディジタル出力回路（ＤＯ）への出力処理を行う。
【００５７】
このように、タスク処理の二重化構成により、コンピュータの暴走により、万が一、一方の割込み処理Ａが実行されても、これに続けて他方の割込み処理Ｃが実行されることは確率的には０に近くなり、誤ったトリップを確実に防止できる。
【００５８】
なお、本実施形態は、実施形態１〜４と組み合わせ構成とすることで、誤ったトリップ防止を一層確実にする。
【００５９】
（実施形態６）
コンピュータ１１による保護演算には、従来では図１１の（ａ）に示すように、それぞれ主検出リレー要素または事故検出リレー要素の保護演算（整定値との比較）結果を図９での出力処理Ｐ_ＭまたはＰ_ＦＤに渡すための情報をフラグ（変数）として処理している。この情報フラグは、ビットまたはバイト、ワード、コードにされるが、いずれの場合にも１つのメモリセル「アドレス空間××××」に動作コードまたは復帰コードとして書き込まれる。
【００６０】
この１つのメモリセルに書き込まれる情報フラグに誤り発生した場合やメモリ故障した場合には、出力処理Ｐ_ＭまたはＰ_ＦＤが実行されてしまう恐れがある。特に、情報フラグが１ビット構成となる場合にメモリのビット落ちで非常に高い確率で起き易くなる。
【００６１】
本実施形態は、上記の不都合を解消するもので、情報フラグとして、ビット単位でなく複数ビット構成のコードとし、しかも複数のメモリセルに割り当てたコード化変数として取り扱う二重化処理を行う。これら処理結果を基にディジタル出力回路（ＤＯ）への出力処理を行う。
【００６２】
この例を図１１の（ｂ）に示し、リレーの動作出力および復帰出力は出力１と出力２からなるコードとし、この情報コードを複数のメモリセルに割り当ててそれぞれ書き込み、この情報コードを基に出力処理を行うという二重化処理をする。
【００６３】
これにより、情報フラグの誤り発生やメモリ故障による誤動作は、確率的に０に近くなり、誤ったトリップを確実に防止できる。
【００６４】
なお、本実施形態は、実施形態１〜５と組み合わせ構成とすることで、誤ったトリップ防止を一層確実にする。
【００６５】
【発明の効果】
以上のとおり、本発明によれば、ワンチップコンピュータなど、二重化保護処理を実行する１つのコンピュータは保護出力をコード化したパターンデータでディジタル出力回路にセットし、このコンピュータの外付け回路としてディジタル出力回路から出力されるパターンデータが予め定めたパターンであることを判定できたときにしゃ断器のトリップ出力を得るパターン判定回路を設けたため、ワンチップコンピュータ等での、ハードウェアまたはソフトウェアの故障による不都合な保護動作を確実に防止できる効果がある。
【００６６】
さらに、本発明は、主検出リレー要素または事故検出リレー要素によるタスク処理をそれぞれ別のタスク処理に割り当てるタスク処理の二重化を施し、さらにまた、タスク処理結果の出力処理をコード化して複数のメモリセルに出力するようにしたため、コンピュータ側でのハードウェアまたはソフトウェアの異常による不都合な保護動作を一層確実に防止できる効果がある。
【図面の簡単な説明】
【図１】本発明の実施形態１を示すディジタル出力部の構成図。
【図２】実施形態１におけるパターン判定回路の具体的な構成例。
【図３】本発明の実施形態２を示すディジタル出力部の構成図。
【図４】実施形態２におけるパターン判定回路の具体的な構成例。
【図５】本発明の実施形態３を示すディジタル出力部の構成図。
【図６】実施形態３におけるパターン判定回路の具体的な構成例。
【図７】本発明の実施形態４を示すディジタル出力部の構成図。
【図８】実施形態４におけるパターン判定回路の具体的な構成例。
【図９】コンピュータのタスク処理手順例。
【図１０】本発明の実施形態５を示すコンピュータのタスク処理手順例。
【図１１】本発明の実施形態６を示す出力処理コードのメモリ設定の例。
【図１２】ディジタル形保護継電器の構成例。
【図１３】ディジタル形保護継電器の二重化構成の例。
【符号の説明】
１１…ワンチップコンピュータ
１２_Ｍ，１２_ＦＤ…パターン判定回路
１３…トリップ出力回路
１１Ａ，１１Ｂ…ディジタル出力回路
１１Ｃ…ＣＰＵ
２１…デコーダ
２２、２４…比較器
２３、２５…パターン発生器[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a digital protection relay having a functional configuration for performing redundant protection processing by a main detection relay element and an accident detection relay element, and in particular, both relay elements function by one computer (or microprocessor) such as a one-chip computer. The present invention relates to a digital protection relay device to be constituted.
[0002]
[Prior art]
2. Description of the Related Art In recent years, low-cost digital protection relays have become widespread due to difficulties in manufacturing conventional mechanical protection relays and the need for digitization.
[0003]
FIG. 12 shows a circuit configuration example of a digital protection relay (for example, see Non-Patent Document 1). The analog input unit 1 removes a noise component from an analog signal of a current or a voltage detected from an object to be protected such as a distribution line through an input converter (auxiliary transformer) CT / PT by an analog filter AF, and a sample-and-hold circuit. Each sample is sampled by S / H, and each sampled value is sequentially input to an analog / digital converter A / D by a multiplexer MPX, and is converted into a digital signal by an analog / digital converter A / D.
[0004]
The protection operation unit 2 includes a microprocessor (or computer) CPU having a software configuration for implementing a protection operation algorithm, and performs a protection operation based on measurement data taken from an analog / digital converter A / D.
[0005]
The output unit 3 outputs a circuit breaker trip signal to the digital output circuit DO when the calculation result of the protection calculation unit 2 indicates an accident detection, and drives the external trip auxiliary relay Ry.
[0006]
The digital protection relay as described above is often configured in a duplex configuration in which a main detection relay element (M) and an accident detection relay element (FD) are combined in order to enhance reliability.
[0007]
FIG. 13 shows an example of a digital protection relay having a dual protection processing function. Both relay elements M and FD are configured by an analog input processing unit, a CPU (arithmetic processing unit), and a digital output processing unit, A protection operation is performed on analog inputs corresponding to the difference between the detection of an accident and the detection of an accident, and a trip output is obtained for each protection output by connecting the contact outputs of external auxiliary relays X and Y in series (simultaneous establishment). With this configuration, the circuit breaker is tripped only when both the main detection relay element and the fault detection relay element generate a protection output, thereby preventing a single fault detection state and a protection operation due to malfunction of one relay element.
[0008]
[Non-patent document 1]
Published by The Electric Cooperative Research Association, Electric Cooperative Research, Vol. 50, No. 1, Second Generation Digital Relay, April 1994
[0009]
[Problems to be solved by the invention]
The conventional dual type digital protection relay has a configuration in which microprocessors independent of each other are incorporated for the main detection relay element M and the accident detection relay element FD. For this reason, this kind of protection relay has a problem that the number of circuit components such as LSI elements is large and the cost is increased.
[0010]
To solve this problem, it is conceivable that the processing functions of each unit except for the analog input processing unit are digitally processed by a one-chip computer. However, in this configuration, there is a possibility that an erroneous protection operation may be performed due to a failure of hardware or software constituting the one-chip computer, and reliability is reduced.
[0011]
For example, if a one-chip computer goes out of control and both the main detection relay element and the accident detection relay element are kept in a state of outputting a protection operation, the circuit breaker will trip. At this time, unless the runaway state of the one-chip computer is released, the circuit breaker is repeatedly turned on and tripped, and the power distribution system cannot be restored.
[0012]
Similarly, if at least one of the digital output sections (DO) of the main detection relay element and the accident detection relay element has an ON failure (trip output side), the trip output is erroneously output.
[0013]
SUMMARY OF THE INVENTION An object of the present invention is to provide a digital protection relay device having a dual protection processing function in one computer, such as a one-chip computer, to reliably prevent inadvertent erroneous output of a trip output signal due to a failure of hardware or software. It is an object of the present invention to provide a digital protection relay device that can prevent such a problem.
[0014]
[Means for Solving the Problems]
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, according to the present invention, one computer, such as a one-chip computer, which executes a duplication protection process, sets a protection output in a digital output circuit with coded pattern data, and as an external circuit of the computer. A pattern determining circuit is provided for obtaining a trip output of the circuit breaker when it is possible to determine that the pattern data output from the digital output circuit is a predetermined pattern.
[0015]
Further, the present invention provides a dual task processing in which the task processing by the main detection relay element or the accident detection relay element is assigned to different task processing in order to prevent a regular pattern from being erroneously generated due to a runaway computer or the like. Furthermore, the output processing of the task processing result is coded and output to a plurality of memory cells.
[0016]
From the above, the present invention has the following features.
[0017]
(1) A digital protection relay device in which one computer executes dual protection processing of a main detection relay element and an accident detection relay element and obtains a trip output of a circuit breaker when protection output signals of both relay elements are simultaneously established. At
The computer includes means for setting a protection output by the main detection relay element and the accident detection relay element to a digital output circuit with coded pattern data, provided as an external circuit of the computer, and output from the digital output circuit. A pattern determining circuit for obtaining a trip output of the circuit breaker when it is determined that the pattern data is a predetermined pattern.
[0018]
(2) The computer has means for switching protection outputs of the main detection relay element and the accident detection relay element from one digital output circuit to different pattern data and outputting the same.
The pattern determination circuit is provided for each of the main detection relay element and the fault detection relay element, and compares pattern data switched and output from the digital output circuit with a pattern for each relay element to individually determine a match / mismatch thereof. In addition, a trip output signal is obtained when each of them coincides with each other.
[0019]
(3) The computer is provided with means for separately outputting the protection outputs of the main detection relay element and the accident detection relay element from the two digital output circuits with different pattern data.
The pattern determination circuit is provided for each of the main detection relay element and the accident detection relay element, compares pattern data output from the two digital output circuits with a pattern for each relay element, and individually determines a match / mismatch. It is characterized in that a configuration is adopted in which a trip output signal is obtained when a judgment is made and the values match.
[0020]
(4) The computer is provided with means for individually and continuously outputting the protection outputs of the main detection relay element and the accident detection relay element from the two digital output circuits with different pattern data,
The pattern determination circuit is provided for each of a main detection relay element and an accident detection relay element, and compares pattern data output continuously from the two digital output circuits with a pattern for each relay element a plurality of times to determine a match. / Non-coincidence is individually determined, and a trip output signal is obtained when a plurality of consecutive coincidences are obtained.
[0021]
(5) The computer is provided with a means for converting the protection outputs of the main detection relay element and the accident detection relay element into mutually different pattern data, and sequentially and continuously switching and outputting different pattern data from the two digital output circuits,
The pattern judging circuit is provided for each of a main detection relay element and an accident detection relay element. The pattern data outputted from the two digital output circuits by successively switching to different pattern data and the different pattern for each relay element. A plurality of patterns are compared with each other a plurality of times, and their match / mismatch is individually determined, and a trip output signal is obtained when a plurality of successive matches are made.
[0022]
(6) The computer assigns the output processing of the main detection relay element or the output processing of the accident detection relay element to different task processes and duplicates them, and based on the processing results, outputs the data to the digital output circuit. Is performed.
[0023]
(7) The computer uses the output processing result of the main detection relay element or the output processing result of the accident detection relay element as an information code having a plurality of bits, assigns the information code to a plurality of different memory cells, and writes the information code. The output processing to the digital output circuit is performed based on the above.
[0024]
BEST MODE FOR CARRYING OUT THE INVENTION
(Embodiment 1)
FIG. 1 shows the configuration of the digital output unit of the present embodiment. The one-chip computer 11 incorporates at least a CPU 11C for executing a protection operation of the main detection relay element and the accident detection relay element having the above-described software configuration, and a digital output circuit (DO) 11A having a plurality of bits and being bus-coupled to the CPU 11C. I do.
[0025]
Here, the CPU 11C generates coded pattern data of a plurality of bits in order to distinguish between the protection calculation output by the main detection relay element and the protection calculation output by the accident detection relay element. For example, assuming that the pattern data set in the digital output circuit 11A is 8-bit data (256 patterns), the value 55 is input to the main detection relay element._HAnd the value AA for the accident detection relay element._HAllocate appropriately spaced data such as
[0026]
Further, the CPU 11C selects one digital output circuit (DO) at the same address as a device for the protection output of the main detection relay element and the protection output of the accident detection relay element, and provides the digital output circuit 11A with the protection of both relay elements. The operation output (pattern data) is switched and output.
[0027]
Pattern determination circuit 12_M, 12_FDIs provided as an external device of the one-chip computer 11. Pattern determination circuit 12_MDetermines whether the pattern data output from the digital output circuit 11A matches the pattern assigned to the main detection relay element, and if so, obtains the protection output of the main detection relay element as a latch output. Similarly, the pattern determination circuit 12_FDDetermines whether the pattern data output from the digital output circuit matches the pattern assigned to the fault detection relay element, and if so, obtains the protection output of the fault detection relay element as a latch output.
[0028]
As shown, the trip output circuit 13 is composed of a series connection of two auxiliary relays or a series connection of semiconductor switches._M, 12_FDWhen the protection output is obtained from both, the trip output of the circuit breaker is obtained. In the case of a semiconductor switch, an optical isolation drive circuit, a photocoupler, and a photomos relay circuit are provided to ensure insulation from the pattern determination circuit side.
[0029]
With the above configuration, the one-chip computer 11 switches the protection outputs of the main detection relay element and the accident detection relay element to mutually different pattern data and outputs the data to one digital output circuit 11A. Then, the pattern determination circuit 12_M, 12_F _DIs provided for each of the main detection relay element and the fault detection relay element, compares the pattern data switched and output from the digital output circuit 11A with the pattern of each element, individually determines the match / mismatch thereof, and Respectively, to obtain a trip output signal. This prevents erroneous tripping of the circuit breaker unless a predetermined code (pattern data) is set in the digital output circuit 11A.
[0030]
For example, even if the one-chip computer goes out of control and data is set in the digital output circuit (DO), this data is stored in the pattern determination circuit 12._M, 12_FDThe circuit breaker does not accidentally trip because it is different from any of the above patterns. Further, even if the digital output circuit (DO) fails and data is set at its output, the data is set to the pattern determination circuit 12._M, 12_FDThe circuit breaker does not accidentally trip because it is different from any of the above patterns.
[0031]
Moreover, in the present embodiment, the pattern data output of one digital output circuit 11A is_M, 12_FDIf the pattern data matches one of the pattern data due to runaway of the one-chip computer, etc., the protection output is not obtained in the other pattern determination circuit. Erroneous trip can be reliably prevented.
[0032]
FIG._M, 12_FDThe following shows a specific configuration. The one-chip computer performs a protection operation of the main detection relay element M and the accident detection relay element FD by the CPU 11C, the ROM 11D, the RAM 11E, and the like, selects a protection output by addressing the digital output circuit (DO) 11A, and sets pattern data therein. .
[0033]
The decoder 21 is connected to the decision circuit 12_M, 12_FDThe digital output circuit 11A decodes the address data when the address is selected, and decodes the address data._M, 12_FDA DO select signal indicating which pattern data is set in the digital output circuit 11A is output.
[0034]
The digital comparator 22 includes a judgment circuit 12_MA comparison is made between the pattern M set by the pattern generator 23 and the pattern set in the digital output circuit 11A. Similarly, the digital comparator 24 is connected to the decision circuit 12_FDOf the pattern set by the pattern generator 25 and the pattern set in the digital output circuit 11A.
[0035]
The AND circuit 26 outputs the logical output “H” when the logical input “H” indicating that the DO select signal is obtained in the decoder 21 and the logical input “H” indicating that the coincidence signal is obtained in the comparator 22 are simultaneously established. Get. Similarly, the AND circuit 27 outputs the logical output “H” when the DO select signal is obtained in the decoder 21 and the logical input “H” when the coincidence signal is obtained in the comparator 24 at the same time. Get "H".
[0036]
The D-type flip-flop 28 receives the write signal (WR signal) generated immediately after the CPU 11C sets the pattern data in the digital output circuit 11A, and uses the output of the AND circuit 26 as the data input (D input) to provide the D input. Only when is at logic “H”, the main detection relay element 12_MIs obtained as a latch output. Similarly, the D-type flip-flop 29 uses the output of the AND circuit 27 as a data input (D input) with a write signal (WR signal) generated immediately after the CPU 11C sets the pattern data in the digital output circuit 11A. , D input from the CPU 11C only when the input is at logic "H"._FDIs obtained as a latch output.
[0037]
The trip circuit 13 trips the circuit breaker when a latch output is obtained from both the flip-flops 28 and 29. Hereinafter, the trip circuit 13 will be described as the output of the auxiliary relay or the insulated semiconductor switch as described above.
[0038]
(Embodiment 2)
FIG. 3 shows the configuration of the digital output unit of the present embodiment. 1 differs from FIG. 1 in that the one-chip computer 11 uses two digital output circuits 11A and 11B,_M, 12_FDThe point is that the pattern data is individually obtained from the digital output circuits 11A and 11B, and the respective judgment processes are performed.
[0039]
The CPU 11C performs the protection calculation of the main detection relay element, selects the address of the digital output circuit 11A and sets the pattern data for the main detection relay element when outputting the protection output, and outputs the protection output by the protection calculation of the accident detection relay element. In some cases, the address of the digital output circuit 11B is selected and the pattern data for the fault detection relay element is set.
[0040]
According to the present embodiment, since the protection calculation result of the main detection relay element and the protection detection result of the accident detection relay element and the pattern judgment at that time are configured separately from each other, in addition to the effects of the first embodiment, runaway of a one-chip computer or digital Reliability can be further improved with respect to the failure of the output circuit.
[0041]
FIG._M, 12_FDThe following shows a specific configuration. 2 is different from FIG. 2 in that the decoder 21 extracts and outputs two DO select signals and provides logical inputs to AND circuits 28 and 29, respectively. The comparators 22 and 24 obtain different pattern data from the digital output circuits 11A and 11B, respectively, and compare them with different patterns M and FD. Other configurations and operations are the same as those in FIG. 2, and a description thereof will be omitted.
[0042]
(Embodiment 3)
FIG. 5 shows the configuration of the digital output unit of the present embodiment. 3 differs from FIG. 3 in that the one-chip computer 11 sets the pattern data of the protection operation result of the main detection relay element and the accident detection relay element in the digital output circuits 11A and 11B continuously,_M, 12_FDIn this method, the pattern determination result is determined by the hardware for a plurality of continuous determinations, and a protection output is obtained when the pattern determination is normal.
[0043]
The one-chip computer 11 executes the protection calculation of the main detection relay element and the fault detection relay element at a predetermined processing cycle (for example, a sampling cycle of an electrical angle of 30 ° of the fundamental frequency of the distribution line such as 50 Hz), and this protection is performed. The operation result is selected by addressing the digital output circuits 11A and 11B to set pattern data. Therefore, if the result of the protection operation indicates that the state requiring the protection operation continues, the protection output is set to the digital output circuits 12A and 12B continuously.
[0044]
This continuous digital output is output to a pattern determination circuit 12._M, 12_FDGenerates a trip signal for the first time in consecutive determinations.
[0045]
According to the present embodiment, by performing pattern data output and pattern determination a plurality of times in succession, high reliability can be obtained for the protection operation, and unnecessary trips can be prevented.
[0046]
FIG. 6 shows the pattern determination circuit 12_M, 12_FDThe following shows a specific configuration. 4 is different from FIG. 4 in that three D-type flip-flops 28A to 28C and 29A to 29C are provided in cascade for the main detection relay element and for the accident detection relay element, respectively. Is performed, a trip output signal is obtained from the AND circuits 30 and 31.
[0047]
The detection that the normal pattern determination has been repeated a plurality of times may be performed by another circuit configuration such as a counter circuit configuration.
[0048]
(Embodiment 4)
FIG. 7 shows the configuration of the digital output unit of the present embodiment. 5 is different from FIG. 5 in that the one-chip computer 11 sets the pattern data of the protection operation result of the main detection relay element and the accident detection relay element in the digital output circuits 11A and 11B continuously each time. The pattern data is switched to different data, and the pattern_M, 12_FDTherefore, these different patterns become regular patterns, and the protection output is obtained only when the pattern is determined in the regular order.
[0049]
In the case of the third embodiment, the same pattern data output and its pattern determination are repeated, whereas in the present embodiment, different pattern data outputs and different pattern determinations are performed, so that the protection operation has higher reliability. And unnecessary trips can be reliably prevented.
[0050]
FIG. 8 shows the pattern determination circuit 12._M, 12_FDThe following shows a specific configuration. 6 is different from FIG. 6 in that the expected patterns generated by the pattern generators 23 and 25 when the first normal pattern determination result is obtained at the outputs of the first-stage D-type flip-flops 28A and 29A At the point where the pattern generated by the pattern generators 23 and 25 is switched to the expected pattern when the second normal pattern determination result is obtained at the output of the second-stage D-type flip-flops 28B and 29B. is there.
[0051]
The AND circuits 32A, 32B, 33A, and 33C determine input conditions to the next-stage flip-flop in synchronization with the DO select signal in order to accurately ensure the switching of the pattern data. The logic circuit configuration for switching these patterns can be changed as appropriate.
[0052]
(Embodiment 5)
In the first to fourth embodiments, the pattern determination circuits 12M and 12FD that obtain trip outputs of the circuit breaker when the pattern data output from the digital output circuits 11A and 11B can be determined to be a predetermined pattern. With this arrangement, even when the one-chip computer 11 goes out of control or the digital output circuits 11A and 11B fail, the erroneous trip is prevented because the data generated by these failures do not match the predetermined pattern.
[0053]
The prevention of this erroneous trip is based on the precondition that the output pattern of the digital output circuit is different from the pattern set by the pattern determination circuit. However, when the computer runs out of control and its program counter points to the program address of the protection output processing, and executes the protection output processing program to set predetermined pattern data in the digital output circuit, an erroneous trip output occurs.
[0054]
For example, as shown in FIG. 9, the one-chip computer 11 determines that the task processing procedure_MPerforms output processing of the main detection relay element, and then performs output processing P_FDIf the output process of the accident detection relay element is performed in_M, P_FDIs executed, regular pattern data is set in the digital output circuit 11A, and the pattern judgment circuit 12_M, 12_FDErroneous trips due to pattern matching.
[0055]
The present embodiment solves the above-mentioned inconvenience, and sets the output processing of the main detection relay element or the output processing of the accident detection relay element as another task processing.
[0056]
FIG. 10 shows a task processing procedure of the computer according to the present embodiment, and shows a case of output processing of the main detection relay element. 9 is different from FIG. 9 in that the CPU 11C performs the interrupt processing A in the main detection relay element output processing P._M1Is executed, and in the interrupt processing C, the output processing P of the same main detection relay element is performed._M2In executing task processing including Output processing to a digital output circuit (DO) is performed based on both of these processing results. Similarly, the output process of the fault detection relay element is separated into different task processes, and the output process to the digital output circuit (DO) is performed based on the results of both processes.
[0057]
As described above, due to the double configuration of the task processing, even if one of the interrupt processing A is executed due to the runaway of the computer, the probability that the other interrupt processing C is subsequently executed will be 0 in probability. Become closer and erroneous trips can be reliably prevented.
[0058]
In addition, this embodiment further ensures prevention of erroneous trips by adopting a configuration in combination with the first to fourth embodiments.
[0059]
(Embodiment 6)
Conventionally, as shown in FIG. 11 (a), the protection operation (comparison with the settling value) of the main detection relay element or the accident detection relay element is performed by the computer 11 as the output processing P in FIG._MOr P_FDIs processed as flags (variables). This information flag is set to a bit, a byte, a word, or a code. In each case, the information flag is written as an operation code or a return code in one memory cell “address space xxxx”.
[0060]
When an error occurs in the information flag written to this one memory cell or when a memory failure occurs, the output processing P_MOr P_FDMay be executed. In particular, when the information flag has a one-bit configuration, it tends to occur with a very high probability due to a bit drop in the memory.
[0061]
The present embodiment solves the above-mentioned inconvenience, and performs a duplex process in which an information flag is not a bit unit but a code having a plurality of bits and is treated as a coded variable assigned to a plurality of memory cells. Output processing to a digital output circuit (DO) is performed based on these processing results.
[0062]
This example is shown in FIG. 11 (b). The operation output and the return output of the relay are codes composed of output 1 and output 2, and this information code is assigned to a plurality of memory cells and written therein, and based on this information code, Duplicate processing of performing output processing is performed.
[0063]
As a result, the occurrence of an error in the information flag or a malfunction due to a memory failure is stochastically close to 0, and an erroneous trip can be reliably prevented.
[0064]
In addition, this embodiment further ensures prevention of erroneous trips by combining the first to fifth embodiments.
[0065]
【The invention's effect】
As described above, according to the present invention, one computer, such as a one-chip computer, that executes the duplication protection processing sets the protection output in a digital output circuit with coded pattern data, and outputs the digital output as an external circuit of the computer. A pattern determination circuit that obtains a trip output of the circuit breaker when it is determined that the pattern data output from the circuit is a predetermined pattern is provided, which causes inconvenience due to hardware or software failure in a one-chip computer or the like. This has the effect of reliably preventing the protection operation.
[0066]
Furthermore, the present invention provides a dual task processing that assigns task processing by the main detection relay element or the accident detection relay element to different task processing, and furthermore, encodes the output processing of the task processing result to form a plurality of memory cells. Output to the computer, it is possible to more reliably prevent an undesired protection operation due to a hardware or software abnormality on the computer side.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a digital output unit according to a first embodiment of the present invention.
FIG. 2 is a specific configuration example of a pattern determination circuit according to the first embodiment.
FIG. 3 is a configuration diagram of a digital output unit according to a second embodiment of the present invention.
FIG. 4 is a specific configuration example of a pattern determination circuit according to a second embodiment.
FIG. 5 is a configuration diagram of a digital output unit according to a third embodiment of the present invention.
FIG. 6 is a specific configuration example of a pattern determination circuit according to a third embodiment.
FIG. 7 is a configuration diagram of a digital output unit according to a fourth embodiment of the present invention.
FIG. 8 is a specific configuration example of a pattern determination circuit according to a fourth embodiment.
FIG. 9 is an exemplary task processing procedure of a computer.
FIG. 10 is an exemplary task processing procedure of a computer according to the fifth embodiment of the present invention.
FIG. 11 is an example of a memory setting of an output processing code according to the sixth embodiment of the present invention.
FIG. 12 is a configuration example of a digital protection relay.
FIG. 13 shows an example of a duplex configuration of a digital protection relay.
[Explanation of symbols]
11 One-chip computer
12_M, 12_FD... Pattern judgment circuit
13. Trip output circuit
11A, 11B ... Digital output circuit
11C CPU
21 ... Decoder
22, 24 ... Comparator
23, 25 ... pattern generator

Claims

In a digital protection relay device in which one computer executes dual protection processing of a main detection relay element and an accident detection relay element and obtains a trip output of a circuit breaker when protection output signals of both relay elements are simultaneously established,
The computer has means for setting a protection output by the main detection relay element and the accident detection relay element to a digital output circuit with coded pattern data,
A pattern determination circuit is provided as an external circuit of the computer, and obtains a trip output of a circuit breaker when it is determined that the pattern data output from the digital output circuit is a predetermined pattern. Digital protection relay.

The computer includes means for switching protection outputs of the main detection relay element and the accident detection relay element from one digital output circuit to different pattern data and outputting the same.
The pattern determination circuit is provided for each of the main detection relay element and the fault detection relay element, and compares pattern data switched and output from the digital output circuit with a pattern for each relay element to individually determine a match / mismatch thereof. 2. The digital protection relay device according to claim 1, wherein a trip output signal is obtained when the values match.

The computer is provided with means for individually outputting the protection outputs of the main detection relay element and the accident detection relay element from two digital output circuits as different pattern data,
The pattern determination circuit is provided for each of the main detection relay element and the accident detection relay element, compares pattern data output from the two digital output circuits with a pattern for each relay element, and individually determines a match / mismatch. 2. The digital protection relay device according to claim 1, wherein a trip output signal is obtained when the judgment is made and when they coincide with each other.

The computer includes means for individually and continuously outputting the protection outputs of the main detection relay element and the accident detection relay element from the two digital output circuits with different pattern data,
The pattern determination circuit is provided for each of a main detection relay element and an accident detection relay element, and compares pattern data output continuously from the two digital output circuits with a pattern for each relay element a plurality of times to determine a match. 2. The digital protection relay device according to claim 1, wherein a discrepancy is determined individually, and a trip output signal is obtained when a plurality of matches are made consecutively.

The computer is provided with means for setting the protection outputs of the main detection relay element and the accident detection relay element to different pattern data from each other and switching the two digital output circuits to continuously and differently output different pattern data,
The pattern judging circuit is provided for each of a main detection relay element and an accident detection relay element. The pattern data outputted from the two digital output circuits by successively switching to different pattern data and the different pattern for each relay element. 2. The configuration according to claim 1, wherein the pattern switched to the above is compared a plurality of times to determine the match / mismatch individually, and a trip output signal is obtained when a match is made a plurality of times continuously. Digital protection relay.

The computer is configured to assign the output process of the main detection relay element or the output process of the accident detection relay element to different task processes, perform the duplex process, and perform the output process to the digital output circuit based on the process results. The digital protection relay device according to any one of claims 1 to 5, wherein:

The computer outputs the output processing result of the main detection relay element or the output processing result of the accident detection relay element as an information code having a plurality of bits, assigns the information code to a plurality of different memory cells, writes the information code, and writes the information code based on the information code. The digital protection relay device according to any one of claims 1 to 6, wherein an output process to the digital output circuit is performed.