JP2004336830A - Digital protection relay - Google Patents
Digital protection relay Download PDFInfo
- Publication number
- JP2004336830A JP2004336830A JP2003124912A JP2003124912A JP2004336830A JP 2004336830 A JP2004336830 A JP 2004336830A JP 2003124912 A JP2003124912 A JP 2003124912A JP 2003124912 A JP2003124912 A JP 2003124912A JP 2004336830 A JP2004336830 A JP 2004336830A
- Authority
- JP
- Japan
- Prior art keywords
- relay element
- output
- detection relay
- digital
- protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、主検出リレー要素と事故検出リレー要素で二重化保護処理する機能構成のディジタル形保護継電装置に係り、特に両リレー要素をワンチップコンピュータなどの1つのコンピュータ(またはマイクロプロセッサ)で機能構成するディジタル形保護継電装置に関する。
【0002】
【従来の技術】
近年、従前の機械式保護継電器の製造困難な状況と、ディジタル化のニーズにより、低価格のディジタル形保護継電器が普及してきている。
【0003】
図12は、ディジタル形保護継電器の回路構成例を示す(例えば、非特許文献1参照)。アナログ入力部1は、配電線などの保護対象から入力変換器(補助変成器)CT/PTを通して検出した電流や電圧のアナログ信号から、アナログフィルタAFでそれぞれノイズ成分を除去し、サンプル・ホールド回路S/Hでそれぞれサンプリングし、各サンプル値をマルチプレクサMPXで順次アナログ/ディジタル変換器A/Dの入力とし、アナログ/ディジタル変換器A/Dでディジタル信号に変換する。
【0004】
保護演算部2は、保護演算アルゴリズムを実現するソフトウェア構成をもつマイクロプロセッサ(またはコンピュータ)CPUを搭載し、アナログ/ディジタル変換器A/Dから取り込んだ計測データを基にして保護演算を行う。
【0005】
出力部3は、保護演算部2の演算結果が事故検出の場合にディジタル出力回路DOにしゃ断器トリップ信号を出力し、外部のトリップ用補助リレーRyを駆動する。
【0006】
上記のようなディジタル形保護継電器は、信頼性を高めるため、主検出リレー要素(M)と事故検出リレー要素(FD)を組み合わせた二重化構成にされる場合が多い。
【0007】
図13は二重化保護処理機能をもつ構成のディジタル形保護継電器の例を示し、両リレー要素M、FD共に、アナログ入力処理部とCPU(演算処理部)とディジタル出力処理部で構成し、主検出と事故検出の違いに応じたアナログ入力について保護演算を行い、それぞれの保護出力は外部の補助リレーX、Yの接点出力の直列接続(同時成立)でトリップ出力を得る。この構成により、主検出リレー要素および事故検出リレー要素が共に保護出力を発生するときのみしゃ断器をトリップさせ、単一事故検出状態や一方のリレー要素の誤動作による保護動作を防止する。
【0008】
【非特許文献1】
社団法人電気協同研究会発行、電気協同研究、第50巻、第1号、第二世代ディジタルリレー、平成6年4月
【0009】
【発明が解決しようとする課題】
従来の二重化構成のディジタル形保護継電器は、主検出リレー要素M用と、事故検出リレー要素FD用に、それぞれ互いに独立したマイクロプロセッサ等を組み込んだ構成にされる。このため、この種の保護継電器は、LSI素子等の回路部品の点数が多く、コストアップになる問題があった。
【0010】
この問題には、アナログ入力処理部を除いて、各部の処理機能をワンチップコンピュータでディジタル処理することが考えられる。しかし、この構成では、ワンチップコンピュータを構成するハードウェアまたはソフトウェアの故障で誤った保護動作をする恐れがあり、信頼性を低下させる。
【0011】
例えば、ワンチップコンピュータが暴走し、主検出リレー要素と事故検出リレー要素の両方が保護動作を出力する状態に保持されると、しゃ断器をトリップしてしまう。このとき、ワンチップコンピュータの暴走状態を解除しないかぎり、しゃ断器の投入とトリップが繰り返され、配電系統を復帰が不可能となる。
【0012】
同様に、主検出リレー要素と事故検出リレー要素の少なくとも一方のディジタル出力部(DO)がオン故障(トリップ出力側)した場合、トリップ出力を誤出力してしまう。
【0013】
本発明の目的は、ワンチップコンピュータなど、1つのコンピュータで二重化保護処理機能をもつ構成のディジタル形保護継電装置において、そのハードウェアまたはソフトウェアの故障による不都合なトリップ出力信号の誤出力を確実に防止できるディジタル形保護継電装置を提供することにある。
【0014】
【課題を解決するための手段】
本発明は、前記の課題を解決するため、ワンチップコンピュータなど、二重化保護処理を実行する1つのコンピュータは保護出力をコード化したパターンデータでディジタル出力回路にセットし、このコンピュータの外付け回路としてディジタル出力回路から出力されるパターンデータが予め定めたパターンであることを判定できたときにしゃ断器のトリップ出力を得るパターン判定回路を設けたものである。
【0015】
さらに、本発明は、コンピュータの暴走などで、誤って正規のパターンが発生するのを防止するため、主検出リレー要素または事故検出リレー要素によるタスク処理をそれぞれ別のタスク処理に割り当てるタスク処理の二重化を施し、さらにまた、タスク処理結果の出力処理をコード化して複数のメモリセルに出力するものである。
【0016】
以上のことから、本発明は、以下の構成を特徴とする。
【0017】
(1)主検出リレー要素と事故検出リレー要素の二重化保護処理を1つのコンピュータが実行し、両リレー要素の保護出力信号が同時に成立するときにしゃ断器のトリップ出力を得るディジタル形保護継電装置において、
前記コンピュータは、主検出リレー要素と事故検出リレー要素による保護出力をコード化したパターンデータでディジタル出力回路にセットする手段を設け、前記コンピュータの外付け回路として設けられ、前記ディジタル出力回路から出力されるパターンデータが予め定めたパターンであることを判定できたときにしゃ断器のトリップ出力を得るパターン判定回路を設けたことを特徴とする。
【0018】
(2)前記コンピュータは、主検出リレー要素と事故検出リレー要素の保護出力を互いに異なるパターンデータにして1つのディジタル出力回路から切換えて出力する手段を設け、
前記パターン判定回路は、主検出リレー要素と事故検出リレー要素別に設けられ、前記ディジタル出力回路から切換えて出力されるパターンデータとリレー要素別のパターンとを比較してその一致/不一致を個々に判定し、一致するときにそれぞれトリップ出力信号を得る構成にしたことを特徴とする。
【0019】
(3)前記コンピュータは、主検出リレー要素と事故検出リレー要素の保護出力を互いに異なるパターンデータにして2つのディジタル出力回路から個別に出力する手段を設け、
前記パターン判定回路は、主検出リレー要素と事故検出リレー要素別に設けられ、前記2つのディジタル出力回路からそれぞれ出力されるパターンデータとリレー要素別のパターンとを比較してその一致/不一致を個々に判定し、一致するときにそれぞれトリップ出力信号を得る構成にしたことを特徴とする。
【0020】
(4)前記コンピュータは、主検出リレー要素と事故検出リレー要素の保護出力を互いに異なるパターンデータにして2つのディジタル出力回路から個別に連続して出力する手段を設け、
前記パターン判定回路は、主検出リレー要素と事故検出リレー要素別に設けられ、前記2つのディジタル出力回路からそれぞれ連続して出力されるパターンデータとリレー要素別のパターンとを複数回比較してその一致/不一致を個々に判定し、複数回連続して一致するときにそれぞれトリップ出力信号を得る構成にしたことを特徴とする。
【0021】
(5)前記コンピュータは、主検出リレー要素と事故検出リレー要素の保護出力を互いに異なるパターンデータにして2つのディジタル出力回路から個別に連続してかつ異なるパターンデータを切換えて出力する手段を設け、
前記パターン判定回路は、主検出リレー要素と事故検出リレー要素別に設けられ、前記2つのディジタル出力回路からそれぞれ連続してかつ異なるパターンデータに切換えて出力されるパターンデータとリレー要素別でかつ異なるパターンに切換えたパターンとを複数回比較してその一致/不一致を個々に判定し、複数回連続して一致するときにそれぞれトリップ出力信号を得る構成にしたことを特徴とする。
【0022】
(6)前記コンピュータは、主検出リレー要素の出力処理または事故検出リレー要素の出力処理を、それぞれ別のタスク処理に割り当てて二重化処理し、これら処理結果を基に前記ディジタル出力回路への出力処理を行う構成にしたことを特徴とする。
【0023】
(7)前記コンピュータは、主検出リレー要素の出力処理または事故検出リレー要素の出力処理結果を複数ビット構成の情報コードとし、この情報コードを複数の異なるメモリセルに割り当ててそれぞれ書き込み、この情報コードを基に前記ディジタル出力回路への出力処理を行う構成にしたことを特徴とする。
【0024】
【発明の実施の形態】
(実施形態1)
図1は、本実施形態のディジタル出力部の構成を示す。ワンチップコンピュータ11は、少なくとも前記のソフトウェア構成の主検出リレー要素と事故検出リレー要素の保護演算を実行するCPU11Cと、このCPU11Cとバス結合される複数ビット構成のディジタル出力回路(DO)11Aを内蔵する。
【0025】
ここで、CPU11Cは、主検出リレー要素による保護演算出力と事故検出リレー要素による保護演算出力を区別するため、複数ビット構成のコード化したパターンデータを発生する。例えば、ディジタル出力回路11Aにセットするパターンデータは、8ビットデータ(256通り)とすると、主検出リレー要素には値55Hを、事故検出リレー要素には値AAHを割り振るなど、適当に離間したデータを割り振る。
【0026】
また、CPU11Cは、主検出リレー要素の保護出力と事故検出リレー要素の保護出力のデバイスとして、同じアドレスで1つのディジタル出力回路(DO)を選択し、このディジタル出力回路11Aに両リレー要素の保護演算出力(パターンデータ)を切換えて出力する。
【0027】
パターン判定回路12M,12FDは、ワンチップコンピュータ11の外付けデバイスとして設ける。パターン判定回路12Mは、ディジタル出力回路11Aから出力されるパターンデータが主検出リレー要素に割り振られたパターンに一致するか否かを判定し、一致する場合に主検出リレー要素の保護出力をラッチ出力として得る。同様に、パターン判定回路12FDは、ディジタル出力回路から出力されるパターンデータが事故検出リレー要素に割り振られたパターンに一致するか否かを判定し、一致する場合には事故検出リレー要素の保護出力をラッチ出力として得る。
【0028】
トリップ出力回路13は、図示のように、2つの補助リレーの直列接続または半導体スイッチの直列接続で構成され、両パターン判定回路12M,12FDから共に保護出力が得られたときに、しゃ断器のトリップ出力を得る。半導体スイッチの場合には、光絶縁ドライブ回路、フォトカプラ、フォトモスリレー回路を設けて、パターン判定回路側との絶縁が確保される。
【0029】
以上の構成により、ワンチップコンピュータ11は、主検出リレー要素と事故検出リレー要素の保護出力を互いに異なるパターンデータにして1つのディジタル出力回路11Aに切換えて出力する。そして、パターン判定回路12M,12F Dは、主検出リレー要素と事故検出リレー要素別に設けられ、ディジタル出力回路11Aから切換えて出力されるパターンデータと要素別のパターンとを比較してその一致/不一致を個々に判定し、一致するときにそれぞれトリップ出力信号を得る。これにより、ディジタル出力回路11Aに決められたコード(パターンデータ)がセットされない限り、しゃ断器の誤ったトリップを防止する。
【0030】
例えば、ワンチップコンピュータが暴走し、ディジタル出力回路(DO)にデータがセットされたとしても、このデータはパターン判定回路12M,12FDのいずれのパターンとも異なるため、しゃ断器を誤ってトリップさせることはない。また、ディジタル出力回路(DO)が故障し、その出力にデータがセットされたとしても、それがパターン判定回路12M,12FDのいずれのパターンとも異なるため、しゃ断器を誤ってトリップさせることはない。
【0031】
しかも、本実施形態では、1つのディジタル出力回路11Aのパターンデータ出力を2つのパターン判定回路12M,12FDが一致/不一致の判定をするため、上記のワンチップコンピュータの暴走等で、一方のパターンデータと万一一致したとしても、他方のパターン判定回路には保護出力が得られないため、しゃ断器の誤ったトリップを確実に防止できる。
【0032】
図2は、パターン判定回路12M,12FDの具体的な構成を示す。ワンチップコンピュータは、CPU11CとROM11DとRAM11E等により主検出リレー要素Mおよび事故検出リレー要素FDの保護演算を行い、保護出力をディジタル出力回路(DO)11Aをアドレス選択してそれにパターンデータをセットする。
【0033】
デコーダ21は、判定回路12M,12FDに共通の回路として設けられ、ディジタル出力回路11Aがアドレス選択されたときのアドレスデータをデコードし、判定回路12M,12FDの何れのパターンデータがディジタル出力回路11Aにセットされたかを示すDOセレクト信号を出力する。
【0034】
ディジタル比較器22は、判定回路12M用に設定されるパターン発生器23の発生パターンMと、ディジタル出力回路11Aにセットされたパターンとの一致/不一致比較を行う。同様に、ディジタル比較器24は、判定回路12FD用に設定されるパターン発生器25の発生パターンFDと、ディジタル出力回路11Aにセットされたパターンとの一致/不一致比較を行う。
【0035】
AND回路26は、デコーダ21にDOセレクト信号が得られたことの論理入力「H」、および比較器22に一致信号が得られたことの論理入力「H」の同時成立で論理出力「H」を得る。同様に、AND回路27は、デコーダ21にDOセレクト信号が得られたことの論理入力「H」、および比較器24に一致信号が得られたことの論理入力「H」の同時成立で論理出力「H」を得る。
【0036】
D型フリップフロップ28は、CPU11Cがディジタル出力回路11Aにパターンデータをセットした直後に発生する書き込み信号(WR信号)で、AND回路26の出力をデータ入力(D入力)とすることで、D入力が論理「H」にある場合のみ、CPU11Cから主検出リレー要素12Mの保護出力が発生したことをラッチ出力として得る。同様に、D型フリップフロップ29は、CPU11Cがディジタル出力回路11Aにパターンデータをセットした直後に発生する書き込み信号(WR信号)で、AND回路27の出力をデータ入力(D入力)とすることで、D入力が論理「H」にある場合のみ、CPU11Cから事故検出リレー要素12FDの保護出力が発生したことをラッチ出力として得る。
【0037】
トリップ回路13は、フリップフロップ28、29に共にラッチ出力が得られたときに、しゃ断器をトリップさせる。以後、トリップ回路13の説明は、前述した通り、補助リレー又は絶縁した半導体スイッチの出力であることとする。
【0038】
(実施形態2)
図3は、本実施形態のディジタル出力部の構成を示す。同図が図1と異なる部分は、ワンチップコンピュータ11では2つのディジタル出力回路11A,11Bを使用し、パターン判定回路12M,12FDでは両ディジタル出力回路11A,11Bから個別にパターンデータを得てそれぞれ判定処理する点にある。
【0039】
CPU11Cは、主検出リレー要素の保護演算で、保護出力を出すときにはディジタル出力回路11Aのアドレス選択と主検出リレー要素用のパターンデータセットを行い、事故検出リレー要素の保護演算で、保護出力を出すときにはディジタル出力回路11Bのアドレス選択と事故検出リレー要素用のパターンデータセットを行う。
【0040】
本実施形態によれば、主検出リレー要素と事故検出リレー要素の保護演算結果およびその際のパターン判定が互いに分離構成されるため、実施形態1の効果に加えて、ワンチップコンピュータの暴走やディジタル出力回路の故障に対して、信頼性を一層高めることができる。
【0041】
図4は、パターン判定回路12M,12FDの具体的な構成を示す。同図が図2と異なる部分は、デコーダ21は2つのDOセレクト信号を抽出出力し、それぞれAND回路28、29別に論理入力を与える。また、比較器22、24は、ディジタル出力回路11A、11Bからそれぞれ別のパターンデータを得て異なるパターンM,FDと比較する。その他の構成および動作は、図2と同様になるので、その説明を省略する。
【0042】
(実施形態3)
図5は、本実施形態のディジタル出力部の構成を示す。同図が図3と異なる部分は、ワンチップコンピュータ11では主検出リレー要素と事故検出リレー要素の保護演算結果のパターンデータを連続してディジタル出力回路11A,11Bにセットし、パターン判定回路12M,12FDではパターン判定結果をハードウェアで複数回だけ連続判定を行い、このパターンの連続判定が正規のものであるときに保護出力を得る点にある。
【0043】
ワンチップコンピュータ11では、主検出リレー要素と事故検出リレー要素の保護演算を予め定められた処理周期(例えば、50Hzなど配電線の基本周波数の電気角30°のサンプリング周期)で実行し、この保護演算結果をディジタル出力回路11A,11Bをアドレス選択してパターンデータをセットする。したがって、保護演算結果が保護動作を必要とする状態が継続している場合にはディジタル出力回路12A,12Bに連続して保護出力をセットする。
【0044】
この連続したディジタル出力を、パターン判定回路12M,12FDは連続した判定で初めてトリップ信号を発生する。
【0045】
本実施形態によれば、複数回の連続したパターンデータ出力とパターン判定を行うことにより、保護動作に高い信頼性を得、また不要なトリップを防止できる。
【0046】
図6は、パターン判定回路12M,12FDの具体的な構成を示す。同図が図4と異なる部分は、主検出リレー要素用と事故検出リレー要素用にそれぞれ3つのD型フリップフロップ28A〜28C、29A〜29Cを縦続で設け、3回連続して正常なパターン判定がなされたときにAND回路30、31にトリップ出力信号を得る点にある。
【0047】
なお、正常なパターン判定が複数回連続したことの検出は、カウンタ回路構成とするなど、他の回路構成でもよい。
【0048】
(実施形態4)
図7は、本実施形態のディジタル出力部の構成を示す。同図が図5と異なる部分は、ワンチップコンピュータ11では主検出リレー要素と事故検出リレー要素の保護演算結果のパターンデータを連続してディジタル出力回路11A,11Bにセットする際に、毎回セットするパターンデータを互いに異なるものに切換え、パターン判定回路12M,12FDではこれら異なるパターンが正規のパターンになり、かつ正規の順序でパターン判定がなされたときに初めて保護出力を得る点にある。
【0049】
前記の実施形態3の場合には同じパターンデータ出力とそのパターン判定を繰り返すのに対して、本実施形態では、互いに異なるパターンデータ出力と互いに異なるパターン判定を行うため、保護動作に一層高い信頼性を得、また不要なトリップを確実に防止できる。
【0050】
図8は、パターン判定回路12M,12FDの具体的な構成を示す。同図が図6と異なる部分は、初段のD型フリップフロップ28A,29Aの出力に1回目の正常なパターン判定結果が得られたときにパターン発生器23、25の発生パターンを所期のものに切換え、さらに2段目のD型フリップフロップ28B,29Bの出力に2回目の正常なパターン判定結果が得られたときにパターン発生器23、25の発生パターンを所期のものに切換える点にある。
【0051】
AND回路32A,32B,33A,33Cは、パターンデータの切換えを正確に確保するため、DOセレクト信号に同期させて次段のフリップフロップへの入力条件を決定するものである。なお、これらパターン切換えのための論理回路構成は適宜変更できる。
【0052】
(実施形態5)
前記までの実施形態1〜4は、ディジタル出力回路11Aや11Bから出力されるパターンデータが予め定めたパターンであることを判定できたときにしゃ断器のトリップ出力を得るパターン判定回路12M,12FDを設けることにより、ワンチップコンピュータ11の暴走やディジタル出力回路11A,11Bの故障にも、これら故障によって発生したデータが予め定めたパターンが不一致となることで誤ったトリップを防止する。
【0053】
この誤ったトリップ防止が可能となるのは、ディジタル出力回路の出力パターンがパターン判定回路で設定するパターンと異なることを前提条件としている。しかし、コンピュータの暴走で、そのプログラムカウンタが保護出力処理のプログラムアドレスを指し示し、保護出力処理プログラムを実行してディジタル出力回路に所定のパターンデータをセットすると、誤ったトリップ出力を起こす。
【0054】
例えば、ワンチップコンピュータ11は、図9に示すように、そのタスク処理手順が、割込みで出力処理PMで主検出リレー要素の出力処理を行い、次いで出力処理PFDで事故検出リレー要素の出力処理を行う場合、コンピュータの暴走で万一出力処理PM,PFDを実行してしまうと、ディジタル出力回路11Aには正規のパターンデータがセットされ、パターン判定回路12M,12FDにパターンの一致を得て誤ったトリップになる。
【0055】
本実施形態は、上記の不都合を解消するもので、主検出リレー要素の出力処理または事故検出リレー要素の出力処理を、別タスク処理とするものである。
【0056】
図10は、本実施形態によるコンピュータのタスク処理手順を示し、主検出リレー要素の出力処理の場合を示す。同図が図9と異なる部分は、CPU11Cでは、割込み処理Aでは主検出リレー要素の出力処理PM1を含むタスク処理を実行し、割込み処理Cでは同じ主検出リレー要素の出力処理PM2を含むタスク処理を実行する点にある。これらの両処理結果を基にディジタル出力回路(DO)への出力処理を行う。同様に、事故検出リレー要素の出力処理を異なるタスク処理に分離し、両処理結果を基にディジタル出力回路(DO)への出力処理を行う。
【0057】
このように、タスク処理の二重化構成により、コンピュータの暴走により、万が一、一方の割込み処理Aが実行されても、これに続けて他方の割込み処理Cが実行されることは確率的には0に近くなり、誤ったトリップを確実に防止できる。
【0058】
なお、本実施形態は、実施形態1〜4と組み合わせ構成とすることで、誤ったトリップ防止を一層確実にする。
【0059】
(実施形態6)
コンピュータ11による保護演算には、従来では図11の(a)に示すように、それぞれ主検出リレー要素または事故検出リレー要素の保護演算(整定値との比較)結果を図9での出力処理PMまたはPFDに渡すための情報をフラグ(変数)として処理している。この情報フラグは、ビットまたはバイト、ワード、コードにされるが、いずれの場合にも1つのメモリセル「アドレス空間××××」に動作コードまたは復帰コードとして書き込まれる。
【0060】
この1つのメモリセルに書き込まれる情報フラグに誤り発生した場合やメモリ故障した場合には、出力処理PMまたはPFDが実行されてしまう恐れがある。特に、情報フラグが1ビット構成となる場合にメモリのビット落ちで非常に高い確率で起き易くなる。
【0061】
本実施形態は、上記の不都合を解消するもので、情報フラグとして、ビット単位でなく複数ビット構成のコードとし、しかも複数のメモリセルに割り当てたコード化変数として取り扱う二重化処理を行う。これら処理結果を基にディジタル出力回路(DO)への出力処理を行う。
【0062】
この例を図11の(b)に示し、リレーの動作出力および復帰出力は出力1と出力2からなるコードとし、この情報コードを複数のメモリセルに割り当ててそれぞれ書き込み、この情報コードを基に出力処理を行うという二重化処理をする。
【0063】
これにより、情報フラグの誤り発生やメモリ故障による誤動作は、確率的に0に近くなり、誤ったトリップを確実に防止できる。
【0064】
なお、本実施形態は、実施形態1〜5と組み合わせ構成とすることで、誤ったトリップ防止を一層確実にする。
【0065】
【発明の効果】
以上のとおり、本発明によれば、ワンチップコンピュータなど、二重化保護処理を実行する1つのコンピュータは保護出力をコード化したパターンデータでディジタル出力回路にセットし、このコンピュータの外付け回路としてディジタル出力回路から出力されるパターンデータが予め定めたパターンであることを判定できたときにしゃ断器のトリップ出力を得るパターン判定回路を設けたため、ワンチップコンピュータ等での、ハードウェアまたはソフトウェアの故障による不都合な保護動作を確実に防止できる効果がある。
【0066】
さらに、本発明は、主検出リレー要素または事故検出リレー要素によるタスク処理をそれぞれ別のタスク処理に割り当てるタスク処理の二重化を施し、さらにまた、タスク処理結果の出力処理をコード化して複数のメモリセルに出力するようにしたため、コンピュータ側でのハードウェアまたはソフトウェアの異常による不都合な保護動作を一層確実に防止できる効果がある。
【図面の簡単な説明】
【図1】本発明の実施形態1を示すディジタル出力部の構成図。
【図2】実施形態1におけるパターン判定回路の具体的な構成例。
【図3】本発明の実施形態2を示すディジタル出力部の構成図。
【図4】実施形態2におけるパターン判定回路の具体的な構成例。
【図5】本発明の実施形態3を示すディジタル出力部の構成図。
【図6】実施形態3におけるパターン判定回路の具体的な構成例。
【図7】本発明の実施形態4を示すディジタル出力部の構成図。
【図8】実施形態4におけるパターン判定回路の具体的な構成例。
【図9】コンピュータのタスク処理手順例。
【図10】本発明の実施形態5を示すコンピュータのタスク処理手順例。
【図11】本発明の実施形態6を示す出力処理コードのメモリ設定の例。
【図12】ディジタル形保護継電器の構成例。
【図13】ディジタル形保護継電器の二重化構成の例。
【符号の説明】
11…ワンチップコンピュータ
12M,12FD…パターン判定回路
13…トリップ出力回路
11A,11B…ディジタル出力回路
11C…CPU
21…デコーダ
22、24…比較器
23、25…パターン発生器[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a digital protection relay having a functional configuration for performing redundant protection processing by a main detection relay element and an accident detection relay element, and in particular, both relay elements function by one computer (or microprocessor) such as a one-chip computer. The present invention relates to a digital protection relay device to be constituted.
[0002]
[Prior art]
2. Description of the Related Art In recent years, low-cost digital protection relays have become widespread due to difficulties in manufacturing conventional mechanical protection relays and the need for digitization.
[0003]
FIG. 12 shows a circuit configuration example of a digital protection relay (for example, see Non-Patent Document 1). The
[0004]
The
[0005]
The
[0006]
The digital protection relay as described above is often configured in a duplex configuration in which a main detection relay element (M) and an accident detection relay element (FD) are combined in order to enhance reliability.
[0007]
FIG. 13 shows an example of a digital protection relay having a dual protection processing function. Both relay elements M and FD are configured by an analog input processing unit, a CPU (arithmetic processing unit), and a digital output processing unit, A protection operation is performed on analog inputs corresponding to the difference between the detection of an accident and the detection of an accident, and a trip output is obtained for each protection output by connecting the contact outputs of external auxiliary relays X and Y in series (simultaneous establishment). With this configuration, the circuit breaker is tripped only when both the main detection relay element and the fault detection relay element generate a protection output, thereby preventing a single fault detection state and a protection operation due to malfunction of one relay element.
[0008]
[Non-patent document 1]
Published by The Electric Cooperative Research Association, Electric Cooperative Research, Vol. 50, No. 1, Second Generation Digital Relay, April 1994
[0009]
[Problems to be solved by the invention]
The conventional dual type digital protection relay has a configuration in which microprocessors independent of each other are incorporated for the main detection relay element M and the accident detection relay element FD. For this reason, this kind of protection relay has a problem that the number of circuit components such as LSI elements is large and the cost is increased.
[0010]
To solve this problem, it is conceivable that the processing functions of each unit except for the analog input processing unit are digitally processed by a one-chip computer. However, in this configuration, there is a possibility that an erroneous protection operation may be performed due to a failure of hardware or software constituting the one-chip computer, and reliability is reduced.
[0011]
For example, if a one-chip computer goes out of control and both the main detection relay element and the accident detection relay element are kept in a state of outputting a protection operation, the circuit breaker will trip. At this time, unless the runaway state of the one-chip computer is released, the circuit breaker is repeatedly turned on and tripped, and the power distribution system cannot be restored.
[0012]
Similarly, if at least one of the digital output sections (DO) of the main detection relay element and the accident detection relay element has an ON failure (trip output side), the trip output is erroneously output.
[0013]
SUMMARY OF THE INVENTION An object of the present invention is to provide a digital protection relay device having a dual protection processing function in one computer, such as a one-chip computer, to reliably prevent inadvertent erroneous output of a trip output signal due to a failure of hardware or software. It is an object of the present invention to provide a digital protection relay device that can prevent such a problem.
[0014]
[Means for Solving the Problems]
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, according to the present invention, one computer, such as a one-chip computer, which executes a duplication protection process, sets a protection output in a digital output circuit with coded pattern data, and as an external circuit of the computer. A pattern determining circuit is provided for obtaining a trip output of the circuit breaker when it is possible to determine that the pattern data output from the digital output circuit is a predetermined pattern.
[0015]
Further, the present invention provides a dual task processing in which the task processing by the main detection relay element or the accident detection relay element is assigned to different task processing in order to prevent a regular pattern from being erroneously generated due to a runaway computer or the like. Furthermore, the output processing of the task processing result is coded and output to a plurality of memory cells.
[0016]
From the above, the present invention has the following features.
[0017]
(1) A digital protection relay device in which one computer executes dual protection processing of a main detection relay element and an accident detection relay element and obtains a trip output of a circuit breaker when protection output signals of both relay elements are simultaneously established. At
The computer includes means for setting a protection output by the main detection relay element and the accident detection relay element to a digital output circuit with coded pattern data, provided as an external circuit of the computer, and output from the digital output circuit. A pattern determining circuit for obtaining a trip output of the circuit breaker when it is determined that the pattern data is a predetermined pattern.
[0018]
(2) The computer has means for switching protection outputs of the main detection relay element and the accident detection relay element from one digital output circuit to different pattern data and outputting the same.
The pattern determination circuit is provided for each of the main detection relay element and the fault detection relay element, and compares pattern data switched and output from the digital output circuit with a pattern for each relay element to individually determine a match / mismatch thereof. In addition, a trip output signal is obtained when each of them coincides with each other.
[0019]
(3) The computer is provided with means for separately outputting the protection outputs of the main detection relay element and the accident detection relay element from the two digital output circuits with different pattern data.
The pattern determination circuit is provided for each of the main detection relay element and the accident detection relay element, compares pattern data output from the two digital output circuits with a pattern for each relay element, and individually determines a match / mismatch. It is characterized in that a configuration is adopted in which a trip output signal is obtained when a judgment is made and the values match.
[0020]
(4) The computer is provided with means for individually and continuously outputting the protection outputs of the main detection relay element and the accident detection relay element from the two digital output circuits with different pattern data,
The pattern determination circuit is provided for each of a main detection relay element and an accident detection relay element, and compares pattern data output continuously from the two digital output circuits with a pattern for each relay element a plurality of times to determine a match. / Non-coincidence is individually determined, and a trip output signal is obtained when a plurality of consecutive coincidences are obtained.
[0021]
(5) The computer is provided with a means for converting the protection outputs of the main detection relay element and the accident detection relay element into mutually different pattern data, and sequentially and continuously switching and outputting different pattern data from the two digital output circuits,
The pattern judging circuit is provided for each of a main detection relay element and an accident detection relay element. The pattern data outputted from the two digital output circuits by successively switching to different pattern data and the different pattern for each relay element. A plurality of patterns are compared with each other a plurality of times, and their match / mismatch is individually determined, and a trip output signal is obtained when a plurality of successive matches are made.
[0022]
(6) The computer assigns the output processing of the main detection relay element or the output processing of the accident detection relay element to different task processes and duplicates them, and based on the processing results, outputs the data to the digital output circuit. Is performed.
[0023]
(7) The computer uses the output processing result of the main detection relay element or the output processing result of the accident detection relay element as an information code having a plurality of bits, assigns the information code to a plurality of different memory cells, and writes the information code. The output processing to the digital output circuit is performed based on the above.
[0024]
BEST MODE FOR CARRYING OUT THE INVENTION
(Embodiment 1)
FIG. 1 shows the configuration of the digital output unit of the present embodiment. The one-
[0025]
Here, the
[0026]
Further, the
[0027]
[0028]
As shown, the
[0029]
With the above configuration, the one-
[0030]
For example, even if the one-chip computer goes out of control and data is set in the digital output circuit (DO), this data is stored in the pattern determination circuit 12.M, 12FDThe circuit breaker does not accidentally trip because it is different from any of the above patterns. Further, even if the digital output circuit (DO) fails and data is set at its output, the data is set to the pattern determination circuit 12.M, 12FDThe circuit breaker does not accidentally trip because it is different from any of the above patterns.
[0031]
Moreover, in the present embodiment, the pattern data output of one
[0032]
FIG.M, 12FDThe following shows a specific configuration. The one-chip computer performs a protection operation of the main detection relay element M and the accident detection relay element FD by the
[0033]
The
[0034]
The
[0035]
The AND
[0036]
The D-type flip-
[0037]
The
[0038]
(Embodiment 2)
FIG. 3 shows the configuration of the digital output unit of the present embodiment. 1 differs from FIG. 1 in that the one-
[0039]
The
[0040]
According to the present embodiment, since the protection calculation result of the main detection relay element and the protection detection result of the accident detection relay element and the pattern judgment at that time are configured separately from each other, in addition to the effects of the first embodiment, runaway of a one-chip computer or digital Reliability can be further improved with respect to the failure of the output circuit.
[0041]
FIG.M, 12FDThe following shows a specific configuration. 2 is different from FIG. 2 in that the
[0042]
(Embodiment 3)
FIG. 5 shows the configuration of the digital output unit of the present embodiment. 3 differs from FIG. 3 in that the one-
[0043]
The one-
[0044]
This continuous digital output is output to a pattern determination circuit 12.M, 12FDGenerates a trip signal for the first time in consecutive determinations.
[0045]
According to the present embodiment, by performing pattern data output and pattern determination a plurality of times in succession, high reliability can be obtained for the protection operation, and unnecessary trips can be prevented.
[0046]
FIG. 6 shows the
[0047]
The detection that the normal pattern determination has been repeated a plurality of times may be performed by another circuit configuration such as a counter circuit configuration.
[0048]
(Embodiment 4)
FIG. 7 shows the configuration of the digital output unit of the present embodiment. 5 is different from FIG. 5 in that the one-
[0049]
In the case of the third embodiment, the same pattern data output and its pattern determination are repeated, whereas in the present embodiment, different pattern data outputs and different pattern determinations are performed, so that the protection operation has higher reliability. And unnecessary trips can be reliably prevented.
[0050]
FIG. 8 shows the pattern determination circuit 12.M, 12FDThe following shows a specific configuration. 6 is different from FIG. 6 in that the expected patterns generated by the
[0051]
The AND
[0052]
(Embodiment 5)
In the first to fourth embodiments, the
[0053]
The prevention of this erroneous trip is based on the precondition that the output pattern of the digital output circuit is different from the pattern set by the pattern determination circuit. However, when the computer runs out of control and its program counter points to the program address of the protection output processing, and executes the protection output processing program to set predetermined pattern data in the digital output circuit, an erroneous trip output occurs.
[0054]
For example, as shown in FIG. 9, the one-
[0055]
The present embodiment solves the above-mentioned inconvenience, and sets the output processing of the main detection relay element or the output processing of the accident detection relay element as another task processing.
[0056]
FIG. 10 shows a task processing procedure of the computer according to the present embodiment, and shows a case of output processing of the main detection relay element. 9 is different from FIG. 9 in that the
[0057]
As described above, due to the double configuration of the task processing, even if one of the interrupt processing A is executed due to the runaway of the computer, the probability that the other interrupt processing C is subsequently executed will be 0 in probability. Become closer and erroneous trips can be reliably prevented.
[0058]
In addition, this embodiment further ensures prevention of erroneous trips by adopting a configuration in combination with the first to fourth embodiments.
[0059]
(Embodiment 6)
Conventionally, as shown in FIG. 11 (a), the protection operation (comparison with the settling value) of the main detection relay element or the accident detection relay element is performed by the
[0060]
When an error occurs in the information flag written to this one memory cell or when a memory failure occurs, the output processing PMOr PFDMay be executed. In particular, when the information flag has a one-bit configuration, it tends to occur with a very high probability due to a bit drop in the memory.
[0061]
The present embodiment solves the above-mentioned inconvenience, and performs a duplex process in which an information flag is not a bit unit but a code having a plurality of bits and is treated as a coded variable assigned to a plurality of memory cells. Output processing to a digital output circuit (DO) is performed based on these processing results.
[0062]
This example is shown in FIG. 11 (b). The operation output and the return output of the relay are codes composed of
[0063]
As a result, the occurrence of an error in the information flag or a malfunction due to a memory failure is stochastically close to 0, and an erroneous trip can be reliably prevented.
[0064]
In addition, this embodiment further ensures prevention of erroneous trips by combining the first to fifth embodiments.
[0065]
【The invention's effect】
As described above, according to the present invention, one computer, such as a one-chip computer, that executes the duplication protection processing sets the protection output in a digital output circuit with coded pattern data, and outputs the digital output as an external circuit of the computer. A pattern determination circuit that obtains a trip output of the circuit breaker when it is determined that the pattern data output from the circuit is a predetermined pattern is provided, which causes inconvenience due to hardware or software failure in a one-chip computer or the like. This has the effect of reliably preventing the protection operation.
[0066]
Furthermore, the present invention provides a dual task processing that assigns task processing by the main detection relay element or the accident detection relay element to different task processing, and furthermore, encodes the output processing of the task processing result to form a plurality of memory cells. Output to the computer, it is possible to more reliably prevent an undesired protection operation due to a hardware or software abnormality on the computer side.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a digital output unit according to a first embodiment of the present invention.
FIG. 2 is a specific configuration example of a pattern determination circuit according to the first embodiment.
FIG. 3 is a configuration diagram of a digital output unit according to a second embodiment of the present invention.
FIG. 4 is a specific configuration example of a pattern determination circuit according to a second embodiment.
FIG. 5 is a configuration diagram of a digital output unit according to a third embodiment of the present invention.
FIG. 6 is a specific configuration example of a pattern determination circuit according to a third embodiment.
FIG. 7 is a configuration diagram of a digital output unit according to a fourth embodiment of the present invention.
FIG. 8 is a specific configuration example of a pattern determination circuit according to a fourth embodiment.
FIG. 9 is an exemplary task processing procedure of a computer.
FIG. 10 is an exemplary task processing procedure of a computer according to the fifth embodiment of the present invention.
FIG. 11 is an example of a memory setting of an output processing code according to the sixth embodiment of the present invention.
FIG. 12 is a configuration example of a digital protection relay.
FIG. 13 shows an example of a duplex configuration of a digital protection relay.
[Explanation of symbols]
11 One-chip computer
12M, 12FD... Pattern judgment circuit
13. Trip output circuit
11A, 11B ... Digital output circuit
11C CPU
21 ... Decoder
22, 24 ... Comparator
23, 25 ... pattern generator
Claims (7)
前記コンピュータは、主検出リレー要素と事故検出リレー要素による保護出力をコード化したパターンデータでディジタル出力回路にセットする手段を設け、
前記コンピュータの外付け回路として設けられ、前記ディジタル出力回路から出力されるパターンデータが予め定めたパターンであることを判定できたときにしゃ断器のトリップ出力を得るパターン判定回路を設けたことを特徴とするディジタル形保護継電装置。In a digital protection relay device in which one computer executes dual protection processing of a main detection relay element and an accident detection relay element and obtains a trip output of a circuit breaker when protection output signals of both relay elements are simultaneously established,
The computer has means for setting a protection output by the main detection relay element and the accident detection relay element to a digital output circuit with coded pattern data,
A pattern determination circuit is provided as an external circuit of the computer, and obtains a trip output of a circuit breaker when it is determined that the pattern data output from the digital output circuit is a predetermined pattern. Digital protection relay.
前記パターン判定回路は、主検出リレー要素と事故検出リレー要素別に設けられ、前記ディジタル出力回路から切換えて出力されるパターンデータとリレー要素別のパターンとを比較してその一致/不一致を個々に判定し、一致するときにそれぞれトリップ出力信号を得る構成にしたことを特徴とする請求項1に記載のディジタル形保護継電装置。The computer includes means for switching protection outputs of the main detection relay element and the accident detection relay element from one digital output circuit to different pattern data and outputting the same.
The pattern determination circuit is provided for each of the main detection relay element and the fault detection relay element, and compares pattern data switched and output from the digital output circuit with a pattern for each relay element to individually determine a match / mismatch thereof. 2. The digital protection relay device according to claim 1, wherein a trip output signal is obtained when the values match.
前記パターン判定回路は、主検出リレー要素と事故検出リレー要素別に設けられ、前記2つのディジタル出力回路からそれぞれ出力されるパターンデータとリレー要素別のパターンとを比較してその一致/不一致を個々に判定し、一致するときにそれぞれトリップ出力信号を得る構成にしたことを特徴とする請求項1に記載のディジタル形保護継電装置。The computer is provided with means for individually outputting the protection outputs of the main detection relay element and the accident detection relay element from two digital output circuits as different pattern data,
The pattern determination circuit is provided for each of the main detection relay element and the accident detection relay element, compares pattern data output from the two digital output circuits with a pattern for each relay element, and individually determines a match / mismatch. 2. The digital protection relay device according to claim 1, wherein a trip output signal is obtained when the judgment is made and when they coincide with each other.
前記パターン判定回路は、主検出リレー要素と事故検出リレー要素別に設けられ、前記2つのディジタル出力回路からそれぞれ連続して出力されるパターンデータとリレー要素別のパターンとを複数回比較してその一致/不一致を個々に判定し、複数回連続して一致するときにそれぞれトリップ出力信号を得る構成にしたことを特徴とする請求項1に記載のディジタル形保護継電装置。The computer includes means for individually and continuously outputting the protection outputs of the main detection relay element and the accident detection relay element from the two digital output circuits with different pattern data,
The pattern determination circuit is provided for each of a main detection relay element and an accident detection relay element, and compares pattern data output continuously from the two digital output circuits with a pattern for each relay element a plurality of times to determine a match. 2. The digital protection relay device according to claim 1, wherein a discrepancy is determined individually, and a trip output signal is obtained when a plurality of matches are made consecutively.
前記パターン判定回路は、主検出リレー要素と事故検出リレー要素別に設けられ、前記2つのディジタル出力回路からそれぞれ連続してかつ異なるパターンデータに切換えて出力されるパターンデータとリレー要素別でかつ異なるパターンに切換えたパターンとを複数回比較してその一致/不一致を個々に判定し、複数回連続して一致するときにそれぞれトリップ出力信号を得る構成にしたことを特徴とする請求項1に記載のディジタル形保護継電装置。The computer is provided with means for setting the protection outputs of the main detection relay element and the accident detection relay element to different pattern data from each other and switching the two digital output circuits to continuously and differently output different pattern data,
The pattern judging circuit is provided for each of a main detection relay element and an accident detection relay element. The pattern data outputted from the two digital output circuits by successively switching to different pattern data and the different pattern for each relay element. 2. The configuration according to claim 1, wherein the pattern switched to the above is compared a plurality of times to determine the match / mismatch individually, and a trip output signal is obtained when a match is made a plurality of times continuously. Digital protection relay.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003124912A JP3772854B2 (en) | 2003-04-30 | 2003-04-30 | Digital protective relay device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003124912A JP3772854B2 (en) | 2003-04-30 | 2003-04-30 | Digital protective relay device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004336830A true JP2004336830A (en) | 2004-11-25 |
JP3772854B2 JP3772854B2 (en) | 2006-05-10 |
Family
ID=33502322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003124912A Expired - Fee Related JP3772854B2 (en) | 2003-04-30 | 2003-04-30 | Digital protective relay device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3772854B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006254531A (en) * | 2005-03-08 | 2006-09-21 | Chugoku Electric Power Co Inc:The | Switch sub-station |
JP2011188699A (en) * | 2010-03-11 | 2011-09-22 | Nissin Electric Co Ltd | Contact output circuit |
KR101327575B1 (en) | 2012-07-13 | 2013-11-12 | 엘에스산전 주식회사 | Digital protection relay and method for preventing mal-operation thereof |
CN113258546A (en) * | 2021-07-01 | 2021-08-13 | 南方电网数字电网研究院有限公司 | Chip-level software and hardware cooperative relay protection device |
-
2003
- 2003-04-30 JP JP2003124912A patent/JP3772854B2/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006254531A (en) * | 2005-03-08 | 2006-09-21 | Chugoku Electric Power Co Inc:The | Switch sub-station |
JP4570486B2 (en) * | 2005-03-08 | 2010-10-27 | 中国電力株式会社 | Switch slave station |
JP2011188699A (en) * | 2010-03-11 | 2011-09-22 | Nissin Electric Co Ltd | Contact output circuit |
KR101327575B1 (en) | 2012-07-13 | 2013-11-12 | 엘에스산전 주식회사 | Digital protection relay and method for preventing mal-operation thereof |
CN113258546A (en) * | 2021-07-01 | 2021-08-13 | 南方电网数字电网研究院有限公司 | Chip-level software and hardware cooperative relay protection device |
CN113258546B (en) * | 2021-07-01 | 2021-10-22 | 南方电网数字电网研究院有限公司 | Chip-level software and hardware cooperative relay protection device |
WO2023273404A1 (en) * | 2021-07-01 | 2023-01-05 | 南方电网数字电网研究院有限公司 | Chip-level software/hardware co-operative relay protection apparatus |
US11973338B2 (en) | 2021-07-01 | 2024-04-30 | Digital Grid Res. Inst., China Southern Pwr. Grid | Chip-level software and hardware cooperative relay protection device |
Also Published As
Publication number | Publication date |
---|---|
JP3772854B2 (en) | 2006-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3229070B2 (en) | Majority circuit and control unit and majority integrated semiconductor circuit | |
US20170365992A1 (en) | Triple redundant digital protective relay and operating method therefor | |
JP2011145831A (en) | Safety output device | |
RU2679754C1 (en) | Relay object controller for railway automation and teleautomatic, method for safe determination of relay condition, method for safe control of relay, method for testing relay winding | |
JP2004336830A (en) | Digital protection relay | |
JPH04208023A (en) | Digital protective relay device | |
JP4582047B2 (en) | Digital protection controller | |
KR101631631B1 (en) | Method for failure check and recovery of Protective relay | |
JP6973877B2 (en) | Basic logic element, semiconductor device equipped with it, output control method and control program of basic logic element | |
US20100295571A1 (en) | Device and Method for Configuring a Semiconductor Circuit | |
JPH10133900A (en) | Redundant system | |
JP2011113399A (en) | Computer and protection controller | |
KR100837597B1 (en) | Diagnostic circuit of hot-standby sparing equipment of train signal system | |
JP3306602B2 (en) | Digital protection control method | |
JP3733938B2 (en) | Redundant system | |
JP6548449B2 (en) | Operation test system of protective relay device | |
JP2004328886A (en) | Automatic monitoring circuit | |
KR102673587B1 (en) | System and Method for preliminary integrated control monitoring to relieve vulnerability of digital substation | |
JP5725585B2 (en) | Low-voltage disconnection detector, error detector, low-voltage safety control device, brown-out detection method, and brown-out self-recovery method | |
JP5495182B2 (en) | Contact output circuit | |
JPH09219927A (en) | Pt voltage switch circuit and trip element circuit | |
JPH01196919A (en) | Monitor circuit for analog/digital converter | |
CN111338896B (en) | State machine state monitoring processing method and system based on FPGA | |
JPH0833183A (en) | Digital protection controller | |
JP2001268774A (en) | Protective relay |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20030507 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050801 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051215 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3772854 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120224 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130224 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140224 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |