JP2004335871A

JP2004335871A - Integrated circuit, method for testing the same and liquid crystal driving device

Info

Publication number: JP2004335871A
Application number: JP2003131875A
Authority: JP
Inventors: Masashi Katsuya; 昌史勝谷
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-05-09
Filing date: 2003-05-09
Publication date: 2004-11-25

Abstract

<P>PROBLEM TO BE SOLVED: To execute an accurate test by providing a liquid crystal driving device 31 equipped with a discharging resistance 41 for discharging the residual charge of a boosting circuit 40 in a chip, since an after-image is displayed when a power is turned off, wherein the discharging resistance 41 is non-controlled for control or the simplification of the circuit. <P>SOLUTION: At first, a boosting circuit 40 and a discharging resistance 41 are electrically separated so that a chip can be prepared in order to perform an accurate test. Then, an external terminal 52 is arranged for the discharging resistance 41 independently of an external power supply terminal 51 for the boosting circuit 40, and the both terminals 51 and 52 are connected by wiring on a TCP, or connected by wire-bonding in packaging posterior to the test so that a normal operation can be realized. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶駆動用の集積回路などで好適に実施される集積回路の試験方法に関し、またその試験に適応した集積回路および液晶駆動装置に関する。
【０００２】
【従来の技術】
図７は、従来の一般的な液晶駆動装置１を含む液晶表示装置２の電気的構成を示すブロック図である。マイクロコンピュータやデジタル信号処理回路などで実現されるＭＰＵ３は、画像処理等を行い、バスライン４を介して、前記液晶駆動装置１に、各種制御信号や表示データ等を出力する。前記液晶駆動装置１は、それに応答して、ＬＣＤパネル５を表示駆動する。具体的には、前記表示データは表示データＲＡＭ６へ蓄積され、そのデータに応じて、液晶駆動電圧選択信号が作成される。液晶駆動出力部７は、その液晶駆動電圧選択信号に応じて、液晶駆動電圧発生回路８からの液晶駆動電圧、たとえばＶ０〜Ｖ４を選択して駆動信号を作成し、前記ＬＣＤパネル５へ与えることで、前記表示駆動を行う。
【０００３】
この液晶駆動装置１内の各回路は、コントロールロッジック９によって動作制御されており、これらのコントロールロッジック９や前記表示データＲＡＭ６などは、外部から給電される比較的低い該液晶駆動装置１の電源電圧ＶＤＤ（例えば、５Ｖ）によって動作する。しかしながら、実際に前記ＬＣＤパネル５を駆動する駆動信号のレベルは高く、前記液晶駆動電圧Ｖ０〜Ｖ４を発生する液晶駆動電圧発生回路８や液晶駆動出力部７へは、チャージポンプなどで実現される昇圧回路１０において、前記電源電圧ＶＤＤが最大液晶駆動電圧ＶＥＥに昇圧された後、与えられる。
【０００４】
このような液晶表示装置２において、液晶表示オフ（電源オフ）時に、チップ内の昇圧回路１０に電荷が残存していると、オフされた後もしばらくの間液晶の一部が完全に消灯せず、残像が表示されてしまうという問題がある。これは、ＭＰＵ３からの表示制御信号がすぐにオフしても、該液晶駆動装置１およびＬＣＤパネル５の画素容量や電極容量によって、最大液晶駆動電圧ＶＥＥがすぐにＧＮＤレベルにならず、自然放電によってＧＮＤレベルに低下するまでに数秒間経過するからである。
【０００５】
そこで、このような問題を解決することができる従来技術として、特開平４−３５２１８８号公報や、特開平７−４４１３４号公報が提案された。これらの従来技術では、図８の液晶駆動装置１１で示すように、前記昇圧回路１０に関連して、制御トランジスタや放電抵抗などから成り、放電手段である電荷放電回路１３を設け、コントロールロッジック１９からの制御信号によって、前記液晶表示オフ（電源オフ）時にのみ該電荷放電回路１３が有効になり、前記昇圧回路１０の最大液晶駆動電圧ＶＥＥを降圧することで、対策している。図８において、図７の構成に対応する部分には、同一の参照符号を付して、その説明を省略する。
【０００６】
また、図９は、もう１つの対策手法を示すものであり、この液晶駆動装置２１では、前記昇圧回路１０の出力側に非制御の放電抵抗２３のみを設け、放電手段を非常に簡略な構成で実現している。このような構成は、放電抵抗２３が常時接続されていても、昇圧に問題がない場合、制御や回路の簡略化のために、広く採用される。
【０００７】
すなわち、前記液晶駆動装置１１のように、コントロールロッジック１９などの制御系を設け、それからの制御信号によって、電源のオフ時にスイッチ等をオンし、放電抵抗２３を接続するのは、技術的には容易に実現することができる。しかしながら、このような部品のコストはできるだけ削減することが望ましく、制御系を設ければそれだけコストがかかることになる。また、テスト時にスイッチ制御を行うのにも時間が必要である。前記テスト時間としては、数μｓｅｃとわずかであるが、テストコスト削減のためには、その数μｓｅｃの時短も必要である。
【０００８】
また、電源オフのタイミングを、どう検知するか等も問題になる。さらにまた、前記コントロールロッジック１９などのコントローラを内蔵した液晶ドライバの場合、表示のオン／オフコマンドが存在するので、オフコマンド実行時にスイッチ制御を行えば問題ないのに対して、コントローラを内蔵しない液晶ドライバの場合、電源オフの際にスイッチを制御するように指定する必要があり、液晶ドライバ単体での販売時に不利になる。
【０００９】
一方、ＩＣやＬＳＩ等の半導体の故障率は、一般に図１０に示すようなバスタブカーブ（ＢａｔｈＴｕｂＣｕｒｖｅ）になる。すなわち、動作開始初期は製造時の欠陥などの為、故障率が高く、その後、弱い部品がなくなって故障率は減少し、やがて偶発的な故障だけが一定の割合で残るような期間を経て、最後には寿命がきて故障率が再び増加する。
【００１０】
そこで、動作開始初期の故障（初期不良）が起こるデバイスをスクリーニングして出荷しないようにすれば、市場での不良率は低下し、品質が向上する。その初期不良のスクリーニングを目的として、高温での動作を行うバーンイン試験や、電圧や温度によるストレスを加えるストレス試験等で加速試験を行ない、微小欠陥を加速し、スクリーニングが行なわれている。
【００１１】
前記スクリーニングは、ウエハ状態や、アセンブリ後にも行うことができるが、より前工程にて行う方がコスト的に有利であり、また実装パッケージによっては高温でのバーンインができない場合があり、さらにまたダイシング後のチップ状態で出荷される場合もあることから、前記アセンブリ後よりも、ウエハ状態で電圧によるストレスを加えることで行われることが多い。そして、前記電圧のストレスは、印加電圧で時間を加速するので、印加する電圧値、印加時間は厳密に管理する必要がある。
【００１２】
【特許文献１】
特開平４−３５２１８８号公報（公開日：平成４年１２月７日）
【００１３】
【特許文献２】
特開平７−４４１３４号公報（公開日：平成７年２月１４日）
【００１４】
【発明が解決しようとする課題】
ところが、ストレス電圧の印加にあたって、前記図８で示す液晶駆動装置１１では、前記コントロールロッジック１９からの制御信号によって、前記電荷放電回路１３を前記昇圧回路１０から切離すことができるが、前記図９で示す液晶駆動装置２１では、図１１で示すように、放電抵抗２３が常時接続されたままであるので、印加電圧値の前記厳密な管理は困難である。
【００１５】
なぜならば、ストレス電圧の印加時には、外部電源端子（ＰＡＤ）から電圧を与える状態に設定を行う（昇圧回路１０の昇圧動作は停止されるとともに、その出力はハイインピーダンスとなる）。この状態にて、前記外部電源端子（ＰＡＤ）から、通常電圧より高電圧である前記ストレス電圧が、規定の時間、前記液晶駆動電圧発生回路８から液晶駆動出力部７へ与えられるが、常時接続されている前記放電抵抗２３によって、降圧されてしまうからである。
【００１６】
さらに、前記放電抵抗２３の影響は、デバイス毎に常に同じとは限らず、生産バラツキ等によって変化する。したがって、デバイス毎に前記ストレス電圧が異なる可能性が出てくる。これに対して、前述のようにストレス電圧は、電圧値を厳密に管理する必要があり、このように所望の電圧が正確に回路へ印加されない状態で、尚且つ測定デバイス毎に印加電圧が変化する状態では、十分なスクリーニングを行うことができず、市場での故障発生率を十分に低減できないという問題がある。
【００１７】
なお、外部電源端子（ＰＡＤ）は、液晶駆動装置１，１１，２１の電源である。したがって、通常、昇圧回路１０によってロジック駆動電圧ＶＤＤから作成された電圧を外部へ出力して他のデバイスへ供給したり、また前記チャージポンプ動作の平滑用に使用する外付けコンデンサを接続したり、昇圧回路１０に代わって、外部から電源電圧を入力するためなどに設けられている。また、外部へ出力する必要がない場合でも、上述のようにテスト時に電圧の供給が必要な為、テスト用のＰＡＤとして設けられている。
【００１８】
本発明の目的は、制御や回路の簡略化のために前記放電手段が非制御となっていても、放電手段が試験の障害とならないようにして、正確な試験を行うことができる集積回路の試験方法ならびに集積回路および液晶駆動装置を提供することである。
【００１９】
【課題を解決するための手段】
本発明の集積回路の試験方法は、電源オフ時に、チップ内の電源回路に残存する電荷を放電するための放電手段を有し、試験時には、前記電源回路を停止させ、外部電源端子からの給電によって試験を行うようにした集積回路の試験方法において、チップ作成時には、前記電源回路と放電手段とを電気的に分離して形成しておき、試験後に、前記電源回路に放電手段を有効に接続することを特徴とする。
【００２０】
上記の構成によれば、液晶駆動用の集積回路などのように、電源オフ時に、チップ内の電源回路に電荷が残存していると不具合（たとえば、前記液晶駆動装置の場合、残像が表示されてしまう）を生じるので、その残存電荷を放電する放電手段を設けるようにした集積回路の試験を行うにあたって、制御や回路の簡略化のために前記放電手段が非制御となっているものでは、該放電手段が前記電源回路に常時接続されてしまい、試験時に前記電源回路を停止させ、外部電源端子からの給電によって高電圧を印加するなどの試験を行おうとしても、印加電圧にバラツキが生じるなど、試験の障害となる。
【００２１】
そこで本発明では、前記電源回路と放電手段とを電気的に分離してチップを作成することで、前記障害が発生しないようにし、試験後に、両者を有効に接続する。
【００２２】
したがって、制御や回路の簡略化のために前記放電手段が非制御となっていても、該放電手段が試験の障害とならないようにして、正確な試験を行うことができる。
【００２３】
また、本発明の集積回路の試験方法は、前記試験後における電源回路への放電手段の有効な接続を、前記放電手段に接続され、前記電源回路と電気的に分離された端子を設け、該端子と前記外部電源端子とを、パッケージングによって接続することで実現することを特徴とする。
【００２４】
上記の構成によれば、前記放電手段に接続された端子（ＰＡＤ）を設け、外付けコンデンサを接続したり、チップ外部へ給電したり、試験のための前記高電圧を給電するなどのために設けられている外部電源端子（ＰＡＤ）と、前記放電手段に接続された端子（ＰＡＤ）とをパッケージングによって接続する。その接続は、２つのＰＡＤを相互に隣接して形成しておき、ＴＣＰ上の配線によって接続したり、ワイヤボンディングによって接続したりすることで、実現することができる。こうして、前記接続を、具体的に行うことができる。
【００２５】
さらにまた、本発明の集積回路の試験方法は、前記試験後における電源回路への放電手段の有効な接続を、チップ内の素子の不可逆変化によって実現することを特徴とする。
【００２６】
上記の構成によれば、たとえば放電抵抗に直列に接続したＮ型のトランジスタのベースをプルアップ抵抗を介して電源に接続するとともに、前記ベースをヒューズを介して接地（プルダウン）しておき、外部電源端子に高電圧を印加することで前記ヒューズを溶断し、プルアップを有効にして前記トランジスタをオンさせることで前記接続を実現することができ、また高電圧を印加することで導通するアンチヒューズを前記放電抵抗に直列に接続し、前記高電圧の印加で、このアンチヒューズを導通させることで前記接続を実現することができる。こうして、前記接続を、具体的に行うことができる。
【００２７】
また、本発明の集積回路の試験方法は、前記試験後における電源回路への放電手段の有効な接続を、追加加工によって実現することを特徴とする。
【００２８】
上記の構成によれば、たとえば放電抵抗に直列に接続したＮ型のトランジスタのベースをプルアップ抵抗を介して電源に接続するとともに、前記ベースをヒューズを介して接地（プルダウン）しておき、レーザ照射によって前記ヒューズを溶断することでプルアップを有効にし、前記トランジスタをオンさせることで前記接続を実現することができる。こうして、前記接続を、具体的に行うことができる。
【００２９】
さらにまた、本発明の集積回路は、電源オフ時に、チップ内の電源回路に残存する電荷を放電するための放電手段を有し、試験時には、前記電源回路が停止され、外部電源端子からの給電によって試験が行われるようにした集積回路において、前記放電手段のために設けられ、前記電源回路と電気的に分離されている前記放電手段用の端子を含むことを特徴とする。
【００３０】
上記の構成によれば、液晶駆動用の集積回路などのように、電源オフ時に、チップ内の電源回路に電荷が残存していると不具合（たとえば、前記液晶駆動装置の場合、残像が表示されてしまう）を生じるので、その残存電荷を放電する放電手段を設けるようにした集積回路において、試験を行うにあたって、制御や回路の簡略化のために前記放電手段が非制御となっているものでは、該放電手段が前記電源回路に常時接続されてしまい、試験時に前記電源回路を停止させ、外部電源端子からの給電によって高電圧を印加するなどの試験を行おうとしても、印加電圧にバラツキが生じるなど、試験の障害となる。
【００３１】
そこで本発明では、前記放電手段のためには、前記電源回路と電気的に分離されている放電手段用の端子を設け、試験時には前記電源回路と放電手段とを電気的に分離して前記障害が発生しないようにする。そして、試験後のパッケージングや実装によって、前記外部電源端子と前記放電手段用の端子とが基板などの配線パターンを介して、前記電源回路に前記放電手段を電気的に接続できる。
【００３２】
具体的には、外付けコンデンサを接続したり、チップ外部へ給電したり、試験のための前記高電圧を給電するなどのために設けられている外部電源端子（ＰＡＤ）と、前記放電手段に接続された端子（ＰＡＤ）とを相互に隣接して形成しておき、ＴＣＰや基板上の配線によって接続したり、ワイヤボンディングによって接続したりする。
【００３３】
したがって、制御や回路の簡略化のために前記放電手段が非制御となっていても、該放電手段が試験の障害とならないようにして、正確な試験を行うことができる。
【００３４】
また、本発明の集積回路は、電源オフ時に、チップ内の電源回路に残存する電荷を放電するための放電手段を有し、試験時には、前記電源回路が停止され、外部電源端子からの給電によって試験が行われるようにした集積回路において、前記放電手段のために設けられ、前記電源回路と電気的に分離されている前記放電手段用の端子と、試験後のパッケージング時に、前記外部電源端子と前記放電手段用の端子とを短絡することで、前記電源回路に前記放電手段を電気的に接続する短絡手段とを含むことを特徴とする。
【００３５】
上記の構成によれば、液晶駆動用の集積回路などのように、電源オフ時に、チップ内の電源回路に電荷が残存していると不具合（たとえば、前記液晶駆動装置の場合、残像が表示されてしまう）を生じるので、その残存電荷を放電する放電手段を設けるようにした集積回路において、試験を行うにあたって、制御や回路の簡略化のために前記放電手段が非制御となっているものでは、該放電手段が前記電源回路に常時接続されてしまい、試験時に前記電源回路を停止させ、外部電源端子からの給電によって高電圧を印加するなどの試験を行おうとしても、印加電圧にバラツキが生じるなど、試験の障害となる。
【００３６】
そこで本発明では、前記放電手段のためには、前記電源回路と電気的に分離されている放電手段用の端子を設け、試験時には前記電源回路と放電手段とを電気的に分離して前記障害が発生しないようにし、試験後のパッケージング時に、短絡手段によって、前記外部電源端子と前記放電手段用の端子とを短絡することで、前記電源回路に前記放電手段を電気的に接続する。
【００３７】
具体的には、外付けコンデンサを接続したり、チップ外部へ給電したり、試験のための前記高電圧を給電するなどのために設けられている外部電源端子（ＰＡＤ）と、前記放電手段に接続された端子（ＰＡＤ）とを相互に隣接して形成しておき、ＴＣＰ上の配線によって接続したり、ワイヤボンディングによって接続したりする。
【００３８】
したがって、制御や回路の簡略化のために前記放電手段が非制御となっていても、該放電手段が試験の障害とならないようにして、正確な試験を行うことができる。
【００３９】
さらにまた、本発明の集積回路では、前記短絡手段は、ＴＣＰ上の配線であることを特徴とする。
【００４０】
上記の構成によれば、前記短絡手段を具体的に構成することができる。
【００４１】
また、本発明の集積回路は、電源オフ時に、チップ内の電源回路に残存する電荷を放電するための放電手段を有し、試験時には、前記電源回路が停止され、外部電源端子からの給電によって試験が行われるようにした集積回路において、試験時には、前記放電手段と電源回路との間の接続を無効にしており、試験後の前記外部電源端子への予め定める印加電圧によって不可逆変化を生じ、前記電源回路への前記放電手段の接続を有効にする短絡手段を含むことを特徴とする。
【００４２】
上記の構成によれば、液晶駆動用の集積回路などのように、電源オフ時に、チップ内の電源回路に電荷が残存していると不具合（たとえば、前記液晶駆動装置の場合、残像が表示されてしまう）を生じるので、その残存電荷を放電する放電手段を設けるようにした集積回路において、試験を行うにあたって、制御や回路の簡略化のために前記放電手段が非制御となっているものでは、該放電手段が前記電源回路に常時接続されてしまい、試験時に前記電源回路を停止させ、外部電源端子からの給電によって高電圧を印加するなどの試験を行おうとしても、印加電圧にバラツキが生じるなど、試験の障害となる。
【００４３】
そこで本発明では、前記放電手段に関連して短絡手段を設け、その短絡手段が、試験時には、前記放電手段と電源回路との間の接続を無効にしており、試験後の前記外部電源端子への予め定める印加電圧によって不可逆変化を生じ、前記電源回路への前記放電手段の接続を有効にする。
【００４４】
したがって、制御や回路の簡略化のために前記放電手段が非制御となっていても、該放電手段が試験の障害とならないようにして、正確な試験を行うことができる。
【００４５】
さらにまた、本発明の集積回路では、前記短絡手段は、前記放電手段と直列に接続され、該直列回路が前記電源回路から接地の間に挿入されており、前記短絡手段は前記外部電源端子への予め定める印加電圧によって、恒久的に導通することを特徴とする。
【００４６】
上記の構成によれば、前記短絡手段を具体的に構成することができる。
【００４７】
また、本発明の集積回路では、前記短絡手段は、前記放電抵抗と接地との間に直列に接続されるＮ型のトランジスタと、前記トランジスタのベースを前記電源回路に接続するプルアップ抵抗と、前記トランジスタのベースを接地するヒューズとを備えて構成され、前記外部電源端子に高電圧を印加することで前記ヒューズを溶断し、プルアップを有効にして前記トランジスタをオンさせることを特徴とする。
【００４８】
上記の構成によれば、前記短絡手段をより一層具体的に構成することができる。
【００４９】
さらにまた、本発明の集積回路では、前記短絡手段は、前記高電圧を印加することで導通するアンチヒューズであることを特徴とする。
【００５０】
上記の構成によれば、前記短絡手段をより一層具体的に構成することができる。
【００５１】
また、本発明の液晶駆動装置は、前記の集積回路を搭載することを特徴とする。
【００５２】
上記の構成によれば、放電手段を用いてチップ内の電源回路の残存電荷を解消し、残像表示を抑えることができるとともに、その放電手段による試験時の不具合の発生も防止することができる液晶駆動装置を実現することができる。
【００５３】
【発明の実施の形態】
本発明の実施の一形態について、図１〜図４に基づいて説明すれば、以下のとおりである。
【００５４】
図１は、本発明の実施の一形態の液晶駆動装置３１を含む液晶表示装置３２の電気的構成を示すブロック図である。マイクロコンピュータやデジタル信号処理回路などで実現されるＭＰＵ３３は、画像処理等を行い、バスライン３４を介して、前記液晶駆動装置３１に、各種制御信号や表示データ等を出力する。前記液晶駆動装置３１は、それに応答して、ＬＣＤパネル３５を表示駆動する。具体的には、前記表示データは表示データＲＡＭ３６へ蓄積され、そのデータに応じて、液晶駆動電圧選択信号が作成される。液晶駆動出力部３７は、その液晶駆動電圧選択信号に応じて、液晶駆動電圧発生回路３８からの液晶駆動電圧、たとえばＶ０〜Ｖ４を選択して駆動信号を作成し、前記ＬＣＤパネル３５へ与えることで、前記表示駆動を行う。
【００５５】
この液晶駆動装置１内の各回路は、コントロールロッジック３９によって動作制御されており、これらのコントロールロッジック３９や前記表示データＲＡＭ３６などは、外部から給電される比較的低い該液晶駆動装置３１の電源電圧ＶＤＤ（例えば、５Ｖ）によって動作する。しかしながら、実際に前記ＬＣＤパネル３５を駆動する駆動信号のレベルは高く、前記液晶駆動電圧Ｖ０〜Ｖ４を発生する液晶駆動電圧発生回路３８や液晶駆動出力部３７へは、チャージポンプなどで実現される昇圧回路４０において、前記電源電圧ＶＤＤが最大液晶駆動電圧ＶＥＥに昇圧された後、与えられる。
【００５６】
このような液晶表示装置３２において、液晶表示オフ（電源オフ）時に、チップ内の昇圧回路４０に電荷が残存していると、オフされた後もしばらくの間液晶の一部が完全に消灯せず、残像が表示されてしまうという問題があるので、前記昇圧回路４０の出力側に、非制御の放電抵抗４１が設けられている。こうして、昇圧に問題がない場合、制御や回路の簡略化のために放電抵抗４１を用いる構成は、前記図９および図１１で示す従来の液晶駆動装置２１と同様である。
【００５７】
注目すべきは、この液晶駆動装置３１では、前記昇圧回路４０のための外部電源端子（ＰＡＤ（Ａ））５１と電気的に分離して、前記放電抵抗４１のための外部端子（ＰＡＤ（Ｂ））５２を設け、これらの端子５１，５２が図１で示すように分離した状態で、前記外部電源端子（ＰＡＤ（Ａ））５１から高電圧を与えてテストを行い、その後のパッケージングによって、図２で示すように短絡手段５３によって、電気的に接続することである。
【００５８】
図３は、テスト時の外部端子５１〜５５付近の様子を示す図である。各外部端子５１〜５５（ＰＡＤ（Ａ）〜ＰＡＤ（Ｅ））は、チップ６０の表面に形成され、該液晶駆動装置３１が外部と信号をやり取りする接続端子である。液晶ドライバの場合、制御信号が入力される端子、液晶パネルを駆動する信号を出力する端子、電源の供給を受ける端子等ある。前記外部電源端子（ＰＡＤ（Ａ））５１は、前記最大液晶駆動電圧ＶＥＥの端子で、前記昇圧回路４０から他のチップへの給電端であるとともに、前記昇圧回路４０のチャージポンプ動作や、出力電圧（ＶＥＥ）平滑用等の外付けコンデンサを接続したり、テスト用の高電圧を給電するなどのために設けられている。前記外部端子（ＰＡＤ（Ｂ））５２は、前記放電抵抗４１のための外部端子であり、また残余の端子５３〜５５（ＰＡＤ（Ｃ）〜ＰＡＤ（Ｅ））は、この図３で示すように、ウエハでの良品テストを行う場合やストレステスト時、これらのＰＡＤへ、プローブカードと呼ばれる針６１，６３〜６５を立て、信号をやり取りするための外部端子である。
【００５９】
前述のように、ストレステスト時には、前記外部端子（ＰＡＤ（Ｂ））は針を立てずにオープン端子として扱うので、外部電源端子（ＰＡＤ（Ａ））５１と外部端子（ＰＡＤ（Ｂ））５２とは接続がなく、外部電源端子（ＰＡＤ（Ａ））５１に加えられたストレス電圧は、放電抵抗４１で降圧されることなく、前記最大液晶駆動電圧ＶＥＥのみとして使用される。なお、このストレステスト時には、昇圧回路４０はオフとなり、その出力段はハイインピーダンス化している。端子５３〜５５（ＰＡＤ（Ｃ）〜ＰＡＤ（Ｅ））へは、前述の各種制御信号であり、ＬＣＤパネル３５を駆動する他の信号１〜ｎが、それぞれ与えられる。
【００６０】
このようにして、制御や回路の簡略化のために前記放電抵抗４１が非制御となっていても、該放電抵抗４１がストレステストの障害とならないようにして、正確なテストを行うことができる。
【００６１】
一方、図４は、前記液晶駆動装置３１をパッケージへ実装した後の状態を示している。この図４の例では、テープ状のフィルムを使ったＩＣパッケージの１つであるＴＣＰ（ＴａｐｅＣａｒｒｉｅｒＰａｃｋａｇｅ）７０へ実装した場合を示している。前記端子５３〜５５（ＰＡＤ（Ｃ）〜ＰＡＤ（Ｅ））は、ＴＣＰ７０上の個別に対応した配線７３〜７５とそれぞれ接続され、信号１〜信号ｎが供給される。これに対して、前記外部電源端子（ＰＡＤ（Ａ））５１と外部端子（ＰＡＤ（Ｂ））５２とは、ＴＣＰ７０上の同一配線７１へ接続されるので、短絡状態となり、前記図９の従来回路と同等になる。しかしながら、ウエハ状態にてストレステストは終了しているので、実装状態でストレステストを行うことはなく、このように外部電源端子（ＰＡＤ（Ａ））５１と外部端子（ＰＡＤ（Ｂ））５２とが短絡し、電源に放電抵抗４１が接続されても問題はない。前記外付けコンデンサの接続がなかったり、前記他のチップへの給電がない場合は、この配線７１は、ダミー配線となる。
【００６２】
なお、図４では、前記外部電源端子（ＰＡＤ（Ａ））５１と外部端子（ＰＡＤ（Ｂ））５２との短絡手段５３として、ＴＣＰを使用した実装形態を示したが、その他の実装形態でも同様に、パッケージングによる接続を行うことができる。たとえば、ＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）では、液晶表示を行うガラス上へ形成する信号線によって前述の外部電源端子（ＰＡＤ（Ａ））５１と外部端子（ＰＡＤ（Ｂ））５２とを短絡することができる。また、液晶ドライバ単体でのパッケージングでは、ワイヤボンディングなどによる接続も行うことができる。
【００６３】
本発明の実施の他の形態について、図５に基づいて説明すれば、以下のとおりである。
【００６４】
図５は、本発明の実施の他の形態の液晶駆動装置８１を含む液晶表示装置８２の電気的構成を示すブロック図である。この液晶駆動装置８１は、前述の液晶駆動装置３１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、前述の液晶駆動装置３１がストレステスト後のパッケージングによって前記外部電源端子（ＰＡＤ（Ａ））５１に放電抵抗４１が接続されたのに対して、この液晶駆動装置８１では、前記外部端子（ＰＡＤ（Ｂ））５２を設けず、チップ内の素子の不可逆変化を利用して、または追加加工によって、接続することである。
【００６５】
このため、前記放電抵抗４１の一端は前記外部電源端子（ＰＡＤ（Ａ））５１、すなわち昇圧回路４０に接続され、他端はＮ型トランジスタ８３を介して接地される。前記トランジスタ８３のベースは、プルアップ抵抗８４を介して前記外部電源端子（ＰＡＤ（Ａ））５１、すなわち昇圧回路４０に接続されるとともに、ヒューズ８５を介して接地される。
【００６６】
したがって、ウエハテストおよびストレステスト時は、ヒューズ８５がつながっており、トランジスタ８３のゲートがＧＮＤレベルとなって該トランジスタ８３はオフし、放電抵抗４１は動作しない。これに対して、ウエハテスト後に、前記外部電源端子（ＰＡＤ（Ａ））５１から、予め定める通常よりも高い電圧を印加して、ヒューズ８５を溶断することで、トランジスタ８３のゲートはプルアップ抵抗８４の働きによってＶＥＥレベルとなり、これによって該トランジスタ８３がオンし、放電抵抗４１が動作するようになる。ストレステスト後は、放電抵抗４１のオン／オフ制御は必要としないので、このようにヒューズ８５の不可逆変化を利用して、放電抵抗４１を接続することができる。
【００６７】
こうして、外部からトリガを受けるまでは導通状態であり、外部からのトリガによって永久的に非導通状態になる素子であるヒューズ８５を用いて、放電抵抗４１を活性化することができる。
【００６８】
前記予め定める電圧の印加によるヒューズ８５の溶断は、テスト工程の最後に行われるけれども、その電圧の印加を行わず、通常通りテスト工程を終了した後に、前記ヒューズ８５へレーザ照射する追加加工を行って、ヒューズ８５を溶断するようにしてもよい。なお、レーザ照射の場合は、ヒューズ８５に限らず、前記プルアップ抵抗８４よりも充分抵抗値が小さいプルダウン抵抗や、短絡配線などに置替えられてもよい。
【００６９】
本発明の実施のさらに他の形態について、図６に基づいて説明すれば、以下のとおりである。
【００７０】
図６は、本発明の実施のさらに他の形態の液晶駆動装置９１を含む液晶表示装置９２の電気的構成を示すブロック図である。この液晶駆動装置９１は、前述の液晶駆動装置８１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、この液晶駆動装置９１では、前記放電抵抗４１の一端を、アンチヒューズ（Ａｎｔｉ−Ｆｕｓｅ）９３を介して、前記外部電源端子（ＰＡＤ（Ａ））５１、すなわち昇圧回路４０に接続することである。このアンチヒューズ９３は、通常は絶縁状態にあり、高電圧を加えることで、短絡状態になるヒューズである。前記放電抵抗４１の他端は、直接接地される。
【００７１】
したがって、第１回目の高電圧すなわち、ストレステストの電圧を加えるときには、放電抵抗４１と前記外部電源端子（ＰＡＤ（Ａ））５１とは、アンチヒューズ９３が絶縁状態であるから、相互に電気的に分離した状態となっている。ストレステストとしてさらに高電圧を印加することによって、アンチヒューズ９３は低抵抗の短絡状態になり、放電抵抗４１は前記外部電源端子（ＰＡＤ（Ａ））５１に物理的に接続された状態となる。このアンチヒューズ９３の不可逆変化によって放電抵抗４１が物理的に接続されるので、ストレステスト後は該放電抵抗４１のオン／オフ制御は必要としない。
【００７２】
こうして、外部からトリガを受けるまでは非導通状態であり、外部からのトリガによって永久的に導通状態になる素子であるアンチヒューズ９３を用いて、放電抵抗４１を活性化することができる。また、ストレステスト電圧をトリガにしているので、追加加工もなく、簡単である。
【００７３】
本発明は、ＳＴＮ液晶用駆動回路、ＴＦＴ液晶用駆動回路に限らず、内部にオン／オフを制御しない放電手段を持った液晶駆動用集積回路に対して有効である。
【００７４】
本発明の集積回路は、内部電源回路に残存する電荷を放電するための非制御の放電手段と、前記内部電源回路からの給電に代えて外部から給電するための外部電源端子とを備えた集積回路において、前記放電手段と前記外部電源端子とを、電気的に非接続に構成したことを特徴とする。
【００７５】
また、本発明の集積回路は、前記外部電源端子とは電気的に分離され、前記放電手段と電気的に接続されてなる放電手段用端子を備えていることを特徴とする。
【００７６】
さらにまた、本発明の集積回路は、前記放電手段用端子と前記外部電源端子とを隣接配置したことを特徴とする。
【００７７】
また、本発明の集積回路は、内部電源回路に残存する電荷を放電するための非制御の放電手段と、前記内部電源回路からの給電に代えて外部から給電するための外部電源端子とを備えた集積回路において、外部からトリガを受けるまでは、前記内部電源回路と前記放電手段の電荷放出部との間の少なくとも一箇所を非導通状態として前記放電手段を不活性とする一方、外部からトリガを受けることによって前記非導通箇所を永久導通状態として前記放電手段を活性化する放電活性化手段を備えていることを特徴とする。
【００７８】
さらにまた、本発明の集積回路では、前記放電活性化手段は、前記内部電源回路と前記電荷放出部との間の少なくとも一箇所に設けられ、その制御端子がプルアップされているスイッチング素子と、前記制御端子と接地部との間に設けられ、トリガを受けるまでは導通状態であり、トリガとして所定値以上の電圧印加またはレーザ光を受けることで恒久的に非導通状態になる不可逆変化素子（ヒューズ）とを有することを特徴とする。
【００７９】
また、本発明の集積回路では、前記放電活性化手段は、前記内部電源回路と前記電荷放出部との間の少なくとも一箇所に設けられ、トリガを受けるまでは非導通状態であり、トリガとして所定値以上の電圧を印加することで恒久的に導通状態になる不可逆変化素子（アンチヒューズ）であることを特徴とする。
載の集積回路。
【００８０】
さらにまた、本発明の集積回路は、短絡手段によって前記放電手段用端子と前記外部電源端子とが電気的に接続されていることを特徴とする。
は３に）記載の集積回路。
【００８１】
また、本発明の集積回路は、前記放電活性化手段によって前記放電手段が活性化されていることを特徴とする。
【００８２】
さらにまた、本発明の液晶駆動装置は、前記の集積回路を用いたことを特徴とする。
【００８３】
さらにまた、本発明の集積回路の製造方法は、内部電源回路に残存する電荷を放電するための非制御の放電手段と、前記内部電源回路からの給電に代えて外部から給電するための外部電源端子とを備えた集積回路の製造方法であって、前記内部電源回路と前記放電手段とを電気的に分離した状態で、外部電源端子からの給電によって試験を実施し、その後に前記内部電源回路と前記放電手段とを電気的に接続することを特徴する。
【００８４】
また、本発明の集積回路の製造方法は、内部電源回路に残存する電荷を放電するための非制御の放電手段と、前記内部電源回路からの給電に代えて外部から給電するための外部電源端子とを備えた集積回路の製造方法であって、前記内部電源回路と前記放電手段の電荷放出部（接地部）との間の少なくとも一箇所を非導通状態として前記放電手段を不活性とした状態で、外部電源端子からの給電によって試験を実施し、その後に前記非導通箇所を永久導通状態として前記放電手段を活性化することを特徴する。
【００８５】
【発明の効果】
本発明の集積回路の試験方法は、以上のように、液晶駆動用の集積回路などのように、電源オフ時に、チップ内の電源回路に電荷が残存していると不具合（たとえば、前記液晶駆動装置の場合、残像が表示されてしまう）を生じるので、その残存電荷を放電する放電手段を設けるようにした集積回路の試験を行うにあたって、制御や回路の簡略化のために前記放電手段が非制御となっているものでは、該放電手段が前記電源回路に常時接続されてしまい、試験時に前記電源回路を停止させ、外部電源端子からの給電によって高電圧を印加するなどの試験を行おうとしても、印加電圧にバラツキが生じるなど、試験の障害となるので、前記電源回路と放電手段とを電気的に分離してチップを作成し、試験後に、両者を有効に接続する。
【００８６】
それゆえ、正確な試験を行うことができる。
【００８７】
また、本発明の集積回路の試験方法は、以上のように、前記試験後における電源回路への放電手段の有効な接続を、前記放電手段に接続され、前記電源回路と電気的に分離された端子を設け、該端子と前記外部電源端子とを、パッケージングによって接続することで実現する。
【００８８】
それゆえ、前記接続を、具体的に行うことができる。
【００８９】
さらにまた、本発明の集積回路の試験方法は、以上のように、前記試験後における電源回路への放電手段の有効な接続を、たとえば放電抵抗に直列に接続したＮ型のトランジスタのベースをプルアップ抵抗を介して電源に接続するとともに、前記ベースをヒューズを介して接地（プルダウン）しておき、外部電源端子に高電圧を印加することで前記ヒューズを溶断し、プルアップを有効にして前記トランジスタをオンさせるというような、チップ内の素子の不可逆変化によって実現する。
【００９０】
それゆえ、前記接続を、具体的に行うことができる。
【００９１】
また、本発明の集積回路の試験方法は、以上のように、前記試験後における電源回路への放電手段の有効な接続を、たとえば放電抵抗に直列に接続したＮ型のトランジスタのベースをプルアップ抵抗を介して電源に接続するとともに、前記ベースをヒューズを介して接地（プルダウン）しておき、レーザ照射によって前記ヒューズを溶断することでプルアップを有効にし、前記トランジスタをオンさせるというような、追加加工によって実現する。
【００９２】
それゆえ、前記接続を、具体的に行うことができる。
【００９３】
さらにまた、本発明の集積回路は、以上のように、液晶駆動用の集積回路などのように、電源オフ時に、チップ内の電源回路に電荷が残存していると不具合（たとえば、前記液晶駆動装置の場合、残像が表示されてしまう）を生じるので、その残存電荷を放電する放電手段を設けるようにした集積回路において、試験を行うにあたって、制御や回路の簡略化のために前記放電手段が非制御となっているものでは、該放電手段が前記電源回路に常時接続されてしまい、試験時に前記電源回路を停止させ、外部電源端子からの給電によって高電圧を印加するなどの試験を行おうとしても、印加電圧にバラツキが生じるなど、試験の障害となるので、前記放電手段のために、前記電源回路と電気的に分離されている放電手段用の端子を設け、試験時には前記電源回路と放電手段とを電気的に分離して前記障害が発生しないようにし、試験後のパッケージングや実装によって、前記外部電源端子と前記放電手段用の端子とが基板などの配線パターンを介して、前記電源回路に前記放電手段を電気的に接続できるようにする。
【００９４】
それゆえ、正確な試験を行うことができる。
【００９５】
また、本発明の集積回路は、以上のように、液晶駆動用の集積回路などのように、電源オフ時に、チップ内の電源回路に電荷が残存していると不具合（たとえば、前記液晶駆動装置の場合、残像が表示されてしまう）を生じるので、その残存電荷を放電する放電手段を設けるようにした集積回路において、試験を行うにあたって、制御や回路の簡略化のために前記放電手段が非制御となっているものでは、該放電手段が前記電源回路に常時接続されてしまい、試験時に前記電源回路を停止させ、外部電源端子からの給電によって高電圧を印加するなどの試験を行おうとしても、印加電圧にバラツキが生じるなど、試験の障害となるので、前記放電手段のために、前記電源回路と電気的に分離されている放電手段用の端子を設け、試験時には前記電源回路と放電手段とを電気的に分離して前記障害が発生しないようにし、試験後のパッケージング時に、短絡手段によって、前記外部電源端子と前記放電手段用の端子とを短絡することで、前記電源回路に前記放電手段を電気的に接続する。
【００９６】
それゆえ、正確な試験を行うことができる。
【００９７】
さらにまた、本発明の集積回路は、以上のように、前記短絡手段を、ＴＣＰ上の配線とする。
【００９８】
それゆえ、前記短絡手段を具体的に構成することができる。
【００９９】
また、本発明の集積回路は、以上のように、液晶駆動用の集積回路などのように、電源オフ時に、チップ内の電源回路に電荷が残存していると不具合（たとえば、前記液晶駆動装置の場合、残像が表示されてしまう）を生じるので、その残存電荷を放電する放電手段を設けるようにした集積回路において、試験を行うにあたって、制御や回路の簡略化のために前記放電手段が非制御となっているものでは、該放電手段が前記電源回路に常時接続されてしまい、試験時に前記電源回路を停止させ、外部電源端子からの給電によって高電圧を印加するなどの試験を行おうとしても、印加電圧にバラツキが生じるなど、試験の障害となるので、前記放電手段に関連して短絡手段を設け、その短絡手段が、試験時には、前記放電手段と電源回路との間の接続を無効にしており、試験後の前記外部電源端子への予め定める印加電圧によって不可逆変化を生じ、前記電源回路への前記放電手段の接続を有効にする。
【０１００】
それゆえ、正確な試験を行うことができる。
【０１０１】
さらにまた、本発明の集積回路は、以上のように、前記短絡手段を、前記放電手段と直列に接続され、前記直列回路が前記電源回路から接地の間に挿入されており、前記外部電源端子への予め定める印加電圧によって、恒久的に導通する手段で実現する。
【０１０２】
それゆえ、前記短絡手段を具体的に構成することができる。
【０１０３】
また、本発明の集積回路は、以上のように、前記短絡手段を、前記放電抵抗と接地との間に直列に接続されるＮ型のトランジスタと、前記トランジスタのベースを前記電源回路に接続するプルアップ抵抗と、前記トランジスタのベースを接地するヒューズとを備え、前記外部電源端子に高電圧を印加することで前記ヒューズを溶断し、プルアップを有効にして前記トランジスタをオンさせることで実現する。
【０１０４】
それゆえ、前記短絡手段をより一層具体的に構成することができる。
【０１０５】
さらにまた、本発明の集積回路は、以上のように、前記短絡手段を、前記高電圧を印加することで導通するアンチヒューズとする。
【０１０６】
それゆえ、前記短絡手段をより一層具体的に構成することができる。
【０１０７】
また、本発明の液晶駆動装置は、以上のように、前記の集積回路を搭載する。
【０１０８】
それゆえ、放電手段を用いてチップ内の電源回路の残存電荷を解消し、残像表示を抑えることができるとともに、その放電手段による試験時の不具合の発生も防止することができる液晶駆動装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態の液晶駆動装置を含む液晶表示装置の電気的構成を示すブロック図である。
【図２】図１で示す液晶駆動装置のテスト後の状態を示すブロック図である。
【図３】図１で示す液晶駆動装置のテスト時の外部端子付近の様子を示す図である。
【図４】図１で示す液晶駆動装置のパッケージ後の外部端子付近の様子を示す図である。
【図５】本発明の実施の他の形態の液晶駆動装置を含む液晶表示装置の電気的構成を示すブロック図である。
【図６】本発明の実施のさらに他の形態の液晶駆動装置を含む液晶表示装置の電気的構成を示すブロック図である。
【図７】従来の一般的な液晶駆動装置を含む液晶表示装置の電気的構成を示すブロック図である。
【図８】他の従来技術の液晶駆動装置を含む液晶表示装置の電気的構成を示すブロック図である。
【図９】さらに他の従来技術の液晶駆動装置を含む液晶表示装置の電気的構成を示すブロック図である。
【図１０】ストレステストの必要性を説明する故障率のグラフである。
【図１１】図９で示す液晶駆動装置のテスト時のブロック図である。
【符号の説明】
３１，８１，９１液晶駆動装置
３２，８２，９２液晶表示装置
３３ＭＰＵ
３４バスライン
３５ＬＣＤパネル
３６表示データＲＡＭ
３７液晶駆動出力部
３８液晶駆動電圧発生回路
３９コントロールロッジック
４０昇圧回路（電源回路）
４１放電抵抗（放電手段）
５１外部電源端子（ＰＡＤ（Ａ））
５２外部端子（ＰＡＤ（Ｂ））
５３短絡手段
５３〜５５外部端子（ＰＡＤ（Ｃ）〜ＰＡＤ（Ｅ））
６０チップ
６１，６３〜６５針
７０ＴＣＰ
７１配線（短絡手段）
７３〜７５配線
８３Ｎ型トランジスタ（短絡手段）
８４プルアップ抵抗（短絡手段）
８５ヒューズ（短絡手段）
９３アンチヒューズ（短絡手段）[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a test method of an integrated circuit suitably implemented in an integrated circuit for driving a liquid crystal and the like, and also relates to an integrated circuit and a liquid crystal driving device adapted to the test.
[0002]
[Prior art]
FIG. 7 is a block diagram showing an electrical configuration of a liquid crystal display device 2 including a conventional general liquid crystal driving device 1. As shown in FIG. The MPU 3 implemented by a microcomputer or a digital signal processing circuit performs image processing and the like, and outputs various control signals, display data, and the like to the liquid crystal driving device 1 via the bus line 4. The liquid crystal driving device 1 drives and displays the LCD panel 5 in response thereto. Specifically, the display data is stored in the display data RAM 6, and a liquid crystal drive voltage selection signal is created according to the data. The liquid crystal drive output section 7 selects a liquid crystal drive voltage, for example, V0 to V4, from the liquid crystal drive voltage generation circuit 8 in accordance with the liquid crystal drive voltage selection signal, creates a drive signal, and supplies the drive signal to the LCD panel 5. Then, the display drive is performed.
[0003]
The operation of each circuit in the liquid crystal driving device 1 is controlled by a control logic 9, and the control logic 9 and the display data RAM 6 are controlled by a relatively low power supply of the liquid crystal driving device 1 supplied from the outside. It operates with the power supply voltage VDD (for example, 5 V). However, the level of the driving signal for actually driving the LCD panel 5 is high, and the liquid crystal driving voltage generating circuit 8 for generating the liquid crystal driving voltages V0 to V4 and the liquid crystal driving output section 7 are realized by a charge pump or the like. In the booster circuit 10, the power supply voltage VDD is applied after being boosted to the maximum liquid crystal drive voltage VEE.
[0004]
In such a liquid crystal display device 2, when the charge remains in the booster circuit 10 in the chip when the liquid crystal display is turned off (power is turned off), a part of the liquid crystal is completely turned off for a while after being turned off. However, there is a problem that an afterimage is displayed. This is because even if the display control signal from the MPU 3 is immediately turned off, the maximum liquid crystal driving voltage VEE does not immediately reach the GND level due to the pixel capacitance and the electrode capacitance of the liquid crystal driving device 1 and the LCD panel 5, and the natural discharge occurs. This is because several seconds elapse before the voltage drops to the GND level.
[0005]
Therefore, Japanese Patent Application Laid-Open Nos. 4-352188 and 7-44134 have been proposed as conventional techniques capable of solving such a problem. In these prior arts, as shown by a liquid crystal driving device 11 in FIG. 8, a charge discharging circuit 13 which is composed of a control transistor and a discharging resistor and is a discharging means is provided in connection with the boosting circuit 10, and a control logic circuit is provided. The control signal from 19 enables the charge discharge circuit 13 only when the liquid crystal display is turned off (power is turned off), and measures are taken by lowering the maximum liquid crystal drive voltage VEE of the booster circuit 10. 8, portions corresponding to the configuration of FIG. 7 are denoted by the same reference numerals, and description thereof will be omitted.
[0006]
FIG. 9 shows another countermeasure method. In this liquid crystal driving device 21, only the non-controlled discharge resistor 23 is provided on the output side of the booster circuit 10, and the discharge means has a very simple configuration. Is realized. Such a configuration is widely used for control and simplification of the circuit when there is no problem in boosting even if the discharge resistor 23 is always connected.
[0007]
That is, it is technically necessary to provide a control system such as the control logic 19 as in the liquid crystal drive device 11 and to turn on a switch or the like when the power is turned off and to connect the discharge resistor 23 by a control signal from the control system. Can be easily realized. However, it is desirable to reduce the cost of such components as much as possible, and if a control system is provided, the cost will increase accordingly. Also, it takes time to perform switch control during the test. The test time is as short as several μsec, but a time reduction of several μsec is required to reduce the test cost.
[0008]
Another problem is how to detect the power-off timing. Furthermore, in the case of a liquid crystal driver having a built-in controller such as the control logic 19, there is a display on / off command. Therefore, there is no problem if switch control is performed when the off command is executed, but no controller is built in. In the case of a liquid crystal driver, it is necessary to specify to control the switch when the power is turned off, which is disadvantageous when the liquid crystal driver is sold alone.
[0009]
On the other hand, the failure rate of a semiconductor such as an IC or an LSI generally has a bathtub curve as shown in FIG. In other words, in the early stage of operation, the failure rate is high due to defects at the time of manufacturing, etc., and thereafter, the failure rate decreases due to the disappearance of weak parts, and after a period such that only accidental failures remain at a fixed rate, At the end of life, the failure rate increases again.
[0010]
Therefore, if a device in which a failure (initial failure) occurs at the beginning of operation is screened and not shipped, the failure rate in the market is reduced and the quality is improved. For the purpose of screening for the initial failure, an accelerated test is performed by a burn-in test for operating at a high temperature, a stress test for applying a stress by a voltage or a temperature, and the like, so that the fine defects are accelerated and the screening is performed.
[0011]
The screening can be performed in a wafer state or after assembly. However, it is more advantageous to perform the screening in a previous process in terms of cost, and depending on a mounting package, burn-in at a high temperature may not be performed. Since the chip may be shipped in a later chip state, the stress is often applied by applying a voltage stress in a wafer state rather than after the assembly. Since the voltage stress accelerates the time with the applied voltage, it is necessary to strictly control the applied voltage value and the applied time.
[0012]
[Patent Document 1]
JP-A-4-352188 (publication date: December 7, 1992)
[0013]
[Patent Document 2]
JP-A-7-44134 (publication date: February 14, 1995)
[0014]
[Problems to be solved by the invention]
However, in applying the stress voltage, in the liquid crystal driving device 11 shown in FIG. 8, the charge discharging circuit 13 can be separated from the boosting circuit 10 by the control signal from the control logic 19. In the liquid crystal driving device 21 shown in FIG. 9, as shown in FIG. 11, since the discharge resistor 23 is always connected, it is difficult to strictly control the applied voltage value.
[0015]
This is because, when the stress voltage is applied, the voltage is set to be applied from the external power supply terminal (PAD) (the boosting operation of the booster circuit 10 is stopped, and the output thereof becomes high impedance). In this state, the stress voltage, which is higher than the normal voltage, is supplied from the external power supply terminal (PAD) to the liquid crystal drive output unit 7 from the liquid crystal drive voltage generation circuit 8 for a specified time, but is always connected. This is because the voltage is reduced by the discharge resistor 23 that has been used.
[0016]
Further, the influence of the discharge resistor 23 is not always the same for each device, and changes due to production variations and the like. Therefore, there is a possibility that the stress voltage differs for each device. On the other hand, as described above, it is necessary to strictly control the voltage value of the stress voltage, and thus the applied voltage varies for each measuring device in a state where the desired voltage is not accurately applied to the circuit. In such a situation, there is a problem that a sufficient screening cannot be performed and a failure occurrence rate in the market cannot be sufficiently reduced.
[0017]
The external power supply terminal (PAD) is a power supply for the liquid crystal driving devices 1, 11, 21. Therefore, usually, the voltage generated from the logic drive voltage VDD by the booster circuit 10 is output to the outside and supplied to other devices, or an external capacitor used for smoothing the charge pump operation is connected, The booster circuit 10 is provided instead of the booster circuit 10 for inputting a power supply voltage from the outside. Further, even when it is not necessary to output the signal to the outside, the voltage is required to be supplied at the time of the test as described above, so that it is provided as a test PAD.
[0018]
An object of the present invention is to provide an integrated circuit capable of performing an accurate test so that the discharge unit does not hinder the test even if the discharge unit is not controlled for control and simplification of the circuit. It is to provide a test method, an integrated circuit and a liquid crystal driving device.
[0019]
[Means for Solving the Problems]
The test method for an integrated circuit according to the present invention includes discharging means for discharging electric charges remaining in the power supply circuit in the chip when the power supply is turned off. During the test, the power supply circuit is stopped, and power is supplied from an external power supply terminal. In the method of testing an integrated circuit, the power supply circuit and the discharge means are formed electrically separated from each other when a chip is formed, and after the test, the discharge means is effectively connected to the power supply circuit. It is characterized by doing.
[0020]
According to the above configuration, when the power supply is turned off, such as an integrated circuit for driving a liquid crystal, if a charge remains in the power supply circuit in the chip, a defect occurs (for example, in the case of the liquid crystal drive device, an afterimage is displayed). Therefore, when a test of an integrated circuit provided with a discharging means for discharging the remaining charge is performed, if the discharging means is not controlled for control and simplification of the circuit, The discharge means is always connected to the power supply circuit, and even if an attempt is made to stop the power supply circuit at the time of the test and apply a high voltage by supplying power from an external power supply terminal, or the like, a variation occurs in the applied voltage. Such as an obstacle to the test.
[0021]
Therefore, in the present invention, the power supply circuit and the discharging means are electrically separated to form a chip so that the failure does not occur, and the two are effectively connected after the test.
[0022]
Therefore, even if the discharging means is not controlled for control and circuit simplification, an accurate test can be performed without causing the discharging means to interfere with the test.
[0023]
The method for testing an integrated circuit according to the present invention may further comprise: providing an effective connection of the discharging means to the power supply circuit after the test, providing a terminal connected to the discharging means and electrically separated from the power supply circuit; It is realized by connecting the terminal and the external power supply terminal by packaging.
[0024]
According to the above configuration, a terminal (PAD) connected to the discharging means is provided to connect an external capacitor, supply power to the outside of the chip, supply the high voltage for testing, and the like. The provided external power supply terminal (PAD) and the terminal (PAD) connected to the discharging means are connected by packaging. The connection can be realized by forming two PADs adjacent to each other and connecting them by wiring on TCP or by wire bonding. Thus, the connection can be specifically made.
[0025]
Still further, a test method of an integrated circuit according to the present invention is characterized in that the effective connection of the discharging means to the power supply circuit after the test is realized by irreversible changes of elements in the chip.
[0026]
According to the above configuration, for example, the base of an N-type transistor connected in series to the discharge resistor is connected to the power supply via the pull-up resistor, and the base is grounded (pull-down) via the fuse, and the external The connection can be realized by applying a high voltage to the power supply terminal to blow the fuse and enabling the pull-up to turn on the transistor, and an anti-fuse that conducts by applying a high voltage. Are connected in series to the discharge resistor, and the anti-fuse is made conductive by application of the high voltage, whereby the connection can be realized. Thus, the connection can be specifically made.
[0027]
Further, a test method of an integrated circuit according to the present invention is characterized in that an effective connection of a discharging means to a power supply circuit after the test is realized by additional processing.
[0028]
According to the above configuration, for example, the base of an N-type transistor connected in series to the discharge resistor is connected to the power supply via the pull-up resistor, and the base is grounded (pull-down) via the fuse, and the laser is The connection can be realized by activating the pull-up by blowing the fuse by irradiation and turning on the transistor. Thus, the connection can be specifically made.
[0029]
Furthermore, the integrated circuit of the present invention has a discharging means for discharging electric charges remaining in the power supply circuit in the chip when the power supply is turned off. At the time of testing, the power supply circuit is stopped, and power is supplied from an external power supply terminal. An integrated circuit to be tested by the present invention is characterized by including a terminal for the discharging means provided for the discharging means and electrically separated from the power supply circuit.
[0030]
According to the above configuration, when the power supply is turned off, such as an integrated circuit for driving a liquid crystal, if a charge remains in the power supply circuit in the chip, a defect occurs (for example, in the case of the liquid crystal drive device, an afterimage is displayed). In an integrated circuit provided with discharging means for discharging the remaining charge, an integrated circuit in which the discharging means is not controlled for the purpose of control and simplification of the circuit in performing a test. However, even if the discharge means is constantly connected to the power supply circuit, and the power supply circuit is stopped at the time of the test and a test such as applying a high voltage by supplying power from an external power supply terminal is performed, the applied voltage varies. And hinder testing.
[0031]
Therefore, in the present invention, for the discharging means, a terminal for the discharging means which is electrically separated from the power supply circuit is provided. Should not occur. Then, by packaging and mounting after the test, the external power supply terminal and the terminal for the discharging means can be electrically connected to the power supply circuit via a wiring pattern such as a substrate.
[0032]
Specifically, an external power supply terminal (PAD) provided for connecting an external capacitor, supplying power to the outside of the chip, supplying the high voltage for testing, and the like, The connected terminals (PAD) are formed adjacent to each other, and are connected by TCP or wiring on a substrate, or are connected by wire bonding.
[0033]
Therefore, even if the discharging means is not controlled for control and circuit simplification, an accurate test can be performed without causing the discharging means to interfere with the test.
[0034]
Further, the integrated circuit of the present invention has discharging means for discharging electric charge remaining in the power supply circuit in the chip when the power is off, and at the time of testing, the power supply circuit is stopped, and the power is supplied from an external power supply terminal. In an integrated circuit in which a test is performed, a terminal for the discharge unit provided for the discharge unit and electrically separated from the power supply circuit, and the external power supply terminal during packaging after the test. And a short-circuit means for electrically connecting the discharge means to the power supply circuit by short-circuiting the terminal for the discharge means.
[0035]
According to the above configuration, when the power supply is turned off, such as an integrated circuit for driving a liquid crystal, if a charge remains in the power supply circuit in the chip, a defect occurs (for example, in the case of the liquid crystal drive device, an afterimage is displayed). In an integrated circuit provided with discharging means for discharging the remaining charge, an integrated circuit in which the discharging means is not controlled for the purpose of control and simplification of the circuit in performing a test. However, even if the discharge means is constantly connected to the power supply circuit, and the power supply circuit is stopped at the time of the test and a test such as applying a high voltage by supplying power from an external power supply terminal is performed, the applied voltage varies. And hinder testing.
[0036]
Therefore, in the present invention, for the discharging means, a terminal for the discharging means which is electrically separated from the power supply circuit is provided. Is generated, and at the time of packaging after the test, the external power supply terminal and the terminal for the discharge means are short-circuited by short-circuit means, so that the discharge means is electrically connected to the power supply circuit.
[0037]
Specifically, an external power supply terminal (PAD) provided for connecting an external capacitor, supplying power to the outside of the chip, supplying the high voltage for testing, and the like, The connected terminals (PAD) are formed adjacent to each other, and are connected by wiring on TCP or connected by wire bonding.
[0038]
Therefore, even if the discharging means is not controlled for control and circuit simplification, an accurate test can be performed without causing the discharging means to interfere with the test.
[0039]
Still further, in the integrated circuit according to the present invention, the short-circuit means is a wiring on TCP.
[0040]
According to the above configuration, the short-circuit means can be specifically configured.
[0041]
Further, the integrated circuit of the present invention has discharging means for discharging electric charge remaining in the power supply circuit in the chip when the power is off, and at the time of testing, the power supply circuit is stopped, and the power is supplied from an external power supply terminal. In the integrated circuit in which the test is performed, at the time of the test, the connection between the discharging unit and the power supply circuit is invalidated, and an irreversible change occurs due to a predetermined applied voltage to the external power supply terminal after the test, The power supply circuit further includes a short-circuit unit that enables connection of the discharging unit to the power supply circuit.
[0042]
According to the above configuration, when the power supply is turned off, such as an integrated circuit for driving a liquid crystal, if a charge remains in the power supply circuit in the chip, a defect occurs (for example, in the case of the liquid crystal drive device, an afterimage is displayed). In an integrated circuit provided with discharging means for discharging the remaining charge, an integrated circuit in which the discharging means is not controlled for the purpose of control and simplification of the circuit in performing a test. However, even if the discharging means is constantly connected to the power supply circuit, and the power supply circuit is stopped at the time of the test and a test such as applying a high voltage by supplying power from an external power supply terminal is performed, the applied voltage varies. And hinder testing.
[0043]
Therefore, in the present invention, short-circuit means is provided in connection with the discharge means, and the short-circuit means invalidates the connection between the discharge means and the power supply circuit during a test, and connects to the external power supply terminal after the test. The irreversible change is caused by the predetermined applied voltage, and the connection of the discharging means to the power supply circuit is enabled.
[0044]
Therefore, even if the discharging means is not controlled for control and circuit simplification, an accurate test can be performed without causing the discharging means to interfere with the test.
[0045]
Still further, in the integrated circuit of the present invention, the short-circuit means is connected in series with the discharge means, and the series circuit is inserted between the power supply circuit and the ground, and the short-circuit means is connected to the external power supply terminal. Characterized in that it is made conductive permanently by a predetermined applied voltage.
[0046]
According to the above configuration, the short-circuit means can be specifically configured.
[0047]
Further, in the integrated circuit of the present invention, the short-circuit means includes an N-type transistor connected in series between the discharge resistor and ground, a pull-up resistor connecting a base of the transistor to the power supply circuit, And a fuse for grounding a base of the transistor, wherein the fuse is blown by applying a high voltage to the external power supply terminal, a pull-up is enabled, and the transistor is turned on.
[0048]
According to the above configuration, the short-circuit means can be configured more specifically.
[0049]
Furthermore, in the integrated circuit according to the present invention, the short-circuit means is an anti-fuse that conducts when the high voltage is applied.
[0050]
According to the above configuration, the short-circuit means can be configured more specifically.
[0051]
Further, a liquid crystal driving device according to the present invention includes the integrated circuit described above.
[0052]
According to the above configuration, the liquid crystal can eliminate the residual charge of the power supply circuit in the chip by using the discharging unit, suppress the afterimage display, and also prevent the discharge unit from causing a problem during the test. A driving device can be realized.
[0053]
BEST MODE FOR CARRYING OUT THE INVENTION
One embodiment of the present invention will be described below with reference to FIGS.
[0054]
FIG. 1 is a block diagram showing an electrical configuration of a liquid crystal display device 32 including a liquid crystal driving device 31 according to one embodiment of the present invention. The MPU 33 realized by a microcomputer or a digital signal processing circuit performs image processing and the like, and outputs various control signals, display data, and the like to the liquid crystal driving device 31 via the bus line 34. The liquid crystal driving device 31 drives and displays the LCD panel 35 in response thereto. Specifically, the display data is stored in the display data RAM 36, and a liquid crystal drive voltage selection signal is generated according to the data. The liquid crystal drive output section 37 selects a liquid crystal drive voltage, for example, V0 to V4, from the liquid crystal drive voltage generation circuit 38 in accordance with the liquid crystal drive voltage selection signal, creates a drive signal, and supplies the drive signal to the LCD panel 35. Then, the display drive is performed.
[0055]
The operation of each circuit in the liquid crystal driving device 1 is controlled by a control logic 39. The control logic 39, the display data RAM 36, etc. It operates with the power supply voltage VDD (for example, 5 V). However, the level of the driving signal for actually driving the LCD panel 35 is high, and the liquid crystal driving voltage generating circuit 38 for generating the liquid crystal driving voltages V0 to V4 and the liquid crystal driving output unit 37 are realized by a charge pump or the like. In the booster circuit 40, the power supply voltage VDD is applied after being boosted to the maximum liquid crystal drive voltage VEE.
[0056]
In such a liquid crystal display device 32, when the charge remains in the booster circuit 40 in the chip when the liquid crystal display is turned off (the power is turned off), part of the liquid crystal is completely turned off for a while after being turned off. However, since there is a problem that an afterimage is displayed, an uncontrolled discharge resistor 41 is provided on the output side of the booster circuit 40. Thus, when there is no problem in boosting, the configuration using the discharge resistor 41 for control and simplification of the circuit is the same as that of the conventional liquid crystal driving device 21 shown in FIGS. 9 and 11.
[0057]
It should be noted that in the liquid crystal driving device 31, the external power supply terminal (PAD (A)) 51 for the booster circuit 40 is electrically separated from the external terminal (PAD (B A test is performed by applying a high voltage from the external power supply terminal (PAD (A)) 51 with the terminals 51 and 52 separated as shown in FIG. 2, as shown in FIG.
[0058]
FIG. 3 is a diagram showing a state near the external terminals 51 to 55 during the test. The external terminals 51 to 55 (PAD (A) to PAD (E)) are connection terminals formed on the surface of the chip 60 and through which the liquid crystal driving device 31 exchanges signals with the outside. In the case of a liquid crystal driver, there are a terminal for inputting a control signal, a terminal for outputting a signal for driving a liquid crystal panel, a terminal for receiving power supply, and the like. The external power supply terminal (PAD (A)) 51 is a terminal for the maximum liquid crystal drive voltage VEE, is a power supply terminal from the booster circuit 40 to another chip, and performs a charge pump operation of the booster circuit 40 and an output. It is provided to connect an external capacitor for smoothing a voltage (VEE) or to supply a high voltage for a test. The external terminal (PAD (B)) 52 is an external terminal for the discharge resistor 41, and the remaining terminals 53 to 55 (PAD (C) to PAD (E)) are as shown in FIG. In addition, when performing a non-defective product test on a wafer or a stress test, these pads are provided with needles 61, 63 to 65 called probe cards, and are external terminals for exchanging signals.
[0059]
As described above, at the time of the stress test, the external terminal (PAD (B)) is handled as an open terminal without setting a needle, so that the external power supply terminal (PAD (A)) 51 and the external terminal (PAD (B)) 52 The stress voltage applied to the external power supply terminal (PAD (A)) 51 is not reduced by the discharge resistor 41 and is used only as the maximum liquid crystal drive voltage VEE. At the time of this stress test, the booster circuit 40 is turned off, and the output stage has a high impedance. Terminals 53 to 55 (PAD (C) to PAD (E)) are supplied with other signals 1 to n for driving the LCD panel 35, which are the various control signals described above.
[0060]
In this way, even if the discharge resistor 41 is not controlled for control and circuit simplification, an accurate test can be performed without causing the discharge resistor 41 to become an obstacle to the stress test. .
[0061]
On the other hand, FIG. 4 shows a state after the liquid crystal driving device 31 is mounted on a package. The example of FIG. 4 shows a case where the semiconductor device is mounted on a TCP (Tape Carrier Package) 70 which is one of IC packages using a tape-like film. The terminals 53 to 55 (PAD (C) to PAD (E)) are connected to individually corresponding wirings 73 to 75 on the TCP 70, and are supplied with signals 1 to n. On the other hand, since the external power supply terminal (PAD (A)) 51 and the external terminal (PAD (B)) 52 are connected to the same wiring 71 on the TCP 70, the external power supply terminal (PAD (A)) 52 and the external terminal (PAD (B)) 52 are short-circuited. It is equivalent to a circuit. However, since the stress test has been completed in the wafer state, the stress test is not performed in the mounted state. Thus, the external power supply terminal (PAD (A)) 51 and the external terminal (PAD (B)) 52 Are short-circuited and there is no problem even if the discharge resistor 41 is connected to the power supply. When there is no connection of the external capacitor or power is not supplied to the other chip, the wiring 71 is a dummy wiring.
[0062]
Although FIG. 4 shows a mounting mode using TCP as the short-circuit means 53 between the external power supply terminal (PAD (A)) 51 and the external terminal (PAD (B)) 52, other mounting modes are also used. Similarly, a connection by packaging can be made. For example, in COG (Chip On Glass), the external power supply terminal (PAD (A)) 51 and the external terminal (PAD (B)) 52 may be short-circuited by a signal line formed on glass for liquid crystal display. it can. Further, in the packaging of the liquid crystal driver alone, connection by wire bonding or the like can also be performed.
[0063]
Another embodiment of the present invention will be described below with reference to FIG.
[0064]
FIG. 5 is a block diagram showing an electrical configuration of a liquid crystal display device 82 including a liquid crystal drive device 81 according to another embodiment of the present invention. The liquid crystal driving device 81 is similar to the liquid crystal driving device 31 described above, and corresponding portions are denoted by the same reference numerals, and description thereof will be omitted. It should be noted that while the above-described liquid crystal driving device 31 has the discharge resistor 41 connected to the external power supply terminal (PAD (A)) 51 by packaging after the stress test, the liquid crystal driving device 81 has: The external terminals (PAD (B)) 52 are not provided, and the connection is made by utilizing the irreversible change of the elements in the chip or by additional processing.
[0065]
Therefore, one end of the discharge resistor 41 is connected to the external power supply terminal (PAD (A)) 51, that is, the booster circuit 40, and the other end is grounded via the N-type transistor 83. The base of the transistor 83 is connected to the external power supply terminal (PAD (A)) 51 via a pull-up resistor 84, that is, the booster circuit 40, and is grounded via a fuse 85.
[0066]
Therefore, at the time of the wafer test and the stress test, the fuse 85 is connected, the gate of the transistor 83 becomes the GND level, the transistor 83 is turned off, and the discharge resistor 41 does not operate. On the other hand, after the wafer test, a voltage higher than a predetermined value is applied from the external power supply terminal (PAD (A)) 51 to blow the fuse 85, so that the gate of the transistor 83 has a pull-up resistor. The operation of 84 causes the VEE level, whereby the transistor 83 is turned on and the discharge resistor 41 operates. After the stress test, since the on / off control of the discharge resistor 41 is not required, the discharge resistor 41 can be connected using the irreversible change of the fuse 85 as described above.
[0067]
In this way, the discharge resistor 41 can be activated by using the fuse 85 which is an element which is in a conductive state until an external trigger is received and which is permanently turned off by an external trigger.
[0068]
The blowing of the fuse 85 by the application of the predetermined voltage is performed at the end of the test process. However, the application of the voltage is not performed, and after the test process is completed as usual, additional processing of irradiating the fuse 85 with laser is performed. Thus, the fuse 85 may be blown. In addition, in the case of laser irradiation, not only the fuse 85 but also a pull-down resistor having a sufficiently smaller resistance value than the pull-up resistor 84 or a short-circuit wiring may be used.
[0069]
Still another embodiment of the present invention will be described below with reference to FIG.
[0070]
FIG. 6 is a block diagram showing an electric configuration of a liquid crystal display device 92 including a liquid crystal driving device 91 according to still another embodiment of the present invention. The liquid crystal driving device 91 is similar to the above-described liquid crystal driving device 81, and corresponding portions are denoted by the same reference numerals and description thereof is omitted. It should be noted that, in the liquid crystal driving device 91, one end of the discharge resistor 41 is connected to the external power supply terminal (PAD (A)) 51, that is, the booster circuit 40 via an anti-fuse (anti-fuse) 93. It is to be. The anti-fuse 93 is normally in an insulated state, and becomes a short-circuit state when a high voltage is applied. The other end of the discharge resistor 41 is directly grounded.
[0071]
Therefore, when the first high voltage, that is, the voltage of the stress test is applied, the discharge resistor 41 and the external power supply terminal (PAD (A)) 51 are electrically connected to each other because the antifuse 93 is in an insulated state. In a separated state. By applying a higher voltage as a stress test, the antifuse 93 enters a low-resistance short-circuit state, and the discharge resistor 41 is physically connected to the external power supply terminal (PAD (A)) 51. Since the discharge resistor 41 is physically connected by the irreversible change of the antifuse 93, on / off control of the discharge resistor 41 is not required after the stress test.
[0072]
In this manner, the discharge resistor 41 can be activated by using the anti-fuse 93, which is an element that is in a non-conductive state until an external trigger is received and is in a conductive state permanently by an external trigger. Further, since the stress test voltage is used as a trigger, there is no additional processing and the operation is simple.
[0073]
The present invention is effective not only for the STN liquid crystal driving circuit and the TFT liquid crystal driving circuit but also for a liquid crystal driving integrated circuit having a discharge unit which does not control ON / OFF.
[0074]
An integrated circuit according to the present invention includes an integrated circuit including an uncontrolled discharging unit for discharging electric charges remaining in an internal power supply circuit, and an external power supply terminal for supplying power from the outside instead of supplying power from the internal power supply circuit. The circuit is characterized in that the discharging means and the external power supply terminal are electrically disconnected.
[0075]
Further, the integrated circuit according to the present invention is characterized in that the integrated circuit further includes a discharge unit terminal electrically separated from the external power supply terminal and electrically connected to the discharge unit.
[0076]
Still further, the integrated circuit according to the present invention is characterized in that the discharging means terminal and the external power supply terminal are arranged adjacent to each other.
[0077]
Further, the integrated circuit of the present invention includes an uncontrolled discharging unit for discharging electric charges remaining in the internal power supply circuit, and an external power supply terminal for supplying power from outside instead of supplying power from the internal power supply circuit. In the integrated circuit, at least one portion between the internal power supply circuit and the charge discharging portion of the discharging means is rendered non-conductive to make the discharging means inactive while receiving a trigger from the outside, while the external trigger is applied. A discharge activating means for activating the discharging means by receiving the light to make the non-conductive portion permanent conductive.
[0078]
Furthermore, in the integrated circuit of the present invention, the discharge activating means is provided at at least one position between the internal power supply circuit and the charge emitting section, and a switching element whose control terminal is pulled up; An irreversible change element that is provided between the control terminal and the grounding portion, is in a conductive state until a trigger is received, and is permanently turned off when a voltage of a predetermined value or more or a laser beam is received as a trigger ( Fuse).
[0079]
Further, in the integrated circuit of the present invention, the discharge activating means is provided at at least one location between the internal power supply circuit and the charge emitting section, and is in a non-conductive state until a trigger is received. It is an irreversible change element (anti-fuse) that becomes permanently conductive when a voltage higher than the value is applied.
On-board integrated circuit.
[0080]
Still further, the integrated circuit according to the present invention is characterized in that the terminal for discharging means and the external power supply terminal are electrically connected by a short-circuit means.
Is an integrated circuit according to 3).
[0081]
Further, the integrated circuit according to the present invention is characterized in that the discharge means is activated by the discharge activation means.
[0082]
Furthermore, a liquid crystal driving device according to the present invention uses the integrated circuit described above.
[0083]
Still further, the integrated circuit manufacturing method of the present invention further comprises an uncontrolled discharging means for discharging charges remaining in the internal power supply circuit, and an external power supply for supplying power from the outside instead of supplying power from the internal power supply circuit. A method for producing an integrated circuit having a terminal, wherein the internal power supply circuit and the discharging unit are electrically separated from each other, and a test is performed by power supply from an external power supply terminal. And the discharging means is electrically connected.
[0084]
Further, the method of manufacturing an integrated circuit according to the present invention may further comprise an uncontrolled discharging unit for discharging electric charges remaining in the internal power supply circuit, and an external power supply terminal for supplying power from the outside instead of supplying power from the internal power supply circuit. Wherein at least one portion between the internal power supply circuit and the charge discharging portion (ground portion) of the discharging means is in a non-conductive state and the discharging means is inactive. Then, a test is performed by power supply from an external power supply terminal, and thereafter, the non-conductive portion is set to a permanent conductive state, and the discharging means is activated.
[0085]
【The invention's effect】
As described above, the test method for an integrated circuit according to the present invention has a problem (for example, when the liquid crystal driving circuit is used) when electric charge remains in a power supply circuit in a chip when the power is turned off as in an integrated circuit for driving a liquid crystal. In the case of an apparatus, an afterimage is displayed). When performing a test of an integrated circuit provided with a discharging means for discharging the remaining charge, the discharging means is not used for control and simplification of the circuit. In the case of control, the discharging means is always connected to the power supply circuit, and the power supply circuit is stopped at the time of the test, and an attempt is made to perform a test such as applying a high voltage by supplying power from an external power supply terminal. In addition, since the applied voltage may cause a problem such as a variation in applied voltage, the power supply circuit and the discharging means are electrically separated to form a chip, and after the test, both are effectively connected.
[0086]
Therefore, an accurate test can be performed.
[0087]
In addition, in the integrated circuit test method of the present invention, as described above, the effective connection of the discharging unit to the power supply circuit after the test is connected to the discharging unit and electrically separated from the power supply circuit. This is realized by providing a terminal and connecting the terminal and the external power supply terminal by packaging.
[0088]
Therefore, the connection can be made specifically.
[0089]
Furthermore, in the integrated circuit test method of the present invention, as described above, the effective connection of the discharging means to the power supply circuit after the test is performed, for example, by pulling the base of an N-type transistor connected in series to a discharge resistor. The fuse is blown by applying a high voltage to an external power supply terminal while the base is grounded (pulled down) via a fuse while being connected to a power supply through an up resistor, and the pull-up is enabled to enable the pull-up. This is realized by irreversible changes of elements in a chip, such as turning on a transistor.
[0090]
Therefore, the connection can be made specifically.
[0091]
In addition, as described above, the integrated circuit test method of the present invention pulls up the effective connection of the discharging means to the power supply circuit after the test, for example, by pulling up the base of an N-type transistor connected in series to a discharge resistor. Such as connecting to a power supply via a resistor, grounding (pulling down) the base via a fuse, and fusing the fuse by laser irradiation to enable pull-up and turning on the transistor. Realized by additional processing.
[0092]
Therefore, the connection can be made specifically.
[0093]
Furthermore, as described above, the integrated circuit of the present invention has a problem (for example, the liquid crystal driving circuit) when electric charge remains in the power supply circuit in the chip when the power is turned off as in the case of the liquid crystal driving integrated circuit. In the case of an apparatus, an afterimage is displayed). In an integrated circuit in which a discharge means for discharging the remaining charge is provided, when performing a test, the discharge means is used for control and simplification of the circuit. In the case of non-control, the discharging means is always connected to the power supply circuit, and the power supply circuit is stopped at the time of the test, and a test such as applying a high voltage by supplying power from an external power supply terminal is performed. Also, the applied voltage may vary, which may hinder the test.Therefore, for the discharging means, a terminal for the discharging means, which is electrically separated from the power supply circuit, is provided. The power supply circuit and the discharging means are electrically separated from each other so that the failure does not occur, and the external power supply terminal and the terminal for the discharging means are connected to a wiring pattern such as a substrate by packaging and mounting after the test. Via the power supply circuit, the discharging means can be electrically connected.
[0094]
Therefore, an accurate test can be performed.
[0095]
Further, as described above, the integrated circuit of the present invention has a problem (for example, the liquid crystal driving device) when an electric charge remains in a power supply circuit in a chip when the power is turned off, as in an integrated circuit for driving a liquid crystal. In this case, an afterimage is displayed), and therefore, in an integrated circuit provided with a discharging means for discharging the remaining charge, the discharging means is not used for control and simplification of the circuit when performing a test. In the case of control, the discharging means is always connected to the power supply circuit, and the power supply circuit is stopped at the time of the test, and an attempt is made to perform a test such as applying a high voltage by supplying power from an external power supply terminal. In addition, since the applied voltage may cause a problem such as a variation in applied voltage, a terminal for the discharging means which is electrically separated from the power supply circuit is provided for the discharging means. The power supply circuit and the discharging means are electrically separated so that the failure does not occur, and at the time of packaging after the test, by short-circuiting the external power supply terminal and the terminal for the discharging means, The discharging means is electrically connected to the power supply circuit.
[0096]
Therefore, an accurate test can be performed.
[0097]
Furthermore, in the integrated circuit of the present invention, as described above, the short-circuit means is a wiring on TCP.
[0098]
Therefore, the short-circuit means can be specifically configured.
[0099]
Further, as described above, the integrated circuit of the present invention has a problem (for example, the liquid crystal driving device) when an electric charge remains in a power supply circuit in a chip when the power is turned off, as in an integrated circuit for driving a liquid crystal. In this case, an afterimage is displayed), and therefore, in an integrated circuit provided with a discharging means for discharging the remaining charge, the discharging means is not used for control and simplification of the circuit when performing a test. In the case of control, the discharging means is always connected to the power supply circuit, and the power supply circuit is stopped at the time of the test, and an attempt is made to perform a test such as applying a high voltage by supplying power from an external power supply terminal. In addition, a short circuit means is provided in connection with the discharging means, and the short circuit means is provided between the discharging means and the power supply circuit during the test. Connection is to disable, cause irreversible change by the pre-determined voltage applied to the external power supply terminal after the test, to enable connection of said discharge means to said power supply circuit.
[0100]
Therefore, an accurate test can be performed.
[0101]
Still further, as described above, the integrated circuit of the present invention is configured such that the short-circuit means is connected in series with the discharge means, and the series circuit is inserted between the power supply circuit and ground, and the external power supply terminal It is realized by means of permanently conducting by a predetermined applied voltage to
[0102]
Therefore, the short-circuit means can be specifically configured.
[0103]
Further, in the integrated circuit of the present invention, as described above, the short-circuit means connects the N-type transistor connected in series between the discharge resistor and the ground, and connects the base of the transistor to the power supply circuit. A pull-up resistor and a fuse for grounding the base of the transistor are provided. The fuse is blown by applying a high voltage to the external power supply terminal, the pull-up is enabled and the transistor is turned on. .
[0104]
Therefore, the short-circuit means can be configured more specifically.
[0105]
Still further, in the integrated circuit of the present invention, as described above, the short-circuit means is an anti-fuse which conducts when the high voltage is applied.
[0106]
Therefore, the short-circuit means can be configured more specifically.
[0107]
In addition, the liquid crystal driving device of the present invention includes the integrated circuit as described above.
[0108]
Therefore, a liquid crystal driving device that can eliminate the residual charge of the power supply circuit in the chip by using the discharging unit, suppress the after-image display, and prevent the discharge unit from causing a problem during the test. can do.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating an electrical configuration of a liquid crystal display device including a liquid crystal driving device according to an embodiment of the present invention.
FIG. 2 is a block diagram showing a state after a test of the liquid crystal driving device shown in FIG. 1;
FIG. 3 is a diagram showing a state near an external terminal during a test of the liquid crystal driving device shown in FIG. 1;
FIG. 4 is a diagram showing a state near external terminals after packaging of the liquid crystal driving device shown in FIG. 1;
FIG. 5 is a block diagram illustrating an electrical configuration of a liquid crystal display device including a liquid crystal driving device according to another embodiment of the present invention.
FIG. 6 is a block diagram showing an electrical configuration of a liquid crystal display device including a liquid crystal driving device according to still another embodiment of the present invention.
FIG. 7 is a block diagram showing an electrical configuration of a liquid crystal display device including a conventional general liquid crystal driving device.
FIG. 8 is a block diagram showing an electrical configuration of a liquid crystal display device including another conventional liquid crystal driving device.
FIG. 9 is a block diagram showing an electrical configuration of a liquid crystal display device including still another conventional liquid crystal driving device.
FIG. 10 is a failure rate graph illustrating the necessity of a stress test.
11 is a block diagram of the liquid crystal driving device shown in FIG. 9 during a test.
[Explanation of symbols]
31,81,91 Liquid crystal driving device
32, 82, 92 Liquid crystal display device
33 MPU
34 bus line
35 LCD panel
36 Display data RAM
37 LCD drive output section
38 LCD drive voltage generation circuit
39 Control Lodge
40 Step-up circuit (power supply circuit)
41 Discharge resistance (discharge means)
51 External power supply terminal (PAD (A))
52 External terminal (PAD (B))
53 Short circuit means
53 to 55 External terminals (PAD (C) to PAD (E))
60 chips
61, 63-65 needles
70 TCP
71 Wiring (short circuit means)
73-75 wiring
83 N-type transistor (short circuit means)
84 Pull-up resistor (short-circuit means)
85 fuse (short circuit means)
93 Antifuse (short circuit means)

Claims

An integrated circuit having a discharging unit for discharging electric charges remaining in a power supply circuit in a chip when the power supply is turned off, and stopping the power supply circuit during a test and performing a test by supplying power from an external power supply terminal during a test; In the test method,
At the time of chip production, the power supply circuit and the discharge means are formed electrically separated from each other,
A test method for an integrated circuit, wherein a discharging means is effectively connected to the power supply circuit after the test.

An effective connection of the discharging means to the power supply circuit after the test is provided, a terminal connected to the discharging means and electrically separated from the power supply circuit, and the terminal and the external power supply terminal are connected by packaging. 2. The method for testing an integrated circuit according to claim 1, wherein the method is realized by connecting.

2. The integrated circuit test method according to claim 1, wherein the effective connection of the discharging means to the power supply circuit after the test is realized by irreversible changes of elements in the chip.

2. The test method for an integrated circuit according to claim 1, wherein the effective connection of the discharging means to the power supply circuit after the test is realized by additional processing.

An integrated circuit having discharging means for discharging electric charges remaining in a power supply circuit in a chip when power is turned off, wherein the power supply circuit is stopped during a test, and the test is performed by power supply from an external power supply terminal At
An integrated circuit comprising: a terminal for the discharging means provided for the discharging means and electrically separated from the power supply circuit.

An integrated circuit having discharging means for discharging electric charges remaining in a power supply circuit in a chip when power is turned off, wherein the power supply circuit is stopped during a test, and the test is performed by power supply from an external power supply terminal At
A terminal for the discharging means provided for the discharging means and electrically separated from the power supply circuit;
An integrated circuit comprising: a short-circuit means for electrically connecting the discharge means to the power supply circuit by short-circuiting the external power supply terminal and the terminal for the discharge means at the time of packaging after the test. .

7. The integrated circuit according to claim 6, wherein said short-circuit means is a wiring on a TCP.

An integrated circuit having discharging means for discharging electric charges remaining in a power supply circuit in a chip when power is turned off, wherein the power supply circuit is stopped during a test, and the test is performed by power supply from an external power supply terminal At
At the time of the test, the connection between the discharging means and the power supply circuit is invalidated, an irreversible change occurs due to a predetermined voltage applied to the external power supply terminal after the test, and the connection of the discharging means to the power supply circuit is reduced. An integrated circuit comprising short-circuit means for enabling.

The short-circuit means is connected in series with the discharge means, the series circuit is inserted between the power supply circuit and ground, and the short-circuit means is permanently connected to the external power supply terminal by a predetermined applied voltage. 9. The integrated circuit according to claim 8, wherein the integrated circuit conducts.

The short circuit means,
An N-type transistor connected in series between the discharge resistor and ground;
A pull-up resistor connecting the base of the transistor to the power supply circuit;
A fuse for grounding the base of the transistor,
10. The integrated circuit according to claim 9, wherein the fuse is blown by applying a high voltage to the external power supply terminal, the pull-up is enabled, and the transistor is turned on.

10. The integrated circuit according to claim 9, wherein the short-circuiting means is an anti-fuse that conducts when the high voltage is applied.

A liquid crystal driving device comprising the integrated circuit according to claim 5.