JP2004335805A

JP2004335805A - Semiconductor integrated circuit

Info

Publication number: JP2004335805A
Application number: JP2003130769A
Authority: JP
Inventors: Hiroshi Sano; 泰士佐野
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2003-05-08
Filing date: 2003-05-08
Publication date: 2004-11-25

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit equipped with a noise removing circuit capable of removing noise invaded from not only a power supplying line but also a ground line. <P>SOLUTION: The semiconductor integrated circuit 1-1 is equipped with the noise removing circuit 5 formed in an internal circuit 2, the power supplying line 3 and the ground line 4. The noise removing circuit 5 is constituted of a π-type noise filter consisting of an inductor element 51, a capacitor element 53, and another capacitor element 54; and another inductor element 52 added to the noise filter. According to this constitution, not only noise N1 invaded from an external power supply terminal 101 for an external power source 100 into the power supplying line 3, but also noise N2 invaded from an external ground terminal 102 into the ground line 4, are removed by the function of the inductor element 52. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
この発明は、内部回路用の電源に混入したノイズを除去するためのノイズ除去回路を備えた半導体集積回路に関するものである。
【０００２】
【従来の技術】
従来、この種の半導体集積回路として、例えば特許文献１に記載の技術がある。
図１４は、この従来の半導体集積回路を示す回路図である。
図１４に示すように、この半導体集積回路は、内部回路２００と、キャパシタ素子２１１、２１２及びインダクタ素子２１３で構成されたノイズ除去回路としてのπ型フィルタ２１０とを有している。そして、内部回路２００に電源電圧を供給するための電源供給線路２２１と内部回路２００にグランド電圧を供給するためのグランド線路２２２とが、π型フィルタ２１０を介して外部の電源端子１０１，グランド端子１０２にそれぞれ接続されている。
これにより、外部の端子１０１，１０２から侵入したノイズをノイズ除去回路によって可能な限り除去しようとするものである。
【０００３】
【特許文献１】
特開２００１−３４５４２３号公報
【０００４】
【発明が解決しようとする課題】
しかし、上記した従来の半導体集積回路では、次のような問題がある。
従来の半導体集積回路では、π型フィルタ２１０をノイズ除去回路として採用している。すなわち、このノイズ除去回路は、電源供給線路２２１上にインダクタ素子２１３を配し、このインダクタ素子２１３の両側に、キャパシタ素子２１１，２１２を配すると共に、これらキャパシタ素子２１１、２１２のそれぞれを、電源供給線路２２１とグランド線路２２２とに接続した構成となっている。
したがって、かかるノイズ除去回路によれば、外部の電源端子１０１から電源供給線路２２１内に侵入したノイズＮ１は、キャパシタ素子２１１、インダクタ素子２１３、キャパシタ素子２１２で除去されることとなる。
しかしながら、外部のグランド端子１０２からグランド線路２２２内に侵入したノイズＮ２に対しては、π型フィルタ２１０によるノイズ除去機能が働かず、ノイズＮ２はグランド線路２２２を素通りして、内部回路２００に入り込むこととなる。このため、内部回路２００の動作に悪影響を与える可能性が非常に高い。
【０００５】
この発明は上述した課題を解決するためになされたもので、電源供給線路から侵入したノイズだけでなく、グランド線路から侵入したノイズをも除去可能なノイズ除去回路を備えた半導体集積回路を提供することを目的とするものである。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、請求項１の発明は、内部回路と、外部電源端子からの直流電源電圧を内部回路に供給するための電源供給線路及び外部グランド端子からのグランド電圧を内部回路に供給するためのグランド線路の途中に設けたノイズ除去回路とを具備する半導体集積回路であって、ノイズ除去回路は、電源供給線路に設けられた第１のインダクタ素子と、グランド線路に設けられた第２のインダクタ素子と、第１及び第２のインダクタ素子の入力側において、電源供給線路とグランド線路とに接続された第１のキャパシタ素子と、第１及び第２のインダクタ素子の出力側において、電源供給線路とグランド線路とに接続された第２のキャパシタ素子とを具備する構成とした。
かかる構成により、高周波のノイズが直流電源電圧と共に外部電源端子から電源供給線路に侵入すると、第１のインダクタ素子，第１のキャパシタ素子，第２のキャパシタ素子によって濾波され、ノイズをほとんど含まない直流電源電圧が内部回路に供給されることとなる。また、高周波のノイズが外部グランド端子からグランド線路に侵入した場合には、このノイズはグランド線路に設けられた第２のインダクタ素子によって濾波されるので、グランド電圧のみが内部回路に供給されることとなる。
【０００７】
特に、請求項２の発明は、請求項１に記載の半導体集積回路において、複数のノイズ除去回路を直列に接続して多段化した構成としている。
かかる構成により、前段のノイズ除去回路で濾波し得なかったノイズを後段のノイズ除去回路で濾波することができるので、ノイズのほぼ完全な除去が可能となる。
【０００８】
一方、請求項３の発明は、内部回路と、外部電源端子からの直流電源電圧を内部回路に供給するための電源供給線路及び外部グランド端子からのグランド電圧を内部回路に供給するためのグランド線路の途中に設けたノイズ除去回路とを具備する半導体集積回路であって、ノイズ除去回路は、電源供給線路に設けられた第１及び第２のインダクタ素子と、これら第１及び第２のインダクタ素子の間において、電源供給線路とグランド線路とに接続されたキャパシタ素子と、グランド線路に設けられた第３のインダクタ素子とを具備する構成とした。
かかる構成により、高周波のノイズが外部電源端子から電源供給線路に侵入すると、第１及び第２のインダクタ素子とキャパシタ素子とによって濾波され、外部グランド端子からグランド線路に侵入したノイズは、第３のインダクタ素子によって濾波されることとなる。
【０００９】
また、請求項４の発明は、請求項３に記載の半導体集積回路において、キャパシタ素子とグランド線路との接続部に関して第３のインダクタ素子と反対側に位置するグランド線路の部位に第４のインダクタ素子を設けた構成としてある。
かかる構成により、グランド線路に侵入したノイズは、第３のインダクタ素子だけでなく、第４のインダクタ素子によっても濾波される。
【００１０】
特に、請求項５の発明は、請求項３または請求項４に記載の半導体集積回路において、複数のノイズ除去回路を直列に接続して多段化した構成としてある。
【００１１】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
（第１実施形態）
図１は、この発明の第１実施形態に係る半導体集積回路の回路図である。
図１に示すように、この半導体集積回路１−１は、内部回路２に外部電源１００を接続するための電源供給線路３及びグランド線路４に、ノイズ除去回路５を形成した構造になっている。
【００１２】
電源供給線路３は、外部電源１００の外部電源端子１０１から直流電源電圧Ｖｃｃを内部回路２に供給するための線路であり、内部回路２の電源端子２０から半導体集積回路１−１の縁部に延出している。
一方、グランド線路４は、外部電源１００の外部グランド端子１０２からグランド電圧Ｖ０（ゼロボルト）を内部回路２に供給するための線路であり、電源供給線路３と同様に、内部回路２のグランド端子２１から半導体集積回路１−１の縁部に延出している。
【００１３】
ノイズ除去回路５は、上記のごとき電源供給線路３及びグランド線路４の途中に形成されている。
具体的には、ノイズ除去回路５は、第１のインダクタ素子５１と第２のインダクタ素子５２と第１のキャパシタ素子５３と第２のキャパシタ素子５４とで形成されている。
インダクタ素子５１は、インダクタンス値Ｌ１のコイルで、インダクタ素子５２は、インダクタンス値Ｌ２のコイルであり、これらインダクタ素子５１，５２は、電源供給線路３，グランド線路４にそれぞれ形成されている。
一方、キャパシタ素子５３は、静電容量Ｃ１のコンデンサであり、インダクタ素子５１及びインダクタ素子５２の入力側（図１の右側）において電源供給線路３とグランド線路４とに接続されている。また、キャパシタ素子５４は、静電容量Ｃ２のコンデンサであり、インダクタ素子５１及びインダクタ素子５２の出力側（図１の左側）において電源供給線路３とグランド線路４とに接続されている。
すなわち、ノイズ除去回路５は、インダクタ素子５１及びキャパシタ素子５３，５４でなるπ型のノイズフィルタに、インダクタ素子５２を付加した構成となっている。なお、図１において、符号６１，６２は、ボンディング用のパッドである。
【００１４】
図２は、半導体集積回路１−１の基板上に形成されたノイズ除去回路５の構造を示す平面図であり、図３はパッド６１（６２）を示し、図３（ａ）はパッド６１（６２）の平面図、図３（ｂ）は図３（ａ）の矢視Ａ−Ａ断面図であり、図４はキャパシタ素子５３（５４）を示し、図４（ａ）はキャパシタ素子５３（５４）の平面図、図４（ｂ）は図４（ａ）の矢視Ｂ−Ｂ端面図であり、図５はインダクタ素子５１（５２）を示し、図５（ａ）はインダクタ素子５１（５２）の平面図、図５（ｂ）は図５（ａ）の矢視Ｃ−Ｃ端面図である。
パッド６１（６２）は、図３に示すように、半導体集積回路１−１の下層，中間層，上層にそれぞれ形成された金属部６１ａ，６１ｂ，６１ｃをビア６１ｄ，６１ｅを介して接続した構造になっている。
キャパシタ素子５３（５４）は、図４に示すように、下層に形成された金属部５３ａ，５３ｂと、中間層に形成された金属部５３ｃ，５３ｄと、上層に形成された金属部５３ｅとを有している。そして、金属部５３ａ，５３ｃ，５３ｅがビア５３ｆ，５３ｇを介して接続されている。また、金属部５３ｈが中間層と上層との間に形成され且つビア５３ｉを介して金属部５３ｅに接続されている。金属部５３ｄは、この金属部５３ｅに対向し、ビア５３ｊを介して金属部５３ｂに接続されている。これにより、対向した金属部５３ｈと金属部５３ｄとがキャパシタ素子５３（５４）の一対の電極をなす。
インダクタ素子５１（５２）は、スパイラル型のコイルであり、図５に示すように、下層に形成された金属スパイラル部５１ａの中心端部がビア５１ｂを介して中間層の金属部５１ｃに接続された構造となっている。また、金属部５１ｃは、ビア５１ｄを介して下層の金属部５１ｅに接続されている。
【００１５】
かかる素子は、図２に示すように、連結されている。
すなわち、パッド６１の金属部６１ｃの延長部がキャパシタ素子５３の金属部５３ｅに連続しており、キャパシタ素子５３の金属部５３ｃがインダクタ素子５１の金属部５１ｃを介して金属スパイラル部５１ａに接続されている。そして、金属スパイラル部５１ａの端部が内部回路２側に延出され、その途中がキャパシタ素子５４の金属部５３ａをなしている。これにより、金属スパイラル部５１ａの延長部がこの金属部５３ａを介してキャパシタ素子５４の金属部５１ｅに連結された状態になっている。
一方、パッド６２においては、金属部６１ａの延長部がインダクタ素子５２の金属部５１ｅに連続し、金属部５１ｃを介して金属スパイラル部５１ａに接続されている。そして、金属部６１ａの延長部の途中には、キャパシタ素子５３の金属部５３ｂが連結されている。そして、インダクタ素子５２の金属スパイラル部５１ａの端部が内部回路２側に延出され、その途中に、キャパシタ素子５４の金属部５３ｂが連結されている。
なお、図６は、インダクタ素子の他の例を示し、図６（ａ）はその平面図、図６（ｂ）は図６（ａ）の矢視Ｄ−Ｄ端面図である。
図６に示すインダクタ素子は、メアンダ型のコイルであり、このコイルをインダクタ素子５１（５２）として適用することもできる。
かかる適用の場合には、図６（ａ）に示すインダクタ素子５１の右端部をキャパシタ素子５３の金属部５３ａに連続させ、インダクタ素子５２の右端部をパッド６１の金属部６１ａに連続させる。
【００１６】
次に、ノイズ除去回路５が示す動作について説明する。
図１において、インダクタ素子５１，５２のインピーダンスは、印加電圧の周波数とインダクタンス値との積に比例し、キャパシタ素子５３，５４のインピーダンスは、印加電圧の周波数と静電容量との積に反比例する。
したがって、直流電源電圧Ｖｃｃを外部電源１００の外部電源端子１０１から電源供給線路３に供給すると、インダクタ素子５１，５２のインピーダンスはほとんど生じないが、キャパシタ素子５３，５４のインピーダンスは極めて大きくなる。このため、直流電源電圧Ｖｃｃは、電源供給線路３を介して内部回路２にそのまま供給されることとなる。
そして、高周波のノイズＮ１が外部電源端子１０１から侵入すると、ノイズＮ１が直流電源電圧Ｖｃｃに重量された状態で、電源供給線路３に供給されることとなる。すると、ノイズＮ１に対するインダクタ素子５１，５２のインピーダンスが増大し、キャパシタ素子５３，５４のインピーダンスは減少することとなる。この結果ノイズＮ１のほとんどが、インダクタ素子５１，５２によって阻止されると共にキャパシタ素子５３，５４に吸収されることとなり、ノイズＮ１をほとんど含まない直流電源電圧Ｖｃｃが電源供給線路３を介して電源端子２０に供給されることとなる。
【００１７】
ところで、外部の高周波ノイズは、外部電源端子１０１だけでなく、外部グランド端子１０２にも侵入する。外部グランド端子１０２から侵入したノイズＮ２は、グランド線路４を通って、内部回路２のグランド端子２１に至るおそれがある。
しかし、この実施形態の半導体集積回路１−１におけるノイズ除去回路５では、グランド線路４にインダクタ素子５２を形成しているので、ノイズＮ２の周波数に対応したインピーダンスがインダクタ素子５２に生じ、インダクタ素子５２がノイズＮ２の侵入を阻止する。
したがって、この実施形態の半導体集積回路１−１によれば、ノイズ除去回路５によって、電源供給線路３に侵入するノイズＮ１だけでなく、グランド線路４に侵入するノイズＮ２をも濾波する。
【００１８】
ところで、上記ノイズ除去回路５では、インダクタ素子５１，５２がキャパシタ素子５４を介して直列に接続された構成となっているので、図１４に示した従来の半導体集積回路におけるインダクタ素子２１３のインダクタンス値を「Ｌ」とすると、インダクタ素子５１，５２のインダクタンス値Ｌ１，Ｌ２を共に「Ｌ／２」に設定するだけで、合計Ｌのインダクタンス値を得ることができ、外部電源端子１０１から侵入したノイズＮ１に対して従来のπ型フィルタ２１０と同様のノイズ除去効果を得ることができる。
【００１９】
また、インダクタ素子５１，５２のインダクタンス値Ｌ１，Ｌ２を共に「Ｌ」に設定することで、同一周波数のノイズＮ１に対して、図１４に示すインダクタ素子２１３の２倍のインピーダンスを発生させることができる。このため、ノイズ除去回路５のノイズＮ１に対する遮断周波数を従来のπ型フィルタ２１０の遮断周波数よりも下げることができる。以下具体的に説明する。
図７は、従来のノイズ除去回路２１０の減衰度曲線を示す線図であり、図８は、この実施形態のノイズ除去回路５の減衰度曲線を示す線図である。
図１４に示した従来のノイズ除去回路２１０において、キャパシタ素子２１１，２１２の静電容量を共に５ｐＦ、インダクタ素子２１３のインダクタンス値を２０ｎＨに設定すると、図７に示すように、インダクタ素子２１３による減衰度は、曲線Ｓ１１に示すように変化し、キャパシタ素子２１１，２１２による減衰度は曲線Ｓ１２に示すように変化する。
したがって、このノイズ除去回路２１０による遮断周波数ｆｃは、ほぼ７３６ＭＨｚである。
これに対し、この実施形態のノイズ除去回路５において、インダクタ素子５１，５２のインダクタンス値を共に従来のインダクタ素子２１３のインダクタンス値と同じく２０ｎＨに設定し、キャパシタ素子５３，５４の静電容量を共に５ｐＦに設定する。
すると、図８に示すように、キャパシタ素子５３，５４による減衰度の曲線Ｓ２２の下降し始める周波数が、従来のキャパシタ素子２１１，２１２の曲線Ｓ１２に比べて小さくなり、また、インダクタ素子５１，５２による減衰度の曲線Ｓ２１の立ち上がりの周波数域も小さくなる。このため、このノイズ除去回路５による遮断周波数ｆｃはほぼ４５６ＭＨｚに下がる。
【００２０】
さらに、この実施形態の半導体集積回路１−１によれば、外部の基板に高価なコンデンサやコイルを半田付け等して作成したノイズ除去回路を用いることなく、ノイズ除去回路５を半導体集積回路１−１内に形成しているので、部品点数の削減や低コスト化を図ることができる。
【００２１】
（第２実施形態）
図９は、この発明の第２実施形態に係る半導体集積回路の回路図である。
図９に示すように、この実施形態の半導体集積回路１−２では、複数のノイズ除去回路５を、直列に接続した状態で電源供給線路３，グランド線路４に形成することで、ノイズ除去回路５を多段化している。
つまり、各ノイズ除去回路５において、インダクタ素子５１，５２のインダクタンス値Ｌ１，Ｌ２及びキャパシタ素子５３，５４の静電容量Ｃ１，Ｃ２を適宜設定して、前段のノイズ除去回路５で濾波できなかった周波数成分のノイズＮ１，Ｎ２を後段のノイズ除去回路５で順次濾波していく構造になっている。
かかる構造により、低域から高域の周波数成分のノイズＮ１，Ｎ２を確実に濾波することができ、ノイズ除去効果をより向上させることができる。
その他の構成，作用及び効果については、上記第１実施形態と同様であるので、その記載は省略する。
【００２２】
（第３実施形態）
図１０は、この発明の第３実施形態に係る半導体集積回路の回路図である。
図１０に示すように、この実施形態の半導体集積回路１−３は、ノイズ除去回路の構成が上記第１及び第２実施形態のノイズ除去回路５の構成と異なる。
この実施形態におけるノイズ除去回路５′は、第１のインダクタ素子５１′と第２のインダクタ素子５２′とキャパシタ素子５３′と第３のインダクタ素子５５とで構成されている。
具体的には、第１及び第２のインダクタ素子５１′，５２′は、電源供給線路３に形成され、キャパシタ素子５３′は、インダクタ素子５１′，５２′の間において、その両端が電源供給線路３とグランド線路４に接続された状態に形成されている。そして、第３のインダクタ素子５５がグランド線路４に形成されている。
すなわち、ノイズ除去回路５′は、インダクタ素子５１′，５２′及びキャパシタ素子５３′でなるＴ型のノイズフィルタに、インダクタ素子５５を付加した構成となっている。
なお、この実施形態では、インダクタ素子５５を、キャパシタ素子５３′とグランド線路４との接続部Ｐの右側に形成した。
【００２３】
かかる構成により、ノイズＮ１が外部電源端子１０１から電源供給線路３に侵入すると、ノイズＮ１の周波数に応じて、ノイズＮ１に対するインダクタ素子５１′，５２′のインピーダンスが増大すると共に、キャパシタ素子５３′のインピーダンスが減少する。この結果、ノイズＮ１がインダクタ素子５１′，５２′に除去されると共に、キャパシタ素子５３′によって吸収される。一方、ノイズＮ２が外部グランド端子１０２からグランド線路４に侵入すると、ノイズＮ２に対応したインピーダンスがインダクタ素子５５に生じ、ノイズＮ２のグランド端子２１への侵入が阻止される。
その他の構成，作用及び効果は、上記第１及び第２実施形態と同様であるので、その記載は省略する。
【００２４】
なお、この発明は、上記実施形態に限定されるものではなく、発明の要旨の範囲内において種々の変形や変更が可能である。
例えば、上記第３実施形態では、インダクタ素子５５を、キャパシタ素子５３′とグランド線路４との接続部Ｐの右側に形成したが、図１１に示すように、インダクタ素子５５を接続部Ｐの左側に形成しても、ほぼ同様の作用効果を奏することは勿論である。
また、上記第３実施形態では、一のインダクタ素子５５をグランド線路４に形成したが、これに限るものでなく、図１２に示すように、さらに第４のインダクタ素子５６を追加し、第４のインダクタ素子５６を接続部Ｐに関してインダクタ素子５５と反対側（左側）に位置するグランド線路４の部位に形成して、ノイズＮ２の除去効果を高める構成としても良いことは勿論である。
さらに、第３実施形態では、一のノイズ除去回路５′を有した半導体集積回路１−３についてのみ説明したが、図１３に示すように、複数のノイズ除去回路５′を直列に接続して多段化しても良い。
【００２５】
【発明の効果】
以上詳しく説明したように、この発明の半導体集積回路によれば、電源供給線路に侵入したノイズだけでなく、グランド線路に侵入したノイズをも、グランド線路に設けたインダクタ素子によって濾波することができるという優れた効果がある。また、インダクタ素子が電源供給線路とグランド線路とに設けられているので、各インダクタ素子を小型にして、従来の半導体集積回路におけるインダクタ素子と同値のインダクタンス値を得ることができる。また、各インダクタ素子のインダクタンス値を従来の半導体集積回路におけるインダクタ素子と同値に設定することで、ノイズに対する遮断周波数を、従来の半導体集積回路におけるノイズ除去回路の遮断周波数よりも下げることができるという効果もある。さらに、ノイズ除去回路を半導体集積回路内に形成したので、外部の基板に高価なコンデンサやコイルを半田付け等して作成したノイズ除去回路を用いる必要がなく、この結果、部品点数の削減や低コスト化を図ることができる。
【００２６】
特に、請求項２及び請求項５の発明によれば、ノイズ除去回路を多段化したので、ノイズ除去効果をさらに高めることができるという優れた効果がある。
【図面の簡単な説明】
【図１】この発明の第１実施形態に係る半導体集積回路の回路図である。
【図２】半導体集積回路の基板上に形成されたノイズ除去回路の構造を示す平面図である。
【図３】ボンディング用のパッドを示し、図３（ａ）はパッドの平面図、図３（ｂ）は図３（ａ）の矢視Ａ−Ａ断面図である。
【図４】、キャパシタ素子を示し、図４（ａ）はキャパシタ素子の平面図、図４（ｂ）は図４（ａ）の矢視Ｂ−Ｂ端面図である。
【図５】インダクタ素子を示し、図５（ａ）はインダクタ素子の平面図、図５（ｂ）は図５（ａ）の矢視Ｃ−Ｃ端面図である。
【図６】インダクタ素子の他の例を示し、図６（ａ）はその平面図、図６（ｂ）は図６（ａ）の矢視Ｄ−Ｄ端面図である。
【図７】従来のノイズ除去回路の減衰度曲線を示す線図である。
【図８】この実施形態のノイズ除去回路の減衰度曲線を示す線図である。
【図９】第２実施形態に係る半導体集積回路の回路図である。
【図１０】第３実施形態に係る半導体集積回路の回路図である。
【図１１】第３実施形態の半導体集積回路に適用されたノイズ除去回路の第１変形例を示す回路図である。
【図１２】第３実施形態の半導体集積回路に適用されたノイズ除去回路の第２変形例を示す回路図である。
【図１３】第３実施形態の半導体集積回路に適用されたノイズ除去回路の第３変形例を示す回路図である。
【図１４】従来の半導体集積回路を示す回路図である。
【符号の説明】
１−１，１−２，１−３…半導体集積回路、２…内部回路、３…電源供給線路、４…グランド線路、５，５′…ノイズ除去回路、５１，５１′，５２，５２′，５５，５６…インダクタ素子、５３，５３′，５４，５５…キャパシタ素子、１００…外部電源、１０１…外部電源端子、１０２…外部グランド端子、Ｎ１，Ｎ２…ノイズ、Ｐ…接続部、Ｖｃｃ…直流電源電圧、Ｖ０…グランド電圧。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor integrated circuit including a noise removing circuit for removing noise mixed in a power supply for an internal circuit.
[0002]
[Prior art]
Conventionally, as a semiconductor integrated circuit of this type, for example, there is a technique described in Patent Document 1.
FIG. 14 is a circuit diagram showing this conventional semiconductor integrated circuit.
As shown in FIG. 14, the semiconductor integrated circuit has an internal circuit 200 and a π-type filter 210 as a noise removing circuit composed of capacitor elements 211 and 212 and an inductor element 213. A power supply line 221 for supplying a power supply voltage to the internal circuit 200 and a ground line 222 for supplying a ground voltage to the internal circuit 200 are connected to an external power supply terminal 101 and a ground terminal via a π-type filter 210. 102 respectively.
Thus, the noise that has entered from the external terminals 101 and 102 is to be removed as much as possible by the noise removing circuit.
[0003]
[Patent Document 1]
JP 2001-345423 A
[Problems to be solved by the invention]
However, the above-described conventional semiconductor integrated circuit has the following problems.
In a conventional semiconductor integrated circuit, the π-type filter 210 is employed as a noise removing circuit. That is, the noise removing circuit includes an inductor element 213 on the power supply line 221, capacitor elements 211 and 212 on both sides of the inductor element 213, and connects each of the capacitor elements 211 and 212 to the power supply line 221. It is configured to be connected to the supply line 221 and the ground line 222.
Therefore, according to the noise removal circuit, the noise N1 that has entered the power supply line 221 from the external power supply terminal 101 is removed by the capacitor element 211, the inductor element 213, and the capacitor element 212.
However, the noise removal function of the π-type filter 210 does not work for the noise N2 that has entered the ground line 222 from the external ground terminal 102, and the noise N2 passes through the ground line 222 and enters the internal circuit 200. It will be. Therefore, there is a very high possibility that the operation of the internal circuit 200 will be adversely affected.
[0005]
The present invention has been made to solve the above-described problem, and provides a semiconductor integrated circuit having a noise removing circuit capable of removing not only noise invading from a power supply line but also noise invading from a ground line. It is intended for that purpose.
[0006]
[Means for Solving the Problems]
In order to solve the above problem, the invention of claim 1 provides an internal circuit, a power supply line for supplying a DC power supply voltage from an external power supply terminal to the internal circuit, and a ground voltage from an external ground terminal to the internal circuit. A semiconductor integrated circuit including a noise removing circuit provided in the middle of a ground line for supplying, wherein the noise removing circuit is provided on a first inductor element provided on a power supply line and on the ground line. A second inductor element, an input side of the first and second inductor elements, a first capacitor element connected to the power supply line and the ground line, and an output side of the first and second inductor elements. And a second capacitor element connected to the power supply line and the ground line.
With this configuration, when high-frequency noise enters the power supply line from the external power supply terminal together with the DC power supply voltage, the high frequency noise is filtered by the first inductor element, the first capacitor element, and the second capacitor element, and the DC current containing almost no noise. The power supply voltage is supplied to the internal circuit. Also, when high-frequency noise enters the ground line from the external ground terminal, the noise is filtered by the second inductor element provided on the ground line, so that only the ground voltage is supplied to the internal circuit. It becomes.
[0007]
In particular, according to a second aspect of the present invention, in the semiconductor integrated circuit according to the first aspect, a plurality of noise removing circuits are connected in series to form a multistage.
With this configuration, noise that could not be filtered by the preceding stage noise removing circuit can be filtered by the succeeding stage noise removing circuit, so that the noise can be almost completely removed.
[0008]
On the other hand, a third aspect of the present invention provides an internal circuit, a power supply line for supplying a DC power supply voltage from an external power supply terminal to the internal circuit, and a ground line for supplying a ground voltage from an external ground terminal to the internal circuit. And a noise removing circuit provided in the middle of the semiconductor integrated circuit, wherein the noise removing circuit comprises: a first and a second inductor element provided on a power supply line; and the first and the second inductor element. Between the power supply line and the ground line, and a third inductor element provided on the ground line.
With this configuration, when high-frequency noise enters the power supply line from the external power supply terminal, the noise is filtered by the first and second inductor elements and the capacitor element, and the noise that enters the ground line from the external ground terminal is reduced to the third level. It will be filtered by the inductor element.
[0009]
According to a fourth aspect of the present invention, in the semiconductor integrated circuit according to the third aspect, a fourth inductor is provided at a portion of the ground line located on a side opposite to the third inductor element with respect to a connection portion between the capacitor element and the ground line. It has a configuration in which elements are provided.
With this configuration, noise that has entered the ground line is filtered not only by the third inductor element but also by the fourth inductor element.
[0010]
In particular, a fifth aspect of the present invention is the semiconductor integrated circuit according to the third or fourth aspect, wherein a plurality of noise removing circuits are connected in series to form a multistage.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(1st Embodiment)
FIG. 1 is a circuit diagram of a semiconductor integrated circuit according to the first embodiment of the present invention.
As shown in FIG. 1, the semiconductor integrated circuit 1-1 has a structure in which a noise removing circuit 5 is formed on a power supply line 3 for connecting an external power supply 100 to an internal circuit 2 and a ground line 4. .
[0012]
The power supply line 3 is a line for supplying the DC power supply voltage Vcc from the external power supply terminal 101 of the external power supply 100 to the internal circuit 2. The power supply supply line 3 extends from the power supply terminal 20 of the internal circuit 2 to the edge of the semiconductor integrated circuit 1-1. Is extended.
On the other hand, the ground line 4 is a line for supplying a ground voltage V0 (zero volt) from the external ground terminal 102 of the external power supply 100 to the internal circuit 2, and like the power supply line 3, the ground terminal 21 of the internal circuit 2. To the edge of the semiconductor integrated circuit 1-1.
[0013]
The noise removing circuit 5 is formed in the power supply line 3 and the ground line 4 as described above.
Specifically, the noise elimination circuit 5 includes a first inductor element 51, a second inductor element 52, a first capacitor element 53, and a second capacitor element.
The inductor element 51 is a coil having an inductance value L1, and the inductor element 52 is a coil having an inductance value L2. The inductor elements 51 and 52 are formed on the power supply line 3 and the ground line 4, respectively.
On the other hand, the capacitor element 53 is a capacitor having a capacitance C1, and is connected to the power supply line 3 and the ground line 4 on the input side (the right side in FIG. 1) of the inductor elements 51 and 52. The capacitor element 54 is a capacitor having a capacitance C2, and is connected to the power supply line 3 and the ground line 4 on the output side (the left side in FIG. 1) of the inductor elements 51 and 52.
That is, the noise removing circuit 5 has a configuration in which the inductor element 52 is added to a π-type noise filter including the inductor element 51 and the capacitor elements 53 and 54. In FIG. 1, reference numerals 61 and 62 indicate bonding pads.
[0014]
FIG. 2 is a plan view showing the structure of the noise removing circuit 5 formed on the substrate of the semiconductor integrated circuit 1-1. FIG. 3 shows the pad 61 (62), and FIG. FIG. 3B is a cross-sectional view taken along the line AA of FIG. 3A, FIG. 4 shows a capacitor element 53 (54), and FIG. 54), FIG. 4 (b) is an end view taken along line BB of FIG. 4 (a), FIG. 5 shows an inductor element 51 (52), and FIG. 52) is a plan view, and FIG. 5 (b) is an end view taken along the line CC in FIG. 5 (a).
As shown in FIG. 3, the pad 61 (62) has a structure in which metal portions 61a, 61b, and 61c formed on the lower layer, the intermediate layer, and the upper layer of the semiconductor integrated circuit 1-1 are connected via vias 61d and 61e. It has become.
As shown in FIG. 4, the capacitor element 53 (54) includes metal parts 53a and 53b formed in a lower layer, metal parts 53c and 53d formed in an intermediate layer, and a metal part 53e formed in an upper layer. Have. The metal parts 53a, 53c, 53e are connected via vias 53f, 53g. Further, a metal part 53h is formed between the intermediate layer and the upper layer, and is connected to the metal part 53e via a via 53i. The metal part 53d faces the metal part 53e and is connected to the metal part 53b via a via 53j. As a result, the opposed metal portion 53h and metal portion 53d form a pair of electrodes of the capacitor element 53 (54).
The inductor element 51 (52) is a spiral coil. As shown in FIG. 5, the center end of a metal spiral part 51a formed in a lower layer is connected to a metal part 51c of an intermediate layer via a via 51b. Structure. The metal part 51c is connected to a metal part 51e of a lower layer via a via 51d.
[0015]
Such elements are connected as shown in FIG.
That is, the extension of the metal part 61c of the pad 61 is continuous with the metal part 53e of the capacitor element 53, and the metal part 53c of the capacitor element 53 is connected to the metal spiral part 51a via the metal part 51c of the inductor element 51. ing. Then, an end of the metal spiral portion 51a extends toward the internal circuit 2, and a part thereof forms a metal portion 53a of the capacitor element 54. Thus, the extension of the metal spiral portion 51a is connected to the metal portion 51e of the capacitor element 54 via the metal portion 53a.
On the other hand, in the pad 62, an extension of the metal portion 61a is continuous with the metal portion 51e of the inductor element 52, and is connected to the metal spiral portion 51a via the metal portion 51c. The metal part 53b of the capacitor element 53 is connected to the middle of the extension of the metal part 61a. Then, an end of the metal spiral portion 51a of the inductor element 52 extends toward the internal circuit 2, and a metal portion 53b of the capacitor element 54 is connected in the middle thereof.
6A and 6B show another example of the inductor element, FIG. 6A is a plan view thereof, and FIG. 6B is an end view taken along a line DD in FIG. 6A.
The inductor element shown in FIG. 6 is a meander type coil, and this coil can be applied as the inductor element 51 (52).
In this case, the right end of the inductor element 51 shown in FIG. 6A is connected to the metal part 53 a of the capacitor element 53, and the right end of the inductor element 52 is connected to the metal part 61 a of the pad 61.
[0016]
Next, the operation of the noise removal circuit 5 will be described.
In FIG. 1, the impedance of the inductor elements 51 and 52 is proportional to the product of the frequency of the applied voltage and the inductance value, and the impedance of the capacitor elements 53 and 54 is inversely proportional to the product of the frequency of the applied voltage and the capacitance. .
Therefore, when the DC power supply voltage Vcc is supplied from the external power supply terminal 101 of the external power supply 100 to the power supply line 3, the impedance of the inductor elements 51 and 52 hardly occurs, but the impedance of the capacitor elements 53 and 54 becomes extremely large. Therefore, the DC power supply voltage Vcc is directly supplied to the internal circuit 2 via the power supply line 3.
When the high-frequency noise N1 enters from the external power supply terminal 101, the noise N1 is supplied to the power supply line 3 in a state where the noise N1 is weighted by the DC power supply voltage Vcc. Then, the impedance of the inductor elements 51 and 52 with respect to the noise N1 increases, and the impedance of the capacitor elements 53 and 54 decreases. As a result, most of the noise N1 is blocked by the inductor elements 51 and 52 and absorbed by the capacitor elements 53 and 54, and the DC power supply voltage Vcc substantially free of the noise N1 is supplied to the power supply terminal via the power supply line 3. 20.
[0017]
Incidentally, external high-frequency noise enters not only the external power terminal 101 but also the external ground terminal 102. The noise N2 entering from the external ground terminal 102 may reach the ground terminal 21 of the internal circuit 2 through the ground line 4.
However, in the noise removing circuit 5 in the semiconductor integrated circuit 1-1 of this embodiment, since the inductor element 52 is formed on the ground line 4, an impedance corresponding to the frequency of the noise N2 is generated in the inductor element 52, 52 prevents the entry of noise N2.
Therefore, according to the semiconductor integrated circuit 1-1 of this embodiment, the noise elimination circuit 5 filters not only the noise N1 entering the power supply line 3 but also the noise N2 entering the ground line 4.
[0018]
By the way, in the noise removal circuit 5, since the inductor elements 51 and 52 are connected in series via the capacitor element 54, the inductance value of the inductor element 213 in the conventional semiconductor integrated circuit shown in FIG. Is set to “L”, the inductance value of the total L can be obtained by simply setting both the inductance values L1 and L2 of the inductor elements 51 and 52 to “L / 2”, and the noise invading from the external power supply terminal 101 can be obtained. For N1, the same noise removing effect as that of the conventional π-type filter 210 can be obtained.
[0019]
Further, by setting both the inductance values L1 and L2 of the inductor elements 51 and 52 to “L”, twice the impedance of the inductor element 213 shown in FIG. 14 can be generated for the noise N1 of the same frequency. it can. Therefore, the cutoff frequency of the noise removal circuit 5 with respect to the noise N1 can be lower than the cutoff frequency of the conventional π-type filter 210. This will be specifically described below.
FIG. 7 is a diagram showing an attenuation curve of the conventional noise elimination circuit 210, and FIG. 8 is a diagram showing an attenuation curve of the noise elimination circuit 5 of this embodiment.
In the conventional noise elimination circuit 210 shown in FIG. 14, when the capacitances of the capacitor elements 211 and 212 are both set to 5 pF and the inductance value of the inductor element 213 is set to 20 nH, the attenuation by the inductor element 213 as shown in FIG. The degree changes as shown by the curve S11, and the degree of attenuation by the capacitor elements 211 and 212 changes as shown by the curve S12.
Therefore, the cutoff frequency fc by the noise removing circuit 210 is approximately 736 MHz.
In contrast, in the noise elimination circuit 5 of this embodiment, the inductance values of the inductor elements 51 and 52 are both set to 20 nH, the same as the inductance value of the conventional inductor element 213, and the capacitances of the capacitor elements 53 and 54 are both set. Set to 5 pF.
Then, as shown in FIG. 8, the frequency at which the curve S22 of the attenuation degree due to the capacitor elements 53 and 54 starts to decrease becomes smaller than the curve S12 of the conventional capacitor elements 211 and 212, and the inductor elements 51 and 52. , The frequency range at the rising edge of the curve S21 of the attenuation degree becomes smaller. For this reason, the cutoff frequency fc of the noise removing circuit 5 drops to approximately 456 MHz.
[0020]
Further, according to the semiconductor integrated circuit 1-1 of the present embodiment, the noise elimination circuit 5 can be replaced with the semiconductor integrated circuit 1 without using a noise elimination circuit formed by soldering an expensive capacitor or coil to an external substrate. −1, the number of parts can be reduced and the cost can be reduced.
[0021]
(2nd Embodiment)
FIG. 9 is a circuit diagram of a semiconductor integrated circuit according to the second embodiment of the present invention.
As shown in FIG. 9, in the semiconductor integrated circuit 1-2 of this embodiment, a plurality of noise elimination circuits 5 are formed on the power supply line 3 and the ground line 4 in a state of being connected in series. 5 is multi-stage.
That is, in each noise elimination circuit 5, the inductance values L1 and L2 of the inductor elements 51 and 52 and the capacitances C1 and C2 of the capacitor elements 53 and 54 are appropriately set, and the noise elimination circuit 5 in the preceding stage could not filter. The structure is such that noises N1 and N2 of frequency components are sequentially filtered by a noise removal circuit 5 at the subsequent stage.
With such a structure, the noises N1 and N2 of the frequency components from the low band to the high band can be reliably filtered, and the noise removing effect can be further improved.
Other configurations, operations, and effects are the same as those in the first embodiment, and thus description thereof is omitted.
[0022]
(Third embodiment)
FIG. 10 is a circuit diagram of a semiconductor integrated circuit according to the third embodiment of the present invention.
As shown in FIG. 10, the semiconductor integrated circuit 1-3 of this embodiment is different in the configuration of the noise elimination circuit from the configuration of the noise elimination circuit 5 of the first and second embodiments.
The noise elimination circuit 5 'according to this embodiment includes a first inductor element 51', a second inductor element 52 ', a capacitor element 53', and a third inductor element 55.
Specifically, the first and second inductor elements 51 'and 52' are formed on the power supply line 3, and the capacitor element 53 'is connected between the inductor elements 51' and 52 'at both ends. It is formed so as to be connected to the line 3 and the ground line 4. Then, the third inductor element 55 is formed on the ground line 4.
That is, the noise removal circuit 5 'has a configuration in which an inductor element 55 is added to a T-type noise filter including inductor elements 51' and 52 'and a capacitor element 53'.
In this embodiment, the inductor element 55 is formed on the right side of the connection P between the capacitor element 53 'and the ground line 4.
[0023]
With this configuration, when the noise N1 enters the power supply line 3 from the external power supply terminal 101, the impedance of the inductor elements 51 'and 52' with respect to the noise N1 increases in accordance with the frequency of the noise N1, and the capacitance of the capacitor element 53 'increases. The impedance decreases. As a result, the noise N1 is removed by the inductor elements 51 'and 52' and absorbed by the capacitor element 53 '. On the other hand, when the noise N2 enters the ground line 4 from the external ground terminal 102, an impedance corresponding to the noise N2 is generated in the inductor element 55, and the entry of the noise N2 into the ground terminal 21 is prevented.
Other configurations, operations, and effects are the same as those of the first and second embodiments, and thus description thereof is omitted.
[0024]
The present invention is not limited to the above embodiment, and various modifications and changes can be made within the scope of the invention.
For example, in the third embodiment, the inductor element 55 is formed on the right side of the connection part P between the capacitor element 53 'and the ground line 4, but as shown in FIG. Even if it is formed, it is needless to say that substantially the same operation and effect can be obtained.
In the third embodiment, one inductor element 55 is formed on the ground line 4. However, the present invention is not limited to this, and a fourth inductor element 56 is further added as shown in FIG. It is needless to say that the inductor element 56 may be formed at the portion of the ground line 4 located on the opposite side (left side) of the connection element P from the inductor element 55 (left side) to enhance the effect of removing the noise N2.
Further, in the third embodiment, only the semiconductor integrated circuit 1-3 having one noise removing circuit 5 'has been described. However, as shown in FIG. 13, a plurality of noise removing circuits 5' are connected in series. Multiple stages may be used.
[0025]
【The invention's effect】
As described above in detail, according to the semiconductor integrated circuit of the present invention, it is possible to filter not only the noise that has entered the power supply line but also the noise that has entered the ground line by the inductor element provided in the ground line. There is an excellent effect. Further, since the inductor elements are provided on the power supply line and the ground line, each inductor element can be reduced in size, and the same inductance value as the inductor element in the conventional semiconductor integrated circuit can be obtained. Further, by setting the inductance value of each inductor element to the same value as that of the inductor element in the conventional semiconductor integrated circuit, the cutoff frequency for noise can be made lower than the cutoff frequency of the noise removal circuit in the conventional semiconductor integrated circuit. There is also an effect. Furthermore, since the noise elimination circuit is formed in the semiconductor integrated circuit, there is no need to use a noise elimination circuit formed by soldering an expensive capacitor or coil to an external substrate, and as a result, the number of components can be reduced and the number of components can be reduced. Cost can be reduced.
[0026]
In particular, according to the second and fifth aspects of the present invention, since the number of stages of the noise removing circuit is increased, there is an excellent effect that the noise removing effect can be further enhanced.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a semiconductor integrated circuit according to a first embodiment of the present invention.
FIG. 2 is a plan view showing a structure of a noise removing circuit formed on a substrate of the semiconductor integrated circuit.
3A and 3B show a bonding pad. FIG. 3A is a plan view of the pad, and FIG. 3B is a sectional view taken along the line AA of FIG. 3A.
4A and 4B show a capacitor element, FIG. 4A is a plan view of the capacitor element, and FIG. 4B is an end view taken along a line BB in FIG. 4A.
5A and 5B show an inductor element, FIG. 5A is a plan view of the inductor element, and FIG. 5B is an end view taken along a line CC in FIG. 5A.
6A and 6B show another example of the inductor element, FIG. 6A is a plan view thereof, and FIG. 6B is an end view taken along a line DD in FIG. 6A.
FIG. 7 is a diagram showing an attenuation curve of a conventional noise removal circuit.
FIG. 8 is a diagram showing an attenuation curve of the noise elimination circuit of this embodiment.
FIG. 9 is a circuit diagram of a semiconductor integrated circuit according to a second embodiment.
FIG. 10 is a circuit diagram of a semiconductor integrated circuit according to a third embodiment.
FIG. 11 is a circuit diagram showing a first modification of the noise elimination circuit applied to the semiconductor integrated circuit of the third embodiment.
FIG. 12 is a circuit diagram showing a second modification of the noise elimination circuit applied to the semiconductor integrated circuit of the third embodiment.
FIG. 13 is a circuit diagram showing a third modification of the noise elimination circuit applied to the semiconductor integrated circuit of the third embodiment.
FIG. 14 is a circuit diagram showing a conventional semiconductor integrated circuit.
[Explanation of symbols]
1-1, 1-2, 1-3: semiconductor integrated circuit, 2: internal circuit, 3: power supply line, 4: ground line, 5, 5 ': noise removing circuit, 51, 51', 52, 52 ' , 55, 56 ... inductor element, 53, 53 ', 54, 55 ... capacitor element, 100 ... external power supply, 101 ... external power supply terminal, 102 ... external ground terminal, N1, N2 ... noise, P ... connection part, Vcc ... DC power supply voltage, V0 ... ground voltage.

Claims

An internal circuit, a power supply line for supplying a DC power supply voltage from an external power supply terminal to the internal circuit, and a noise removal circuit provided in the middle of a ground line for supplying a ground voltage from the external ground terminal to the internal circuit. A semiconductor integrated circuit comprising:
The noise elimination circuit,
A first inductor element provided on the power supply line,
A second inductor element provided on the ground line,
A first capacitor element connected to the power supply line and the ground line on an input side of the first and second inductor elements;
A semiconductor integrated circuit comprising: a second capacitor element connected to the power supply line and the ground line on output sides of the first and second inductor elements.

The semiconductor integrated circuit according to claim 1,
A plurality of the above-described noise removal circuits are connected in series to form a multi-stage,
A semiconductor integrated circuit characterized by the above-mentioned.

An internal circuit, a power supply line for supplying a DC power supply voltage from an external power supply terminal to the internal circuit, and a noise removal circuit provided in the middle of a ground line for supplying a ground voltage from the external ground terminal to the internal circuit. A semiconductor integrated circuit comprising:
The noise elimination circuit,
First and second inductor elements provided on the power supply line;
A capacitor element connected to the power supply line and the ground line between the first and second inductor elements;
A semiconductor integrated circuit comprising: a third inductor element provided on the ground line.

The semiconductor integrated circuit according to claim 3,
A fourth inductor element is provided at a portion of the ground line located on a side opposite to the third inductor element with respect to a connection portion between the capacitor element and the ground line;
A semiconductor integrated circuit characterized by the above-mentioned.

The semiconductor integrated circuit according to claim 3 or 4,
A plurality of the above-described noise removal circuits are connected in series to form a multi-stage,
A semiconductor integrated circuit characterized by the above-mentioned.