JP2004335757A - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法 Download PDF

Info

Publication number
JP2004335757A
JP2004335757A JP2003130007A JP2003130007A JP2004335757A JP 2004335757 A JP2004335757 A JP 2004335757A JP 2003130007 A JP2003130007 A JP 2003130007A JP 2003130007 A JP2003130007 A JP 2003130007A JP 2004335757 A JP2004335757 A JP 2004335757A
Authority
JP
Japan
Prior art keywords
reaction chamber
substrate
gas
temperature
sih
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003130007A
Other languages
English (en)
Inventor
Atsushi Sano
敦 佐野
Sadayoshi Horii
貞義 堀井
Hideji Itaya
秀治 板谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2003130007A priority Critical patent/JP2004335757A/ja
Publication of JP2004335757A publication Critical patent/JP2004335757A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

【課題】反応室内部に残留するハロゲン系ガスやハロゲン元素を含む分子を排出して,SiのCVD膜と基板の界面およびCVD膜の膜中に閉じ込められるハロゲン元素を低減することができる半導体デバイスの製造方法を提供する。
【解決手段】基板を反応室3内に搬入し基板を処理温度まで昇温するが、基板搬入後に基板温度が処理温度となる前に水素原子を含むガスをSiH系ガス供給配管16より供給し、その後、反応室3内にハロゲン元素とシリコン原子を含む原料ガスを原料供給配管13より供給して基板を処理し、その後基板を反応室3内から搬出する。または、基板を反応室3内に搬入し、反応室内にハロゲン元素とシリコン原子を含む原料ガスを原料供給配管13より供給して基板を処理し、基板を反応室内3から搬出後、反応室3内に基板が存在しない状態で反応室内に水素原子を含むガスをSiH系ガス供給配管16より供給する。
【選択図】 図2

Description

【0001】
【発明の属する技術分野】
本発明は半導体デバイスの製造方法に関し、特に、CVD(ChemicalVapor Deposition)法による半導体製造装置を使用する半導体デバイスの製造方法に関する。
【0002】
【従来の技術】
CVD法は、常温常圧下で気体の原料、または、常温常圧下で液体あるいは固体状態の化合物原料を気化し単独もしくは希釈ガスなどとともに反応容器内へ導入し気相反応(熱分解反応)により反応種を生じさせ基板(ウェーハ)上に結晶を形成させる化学堆積膜法である。
【0003】
図1は原料供給源から排気配管に至るCVD装置の概略図である。
反応室3は基板(図示せず)を加熱する為の図示しないヒータを具備している。反応室3には原料ガス供給配管13およびパージ用不活性ガス供給配管12が接続されており、反応室3にこれらのガスを導入した後、排気装置4、排気配管14を経て除害装置(図示せず)などの後段設備へと至る。図中の配管には、図示しない加熱装置が設けられている。原料ガス供給配管13は、原料容器1と、気化器(または流量制御装置)2とを備え、原料容器1の上流側には圧送ガス(またはキャリアガス)供給配管15が接続され、気化器(または流量制御装置)2と反応室3との間には、ベント配管11が接続されている。原料が常温常圧下で液体あるいは固体状態であるか、または、常温常圧下で気体であるかに応じて、気化器2と圧送ガス供給配管15との組み合わせか、流量制御装置2とキャリアガス供給配管15との組み合わせかのいずれかとなる。
【0004】
気化原料ガスは、基板上への堆積にのみ寄与するわけではなく、意図せず反応室壁面や排気配管内壁に付着するか、または相変化(液化、固化)することなく気化状態のまま装置外へ流し去られる。このとき、反応室3内にはごく微量の未反応種が存在し、反応室壁の表面に原料または原料に起源をもつ未反応種が吸着した状態となる事が多い。ここに反応室雰囲気より温度の低い基板が挿入されると、吸着していた未反応種や雰囲気中に存在する未反応種が、反応室内で最も温度の低い基板に移動し、吸着する。
【0005】
従来は、連続して行われる成膜反応時において、反応が気相反応を主体とする場合には吸着物が基板(基板上の下地膜)とCVD膜との界面に閉じ込められたまま膜が堆積したり、反応が表面反応を主体とする場合には吸着物が成膜を阻害したり、することが問題となっていた。CVD原料としては、CHなどを含む有機系原料、ハロゲン元素(F、Cl、Br、Iなど)を含む無機系原料がある。前者においてCHに起因するものが膜中や界面に残ると、膜質の低下を引き起こす。後者においてハロゲンが膜中や界面に残る時も同様に膜質の低下を引き起こす。特に、界面に吸着物としてハロゲン元素が濃度高く存在した場合、配線など膜の腐食が原因となったり、電子の移動を妨げてしまう原因となったり、高温でアニール(焼きなまし)工程を後で行う際にガスとして膨張して膜を持ち上げてしまう要因となったりする問題が発生していた。
【0006】
【発明が解決しようとする課題】
本発明の主な目的は、反応室壁の表面の吸着物を含めて反応室内部に残留するハロゲン系ガス、もしくはハロゲン元素を含む分子を排出、もしくは反応室壁の表面から排除して,SiのCVD膜と基板(下地膜)の界面およびCVD膜の膜中に閉じ込められるハロゲン元素を低減することができる半導体デバイスの製造方法を提供することにある。
【0007】
【課題を解決するための手段】
本発明の第1の態様によれば、
基板を反応室内に搬入する工程と、
前記基板を処理温度まで昇温する工程と、
基板搬入後、基板温度が前記処理温度となる前に水素原子を含むガスを供給する工程と、
その後、前記反応室内にハロゲン元素とシリコン原子を含む原料ガスを供給して前記基板を処理する処理工程と、
前記基板を前記反応室内から搬出する工程と、
を有することを特徴とする半導体デバイスの製造方法が提供される。
【0008】
本発明の第2の態様によれば、
基板を反応室内に搬入する工程と、
前記反応室内にハロゲン元素とシリコン原子を含む原料ガスを供給して前記基板を処理する工程と、
前記基板を前記反応室内から搬出する工程と、
前記基板を前記反応室内から搬出後、前記反応室内に前記基板が存在しない状態で前記反応室内に水素原子を含むガスを供給する工程と、
を有することを特徴とする半導体デバイスの製造方法が提供される。
【0009】
本発明の第3の態様によれば、
基板を処理する反応室と、
前記反応室内の前記基板を加熱するヒータ等の加熱手段と、
前記反応室内に水素原子を含むガスを供給する第1の供給手段と、
前記反応室内にハロゲン元素とシリコン原子を含む原料ガスを供給する第2の供給手段と、
前記基板を前記反応室内へ搬入後、基板温度が前記基板の処理温度となる前に反応室内に水素原子を含むガスを供給するように制御する、もしくは前記基板を前記反応室内から搬出後、前記反応室内に前記基板が存在しない状態で前記反応室内に水素原子を含むガスを供給するよう制御する制御手段と、
を有することを特徴とする基板処理装置が提供される。
【0010】
上記第1および第2の態様の半導体デバイスの製造方法および第3の態様の基板処理装置において、好ましくは、前記水素原子を含むガスとは、シラン系ガス(SiH,Si等)である。
【0011】
上記第1および第2の態様の半導体デバイスの製造方法および第3の態様の基板処理装置において、好ましくは、前記基板の処理とは、前記基板上へのSi膜の成膜であり、好ましくはCVD法により成膜する。
【0012】
上記第1の態様の半導体デバイスの製造方法において、好ましくは、上記水素原子を含むガスを供給する工程では、反応室温度を室温〜650℃、反応室内の圧力を20〜20000Paとする。
【0013】
上記第2の態様の半導体デバイスの製造方法において、好ましくは、上記水素原子を含むガスを供給する工程では、反応室温度を室温〜650℃、反応室内の圧力を20〜30000Paとする。
【0014】
上記第1および第2の態様の半導体デバイスの製造方法において、好ましくは、反応室の壁面の温度制御機能により、反応室の壁面温度制御を行う。
【0015】
上記第3の態様の基板処理装置は、好ましくは、反応室の壁面の温度制御機能を有する。
【0016】
【発明の実施の形態】
次に、図面を参照して本発明の好ましい実施の形態を説明する。
(第1の実施の形態)
図2は、本発明の第1および第2の実施の形態に使用されるCVD装置を説明するための装置概略図である。
【0017】
反応室3は基板(図示せず)を加熱する為の図示しないヒータを具備し、反応室3の壁には図示しないヒータが埋め込まれている。反応室3には原料ガス供給配管13、パージ用不活性ガス供給配管12およびSiH系ガス供給配管16が接続されており、反応室3にこれらのガスを導入した後、排気装置4、排気配管14を経て除害装置(図示せず)などの後段設備へと至る。図中の配管には、図示しない加熱装置が設けられている。原料ガス供給配管13は、原料容器1と、気化器(または流量制御装置)2とを備え、原料容器1の上流側には圧送ガス(またはキャリアガス)供給配管15が接続され、気化器(または流量制御装置)2と反応室3との間には、ベント配管11が接続されている。原料が常温常圧下で液体あるいは固体状態であるか、または、常温常圧下で気体であるかに応じて、気化器2と圧送ガス供給配管15との組み合わせか、流量制御装置2とキャリアガス供給配管15との組み合わせかのいずれかとなる。反応室3に図示しない搬送室がゲートバルブを介して隣接し、搬送室(図示せず)には冷却室・ロードロック室(図示せず)が接続されている。搬送室(図示せず)には搬送用機械(図示せず)が具備されており、基板は搬送室(図示せず)から反応室3へ導入されて反応室3で成膜等の処理をした後、搬送室(図示せず)を経て冷却室(図示せず)へと搬送される。
【0018】
新規にSiH系のガス供給ができるように、図1に示す従来の装置に対して、SiH系ガス供給配管16が追加されている。ここでは原料としてSiCl(ヘキサクロロジシラン)、SiH系のガスとしてSiHを例に説明する。枚葉装置においては、直前の基板の成膜処理後、反応室3内にごく微量の未反応種が存在する状態や、反応室壁の最表面に原料または原料に起源をもつ未反応種が吸着した状態となることがある。
【0019】
この状態を改善するため、成膜時にガスを図3に示すように供給する。本実施の形態では基板は反応室3内に導入されて後一定時間後、所望の温度に安定する(図3参照)。前述ように、表面に未反応種・ハロゲンが付着した反応室へ基板を導入すると、反応室内で最も温度の低い、基板表面へ一部の未反応種・ハロゲンが付着する。基板の温度が安定するより以前にSiHガスを反応室へ導入し、反応室壁・基板の表面に吸着した未反応種・ハロゲンや、反応室内に残存する未反応種・ハロゲンと反応させてSiHCl(x,yはx+y=4を満たす自然数)、HClなどのハロゲン化物として排気する。
【0020】
基板の温度が昇温完了する前では温度が低い為、SiHは成膜に寄与するよりも、反応室壁や基板表面に付着した未反応種・ハロゲンと反応してハロゲン化物として排気され、基板表面のハロゲンを排除することに寄与する(反応a)。
【0021】
この反応後依然、未反応種・ハロゲンが残る場合は、SiHの成膜反応が起こりやすい高い圧力として、反応室壁等にSiHによるSiのCVD膜を形成して反応室表面を新たに形成することで、ハロゲンを反応室内の表面から排除できる(反応b)。実際には、前述のSiHによる還元反応(反応a)とSi膜の形成による表面の更新(反応b)が同時に進んで、反応室内のハロゲンが排除される。この場合にも温度差から基板より反応室壁への成膜が主に進む。また、SiHを導入するときの反応室温度は室温〜650℃、基板温度は650℃以下、反応室温度および基板温度は、より好ましくは650℃以下であって原料のSiClの成膜温度より低い温度、圧力は20Pa〜20000Pa、導入時間は温度・圧力に合わせて、膜厚が0〜1μmとなる時間とする。
【0022】
なお、SiCl(ヘキサクロロジシラン)でSi膜を成膜するときの条件は、基板温度500〜650℃、圧力27〜2400Pa、原料ガスSiClの流量は、20sccm〜300sccmである。
【0023】
前者(反応a)において、ハロゲンとSiHとの反応の進みやすさについて検討する。反応の進みやすさは塩素原子とSiHおよび反応生成物のそれぞれについてギブスの自由エネルギーを計算し、反応後の系のもつギブスの自由エネルギーから反応前の系のもつギブスの自由エネルギーを差し引いた値(ΔG)を指標にすることができる。このΔGと反応平衡定数(K)は次式の関係にある。
K∝exp(−ΔG/RT)
ここで、Rは気体定数、Tは反応時の系の温度である。この式から、ΔGが正の値あるいは零であれば反応はほとんど進まず、逆に、負の値であれば反応が進みやすく、その値が大きいほど反応は進みやすいと言える。塩素原子とSiHで、Siの塩化物を生成する反応はいずれもΔGが負の値となり、反応が進むことを示す。
【0024】
なお、基板昇温用の加熱装置以外に、反応室壁を一定の温度に制御できるように加熱装置が具備されている。これは、原料の再液化・析出と副生成物の低減の為に設けられている。
【0025】
(第2の実施の形態)
図2に示した装置において図4に示すようにガスを供給する。原料として、SiCl(ヘキサクロロジシラン)、SiH系のガスとしてSiHを例に説明する。第1の実施の形態と異なる点は、成膜後に基板を搬出した後、基板が存在しない反応室3にSiHを導入することである。成膜直後の反応室壁表面には未反応種・ハロゲンが吸着しているが、SiHガスを反応室へ導入し、反応室壁・基板の表面に吸着した未反応種・ハロゲンと反応させたり、反応室内に残存する未反応種・ハロゲンと反応させたりして排気する。
【0026】
また、SiHを導入する時の反応室温度は室温〜650℃、基板載置場所の温度も650℃以下、圧力は20Pa〜30000Pa、導入時間は温度・圧力に合わせて、膜厚が0〜1μmとなる時間である。
【0027】
なお、SiCl(ヘキサクロロジシラン)でSi膜を成膜するときの条件は、基板温度500〜650℃、圧力27〜2400Pa、原料ガスSiClの流量は、20sccm〜300sccmである。
【0028】
第1の実施の形態と同様に、前述のSiHによる還元反応(反応a)とSi膜の形成による表面の更新(反応b)が同時に進んで、反応室内のハロゲンが排除される。
【0029】
基板への成膜とは別の反応を、基板がない状態で行っており、SiH導入時の温度条件などを基板への成膜について考慮せず設定できる為、第1の実施の形態より好ましい実施の形態と言える。
【0030】
第2の実施の形態によるSiH処理ありの場合と、比較例としてのSiH処理なしの場合のSi膜中のClの低減効果の例を図6に示す。図6は二次イオン質量分析法による評価結果で、図6(B)のSiH処理なしの場合に比べて、図6(A)のSiH処理ありの場合ではCl濃度が減少していることがわかる。
【0031】
Si膜CVDに使用するの無機系原料としては、ハロゲン(F,Cl,Br,Iなど)とSi及びHを組み合わせたものなどがある。例えば、SiH,Si、SiCl、SiHClなど、組み合わせは多岐にわたる。
【0032】
また、SiH系のガスとしては、SiH以外にはSiなどが既に半導体製造用ガスとしてよく知られている。ここでは、Si膜のCVDを行っているので、SiとHから成るガスを用いて反応させることを主眼としているが、SiHClのように原料に含まれるのと同じハロゲンを含むガスを用いてもよい。但し、本発明の目的はハロゲンを効果的に減らすことなので、反応室内に導入するハロゲンを抑えるほうが望ましい。また、シラン系のガスの代わりにHを用いても同様の作用を期待することができるが、第1の実施の形態に示した、(反応b)がなくなる分効果が小さくなる。
【0033】
なお、上記では、一枚ずつ成膜を行う枚葉型装置を例にしたが、多数枚を一括して成膜するバッチ型装置でも同様に実施可能である。
【0034】
また、基板昇温用の加熱装置以外に、反応室壁を一定の温度に制御できるように加熱装置が具備されている。これは、原料の再液化・析出と副生成物の低減の為に設けられている。
【0035】
(第3の実施の形態)
図5に示した装置において図4に示すよう成膜時にガスを供給する。
図2に示した第1および第2の実施の形態の装置に加えて、プラズマ装置5を備えている。プラズマ装置5は、原料供給配管13およびSiH系ガス供給配管16の両方に接続されている。また、これらの原料供給配管13およびSiH系ガス供給配管16はプラズマ装置5を経由せずに直接反応室3に接続されており、必要に応じてプラズマ励起したり、励起しないで直接反応室3に送り込めるようになっている。プラズマ装置5を経由するかしないかは図示しないバルブの切換で行う。
【0036】
第1の実施の形態と同様、原料として、SiCl(ヘキサクロロジシラン)、SiH系のガスとしてSiHを例に説明する。SiClをプラズマによって励起することでSi膜をより低温で成膜するが、成膜後に基板を搬出した後、基板が存在しない反応室にSiHを導入する。成膜直後の反応室壁表面には未反応種・ハロゲンが吸着しているが、SiHガスを反応室へ導入し、反応室壁・基板の表面に吸着した未反応種・ハロゲンと反応させたり、反応室内に残存する未反応種・ハロゲンと反応させたりして排気する。表面に存在するハロゲンの排除作用を高める為に、SiHをプラズマで直接、または間接的に励起してもいい。(間接的に励起するのは、SiHガスをプラズマ励起されたArラジカルなどの励起種によるエネルギー交換作用によって行う。)
【0037】
また、SiHを導入するときの反応室温度は室温〜650℃、基板載置場所の温度も650℃以下、圧力は20Pa〜30000Pa、導入時間は温度・圧力に合わせて、膜厚が0〜1μmとなる時間である。
【0038】
なお、SiCl(ヘキサクロロジシラン)でSi膜を成膜するときの条件は、基板温度450〜650℃、圧力27〜2400Pa、原料ガスSiClの流量は、20sccm〜300sccmである。
【0039】
第1の実施の形態と同様に、前述のSiHによる還元反応(反応a)とSi膜の形成による表面の更新(反応b)が同時に進んで、反応室内のハロゲンが排除される。
【0040】
なお、反応室壁を一定の温度に制御できるように加熱装置が具備されている。これは、原料の再液化・析出と副生成物付着の低減の為に設けられている。
【0041】
【発明の効果】
本発明により、ハロゲン元素を含むSi原料を用いたSi膜の成膜において、Si膜(堆積膜)中および下地膜と堆積膜との界面に含有されやすいハロゲンの濃度を低減することができる。
【0042】
これにより、同一半導体デバイス内の電子の移動妨害抑制、配線腐食の抑制、および界面に析出したガスの膨張による膜剥がれなどの問題について改善することができる。
【図面の簡単な説明】
【図1】従来のCVD装置概略図である。
【図2】本発明の第1および第2の実施の形態のCVD装置概略図である。
【図3】本発明の第1の実施の形態のガス供給方式説明図である。
【図4】本発明の第2、第3の実施の形態のガス供給方式説明図である。
【図5】本発明の第3の実施の形態のCVD装置概略図である。
【図6】二次イオン質量分析法による評価結果を示す図である。
【符号の説明】
1…原料容器
2…気化器(or流量制御装置)
3…反応室
4…排気装置
5…プラズマユニット
11…ベント配管
12…パージ用不活性ガス供給配管
13…原料供給配管
14…排気配管
15…圧送ガス(orキャリアガス)供給配管
16…SiH系ガス供給配管

Claims (2)

  1. 基板を反応室内に搬入する工程と、
    前記基板を処理温度まで昇温する工程と、
    基板搬入後、基板温度が前記処理温度となる前に水素原子を含むガスを供給する工程と、
    その後、前記反応室内にハロゲン元素とシリコン原子を含む原料ガスを供給して前記基板を処理する処理工程と、
    前記基板を前記反応室内から搬出する工程と、
    を有することを特徴とする半導体デバイスの製造方法。
  2. 基板を反応室内に搬入する工程と、
    前記反応室内にハロゲン元素とシリコン原子を含む原料ガスを供給して前記基板を処理する工程と、
    前記基板を前記反応室内から搬出する工程と、
    前記基板を前記反応室内から搬出後、前記反応室内に前記基板が存在しない状態で前記反応室内に水素原子を含むガスを供給する工程と、
    を有することを特徴とする半導体デバイスの製造方法。
JP2003130007A 2003-05-08 2003-05-08 半導体デバイスの製造方法 Pending JP2004335757A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003130007A JP2004335757A (ja) 2003-05-08 2003-05-08 半導体デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003130007A JP2004335757A (ja) 2003-05-08 2003-05-08 半導体デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2004335757A true JP2004335757A (ja) 2004-11-25

Family

ID=33505654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003130007A Pending JP2004335757A (ja) 2003-05-08 2003-05-08 半導体デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP2004335757A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018135603A (ja) * 2018-03-22 2018-08-30 プラサド ナーハー ガジル セラミック薄膜の低温堆積方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018135603A (ja) * 2018-03-22 2018-08-30 プラサド ナーハー ガジル セラミック薄膜の低温堆積方法

Similar Documents

Publication Publication Date Title
KR102440201B1 (ko) 반도체 기판 프로세싱 장치의 진공 챔버 컨디셔닝 방법
US8673790B2 (en) Method of manufacturing a semiconductor device, method of cleaning a process vessel, and substrate processing apparatus
US7758920B2 (en) Method and apparatus for forming silicon-containing insulating film
KR101749398B1 (ko) 클리닝 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6342670B2 (ja) クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
KR101630016B1 (ko) 클리닝 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
US9431240B2 (en) Method of manufacturing semiconductor device
JP5011148B2 (ja) 半導体装置の製造方法、クリーニング方法及び基板処理装置
US20050136657A1 (en) Film-formation method for semiconductor process
US7959737B2 (en) Film formation apparatus and method for using the same
WO2011152352A1 (ja) 半導体装置の製造方法及び基板処理装置
US9502233B2 (en) Method for manufacturing semiconductor device, method for processing substrate, substrate processing device and recording medium
JP6368850B2 (ja) クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム
US8080109B2 (en) Film formation apparatus and method for using the same
JP6453637B2 (ja) クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム
JP2007109928A (ja) 窒化物半導体製造装置部品の洗浄方法と洗浄装置
JP6785809B2 (ja) 処理容器内の部材をクリーニングする方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2008211211A (ja) 半導体装置の製造方法および基板処理装置
JP7195241B2 (ja) 窒化膜の成膜方法、および窒化膜の成膜装置
JP7101283B2 (ja) クリーニング方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2004335757A (ja) 半導体デバイスの製造方法
CN111463096B (zh) 基板处理装置的清洗方法和基板处理装置
JP2005057133A (ja) 半導体デバイスの製造方法及び基板処理装置
US11380538B2 (en) Method of forming nitride film and apparatus for forming nitride film
TWI857401B (zh) 基板處理方法,半導體裝置的製造方法,程式及基板處理裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071128

A131 Notification of reasons for refusal

Effective date: 20071204

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080415