JP2004327958A - 強化導電パッドを装備した電子パッケージ、及びこれを使用した情報処理装置 - Google Patents

強化導電パッドを装備した電子パッケージ、及びこれを使用した情報処理装置 Download PDF

Info

Publication number
JP2004327958A
JP2004327958A JP2004057058A JP2004057058A JP2004327958A JP 2004327958 A JP2004327958 A JP 2004327958A JP 2004057058 A JP2004057058 A JP 2004057058A JP 2004057058 A JP2004057058 A JP 2004057058A JP 2004327958 A JP2004327958 A JP 2004327958A
Authority
JP
Japan
Prior art keywords
conductive
electronic package
substrate
pad
conductive pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004057058A
Other languages
English (en)
Inventor
David Alcoe
アルコー デイビッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Endicott Interconnect Technologies Inc
Original Assignee
Endicott Interconnect Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/423,877 external-priority patent/US6815837B2/en
Application filed by Endicott Interconnect Technologies Inc filed Critical Endicott Interconnect Technologies Inc
Publication of JP2004327958A publication Critical patent/JP2004327958A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114Pad being close to via, but not surrounding the via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09454Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09472Recessed pad for surface mounting; Recessed electrode of component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979Redundant conductors or connections, i.e. more than one current path between two points
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/1031Surface mounted metallic connector elements
    • H05K2201/10318Surface mounted metallic pins
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • H05K3/3426Leaded components characterised by the leads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】電子パッケージ技術や、それを利用する情報処理装置を改善すること。
【解決手段】電子パッケージおよび情報処理装置も同様のパッケージ基板11’をもち、そのパッケージ基板11’は、外側パッド13’に少なくとも約1.4グラム/ミリインチ平方の引張圧力が付与されたときでも前記のパッド13’の離脱が防止できるのに十分な大きなサイズをもち、前記のパッドに接続された内部導電層15”を備える。
【選択図】図2A

Description

本発明は、例えば、プリント回路基板に半導体チップを相互接続するための回路基板をもつチップ担体などの、電子パッケージに関する。特に、本発明は、情報処理装置(コンピュータなど)で使用される回路基板パッケージ、及びこれを使用した情報処理装置に関する。
電子パッケージで使用する回路基板は、従来から、数多くの発明され出願が継続的に行われている。一般的にそのような回路基板は、その回路基板が拡大回路域をもつホスト回路基板と適切にインターフェイスできるよう、回路基板に実装されたチップからの電気信号をその拡大回路域に再配信するための表面を備えている。なお、本願は、D.アルコーらの発明の「最適回路パターン装備チップ担体」についての、2003年3月20日に、出願番号が10/392、617号で米国特許庁に受理された出願の係属出願である。
米国特許出願番号10/392、617号(2003年3月20日出願)
半導体チップ入出力部(I/O)のカウント数が周辺リーダ機器の処理能力を越え、半導体チップとプリント回路基板の縮小化の必要性が増しているため、チップ担体などの電子パッケージとプリント回路基板とを多数の線で接続する方法としては領域アレイ配線が好ましい。チップ担体やプリント回路基板を備えた有機回路基板においては、回路を構成する素材に構造上の柔軟性をもたせることが周知である。
しかし、どの柔軟素材も、素材が破壊または破損するまでの許容可能な機械変形には限度がある。この属性は、延性として知られている。電子パッケージの製造やそのプリント回路基板への組込の工程においては、パッケージ基板(層)およびプリント回路基板の破壊や曲げの原因が存在する。それら原因には、組立における手動での取扱、プリント回路基板の治具への取付、回路基板へのその他部品の組込、プリント回路基板への配線やハードの組込、電気テストのための押圧検査子の利用などが含まれる。さらに、半導体チップ、パッケージ積層基板、プリント回路基板の熱膨脹(CTE)係数がそれぞれ異なる場合には、電子パッケージの動作中での温度変化により、有機構造の破壊や曲がりが異なった度合いで発生する恐れがある。その結果、電子パッケージとプリント回路基板との間の標準ボールグリッドアレイ(BGA)配線に高いストレスが加わる。この高いストレスはパッケージへ伝播されて、パッケージ素材の延性限度を越えた大きな変形を発生させ、パッケージの損傷につながる。
製造過程での生産ロスや、熱サイクル動作中での信頼性が、チップ担体上あるいは内部の絶縁性や回路の不良(亀裂、層剥離)、あるいは、製造中や現場動作中での高い応力による半導体チップの統合不良(チップ亀裂)により明白な課題となる。それら課題のため、設計自由度がかなり制限されてしまうのである。そのストレスを軽減するためには、例えば、半導体チップのサイズを制限したり、配線のサイズ、形状、間隔を工業標準以外あるいはそれ以上にカスタム化することが必要となる。その結果として、電子パッケージの電気動作性能が制限されたり、および/または、電子パッケージに余分なコストが追加されてしまうのである。
生産性や信頼性の課題の1つに、前述のBGA配線と共にパッケージを回路基板に電気接合するのに利用されるプリント回路基板の外側導電層がある。その導電層は、電子パッケージの取扱や熱サイクルに起因するプリント回路基板からBGA配線へ伝播するストレスに弱い。その導電層(および、付随するハンダマスク層)がストレスを受容できない場合には、亀裂や部分分割などの不良が発生し、形成接続体(および、電子パッケージ)の欠陥に結びつく。さらに悪くすると、パッケージが使われる情報処理装置に欠陥が発生してしまう。なお、ここでいう情報処理装置とは、ビジネス、科学、制御、あるいはその他の目的のための、情報、知識、データを演算、分類、処理、発信、受信、検索、オリジナル化、変換、保存、表示、マニフェスト化、計測、検知、記録、再生、操作、利用できるよう設計された装置や装置の集合体を意味する。例えば、サーバーやメインフレームなどのパソコンおよび大型プロセッサーがそれである。
生産性や信頼性の課題の1つに、前述のBGA配線と共にパッケージを回路基板に電気接合するのに利用されるプリント回路基板の外側導電層がある。その導電層は、電子パッケージの取扱や熱サイクルに起因するプリント回路基板からBGA配線へ伝播するストレスに弱い。その導電層(および、付随するハンダマスク層)がストレスを受容できない場合には、亀裂や部分分割などの不良が発生し、形成接続体(および、電子パッケージ)の欠陥に結びつく。さらに悪くすると、パッケージが使われる情報処理装置に欠陥が発生してしまう。
なお、ここでいう情報処理装置とは、ビジネス、科学、制御、あるいはその他の目的のための、情報、知識、データを演算、分類、処理、発信、受信、検索、オリジナル化、変換、保存、表示、マニフェスト化、計測、検知、記録、再生、操作、利用できるよう設計された装置やその集合体を意味する。例えば、サーバーやメインフレームなどのパソコンおよび大型プロセッサーがそれである。
そのようなパッケージ基板の上側層に伝播するストレスは、一般的にBGA配線パッドの端部に発生しやすく、パッケージの長方形基板の角の近辺や、BGAハンダボール配線列下方のBGA配線パッドの端部で最大となる。局所的には、チップ担体の非角端部あるいはその近辺で、BGAハンダボール配線列下方のBGA配線パッドの端部において、導電層へ伝播する高いストレスが発生する可能性もある。上記の曲げによる導電層での亀裂や分割は、そのような高いストレス領域で発生するのである。しかし、プリント回路基板の曲げの度合いを制限あるいは低減するような問題の解決策は、非実用的かつ非常に限定的である。
それゆえ、組立、操作、動作中にパッケージの曲がりが発生しても、外側回路パターンの分割および/または亀裂を阻止あるいは防止できる層構造の回路基板をもつ電子パッケージが望ましい。その結果としてのパッケージ(および装置)は、生産性が向上し、動作寿命が伸び、従来技術における優位性を誇れるのである。
したがって、本発明の目的は、電子パッケージ技術や、それを利用する情報処理装置を改善することである。
本発明の別の目的は、パッケージの回路基板の表面に位置する回路パターン(パッドなど)の亀裂または分割を阻止または防止できる方法で製造される回路基板を備え、生産性が向上し、多くの現状製品と比較して競争力のあるコストで製造できる電子パッケージを提供することである。
本発明のさらに別の目的は、順次に装置に配備されるプリント回路基板などの適切な基板に実装された電子パッケージを含む情報処理装置を提供することである。
以上の課題を解決するために、まず、請求項1に掛かる発明の採った手段は、
「電子パッケージであって、外側面をもつ基板と、前記の外側面上に配置された導電パッドと、前記の導電パッドに少なくとも約1.4グラム/ミリインチ(2.54/1000cm)平方の引張圧力が付与されたときでも前記の導電パッドの離脱が防止できるのに十分な大きなサイズをもち、前記の基板内に配置され、前記の導電パッドに物理的接続された少なくとも1つの導電層から成る電子パッケージ」
であり、請求項2に係る発明の採った手段は、上記請求項1記載の電子パッケージについて、
「前記の基板が有機積層体である」
ことであり、請求項3に係る発明の採った手段は、上記請求項2記載の電子パッケージにつて、
「前記の基板が、複数の絶縁材層と、前記の少なくとも1つの導電層に加えて複数の導電層とから成る」
ことであり、さらに、請求項4に係る発明の採った手段は、上記請求項1記載の電子パッケージについて、
「前記の導電パッドが、第1のほぼ平坦部分と、前記の少なくとも1つの導電層に物理的接続された、少なくとも1つのビア凹部とを備える
ことである。
また、請求項5に係る発明の採った手段は、上記請求項4記載の電子パッケージについて、
「前記のビア凹部の数が、2つあるいはそれ以上である」
ことであり、請求項6に係る発明の採った手段は、上記請求項5記載の電子パッケージについて、
「前記のビア凹部の数が3つであって、それらは前記の第1のほぼ平坦部上にほぼ環状に一定に配置されている」
ことである。
さらに、請求項7に係る発明の採った手段は、上記請求項1記載の電子パッケージについて、
「前記の少なくとも1つの導電層の表面積が、前記の導電パッドの表面積の少なくとも25%を越える」
ことであり、請求項8に係る発明の採った手段は、上記請求項1記載の電子パッケージについて、
「前記の少なくとも1つの導電層が、前記の導電パッドのほぼ直下の前記の基板内に配置されている」
であり、請求項9に係る発明の採った手段は、上記請求項1記載の電子パッケージについて、
「さらに、前記の導電パッドを外部と電気接続するための、前記の導電パッドに固定された導電部材を備える」
ことである。
そして、請求項10に係る発明の採った手段は、上記請求項9記載の電子パッケージについて、
「前記の導電部材がハンダボールである」
ことであり、請求項11に係る発明の採った手段は、上記請求項9記載の電子パッケージについて、
「前記の導電部材が、そのピンを固定するため前記の導電パッドにハンダ接合されたピンである」
ことであり、請求項12に係る発明の採った手段は、上記請求項11記載の電子パッケージについて、
「前記のピンが、係合部と、前記の係合部から離間されて配置された凹部とから成り、前記のピンを前記の導電パッドに固定しているハンダが前記の凹部内まで延びている」
ことである。
さらにまた、請求項13に係る発明の採った手段は、
「情報処理装置であって、少なくとも1つの導電レセプタをもつ少なくとも1個のプリント回路基板と、電子パッケージと、なお前記の電子パッケージが、外側面をもつ基板と、前記の外側面上に配置された導電パッドと、前記の導電パッドに少なくとも約1.4グラム/ミリインチ平方の引張圧力が付与されたときでも前記の導電パッドの離脱が防止できるのに十分な大きなサイズをもち、前記の基板内に配置され、前記の導電パッドに物理的接続された少なくとも1つの導電層から成り、前記の導電パッドに固定され、かつ、前記の電子パッケージを前記の少なくとも1個のプリント回路基板に接続できるよう、前記の少なくとも1つの導電レセプタに電気的接続された導電部材とから成る情報処理装置」
であり、請求項14に係る発明の採った手段は、上記請求項13記載の情報処理装置について、
「前記の少なくとも1つの導電レセプタがパッドであり、前記の導電部材がハンダ要素である」
ことであり、請求項15に係る発明の採った手段は、上記請求項14記載の情報処理装置について、
「前記のハンダ要素がハンダボールである」
ことであり、請求項16に係る発明の採った手段は、上記請求項13記載の情報処理装置について、
「前記の少なくとも1つの導電レセプタが導電開孔であり、前記の導電部材がピンである」
ことであり、請求項17に係る発明の採った手段は、上記請求項13記載の情報処理装置について、
「さらに、前記の電子パッケージの基板上に配置され、前記の基板に電気的接続された少なくとも1個の半導体チップを備える」
ことであり、請求項18に係る発明の採った手段は、上記請求項13記載の情報処理装置について、
「前記の電子パッケージの基板が、有機積層体である」
ことであり、請求項19に係る発明の採った手段は、上記請求項13記載の情報処理装置について、
「前記の基板が、複数の絶縁材層と、前記の少なくとも1つの導電層に加えて複数の導電層とから成る」
ことであり、請求項20に係る発明の採った手段は、上記請求項13記載の情報処理装置について、
「前記の情報処理装置が、パソコン、サーバ、メインフレームの中から選択できる」
ことである。
本発明の1つのアスペクトに従った電子パッケージは、外側面をもつ基板と、前記の外側面上に配置された導電パッドと、前記の導電パッドに少なくとも約1.4グラム/ミリインチ(2.54/1000cm)平方の引張圧力が付与されたときでも前記の導電パッドの離脱が防止できるのに十分な大きなサイズをもち、前記の基板内に配置され、前記の導電パッドに物理的接続された少なくとも1つの導電層から成る。
本発明の別のアスペクトに従った情報処理装置は、少なくとも1つの導電レセプタをもつ少なくとも1個のプリント回路基板と、電子パッケージとから成り、なお前記の電子パッケージは、外側面をもつ基板と、前記の外側面上に配置された導電パッドと、前記の基板内に配置され、前記の導電パッドに物理的接続された少なくとも1つの導電層で構成されている。なお、前記の少なくとも1つの導電層は、前記の導電パッドに少なくとも約1.4グラム/ミリインチ(2.54/1000cm)平方の引張圧力が付与されたときでも前記の導電パッドの離脱が防止できるのに十分な大きなサイズをもつ。前記の情報処理装置は、さらに、前記の導電パッドに固定され、かつ、前記の電子パッケージを前記の少なくとも1個のプリント回路基板に接続できるよう、前記の少なくとも1つの導電レセプタに電気的接続された導電部材を備える。
前述の本発明の目的、長所、特徴は、下記に記載する付随図面に図示した好適実施例の詳細な説明から、より明白になるであろう。
それゆえ、図示し説明した電子パッケージ搭載の情報処理装置では、パッケージの特徴として、パッケージの基板を対応受容基板に接合させて大型集合体を構成できるよう、ハンダボールかピンを利用している。詳しくは、基板の外側パッドに接続された下側の内部導電層を利用して、パッドの接合を補強、および、パッケージ動作中や(運搬および製造などの)処理動作中に発生するストレスによる亀裂や分割を防止することに特徴がある。これにより、従来技術における十分な優位性が確立できるのである。
前述のごとく本発明の好適実施例を図示および説明してきたが、特許請求範囲に記載した本発明の範囲から逸脱することなく様々な変更や修正が可能なのも当業者には明白であろう。
本発明のさらなる目的、長所、能力と共に本発明のよりよい理解をため、付随の図面を参照して下記に開示および請求範囲を説明する。なお、図面全部において同じ番号は同じ部品を示す。
図1と図1Aに、特許文献1に開示された電子パッケージの回路基板11を示す。図1は、パッドが配置された下側基板を省いた導電パッド13の部分上面図である。パッド13は、内側導電層15に物理的接続されており、その内側導電層15は、追加導電層17および/または垂直形成導電ビアホール(または貫通穴)19に別の導電層に接続できるよう接続されている。図1Aに示すように、前記層15は、導電ビアホール19を通じて基板11の反対側面に位置する同様の層15’に接続されている。また、それぞれの導電層をビアホール19に物理的に接続できるよう伸張させることにより、導電層15をビアホール19を通じて前記の導電層17のうちの選択層に接続しても構わない。図1の上面図に示すように、特許文献1における導電パッド13は、基板の上面に位置する平面部23に加えてビア凹部21を備えている。ビア凹部21は積層基板11の一部を形成する少なくとも1つの絶縁層まで伸びており、下側導電層15に物理接続されている。また図1に示すように、(図1では背後にある)下側導電層15は、ビア凹部21を同じ外径をもつ環状部25、比較的狭幅の接続部27、ビアホール19と電気接続する第2環状部29を備えている。この下側導電層15の構造は、特許文献1にも記載されているように「ドッグボーン」形状と呼ぶ。
前記の基板11は、好ましい素材がポリイミド、グラス繊維補強エポキシ樹脂(a/k/aFR4)、ガラス充填PTFT等である複数の絶縁層に対応する複数の導電層から成る。基板の素材は従来技術で周知であり、詳細な説明は省略する。さらに、複数の絶縁層を使っても構わないし、それによる基板は、対応する導電層との積層構造により形成することが可能である。その素材は、モデュラス(Modulus)あるいは剛性が金属導電層のそれよりも低い(10〜20Mpsi、メガパースクエアインチ)けれども、十分な剛性を保持しており(>10ksi、キロパースクエアインチ)、積層、曲げ、接合工程の後で金属層を互いに接続できるものである。
図1Aの実施例における導電層の素材は、銅か銅合金であるのが好ましいが、別の導電材の使用も可能である。それゆえ、前述のポリイミドやエポキシ樹脂などで形成された基板11を、有機積層体と呼ぶ。
図2と図2Aに、本発明の実施例による回路基板11’と対応パッド13’を示す。同様に、図2にはパッド13’だけが図示してある。図1と図1Aの例と比較して、本実施例の基板11’は、パッド13’に少なくとも1.4グラム/平方ミリインチ(ミリは0.001インチ)の引張圧力が付与された場合でも、パッドの離脱(または、部分的な分割)を防止できるのに十分なサイズをもつ下側導電層15”による改良点をもつ。例えば、パッド13’が25ミリインチ径だと、491ミリインチ平方のサイズとなる。この領域に700グラムの負荷(本出願での有効負荷)を与えると、前記のような圧力値になる。そのような関連する負荷やストレスは、ハンダボールとしての所定の導電材がパッドに含まれる場合(SN特許文献1)に、基板を使う電子パッケージ(下記に説明)の動作中に発生する。つまり、パッケージ動作中に発生するハンダボール、パッド、その他のパッケージ部分におけるストレスのせいで、ハンダボールが基板から離脱または引き抜かれてしまい、パッドの亀裂や部分的(または完全な)分割を引き起こす結果となる。そして亀裂や部分的分割の結果、下側導電層15からビア凹部21が剥がれてしまい、パッケージが欠陥品となってしまうのである。図2A図示の前記基板は、さらに同様の構成を備える(前記の絶縁層に加えて、内側導電層17’、導電ビアホール19’、反対側面内側層15’”)。
前述したように、図2と図2Aの導電層15”は、前記のパッド13’の分割および/または損傷を防止するのに十分な大きさで形成されている。図2は、本発明の一実施例による相対的サイズや形状の一例にすぎない。例えば、25ミリインチ径のパッド13(図1)、10ミリインチ径の環状区域25(図1)、約80ミリインチ平方の区域の強度は、面積を少なくとも2倍大きくした部分25’により改善できるが、その場合、本発明の好ましい比率であるパッド13の総面積の25%を越えてしまう。
図2の導電層15”には、直接に接続された比較的大きな面積のバルブ状部分25’、あるいは、ビアホール19’に接続した環状部分29’の一部を形成するものが備わっている。導電層15”とパッド13’との物理的結合の強化は、絶縁材の剛性およびパッド、導電層、絶縁層間の相互接合の結果である。
また、図2Aに示す凹部21も、図1と図1Aとほぼ同じ形状を維持できる。この比較的大きな面積の層15”のおかげで、前述のようなストレスが負荷されてもパッドの離脱や部分的分割を防止することができる。以下で説明するように、その形状はそのような効果をもつ本発明の一実施例にすぎない。実際、本実施例では、必要に応じてハンダボールの使用に加えて、SN特許文献1に記載のハンダボールの変わりに(下記に説明の)導電ピンを利用することも可能である。ここで説明するユニークな形状により、その操作性(出荷時や製造時)に加えて、特に組立工程における接合作業に伴うストレスを克服すると同時に、外部パッドを別の電子機器(半導体チップやプリント回路基板上の対応パッドなど)に接続するための択一手段を提供できるのである。
さらに実施例においては、パッド直下の絶縁層を、上記で説明した絶縁素材の1つの変わりにハンダマスク材料で形成しても構わない。本実施例で利用でき市販で入手可能なハンダマスク材料の例として、PSR―4000(米国ネバダ州カーソン市タイヨーUSAの商品名)、日本の朝日化学社製造のアリル化ポリフェニレンエーテル(APPE)のPC5103などがあげられる。また、基板11’の反対側面上にも同様の導電パッドが載置されている場合には、反対側の外側絶縁層にハンダマスク材料を使用することもできる。そのようなパッドは図には示されていないが、基板の反対側面に適用して、両側面のパッドによる比類な長所を提供できることも理解できよう。
また、図2と図2Aの下側導電層15”が、基板11’内の拡張導電パッド13’の下方にほぼ完全に配置されていることも重要である。しかしながら、図3、図3A,図4,図4Aで示すように、本発明においては必ずしも必須条件ではない。
図3と図3Aには、本発明の別の実施例による回路基板が図示されている。図示のように、上側導電層13”にはほぼ環状に配置された3つのビア凹部21’が形成されており、それらビア凹部は等間隔で環状に配置されている。図3では隠れているが、下側導電ビアホール19”および下側導電層15Aも形成されている。その導電層15Aは、形状がほぼ環状(円形)であって、上側導電パッド13”よりも大きな表面積をもつ。前記の下側導電層15Aの拡大面積は、前記の複数のビア凹部21’と共同して、前述の実施例よりも大きな強度を基板11”に与えることができる。さらにもっと強度を高めたい場合、さらに多くのビア凹部21’を形成することも本発明の範囲である。もう一方の反対層15”’は図2A(図1A)と同じ形状であってもよいし、それに接続するビアホールも図2Aの上側導電パッド13’の形状と同様でもよいし、あるいは、図3Aの上側導電パッド13”の形状と同様でもよい。また図3に示すように、前記の導電層15Aは、その一部をビアホール19”と接続させ、ほぼ中央に位置する開孔16(および下側パッド13”)を備えてもいても構わない。
図4と図4Aには、本発明で利用できるような回路基板のさらに別の実施例が図示されている。図4Aに示すように、基板11”’は前述の基板と同様に複数の絶縁層と導電層から成るが、直下の下側導電層15B(図4では隠れている)が備わっている点で異なる。パッド13”’は、楕円形状の下側層15Bに対応して、互いに間隔おいて配置された2つの凹部21’を備えている。特に、2つの凹部21’は、楕円形状層15Bの軸B―B、および、円形パッド13”’の共同軸である水平中心軸にほぼ沿って位置している。
図4に示すように前記の下側層15Bの上側パッド13”’の側壁からはみ出た部分は、特にパッドのこれらの側部では、パッドの側面部の分割や亀裂の追加防止の役目をする。また、基板11”’の反対側面の強度をさらに高くしたい場合、反対側の下側層15B”’を図2Aと図3Aにそれぞれ図示の前記の導電層15B、あるいは、下側導電層15”と15Aと代替しても構わない。前記の凹部のビアは、前述の導電パッド13’、13”、13”’のものと同様である。
図4Aに示す基板は、例えばハンダボール33である導電部材31(点線で図示)を備える。ハンダボール33は、凹部21’の外側面を含む導電パッド13”’の外側面全域を覆っている。ハンダボール33により、基板11”’をホストプリント回路基板に電気接続することができる。
図5から図8には、本発明で使うことができる導電部材の別の実施例が、前記のハンダボール33の代替物として図示されている。それぞれの実施例は、下側導電パッド(説明のため図5では縮小して図示)にハンダ接合された導電ピンである。ピン実施例のすべてにおいて、導電パッド13’(図5〜8では13で表示)は図2A〜4Aに図示のいずれの形状でも構わないのは理解できよう。また、基板11’には、所望の下側導電層(図5〜8では15”で表示)が備わる。番号は15”を使っているが、当然ながら、下側導電層の形状は図2Aから図4Aに記載のどの形状であっても構わない。なお図には、その下側導電層の一部だけを示す。
図5のピン35は、ほぼ筒状の形状をもち、導電パッド13’に整列し電気接続できるよう係合部37を備える。図5における係合部37は、パッド13’の上側平坦部にほぼ平行に伸びるほぼ平坦端面39をもつ。前記のピン35を接合するのに使うハンダは、番号41で示してある。ピン平坦端面39とパッド13’の上側面の間だけでなく、ハンダ接合の強度を高めるためピン35の側面にもハンダ41が盛られている。
図6のピン35’は、前記のような係合部37’に加えて、その係合部37’から所定の距離だけ離間された位置に凹部43を備えている。前記の凹部43の形状は、ピン側面に盛られたハンダ41が凹部内まで侵入して、ハンダ接合の強度をさらに高めることができるよう設定されている。また図6における実施例では、ピン35’の係合部37’が、導電パッド13’のビア凹部上部のほぼ中央にテーパ点がくるようなテーパ形状に形成されたテーパ面39’を備えている。つまりピン35’の中心軸がテーパ点を通り、かつ、凹部の環状側面(図では21’で示す)の底部の中心を通ることになる。このことは、図5の筒状ピン35軸にも当てはまる。このピン中心軸は、図ではP−Pで示してある。
図7のピン35”は、筒状部と図6とほぼ同様のテーパ面39”をもつ前側係合部37”とを備える。しかしながら図7の例では、ピンの筒状本体が連続延長しているため図6の凹部43のような部分がない。けれども係合部37”の先端が盛り上がったハンダ41を保持できる形状となっているため、同様にハンダ接合を高める強度を誇っている。
図8のピン35”’は、図7のような筒状の延長本体部を備え、ほぼテーパ形状の端面39”’をもつ係合部37”’を備えている。加えて、その端面39”’には、本実施例ではほぼ筒状でその中心がピン軸P−Pに沿って伸びるような凸部47が形成されている。この凸部47は、図の21’で示すビア凹部内まで延びている。
図9に示す電気集合体51は、基板11’を備えた電子パッケージと本発明の前記説明に従ってそれに固定された複数のピン35”’とから成る。前記のピン35”’は図8のピンと同じであるが、その凸部47は説明簡略のため図示されていない。加えて、図示の導電パッド13’は平坦形状となっており、説明簡略のため必要なビア凹部を省略してある。
さらに、単数であろうと複数であろうと、図3Aや図4Aで説明したようなビアホールもパッドに必須であるのも理解できよう。さらにまた、前述したピンのどれもピン35”に代替として利用可能であるのも理解できよう。前記のピン35”は、対応するパッド13’にそれぞれハンダ接合されている。各ピンは、順次にプリント回路基板63あるいは同様の導電基板の受信部分61に挿入されている。導電レセプタ61には周知の方法でメッキ処理を施すのが好ましく、さらなる詳細な説明は不必要であろう。また明白であろうが、各ピンはその導電レセプタ孔の導電メッキ層に電気接続され、さらに、一般的には多層の回路基板内の対応内側層に接続されている。
また、図9の集合体は、基板11の反対側面上に位置し(図2A、3A、4Aに示す下側導電体などの基板反対側面の反対側導電体に電気接続された)半導体チップ65を備えている。それら導電体は、説明簡略のため図9には図示されていない。半導体チップ65は、周知の方法で複数のハンダボール71により対応するそれぞれの導電体に接続している。その接合はフリップチップ法式と呼ばれており、チップの導電部(図示しない)は(例えば、本発明の有機積層基板11’などの)受容基板上の対応する導電素子に直接接続されるため、余分な基板範囲を必要とするようなワイヤ接続の利用をしなくてすむ。
図9の実施例では、ピン35”の代替としてハンダボールの使用が可能であり、それにより基板面の対応パッド(レセプタ)にそれぞれのパッド13’を接続できる。そのようなハンダボールは、図4Aに示すようなものであり、基板上の周知の平坦形状の対応する上部表面にパッド(図示しない)に電気接続される。
図10に示すのは、本発明の一実施例である、電子パッケージと受信プリント回路基板の集合体である。パッケージは、前述の基板11’、ハンダボール71でそれに接続されたチップ65、基板11’の上側面に配置された補強部材81’、パッケージ動作中にチップ65からの熱を放出する手段である、チッップ65と補強部材81’とに接合されたヒートシンク83からなる。なお前記の基板11’は、図9の実施例と同じように回路基板63にピン接続されている。
図11に示すのは、本発明の一実施例である情報処理装置91である。装置91は、コンピュータ、サーバ、メインフレーム、その他の大型情報処理装置から成り、図11に示すような少なくとも1個の回路基板と電子パッケージの集合体を含んでいる。そのタイプの情報処理装置では、1個以上の集合体を備えることも可能であり、本発明は図示のような1個の集合体の利用に限定されない。
下側導電層に接続された導電パッドをもつ電子パッケージ基板の部分的な平面図である。 下側導電層に接続された導電パッドをもつ電子パッケージ基板の部分拡大縦断面図である。 本発明の一実施例による電子パッケージ基板の部分的な平面図である。 本発明の一実施例による電子パッケージ基板の部分拡大縦断面図である。 本発明で利用される基板の別の実施例の部分的な平面図である。 図3に示した本発明で利用される基板の別の実施例の部分拡大縦断面図である。 本発明で利用される基板のさらに別の実施例の部分的な平面図である。 図4に示した本発明で利用される基板のさらに別の実施例の部分縦断面図である。 本発明で利用可能な導電ピンの実施例を示す部分拡大縦断面図である。 本発明で利用可能な導電ピンの実施例を示す部分拡大縦断面図である。 本発明で利用可能な導電ピンの実施例を示す部分拡大縦断面図である。 本発明で利用可能な導電ピンの実施例を示す部分拡大縦断面図である。 プリント基板などのホスト基板に電気的接合された本発明の実施例による電子パッケージの側面図である。 追加部品(ヒートシンク)を含む電子パッケージと回路基板の集合体を示す、図9の縮小図である側面図である。 本発明のさらにまた別の実施例である、図10に図示のタイプのパッケージと基板の集合体を含む情報処理装置の斜視図である。
符号の説明
11、11’、11”、11”’…回路基板
13、13’、13”、13”’…導電パッド
15、15’、15”’…内側導電層
15”、15A、15B…下側導電層
17…追加導電層
19、19’、19”…ビアホール
21、21’…ピア凹部
23…平面部
25、25’…環状部
27…接続部
29、29’…第2環状部
31…導電部材
33…ハンダボール
35、35’、35”、35”’…ピン
37、37’、37”、37”’…係合部
39、39’、39”、39”’…平坦端面
41…半田
43…凹部
47…凸部
65…半導体チップ
71…ハンダボール
81’…補強部材
83…ヒートシンク
91…情報処理装置

Claims (20)

  1. 電子パッケージであって、外側面をもつ基板と、前記の外側面上に配置された導電パッドと、前記の導電パッドに少なくとも約1.4グラム/ミリインチ平方の引張圧力が付与されたときでも前記の導電パッドの離脱が防止できるのに十分な大きなサイズをもち、前記の基板内に配置され、前記の導電パッドに物理的接続された少なくとも1つの導電層から成る電子パッケージ。
  2. 前記の基板が有機積層体である、請求項1記載の電子パッケージ。
  3. 前記の基板が、複数の絶縁材層と、前記の少なくとも1つの導電層に加えて複数の導電層とから成る、請求項2記載の電子パッケージ。
  4. 前記の導電パッドが、第1のほぼ平坦部分と、前記の少なくとも1つの導電層に物理的接続された、少なくとも1つのビア凹部とを備える、請求項1記載の電子パッケージ。
  5. 前記のビア凹部の数が、2つあるいはそれ以上である、請求項4記載の電子パッケージ。
  6. 前記のビア凹部の数が3つであって、それらは前記の第1のほぼ平坦部上にほぼ環状に一定に配置されている、請求項5記載の電子パッケージ。
  7. 前記の少なくとも1つの導電層の表面積が、前記の導電パッドの表面積の少なくとも25%を越える、請求項1記載の電子パッケージ。
  8. 前記の少なくとも1つの導電層が、前記の導電パッドのほぼ直下の前記の基板内に配置されている、請求項1記載の電子パッケージ。
  9. さらに、前記の導電パッドを外部と電気接続するための、前記の導電パッドに固定された導電部材を備える、請求項1記載の電子パッケージ。
  10. 前記の導電部材がハンダボールである、請求項9記載の電子パッケージ。
  11. 前記の導電部材が、そのピンを固定するため前記の導電パッドにハンダ接合されたピンである、請求項9記載の電子パッケージ。
  12. 前記のピンが、係合部と、前記の係合部から離間されて配置された凹部とから成り、前記のピンを前記の導電パッドに固定しているハンダが前記の凹部内まで延びている、請求項11記載の電子パッケージ。
  13. 情報処理装置であって、少なくとも1つの導電レセプタをもつ少なくとも1個のプリント回路基板と、電子パッケージと、なお前記の電子パッケージが、外側面をもつ基板と、前記の外側面上に配置された導電パッドと、前記の導電パッドに少なくとも約1.4グラム/ミリインチ平方の引張圧力が付与されたときでも前記の導電パッドの離脱が防止できるのに十分な大きなサイズをもち、前記の基板内に配置され、前記の導電パッドに物理的接続された少なくとも1つの導電層から成り、前記の導電パッドに固定され、かつ、前記の電子パッケージを前記の少なくとも1個のプリント回路基板に接続できるよう、前記の少なくとも1つの導電レセプタに電気的接続された導電部材とから成る情報処理装置。
  14. 前記の少なくとも1つの導電レセプタがパッドであり、前記の導電部材がハンダ要素である、請求項13記載の情報処理装置。
  15. 前記のハンダ要素がハンダボールである、請求項14記載の情報処理装置。
  16. 前記の少なくとも1つの導電レセプタが導電開孔であり、前記の導電部材がピンである、請求項13記載の情報処理装置。
  17. さらに、前記の電子パッケージの基板上に配置され、前記の基板に電気的接続された少なくとも1個の半導体チップを備える、請求項13記載の情報処理装置。
  18. 前記の電子パッケージの基板が、有機積層体である、請求項13記載の情報処理装置。
  19. 前記の基板が、複数の絶縁材層と、前記の少なくとも1つの導電層に加えて複数の導電層とから成る、請求項13記載の情報処理装置。
  20. 前記の情報処理装置が、パソコン、サーバ、メインフレームの中から選択できる、請求項13記載の情報処理装置。
JP2004057058A 2003-04-28 2004-03-02 強化導電パッドを装備した電子パッケージ、及びこれを使用した情報処理装置 Pending JP2004327958A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/423,877 US6815837B2 (en) 2003-03-20 2003-04-28 Electronic package with strengthened conductive pad

Publications (1)

Publication Number Publication Date
JP2004327958A true JP2004327958A (ja) 2004-11-18

Family

ID=32990339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004057058A Pending JP2004327958A (ja) 2003-04-28 2004-03-02 強化導電パッドを装備した電子パッケージ、及びこれを使用した情報処理装置

Country Status (3)

Country Link
EP (1) EP1473977A3 (ja)
JP (1) JP2004327958A (ja)
CA (1) CA2458438A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183599A (ja) * 2016-03-31 2017-10-05 Fdk株式会社 多層回路基板
JP2018056537A (ja) * 2016-09-29 2018-04-05 サムソン エレクトロ−メカニックス カンパニーリミテッド. ファン‐アウト半導体パッケージ

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740542B (zh) * 2008-11-06 2011-09-28 微星科技股份有限公司 用于球栅阵列的表面黏着技术焊接结构
US10137789B2 (en) * 2016-07-20 2018-11-27 Ford Global Technologies, Llc Signal pin arrangement for multi-device power module
US11569155B2 (en) 2021-06-09 2023-01-31 Western Digital Technologies, Inc. Substrate bonding pad having a multi-surface trace interface

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111886A (ja) * 1997-10-07 1999-04-23 Sony Corp 実装基板およびその製造方法
EP1895589A3 (en) * 1997-10-17 2013-04-03 Ibiden Co., Ltd. Semiconductor package substrate
EP1845759A1 (en) * 1998-12-16 2007-10-17 Ibiden Co., Ltd. Conductive connecting pin and package substrate
US6252178B1 (en) * 1999-08-12 2001-06-26 Conexant Systems, Inc. Semiconductor device with bonding anchors in build-up layers
KR100882664B1 (ko) * 2001-03-14 2009-02-06 이비덴 가부시키가이샤 다층 프린트 배선판

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183599A (ja) * 2016-03-31 2017-10-05 Fdk株式会社 多層回路基板
JP2018056537A (ja) * 2016-09-29 2018-04-05 サムソン エレクトロ−メカニックス カンパニーリミテッド. ファン‐アウト半導体パッケージ
KR20180035573A (ko) * 2016-09-29 2018-04-06 삼성전기주식회사 팬-아웃 반도체 패키지
CN107887360A (zh) * 2016-09-29 2018-04-06 三星电机株式会社 扇出型半导体封装件
US10403588B2 (en) 2016-09-29 2019-09-03 Samsung Electronics Co., Ltd. Fan-out semiconductor package
KR102073294B1 (ko) * 2016-09-29 2020-02-04 삼성전자주식회사 팬-아웃 반도체 패키지
US10714440B2 (en) 2016-09-29 2020-07-14 Samsung Electronics Co., Ltd. Fan-out semiconductor package
CN107887360B (zh) * 2016-09-29 2021-01-15 三星电子株式会社 扇出型半导体封装件

Also Published As

Publication number Publication date
CA2458438A1 (en) 2004-10-28
EP1473977A3 (en) 2007-12-19
EP1473977A2 (en) 2004-11-03

Similar Documents

Publication Publication Date Title
US6815837B2 (en) Electronic package with strengthened conductive pad
US20190259733A1 (en) Semiconductor package
US7253518B2 (en) Wirebond electronic package with enhanced chip pad design, method of making same, and information handling system utilizing same
JP2003133518A (ja) 半導体モジュール
JP2009147165A (ja) 半導体装置
US20060267215A1 (en) Semiconductor device, semiconductor device mounting board, and method for mounting semiconductor device
US20040046005A1 (en) Stack package and manufacturing method thereof
US8546187B2 (en) Electronic part and method of manufacturing the same
US8829361B2 (en) Wiring board and mounting structure using the same
JP2004327958A (ja) 強化導電パッドを装備した電子パッケージ、及びこれを使用した情報処理装置
US7622384B2 (en) Method of making multi-chip electronic package with reduced line skew
US20040238970A1 (en) Electronic pckage with conductive pad capable of withstanding significant loads and information handling system utilizing same
US11581261B2 (en) Chip on film package
JP4654971B2 (ja) 積層型半導体装置
JP2008141036A (ja) プリント基板およびその製造方法
JP2002231761A (ja) 電子部品実装体および電子部品
CN115497901B (zh) 改善凸点开裂失效的高密度封装装置和方法
US20220399258A1 (en) Substrate Bonding Pad Having a Multi-Surface Trace Interface
JP4876655B2 (ja) 実装構造体および電子機器
JPH11111882A (ja) Bga型半導体装置用配線基板およびbga型半導体装置
JPWO2004112450A1 (ja) 基板実装方法及び実装構造
JP2000340710A (ja) 配線基板、半導体実装装置および電子機器
JP2001053410A (ja) チップ実装構造
TWI395529B (zh) 載板及其製作方法
JP2008263239A (ja) 多層配線板および半導体デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090818

A131 Notification of reasons for refusal

Effective date: 20090825

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100208