JP2004327798A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2004327798A
JP2004327798A JP2003121632A JP2003121632A JP2004327798A JP 2004327798 A JP2004327798 A JP 2004327798A JP 2003121632 A JP2003121632 A JP 2003121632A JP 2003121632 A JP2003121632 A JP 2003121632A JP 2004327798 A JP2004327798 A JP 2004327798A
Authority
JP
Japan
Prior art keywords
solder
sheet
wafer
solder sheet
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003121632A
Other languages
Japanese (ja)
Inventor
Yasunari Ukita
康成 浮田
Kazuki Tateyama
和樹 舘山
Naotake Watanabe
尚威 渡邉
Ikuo Mori
郁夫 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003121632A priority Critical patent/JP2004327798A/en
Publication of JP2004327798A publication Critical patent/JP2004327798A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To firmly bond a solder sheet to the back face of a wafer, without changing the composition of the solder as a whole. <P>SOLUTION: This method comprises a process of configuring a solder sheet 10, having a first solder layer 8 whose Sn concentration is smaller than 6 wt.% and a second layer 9 whose Sn concentration is 7 wt.% or larger; a process for carrying out thermo-compression bonding of the solder sheet 10, in a state with the second solder layer being bonded to the back face of a wafer 12; a process of forming a semiconductor element 12a and a solder piece 10a by dicing the wafer 12, to which the solder sheet 10 is thermocompression bonded and the solder sheet 10; and a process of die-bonding the diced semiconductor element 12a via the solder piece 10a to a lead frame. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば、パワートランジスタ、パワーＩＣの製造工程におけるダイボンディングに係わり、特に、ウエハ裏面へ供給されるハンダシートの構造及びその供給技術を改良した半導体装置の製造方法に関する。
【０００２】
【従来の技術】
一般に、ウエハの裏面へハンダを供給する方法としては、蒸着法が用いられている。しかし、蒸着法ではハンダの成膜速度が遅いため、蒸着時間が長くかかり、供給するハンダ厚さとしては生産性を考慮すると１０μｍ以上は困難となっている。
【０００３】
また、ウエハをダイシングして半導体素子を作成する際に、その素子サイズが５ｍｍ角以上の大面積素子になると、ダイボンド材としてのハンダに応力緩和性が求められる。このため、ハンダの厚さとしては１０μｍ〜６０μｍが必要となる。従って、蒸着法でのハンダ供給では対応できないものとなっている。
【０００４】
そこで、図６（ａ）に示すように、ハンダシート２１を用意し、このハンダシート２１を図６（ｂ）に示すように、ウエハ２２の裏面に対向させ、図６（ｃ）に示すように、ウエハ２２の裏面に積層して減圧熱プレスで接着することによりハンダを一括供給する方法が考案されている。
【０００５】
図７は、上記したハンダシート２１を用いての半導体装置の製造方法を示すフローチャートである。
【０００６】
まず、ハンダシート２１を作製し（ステップＳ１１）、このハンダシート２１をウエハ２２の裏面に積層し（ステップＳ１２）、ついで、ハンダシート２１を熱圧着プレスによりウエハ２２の裏面に熱圧着する（ステップＳ１３）。こののち、ウエハ２２をハンダシート２１とともに、ダイシングして半導体素子を作成し（ステップＳ１４）、この半導体素子をリードフレームにダイボンデンィングする（ステップＳ１５）。ついで、半導体素子をワイヤでリードフレームに結線してワイヤボンディングし（ステップＳ１６）、こののち、樹脂で半導体素子をモールドして（ステップＳ１７）半導体装置の製造を終える。
【０００７】
ところで、従来のハンダシート２１の製造方法は、図６（ａ）に示すように、めっき基材であるＳＵＳ板２４に所望の組成のハンダをめっき処理してハンダシート２１を作成したのち、このハンダシート２１をＳＵＳ板２４から剥離し、もしくは、圧延により所望の組成のハンダシートを製造している。
【０００８】
そして、上記したように、ハンダシート２１とウエハ２２を積層して減圧熱プレスを行い、ハンダシート２１とウエハ２２とを熱圧着させることにより、ウエハ２２の裏面にハンダを供給する。この方法によれば、ハンダシート２１の厚さを任意の厚さに作製することにより、任意のハンダ量の供給が可能となる（例えば、特許文献１参照。）。
【０００９】
【特許文献１】
特願２００１−２９０７２７号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、上記したように製造されたハンダシート２１を用いて熱圧着を行うと、ウエハ２２とハンダシート２１との接着強度が弱いという問題があった。接着強度が弱いとダイシング時に、ハンダシート２１が剥離するという不具合が生じる。
【００１１】
ところで、ウエハ２２の裏面にはＡｕが蒸着がされており、ハンダシート２１とウエハ２２の裏面の接着強度は、ハンダ中のＳｎの濃度に依存し、Ｓｎの濃度が高くなると接着強度が強くなる。
【００１２】
しかし、パワートランジスタ、パワーＩＣのダイボンド材としては融点が３００℃以上のハンダが必要とされるため、ＰｂＳｎ系ハンダシート全体としてのＳｎ濃度は約６％以下であることが求められ、満足な接着強度を得ることができないものとなっていた。
【００１３】
本発明は、上記事情に着目してなされたもので、その目的とするところは、ハンダ全体の組成を変えることなく、ウエハ裏面にハンダシートを強固に接着できるようにした半導体装置の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載のものは、Ｓｎ濃度を６ｗｔ％未満とする第１のハンダ層とＳｎ濃度を７ｗｔ％以上とを有する第２のハンダ層を積層してハンダシートを構成する工程と、前記ハンダシートをその第２のハンダ層がウエハの裏面に接合する状態で熱圧着させる工程と、前記ハンダシートが圧着されたウエハを前記ハンダシートとともにダイシングして半導体素子及びハンダ片を形成する工程と、前記ダイシングされた半導体素子をハンダ片を介してリードフレームにダイボンディングする工程とを具備する。
【００１５】
請求項５記載のものは、Ｓｎ濃度を６ｗｔ％未満とする第１のＰｂＳｎ系ハンダとＳｎ濃度を７ｗｔ％以上とする第２のＰｂＳｎ系ハンダとを有するハンダシートを構成する工程と、前記ハンダシートをその第２のＰｂＳｎ系ハンダがウエハの裏面に接合する状態で熱圧着させる工程と、前記ハンダシートが圧着されたウエハを前記ハンダシートとともにダイシングして半導体素子及びハンダ片を形成する工程と、前記ダイシングされた半導体素子をハンダ片を介してリードフレームにダイボンディングする工程と、前記ダイボンディングされた半導体素子と前記リードフレームとをワイヤで結線する工程と、前記半導体素子、ワイヤを全体的に覆うようにモールド材でモールドする工程とを具備する。
【００１６】
【発明の実施の形態】
以下、本発明を図面に示す実施の形態を参照して詳細に説明する。
【００１７】
図１は本発明の一実施の形態である半導体装置を示す概略的構成図である。
【００１８】
図中１ａは半導体素子で、この半導体素子１ａはハンダ片１０ａを介してフレーム３にダイボンディングされている。半導体素子１ａはワイヤ４を介してフレーム３に結線され、樹脂５により全体的にモールドされている。
【００１９】
次に、上記した半導体装置の製造方法について図２及び図３さらに図４のフローチャートに基づいて説明する。
【００２０】
まず、図２（ａ）に示すように、めっき基材であるＳＵＳ板６上にＰｂ２Ｓｎめっき（以下、第１のハンダ層という）８を２７．８μｍ施す（ステップＳ１）。こののち、図２（ｂ）に示すように、第１のハンダ層８上にＳｎめっき（以下、第２のハンダ層という）９を２．２μｍ施して厚さ３０μｍのハンダシート１０を構成する（ステップＳ２）。
【００２１】
この２層のハンダシート１０の組成および厚さの構成としては、２層のハンダ層８，９が溶融して均一になった時に、ハンダ全体のＳｎ濃度が６ｗｔ％以下になるように構成されていればよい。例えばＰｂ２Ｓｎを１８．３μｍ、Ｐｂ２０Ｓｎを１１，７μｍとする２層構成や、Ｐｂを２７．３μｍ、Ｓｎを２．７μｍとする２層構成であってもよい。
【００２２】
また、めっき基材としてはＳＵＳ板６に限らず、めっき後にハンダシート１０が剥離し易い材質であればよく、例えば、ＡｌやＴｉであってもよい。
【００２３】
このようにハンダシート１０を構成したのち、図２（ｃ）に示すように、ハンダシート１０をＳＵＳ板６から剥離する（ステップＳ３）。ハンダシート１０の全体の厚さとしては、１０μｍ〜６０μｍの範囲が適当である。
【００２４】
ついで、図２（ｄ）に示すように、ハンダシート１０のＳｎ濃度の高い第２のハンダ層９の上面をウエハ１２の裏面に対向させ（ステップＳ４）、減圧熱プレスを行う（ステップＳ５）。
【００２５】
この減圧熱プレス加工は、図５に示すようなプレス装置１４の加圧部によって行なわれる。
【００２６】
即ち、ヒーターを内蔵して対向配置される下型１５と上型１６との間に、ハンダシート１０、ウエハ１２を積み重ねた状態で位置合わせし、下型１５、上型１６の双方にそれぞれ、順次、クラフト紙１７、ＳＵＳ板１８、ＰＴＦＥ樹脂の緩衝材１９を配置し、ハンダシート１０、ウエハ１２を緩衝材１９介して積層状態のまま、真空中で、なおかつ、ハンダ融点以下の温度、例えば２１０℃で加圧（５０〜１５０ｋｇ／ｃｍ２）する。
【００２７】
加圧時間は５〜１５分である。この減圧熱プレスにより、図２（ｅ）に示すように、ハンダシート１０がウエハ１２に熱圧着される。
【００２８】
このように、ハンダシート１０をウエハ１２に熱圧着したのち、図２（ｆ）に示すように、ウエハ１２をハンダシート１０とともに素子サイズにダイシングする（ステップＳ６）。そして、このダイシングにより個片化された半導体素子１２ａのハンダ片１０ａを図３（ａ）に示すようにリードフレーム３に対向させ、図３（ｂ）に示すようにリードフレーム３にダイボンディングする（ステップＳ７）。
【００２９】
ダイボンディング工程では、リードフレーム３が加熱されて、ハンダ片１０ａが溶融し、ハンダ片１０ａ中のＳｎの濃度は均一になる。本実施例の場合、Ｓｎ濃度は６ｗｔ％になる。
【００３０】
こののち、図３（ｃ）に示すように、ＡｕワイヤもしくはＡｌワイヤ４でワイヤボンディングし（ステップＳ８）、図３（ｄ）に示すように、樹脂５で全体的にモールドする（ステップＳ９）。以上の工程により半導体装置が得られる。
【００３１】
上記したように製造した半導体装置を用いて温度サイクル試験を行ったところ、１０００サイクル経過後も、規定の電気特性を有することを確認した。
【００３２】
表１は、Ｓｎ濃度の異なるハンダシートを用いて、ダイシング時におけるハンダシートの剥離不良を評価した結果を示すものである。
【００３３】
【表１】

Figure 2004327798
【００３４】
この表１からも分かるように、Ｓｎの濃度が高いハンダシートは良好な接着性を示し、Ｓｎ濃度７ｗｔ％以上のハンダシートでは剥離の問題が発生しない。
【００３５】
そこで、本発明では、ハンダシート１０をＳｎ濃度が６ｗｔ％未満の第１のハンダ層８とＳｎ濃度が７ｗｔ％以上の第２のハンダ層９の２層構造にし、Ｓｎ濃度の高い第２のハンダ層９の面をウエハ裏面に接合して減圧熱プレスしている（ただし、ハンダ全体としてはＳｎ濃度６ｗｔ％以下に制御されている）。
【００３６】
従って、ウエハ裏面とハンダシート１０とを強固に接着でき、ダイシング時におけるハンダシート１０の剥離を防止することができる。
【００３７】
また、ダイシングされた半導体素子１２ａを、図３（ｂ）に示すように、ハンダ片１０ａを介して加熱したリードフレーム３にダイボンディングすると、ハンダ片１０ａが溶融し、ハンダ片１０ａ中のＳｎ濃度が均一となる。ハンダ片１０ａの組成は全体としてＳｎ濃度６ｗｔ％以下に制御されているため、３００℃以上の融点を有し、後工程でハンダ片１０ａが再溶融することはない。
【００３８】
なお、本発明は、上記一実施の形態に限られるものではなく、その要旨の範囲内で種々変形実施可能なことは勿論である。
【００３９】
また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。
【００４０】
【発明の効果】
以上説明したように本発明によれば、ハンダシートとウエハ裏面とを強固に接着することができ、ダイシング時に剥離することがない。
【００４１】
また、ダイボンディング後のハンダ片の融点を所定温度（３００℃）以上に保つことができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置を示す構成図。
【図２】同半導体装置の製造工程を示す図。
【図３】同半導体装置の製造工程を示す図。
【図４】同半導体装置の製造工程を示すフローチャート図。
【図５】同半導体装置の製造に用いらるウエハとハンダシートとを接着させるためのプレス装置を示す構成図。
【図６】従来の半導体装置の製造工程を示す図。
【図７】従来の半導体装置の製造工程を示すフローチャート図。
【符号の説明】
３…リードフレーム、８…第１のＰｂＳｎ系ハンダ（第１のハンダ層）、９…第２のＰｂＳｎ系ハンダ（第２のハンダ層）、１０…ハンダシート、１０ａ…ハンダ片、１２…ウエハ、１２ａ…半導体素子。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to, for example, die bonding in a process of manufacturing a power transistor and a power IC, and more particularly, to a structure of a solder sheet to be supplied to the back surface of a wafer and a method of manufacturing a semiconductor device in which the technique of supplying the solder sheet is improved.
[0002]
[Prior art]
Generally, a vapor deposition method is used as a method for supplying solder to the back surface of a wafer. However, in the vapor deposition method, since the deposition rate of the solder is slow, the vapor deposition time is long, and the thickness of the supplied solder is difficult to be 10 μm or more in consideration of productivity.
[0003]
Further, when a semiconductor element is formed by dicing a wafer and the element size becomes a large area element having a size of 5 mm square or more, the solder as a die bonding material is required to have stress relaxation. For this reason, the thickness of the solder needs to be 10 μm to 60 μm. Therefore, it cannot be dealt with by the solder supply by the vapor deposition method.
[0004]
Therefore, as shown in FIG. 6A, a solder sheet 21 is prepared, and the solder sheet 21 is opposed to the back surface of the wafer 22 as shown in FIG. 6B, and as shown in FIG. In addition, a method has been devised in which solder is collectively supplied by laminating on the back surface of the wafer 22 and bonding with a reduced pressure hot press.
[0005]
FIG. 7 is a flowchart illustrating a method of manufacturing a semiconductor device using the above-described solder sheet 21.
[0006]
First, a solder sheet 21 is prepared (Step S11), the solder sheet 21 is laminated on the back surface of the wafer 22 (Step S12), and then the solder sheet 21 is thermocompression-bonded to the back surface of the wafer 22 by a thermocompression press (Step S12). S13). Thereafter, the semiconductor element is prepared by dicing the wafer 22 together with the solder sheet 21 (step S14), and the semiconductor element is die-bonded to a lead frame (step S15). Next, the semiconductor element is connected to the lead frame with a wire and wire-bonded (step S16), and thereafter, the semiconductor element is molded with a resin (step S17), thereby completing the manufacture of the semiconductor device.
[0007]
By the way, as shown in FIG. 6A, the conventional method for manufacturing the solder sheet 21 is to form a solder sheet 21 by plating a SUS plate 24 as a plating base material with a solder having a desired composition. The solder sheet 21 is peeled from the SUS plate 24 or rolled to produce a solder sheet having a desired composition.
[0008]
Then, as described above, the solder sheet 21 and the wafer 22 are stacked and pressure-reduced hot pressing is performed, and the solder sheet 21 and the wafer 22 are thermocompression-bonded to supply solder to the back surface of the wafer 22. According to this method, an arbitrary amount of solder can be supplied by manufacturing the solder sheet 21 to have an arbitrary thickness (for example, see Patent Document 1).
[0009]
[Patent Document 1]
Japanese Patent Application No. 2001-290727
[Problems to be solved by the invention]
However, when thermocompression bonding is performed using the solder sheet 21 manufactured as described above, there is a problem that the bonding strength between the wafer 22 and the solder sheet 21 is weak. If the bonding strength is low, a problem occurs that the solder sheet 21 peels off during dicing.
[0011]
By the way, Au is vapor-deposited on the back surface of the wafer 22, and the bonding strength between the solder sheet 21 and the back surface of the wafer 22 depends on the concentration of Sn in the solder, and the bonding strength increases as the concentration of Sn increases. .
[0012]
However, since a die bonding material for a power transistor or a power IC requires a solder having a melting point of 300 ° C. or more, the Sn concentration of the PbSn-based solder sheet as a whole is required to be about 6% or less, and satisfactory adhesion is required. The strength could not be obtained.
[0013]
The present invention has been made in view of the above circumstances, and an object thereof is to provide a method of manufacturing a semiconductor device in which a solder sheet can be firmly adhered to the back surface of a wafer without changing the composition of the entire solder. To provide.
[0014]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, a solder sheet is formed by laminating a first solder layer having a Sn concentration of less than 6 wt% and a second solder layer having a Sn concentration of 7 wt% or more. Configuring, soldering the solder sheet in a state where the second solder layer is bonded to the back surface of the wafer, and dicing the soldered sheet together with the solder sheet to form a semiconductor element and solder. Forming a piece, and die bonding the diced semiconductor element to a lead frame via a solder piece.
[0015]
6. A solder sheet comprising: a first PbSn-based solder having an Sn concentration of less than 6 wt%; and a second PbSn-based solder having a Sn concentration of 7 wt% or more, and the solder. A step of thermocompression bonding the sheet in a state where the second PbSn solder is bonded to the back surface of the wafer; and a step of dicing the wafer with the solder sheet pressed together with the solder sheet to form semiconductor elements and solder pieces. A step of die-bonding the diced semiconductor element to a lead frame via a solder piece; a step of connecting the die-bonded semiconductor element to the lead frame with a wire; Molding with a molding material so as to cover the surface.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described in detail with reference to embodiments shown in the drawings.
[0017]
FIG. 1 is a schematic configuration diagram showing a semiconductor device according to an embodiment of the present invention.
[0018]
In the figure, reference numeral 1a denotes a semiconductor element, which is die-bonded to the frame 3 via a solder piece 10a. The semiconductor element 1a is connected to the frame 3 via a wire 4, and is entirely molded with a resin 5.
[0019]
Next, a method of manufacturing the above-described semiconductor device will be described with reference to the flowcharts of FIGS.
[0020]
First, as shown in FIG. 2A, Pb2Sn plating (hereinafter, referred to as a first solder layer) 8 is applied to the SUS plate 6 serving as a plating base material at 27.8 μm (Step S1). Thereafter, as shown in FIG. 2B, Sn plating (hereinafter, referred to as a second solder layer) 9 is applied to the first solder layer 8 by 2.2 μm to form a solder sheet 10 having a thickness of 30 μm. (Step S2).
[0021]
The composition and thickness of the two-layered solder sheet 10 are such that when the two-layered solder layers 8 and 9 are melted and uniform, the Sn concentration of the entire solder becomes 6 wt% or less. It should just be. For example, a two-layer configuration in which Pb2Sn is 18.3 μm and Pb20Sn is 11.7 μm, or a two-layer configuration in which Pb is 27.3 μm and Sn is 2.7 μm may be used.
[0022]
Further, the plating base material is not limited to the SUS plate 6, but may be any material as long as the solder sheet 10 is easily peeled after plating, for example, Al or Ti.
[0023]
After the solder sheet 10 is configured as described above, as shown in FIG. 2C, the solder sheet 10 is peeled from the SUS plate 6 (Step S3). An appropriate thickness of the entire solder sheet 10 is in a range of 10 μm to 60 μm.
[0024]
Next, as shown in FIG. 2D, the upper surface of the second solder layer 9 having a high Sn concentration of the solder sheet 10 is made to face the back surface of the wafer 12 (Step S4), and a reduced pressure hot press is performed (Step S5). .
[0025]
This reduced pressure hot pressing is performed by a pressurizing section of a press device 14 as shown in FIG.
[0026]
That is, the solder sheet 10 and the wafer 12 are positioned in a stacked state between the lower die 15 and the upper die 16 which are opposed to each other with a built-in heater, and are positioned on both the lower die 15 and the upper die 16, respectively. A kraft paper 17, a SUS plate 18, and a cushioning material 19 of PTFE resin are sequentially arranged, and the solder sheet 10 and the wafer 12 are stacked in a state of being stacked via the cushioning material 19 in a vacuum and at a temperature below the solder melting point, for example. It pressurizes (50-150 kg / cm < 2 >) at 210 degreeC.
[0027]
Pressurization time is 5 to 15 minutes. As shown in FIG. 2E, the solder sheet 10 is thermocompression-bonded to the wafer 12 by the reduced pressure hot press.
[0028]
After the solder sheet 10 is thermocompression-bonded to the wafer 12 as described above, the wafer 12 is diced into an element size together with the solder sheet 10 as shown in FIG. 2F (step S6). Then, the solder pieces 10a of the semiconductor element 12a separated by the dicing are opposed to the lead frame 3 as shown in FIG. 3A, and are die-bonded to the lead frame 3 as shown in FIG. 3B. (Step S7).
[0029]
In the die bonding step, the lead frame 3 is heated, the solder pieces 10a are melted, and the concentration of Sn in the solder pieces 10a becomes uniform. In the case of the present embodiment, the Sn concentration is 6 wt%.
[0030]
Thereafter, as shown in FIG. 3 (c), wire bonding is performed with an Au wire or an Al wire 4 (step S8), and as shown in FIG. 3 (d), the whole is molded with a resin 5 (step S9). . Through the above steps, a semiconductor device is obtained.
[0031]
When a temperature cycle test was performed using the semiconductor device manufactured as described above, it was confirmed that the semiconductor device had specified electrical characteristics even after 1000 cycles.
[0032]
Table 1 shows the results of evaluating poor peeling of the solder sheet during dicing using solder sheets having different Sn concentrations.
[0033]
[Table 1]
Figure 2004327798
[0034]
As can be seen from Table 1, a solder sheet having a high Sn concentration shows good adhesiveness, and a solder sheet having a Sn concentration of 7 wt% or more does not cause a problem of peeling.
[0035]
Therefore, in the present invention, the solder sheet 10 has a two-layer structure of a first solder layer 8 having an Sn concentration of less than 6 wt% and a second solder layer 9 having an Sn concentration of 7 wt% or more, and a second tin layer having a high Sn concentration is formed. The surface of the solder layer 9 is bonded to the back surface of the wafer and hot-pressed under reduced pressure (however, the Sn concentration is controlled to be 6 wt% or less as a whole).
[0036]
Therefore, the back surface of the wafer and the solder sheet 10 can be firmly adhered to each other, and peeling of the solder sheet 10 during dicing can be prevented.
[0037]
When the diced semiconductor element 12a is die-bonded to the heated lead frame 3 via the solder piece 10a as shown in FIG. 3B, the solder piece 10a melts and the Sn concentration in the solder piece 10a is increased. Becomes uniform. Since the composition of the solder piece 10a is controlled to a Sn concentration of 6% by weight or less as a whole, it has a melting point of 300 ° C. or more, and the solder piece 10a will not be re-melted in a later step.
[0038]
It should be noted that the present invention is not limited to the above-described embodiment, and it goes without saying that various modifications can be made within the scope of the gist.
[0039]
Various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the above embodiments.
[0040]
【The invention's effect】
As described above, according to the present invention, the solder sheet and the back surface of the wafer can be firmly bonded, and do not peel off during dicing.
[0041]
Further, the melting point of the solder piece after die bonding can be maintained at a predetermined temperature (300 ° C.) or higher.
[Brief description of the drawings]
FIG. 1 is a configuration diagram illustrating a semiconductor device according to an embodiment of the present invention;
FIG. 2 is a view showing a manufacturing process of the semiconductor device.
FIG. 3 is a view showing a manufacturing process of the semiconductor device.
FIG. 4 is a flowchart showing a manufacturing process of the semiconductor device.
FIG. 5 is a configuration diagram showing a press device for bonding a wafer and a solder sheet used in manufacturing the semiconductor device.
FIG. 6 is a view showing a manufacturing process of a conventional semiconductor device.
FIG. 7 is a flowchart showing a conventional semiconductor device manufacturing process.
[Explanation of symbols]
3 lead frame, 8 first PbSn-based solder (first solder layer), 9 second PbSn-based solder (second solder layer), 10 solder sheet, 10a solder piece, 12 wafer , 12a... Semiconductor elements.

Claims (5)

Ｓｎ濃度を６ｗｔ％未満とする第１のハンダ層とＳｎ濃度を７ｗｔ％以上とする第２のハンダ層とを有するハンダシートを構成する工程と、
前記ハンダシートをその第２のハンダ層がウエハの裏面に接合する状態で熱圧着させる工程と、
前記ハンダシートが圧着されたウエハを前記ハンダシートとともにダイシングして半導体素子及びハンダ片を形成する工程と、
前記ダイシングされた半導体素子をハンダ片を介してリードフレームにダイボンディングする工程と、
を具備することを特徴とする半導体装置の製造方法。Forming a solder sheet having a first solder layer having a Sn concentration of less than 6 wt% and a second solder layer having a Sn concentration of 7 wt% or more;
Thermocompression bonding the solder sheet in a state where the second solder layer is bonded to the back surface of the wafer;
Dicing the wafer with the solder sheet crimped together with the solder sheet to form semiconductor elements and solder pieces;
A step of die-bonding the diced semiconductor element to a lead frame via a solder piece;
A method for manufacturing a semiconductor device, comprising: 前記第１及び第２のハンダ層は、ＰｂＳｎ系ハンダであることを特徴とする請求項１記載の半導体装置の製造方法。2. The method according to claim 1, wherein the first and second solder layers are PbSn-based solder. 前記第１及び第２のハンダ層の組成は、Ｐｂ、Ｓｎ以外にＣｕ、Ａｇ、Ｓｂのうち少なくとも１種類以上が合計で１０ｗｔ％以下含まれていることを特徴とする請求項２記載の半導体装置の製造方法。3. The semiconductor according to claim 2, wherein the composition of the first and second solder layers includes at least one of Cu, Ag, and Sb in addition to Pb and Sn in a total amount of 10 wt% or less. 4. Device manufacturing method. 前記ハンダシートは、真空中で、ハンダ融点以下の温度で加圧されることを特徴とする請求項１記載の半導体装置の製造方法。2. The method according to claim 1, wherein the solder sheet is pressed in a vacuum at a temperature equal to or lower than a melting point of the solder. Ｓｎ濃度を６ｗｔ％未満とする第１のＰｂＳｎ系ハンダとＳｎ濃度を７ｗｔ％以上とする第２のＰｂＳｎ系ハンダとを有するハンダシートを構成する工程と、
前記ハンダシートをその第２のＰｂＳｎ系ハンダがウエハの裏面に接合する状態で熱圧着させる工程と、
前記ハンダシートが圧着されたウエハを前記ハンダシートとともにダイシングして半導体素子及びハンダ片を形成する工程と、
前記ダイシングされた半導体素子をハンダ片を介してリードフレームにダイボンディングする工程と、
前記ダイボンディングされた半導体素子と前記リードフレームとをワイヤで結線する工程と、
前記半導体素子、ワイヤを全体的に覆うようにモールド材でモールドする工程と
を具備することを特徴とする半導体装置の製造方法。Forming a solder sheet having a first PbSn-based solder having an Sn concentration of less than 6 wt% and a second PbSn-based solder having a Sn concentration of 7 wt% or more;
Thermocompression bonding the solder sheet in a state where the second PbSn solder is bonded to the back surface of the wafer;
Dicing the wafer with the solder sheet crimped together with the solder sheet to form semiconductor elements and solder pieces;
A step of die-bonding the diced semiconductor element to a lead frame via a solder piece;
Connecting the die-bonded semiconductor element and the lead frame with a wire,
Molding a semiconductor device and a wire with a molding material so as to entirely cover the semiconductor element and the wire.
JP2003121632A 2003-04-25 2003-04-25 Method of manufacturing semiconductor device Pending JP2004327798A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003121632A JP2004327798A (en) 2003-04-25 2003-04-25 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003121632A JP2004327798A (en) 2003-04-25 2003-04-25 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2004327798A true JP2004327798A (en) 2004-11-18

Family

ID=33500131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003121632A Pending JP2004327798A (en) 2003-04-25 2003-04-25 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2004327798A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979879A (en) * 2019-03-29 2019-07-05 长江存储科技有限责任公司 Manufacturing method for semiconductor chips

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979879A (en) * 2019-03-29 2019-07-05 长江存储科技有限责任公司 Manufacturing method for semiconductor chips
CN109979879B (en) * 2019-03-29 2022-02-25 长江存储科技有限责任公司 Semiconductor chip manufacturing method

Similar Documents

Publication Publication Date Title
JP4261356B2 (en) Method for manufacturing a semiconductor package
TWI428967B (en) Thermal mechanical flip chip die bonding
TWI239054B (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP4663184B2 (en) Manufacturing method of semiconductor device
TWI331382B (en) Stacked package structure and method for manufacturing the same
KR101138306B1 (en) Die-bonding method of LED chip and LED manufactured by the same
US20020072152A1 (en) Semiconductor package and semiconductor package fabrication method
CN102760664B (en) Semiconductor device and the method manufacturing semiconductor device
TWI726629B (en) Method for die and clip attachment
JP4800524B2 (en) Semiconductor device manufacturing method and manufacturing apparatus
JP2003282819A (en) Method of manufacturing semiconductor device
JP2001237268A (en) Method for mounting semiconductor element and apparatus for manufacturing the same
JP2007242684A (en) Laminated semiconductor device and laminating method of device
JP2001015531A (en) Semiconductor device and manufacture thereof
JP2004327798A (en) Method of manufacturing semiconductor device
US9418920B2 (en) Integrated circuit (IC) package with thick die pad functioning as a heat sink
TWI435434B (en) Semiconductor packaging method to save interposer and bottom chip utilized for the same
JP2017045837A (en) Heating header of semiconductor mounting device and bonding method of semiconductor
TWI240392B (en) Process for packaging and stacking multiple chips with the same size
JP3721859B2 (en) Semiconductor package
JP4544675B2 (en) Manufacturing method of semiconductor device
JP2001077295A (en) Manufacture of semiconductor device
JP2004235411A (en) Bonding method and apparatus for electronic parts
JP2008103382A (en) Semiconductor device and manufacturing method thereof
JPH1084064A (en) Semiconductor device and manufacture therof