JP2004326130A - Tiling display device - Google Patents

Tiling display device Download PDF

Info

Publication number
JP2004326130A
JP2004326130A JP2004224176A JP2004224176A JP2004326130A JP 2004326130 A JP2004326130 A JP 2004326130A JP 2004224176 A JP2004224176 A JP 2004224176A JP 2004224176 A JP2004224176 A JP 2004224176A JP 2004326130 A JP2004326130 A JP 2004326130A
Authority
JP
Japan
Prior art keywords
organic
layer
tiling
display device
display panels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004224176A
Other languages
Japanese (ja)
Inventor
Yasuhiro Chiba
安浩 千葉
Tetsuo Urabe
哲夫 占部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004224176A priority Critical patent/JP2004326130A/en
Publication of JP2004326130A publication Critical patent/JP2004326130A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a tiling display device which utilizes organic EL display panels improved in contrast by a black matrix, is high in grade and has inconspicuous boundaries. <P>SOLUTION: The black matrix 64 is formed on a substrate 66 for sealing commonly disposed for a plurality of the display panels 60 so as to exist on the boundaries 68 of the plurality of the display panels 60. The display panels 60 are constituted by successively laminating anode electrodes 20, organic EL layers 26R, 26G and 26B and cathode electrodes on the substrate 10. Thin-film transistors are formed on the substrate 10 and the light outputted from the organic EL layers 26R, 26G and 26B is taken out of the cathode electrodes, by which the tiling display device 70 driven by an active matrix system is constituted. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、複数の表示パネルないし表示ユニットを配列したタイリング型の表示装置に関し、特に、上面発光型の有機EL(エレクトロルミネッセント)表示パネルを利用したタイリング型表示装置に関するものである。   The present invention relates to a tiling type display device in which a plurality of display panels or display units are arranged, and more particularly, to a tiling type display device using a top emission type organic EL (electroluminescent) display panel. .

有機EL素子を利用した表示装置は、次世代のフラットパネルディスプレイとして実用化が期待されている。この有機EL表示装置の駆動は、有機EL素子の応答速度が1μsec以下であるため、単純マトリックス方式によるデューティ駆動も可能であるが、ON・OFFが高デューティ比となった場合には、十分な輝度を確保するために有機EL素子に対して瞬間的に大電流を流す必要があり、素子に対するダメージが大きい。一方、アクティブマトリックス駆動方式では、通常TFT(薄膜トランジスタ)回路とコンデンサを接続し、該コンデンサによって素子に対する印加電圧を維持される。このため、画面の1フレームの間、常に同じ電圧を有機EL素子に印加することができ、瞬間的に大電流を流す必要がなく、素子に対するダメージが少ない。   Display devices using organic EL elements are expected to be put to practical use as next-generation flat panel displays. In the driving of this organic EL display device, since the response speed of the organic EL element is 1 μsec or less, duty driving by a simple matrix method is also possible. However, when ON / OFF becomes a high duty ratio, it is not sufficient. It is necessary to supply a large current to the organic EL element instantaneously in order to secure the luminance, and the element is greatly damaged. On the other hand, in the active matrix drive system, a TFT (thin film transistor) circuit is usually connected to a capacitor, and the voltage applied to the element is maintained by the capacitor. For this reason, the same voltage can always be applied to the organic EL element during one frame of the screen, and it is not necessary to flow a large current instantaneously, and damage to the element is small.

しかしながら、以上のようなTFTによるアクティブマトリックス駆動方式でディスプレイパネルを設計する場合、TFTが一定の面積を占有するため、実効的な画素部分の面積が小さくなり、開口率が低下してしまう。このような不都合を回避するには、上面発光型の素子構造が有効である。   However, when the display panel is designed by the active matrix driving method using the TFT as described above, the TFT occupies a certain area, so that the area of the effective pixel portion is reduced and the aperture ratio is reduced. In order to avoid such inconvenience, a top emission type element structure is effective.

図10には、従来型と上面発光型の有機EL表示パネル構造が示されており、同図(A)は従来型,(B)は上面発光型である。まず、同図(A)の従来型から説明すると、TFT900がマトリックス状に配列された基板(以下単に「TFT基板」という)902上には、TFT900に接続するための電極配線904が層間絶縁膜906を介して形成されており、更に平坦化絶縁膜908を介して、透明導電材料によりアノード電極910が形成されている。アノード電極910は、電極配線904のうちの該当するものに接続されている。   FIGS. 10A and 10B show a conventional type and a top emission type organic EL display panel structure, wherein FIG. 10A shows a conventional type and FIG. 10B shows a top emission type. First, starting from the conventional type shown in FIG. 2A, on a substrate 902 on which TFTs 900 are arranged in a matrix (hereinafter simply referred to as a “TFT substrate”), an electrode wiring 904 for connecting to the TFT 900 is provided with an interlayer insulating film. An anode electrode 910 is formed of a transparent conductive material via a flattening insulating film 908. The anode electrode 910 is connected to a corresponding one of the electrode wirings 904.

アノード電極910上であってリブ912に囲まれた領域には有機EL層914が形成されている。例えば、R(赤),G(緑),B(青)の発光材料が順に設けられている。なお、有機EL層914は、例えば電子輸送層,発光層,正孔輸送層が積層された構造となっている(図示せず)。そして、リブ912及び有機EL層914が形成された主面全体に金属によるカソード電極916が形成されている。有機EL層914から出力された光は、アノード電極910が透明であり、カソード電極916が金属で光を反射するため、矢印Fb方向に出力される。   An organic EL layer 914 is formed in a region on the anode electrode 910 and surrounded by the rib 912. For example, R (red), G (green), and B (blue) light emitting materials are sequentially provided. The organic EL layer 914 has a structure in which, for example, an electron transport layer, a light emitting layer, and a hole transport layer are stacked (not shown). A metal cathode electrode 916 is formed on the entire main surface on which the ribs 912 and the organic EL layer 914 are formed. Light output from the organic EL layer 914 is output in the direction of arrow Fb because the anode electrode 910 is transparent and the cathode electrode 916 reflects light with metal.

一方、図10(B)の上面発光型は、アノード電極920が金属によって形成されており、有機EL層914上に透明導電材料によるカソード電極926が形成されている。これは、同図(A)の従来型とちょうど逆の関係となっている。そして、リブ912及びカソード電極926が形成された主面全体に保護層930及び透明シール932が順に積層形成されている。有機EL層914から出力された光は、アノード電極920が金属で光を反射し、カソード電極926が透明であるため、矢印Ffで示す上面方向に出力される。両者を比較すると、図10(A)の従来型の場合はTFT900のパターンが光出力側に存在するが、同図(B)の上面発光型の場合はそれがなく、開口率が増大する。   On the other hand, in the top emission type shown in FIG. 10B, the anode electrode 920 is formed of metal, and the cathode electrode 926 of a transparent conductive material is formed on the organic EL layer 914. This is exactly the opposite relationship from the conventional type shown in FIG. A protective layer 930 and a transparent seal 932 are sequentially laminated on the entire main surface on which the rib 912 and the cathode electrode 926 are formed. Light output from the organic EL layer 914 is output in the upper surface direction indicated by the arrow Ff because the anode electrode 920 reflects light with metal and the cathode electrode 926 is transparent. Comparing the two, the pattern of the TFT 900 exists on the light output side in the case of the conventional type shown in FIG. 10A, but does not exist in the case of the top emission type shown in FIG.

ところで、開口率の点で優れている上面発光型の有機EL表示パネルの場合、上部電極側から光が取り出されるため、カソード電極926はいわゆる透明電極(光透過性の導電性膜)となっている。しかしながら、透明電極は一般的にシート抵抗の値が高く、これを表示パネルの主面全体に形成すると、表示面内で電圧勾配が発生し、画面中央部の電圧が低下して輝度も低下するようになる。この傾向は、大画面化する程顕著になり、表示品位が著しく低下することとなる。これを回避する方法として、図10(C)に示すように、前記リブ912上に金属による補助電極950を形成し、これとカソード電極926とを組み合わせることで、電圧勾配による表示ムラを回避する方法が提案されている。   By the way, in the case of a top emission type organic EL display panel having an excellent aperture ratio, light is extracted from the upper electrode side, so that the cathode electrode 926 is a so-called transparent electrode (light-transmitting conductive film). I have. However, a transparent electrode generally has a high sheet resistance value, and when this is formed over the entire main surface of the display panel, a voltage gradient occurs in the display surface, the voltage at the center of the screen decreases, and the luminance also decreases. Become like This tendency becomes remarkable as the screen size increases, and the display quality is significantly reduced. As a method for avoiding this, as shown in FIG. 10C, by forming an auxiliary electrode 950 made of metal on the rib 912 and combining this with the cathode electrode 926, display unevenness due to a voltage gradient is avoided. A method has been proposed.

しかし、このような補助配線を形成した構造では、矢印Frで示すように、補助電極950による外光の反射が大きくなり、表示画像のコントラストが著しく低下してしまう。そこで、図10(D)に示すように、補助配線950上にブラックマトリックス960を重ねることで、コントラストの低下を防止する方法が提案されている。ブラックマトリックス960は封止基板962に予め形成されており、これをUV硬化樹脂964を挟んで図10(C)の基板上面側に張り合わせる。補助配線950をブラックマトリックス960が覆うようになるため、外光の反射が低減され、コントラストが向上する。   However, in such a structure in which the auxiliary wiring is formed, as shown by the arrow Fr, the reflection of external light by the auxiliary electrode 950 increases, and the contrast of the displayed image is significantly reduced. Therefore, as shown in FIG. 10D, a method of preventing a decrease in contrast by overlaying a black matrix 960 on the auxiliary wiring 950 has been proposed. The black matrix 960 is formed on the sealing substrate 962 in advance, and is bonded to the upper surface of the substrate in FIG. Since the auxiliary wiring 950 is covered with the black matrix 960, reflection of external light is reduced and contrast is improved.

ところで、ディスプレイを大型化する一つの手法として、タイリング技術が知られている。これは、ユニット化した平面表示パネルを複数用意し、これらをタイル状に複数枚配列することによって、全体としてディスプレイの大型化を図る方法である。このようなタイリングによる大画面ディスプレイでは、隣合う表示パネルユニットの境目が目立たないようにすることが重要である。   By the way, a tiling technique is known as one technique for increasing the size of a display. This is a method of preparing a plurality of unitized flat display panels and arranging a plurality of these flat display panels in a tile shape to increase the size of the display as a whole. In such a large-screen display by tiling, it is important that the boundary between adjacent display panel units is not noticeable.

本発明は、以上の点に着目したもので、ブラックマトリックスによってコントラストが向上した有機EL表示パネルを利用した、高品位で境目の目立たないタイリング型表示装置を提供することを、その目的とする。   The present invention focuses on the above points, and an object of the present invention is to provide a high-quality tiling-type display device using an organic EL display panel in which the contrast is improved by a black matrix, and in which the boundary is inconspicuous. .

前記目的を達成するため、本発明は、複数の表示パネルを接合して大画面のディスプレイを得るタイリング型表示装置であって、前記複数の表示パネルに共通に設けた封止用基板と、該封止用基板上に形成したコントラスト向上のためのブラックマトリクスとをそれぞれ備えており、前記複数の表示パネルの境目上にブラックマトリクスが位置することを特徴とする。
さらに、前記表示パネルは、基板上にアノード電極,有機EL層,カソード電極が順次積層されており、基板に薄膜トランジスタが形成され、前記有機EL層から出力された光が前記カソード電極から取り出され、アクティブマトリクス方式により駆動がなされることを特徴とする。
In order to achieve the above object, the present invention is a tiling type display device that obtains a large-screen display by joining a plurality of display panels, and a sealing substrate provided in common to the plurality of display panels, And a black matrix for improving contrast formed on the sealing substrate, wherein the black matrix is located on a boundary between the plurality of display panels.
Further, in the display panel, an anode electrode, an organic EL layer, and a cathode electrode are sequentially laminated on a substrate, a thin film transistor is formed on the substrate, and light output from the organic EL layer is extracted from the cathode electrode. It is characterized by being driven by an active matrix system.

主要な形態の一つは、前記薄膜トランジスタのソース又はドレインから、前記薄膜トランジスタを覆っている層間絶縁膜に形成された接続穴を介して配線が接続され、前記配線を覆っている層間絶縁膜に形成された接続穴を介して前記配線に前記アノード電極が接続されていることを特徴とする。更に他の形態は、前記有機EL層を囲むようにリブを配置し、前記アノード電極が前記配線に接続される前記接続穴の上に、前記リブの少なくとも一部がかかっていることを特徴とする。本発明の前記及び他の目的,特徴,利点は、以下の詳細な説明及び添付図面から明瞭になろう。   One of main modes is that a wiring is connected from a source or a drain of the thin film transistor through a connection hole formed in an interlayer insulating film covering the thin film transistor, and is formed in an interlayer insulating film covering the wiring. The anode electrode is connected to the wiring via the connection hole provided. Still another embodiment is characterized in that a rib is arranged so as to surround the organic EL layer, and at least a part of the rib is provided on the connection hole where the anode electrode is connected to the wiring. I do. The above and other objects, features, and advantages of the present invention will be apparent from the following detailed description and the accompanying drawings.

本発明によれば、複数の表示パネルの境目上にブラックマトリックスが位置するようにしたので、境目が目立たない大型ディスプレイを得ることができる。   According to the present invention, since the black matrix is located on the boundary between the plurality of display panels, it is possible to obtain a large display in which the boundary is inconspicuous.

<実施形態1>……以下、本発明の実施形態1について詳細に説明する。最初に、主要な製造工程を順に説明する。本例はアクティブマトリックス駆動型の例であり、まず図1(A)に示すようなTFT基板10を用意する。なお、TFT基板10は、TFT12が各画素毎にマトリックス配列された基板であり、各種のものが公知である。その製造方法も各種知られており、いずれを適用してもよい。各TFT12のゲート電極は、走査回路に接続されている(図示せず)。   Embodiment 1 Hereinafter, Embodiment 1 of the present invention will be described in detail. First, main manufacturing steps will be described in order. This example is an example of an active matrix drive type. First, a TFT substrate 10 as shown in FIG. 1A is prepared. The TFT substrate 10 is a substrate in which the TFTs 12 are arranged in a matrix for each pixel, and various types are known. Various manufacturing methods are known, and any of them may be applied. The gate electrode of each TFT 12 is connected to a scanning circuit (not shown).

TFT基板10の上面には、TFT12を覆うように、第1層間絶縁膜14を形成する。第1層間絶縁膜14は、例えば、酸化シリコンあるいは酸化シリコンにリンを含有させてなるPSG(Phospho-Silicate Glass)などの酸化シリコン系の材料が使用される。該第1層間絶縁膜14上には、アルミニウムやアルミニウム−銅合金などによって配線16A,16Bをそれぞれパターン形成する。これらの配線16A,16Bは、駆動用の信号線として用いられるもので、前記第1層間絶縁膜14に形成された接続穴(図示せず)を介して前記TFT12のソース又はドレインに接続される。   A first interlayer insulating film 14 is formed on the upper surface of the TFT substrate 10 so as to cover the TFT 12. The first interlayer insulating film 14 is made of, for example, silicon oxide or a silicon oxide-based material such as PSG (Phospho-Silicate Glass) containing silicon oxide containing phosphorus. On the first interlayer insulating film 14, wirings 16A and 16B are formed by patterning using aluminum, aluminum-copper alloy, or the like. These wirings 16A and 16B are used as signal lines for driving, and are connected to the source or drain of the TFT 12 via connection holes (not shown) formed in the first interlayer insulating film 14. .

次に、図1(B)に示すように、配線16A,16Bを覆うための第2層間絶縁膜18を形成する。この第2層間絶縁膜18としては、パターン加工された配線16A,16Bを覆う必要性から、平坦性の高い材料を使用するのが望ましい。また、後の工程で蒸着成膜される有機材料は、水分により劣化して十分な輝度が得られなくなる恐れがあることから、吸水率の低い材料を使用するのが望ましい。本実施形態では、例えばポリイミドによって第2層間絶縁膜18が基板主面全体に形成され、その後配線16Aに接続するための接続穴18Aが形成される。   Next, as shown in FIG. 1B, a second interlayer insulating film 18 for covering the wirings 16A and 16B is formed. As the second interlayer insulating film 18, it is desirable to use a material having high flatness because it is necessary to cover the patterned wirings 16A and 16B. In addition, since an organic material to be deposited and formed in a later step may be deteriorated by moisture and may not have sufficient luminance, it is preferable to use a material having a low water absorption. In the present embodiment, the second interlayer insulating film 18 is formed on the entire main surface of the substrate by, for example, polyimide, and then a connection hole 18A for connecting to the wiring 16A is formed.

次に、図1(C)に示すように、前記第2層間絶縁膜18上に有機EL層のアノード電極(下部電極)20を形成する。本例のような上面発光型の表示パネルの場合は、クロム,鉄,コバルト,ニッケル,銅,タンタル,タングステン,プラチナ,金などのような仕事関数が大きくかつ光の反射率も高い導電性材料を用いる。本例では、クロムによって形成されている。このアノード電極20は、各画素毎にパターニングされるとともに、前記第2層間絶縁膜18に形成された接続穴18Aを介して配線16Aに接続される。   Next, as shown in FIG. 1C, an anode electrode (lower electrode) 20 of an organic EL layer is formed on the second interlayer insulating film 18. In the case of the top emission type display panel as in this example, a conductive material having a large work function and a high light reflectance such as chromium, iron, cobalt, nickel, copper, tantalum, tungsten, platinum, and gold. Is used. In this example, it is formed of chromium. The anode electrode 20 is patterned for each pixel, and is connected to a wiring 16A via a connection hole 18A formed in the second interlayer insulating film 18.

次に、図2(A)に示すように、リブ22を各画素(有機EL層)を囲むように形成する。リブ22は、その表面高さが以後の工程で蒸着成膜される有機EL層の表面高さよりも十分高く形成する。このようにすることで、アノード電極20上に有機EL層をパターン形成する際に用いるマスクのスペーサとして、リブ22を利用することができる。本実施形態では、酸化シリコン膜22A,22Bによってリブ22を形成し、その上に補助配線となるアルミニウム層23を積層している。すなわち、最初に前記接続穴18A付近を埋めるように酸化シリコン膜22Aを形成し、次に酸化シリコン膜22Bを積層形成する。このような積層構造とすることで、十分な高さを有するリブ22を形成することができる。なお、酸化シリコン膜22Aは層間絶縁膜であり、酸化シリコン膜22Bがリブであると考えることもできる。   Next, as shown in FIG. 2A, a rib 22 is formed so as to surround each pixel (organic EL layer). The ribs 22 are formed so that the surface height thereof is sufficiently higher than the surface height of the organic EL layer formed by vapor deposition in the subsequent steps. By doing so, the ribs 22 can be used as spacers of a mask used when patterning the organic EL layer on the anode electrode 20. In the present embodiment, the ribs 22 are formed by the silicon oxide films 22A and 22B, and the aluminum layer 23 serving as the auxiliary wiring is laminated thereon. That is, first, the silicon oxide film 22A is formed so as to fill the vicinity of the connection hole 18A, and then the silicon oxide film 22B is formed by lamination. With such a laminated structure, the ribs 22 having a sufficient height can be formed. Note that the silicon oxide film 22A is an interlayer insulating film, and the silicon oxide film 22B can be considered as a rib.

更に、リブ22は、図示のように側壁が順テーパ形状に形成されており、これによって相当程度の高さを有するリブ22を覆う上部共通電極(カソード電極)のカバレッジが確保される。   Further, the rib 22 has a side wall formed in a forward tapered shape as shown in the figure, thereby ensuring coverage of the upper common electrode (cathode electrode) covering the rib 22 having a considerable height.

以上のようなリブ22形成後の表示パネル50の外観を概略示すと、図2(B)のようになる。ここで、図2(C)に示すように、表示パネル50〜56を接合してタイリング型の表示装置を得る場合、表示パネル50の周囲のうち、他の表示パネルと接合する端面50A,50Bの部分のTFT基板10を割断する必要がある。そこで、本実施形態では、レーザカッタを使用して図2(B)に点線で示すようにリブ22の外側(あるいは補助配線23の外側)を切断する。レーザカッタを使用することで、高精度の割断が可能であり、かつ、冷却に水などの液体を使用しない。従って、水分を嫌う有機ELデバイスには好都合である。   FIG. 2B schematically shows the appearance of the display panel 50 after the formation of the ribs 22 as described above. Here, as shown in FIG. 2C, when the display panels 50 to 56 are joined to obtain a tiling-type display device, the end surfaces 50A, 50A, which are joined to other display panels around the display panel 50. It is necessary to cut the TFT substrate 10 at 50B. Therefore, in the present embodiment, the outside of the rib 22 (or the outside of the auxiliary wiring 23) is cut using a laser cutter as shown by a dotted line in FIG. By using a laser cutter, high-precision cutting is possible, and a liquid such as water is not used for cooling. Therefore, it is convenient for an organic EL device that dislikes moisture.

レーザカッタとしては、例えば二酸化炭素レーザなどのような高出力の赤外線レーザが好適である。レーザ発信装置から出力されたレーザ光を表示パネル端部の所定部位に照射することで、局部的に急激に温度を上昇させるとともに、その直後に圧縮エアを吹き付けることで急冷する。このときに発生する応力で基板の割断が進行する。図3には、端面50A,50Bの交差部分が拡大して示されている。このレーザによる切断を行うと、一時的に表示パネル50の温度が上昇する。後述する有機EL層は熱に弱く、特性が劣化してしまう。従って、有機EL層を形成する前に、レーザ切断の作業を行うようにする。   As the laser cutter, a high-output infrared laser such as a carbon dioxide laser is suitable. By irradiating the laser beam output from the laser transmitting device to a predetermined portion of the end portion of the display panel, the temperature is locally increased sharply, and immediately thereafter, compressed air is blown to rapidly cool. The substrate is cleaved by the stress generated at this time. FIG. 3 shows the intersection of the end surfaces 50A and 50B in an enlarged manner. When the cutting by the laser is performed, the temperature of the display panel 50 temporarily rises. An organic EL layer described later is weak to heat, and its characteristics are deteriorated. Therefore, a laser cutting operation is performed before forming the organic EL layer.

なお、表示パネル50の端面50A,50BがTFT基板10の端面と一致するように予め電極層や有機EL層を形成すれば、TFT基板10のレーザ割断を行う必要はない。また、タイリング用の基板を別途用意し、これの上に表示パネル50〜56を接合配置するようにしてもよい。   If the electrode layers and the organic EL layers are formed in advance so that the end faces 50A and 50B of the display panel 50 coincide with the end faces of the TFT substrate 10, the laser cutting of the TFT substrate 10 does not need to be performed. Alternatively, a tiling substrate may be separately prepared, and the display panels 50 to 56 may be joined and disposed thereon.

次に、図4に示すように、R(赤),G(緑),B(青)に発光する有機EL層を蒸着形成する。本例では、G→B→Rの順で蒸着を行う。図4(A)に示すように、R,G,Bのいずれか一色に相当する開口部を有するメタルマスク24を用意し、最初に開口部24AがGの画素のアノード電極上に位置するようにアライメント(位置合わせ)する。そして、抵抗過熱によってGのアノード電極20上にGの有機EL層26Gを蒸着形成する。
(1)まず、ホール(正孔)注入層26Gaとして、
4,4',4''-tris(3-methylphenylphenylamino)triphenylamine(m-MTDATA)
を25nm蒸着する。
(2)次に、ホール輸送層26Gbととして、
4,4'-bis[N-1-naphthyl-N-phenylamino]biphenyl(α-NPD)
を30nm蒸着する。
(3)次に、発光層26Gcとして、
tris(8-quinolinolato)aluminium(III)(Alq3)
を50nm蒸着する。以上の各層の蒸着は、同一装置内で連続的に行う。
Next, as shown in FIG. 4, an organic EL layer emitting light of R (red), G (green), and B (blue) is formed by vapor deposition. In this example, vapor deposition is performed in the order of G → B → R. As shown in FIG. 4A, a metal mask 24 having an opening corresponding to any one of R, G, and B is prepared, and the opening 24A is first positioned on the anode electrode of the G pixel. Alignment. Then, a G organic EL layer 26G is deposited on the G anode electrode 20 by resistance heating.
(1) First, as a hole (hole) injection layer 26Ga,
4,4 ', 4''-tris (3-methylphenylphenylamino) triphenylamine (m-MTDATA)
Is deposited to a thickness of 25 nm.
(2) Next, as the hole transport layer 26Gb,
4,4'-bis [N-1-naphthyl-N-phenylamino] biphenyl (α-NPD)
Is deposited to a thickness of 30 nm.
(3) Next, as the light emitting layer 26Gc,
tris (8-quinolinolato) aluminium (III) (Alq3)
Is deposited to a thickness of 50 nm. The above-described deposition of each layer is performed continuously in the same apparatus.

次に、図4(B)に示すように、メタルマスク24の開口部24AをBの画素のアノード電極上にアライメントする。そして、抵抗過熱によってBのアノード電極20上にBの有機EL層26Bを蒸着形成する。
(1)まず、ホール注入層26Baとして、
4,4',4''-tris(3-methylphenylphenylamino)triphenylamine(m-MTDATA)
を18nm蒸着する。
(2)次に、ホール輸送層26Bbとして、
4,4’-bis[N-1-naphthyl-N-phenylamino]biphenyl(α-NPD)を30nm蒸着する。
(3)次に、ホールブロック層としての機能を有する発光層26Bcとして、
2,9-dimethyl-4,7-diphenyl-1,10-phenanthroline(bathocuproine)
を14nm成膜する。
(4)更に、発光層26Bdとして、
tris(8-quinolinolato)aluminium(III)(Alq3)
を30nm蒸着する。以上の各層の蒸着は、同一装置内で連続的に行う。
Next, as shown in FIG. 4B, the opening 24A of the metal mask 24 is aligned on the anode electrode of the B pixel. Then, a B organic EL layer 26B is formed on the B anode electrode 20 by vapor deposition by resistance heating.
(1) First, as the hole injection layer 26Ba,
4,4 ', 4''-tris (3-methylphenylphenylamino) triphenylamine (m-MTDATA)
Is deposited to a thickness of 18 nm.
(2) Next, as the hole transport layer 26Bb,
4,4′-bis [N-1-naphthyl-N-phenylamino] biphenyl (α-NPD) is deposited to a thickness of 30 nm.
(3) Next, as a light emitting layer 26Bc having a function as a hole blocking layer,
2,9-dimethyl-4,7-diphenyl-1,10-phenanthroline (bathocuproine)
Is formed to a thickness of 14 nm.
(4) Further, as the light emitting layer 26Bd,
tris (8-quinolinolato) aluminium (III) (Alq3)
Is deposited to a thickness of 30 nm. The above-described deposition of each layer is performed continuously in the same apparatus.

次に、図4(C)に示すように、メタルマスク24の開口部24AをRの画素のアノード電極上にアライメントする。そして、抵抗過熱によってRのアノード電極20上にRの有機EL層26Rを蒸着形成する。
(1)まず、ホール注入層26Raとして、
4,4',4'-tris(3-methylphenylphenylamino)triphenylamine(m-MTDATA)
を55nm蒸着する。
(2)次に、ホール輸送層26Rbとして、
4,4'-bis[N-1-naphthyl-N-phenylamino]biphenyl(α-NPD)
を30nm蒸着する。
(3)次に、発光層26Rcとして、
2,5-bis[4-(N-methoxyphenyl-N-phenylamino)styryl]benzene-1,4-dicarbonitrile(BSB-BCN)
を30nm蒸着する。
(4)次に、電子輸送層26Rdとして、
tris(8-quinolinolato)aluminium(III)(Alq3)
を30nm蒸着する。以上の各層の蒸着は、同一装置内で連続的に行う。
Next, as shown in FIG. 4C, the opening 24A of the metal mask 24 is aligned on the anode electrode of the R pixel. Then, an R organic EL layer 26R is formed on the R anode electrode 20 by vapor deposition by resistance heating.
(1) First, as the hole injection layer 26Ra,
4,4 ', 4'-tris (3-methylphenylphenylamino) triphenylamine (m-MTDATA)
Is deposited to a thickness of 55 nm.
(2) Next, as the hole transport layer 26Rb,
4,4'-bis [N-1-naphthyl-N-phenylamino] biphenyl (α-NPD)
Is deposited to a thickness of 30 nm.
(3) Next, as the light emitting layer 26Rc,
2,5-bis [4- (N-methoxyphenyl-N-phenylamino) styryl] benzene-1,4-dicarbonitrile (BSB-BCN)
Is deposited to a thickness of 30 nm.
(4) Next, as the electron transport layer 26Rd,
tris (8-quinolinolato) aluminium (III) (Alq3)
Is deposited to a thickness of 30 nm. The above-described deposition of each layer is performed continuously in the same apparatus.

次に、以上の有機EL層26の蒸着後、図5(A)に示すようにカソード電極(上部電極)28を各画素の共通電極として形成する。カソード電極28は、前記有機EL層26の劣化を防止するため、同一の装置内でマスク交換を行って形成する。カソード電極28の材料としては、電子を効率的に有機EL層26に注入できるように、仕事関数の小さい材料,例えばマグネシウムと銀を用いる。そして、共蒸着により例えば14nmの厚さに形成する。このカソード電極28は、リブ22上に形成されたアルミニウムによる補助配線23と電気的に接続する。   Next, after the evaporation of the organic EL layer 26, a cathode electrode (upper electrode) 28 is formed as a common electrode of each pixel as shown in FIG. The cathode electrode 28 is formed by exchanging a mask in the same apparatus in order to prevent the organic EL layer 26 from deteriorating. As a material of the cathode electrode 28, a material having a small work function, for example, magnesium and silver is used so that electrons can be efficiently injected into the organic EL layer 26. Then, it is formed to a thickness of, for example, 14 nm by co-evaporation. The cathode electrode 28 is electrically connected to the auxiliary wiring 23 made of aluminum formed on the rib 22.

次に、図5(B)に示すようにパッシベーション膜(保護膜)30を主面全体に形成する。パッシベーション膜30は、カソード電極28の形成後、大気暴露することなく、同一装置内で成膜する。例えば、CVD法によりチッ化シリコン膜を、成膜温度を室温として形成する。これは、有機EL層26が100℃以上で急激に劣化し、発光輝度が低下するためであり、更に膜はがれの発生を防止をするため、膜のストレスが最小になる条件で成膜するのが望ましいためである。   Next, as shown in FIG. 5B, a passivation film (protective film) 30 is formed on the entire main surface. After the formation of the cathode electrode 28, the passivation film 30 is formed in the same apparatus without being exposed to the air. For example, a silicon nitride film is formed at a room temperature by a CVD method. This is because the organic EL layer 26 rapidly deteriorates at a temperature of 100 ° C. or more, and the luminance decreases. Further, in order to prevent the film from peeling off, the film is formed under the condition that the stress of the film is minimized. Is desirable.

以上のようにして得た表示パネルを複数枚用意し、タイル状に並べて接合部分を接着剤で接合する。例えば、図2(C)に示すように4枚の表示パネル50〜56を接合し、タイリング型表示パネル60を得る。もちろん、上述したように、表示パネル50〜56は、レーザ切断を行った面で接合する。なお、R,G,Bの画素の2次元配列が各表示パネル間で連続するように、各表示パネル50〜56におけるR,G,Bの画素配列を考慮する。   A plurality of the display panels obtained as described above are prepared, arranged in a tile shape, and joined at an adhesive. For example, as shown in FIG. 2C, four display panels 50 to 56 are joined to obtain a tiling type display panel 60. Of course, as described above, the display panels 50 to 56 are joined at the surface where the laser cutting has been performed. Note that the R, G, and B pixel arrays in each of the display panels 50 to 56 are considered so that the two-dimensional array of R, G, and B pixels is continuous between the display panels.

次に、以上のようなタイリング型表示パネル60の主面上に、図6(A)に示すようにUV硬化樹脂62を塗布する。この樹脂塗布は、注射機型もしくはスリットノズル型のディスペンサから樹脂を吐き出して行う。他に、ロールコート法,スクリーン印刷法など各種の公知の方法を用いてよい。次に、図6(B)に示すように、ブラックマトリックス64が形成された封止用基板66を用意する。封止用基板66は、表示パネル50〜56に対して個別に用意されるのではなく、タイリング型表示パネル60の全体に対して1つ用意され、タイリング型表示パネル60の樹脂塗布面に貼り合せる。この際、UV硬化樹脂62と封止用基板66との間に気泡などが混入しないように注意する。図7には、タイリング型表示パネル60と封止用基板66との貼り合わせの様子が示されている(UV硬化樹脂62は図示せず)。   Next, as shown in FIG. 6A, a UV curable resin 62 is applied onto the main surface of the tiling type display panel 60 as described above. The resin is applied by discharging the resin from a syringe type or slit nozzle type dispenser. In addition, various known methods such as a roll coating method and a screen printing method may be used. Next, as shown in FIG. 6B, a sealing substrate 66 on which a black matrix 64 is formed is prepared. The sealing substrate 66 is not separately prepared for the display panels 50 to 56, but is prepared for the entire tiling display panel 60. Paste to. At this time, care is taken so that air bubbles and the like do not enter between the UV curing resin 62 and the sealing substrate 66. FIG. 7 shows a state in which the tiling type display panel 60 and the sealing substrate 66 are bonded together (the UV curing resin 62 is not shown).

次に、図6(C)に示すように、タイリング型表示パネル60の画素と、貼り合せた封止用基板66のブラックマトリックス64との相対位置関係が合致するように整合する。UV硬化樹脂62が未硬化の状態であれば、タイリング型表示パネル60と封止用基板66との相対位置を数100μm程度位置調整することは十分可能である。この位置調整は、図6(C)に示すように、ブラックマトリックス64がリブ22の補助配線23の直上であって、かつ、表示パネル50〜56間の境目68の直上となるように行う。最後に、図6(C)に矢印で示すようにUV光を照射してUV硬化樹脂62を硬化させ、タイリング型表示パネル60と封止用基板66との相対位置を固定し、タイリング型表示装置70を得る。   Next, as shown in FIG. 6C, alignment is performed so that the relative positional relationship between the pixels of the tiling type display panel 60 and the black matrix 64 of the bonded sealing substrate 66 is matched. If the UV curing resin 62 is in an uncured state, it is sufficiently possible to adjust the relative position between the tiling type display panel 60 and the sealing substrate 66 by about several hundred μm. This position adjustment is performed so that the black matrix 64 is directly above the auxiliary wiring 23 of the rib 22 and directly above the boundary 68 between the display panels 50 to 56, as shown in FIG. Finally, as shown by arrows in FIG. 6C, UV light is irradiated to cure the UV curable resin 62, fix the relative positions of the tiling type display panel 60 and the sealing substrate 66, and perform tiling. A type display device 70 is obtained.

以上のようにして得たタイリング型表示装置70では、補助配線23による外光の反射がブラックマトリックス64によって良好に防止される。また、表示パネル50〜56の境目68が、ブラックマトリックス64によって良好に隠されている。このため、境目が目だたない良好なコントラストの高品位大画面ディスプレイを得ることができる。   In the tiling display device 70 obtained as described above, reflection of external light by the auxiliary wiring 23 is favorably prevented by the black matrix 64. The boundary 68 between the display panels 50 to 56 is well hidden by the black matrix 64. For this reason, a high-definition large-screen display with good contrast without noticeable boundaries can be obtained.

<実施形態2>……次に、本発明の実施形態2について説明する。上述した実施形態では、図6に示すように、表示パネル50〜56間の境目68でリブ22が2つ並ぶようになる。これらのリブ22の補助配線23を完全に覆うようにブラックマトリックス64を形成すると、図6のように有機EL層26がブラックマトリックス64で必要以上に覆われるようになり、輝度が低下してしまう。逆に、良好な輝度を得ようとすると、境目68で補助配線23がブラックマトリックス64から露出するようになり、境目が表示画面上に現れるようになる。   <Second Embodiment> Next, a second embodiment of the present invention will be described. In the above-described embodiment, as shown in FIG. 6, two ribs 22 are arranged at the boundary 68 between the display panels 50 to 56. When the black matrix 64 is formed so as to completely cover the auxiliary wirings 23 of the ribs 22, the organic EL layer 26 is covered more than necessary with the black matrix 64 as shown in FIG. . Conversely, when trying to obtain a good luminance, the auxiliary wiring 23 is exposed from the black matrix 64 at the boundary 68, and the boundary appears on the display screen.

そこで、一つの方法として、境目68でリブ22を切断する方法が考えられるが、リブ22の表面には金属による補助配線23が設けられている。割断を行うにはレーザ光の吸収による急激な温度上昇が必要であるが、赤外領域における金属の光反射率は高い。このため、リブ22の部分ではレーザ照射によって温度を上昇させることができない。   Therefore, as one method, a method of cutting the rib 22 at the boundary 68 can be considered, but the auxiliary wiring 23 made of metal is provided on the surface of the rib 22. Although a sharp temperature rise due to the absorption of laser light is necessary for the cleavage, the light reflectance of the metal in the infrared region is high. Therefore, the temperature of the rib 22 cannot be increased by laser irradiation.

そこで、本実施形態では、図8(A)に示すように、表示パネル50の周囲のうち、他の表示パネルと接合する端面50A,50Bにおける補助配線123の幅WAを、他の所定ピッチで規則的に形成されたリブ22上の補助配線23の幅WBと比較して狭く形成する。例えば、WA<(WB/2)とする。このように、補助配線123の幅を狭くすることで、該部位におけるレーザ光の反射が低減され、リブ122の幅を狭くした割断が可能となる。図8(B)は、上述した図3に相当するもので、本実施形態における表示パネル端部の様子が示されており、点線で示す補助配線エッジに沿ってレーザによる割断が行われる。割断後、有機EL層26,カソード電極28,パッシベーション膜30を、前記実施形態と同様に順次主面上に形成する。   Therefore, in the present embodiment, as shown in FIG. 8A, the width WA of the auxiliary wiring 123 at the end surfaces 50A and 50B joined to another display panel around the display panel 50 is set at another predetermined pitch. The auxiliary wiring 23 on the regularly formed rib 22 is formed narrower than the width WB. For example, WA <(WB / 2). As described above, by reducing the width of the auxiliary wiring 123, the reflection of the laser beam at the portion is reduced, and the rib 122 can be cut with the width reduced. FIG. 8B corresponds to FIG. 3 described above, and shows the state of the end portion of the display panel in the present embodiment, and the laser cutting is performed along the auxiliary wiring edge indicated by the dotted line. After the cleavage, the organic EL layer 26, the cathode electrode 28, and the passivation film 30 are sequentially formed on the main surface in the same manner as in the above embodiment.

次に、図2(C)に示したように4枚の表示パネル50〜56を接合し、タイリング型表示パネル60を得る。図9(A)に示すように、本実施形態では、境目68において略WB/2の幅のリブ122が接合する。このため、全体としてWBのリブとなり、他のリブ22と略同等の幅となる。次に、タイリング型表示パネル60の主面上に、図9(B)に示すようにUV硬化樹脂62を塗布する。そして、図9(C)に示すように、ブラックマトリックス164が形成された封止用基板66を用意し、タイリング型表示パネル60の樹脂塗布面に貼り合せる。次に、図9(D)に示すように、タイリング型表示パネル60の画素と、貼り合せた封止用基板66のブラックマトリックス164との相対位置関係が合致するように整合する。最後に、図9(D)に矢印で示すようにUV光を照射してUV硬化樹脂62を硬化させ、タイリング型表示パネル60と封止用基板66との相対位置を固定し、タイリング型表示装置170を得る。以上の図9(B)〜(D)の作業は、前記実施形態1と基本的に同様である。   Next, as shown in FIG. 2C, the four display panels 50 to 56 are joined to obtain a tiling type display panel 60. As shown in FIG. 9A, in the present embodiment, a rib 122 having a width of approximately WB / 2 is joined at the boundary 68. Therefore, the ribs as a whole are WB ribs, and have a width substantially equal to that of the other ribs 22. Next, a UV curing resin 62 is applied on the main surface of the tiling type display panel 60 as shown in FIG. 9B. Then, as shown in FIG. 9C, a sealing substrate 66 on which the black matrix 164 is formed is prepared and bonded to the resin-coated surface of the tiling type display panel 60. Next, as shown in FIG. 9D, alignment is performed so that the relative positional relationship between the pixels of the tiling type display panel 60 and the black matrix 164 of the bonded sealing substrate 66 is matched. Finally, as shown by arrows in FIG. 9D, UV light is irradiated to cure the UV curable resin 62, fix the relative positions of the tiling type display panel 60 and the sealing substrate 66, and perform tiling. The pattern display device 170 is obtained. The operations in FIGS. 9B to 9D are basically the same as those in the first embodiment.

以上のようにして得たタイリング型表示装置170では、パネル接合部においてリブ122が中央で接するようになり、境目部分における補助配線が他の部分におる補助配線と略同等の幅となる。このため、境目を完全に隠すことができるとともに、良好な輝度も得ることができるようになる。なお、実際のレーザ加工においては、使用する材料やレーザなどを考慮した切りしろを設けるようにするとよい。   In the tiling type display device 170 obtained as described above, the rib 122 comes into contact with the center at the panel joining portion, and the auxiliary wiring at the boundary portion has a width substantially equal to the auxiliary wiring in other portions. For this reason, the boundary can be completely hidden, and good luminance can be obtained. In actual laser processing, it is preferable to provide a margin in consideration of a material to be used, a laser, and the like.

<他の実施形態>……本発明には数多くの実施形態があり、以上の開示に基づいて多様に改変することが可能である。例えば、次のようなものも含まれる。
(1)カソードとアノードの関係は、前記説明と逆でもよい。カソード電極としては、電子輸送層に対して電子を効率的に注入できるように、仕事関数の低い金属,又は合金,更には金属化合物を用いる。アノード電極としては、ホール輸送層に対してホールの注入が効率的にできるように、仕事関数の大きい金属,又は合金,更には金属化合物を用いる。
(2)表示パネル50の積層構造としては、前記実施形態に示したものの他、上面発光型であればどのような構造としてもよい。例えば、図10(C)もしくは(D)に示した構造のものにも適用可能である。また、有機ELデバイスに用いられている有機材料は、一般的に、水分や酸素に触れるとその発光特性が急激に劣化することが知られている。更に、カソード電極やアノード電極も、空気中では酸化によって電子やホ−ルの注入能力が急激に劣化する。このため、有機EL層や電極の外気との接触を遮断する封止層があるとより好都合である。そこで、図10(C)の保護層930と透明シール932との間に有機樹脂層を封止層として形成したものが提案されている。このようなものにも、同様に本発明は適用可能である。
(3)更に、前記実施形態は、いずれも有機EL表示パネルに本発明を適用したものであるが、プラズマ型ディスプレイパネルなど、タイリング型の表示装置全般に適用することを妨げるものではない。また、駆動方法も公知の各種の方法を用いてよい。
<Other Embodiments> The present invention has many embodiments, and various modifications can be made based on the above disclosure. For example, the following is also included.
(1) The relationship between the cathode and the anode may be reversed from the above description. As the cathode electrode, a metal, an alloy, or a metal compound having a low work function is used so that electrons can be efficiently injected into the electron transport layer. As the anode electrode, a metal, an alloy, or a metal compound having a large work function is used so that holes can be efficiently injected into the hole transport layer.
(2) The laminated structure of the display panel 50 may be any structure as long as it is a top emission type, in addition to the structure described in the above embodiment. For example, the present invention can be applied to the structure shown in FIG. Further, it is generally known that the organic material used in an organic EL device rapidly deteriorates in light emission characteristics when exposed to moisture or oxygen. Furthermore, the cathode and anode electrodes also rapidly deteriorate their ability to inject electrons and holes due to oxidation in air. For this reason, it is more convenient to have a sealing layer that blocks the contact of the organic EL layer and the electrode with the outside air. In view of the above, a proposal has been made in which an organic resin layer is formed as a sealing layer between the protective layer 930 and the transparent seal 932 in FIG. The present invention is similarly applicable to such a device.
(3) Further, in each of the above embodiments, the present invention is applied to an organic EL display panel, but does not prevent application to general tiling type display devices such as a plasma type display panel. Also, various known driving methods may be used.

本発明の実施形態1の製造プロセスを示す主要端面図である。FIG. 3 is a main end view showing the manufacturing process of the first embodiment of the present invention. 本発明の実施形態1の製造プロセスを示す主要端面図である。FIG. 3 is a main end view showing the manufacturing process of the first embodiment of the present invention. 図2の一部を拡大して示す概略の斜視図である。FIG. 3 is a schematic perspective view showing a part of FIG. 2 in an enlarged manner. 本発明の実施形態1の製造プロセスを示す主要端面図である。FIG. 3 is a main end view showing the manufacturing process of the first embodiment of the present invention. 本発明の実施形態1の製造プロセスを示す主要端面図である。FIG. 3 is a main end view showing the manufacturing process of the first embodiment of the present invention. 本発明の実施形態1の製造プロセスを示す主要端面図である。FIG. 3 is a main end view showing the manufacturing process of the first embodiment of the present invention. タイリング後の表示パネルの様子とブラックマトリックスとの重なりの様子を示す概略の斜視図である。FIG. 3 is a schematic perspective view showing a state of a display panel after tiling and a state of overlap with a black matrix. 本発明の実施形態2の製造プロセスを示す主要端面図である。It is a principal end view showing the manufacturing process of Embodiment 2 of the present invention. 本発明の実施形態2の製造プロセスを示す主要端面図である。It is a principal end view showing the manufacturing process of Embodiment 2 of the present invention. 本発明の背景技術における表示パネルを示す主要端面図である。It is a principal end view showing a display panel in the background art of the present invention.

符号の説明Explanation of reference numerals

10…TFT基板
12…TFT
14,18…層間絶縁膜
16A,16B…配線
18A…接続穴
20…アノード電極
22…リブ
22A,22B…酸化シリコン膜
23…アルミニウム層(補助配線)
24…メタルマスク
24A…開口部
26,26R,26G,26B…有機EL層
26Ba…ホール注入層
26Bb…ホール輸送層
26Bc…発光層
26Bd…発光層
26Ga…ホール注入層
26Gb…ホール輸送層
26Gc…発光層
26Ra…ホール注入層
26Rb…ホール輸送層
26Rc…発光層
26Rd…電子輸送層
28…カソード電極
30…パッシベーション膜
50〜56…表示パネル
50A,50B…端面
60…タイリング型表示パネル
62…UV硬化樹脂
64…ブラックマトリックス
66…封止用基板
68…境目
70…タイリング型表示装置
122…リブ
123…補助配線
164…ブラックマトリックス
170…タイリング型表示装置
10 TFT substrate 12 TFT
14, 18 interlayer insulating films 16A, 16B wiring 18A connecting hole 20 anode electrode 22 ribs 22A, 22B silicon oxide film 23 aluminum layer (auxiliary wiring)
24 Metal mask 24A Openings 26, 26R, 26G, 26B Organic EL layer 26Ba Hole injection layer 26Bb Hole transport layer 26Bc Light emitting layer 26Bd Light emitting layer 26Ga Hole injection layer 26Gb Hole transport layer 26Gc Light emission Layer 26Ra Hole injection layer 26Rb Hole transport layer 26Rc Light emitting layer 26Rd Electron transport layer 28 Cathode electrode 30 Passivation films 50 to 56 Display panels 50A and 50B End face 60 Tiling display panel 62 UV curing Resin 64 Black matrix 66 Sealing substrate 68 Boundary 70 Tiling display device 122 Rib 123 Auxiliary wiring 164 Black matrix 170 Tiling display device

Claims (3)

複数の表示パネルを接合して大画面のディスプレイを得るタイリング型表示装置であって、
前記複数の表示パネルに共通に設けた封止用基板と、
該封止用基板上に形成したコントラスト向上のためのブラックマトリックスと、
をそれぞれ備えており、
前記表示パネルは、基板上にアノード電極、有機EL層、カソード電極が順次積層されており、
前記基板に薄膜トランジスタが形成され、
前記有機EL層から出力された光が前記カソード電極から取り出され、
前記複数の表示パネルの境目上に前記ブラックマトリックスが位置し、
アクティブマトリクス方式により駆動がなされる
ことを特徴とするタイリング型表示装置。
A tiling display device in which a plurality of display panels are joined to obtain a large-screen display,
A sealing substrate provided in common for the plurality of display panels,
A black matrix for improving contrast formed on the sealing substrate,
, Respectively,
In the display panel, an anode electrode, an organic EL layer, and a cathode electrode are sequentially stacked on a substrate,
A thin film transistor is formed on the substrate,
Light output from the organic EL layer is extracted from the cathode electrode,
The black matrix is located on a boundary between the plurality of display panels,
A tiling display device driven by an active matrix method.
前記薄膜トランジスタのソース又はドレインから、前記薄膜トランジスタを覆っている層間絶縁膜に形成された接続穴を介して配線が接続され、前記配線を覆っている層間絶縁膜に形成された接続穴を介して前記配線に前記アノード電極が接続されていることを特徴とする請求項1に記載のタイリング型表示装置。   A wiring is connected from a source or a drain of the thin film transistor via a connection hole formed in an interlayer insulating film covering the thin film transistor, and the wiring is connected through a connection hole formed in the interlayer insulating film covering the wiring. The tiling display device according to claim 1, wherein the anode electrode is connected to a wiring. 前記有機EL層を囲むようにリブを配置し、前記アノード電極が前記配線に接続される前記接続穴の上に、前記リブの少なくとも一部がかかっていることを特徴とする請求項1に記載のタイリング型表示装置。
The rib is disposed so as to surround the organic EL layer, and at least a part of the rib is placed on the connection hole where the anode electrode is connected to the wiring. Tiling type display device.
JP2004224176A 2004-07-30 2004-07-30 Tiling display device Pending JP2004326130A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004224176A JP2004326130A (en) 2004-07-30 2004-07-30 Tiling display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004224176A JP2004326130A (en) 2004-07-30 2004-07-30 Tiling display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001179148A Division JP2002372928A (en) 2001-06-13 2001-06-13 Tiling type display device and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2004326130A true JP2004326130A (en) 2004-11-18

Family

ID=33509448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004224176A Pending JP2004326130A (en) 2004-07-30 2004-07-30 Tiling display device

Country Status (1)

Country Link
JP (1) JP2004326130A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8198805B2 (en) 2007-03-15 2012-06-12 Sony Corporation Display apparatus and electronic device
WO2015146274A1 (en) * 2014-03-25 2015-10-01 ソニー株式会社 Display panel, display apparatus and method of manufacturing display panel
CN111415960A (en) * 2019-01-04 2020-07-14 三星显示有限公司 Display device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08160406A (en) * 1994-11-29 1996-06-21 Korea Electron Telecommun Preparation of plate display with large area using side facejunction
JPH10335068A (en) * 1997-05-30 1998-12-18 Idemitsu Kosan Co Ltd Light emitting-type display device
JPH1165487A (en) * 1997-08-21 1999-03-05 Seiko Epson Corp Active matrix type display device
JPH11251059A (en) * 1998-02-27 1999-09-17 Sanyo Electric Co Ltd Color display device
JP2000077191A (en) * 1998-08-31 2000-03-14 Sanyo Electric Co Ltd Display device
JP2001092389A (en) * 1999-07-16 2001-04-06 Sony Corp Array type display device
JP2001148291A (en) * 1999-11-19 2001-05-29 Sony Corp Display device and its manufacturing method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08160406A (en) * 1994-11-29 1996-06-21 Korea Electron Telecommun Preparation of plate display with large area using side facejunction
JPH10335068A (en) * 1997-05-30 1998-12-18 Idemitsu Kosan Co Ltd Light emitting-type display device
JPH1165487A (en) * 1997-08-21 1999-03-05 Seiko Epson Corp Active matrix type display device
JPH11251059A (en) * 1998-02-27 1999-09-17 Sanyo Electric Co Ltd Color display device
JP2000077191A (en) * 1998-08-31 2000-03-14 Sanyo Electric Co Ltd Display device
JP2001092389A (en) * 1999-07-16 2001-04-06 Sony Corp Array type display device
JP2001148291A (en) * 1999-11-19 2001-05-29 Sony Corp Display device and its manufacturing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8198805B2 (en) 2007-03-15 2012-06-12 Sony Corporation Display apparatus and electronic device
US8773016B2 (en) 2007-03-15 2014-07-08 Sony Corporation Display apparatus including light emitting elements and a light shielding portion disposed on the light emitting elements and an electronic device including same
WO2015146274A1 (en) * 2014-03-25 2015-10-01 ソニー株式会社 Display panel, display apparatus and method of manufacturing display panel
CN111415960A (en) * 2019-01-04 2020-07-14 三星显示有限公司 Display device

Similar Documents

Publication Publication Date Title
US20030173891A1 (en) Tie-ring type display device, and method of manufacturing the display device
CN101499477B (en) Semiconductor device and manufacture method thereof
US6991506B2 (en) Display apparatus and method for fabricating the same
JP3809758B2 (en) Display device and manufacturing method of display device
JP4690187B2 (en) Organic light emitting display device and method for manufacturing the same
US7642109B2 (en) Electrical connection in OLED devices
US20040135501A1 (en) Organic electroluminescence panel
TWI355079B (en) Light-emitting device and method for manufacturing
JP4497185B2 (en) Manufacturing method of display device
US10580988B2 (en) Display unit and method of manufacturing display unit
JP2006114499A (en) Organic electroluminescent display device and its manufacturing method
JP2006156361A (en) Electroluminescent display device and manufacturing method of the same
JP2005322633A (en) Light-emitting device, electronic apparatus, and television apparatus
CN111886700A (en) Organic EL display device and method for manufacturing the same
JP2009129604A (en) Method for manufacturing display device and organic el device, organic el device and electronic equipment
US20110042678A1 (en) Pad area, organic light emitting diode display device having the same, and method of fabricating the same
JP2015135521A (en) Electro-optical device and electronic apparatus
JP4884452B2 (en) Method for manufacturing organic electroluminescent panel
JP2004326130A (en) Tiling display device
JP4635488B2 (en) ORGANIC LIGHT EMITTING ELEMENT, MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE
CN1193257C (en) Tie ring type display device, and method of manufacturing the display device
JP2009070737A (en) Method for manufacturing display device
JP2002359075A (en) Organic electroluminescence display panel and method of manufacturing
JP2005196225A (en) Light emitting device and method of manufacturing light emitting device
JP2001102165A (en) El display

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101005