JP2004325684A - レジスト基板、そのパターン形成方法およびレジスト原盤 - Google Patents
レジスト基板、そのパターン形成方法およびレジスト原盤 Download PDFInfo
- Publication number
- JP2004325684A JP2004325684A JP2003118978A JP2003118978A JP2004325684A JP 2004325684 A JP2004325684 A JP 2004325684A JP 2003118978 A JP2003118978 A JP 2003118978A JP 2003118978 A JP2003118978 A JP 2003118978A JP 2004325684 A JP2004325684 A JP 2004325684A
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- resist
- positive
- substrate
- beam resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Manufacturing Optical Record Carriers (AREA)
Abstract
【解決手段】基板1上に第1のポジ型電子線レジスト2、第2のポジ型電子線レジスト3が順に積層されているレジスト基板Aにおいて、前記第1のポジ型電子線レジスト2および第2のポジ型電子線レジスト3の現像液が異なり、第1の現像液により露光部分のみが溶解される前記第1のポジ型電子線レジスト2、第2の現像液により露光部分のみが溶解される前記第2のポジ型電子線レジスト3が順に積層されている。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、半導体のLSI等の製造において電子線を用いた露光に関し、特にレジスト基板、そのパターン形成方法およびレジスト原盤に関するものである。
【0002】
【従来の技術】
半導体の製造方法と同様にレジストをマスクとして使用し、基板にドライエッチングで凹凸を形成し、レジストを除去した基板を光ディスクの原盤として使用するスタンパ作製方法が知られている(例えば、特許文献1参照)。
【0003】
【特許文献1】
特許第2531472号公報
【0004】
半導体のLSI等の製造において、微細化のために露光光源の波長がg線、i線、Deep UV(ディープ紫外線)と短波長化が進んでいる。また、光ディスクのスタンパ製造においても、微細化のため露光光源の波長が458nm(CD)、351nm(DVD)、266nm(次世代ディスク)と短波長化が進んでいる。
【0005】
ところが、露光光源の問題やレンズの問題等からレーザの短波長化による微細加工には限界がある。今後、さらなる微細加工を達成するには、電子線(EB)や真空紫外線(EUV)といった露光光源を使う必要がある。
【0006】
図22は従来の電子線を用いた露光における電子線の散乱の様子を示す概略図である。電子線を用いた露光においては、照射した電子線が第1のポジ型電子線レジスト10あるいは基板11で散乱し、電子線が広がるという問題がある。具体的には、電子線のスポットサイズが10nm程度であっても、散乱により10μm程度広がってしまう。
【0007】
それでも、半導体のLSI等の製造においては、このような散乱の問題はある程度無視できる。つまり、電子線のスポットサイズの強度に対し散乱した電子の強度は小さいので、スポットサイズの強度で感度を有する電子線レジストを用いれば、ある程度の解像度が得られるためである。
【0008】
しかしながら、殊、光ディスクのスタンパ製造においては、これだけでは解決できない問題がある。すなわち、電子線のスポットが照射されていない部分は全体的に弱い電子線が散乱により照射されているので、照射されている部分のように現像でレジストがなくなることはないが、僅かながらレジスト表面が現像液で溶けてしまうからである。
【0009】
図23は通常のプロセスで形成されるパターン形状を示す断面図である。第1のポジ型電子線レジスト10表面が現像液で僅かながら溶けるとき、溶け方が均一でないために第1のポジ型電子線レジスト10表面の粗さが悪くなる。半導体のLSI等の製造においては第1のポジ型電子線レジスト10をエッチングのためのマスクとして使用するので、第1のポジ型電子線レジスト10表面の粗さは問題にならない。
【0010】
しかし、光ディスクのスタンパ製造においては、第1のポジ型電子線レジスト10の表面の粗さが最終的な光ディスク信号のノイズ成分を決定するため、粗さは小さい方が望ましい。
【0011】
【発明が解決しようとする課題】
特許文献1に記載された方法においては、このような問題を解決するために、半導体の製造方法と同様にレジストをマスクとして使用し、基板にドライエッチングで凹凸を形成し、レジストを除去した基板を光ディスクの原盤として使用している。
【0012】
しかしながら、上記従来技術には、光ディスクの場合、パターンの凹凸の段差が信号の特性に影響するので、パターンの凹凸は全面で均一である必要がある。光ディスクのような大面積を均一にドライエッチングするためには、均一なプラズマ分布を有するドライエッチング装置が必要である。
【0013】
半導体分野でのメモリやCPUに比して、光ディスクにおいてはコストが重要であるので、前記のようなドライエッチング装置はコストアップとなり好ましくない。
【0014】
そこで、本発明の目的は、電子線レジストのランド部分の面粗さを低減することのできる技術を提供することにある。
【0015】
【課題を解決するための手段】
前記の課題を解決するために、請求項1記載の発明では、基板上に第1のポジ型電子線レジスト、第2のポジ型電子線レジストが順に積層されているレジスト基板において、前記第1のポジ型電子線レジストおよび第2のポジ型電子線レジストの現像液が異なり、第1の現像液により露光部分のみが溶解される前記第1のポジ型電子線レジスト、第2の現像液により露光部分のみが溶解される前記第2のポジ型電子線レジストが順に積層されているレジスト基板を最も主要な特徴とする。
【0016】
請求項2記載の発明では、請求項1記載のレジスト基板上にパターンを形成するパターン形成方法において、前記レジスト基板に電子線を照射して所定の潜像を形成し、前記第2の現像液で前記第2のポジ型電子線レジストを現像し、前記第1の現像液で前記第1のポジ型電子線レジストを現像し、前記レジスト基板全面に電子線あるいは紫外線を照射し、前記第2の現像液で前記第2のポジ型電子線レジストを現像するパターン形成方法を主要な特徴とする。
【0017】
請求項3記載の発明では、前記第2のポジ型電子線レジストの厚さを制御することにより前記第1のポジ型電子線レジストに照射する電子線を制御する請求項2記載のパターン形成方法を主要な特徴とする。
【0018】
請求項4記載の発明では、請求項2および3のパターン形成方法で作製されたレジスト原盤を主要な特徴とする。
【0019】
請求項5記載の発明では、基板上に第1のポジ型電子線レジスト、中間層、第2のポジ型電子線レジストが順に積層されているレジスト基板において、前記第1のポジ型電子線レジストおよび第2のポジ型電子線レジストの現像液が異なり、第1の現像液により露光部分のみが溶解される前記第1のポジ型電子線レジスト、第2の現像液により露光部分のみが溶解される前記第2のポジ型電子線レジストが順に積層されているレジスト基板を最も主要な特徴とする。
【0020】
請求項6記載の発明では、請求項5のレジスト基板上にパターンを形成するパターン形成方法において、前記レジスト基板に電子線を照射して所定の潜像を形成し、前記第2の現像液で前記第2のポジ型電子線レジストを現像し、前記中間層のエッチングを行い、前記第1の現像液で前記第1のポジ型電子線レジストを現像し、前記レジスト基板全面に電子線あるいは紫外線を照射し、前記第2の現像液で前記第2のポジ型電子線レジストを現像するパターン形成方法を主要な特徴とする。
【0021】
請求項7記載の発明では、前記第2のポジ型電子線レジストおよび前記中間層の厚さを制御することにより前記第1のポジ型電子線レジストに照射する電子線を制御する請求項6記載のパターン形成方法を主要な特徴とする。
【0022】
請求項8記載の発明では、請求項6および7のパターン形成方法で作製されたレジスト原盤を主要な特徴とする。
【0023】
請求項9記載の発明では、基板上に第1のポジ型電子線レジスト、中間層、第2のポジ型電子線レジストが順に積層されているレジスト基板において、前記第1のポジ型電子線レジストおよび前記第2のポジ型電子線レジストが同一材料のレジストからなるレジスト基板を最も主要な特徴とする。
【0024】
請求項10記載の発明では、請求項9のレジスト基板上にパターンを形成するパターン形成方法において、前記レジスト基板に電子線を照射して所定の潜像を形成し、前記第2のポジ型電子線レジストを現像し、前記中間層のエッチングを行い、前記レジスト基板全面に電子線あるいは紫外線を照射し、前記第2のポジ型電子線レジストおよび1を現像するパターン形成方法を主要な特徴とする。
【0025】
請求項11記載の発明では、前記第2のポジ型電子線レジストおよび前記中間層の厚さを制御することにより前記第1のポジ型電子線レジストに照射する電子線を制御する請求項10記載のパターン形成方法を主要な特徴とする。
【0026】
請求項12記載の発明では、請求項10および11のパターン形成方法で作製されたレジスト原盤を主要な特徴とする。
【0027】
【発明の実施の形態】
以下、図面により本発明の実施の形態を詳細に説明する。図1は本発明によるレジスト基板の第1の実施の形態を示す断面図である。図2は図1のレジスト基板への電子線照射を説明する断面図である。図3は図1のレジスト基板の第2のポジ型電子線レジストの現像を説明する断面図である。
【0028】
図4は図1のレジスト基板の第1のポジ型電子線レジストの現像を説明する断面図である。図5は図1のレジスト基板への電子線または紫外線の全面照射を説明する断面図である。図6は図1のレジスト基板の第2のポジ型電子線レジストの現像を説明する断面図である。
【0029】
図1ないし図6の実施の形態において、レジスト基板Aは基板1上の第1のポジ型電子線レジスト2の表面を第2のポジ型電子線レジスト3で覆っている。第1のポジ型電子線レジスト2を現像するとき、第2のポジ型電子線レジスト3がマスクしていて、第1のポジ型電子線レジスト2用の第1の現像液がパターンを形成したい部分のみに接触し、第1のポジ型電子線レジスト2のランド部分には接触しない。
【0030】
そのため、第1のポジ型電子線レジスト2のランド部分が電子線の散乱により電子の照射を受けても、第1の現像液が接触しないので現像されず、ランドの面粗れが発生しない。
【0031】
第1のポジ型電子線レジスト2上の第2のポジ型電子線レジスト3を除去するために、この第2のポジ型電子線レジスト3全面に電子線あるいは紫外線を照射して、第2のポジ型電子線レジスト3が現像液に溶解するようにしておく。
【0032】
図7は本発明によるレジスト基板の第2の実施の形態を示す断面図である。図8は図7のレジスト基板への電子線照射を説明する断面図である。図9は図7のレジスト基板の第2のポジ型電子線レジストの現像を説明する断面図である。
【0033】
図10は中間層エッチングを説明する断面図である。図11は図7のレジスト基板の第1のポジ型電子線レジストの現像を説明する断面図である。図12は図7のレジスト基板への電子線または紫外線の全面照射を説明する断面図である。
【0034】
図13は図7のレジスト基板の第2のポジ型電子線レジストの現像を説明する断面図である。図14は中間層エッチングを説明する断面図である。
【0035】
図7ないし図14の実施の形態において、レジスト基板Aは基板1上の第1のポジ型電子線レジスト2の表面を第2のポジ型電子線レジスト3および中間層4で覆っている。
【0036】
第1のポジ型電子線レジスト2を現像するとき、第2のポジ型電子線レジスト3および中間層4がマスクしていて、第1のポジ型電子線レジスト2用の第1の現像液がパターンを形成したい部分のみに接触し、第1のポジ型電子線レジスト2のランド部分には接触しない。
【0037】
また、第1のポジ型電子線レジスト2と第2のポジ型電子線レジスト3の現像液が異なるため、第1のポジ型電子線レジスト2および第2のポジ型電子線レジスト3の全面に電子線あるいは紫外線を照射した後の第2のポジ型電子線レジスト3の現像中、第1のポジ型電子線レジスト2が第2のポジ型電子線レジスト3の第2の現像液で溶解することはない。
【0038】
図15は本発明によるレジスト基板の第3の実施の形態を示す断面図である。図16は図15のレジスト基板への電子線照射を説明する断面図である。図17は図15のレジスト基板の第2のポジ型電子線レジストの現像を説明する断面図である。
【0039】
図18は中間層エッチングを説明する断面図である。図19は図15のレジスト基板への電子線または紫外線の全面照射を説明する断面図である。
【0040】
図20は図15のレジスト基板の第1のポジ型電子線レジストおよび第2のポジ型電子線レジストの現像を説明する断面図である。図21は中間層エッチングを説明する断面図である。
【0041】
図15ないし図21の実施の形態において、第1のポジ型電子線レジスト2および第2のポジ型電子線レジスト3の現像液は同じであるが、中間層4で第1のポジ型電子線レジスト2を覆っているので、第1のポジ型電子線レジスト2が現像されることはない。
【0042】
また、第1のポジ型電子線レジスト2および第2のポジ型電子線レジスト3は波長が200〜300nmの紫外線によっても露光され、現像液で溶解されるようになる。第1のポジ型電子線レジスト2および第2のポジ型電子線レジスト3へ照射される電子線は、第2のポジ型電子線レジスト3で制御することができる。
【0043】
従来の説明した図22の電子線を用いた露光における電子線の散乱の様子を示す概略図から解るように、電子線は前方散乱により入射点から広がってレジスト中を進行する。そのため、第2のポジ型電子線レジスト3の膜厚が厚いときは前方散乱による拡がりが大きくなり、第1のポジ型電子線レジスト2を照射する電子線径が大きくなる。
【0044】
電子線径を小さくして微細なパターンを形成するのが一般的な技術の方向であるので、第2のポジ型電子線レジスト3の膜厚はある程度薄くして電子線の前方散乱による拡がりを小さくする必要がある。しかしながら、何らかの目的で電子線径を大きくする必要がある可能性もある。
【0045】
この場合は、電子線描画装置の調整で電子線径を大きくするのではなく、第2のポジ型電子線レジスト3の膜厚を厚くすることにより電子線径を大きくすることも可能となる。
【0046】
したがって第2のポジ型電子線レジスト3の膜厚の適正値があるのではなく、第2のポジ型電子線レジスト3の厚さを制御することによって第1のポジ型電子線レジスト2に照射する電子線を制御することがメリットである。
【0047】
【実施例】
以下、本発明を実施例及び比較例により更に具体的に説明する。
【0048】
比較例
Si基板にZEP520(日本ゼオン製)を膜厚100nm形成する。このレジスト基板に加速電圧20KV、ビーム径25nmの電子線を照射し、現像を行う。形成されたパターンは、L&S(Line And Space)で200nmのときにランドラフネスが0.8〜0.9nmとなる。
【0049】
実施例1
Si基板にPMGISF8(マイクロリソグラフィ・ケミカル・コーポレイション(Microlithography Chemical Corp.)社製)を所定の膜厚を形成する。PMGISF8はシクロペンタノン溶剤にポリメチルグルタイミドを主成分とする電子線レジストで、現像液はアルカリ現像液たとえばNMD(東京応化製)を使用する。
【0050】
このPMGISF8上にZEP520(日本ゼオン製)を100nm形成する。ZEP520はオルトジクロロベンゼン溶剤にアルファメチルスチレンとアルファクロロアクリル酸の共重合体を主成分とする電子線レジストで、現像液は有機溶剤(酢酸ノルマルアミル)を使用する。
【0051】
このレジスト基板に加速電圧20KV、ビーム径25nmの電子線を照射し、所定の潜像を形成し、第2の現像液で第2のポジ型電子線レジストを現像し、第1の現像液で第1のポジ型電子線レジストを現像し、レジスト基板全面に電子線あるいは紫外線を照射し、第2の現像液で第2のポジ型電子線レジストを現像する手順でパターンを形成する。
【0052】
この手順を模式化したのが図1ないし図6の第1の実施の形態である。このとき形成されたパターンは、L&Sで200nmのときにランドラフネスが0.4〜0.5nmとなる。ZEP520の膜厚を厚くすると電子線の拡がりが大きくなり、形成可能な最小L&Sが大きくなる。
【0053】
ZEP520の膜厚が300nmのときのL&Sは300nm程度になり、ランドラフネスが同様に0.4〜0.5nmとなる。ビーム径を大きくしてL&Sを300nmに形成したときは、ランドラフネスが1.0nmになり、第2のポジ型電子線レジストの厚さを制御することにより第1のポジ型電子線レジストに照射する電子線を制御する方法よりランドラフネスが悪くなる。
【0054】
実施例2
Si基板にZEP520(日本ゼオン製)を所定の膜厚を形成する。この上にSiO2やSiN等の金属酸化膜を5nm程度スパッタリングなどで形成する。この上にPMMA(ポリメチルメタクリレート)を100nm形成する。PMMAはECA(エチルセルソルブアセテート)を溶剤とし、MIBK(メチルイソブチルケトン)とIPA(イソプロピルアルコール)の混合液を現像液とする電子線レジストである。
【0055】
このレジスト基板に加速電圧20KV、ビーム径25nmの電子線を照射し、所定の潜像を形成し、第2の現像液で第2のポジ型電子線レジストを現像し、中間層のエッチングを行い、第1の現像液で第1のポジ型電子線レジストを現像し、レジスト基板全面に電子線あるいは紫外線を照射し、第2の現像液で第2のポジ型電子線レジストを現像する手順でパターンを形成する。
【0056】
この手順を模式化したのが図7ないし図14で説明された第2の実施の形態である。この第2の実施の形態において最後に中間層のエッチング(図14)を示しており、上記手順にはこのプロセスが記載されていないが、とくに最後のエッチングは本発明を左右するものではないので記載していない。
【0057】
他の理由で中間層のエッチングが必要である。このとき形成されたパターンは、L&Sで200nmのときにランドラフネスが0.35〜0.45nmとなる。
【0058】
実施例3
Si基板にZEP7000(日本ゼオン製)を所定の膜厚を形成する。ZEP7000はオルトジクロロベンゼン溶剤にアルファメチルスチレンとアルファクロロアクリル酸の共重合体を主成分とする電子線レジストで、現像液は有機溶剤(酢酸ノルマルアミル)を使用する。
【0059】
この上にSiO2やSiN等の金属酸化膜を5nm程度スパッタリングなどで形成する。この上にZEP520(日本ゼオン製)を100nm形成する。ZEP520とZEP7000は同じ成分の電子線レジストであるが、アルファメチルスチレンとアルファクロロアクリル酸の共重合体の分子量が異なるレジストである。
【0060】
ZEP520が5万、ZEP7000が34万の分子量であり、それぞれ電子線に対する感度が異なる。このレジスト基板に加速電圧20KV、ビーム径25nmの電子線を照射し、所定の潜像を形成し、第2のポジ型電子線レジストを現像する。
【0061】
さらに中間層のエッチングを行い、レジスト基板全面に電子線あるいは紫外線を照射し、第2のポジ型電子線レジストおよび第1のポジ型電子線レジストを現像する手順でパターンを形成する。
【0062】
この手順を模式化したのが図15ないし図21で説明した第3の実施の形態である。図15ないし図21において最後に中間層のエッチング(図21)を示しており、上記手順にはこのプロセスが記載されていないが、とくに最後のエッチングは本発明を左右するものではないので、上記手順に記載していない。
【0063】
他の理由で中間層のエッチングが必要である。このとき形成されたパターンは、L&Sで200nmのときにランドラフネスが0.35〜0.45nmとなる。
【0064】
【発明の効果】
以上説明したように、請求項1によれば、第1のポジ型電子線レジストと第2のポジ型電子線レジストの現像液が異なるレジスト基板を提供することにより、第2のポジ型電子線レジストを選択的に除去することができる。
【0065】
請求項2によれば、第1のポジ型電子線レジストの表面を第2のポジ型電子線レジストで覆っており、第1のポジ型電子線レジストを現像するとき、第2のポジ型電子線レジストがマスクしていて、第1のポジ型電子線レジスト用の第1の現像液がパターンを形成したい部分のみに接触し、第1のポジ型電子線レジストのランド部分には接触しない。
【0066】
したがって、第1のポジ型電子線レジストのランド部分が電子線の散乱により電子の照射を受けても、第1の現像液が接触しないので現像されず、ランドの面粗れが発生しない。
【0067】
請求項3によれば、第2のポジ型電子線レジストの膜厚を制御しているので、第1のポジ型電子線レジストの照射する電子線径を変えることができる。
【0068】
請求項4によれば、ランド部分の面粗れが小さいので、ノイズの小さい光ディスク用スタンパを提供することができる。
【0069】
請求項5によれば、第1のポジ型電子線レジストと第2のポジ型電子線レジストの現像液が異なるレジスト基板を提供することにより、第2のポジ型電子線レジストを選択的に除去することができる。
【0070】
請求項6によれば、第1のポジ型電子線レジストの表面を第2のポジ型電子線レジストおよび中間層で覆っており、第1のポジ型電子線レジストを現像するとき、第2のポジ型電子線レジストおよび中間層がマスクしていて、第1のポジ型電子線レジスト用の第1の現像液がパターンを形成したい部分のみに接触し、第1のポジ型電子線レジストのランド部分には接触しない。
【0071】
したがって、第1のポジ型電子線レジストのランド部分が電子線の散乱により電子の照射を受けても、第1の現像液が接触しないので現像されず、ランドの面粗れが発生しない。
【0072】
請求項7によれば、第2のポジ型電子線レジストの膜厚を制御しているので、第1のポジ型電子線レジストの照射する電子線径を変えることができる。
【0073】
請求項8によれば、ランド部分の面粗れが小さいので、ノイズの小さい光ディスク用スタンパを提供することができる。
【0074】
請求項9によれば、第1のポジ型電子線レジスト上に中間層がマスクとして第1のポジ型電子線レジストのランド部分を保護しているので、第2のポジ型電子線レジストを選択的に除去することができる。
【0075】
請求項10によれば、第1のポジ型電子線レジストの表面を第2のポジ型電子線レジストおよび中間層で覆っており、第1のポジ型電子線レジストを現像するとき、第2のポジ型電子線レジストおよび中間層がマスクしていて、第1のポジ型電子線レジスト用の第1の現像液がパターンを形成したい部分のみに接触し、第1のポジ型電子線レジストのランド部分には接触しない。
【0076】
したがって、第1のポジ型電子線レジストのランド部分が電子線の散乱により電子の照射を受けても、第1の現像液が接触しないので現像されず、ランドの面粗れが発生しない。
【0077】
請求項11によれば、第2のポジ型電子線レジストの膜厚を制御しているので、第1のポジ型電子線レジストの照射する電子線径を変えることができる。
【0078】
請求項12によれば、ランド部分の面粗れが小さいので、ノイズの小さい光ディスク用スタンパを提供することができる。
【図面の簡単な説明】
【図1】本発明によるレジスト基板の第1の実施の形態を示す断面図である。
【図2】図1のレジスト基板への電子線照射を説明する断面図である。
【図3】図1のレジスト基板の第2のポジ型電子線レジストの現像を説明する断面図である。
【図4】図1のレジスト基板の第1のポジ型電子線レジストの現像を説明する断面図である。
【図5】図1のレジスト基板への電子線または紫外線の全面照射を説明する断面図である。
【図6】図1のレジスト基板の第2のポジ型電子線レジストの現像を説明する断面図である。
【図7】本発明によるレジスト基板の第2の実施の形態を示す断面図である。
【図8】図7のレジスト基板への電子線照射を説明する断面図である。
【図9】図7のレジスト基板の第2のポジ型電子線レジストの現像を説明する断面図である。
【図10】中間層エッチングを説明する断面図である。
【図11】図7のレジスト基板の第1のポジ型電子線レジストの現像を説明する断面図である。
【図12】図7のレジスト基板への電子線または紫外線の全面照射を説明する断面図である。
【図13】図7のレジスト基板の第2のポジ型電子線レジストの現像を説明する断面図である。
【図14】中間層エッチングを説明する断面図である。
【図15】本発明によるレジスト基板の第3の実施の形態を示す断面図である。
【図16】図15のレジスト基板への電子線照射を説明する断面図である。
【図17】図15のレジスト基板の第2のポジ型電子線レジストの現像を説明する断面図である。
【図18】中間層エッチングを説明する断面図である。
【図19】図15のレジスト基板への電子線または紫外線の全面照射を説明する断面図である。
【図20】図15のレジスト基板の第1のポジ型電子線レジストおよび第2のポジ型電子線レジストの現像を説明する断面図である。
【図21】中間層エッチングを説明する断面図である。
【図22】従来の電子線を用いた露光における電子線の散乱の様子を示す概略図である。
【図23】通常のプロセスで形成されるパターン形状を示す断面図である。
【符号の説明】
A レジスト基板
1 基板
2 第1のポジ型電子線レジスト
3 第2のポジ型電子線レジスト
4 中間層
Claims (12)
- 基板上に第1のポジ型電子線レジスト、第2のポジ型電子線レジストが順に積層されているレジスト基板において、前記第1のポジ型電子線レジストおよび第2のポジ型電子線レジストの現像液が異なり、第1の現像液により露光部分のみが溶解される前記第1のポジ型電子線レジスト、第2の現像液により露光部分のみが溶解される前記第2のポジ型電子線レジストが順に積層されていることを特徴とするレジスト基板。
- 請求項1記載のレジスト基板上にパターンを形成するパターン形成方法において、前記レジスト基板に電子線を照射して所定の潜像を形成し、前記第2の現像液で前記第2のポジ型電子線レジストを現像し、前記第1の現像液で前記第1のポジ型電子線レジストを現像し、前記レジスト基板全面に電子線あるいは紫外線を照射し、前記第2の現像液で前記第2のポジ型電子線レジストを現像することを特徴とするパターン形成方法。
- 前記第2のポジ型電子線レジストの厚さを制御することにより前記第1のポジ型電子線レジストに照射する電子線を制御することを特徴とする請求項2記載のパターン形成方法。
- 請求項2および3のパターン形成方法で作製されたことを特徴とするレジスト原盤。
- 基板上に第1のポジ型電子線レジスト、中間層、第2のポジ型電子線レジストが順に積層されているレジスト基板において、前記第1のポジ型電子線レジストおよび第2のポジ型電子線レジストの現像液が異なり、第1の現像液により露光部分のみが溶解される前記第1のポジ型電子線レジスト、第2の現像液により露光部分のみが溶解される前記第2のポジ型電子線レジストが順に積層されていることを特徴とするレジスト基板。
- 請求項5のレジスト基板上にパターンを形成するパターン形成方法において、前記レジスト基板に電子線を照射して所定の潜像を形成し、前記第2の現像液で前記第2のポジ型電子線レジストを現像し、前記中間層のエッチングを行い、前記第1の現像液で前記第1のポジ型電子線レジストを現像し、前記レジスト基板全面に電子線あるいは紫外線を照射し、前記第2の現像液で前記第2のポジ型電子線レジストを現像することを特徴とするパターン形成方法。
- 前記第2のポジ型電子線レジストおよび前記中間層の厚さを制御することにより前記第1のポジ型電子線レジストに照射する電子線を制御することを特徴とする請求項6記載のパターン形成方法。
- 請求項6および7のパターン形成方法で作製されたことを特徴とするレジスト原盤。
- 基板上に第1のポジ型電子線レジスト、中間層、第2のポジ型電子線レジストが順に積層されているレジスト基板において、前記第1のポジ型電子線レジストおよび前記第2のポジ型電子線レジストが同一材料のレジストからなることを特徴とするレジスト基板。
- 請求項9のレジスト基板上にパターンを形成するパターン形成方法において、前記レジスト基板に電子線を照射して所定の潜像を形成し、前記第2のポジ型電子線レジストを現像し、前記中間層のエッチングを行い、前記レジスト基板全面に電子線あるいは紫外線を照射し、前記第2のポジ型電子線レジストおよび1を現像することを特徴とするパターン形成方法。
- 前記第2のポジ型電子線レジストおよび前記中間層の厚さを制御することにより前記第1のポジ型電子線レジストに照射する電子線を制御することを特徴とする請求項10記載のパターン形成方法。
- 請求項10および11のパターン形成方法で作製されたことを特徴とするレジスト原盤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003118978A JP2004325684A (ja) | 2003-04-23 | 2003-04-23 | レジスト基板、そのパターン形成方法およびレジスト原盤 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003118978A JP2004325684A (ja) | 2003-04-23 | 2003-04-23 | レジスト基板、そのパターン形成方法およびレジスト原盤 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004325684A true JP2004325684A (ja) | 2004-11-18 |
Family
ID=33498362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003118978A Pending JP2004325684A (ja) | 2003-04-23 | 2003-04-23 | レジスト基板、そのパターン形成方法およびレジスト原盤 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004325684A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017119744A (ja) * | 2015-12-28 | 2017-07-06 | 日本ゼオン株式会社 | 重合体およびポジ型レジスト組成物 |
-
2003
- 2003-04-23 JP JP2003118978A patent/JP2004325684A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017119744A (ja) * | 2015-12-28 | 2017-07-06 | 日本ゼオン株式会社 | 重合体およびポジ型レジスト組成物 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2510069B2 (ja) | レ―ザ・アブレ―ション・マスクの製造方法 | |
JP2004134553A (ja) | レジストパターンの形成方法及び半導体装置の製造方法 | |
JP2000331928A (ja) | リソグラフ方法 | |
EP0348962B1 (en) | Fine pattern forming method | |
US6420101B1 (en) | Method of reducing post-development defects in and around openings formed in photoresist by use of non-patterned exposure | |
JPH05232684A (ja) | 位相シフト・リソグラフィマスクの作製 | |
US7781150B2 (en) | Method of photolithographic exposure | |
US20050006336A1 (en) | Information medium master manufacturing method information medium stamper manufacturing method information medium master manufacturing apparatus and information medium stamper manufacturing apparatus | |
TW526536B (en) | Formation method of pattern | |
JP2005303197A (ja) | 微細構造形成方法 | |
JP2004325684A (ja) | レジスト基板、そのパターン形成方法およびレジスト原盤 | |
KR101080008B1 (ko) | 하드마스크용 원판 및 이를 이용한 하드마스크 제조방법 | |
WO2007116362A1 (en) | Method of manufacturing a semiconductor device | |
JP2002148809A (ja) | レジスト基板の製造方法及びレジスト基板 | |
JPH07325382A (ja) | 位相シフトマスクの製造方法 | |
JP2693805B2 (ja) | レチクル及びこれを用いたパターン形成方法 | |
KR100299004B1 (ko) | 하전 입자빔으로 직접 기록하는 패턴 묘화 방법 | |
JPH02192714A (ja) | レジストパターンの形成方法 | |
JP2003167351A (ja) | レジストパターンの形成方法 | |
JPH03283418A (ja) | レジストパターン形成方法 | |
JP2003131356A (ja) | ホトマスクの製造方法および描画装置 | |
JP2000162782A (ja) | 光ディスク原盤の製造方法 | |
JP2001033978A (ja) | 微細パターン形成方法 | |
JP3964826B2 (ja) | 電子線露光用基板、該基板製造方法、及び電子線露光方法 | |
JP2000276759A (ja) | 光ディスク原盤の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050225 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051226 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080523 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080716 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081125 |