JP2004319999A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2004319999A5 JP2004319999A5 JP2004098016A JP2004098016A JP2004319999A5 JP 2004319999 A5 JP2004319999 A5 JP 2004319999A5 JP 2004098016 A JP2004098016 A JP 2004098016A JP 2004098016 A JP2004098016 A JP 2004098016A JP 2004319999 A5 JP2004319999 A5 JP 2004319999A5
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- logic circuit
- control circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (20)
前記ロジック回路の動作頻度を検出し、その検出結果をしきい値制御回路に出力する検出手段とを有し、
前記薄膜トランジスタは、論理信号が入力される第1のゲート電極と、前記しきい値制御回路からしきい値制御信号が入力される第2のゲート電極とを有することを特徴とする半導体装置。 A logic circuit comprising a thin film transistor on an insulating surface;
Detecting means for detecting the operation frequency of the logic circuit and outputting the detection result to a threshold control circuit;
The thin film transistor includes a first gate electrode to which a logic signal is input and a second gate electrode to which a threshold control signal is input from the threshold control circuit.
前記ロジック回路の動作頻度を検出し、その検出結果をしきい値制御回路に出力する検出手段とを有し、
前記薄膜トランジスタは、論理信号が入力される第1のゲート電極と、前記しきい値制御回路からしきい値制御信号が入力される第2のゲート電極とを有し、
前記しきい値制御信号により、前記薄膜トランジスタのソース電極とドレイン電極の間を流れる電流量が制御されることを特徴とする半導体装置。 A logic circuit comprising a thin film transistor on an insulating surface;
Detecting means for detecting the operation frequency of the logic circuit and outputting the detection result to a threshold control circuit;
The thin film transistor includes a first gate electrode to which a logic signal is input, and a second gate electrode to which a threshold control signal is input from the threshold control circuit,
The semiconductor device, wherein the amount of current flowing between the source electrode and the drain electrode of the thin film transistor is controlled by the threshold control signal.
前記ロジック回路の動作頻度を検出し、その検出結果をしきい値制御回路に出力する検出手段と、
前記検出手段を制御するプログラムを記録した記憶媒体とを有し、
前記薄膜トランジスタは、論理信号が入力される第1のゲート電極と、前記しきい値制御回路からしきい値制御信号が入力される第2のゲート電極とを有することを特徴とする半導体装置。 A logic circuit comprising a thin film transistor on an insulating surface;
Detecting means for detecting the operation frequency of the logic circuit and outputting the detection result to a threshold control circuit ;
And a storage medium storing a program for controlling the detection means,
The thin film transistor includes a first gate electrode to which a logic signal is input and a second gate electrode to which a threshold control signal is input from the threshold control circuit.
前記ロジック回路の動作頻度を検出し、その検出結果をしきい値制御回路に出力する検出手段と、
前記検出手段を制御するプログラムを記録した記憶媒体とを有し、
前記薄膜トランジスタは、論理信号が入力される第1のゲート電極と、前記しきい値制御回路からしきい値制御信号が入力される第2のゲート電極とを有し、
前記しきい値制御信号により、前記薄膜トランジスタのソース電極とドレイン電極の間を流れる電流量が制御されることを特徴とする半導体装置。 A logic circuit comprising a thin film transistor on an insulating surface;
Detecting means for detecting the operation frequency of the logic circuit and outputting the detection result to a threshold control circuit ;
And a storage medium storing a program for controlling the detection means,
The thin film transistor includes a first gate electrode to which a logic signal is input, and a second gate electrode to which a threshold control signal is input from the threshold control circuit,
The semiconductor device, wherein the amount of current flowing between the source electrode and the drain electrode of the thin film transistor is controlled by the threshold control signal.
前記第2のゲート電極上に半導体薄膜が設けられ、前記半導体薄膜上に前記第1のゲート電極が設けられることを特徴とする半導体装置。 In any one of Claims 1 thru | or 4,
A semiconductor device, wherein a semiconductor thin film is provided on the second gate electrode, and the first gate electrode is provided on the semiconductor thin film.
前記第1のロジック回路の動作頻度を検出し、その検出結果を第1のしきい値制御回路に出力し、前記第2のロジック回路の動作頻度を検出し、その検出結果を第2のしきい値制御回路に出力する検出手段とを有し、The operation frequency of the first logic circuit is detected, the detection result is output to the first threshold value control circuit, the operation frequency of the second logic circuit is detected, and the detection result is set to the second value. Detecting means for outputting to a threshold control circuit,
前記第1の薄膜トランジスタは、論理信号が入力される第1のゲート電極と、前記第1のしきい値制御回路から第1のしきい値制御信号が入力される第2のゲート電極とを有し、The first thin film transistor includes a first gate electrode to which a logic signal is input, and a second gate electrode to which a first threshold control signal is input from the first threshold control circuit. And
前記第2の薄膜トランジスタは、論理信号が入力される第3のゲート電極と、前記第2のしきい値制御回路から第2のしきい値制御信号が入力される第4のゲート電極とを有し、The second thin film transistor includes a third gate electrode to which a logic signal is input and a fourth gate electrode to which a second threshold control signal is input from the second threshold control circuit. And
前記第1のしきい値制御回路と前記第2のしきい値制御回路とは、独立に制御されることを特徴とする半導体装置。The semiconductor device according to claim 1, wherein the first threshold value control circuit and the second threshold value control circuit are controlled independently.
前記第1のロジック回路の動作頻度を検出し、その検出結果を第1のしきい値制御回路に出力し、前記第2のロジック回路の動作頻度を検出し、その検出結果を第2のしきい値制御回路に出力する検出手段と、The operation frequency of the first logic circuit is detected, the detection result is output to the first threshold value control circuit, the operation frequency of the second logic circuit is detected, and the detection result is set to the second value. Detection means for outputting to the threshold control circuit;
前記検出手段を制御するプログラムを記録した記憶媒体とを有し、A storage medium storing a program for controlling the detection means,
前記第1の薄膜トランジスタは、論理信号が入力される第1のゲート電極と、前記第1のしきい値制御回路から第1のしきい値制御信号が入力される第2のゲート電極とを有し、The first thin film transistor includes a first gate electrode to which a logic signal is input, and a second gate electrode to which a first threshold control signal is input from the first threshold control circuit. And
前記第2の薄膜トランジスタは、論理信号が入力される第3のゲート電極と、前記第2のしきい値制御回路から第2のしきい値制御信号が入力される第4のゲート電極とを有し、The second thin film transistor includes a third gate electrode to which a logic signal is input and a fourth gate electrode to which a second threshold control signal is input from the second threshold control circuit. And
前記第1のしきい値制御回路と前記第2のしきい値制御回路とは、独立に制御されることを特徴とする半導体装置。The semiconductor device according to claim 1, wherein the first threshold value control circuit and the second threshold value control circuit are controlled independently.
前記基板上の薄膜トランジスタを有するロジック回路と、
前記ロジック回路と電気的に接続され、前記ロジック回路の動作頻度を検出する検出手段と、
前記検出手段と電気的に接続されたしきい値制御回路とを有することを特徴とする半導体装置。 A substrate having an insulating surface;
A logic circuit having thin film transistors on the substrate;
It said logic circuit and is electrically connected to the detecting means for detecting the operation frequency of the logic circuit,
Wherein a and a said detection means and electrically connected to the threshold control circuit.
前記基板上の薄膜トランジスタを有するロジック回路と、
前記ロジック回路と電気的に接続され、前記ロジック回路の動作頻度を検出する検出手段と、
前記検出手段と電気的に接続されたしきい値制御回路とを有し、
前記薄膜トランジスタは複数のゲート電極を有し、
前記しきい値制御回路は前記複数のゲート電極の少なくともひとつに電気的に接続されていることを特徴とする半導体装置。 A substrate having an insulating surface;
A logic circuit having thin film transistors on the substrate;
It said logic circuit and is electrically connected to the detecting means for detecting the operation frequency of the logic circuit,
And a said detection means and electrically connected to the threshold control circuit,
The thin film transistor has a plurality of gate electrodes,
The semiconductor device, wherein the threshold control circuit is electrically connected to at least one of the plurality of gate electrodes.
前記基板上の、第1の薄膜トランジスタを有する第1のロジック回路と、第2の薄膜トランジスタを有する第2のロジック回路と、A first logic circuit having a first thin film transistor and a second logic circuit having a second thin film transistor on the substrate;
前記第1のロジック回路と前記第2のロジック回路に電気的に接続され、前記第1のロジック回路の動作頻度と前記第2のロジック回路の動作頻度を検出する検出手段と、Detecting means electrically connected to the first logic circuit and the second logic circuit and detecting an operation frequency of the first logic circuit and an operation frequency of the second logic circuit;
前記検出手段と電気的に接続された第1のしきい値制御回路と第2のしきい値制御回路とを有し、A first threshold control circuit and a second threshold control circuit electrically connected to the detection means;
前記第1のしきい値制御回路と前記第2のしきい値制御回路とは、独立に制御されることを特徴とする半導体装置。The semiconductor device according to claim 1, wherein the first threshold value control circuit and the second threshold value control circuit are controlled independently.
前記基板上の薄膜トランジスタを有するロジック回路と、
前記ロジック回路と電気的に接続されたアドレスコンパレータと、
前記アドレスコンパレータと電気的に接続されたカウンタと、
前記カウンタと電気的に接続された判別回路と、
前記判別回路と電気的に接続されたしきい値制御回路とを有することを特徴とする半導体装置。 A substrate having an insulating surface;
A logic circuit having thin film transistors on the substrate;
An address comparator electrically connected to the logic circuit ;
A counter electrically connected to the address comparator;
A discrimination circuit electrically connected to the counter;
Wherein a and a said electrically connected to the determination circuit threshold control circuit.
前記基板上の薄膜トランジスタを有するロジック回路と、
前記ロジック回路と電気的に接続されたアドレスコンパレータと、
前記アドレスコンパレータと電気的に接続されたカウンタと、
前記カウンタと電気的に接続された判別回路と、
前記判別回路と電気的に接続されたしきい値制御回路とを有し、
前記薄膜トランジスタは複数のゲート電極を有し、
前記しきい値制御回路は前記複数のゲート電極の少なくともひとつに電気的に接続されていることを特徴とする半導体装置。 A substrate having an insulating surface;
A logic circuit having thin film transistors on the substrate;
An address comparator electrically connected to the logic circuit ;
A counter electrically connected to the address comparator;
A discrimination circuit electrically connected to the counter;
And a said electrically connected to the determination circuit threshold control circuit,
The thin film transistor has a plurality of gate electrodes,
The semiconductor device, wherein the threshold control circuit is electrically connected to at least one of the plurality of gate electrodes .
前記基板上の、第1の薄膜トランジスタを有する第1のロジック回路と、第2の薄膜トランジスタを有する第2のロジック回路と、A first logic circuit having a first thin film transistor and a second logic circuit having a second thin film transistor on the substrate;
前記第1のロジック回路と第2のロジック回路と電気的に接続されたアドレスコンパレータと、An address comparator electrically connected to the first logic circuit and the second logic circuit;
前記アドレスコンパレータと電気的に接続されたカウンタと、A counter electrically connected to the address comparator;
前記カウンタと電気的に接続された判別回路と、A discrimination circuit electrically connected to the counter;
前記判別回路と電気的に接続された第1のしきい値制御回路と第2のしきい値制御回路とを有し、A first threshold control circuit and a second threshold control circuit electrically connected to the determination circuit;
前記第1のしきい値制御回路と前記第2のしきい値制御回路とは、独立に制御されることを特徴とする半導体装置。The semiconductor device according to claim 1, wherein the first threshold value control circuit and the second threshold value control circuit are controlled independently.
前記ロジック回路の動作頻度を検出し、前記薄膜トランジスタの第1のモード又は第2のモードを判別し、その結果をしきい値制御回路に出力する検出手段とを有し、
前記しきい値制御回路は、前記第1のモード又は前記第2のモードに応じたしきい値制御信号を前記ロジック回路に出力することを特徴とする半導体装置の駆動方法。 A logic circuit comprising a thin film transistor on an insulating surface;
Wherein detecting the frequency of operation of the logic circuit, to determine the first mode or the second mode of the thin film transistor, and a detecting means for outputting a result of that the threshold control circuit,
Before SL threshold control circuit, the driving method of a semiconductor device and outputs a threshold control signal corresponding to said first mode or said second mode to said logic circuit.
前記第1のロジック回路の動作頻度を検出し、前記第1の薄膜トランジスタの第1のモード又は第2のモードを判別し、その結果を第1のしきい値制御回路に出力し、前記第2のロジック回路の動作頻度を検出し、前記第2の薄膜トランジスタの第1のモード又は第2のモードを判別し、その結果を第2のしきい値制御回路に出力する検出手段とを有し、The operation frequency of the first logic circuit is detected, the first mode or the second mode of the first thin film transistor is determined, the result is output to the first threshold control circuit, and the second Detecting means for detecting the operation frequency of the logic circuit, determining the first mode or the second mode of the second thin film transistor, and outputting the result to the second threshold control circuit,
前記第1のしきい値制御回路は、前記第1の薄膜トランジスタの前記第1のモード又は前記第2のモードに応じた第1のしきい値制御信号を前記第1のロジック回路に出力し、The first threshold control circuit outputs a first threshold control signal corresponding to the first mode or the second mode of the first thin film transistor to the first logic circuit;
前記第2のしきい値制御回路は、前記第2の薄膜トランジスタの前記第1のモード又は前記第2のモードに応じた第2のしきい値制御信号を前記第2のロジック回路に出力し、The second threshold control circuit outputs a second threshold control signal corresponding to the first mode or the second mode of the second thin film transistor to the second logic circuit;
前記第1のしきい値制御回路と前記第2のしきい値制御回路とは、独立に制御されることを特徴とする半導体装置の駆動方法。The method for driving a semiconductor device, wherein the first threshold value control circuit and the second threshold value control circuit are controlled independently.
前記ロジック回路の動作頻度を検出し、前記薄膜トランジスタの待機モード又は活性モードを判別し、その結果をしきい値制御回路に出力する検出手段とを有し、
前記検出手段が前記待機モードを判別すると、前記しきい値制御回路は、前記薄膜トランジスタのしきい値を高くするしきい値制御信号を、前記ロジック回路に出力することを特徴とする半導体装置の駆動方法。 A logic circuit comprising a thin film transistor on an insulating surface;
Wherein detecting the operation frequency of the logic circuit, to determine the standby mode or active mode of the thin film transistor, and a detecting means for outputting a result of that the threshold control circuit,
When the pre-Symbol detection means determines the standby mode, the threshold control circuit, the threshold control signal to increase the threshold of the thin film transistor, a semiconductor device and outputs to the logic circuit Driving method.
前記第1のロジック回路の動作頻度を検出し、前記第1の薄膜トランジスタの待機モード又は活性モードを判別し、その結果を第1のしきい値制御回路に出力し、前記第2のロジック回路の動作頻度を検出し、前記第2の薄膜トランジスタの待機モード又は活性モードを判別し、その結果を第2のしきい値制御回路に出力する検出手段とを有し、The operation frequency of the first logic circuit is detected, the standby mode or the active mode of the first thin film transistor is determined, the result is output to the first threshold control circuit, and the second logic circuit Detecting means for detecting an operation frequency, determining a standby mode or an active mode of the second thin film transistor, and outputting the result to a second threshold control circuit;
前記検出手段が前記第1の薄膜トランジスタの前記待機モードを判別すると、前記第1のしきい値制御回路は、前記第1の薄膜トランジスタのしきい値を高くする第1のしきい値制御信号を、前記第1のロジック回路に出力し、When the detection means determines the standby mode of the first thin film transistor, the first threshold value control circuit outputs a first threshold value control signal for increasing the threshold value of the first thin film transistor, Output to the first logic circuit;
前記検出手段が前記第2の薄膜トランジスタの前記待機モードを判別すると、前記第2のしきい値制御回路は、前記第2の薄膜トランジスタのしきい値を高くする第2のしきい値制御信号を、前記第2のロジック回路に出力し、When the detection means determines the standby mode of the second thin film transistor, the second threshold control circuit outputs a second threshold control signal for increasing the threshold of the second thin film transistor, Output to the second logic circuit;
前記第1のしきい値制御回路と前記第2のしきい値制御回路とは、独立に制御されることを特徴とする半導体装置の駆動方法。The method for driving a semiconductor device, wherein the first threshold value control circuit and the second threshold value control circuit are controlled independently.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004098016A JP4689181B2 (en) | 2003-04-04 | 2004-03-30 | Semiconductor device, CPU, image processing circuit, and electronic apparatus |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003102101 | 2003-04-04 | ||
JP2003102101 | 2003-04-04 | ||
JP2004098016A JP4689181B2 (en) | 2003-04-04 | 2004-03-30 | Semiconductor device, CPU, image processing circuit, and electronic apparatus |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004319999A JP2004319999A (en) | 2004-11-11 |
JP2004319999A5 true JP2004319999A5 (en) | 2007-05-24 |
JP4689181B2 JP4689181B2 (en) | 2011-05-25 |
Family
ID=33478916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004098016A Expired - Fee Related JP4689181B2 (en) | 2003-04-04 | 2004-03-30 | Semiconductor device, CPU, image processing circuit, and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4689181B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009146243A (en) * | 2007-12-17 | 2009-07-02 | Hitachi Ltd | Power performance optimization compiler using substrate bias control and processor system |
EP2491586B1 (en) | 2009-10-21 | 2019-11-20 | Semiconductor Energy Laboratory Co. Ltd. | Semiconductor device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3184265B2 (en) * | 1991-10-17 | 2001-07-09 | 株式会社日立製作所 | Semiconductor integrated circuit device and control method therefor |
JP3633061B2 (en) * | 1995-10-19 | 2005-03-30 | 三菱電機株式会社 | Semiconductor integrated circuit device |
JPH1041807A (en) * | 1996-04-19 | 1998-02-13 | Texas Instr Inc <Ti> | Optimization of operation characteristics in cmos integrated circuit |
JP3814385B2 (en) * | 1997-10-14 | 2006-08-30 | 株式会社ルネサステクノロジ | Semiconductor integrated circuit device |
JP2001051292A (en) * | 1998-06-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | Semiconductor device and semiconductor display device |
-
2004
- 2004-03-30 JP JP2004098016A patent/JP4689181B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI390825B (en) | Voltage regulator | |
JP2016535338A5 (en) | ||
JP2017192124A5 (en) | ||
JP2012053788A5 (en) | ||
US20180052506A1 (en) | Voltage and frequency scaling apparatus, system on chip and voltage and frequency scaling method | |
JP2013009285A5 (en) | ||
JP2021503683A5 (en) | ||
JP2015149474A5 (en) | ||
JP5953598B2 (en) | Low voltage current reference generator for sense amplifier | |
JP2009008891A5 (en) | ||
JP2019117680A5 (en) | ||
US10050031B2 (en) | Power conventer and semiconductor device | |
JP2014038603A5 (en) | ||
KR101861370B1 (en) | Temperature detection device | |
JP2014003594A5 (en) | Semiconductor device | |
JP2008202997A (en) | Temperature detection circuit | |
JP2016105343A5 (en) | ||
JP2019533271A5 (en) | ||
JP2004319999A5 (en) | ||
JP2018037348A (en) | Input device | |
US7906989B2 (en) | Apparatus for detecting a USB host | |
JP2005031075A (en) | Power source voltage measuring circuit and method therefor | |
US20050235118A1 (en) | Data storage circuit, data write method in the data storage circuit, and data storage device | |
JP6600471B2 (en) | Magnetic sensor device | |
KR102547037B1 (en) | Current latched sense amplifier to detect differences in input voltages |