JP2004319398A

JP2004319398A - Socket for semiconductor device

Info

Publication number: JP2004319398A
Application number: JP2003114918A
Authority: JP
Inventors: Shingo Terachi; 新吾寺地
Original assignee: Yamaichi Electronics Co Ltd
Current assignee: Yamaichi Electronics Co Ltd
Priority date: 2003-04-18
Filing date: 2003-04-18
Publication date: 2004-11-11
Anticipated expiration: 2023-04-18
Also published as: JP4019011B2

Abstract

<P>PROBLEM TO BE SOLVED: To ensure the positioning of the lead of a semiconductor device with respect to the contact part of a contact terminal even if the width of the package and the dimension of the lead of the semiconductor device have minimum values within a tolerance. <P>SOLUTION: Within each slit SLB in positioning wall parts 10Wpa and 10Wpb, positioning parts 20 and 22 are formed so as to mutually connect the adjacent partition walls 10fa. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、所定の配線基板に実装される半導体装置を収容することができる半導体装置用ソケットに関する。
【０００２】
【従来の技術】
半導体装置は、一般に半導体装置用ソケットを介して液晶表示機器等の配線基板上に実装される場合がある。半導体装置として、例えば、ＳＯＰ型のパッケージの半導体素子が位置決めされ収容される収容部を有する半導体装置用ソケットは、所謂、実装用ソケットと呼称されている。その実装用ソケットは、例えば、特許文献１および特許文献２にも示されるように、所定の信号が供給されるとともに半導体装置からの信号を送出する入出力部を有するプリント配線基板上に配されている。実装用ソケットは、図１４にも示されるように、その半導体装置６が収容される収容部を有しプリント配線基板上の所定位置に固定されるソケット本体部２と、ソケット本体部２に対し着脱可能とされ、収容された半導体装置６の各リード端子６Ｒの先端を各コンタクト端子８の接点部に押圧する押圧部を有するカバー部材４とを主な要素として含んで構成されている。
【０００３】
長方形の枠状に形成されるカバー部材４は、その中央部に開口部４ａを有している。また、カバー部材４の両側面の外周部には、それぞれ、後述するソケット本体部２の側部の爪部２Ｎにそれぞれ係合される爪部４Ｎが所定の間隔で複数個形成されている。その爪部４Ｎは、隣接する爪部２Ｎの相互間を通じて爪部２Ｎに対し下方となる位置まで挿入された後、一方向に摺動せしめられることにより、爪部２Ｎに係合される。また、爪部４Ｎは、他方向に摺動せしめられ隣接する爪部２Ｎの相互間を通じて離脱され非係合状態とされる。
【０００４】
カバー部材４の内部には、開口部４ａを通じて外部に連通する凹部４ｂが形成されている。凹部４ｂは、各辺の内面部により囲まれることにより、形成されている。装着されたカバー部材４の各長辺側壁部における下端部は、装着された半導体装置６のリードの先端部に当接している。
【０００５】
一方、ソケット本体部２は、半導体装置６のパッケージ部分を収容する収容部２Ａと、ソケット本体部２の長辺側における収容部２Ａの周囲を形成する一対の側壁部２ＳＷと、半導体装置６の各リード６Ｒに対応してそれぞれ設けられる複数のコンタクト端子８と、を主な要素として含んで構成されている。
【０００６】
各側壁部２ＳＷには、それぞれ、開口部２Ｈが所定の間隔で上述した爪部２Ｎに対応した位置に形成されている。また、各側壁部２ＳＷには、一本のコンタクト端子８がそれぞれ挿入されるスリット２Ｓが複数個所定の間隔で紙面に垂直方向に沿って形成されている。各スリット２Ｓは、コンタクト端子８の固定部８Ｆを収容するコンタクト端子収容部２Ｃに連通している。コンタクト端子８は、プリント配線基板上に半田付け固定される半田付端子部８Ｓと、半導体装置６のリード６Ｒに選択的に接触する接点部８Ｔと、ソケット本体部２の底部に圧入され接点部８Ｔと半田付端子部８Ｓとを湾曲部を介して連結する固定部８Ｆとを含んで構成されている。
【０００７】
各側壁部２ＳＷと収容部２Ａとの間には、半導体装置６のリード６Ｒのコンタクト端子８の接点部８Ｔに対する位置決めする一対の位置決め部２ＰＷが形成されている。なお、図１４は、一方の位置決め部２ＰＷのみを示す。
【０００８】
位置決め部２ＰＷの内面の相互間距離は、半導体装置６の最大幅よりも若干大なる寸法に設定されている。その際、半導体装置６のパッケージの幅の値は、例えば、所定の公差（約±０．２２ｍｍ程度）が規格化されている。また、相対向する半導体装置６の一方のリード６Ｒの先端から他方のリード６Ｒの先端までの相互間距離の公差（約±０．２ｍｍ）も規格化されている。
【０００９】
従って、半導体装置６が収容部２Ａに装着される場合、半導体装置６のパッケージの最端の外面が位置決め部２ＰＷの内面にそれぞれ当接することにより、半導体装置６のリード６Ｒのコンタクト端子８の接点部８Ｔに対する位置決めがなされることとなる。
【００１０】
【特許文献１】
特開平８−１８５９４６号公報
【００１１】
【特許文献２】
特開平８−１７５３２号公報
【００１２】
【発明が解決しようとする課題】
上述のように半導体装置６のリード６Ｒのコンタクト端子８の接点部８Ｔに対する位置決めが位置決め部２ＰＷによりなされる場合、例えば、図１４に二点鎖線で示されるように、半導体装置６のパッケージの幅の値がその公差内において最小値をとり、かつ、リード６Ｒの相互間距離が公差内の最小値となるとき、半導体装置６のパッケージの最端の外周面とそれに対向する位置決め部２ＰＷの内面との間に隙間が形成されるので半導体装置６が移動し得る遊びが収容部２Ａ内に生じることとなる。
【００１３】
従って、一方のリード６Ｒの先端とコンタクト端子８の接点部８Ｔとの接触部分が他方の接触部分に比べて小となる虞がある。その結果、リード６Ｒとコンタクト端子８の接点部８Ｔとの電気的接続が不確実となる虞がある。
【００１４】
以上の問題点を考慮し、本発明は、所定の配線基板に実装される半導体装置を収容することができる半導体装置用ソケットであって、半導体装置のパッケージの幅およびリードの寸法が公差内の最小値をとる場合であっても半導体装置のリードのコンタクト端子の接点部に対する位置決めを確実に行うことができる半導体装置用ソケットを提供することを目的とする。
【００１５】
【課題を解決するための手段】
上述の目的を達成するために、本発明に係る半導体装置用ソケットは、半導体装置を電気的に接続するコンタクト端子群を有し、半導体装置を着脱可能に収容する収容部を備えるソケット本体と、半導体装置の端子群の各端子に対応して収容部の外郭部に形成される複数のスリット部と、各スリット内に外郭部と一体に形成され、半導体装置の各端子のコンタクト端子群の各端子に対する位置決めを行う位置決め部と、を備えて構成される。
【００１６】
また、収容される半導体装置をソケット本体の収容部に保持するカバー部材をさらに備え、カバー部材は、半導体装置の端子のコンタクト端子群の端子に対する位置決めを行う内周部を有するものでもよい。
【００１７】
位置決め部の外周面は、半導体装置の端子部に係合し端子部を位置規制する第１の位置規制面と、半導体装置の外周面における斜面部に当接し斜面部を位置規制する第２の位置規制面とを含んでなるものでもよい。
【００１８】
収容部の外郭部における複数の隣接するスリット相互間を仕切る一つの隔壁部は、半導体装置の外周面に当接し位置規制する複数の位置規制面を有するものでもよい。
【００１９】
複数の位置規制面は、互いに異なる勾配を有するものでもよい。
【００２０】
【発明の実施の形態】
図２は、本発明に係る半導体装置用ソケットの一例におけるソケット本体を示す。
【００２１】
図２において、半導体装置用ソケットは、図８（Ａ）および（Ｂ）に示されるような半導体装置１４を収容する収容部１０Ａを有するソケット本体１０と、収容される半導体装置１４のリードを、後述するコンタクト端子の接点部に対し選択的に押圧または解放するカバー部材１２と、図示が省略される配線基板の導体層に半導体装置１４のリードを電気的に接続する複数のコンタクト端子１６ａｉ（ｉ＝１〜ｎ，ｎは７０）と、を主な要素として含んで構成されている。
【００２２】
半導体装置１４は、例えば、図８（Ａ）および（Ｂ）に示されるように、ＳＯＰ型のパッケージにより形成されており、長手方向側の各側面に７０本のガルウイング形のリード１４ａｉ（ｉ＝１〜ｎ、ｎは７０）を備えている。半導体装置１４の長手方向の長さＬは、最大値のみが所定の値に規格化されている。一方、半導体装置１４のパッケージの外周の幅寸法ＷＢの公差は、例えば、±０．２２５ｍｍに設定されている。また、半導体装置１４のリード１４ａｉの先端相互間距離ＷＬの公差は、例えば、±０．２１５ｍｍに設定されている。さらに、隣接するリード１４ａｉの中心の相互間距離Ｐの公差は、例えば、±０．０５ｍｍに設定される。半導体装置１４のパッケージの各側面は、その平坦面に直交する直線に対し所定の勾配αを有している。勾配αの公差は、例えば、±２°に設定されている。パッケージの厚さＴは、その最大値が規格化されている。
【００２３】
ガルウイング形のリード１４ａｉの接点部の折曲代ＢＬの公差は、例えば、±０．１５５ｍｍに設定されている。また、リード１４ａｉの接点部からリード１４ａｉの基端までの高さＨの公差は、例えば、±０．１５５ｍｍに設定されている。
【００２４】
カバー部材１２は、図５、図６および図７に示されるように、樹脂、例えば、ポリフェニレンサルファイド（ＰＰＳ）で枠状に作られている。カバー部材１２は、中央に開口部１２ａを有している。カバー部材１２の長辺側の両側面部には、それぞれ、Ｌ字状の爪部１２ＮＡおよび１２ＮＢが隆起して形成されている。爪部１２ＮＡは、例えば、４個、所定の均等の間隔で一直線上に設けられている。各爪部１２ＮＡは、カバー部材１２の長手方向に延びる平行部１２ＰＬａと、その平行部の一端から直交するようにカバー部材１２の厚さ方向に伸びる垂直部１２ＵＲａとからなる。図６において、図２における右側列に対応する平行部１２ＰＬａは、選択的にソケット本体部１０の爪部１０ＲＮの下面に接触するように係合せしめられる。なお、図２における左側列に対応する平行部１２ＰＬａは、選択的にソケット本体部１０の各爪部１０ＬＮの下面に接触するように係合せしめられる。
【００２５】
爪部１２ＮＢは、面取部１２Ｃに隣接して爪部１２ＮＡと共通直線上に形成されている。爪部１２ＮＢは、カバー部材１２の長手方向に延びる平行部１２ＰＬｂと、その平行部の一端から直交するようにカバー部材１２の厚さ方向に伸びる垂直部１２ＵＲｂとからなる。図６において、図２における左側列に対応する平行部１２ＰＬｂは、選択的にソケット本体部１０の爪部１０ＬＮの下面に接触するように係合せしめられる。図６において、図２における右側列に対応する平行部１２ＰＬｂは、選択的にソケット本体部１０の爪部１０ＲＮの下面に接触するように係合せしめられる。
【００２６】
カバー部材１２の内部には、開口部１２ａを通じて外部に連通する凹部１２ｂが形成されている。凹部１２ｂの周縁には、後述するコンタクト端子に上述の半導体装置１４のリード１４ａｉの先端を押圧する押圧面１２ＰＳが形成されている。凹部１２ｂを形成する内周面の幅寸法は、例えば、収容された半導体装置１４のリード１４ａｉの接点部の折曲代ＢＬが最小値のとき、リード１４ａｉの接点部の立ち上がり部分がその内周面に当接するように設定されている。
【００２７】
ソケット本体部１０は、例えば、耐熱性ポリアミド樹脂で作られ、上述した半導体装置１４が収容される収容部１０Ａを中央に有している。ソケット本体部１０の長辺側における収容部１０Ａの周囲には、相対向する側壁部１０ＲＷおよび１０ＬＷが形成されている。側壁部１０ＲＷおよび１０ＬＷには、それぞれ、均等の間隔で開口部１０ａが形成されている。側壁部１０ＲＷにおける各開口部１０ａの周縁には、爪部１０ＲＮが形成されている。また、隣接する爪部１０ＲＮの相互間には、カバー部材１２の爪部１２ＮＡおよび１２ＮＢが通過する隙間ＣＬが形成されている。一方、側壁部１０ＬＷにおける各開口部１０ａの周縁には、爪部１０ＬＮが形成されている。また、隣接する爪部１０ＬＮの相互間には、カバー部材１２の爪部１２ＮＡおよび１２ＮＢが通過する隙間ＣＬが形成されている。従って、爪部１０ＲＮおよび爪部１０ＬＮ、隙間ＣＬは、相対向して形成されることとなる。
【００２８】
側壁部１０ＲＷおよび１０ＬＷにおける各開口部１０ａの下方部分には、図１および図３、図４（Ａ）に示されるように、複数のスリットＳＬＡが、コンタクト端子１６ａｉに対応して形成されている。隣接するスリットＳＬＡの間は、隔壁ＰＡにより仕切られている。なお、図４（Ａ）は、一方側から見た断面図を示す。
【００２９】
ソケット本体部１０における側壁部１０ＲＷおよび１０ＬＷよりも中央側には、額縁状の収容壁部１０Ｆが収容部１０Ａの外郭部として形成されている。
【００３０】
収容壁部１０Ｆの４隅には、それぞれ、装着される半導体装置１４のパッケージの各角に係合されるコーナ壁ＣＷが形成されている。収容壁部１０Ｆにおけるコーナ壁ＣＷの相互間であって側壁部１０ＲＷに対向する部分には、位置決め壁部１０Ｗｐａが形成され、一方、収容壁部１０Ｆにおけるコーナ壁ＣＷの相互間であって側壁部１０ＬＷに対向する部分には、位置決め壁部１０Ｗｐｂが形成されている。
【００３１】
位置決め壁部１０Ｗｐａおよび位置決め壁部１０Ｗｐｂは、相対向して互いに平行に形成されている。位置決め壁部１０Ｗｐａおよび位置決め壁部１０Ｗｐｂには、図１および図２に示されるように、それぞれ、所定の間隔で複数のスリットＳＬＢ、および、隣接するスリットＳＬＢを仕切る隔壁部１０ｆａおよび１０ｆｂが形成されている。
【００３２】
収容部１０Ａを形成する隔壁部１０ｆａの内面は、第１の垂直面部Ｓ１と、第１の垂直面部Ｓ１に連なる第２の斜面部Ｓ２とから形成されている。第２の斜面部Ｓ２の裾部分は、第１の垂直面部Ｓ１の最上端の位置に比して内側に設定されている。
【００３３】
また、収容部１０Ａを形成する隔壁部１０ｆｂの内面は、第１の垂直面部Ｓ１’と、第１の垂直面部Ｓ１’に連なる第２の斜面部Ｓ２’とから形成されている。第２の斜面部Ｓ２’の裾部分は、第１の垂直面部Ｓ１’の最上端の位置に比して内側に設定されている。
【００３４】
さらに、隔壁部１０ｆａおよび１０ｆｂにおける第１の垂直面部Ｓ１の最上端と第１の垂直面部Ｓ１’の最上端との相互間距離は、上述の半導体装置１４の幅寸法ＷＢの最大値より若干大に設定されている。また、隔壁部１０ｆａおよび１０ｆｂにおける第２の斜面部Ｓ２の裾部分と第２の斜面部Ｓ２’の裾部分との相互間距離は、上述の半導体装置１４の幅寸法ＷＢの最小値より若干小に設定されている。さらに、第１の垂直面部Ｓ１と第２の斜面部Ｓ２との境界部分と、第１の垂直面部Ｓ１’と第２の斜面部Ｓ２’との境界部分との相互間距離は、半導体装置１４の幅寸法ＷＢの最大値未満であって最小値を超える値に設定されている。
【００３５】
位置決め壁部１０Ｗｐａにおける各スリットＳＬＢ内には、図１に示されるように、位置決め部２０が隣接する隔壁１０ｆａ相互間を連結するように形成されている。
【００３６】
位置決め部２０の外周面は、２つの位置規制面２０Ｓ１、２０Ｓ２、および受面２０Ｓ３から形成されている。その位置規制面２０Ｓ１は、側壁部１０ＲＷに対向し、装着される半導体装置１４のリード１４ａｉを案内する湾曲面とされる。位置規制面２０Ｓ２は、位置規制面２０Ｓ１に連なり収容部１０Ａ側に対向し、上述の第２の斜面部Ｓ２との共通の曲面上に形成されている。収容部１０Ａ内に向けて湾曲した位置規制面２０Ｓ２は、装着された半導体装置１４のパッケージの側面の傾斜面に当接する場合があるものとされる。
【００３７】
位置規制面２０Ｓ１と位置規制面２０Ｓ２とが交差することにより、第１の尖頭部が形成されることとなる。
【００３８】
受け面２０Ｓ３は、圧入されたコンタクト端子１６ａｉの接点部１６Ｃを受けるものとされる。受け面２０Ｓ３と位置規制面２０Ｓ１とが交差することにより、第２の尖頭部が形成されることとなる。
【００３９】
一方、位置決め部２２の外周面は、２つの位置規制面２２Ｓ１、２２Ｓ２、および受面２２Ｓ３から形成されている。その位置規制面２２Ｓ１は、側壁部１０ＬＷに対向し、装着される半導体装置１４のリード１４ａｉを案内する湾曲面とされる。位置規制面２２Ｓ２は、位置規制面２２Ｓ１に連なり収容部１０Ａ側に対向し、上述の第２の斜面部Ｓ２’との共通の曲面上に形成されている。収容部１０Ａ内に向けて湾曲した位置規制面２２Ｓ２は、装着された半導体装置１４のパッケージの側面の傾斜面に当接する場合があるものとされる。位置規制面２２Ｓ１と位置規制面２２Ｓ２とが交差することにより、第１の尖頭部が形成されることとなる。
【００４０】
受け面２２Ｓ３は、圧入されたコンタクト端子１６ａｉの接点部１６Ｃを受けるものとされる。受け面２２Ｓ３と位置規制面２２Ｓ１とが交差することにより、第２の尖頭部が形成されることとなる。
【００４１】
図４（Ｂ）に示されるように、位置決め部２０の第１の尖頭部と位置決め部２２の第１の尖頭部との相互間距離ＷＥは、上述の半導体装置１４の幅寸法の最大値より若干小に設定されている。また、位置決め部２０の第２の尖頭部と位置決め部２２の第２の尖頭部との相互間距離ＷＤは、半導体装置１４の幅寸法の最大値に所定の値を加算した値に設定されている。その加算される値は、リード１４ａｉの先端がその第２の尖頭部に干渉しないような値に設定される。なお、図４（Ｂ）は、一方側の位置決め部２２のみを示す。
【００４２】
各スリットＳＬＡおよびスリットＳＬＢと収容部１０Ａ内とは、図１に示されるように、連通している。また、スリットＳＬＢにおける位置決め部２０および２２の下方位置には、それぞれ、コンタクト端子１６ａｉが配置されている。
【００４３】
各コンタクト端子１６ａｉは、薄板金属材料で作られ、ソケット本体１０の各スリットＳＬＡおよびＳＬＢ内に圧入され固定される固定部と、配線基板の導体層に半田付固定される端子部と、弾性変位可能な湾曲部を介して固定部に連結されリード１４ａｉの先端に電気的に接続される接点部１６Ｃとを含んで構成されている。
【００４４】
ソケット本体１０の底面部には、ソケット本体１０を配線基板に対し位置決めする位置決めピンが２箇所に設けられている。各位置決めピンは、配線基板の所定位置に設けられる孔に係合される。なお、斯かる例に限られることなく、各位置決めピンが、設けられることなく、例えば、ソケット本体１０の外周面が利用されてソケット本体１０の配線基板に対する位置決めがなされてもよい。
【００４５】
斯かる構成において、半導体装置１４をソケット本体１０の収容部１０Ａに装着するにあたっては、先ず、半導体装置１４が収容部１０Ａ内に配される。その際、半導体装置１４の各リード１４ａｉは、位置決め壁部１０Ｗｐａおよび位置決め壁部１０Ｗｐｂの各スリットＳＬＢ内に挿入される。これにより、半導体装置１４の収容部１０Ａに対する長手方向に沿った位置の位置決めが自動的になされる。
【００４６】
また、半導体装置１４のパッケージの幅寸法ＷＢが公差内の最大値である場合、図１０に示されるように、半導体装置１４のパッケージの最端の外周面が位置決め壁部１０Ｗｐａの第１の斜面部Ｓ１、位置決め壁部１０Ｗｐｂの第１の斜面部Ｓ１’に当接することにより、半導体装置１４の収容部１０Ａに対する幅方向に沿った相対位置、および、リード１４ａｉの先端とコンタクト端子１６ａｉの接点部１６Ｃとの位置決めが自動的になされる。なお、図１０は、一方側の位置決め部２２のみを示す。
【００４７】
次に、カバー部材１２が、その爪部１２ＮＡおよび１２ＮＢがソケット本体１０の隙間ＣＬの上方の位置となるように配置される。その際、カバー部材１２の向きは、その面取部１２Ｃがソケット本体１０の面取部１０Ｃ側に向くように設定される。
【００４８】
続いて、カバー部材１２が所定の押し込み量まで押圧されることにより、その爪部１２ＮＡおよび１２ＮＢが隙間ＣＬに挿入される。そして、その状態でカバー部材１２が図２の矢印Ｌの示す方向に二点鎖線で示されるように、摺動されることにより、爪部１２ＮＡおよび１２ＮＢの平行部１２ＰＬａ，１２ＰＬｂが爪部１０ＲＮおよび１０ＬＮに係合される。カバー部材１２の一端部は、ソケット本体１０の一端部から所定量突出することとなる。従って、図１０に示されるように、位置決めされた半導体装置１４が収容部１０Ａ内に保持されることとなる。また、半導体装置１４のリード１４ａｉの先端とコンタクト端子１６ａｉの接点部１６Ｃとの接触量が適正に保たれることとなる。
【００４９】
一方、半導体装置１４を収容部１０Ａから取り外すにあたっては、カバー部材１２が図２の矢印ＵＬの示す方向に一点鎖線で示されるように、摺動された後、カバー部材１２が上述とは逆方向に引き離される。従って、半導体装置１４が収容部１０Ａ内から取り外し可能となる。
【００５０】
上述の場合と異なり、半導体装置１４の幅寸法が公差内の最小値であり、リード１４ａｉの接点部の折曲代ＢＬが許容される最小値をとる場合、図１３に示されるように、半導体装置１４のパッケージの最端の外面と位置決め壁部１０Ｗｐａおよび位置決め壁部１０Ｗｐｂの内面との間に隙間が形成されるので半導体装置１４の収容部１０Ａに対する位置決め精度が悪化することとなる。なお、図１３は、一方側の位置決め部２２のみを示す。
【００５１】
しかし、本発明の一例においては、リード１４ａｉの接点部の立ち上がり部がカバー部材１２の凹部１２ｂを形成する内面により位置決めされることにより、半導体装置１４の収容部１０Ａに対する位置決め精度が良好に保たれることとなる。
【００５２】
また、半導体装置１４の幅寸法ＷＢが公差内の最小値であり、リード１４ａｉの接点部の折曲代ＢＬが公差内の最大値をとる場合、図９に一点鎖線で示されるように、各リード１４ａｉの接点部の立ち上がり部が、それぞれ、位置決め部２０の第２の尖頭部、および、位置決め部２２の第２の尖頭部に係合することにより、半導体装置１４の収容部１０Ａに対する位置決め精度が良好に保たれることとなる。その際、半導体装置１４のリード１４ａｉの先端とコンタクト端子１６ａｉの接点部１６Ｃとの接触量が適正に保たれることとなる。なお、斯かる場合において、リード１４ａｉの接点部の折曲代ＢＬが公差内の中間値のとき、半導体装置１４のパッケージの側面の斜面部が位置決め部２０および２２の位置規制面２０Ｓ２、２２Ｓ２に当接することとなる。なお、図９は、一方側の位置決め部２２のみを示す。
【００５３】
さらに、半導体装置１４のパッケージの幅寸法ＷＢが、公差内の最大値と最小値との中間の値であり、図１２に示されるように、リード１４ａｉの接点部の折曲代ＢＬが公差内の最小値を越える場合においては、半導体装置１４のパッケージの側面の斜面部が位置決め部２０および２２の位置規制面２０Ｓ２、２２Ｓ２に当接することとなる。従って、半導体装置１４の収容部１０Ａに対する位置決め精度が良好に保たれることとなる。その際、半導体装置１４のリード１４ａｉの先端とコンタクト端子１６ａｉの接点部１６Ｃとの接触量が適正に保たれることとなる。
【００５４】
半導体装置１４のパッケージの幅寸法が、許容される最大値と最小値との中間の値であり、図１１に示されるように、リード１４ａｉの接点部の折曲代ＢＬが許容される最大値の場合においては、半導体装置１４のパッケージの側面の斜面部が位置決め部２０および２２の位置規制面２０Ｓ２、２２Ｓ２に当接し、かつ、各リード１４ａｉの接点部の立ち上がり部が、それぞれ、位置決め部２０の第２の尖頭部、および、位置決め部２２の第２の尖頭部に係合することにより、半導体装置１４の収容部１０Ａに対する位置決め精度が良好に保たれることとなる。図１１は、一方側の位置決め部２２のみを示す。その際、半導体装置１４のリード１４ａｉの先端とコンタクト端子１６ａｉの接点部１６Ｃとの接触量が適正に保たれることとなる。
【００５５】
なお、上述の例においては、本発明に係る半導体装置用ソケットの一例がＳＯＰ形の半導体装置を収容する半導体装置用ソケットに対して適用されているが、斯かる例に限られることなく、例えば、ＱＦＰ形の半導体装置を収容する半導体装置用ソケットに対して本発明に係る半導体装置用ソケットの一例が適用されてもよいことは勿論である。
【００５６】
【発明の効果】
以上の説明から明らかなように、本発明に係る半導体装置用ソケットによれば、位置決め部が、各スリット内に外郭部と一体に形成され、半導体装置の各端子のコンタクト端子群の各端子に対する位置決めを行うので半導体装置のパッケージの幅およびリードの寸法が公差内の最小値をとる場合であっても半導体装置のリードのコンタクト端子の接点部に対する位置決めを確実に行うことができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置用ソケットの一例におけるソケット本体の横断面図である。
【図２】図１に示される例におけるソケット本体の平面図である。
【図３】図２に示される例において、ＩＩＩ−ＩＩＩ線に沿って示される断面図である。
【図４】（Ａ）は、図２に示される例における断面図である。（Ｂ）は、（Ａ）における横断面図である。
【図５】本発明に係る半導体装置用ソケットの一例におけるカバー部材を示す平面図である。
【図６】図５に示されるカバー部材の側面図である。
【図７】図５に示されるカバー部材の横断面図である。
【図８】（Ａ）は、本発明に係る半導体装置用ソケットの一例に用いられる半導体装置の外観を示す平面図である。（Ｂ）は、（Ａ）に示される半導体装置の側面図である。
【図９】本発明に係る半導体装置用ソケットの一例において、半導体装置が収容部に収容された状態を示す断面図である。
【図１０】本発明に係る半導体装置用ソケットの一例において、半導体装置が収容部に収容された状態を示す断面図である。
【図１１】本発明に係る半導体装置用ソケットの一例において、半導体装置が収容部に収容された状態を示す断面図である。
【図１２】本発明に係る半導体装置用ソケットの一例において、半導体装置が収容部に収容された状態を示す断面図である。
【図１３】本発明に係る半導体装置用ソケットの一例において、半導体装置が収容部に収容された状態を示す断面図である。
【図１４】従来の半導体装置用ソケットの構成を、半導体装置とともに示す部分断面図である。
【符号の説明】
１０ソケット本体
１０ｆａ、１０ｆｂ隔壁部
１０Ａ収容部
１０Ｗｐａ、１０Ｗｐｂ位置決め壁部
１０Ｆ収容壁部
１２カバー部材
１４半導体装置
１４ａｉリード
１６ａｉコンタクト端子
２０、２２位置決め部
２０Ｓ１、２０Ｓ２、２２Ｓ１、２２Ｓ２位置規制面
ＳＬＢスリット[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device socket that can accommodate a semiconductor device mounted on a predetermined wiring board.
[0002]
[Prior art]
A semiconductor device is generally mounted on a wiring board of a liquid crystal display device or the like via a semiconductor device socket in some cases. As a semiconductor device, for example, a socket for a semiconductor device having an accommodating portion in which a semiconductor element of an SOP type package is positioned and accommodated is called a so-called mounting socket. The mounting socket is provided on a printed circuit board having an input / output unit for supplying a predetermined signal and transmitting a signal from a semiconductor device, as shown in Patent Documents 1 and 2, for example. ing. As shown in FIG. 14, the mounting socket has a housing portion for housing the semiconductor device 6 and is fixed to a predetermined position on the printed wiring board. A cover member 4 which is detachable and has a pressing portion that presses the tip of each lead terminal 6R of the housed semiconductor device 6 against the contact portion of each contact terminal 8 is included as a main element.
[0003]
The cover member 4 formed in a rectangular frame shape has an opening 4a at the center. Further, a plurality of claw portions 4N to be respectively engaged with claw portions 2N on the side portions of the socket main body portion 2 described later are formed at predetermined intervals on the outer peripheral portions on both side surfaces of the cover member 4. The claw portion 4N is inserted into a position below the claw portion 2N through the space between the adjacent claw portions 2N, and then is slid in one direction to be engaged with the claw portion 2N. Further, the claw portion 4N is slid in the other direction, disengaged through the space between the adjacent claw portions 2N, and is disengaged.
[0004]
Inside the cover member 4, a recess 4b communicating with the outside through the opening 4a is formed. The recess 4b is formed by being surrounded by the inner surface of each side. The lower end of each of the long side walls of the mounted cover member 4 is in contact with the tip of the lead of the mounted semiconductor device 6.
[0005]
On the other hand, the socket body 2 includes a housing 2A that houses the package portion of the semiconductor device 6, a pair of side walls 2SW that form the periphery of the housing 2A on the long side of the socket body 2, and A plurality of contact terminals 8 provided respectively corresponding to the respective leads 6R are included as main elements.
[0006]
Openings 2H are formed in the respective side wall portions 2SW at predetermined intervals at positions corresponding to the above-described claw portions 2N. In each side wall 2SW, a plurality of slits 2S into which one contact terminal 8 is inserted are formed at predetermined intervals along a direction perpendicular to the paper surface. Each slit 2S communicates with a contact terminal accommodating portion 2C that accommodates a fixing portion 8F of the contact terminal 8. The contact terminal 8 includes a soldered terminal portion 8S that is soldered and fixed on the printed wiring board, a contact portion 8T that selectively contacts the lead 6R of the semiconductor device 6, and a contact portion that is press-fitted into the bottom of the socket body 2. 8T and a fixing portion 8F for connecting the soldered terminal portion 8S via a curved portion.
[0007]
A pair of positioning parts 2PW for positioning the lead 6R of the semiconductor device 6 with respect to the contact part 8T of the contact terminal 8 is formed between each side wall part 2SW and the housing part 2A. FIG. 14 shows only one positioning portion 2PW.
[0008]
The distance between the inner surfaces of the positioning portions 2PW is set to a dimension slightly larger than the maximum width of the semiconductor device 6. At this time, the value of the width of the package of the semiconductor device 6 is, for example, standardized to a predetermined tolerance (about ± 0.22 mm). Further, the tolerance (about ± 0.2 mm) of the mutual distance from the tip of one lead 6R to the tip of the other lead 6R of the opposing semiconductor device 6 is also standardized.
[0009]
Therefore, when the semiconductor device 6 is mounted in the housing portion 2A, the outermost surface of the package of the semiconductor device 6 comes into contact with the inner surface of the positioning portion 2PW, so that the contact of the contact terminal 8 of the lead 6R of the semiconductor device 6 is achieved. Positioning with respect to the portion 8T is performed.
[0010]
[Patent Document 1]
JP-A-8-185946
[0011]
[Patent Document 2]
JP-A-8-17532
[0012]
[Problems to be solved by the invention]
As described above, when the positioning of the lead 6R of the semiconductor device 6 with respect to the contact portion 8T of the contact terminal 8 is performed by the positioning portion 2PW, for example, as shown by a two-dot chain line in FIG. Is the minimum value within the tolerance and the distance between the leads 6R is the minimum value within the tolerance, the outermost peripheral surface of the package of the semiconductor device 6 and the inner surface of the positioning portion 2PW opposed thereto. Therefore, a play in which the semiconductor device 6 can move occurs in the housing portion 2A.
[0013]
Therefore, the contact portion between the tip of one lead 6R and the contact portion 8T of the contact terminal 8 may be smaller than the other contact portion. As a result, the electrical connection between the lead 6R and the contact portion 8T of the contact terminal 8 may be uncertain.
[0014]
In view of the above problems, the present invention is a semiconductor device socket capable of accommodating a semiconductor device mounted on a predetermined wiring board, wherein the width of the package and the dimensions of the lead of the semiconductor device are within tolerance. It is an object of the present invention to provide a semiconductor device socket capable of reliably positioning a contact terminal of a lead of a semiconductor device with respect to a contact portion even when a minimum value is taken.
[0015]
[Means for Solving the Problems]
In order to achieve the above object, a semiconductor device socket according to the present invention has a contact terminal group for electrically connecting a semiconductor device, and a socket body including a housing portion for detachably housing the semiconductor device, A plurality of slits formed in the outer part of the housing corresponding to each terminal of the terminal group of the semiconductor device, and each of the contact terminal groups of the respective terminals of the semiconductor device formed integrally with the outer part in each slit. And a positioning section for positioning with respect to the terminal.
[0016]
The semiconductor device may further include a cover member that holds the semiconductor device to be housed in the housing portion of the socket body, and the cover member may have an inner peripheral portion that positions the terminals of the semiconductor device with respect to the terminals of the contact terminal group.
[0017]
The outer peripheral surface of the positioning portion engages with the terminal portion of the semiconductor device to regulate the position of the terminal portion, and the second position regulating surface of the semiconductor device contacts the inclined surface portion to regulate the position of the inclined surface portion. It may include a position regulating surface.
[0018]
One partition part that partitions between a plurality of adjacent slits in the outer part of the housing part may have a plurality of position regulating surfaces that contact the outer peripheral surface of the semiconductor device to regulate the position.
[0019]
The plurality of position regulating surfaces may have different gradients from each other.
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 2 shows a socket body in an example of the semiconductor device socket according to the present invention.
[0021]
In FIG. 2, the semiconductor device socket includes a socket body 10 having an accommodating portion 10A for accommodating the semiconductor device 14 as shown in FIGS. 8A and 8B, and a lead of the accommodated semiconductor device 14. A cover member 12 for selectively pressing or releasing a contact portion of a contact terminal to be described later, and a plurality of contact terminals 16ai (i) for electrically connecting leads of the semiconductor device 14 to a conductor layer of a wiring board (not shown). = 1 to n, n is 70) as main elements.
[0022]
The semiconductor device 14 is formed of, for example, an SOP type package as shown in FIGS. 8A and 8B, and has 70 gull-wing-shaped leads 14ai (i = 1 to n, n is 70). Only the maximum value of the length L in the longitudinal direction of the semiconductor device 14 is standardized to a predetermined value. On the other hand, the tolerance of the width dimension WB of the outer periphery of the package of the semiconductor device 14 is set to, for example, ± 0.225 mm. The tolerance of the distance WL between the tips of the leads 14ai of the semiconductor device 14 is set to, for example, ± 0.215 mm. Further, the tolerance of the distance P between the centers of the adjacent leads 14ai is set to, for example, ± 0.05 mm. Each side surface of the package of the semiconductor device 14 has a predetermined gradient α with respect to a straight line orthogonal to the flat surface. The tolerance of the gradient α is set to, for example, ± 2 °. The maximum value of the thickness T of the package is standardized.
[0023]
The tolerance of the bending margin BL of the contact portion of the gull-wing type lead 14ai is set to, for example, ± 0.155 mm. The tolerance of the height H from the contact portion of the lead 14ai to the base end of the lead 14ai is set to, for example, ± 0.155 mm.
[0024]
As shown in FIGS. 5, 6, and 7, the cover member 12 is made of a resin, for example, polyphenylene sulfide (PPS) in a frame shape. The cover member 12 has an opening 12a at the center. L-shaped claw portions 12NA and 12NB are formed to protrude on both side surfaces on the long side of the cover member 12, respectively. For example, four claw portions 12NA are provided on a straight line at predetermined equal intervals. Each claw portion 12NA includes a parallel portion 12PLa extending in the longitudinal direction of the cover member 12, and a vertical portion 12URa extending in the thickness direction of the cover member 12 so as to be orthogonal to one end of the parallel portion. 6, the parallel portions 12PLa corresponding to the right column in FIG. 2 are selectively engaged so as to be in contact with the lower surface of the claw portion 10RN of the socket body 10. Note that the parallel portions 12PLa corresponding to the left column in FIG. 2 are selectively engaged so as to contact the lower surfaces of the claws 10LN of the socket body 10.
[0025]
The claw portion 12NB is formed on a common straight line with the claw portion 12NA adjacent to the chamfered portion 12C. The claw portion 12NB includes a parallel portion 12PLb extending in the longitudinal direction of the cover member 12, and a vertical portion 12URb extending in the thickness direction of the cover member 12 so as to be orthogonal to one end of the parallel portion. 6, the parallel portions 12PLb corresponding to the left column in FIG. 2 are selectively engaged so as to contact the lower surface of the claw portion 10LN of the socket body 10. 6, the parallel portions 12PLb corresponding to the right column in FIG. 2 are selectively engaged so as to contact the lower surface of the claw portion 10RN of the socket body 10.
[0026]
Inside the cover member 12, a concave portion 12b communicating with the outside through the opening 12a is formed. A pressing surface 12PS that presses the tip of the lead 14ai of the semiconductor device 14 to a contact terminal described later is formed on the periphery of the concave portion 12b. The width of the inner peripheral surface forming the concave portion 12b is such that, for example, when the bent portion BL of the contact portion of the lead 14ai of the semiconductor device 14 accommodated therein is the minimum value, the rising portion of the contact portion of the lead 14ai is the inner peripheral portion. It is set to contact the surface.
[0027]
The socket body 10 is made of, for example, a heat-resistant polyamide resin, and has a housing 10A in which the above-described semiconductor device 14 is housed at the center. Opposite side walls 10RW and 10LW are formed around the housing 10A on the long side of the socket body 10. Openings 10a are formed at equal intervals in the side wall portions 10RW and 10LW, respectively. A claw portion 10RN is formed on a peripheral edge of each opening 10a in the side wall portion 10RW. A gap CL is formed between the adjacent claws 10RN so that the claws 12NA and 12NB of the cover member 12 pass through. On the other hand, a claw portion 10LN is formed on the periphery of each opening 10a in the side wall portion 10LW. A gap CL is formed between the adjacent claws 10LN so that the claws 12NA and 12NB of the cover member 12 pass. Therefore, the claw part 10RN, the claw part 10LN, and the gap CL are formed to face each other.
[0028]
As shown in FIG. 1, FIG. 3, and FIG. 4A, a plurality of slits SLA are formed corresponding to the contact terminals 16ai in the lower portions of the side walls 10RW and 10LW below the openings 10a. . The adjacent slits SLA are partitioned by a partition wall PA. FIG. 4A is a cross-sectional view as viewed from one side.
[0029]
At the center side of the side wall portions 10RW and 10LW in the socket main body portion 10, a frame-shaped housing wall portion 10F is formed as an outer portion of the housing portion 10A.
[0030]
Corner walls CW which are respectively engaged with the respective corners of the package of the semiconductor device 14 to be mounted are formed at four corners of the housing wall portion 10F. A positioning wall portion 10Wpa is formed at a portion between the corner walls CW in the housing wall portion 10F and facing the side wall portion 10RW, while a side wall portion between the corner walls CW in the housing wall portion 10F is formed. A positioning wall 10Wpb is formed in a portion facing 10LW.
[0031]
The positioning wall 10Wpa and the positioning wall 10Wpb are formed to face each other and to be parallel to each other. As shown in FIGS. 1 and 2, the positioning wall 10Wpa and the positioning wall 10Wpb are formed with a plurality of slits SLB at predetermined intervals and partition walls 10fa and 10fb, respectively, which partition adjacent slits SLB. ing.
[0032]
The inner surface of the partition wall portion 10fa forming the housing portion 10A is formed of a first vertical surface portion S1 and a second inclined surface portion S2 connected to the first vertical surface portion S1. The skirt portion of the second inclined surface portion S2 is set to be more inward than the position of the uppermost end of the first vertical surface portion S1.
[0033]
Further, the inner surface of the partition wall portion 10fb forming the housing portion 10A is formed of a first vertical surface portion S1 'and a second inclined surface portion S2' connected to the first vertical surface portion S1 '. The skirt portion of the second inclined surface portion S2 'is set inward as compared with the position of the uppermost end of the first vertical surface portion S1'.
[0034]
Further, the distance between the uppermost end of the first vertical surface portion S1 and the uppermost end of the first vertical surface portion S1 'in the partition portions 10fa and 10fb is slightly larger than the maximum value of the width dimension WB of the semiconductor device 14 described above. Is set to The distance between the bottom of the second slope S2 and the bottom of the second slope S2 'in the partition walls 10fa and 10fb is slightly smaller than the minimum value of the width dimension WB of the semiconductor device 14 described above. Is set to Further, the distance between the boundary between the first vertical plane S1 and the second slope S2 and the boundary between the first vertical plane S1 'and the second slope S2' is determined by the semiconductor device 14. Is set to a value that is less than the maximum value and exceeds the minimum value of the width dimension WB.
[0035]
As shown in FIG. 1, in each slit SLB in the positioning wall portion 10Wpa, a positioning portion 20 is formed so as to connect adjacent partition walls 10fa.
[0036]
The outer peripheral surface of the positioning section 20 is formed of two position regulating surfaces 20S1, 20S2 and a receiving surface 20S3. The position regulating surface 20S1 is a curved surface that faces the side wall portion 10RW and guides the leads 14ai of the semiconductor device 14 to be mounted. The position regulating surface 20S2 is continuous with the position regulating surface 20S1, is opposed to the housing portion 10A side, and is formed on a common curved surface with the above-mentioned second slope portion S2. It is assumed that the position regulating surface 20S2 curved toward the inside of the housing portion 10A may come into contact with the inclined surface of the side surface of the package of the mounted semiconductor device 14.
[0037]
When the position regulating surface 20S1 and the position regulating surface 20S2 intersect, a first cusp is formed.
[0038]
The receiving surface 20S3 receives the contact portion 16C of the press-fitted contact terminal 16ai. When the receiving surface 20S3 intersects with the position regulating surface 20S1, a second cusp is formed.
[0039]
On the other hand, the outer peripheral surface of the positioning portion 22 is formed by two position regulating surfaces 22S1, 22S2 and a receiving surface 22S3. The position regulating surface 22S1 is a curved surface that faces the side wall 10LW and guides the leads 14ai of the semiconductor device 14 to be mounted. The position regulating surface 22S2 is continuous with the position regulating surface 22S1 and faces the housing portion 10A side, and is formed on a common curved surface with the above-mentioned second inclined surface portion S2 ′. It is assumed that the position regulating surface 22S2 curved toward the inside of the housing portion 10A may come into contact with the inclined surface on the side surface of the package of the mounted semiconductor device 14. When the position regulating surface 22S1 and the position regulating surface 22S2 intersect, a first cusp is formed.
[0040]
The receiving surface 22S3 receives the contact portion 16C of the press-fitted contact terminal 16ai. When the receiving surface 22S3 and the position regulating surface 22S1 intersect, a second cusp is formed.
[0041]
As shown in FIG. 4B, the mutual distance WE between the first cusp of the positioning unit 20 and the first cusp of the positioning unit 22 is the maximum of the width of the semiconductor device 14 described above. It is set slightly lower than the value. Further, the mutual distance WD between the second cusp of the positioning unit 20 and the second cusp of the positioning unit 22 is set to a value obtained by adding a predetermined value to the maximum width of the semiconductor device 14. Have been. The value to be added is set to a value such that the tip of the lead 14ai does not interfere with the second cusp. FIG. 4B shows only the positioning portion 22 on one side.
[0042]
As shown in FIG. 1, each slit SLA and slit SLB communicates with the inside of the housing portion 10A. Further, contact terminals 16ai are arranged below the positioning portions 20 and 22 in the slit SLB.
[0043]
Each contact terminal 16ai is made of a thin metal material, and is fixedly pressed into each of the slits SLA and SLB of the socket body 10 and fixed, a terminal portion which is fixed to the conductor layer of the wiring board by soldering, And a contact portion 16C which is connected to the fixed portion via a possible curved portion and is electrically connected to the tip of the lead 14ai.
[0044]
Positioning pins for positioning the socket body 10 with respect to the wiring board are provided at two locations on the bottom surface of the socket body 10. Each positioning pin is engaged with a hole provided at a predetermined position on the wiring board. The present invention is not limited to such an example, and the positioning of the socket main body 10 with respect to the wiring board may be performed using the outer peripheral surface of the socket main body 10 without providing the respective positioning pins.
[0045]
In such a configuration, when mounting the semiconductor device 14 in the housing portion 10A of the socket body 10, first, the semiconductor device 14 is disposed in the housing portion 10A. At that time, each lead 14ai of the semiconductor device 14 is inserted into each slit SLB of the positioning wall 10Wpa and the positioning wall 10Wpb. Thereby, the position of the semiconductor device 14 with respect to the accommodation portion 10A along the longitudinal direction is automatically determined.
[0046]
When the width dimension WB of the package of the semiconductor device 14 is the maximum value within the tolerance, as shown in FIG. 10, the outermost peripheral surface of the package of the semiconductor device 14 is the first slope of the positioning wall 10Wpa. The portion S1 abuts on the first slope portion S1 'of the positioning wall portion 10Wpb, thereby providing a relative position along the width direction with respect to the housing portion 10A of the semiconductor device 14, and a contact portion between the tip of the lead 14ai and the contact terminal 16ai. Positioning with 16C is automatically performed. FIG. 10 shows only the positioning portion 22 on one side.
[0047]
Next, the cover member 12 is arranged such that the claw portions 12NA and 12NB are located above the gap CL of the socket body 10. At this time, the direction of the cover member 12 is set so that the chamfered portion 12C faces the chamfered portion 10C of the socket body 10.
[0048]
Subsequently, the claw portions 12NA and 12NB are inserted into the gap CL by pressing the cover member 12 to a predetermined pushing amount. Then, in this state, the cover member 12 is slid in the direction shown by the two-dot chain line in the direction of the arrow L in FIG. 10LN engaged. One end of the cover member 12 projects from the one end of the socket body 10 by a predetermined amount. Therefore, as shown in FIG. 10, the positioned semiconductor device 14 is held in the housing 10A. In addition, the contact amount between the tip of the lead 14ai of the semiconductor device 14 and the contact portion 16C of the contact terminal 16ai is appropriately maintained.
[0049]
On the other hand, when removing the semiconductor device 14 from the housing portion 10A, the cover member 12 is slid in the direction indicated by the dashed line in the direction indicated by the arrow UL in FIG. To be separated. Therefore, the semiconductor device 14 can be removed from the housing 10A.
[0050]
Unlike the case described above, when the width dimension of the semiconductor device 14 is the minimum value within the tolerance and the bending margin BL of the contact portion of the lead 14ai takes the minimum value, as shown in FIG. Since a gap is formed between the outermost surface of the package of the device 14 and the inner surfaces of the positioning wall 10Wpa and the positioning wall 10Wpb, the positioning accuracy of the semiconductor device 14 with respect to the housing portion 10A is deteriorated. FIG. 13 shows only the positioning part 22 on one side.
[0051]
However, in one example of the present invention, the rising portion of the contact portion of the lead 14ai is positioned by the inner surface forming the concave portion 12b of the cover member 12, so that the positioning accuracy of the semiconductor device 14 with respect to the housing portion 10A is kept good. It will be.
[0052]
When the width dimension WB of the semiconductor device 14 is the minimum value within the tolerance and the bending margin BL of the contact portion of the lead 14ai takes the maximum value within the tolerance, as shown by a dashed line in FIG. The rising portions of the contact portions of the leads 14ai engage with the second cusps of the positioning portion 20 and the second cusps of the positioning portion 22, respectively, so that the rising portions of the contact portions of the semiconductor device 14 with respect to the accommodation portion 10A of the semiconductor device 14 can be formed. Good positioning accuracy is maintained. At this time, the contact amount between the tip of the lead 14ai of the semiconductor device 14 and the contact portion 16C of the contact terminal 16ai is appropriately maintained. In such a case, when the bending margin BL of the contact portion of the lead 14ai is an intermediate value within the tolerance, the slopes on the side surfaces of the package of the semiconductor device 14 correspond to the position regulating surfaces 20S2 and 22S2 of the positioning portions 20 and 22. Will be in contact. FIG. 9 shows only the positioning portion 22 on one side.
[0053]
Further, the width dimension WB of the package of the semiconductor device 14 is an intermediate value between the maximum value and the minimum value within the tolerance, and as shown in FIG. 12, the bending margin BL of the contact portion of the lead 14ai is within the tolerance. Is exceeded, the slope of the side surface of the package of the semiconductor device 14 comes into contact with the position regulating surfaces 20S2 and 22S2 of the positioning portions 20 and 22. Therefore, the positioning accuracy of the semiconductor device 14 with respect to the housing portion 10A is kept good. At this time, the contact amount between the tip of the lead 14ai of the semiconductor device 14 and the contact portion 16C of the contact terminal 16ai is appropriately maintained.
[0054]
The width dimension of the package of the semiconductor device 14 is an intermediate value between the allowable maximum value and the minimum value, and as shown in FIG. 11, the allowable margin BL of the contact portion of the lead 14ai is the maximum value. In this case, the slopes on the side surfaces of the package of the semiconductor device 14 abut against the position regulating surfaces 20S2 and 22S2 of the positioning portions 20 and 22, and the rising portions of the contact portions of the leads 14ai are respectively positioned at the positioning portions 20a and 22b. By engaging the second cusp of the semiconductor device 14 and the second cusp of the positioning portion 22, the positioning accuracy of the semiconductor device 14 with respect to the housing portion 10A can be kept good. FIG. 11 shows only the positioning part 22 on one side. At this time, the contact amount between the tip of the lead 14ai of the semiconductor device 14 and the contact portion 16C of the contact terminal 16ai is appropriately maintained.
[0055]
In the above-described example, an example of the semiconductor device socket according to the present invention is applied to the semiconductor device socket that accommodates the SOP type semiconductor device. However, the present invention is not limited to such an example. Of course, an example of the semiconductor device socket according to the present invention may be applied to a semiconductor device socket accommodating a QFP type semiconductor device.
[0056]
【The invention's effect】
As is apparent from the above description, according to the semiconductor device socket of the present invention, the positioning portion is formed integrally with the outer portion in each slit, and each terminal of the semiconductor device corresponds to each terminal of the contact terminal group. Since the positioning is performed, even when the width of the package of the semiconductor device and the dimension of the lead take the minimum value within the tolerance, the positioning of the contact terminal of the contact of the lead of the semiconductor device can be performed reliably.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a socket body in an example of a semiconductor device socket according to the present invention.
FIG. 2 is a plan view of the socket body in the example shown in FIG.
FIG. 3 is a sectional view taken along line III-III in the example shown in FIG. 2;
FIG. 4A is a sectional view of the example shown in FIG. 2; (B) is a transverse sectional view in (A).
FIG. 5 is a plan view showing a cover member in an example of the semiconductor device socket according to the present invention.
FIG. 6 is a side view of the cover member shown in FIG.
FIG. 7 is a cross-sectional view of the cover member shown in FIG.
FIG. 8A is a plan view showing the appearance of a semiconductor device used as an example of a semiconductor device socket according to the present invention. (B) of the semiconductor device shown in (A). Side view It is.
FIG. 9 is a cross-sectional view showing a state in which the semiconductor device is housed in the housing in an example of the semiconductor device socket according to the present invention.
FIG. 10 is a cross-sectional view showing an example of a semiconductor device socket according to the present invention, in which a semiconductor device is housed in a housing portion.
FIG. 11 is a cross-sectional view showing an example of a semiconductor device socket according to the present invention, in which a semiconductor device is housed in a housing portion.
FIG. 12 is a cross-sectional view showing an example of the semiconductor device socket according to the present invention, in which the semiconductor device is housed in the housing portion.
FIG. 13 is a cross-sectional view showing an example of the semiconductor device socket according to the present invention, in which the semiconductor device is housed in the housing section.
FIG. 14 is a partial cross-sectional view showing a configuration of a conventional semiconductor device socket together with a semiconductor device.
[Explanation of symbols]
10 Socket body
10fa, 10fb Partition wall
10A container
10Wpa, 10Wpb Positioning wall
10F accommodation wall
12 Cover member
14 Semiconductor device
14ai lead
16ai contact terminal
20, 22 Positioning unit
20S1, 20S2, 22S1, 22S2 Position regulation surface
SLB slit

Claims

A socket body having a contact terminal group for electrically connecting the semiconductor device, and having a housing portion for detachably housing the semiconductor device;
A plurality of slits formed in the outer portion of the housing portion corresponding to each terminal of the terminal group of the semiconductor device;
And a positioning portion formed integrally with the outer portion in each of the slits and positioning each terminal of the semiconductor device with respect to each terminal of the contact terminal group.

The semiconductor device further includes a cover member for holding the semiconductor device to be housed in the housing portion of the socket main body, and the cover member has an inner peripheral portion for positioning the terminal of the semiconductor device with respect to the terminal of the contact terminal group. 2. The semiconductor device socket according to claim 1, wherein:

The outer peripheral surface of the positioning portion engages with a terminal portion of the semiconductor device and regulates the position of the terminal portion. The first position regulating surface abuts on a slope portion of the outer peripheral surface of the semiconductor device to position the slope portion. 2. The semiconductor device socket according to claim 1, further comprising a second position regulating surface for regulating.

2. The one partition part that partitions between a plurality of adjacent slits in an outer peripheral part of the housing part has a plurality of position regulating surfaces that abut on an outer peripheral surface of the semiconductor device to regulate a position. 3. Semiconductor device socket.

5. The semiconductor device socket according to claim 4, wherein the plurality of position regulating surfaces have different slopes from each other.