JP2004311868A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2004311868A
JP2004311868A JP2003106327A JP2003106327A JP2004311868A JP 2004311868 A JP2004311868 A JP 2004311868A JP 2003106327 A JP2003106327 A JP 2003106327A JP 2003106327 A JP2003106327 A JP 2003106327A JP 2004311868 A JP2004311868 A JP 2004311868A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
amorphous
ferroelectric
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003106327A
Other languages
Japanese (ja)
Other versions
JP4260525B2 (en
Inventor
Kenji Nomura
健二 野村
Katsuyoshi Matsuura
克好 松浦
Kazuaki Takai
一章 高井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003106327A priority Critical patent/JP4260525B2/en
Publication of JP2004311868A publication Critical patent/JP2004311868A/en
Application granted granted Critical
Publication of JP4260525B2 publication Critical patent/JP4260525B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device which has a ferroelectric capacitor having excellent electrical properties, and also a method for manufacturing the semiconductor device having excellent electrical properties, in a high yield. <P>SOLUTION: In the semiconductor device having the ferroelectric capacitor; an amorphous metallic film, a conductive crystalline film, and a lower electrode of the ferroelectric capacitor are laminated in this order on an upper surface of a region which spreads across an amorphous interlayer insulating film and a conductive plug provided in the amorphous interlayer insulating film. After the conductive crystalline film is provided, the amorphous metallic film is preferably crystallized. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、強誘電体メモリ等の強誘電体キャパシタを有する半導体装置およびその製造方法に関する。
【0002】
【従来の技術】
電源を切っても情報を記憶することのできる不揮発性メモリとしては、フラッシュメモリや強誘電体メモリが知られている。フラッシュメモリは、絶縁ゲート型電界効果トランジスタ(IGFET)のゲート絶縁膜中に埋め込んだフローティングゲートを有し、フローティングゲートに記憶情報を表わす電荷を蓄積することによって情報を記憶する。情報の書き込み、消去には絶縁膜を通過するトンネル電流を流す必要があり、比較的高い電圧を必要とする。
【0003】
強誘電体メモリは、強誘電体のヒステリシス特性を利用して情報を記憶する。強誘電体膜を1対の電極間の誘電体として有する強誘電体キャパシタは、電極間の印加電圧に応じて分極を生じ、印加電圧を取り去っても自発分極を有する。印加電圧の極性を反転すれば、自発分極の極性も反転する。強誘電体メモリでは、この自発分極を検出して情報を読み出すことができる。強誘電体メモリは、フラッシュメモリに比べ低電圧で動作し、省電力で高速の書き込みができる特徴を有している。
【0004】
一般的な強誘電体メモリのキャパシタ部分の製造方法を述べると、下部電極がスパッタリング法等により成膜され、続いて、強誘電体膜が成膜される。強誘電体膜としては、ジルコン酸チタン酸鉛(PZT:PbZrTi1−x)、またはPZTにLa等をドープしたPZT系材料(PLZT:Pb1−yLaZrTi1−x)が用いられることが多い。以下では、PZT、PZT系材料、SrBiTa(SBT、Y1)、またはSBTにNb等をドープしたBi層状構造化合物を想定して説明する。強誘電体膜の成膜方法には、スパッタリング法、ゾルゲル法、金属・有機化学気相成長法(MOCVD)等が用いられている。強誘電体膜の結晶化後に上部電極が成膜される。
【0005】
電気特性がよく、製品歩留まりの高い強誘電体メモリを作製するためには、強誘電体膜の配向が均一になるように制御することが重要である。この強誘電体膜の配向は下部電極の配向に大きく影響される。即ち、下部電極の配向が均一になるように制御することにより、強誘電体膜の配向を均一にすることができる。従って、電気特性がよく、製品歩留まりの高い強誘電体メモリを作製するためには、下部電極の配向が均一になるように制御することが重要である。
【0006】
たとえば基板上の層間絶縁膜であるSiO膜上の全面に強誘電体キャパシタを設けるプレーナー型の強誘電体メモリにおいては、強誘電体キャパシタが、図1(A)に模式的に示したように、SiO膜1上に下部電極2、強誘電体膜3、上部電極4をこの順に成膜する構造になっている。SiO膜1はアモルファスであるため、その上の下部電極2の配向も均一になる。従って、さらにその上の強誘電体膜3の配向も均一にすることが容易に可能である。
【0007】
一方、たとえばSiO膜1とSiO膜1内に配される導電性プラグ5とに跨った領域の上部に強誘電体キャパシタを設ける、スタック型の強誘電体メモリにおいては、図1(B)に模式的に示したように、下部電極2はSiO膜1上だけでなく、導電性プラグ5上にも跨って成膜されることになる。ところが、SiO膜1がアモルファスであるのに対し、導電性プラグ5には一般的にW(タングステン)のような結晶性金属が用いられる。そこで、この上に下部電極2を成膜すると、SiO膜1上の部分2aとプラグ上の部分2bとで配向が異なるようになる。このような配向の不均一性は、模式的に3aと3bとで示したように、強誘電体膜の配向も不均一にするため、好ましくない。
【0008】
下部電極の配向を制御する技術としては、配向性のある半導体膜もしくはアモルファス半導体上に設けられた拡散防止用導電膜とその上に設けられた下部電極との組み合わせが知られている(たとえば特許文献1参照。)。しかしながら、このレベルでは、電気特性がよく、均一な性能を有する強誘電体キャパシタをバラツキなく作製するためには、不十分であると思われる。
【0009】
【特許文献1】
国際公開第97/33316号パンフレット(p.5)
【0010】
【発明が解決しようとする課題】
本発明の目的は、上記問題を解決し、均一な配向を持った強誘電体膜を持ち、電気特性に優れ、均一な性能を有する強誘電体キャパシタを有する半導体装置を提供することを目的としている。
【0011】
【課題を解決するための手段】
本発明の一態様によれば、強誘電体キャパシタを有する半導体装置において、アモルファス層間絶縁膜とアモルファス層間絶縁膜内に配される導電性プラグとに跨る領域の上部に、アモルファス金属膜と導電性結晶膜と強誘電体キャパシタの下部電極とをこの順に積層してなる半導体装置が提供される。導電性結晶膜の配置後、アモルファス金属膜を結晶化処理してなることが好ましい。このことにより、キャパシタ性能のバラツキを抑制でき、キャパシタを使用する半導体装置の不良率の低減、歩留まりの向上を実現することができる。
【0012】
本発明の他の一態様によれば、強誘電体キャパシタを有する半導体装置の製造方法において、アモルファス層間絶縁膜とアモルファス層間絶縁膜内に配される導電性プラグとに跨る領域の上部に、アモルファス金属膜と導電性結晶膜と強誘電体キャパシタの下部電極とをこの順に積層し、導電性結晶膜の配置後、アモルファス金属膜を結晶化する処理を含む半導体装置の製造方法が提供される。電気特性に優れた強誘電体キャパシタを有する半導体装置を歩留まり高く作製することが可能となる。
【0013】
導電性プラグが、金属、合金、塩化金属、ケイ化金属、導電性酸化物およびシリコンからなる群から選ばれたすくなくとも一つの材料からなること、アモルファス金属膜が、Cr,Co,Ta,Nb,Al,Ti,Zr,WおよびMoからなる群から選ばれた少なくとも一つの金属を含む合金からなること、アモルファス金属膜の膜厚が、2〜30nmにあること、導電性結晶膜が、Ta,Al,Ti,Cu,Ir,Pt,Re,Ru、それらの金属を含む合金、Al,TiO,IrO,TiNおよびTaNからなる群から選ばれたすくなくとも一つの材料からなること、導電性結晶膜の膜厚が、2〜30nmにあること、下部電極が、IrまたはPtよりなること、強誘電体膜が、ジルコン酸チタン酸鉛膜または、ジルコン酸チタン酸鉛にLa、Ca、Sr、Ir、Ruからなる群の少なくともいずれか一つの元素をドープした膜であること、が好ましい。
【0014】
【発明の実施の形態】
以下に、本発明の実施の形態を図,実施例等を使用して説明する。なお、これらの図,実施例等および説明は本発明を例示するものであり、本発明の範囲を制限するものではない。本発明の趣旨に合致する限り他の実施の形態も本発明の範疇に属し得ることは言うまでもない。
【0015】
本発明に係る、強誘電体キャパシタを有する半導体装置は、アモルファス層間絶縁膜と当該アモルファス層間絶縁膜内に配される導電性プラグとに跨る領域の上部に、アモルファス金属膜と導電性結晶膜と強誘電体キャパシタの下部電極とをこの順に積層してなる。アモルファス金属膜は、アモルファス層間絶縁膜およびアモルファス層間絶縁膜内に配される導電性プラグと接して配置されることが多いが、上部であれば必ずしも接していることが必須条件ではない。アモルファス層間絶縁膜や導電性プラグの上部であれば、その配向が影響を与える場合があり得るからである。アモルファス金属膜と導電性結晶膜とはそれぞれ複数の層からなっていてもよい。
【0016】
アモルファス層間絶縁膜と導電性プラグとに跨る領域上にアモルファス金属膜6と導電性結晶膜7とを形成することにより、アモルファス層間絶縁膜と導電性プラグとが、導電性結晶膜を形成する際に、その配向に影響することを遮断でき、図2に示すように、下部電極2と強誘電体膜3とで均一な配向を実現できる。これにより、均一な配向を持った強誘電体膜を得ることができ、その結果、電気特性に優れた強誘電体キャパシタを有する半導体装置が得られる。この半導体装置は、特に、強誘電体メモリとして有用である。
【0017】
なお、本発明において、アモルファス金属膜とはアモルファス構造をなす金属材料よりなる膜を意味する。また、導電性結晶膜とは、導電性材料の結晶化した状態の膜を意味する。アモルファスであることは、X線回折で散漫な回折パターンを示すことで判断することができる。また、結晶化された材料であることは、X線回折で規則的な回折パターンを示すことで判断することができる。どの程度散漫な回折パターンを示すものをアモルファスとするか、どの程度規則的な回折パターンを示すものを結晶化された材料とするかは、結晶化された材料で必要とする配向のレベルにより、適宜選択することができる。この配向のレベルは、導電性結晶膜の(111)配向性を示すロッキングカーブの半値幅から判断することができる。十分均一な配向を持った強誘電体膜を持ち、電気特性に優れた強誘電体キャパシタを有する半導体装置であるためには、この導電性結晶膜のロッキングカーブの半値幅が4.2°以下であることが好ましい。
【0018】
本発明に係る、強誘電体キャパシタを有する半導体装置は、上記構成においても、均一な配向を持った強誘電体膜を持ち、電気特性に優れた強誘電体キャパシタを有する半導体装置となるが、導電性結晶膜の配置後、当該アモルファス金属膜の電気抵抗を低下させるため結晶化処理することがさらに好ましい。
【0019】
本発明に係る導電性プラグとしては、特に制限はなく、公知の材料を使用することができる。金属、合金、塩化金属、ケイ化金属、導電性酸化物およびシリコンからなる群から選ばれたすくなくとも一つの材料を使用することが好ましい。タングステン(W)やポリシリコンを例示することができる。本発明は、導電性プラグがアモルファス層間絶縁膜と異なり結晶状態を示す場合に効果が大きい。この点、Wは、極めて迅速に冷却する等の特殊な条件でない限り、結晶状態を避けることが困難である。導電性プラグにWを使用する場合が、本発明の適用対象として特に好ましい。
【0020】
本発明に係るアモルファス金属膜としては、特に制限はなく、公知の材料を使用することができるが、アモルファス状態を凍結するために高度の急冷を要する材料は好ましくない場合が多い。この意味で、合金であれば、結晶化速度を制御しやすく、好ましい。具体的には、アモルファス金属膜が、Cr,Co,Ta,Nb,Al,Ti,Zr,WおよびMoからなる群から選ばれた少なくとも一つの金属を含む合金からなることが好ましい。たとえば、CrTaや、CrTaに他の元素を含有させたCrTa系合金、CrSi、CrSiに他の元素を含有させたCrSi系合金、CoZrやCoZrに他の元素を含有させたCoZr系合金を挙げることができる。他の元素としては、Co、Nb、Si、Al、Ti、Zr、W、Moを例示できる。より具体的には、CoCrZr系合金、CoTaZr系合金、CoSiZr系合金等である。合金中の各金属の割合はアモルファス状態を実現でき、本発明の趣旨に反しない限り、任意に定めることができる
アモルファス金属膜の膜厚は2〜30nmにあることが好ましい。薄すぎるとその下にある層の配向の影響を十分に遮断しがたくなる。厚すぎるとコスト増を招く。
【0021】
本発明に係る導電性結晶膜としては、特に制限はなく、公知の材料を使用することができる。導電性結晶膜が、Ta,Al,Ti,Cu,Ir,Pt,Re,Ru、それらの金属を含む合金、Al,TiO,IrO,TiNおよびTaNからなる群から選ばれたすくなくとも一つの材料からなることが好ましい。均一で安定した配向構造が得られやすいからである。具体的には、Pt、Ir、Ru、Reなどの金属、このような金属を少なくとも含む合金(たとえば、Pt−Ir)、Ir、RuまたはReなどの酸化物、または、このような金属を少なくとも含む金属酸化物、例えばSrRuOを挙げることができる。導電性結晶膜の導電性の程度には特に制限はなく、実情に応じて定めることができる。
【0022】
導電性結晶膜の膜厚は2〜30nmにあることが好ましい。薄すぎると、均一な配向が得られにくくなる。厚すぎるとコスト増を招く。
【0023】
本発明に係る下部電極としては、特に制限はなく、公知の材料を使用することができる。IrまたはPtを例示できる。
【0024】
また、本発明に係る強誘電体膜としては、特に制限はなく、公知の強誘電材料を使用することができるが、ジルコン酸チタン酸鉛(PZT)膜または、PZTにLa、Ca、Sr、Ir、Ruからなる群の少なくともいずれか一つの元素をドープした材料(たとえばPLZT(Pb1−yLaZrTi1−x))や、SrBiTa(SBT、Y1)、またはSBTにNb等をドープしたBi層状構造化合物を例示することができる。
【0025】
本発明に係る強誘電体キャパシタを有する半導体装置の製造方法には、アモルファス層間絶縁膜と当該アモルファス層間絶縁膜内に配される導電性プラグとに跨る領域の上部に、アモルファス金属膜と導電性結晶膜と強誘電体キャパシタの下部電極とをこの順に積層する処理が含まれる。更に、導電性結晶膜の配置後、アモルファス金属膜を結晶化する処理を含めてもよい。このような膜形成を経由すると、均一な配向を有する導電性結晶膜を形成でき、従って、その上に形成される下部電極やさらにその上の強誘電体膜の配向も均一にすることが容易に可能になる。このため、電気特性に優れた強誘電体キャパシタを有する半導体装置を歩留まり高く作製することが可能となる。
【0026】
アモルファス金属膜を結晶化する処理には特に制限はなく、公知の熱処理等を採用することができる。その処理時期や条件も、必要とする結晶化のレベルに応じて任意に定めることができる。時期について一般的に言えば、導電性結晶膜の成膜後であればいつでもよい。なお、導電性結晶膜は、その成膜時にすでに結晶化していることが好ましいが、必須条件ではなく、アモルファス金属膜の結晶化に先立って結晶化できるものであればよい。
【0027】
この製造方法における導電性プラグ、アモルファス金属膜、導電性結晶膜、下部電極、強誘電体膜の材質や膜厚等については半導体装置に係る本発明に関する態様と同様の態様が好ましい。なお、導電性プラグ、アモルファス金属膜、導電性結晶膜、下部電極、強誘電体膜の形成方法には特に制限はなく、公知の方法を採用することができる。たとえば、スパッタリング法、物理的気相法(PVD)、化学的気相法(CVD)、ゾルゲル法等の中から適用できる方法を適宜選択することができる。
【0028】
【実施例】
次に本発明の実施例を詳述する。
【0029】
[実施例1]
本発明に係る半導体装置の製造工程を、図3〜8のシリコン半導体装置の断面図を使用して説明する。図3に示すように、まずシリコン基板10上にMOSトランジスタ20を作製した。その後、SiO膜内に配されるプラグコンタクトホール31を開口した。このコンタクトホールに、TiN(50nm厚)/Tiよりなる30nm膜厚の密着層32をスパッタリング法により成膜した後、Wをスパッタリング法により堆積し、ついで、ケミカルメカニカルポリシング(CMP)処理し、Wプラグ30を形成した。この場合、SiO膜がアモルファス層間絶縁膜に、Wプラグがアモルファス層間絶縁膜内に配される導電性プラグに該当する。
【0030】
ついで、図4に示すように、アモルファス金属膜40、導電性結晶膜(以下、導電性結晶膜を配向制御層ともいう)50、下部電極60、強誘電体膜70、上部電極80の順で堆積して、強誘電体キャパシタを形成した。
【0031】
アモルファス金属膜40として、アモルファスCo94Zr層をスパッタリング法により20nm膜厚で成膜した。
【0032】
ここで、Co94Zrをアモルファス状態で成膜することが重要である。このため、Arガス圧0.2Pa、DCパワー0.3kW、温度200℃の条件を採用し、CVDによりCo94Zr層を作製した。
【0033】
次に、配向制御層であるTi膜50を、スパッタリング法により10nm膜厚で成膜した。Ti膜の配向をX線回折(XRD)測定した結果、SiO膜上と同じ(001)配向をしていた。これに対し、Wプラグ上に直接Ti膜を成膜すると、その配向は様々な配向成分を持っていた。
【0034】
ついで、このサンプルを、ファーネスで、N雰囲気中、400℃、1時間の条件でアニールして、Co94Zr膜40の結晶化を行った。この状態でTi膜の配向をXRD測定で再確認したが、アニール前後でTi膜の配向に違いは見られなかった。Ti膜の(001)配向性を示すロッキングカーブの半値幅は4.2°であった。
【0035】
これに対し、Co94Zr膜を結晶化した後にTi膜を成膜した場合には、SiO膜上とWプラグ上とでCo94Zr膜の配向が異なるために、その上のTi膜の配向も異なり、均一な配向の膜を得ることができなかった。
【0036】
さらに、下部電極60としてIr膜をスパッタリング法により、Arガス圧0.11Pa、DCパワー0.5kW、温度500℃の条件下、スパッタリング法により、200nm膜厚で成膜した。
【0037】
その後、PZT強誘電体膜70を、Arガス圧0.7Pa、RFパワー1.0kW、室温の条件下、スパッタリング法により、200nm膜厚で成膜した。
【0038】
さらに、形成されたPZT強誘電体膜70を、酸素ガス流量50mL/分、アルゴンガス流量1.95L/分で導入されたArとOとの混合雰囲気中、600℃、90秒、昇温速度125℃/秒の条件で急速熱処理した。
【0039】
この段階で、再度、XRD測定を実施し、Ir下部電極60やPZT強誘電体膜70の配向を確認したところ、(111)以外の配向は確認されておらず、高い(111)配向性を示した。Ir下部電極60の(111)配向性を示すロッキングカーブの半値幅は2.0°であり、PZT強誘電体膜70の(111)配向性を示すロッキングカーブの半値幅は3.0°であった。
【0040】
これに対し、アモルファス金属膜を使用せず、Wプラグ上に直接Ti膜を成膜したものでは、Ir下部電極やPZT強誘電体膜から、(111)以外の多くの配向が観測された。
【0041】
PZT強誘電体膜70を上記のように急速熱処理した後、強誘電体キャパシタの上部電極80となる厚さが20nmのIrO膜を、Arガス圧0.8Pa、Oガス流量が標準状態で100cm/分、DCパワー1.0kW、室温の条件下、スパッタリング法により形成した。
【0042】
ここで、上部電極80としてPt膜ではなく導電性酸化物であるIrO膜を用いたのは、水素劣化耐性を向上させるためである。Pt膜の場合、水素分子に対して触媒作用があるため、水素ラジカルを発生し、PZT強誘電体膜70を還元させて劣化させやすい。これに対して、IrO電極は触媒作用を持たないため、水素ラジカルを発生しにくく、PZT膜の水素劣化耐性が格段に向上する。
【0043】
その後、上部電極を成膜する際のスパッタリング等による強誘電体膜へのダメージ(結晶の破壊)を回復するために、回復アニールを施した。この例では、ファーネスで650℃、O雰囲気、60分の条件を採用した。
【0044】
次に、図5に示すように、パターニング、エッチング技術を用いて、スタック構造の強誘電体キャパシタを形成した。この例では、プラズマTEOS(tetraethoxysilane)/TiNをハードマスクとして、上部電極80、強誘電体膜70、下部電極60、配向制御層50、アモルファス金属膜40を一括してエッチングした。
【0045】
ついで、図6に示すように、保護膜90を10nm膜厚で成膜した後、650℃、Oの条件でファーネスアニールを60分間行った。この保護膜90は、強誘電体からの鉛抜けや水素侵入等のプロセスダメージから強誘電体キャパシタを守るものである。この例では、スパッタリング法によりアルミナを50nm膜厚で成膜した。
【0046】
ついで、図7に示すように、層間絶縁膜100を成膜した後、CMPにより平坦化をおこなった。この例では、層間絶縁膜はHDP(High Density Plasma)装置を用いた酸化膜であり、CMP後の残し膜厚は、強誘電体キャパシタの上部電極80上300nmとした。
【0047】
ついで、図8に示すように、パターニング、エッチング技術を用いてWプラグ30と接続するコンタクトホールを形成した。その後さらに、密着層、Wプラグを成膜し、CMPを行い、Wプラグ110を形成した。
【0048】
この例では、密着層TiN(50nm厚)を用い、CMP後は350℃Nプラズマ120秒を施した。このWプラグ110とWプラグ30との二つでビアツービア(via−to−via)コンタクトが実現でき、後に形成するメタル配線からの基板へのコンタクトが達成される。
【0049】
その後必要な配線等を施し、強誘電体キャパシタを有する半導体装置を製造した。この半導体装置の強誘電体キャパシタは、性能が均一でバラツキが少なく、半導体装置の不良率の低減、歩留まりの向上を実現することができる。
【0050】
なお、上記に開示した内容から、下記の付記に示した発明が導き出せる。
【0051】
(付記1) 強誘電体キャパシタを有する半導体装置において、
アモルファス層間絶縁膜と当該アモルファス層間絶縁膜内に配される導電性プラグとに跨る領域の上部に、アモルファス金属膜と導電性結晶膜と強誘電体キャパシタの下部電極とをこの順に積層してなる
半導体装置。
【0052】
(付記2) 強誘電体キャパシタを有する半導体装置において、
アモルファス層間絶縁膜と当該アモルファス層間絶縁膜内に配される導電性プラグとに跨る領域の上部に、アモルファス金属膜と導電性結晶膜と強誘電体キャパシタの下部電極とをこの順に積層してなり、
当該導電性結晶膜の配置後、当該アモルファス金属膜を結晶化処理してなる
半導体装置。
【0053】
(付記3) 前記導電性プラグが、金属、合金、塩化金属、ケイ化金属、導電性酸化物およびシリコンからなる群から選ばれたすくなくとも一つの材料からなる、付記1または2に記載の半導体装置。
【0054】
(付記4) 前記アモルファス金属膜が、Cr,Co,Ta,Nb,Al,Ti,Zr,WおよびMoからなる群から選ばれた少なくとも一つの金属を含む合金からなる、付記1〜3のいずれかに記載の半導体装置。
【0055】
(付記5) 前記アモルファス金属膜の膜厚が2〜30nmにある、付記1〜4のいずれかに記載の半導体装置。
【0056】
(付記6) 前記導電性結晶膜が、Ta,Al,Ti,Cu,Ir,Pt,Re,Ru、それらの金属を含む合金、Al,TiO,IrO,TiNおよびTaNからなる群から選ばれたすくなくとも一つの材料からなる、付記1〜5のいずれかに記載の半導体装置。
【0057】
(付記7) 前記導電性結晶膜の膜厚が2〜30nmにある、付記1〜6のいずれかに記載の半導体装置。
【0058】
(付記8) 前記下部電極が、IrまたはPtよりなる、付記1〜7のいずれかに記載の半導体装置。
【0059】
(付記9) 前記強誘電体膜が、ジルコン酸チタン酸鉛膜または、ジルコン酸チタン酸鉛にLa、Ca、Sr、Ir、Ruからなる群の少なくともいずれか一つの元素をドープした膜である、付記1〜8のいずれかに記載の半導体装置。
【0060】
(付記10) 強誘電体キャパシタを有する半導体装置の製造方法において、
アモルファス層間絶縁膜と当該アモルファス層間絶縁膜内に配される導電性プラグとに跨る領域の上部に、アモルファス金属膜と導電性結晶膜と強誘電体キャパシタの下部電極とをこの順に積層し、
当該導電性結晶膜の配置後、当該アモルファス金属膜を結晶化する処理を含む、
半導体装置の製造方法。
【0061】
(付記11) 前記導電性プラグを、金属、合金、塩化金属、ケイ化金属、導電性酸化物およびシリコンからなる群から選ばれた少なくとも一つの材料から作製する処理を含む、付記10に記載の半導体装置の製造方法。
【0062】
(付記12) 前記アモルファス金属膜を、Cr,Co,Ta,Nb,Al,Ti,Zr,WおよびMoからなる群から選ばれた少なくとも一つの金属を含む合金から作製する処理を含む、付記10または11に記載の半導体装置の製造方法。
【0063】
(付記13) 前記アモルファス金属膜を、膜厚が2〜30nmになるように成膜する処理を含む、付記10〜12のいずれかに記載の半導体装置の製造方法。
【0064】
(付記14) 前記導電性結晶膜を、Ta,Al,Ti,Cu,Ir,Pt,Re,Ru、それらの金属を含む合金、Al,TiO,IrO,TiNおよびTaNからなる群から選ばれたいずれか一つの材料から作製する処理を含む、付記10〜13のいずれかに記載の半導体装置の製造方法。
【0065】
(付記15) 前記導電性結晶膜を、膜厚が2〜30nmになるように成膜する処理を含む、付記10〜14のいずれかに記載の半導体装置の製造方法。
【0066】
(付記16) 前記下部電極を、IrまたはPtで構成する処理を含む、付記10〜15のいずれかに記載の半導体装置の製造方法。
【0067】
(付記17) 前記強誘電体膜を、ジルコン酸チタン酸鉛(PZT)膜または、PZTにLa、Ca、Sr、Ir、Ruからなる群の少なくともいずれか一つの元素をドープした膜として成膜する処理を含む、付記10〜16のいずれかに記載の半導体装置の製造方法。
【0068】
【発明の効果】
本発明の特徴によれば、電気特性に優れ、均一な性能を有する強誘電体キャパシタを有する半導体装置を作製することが可能となる。また、電気特性に優れた強誘電体キャパシタを有する半導体装置を歩留まり高く作製することが可能となる。
【図面の簡単な説明】
【図1】プレーナー型の強誘電体メモリとスタック型の強誘電体メモリの模式的断面図である。
【図2】本発明に係る半導体装置の模式的断面図である。
【図3】本発明の実施例による強誘電体キャパシタを有する半導体装置の製造工程を示す模式的断面図である。
【図4】本発明の実施例による強誘電体キャパシタを有する半導体装置の製造工程を示す他の模式的断面図である。
【図5】本発明の実施例による強誘電体キャパシタを有する半導体装置の製造工程を示す他の模式的断面図である。
【図6】本発明の実施例による強誘電体キャパシタを有する半導体装置の製造工程を示す他の模式的断面図である。
【図7】本発明の実施例による強誘電体キャパシタを有する半導体装置の製造工程を示す他の模式的断面図である。
【図8】本発明の実施例による強誘電体キャパシタを有する半導体装置の製造工程を示す他の模式的断面図である。
【符号の説明】
1 SiO
2 下部電極
3 強誘電体膜
4 上部電極
5 導電性プラグ
6 アモルファス金属膜
7 導電性結晶膜
10 シリコン基板
20 MOSトランジスタ
30 Wプラグ
40 アモルファス金属膜
50 配向制御層
60 下部電極
70 強誘電体膜
80 上部電極
90 保護膜
100 層間絶縁膜
110 Wプラグ
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device having a ferroelectric capacitor such as a ferroelectric memory and a method for manufacturing the same.
[0002]
[Prior art]
Flash memories and ferroelectric memories are known as nonvolatile memories that can store information even when the power is turned off. A flash memory has a floating gate embedded in a gate insulating film of an insulated gate field effect transistor (IGFET), and stores information by accumulating charges representing stored information in the floating gate. For writing and erasing information, it is necessary to flow a tunnel current passing through an insulating film, which requires a relatively high voltage.
[0003]
A ferroelectric memory stores information using the hysteresis characteristics of a ferroelectric. A ferroelectric capacitor having a ferroelectric film as a dielectric between a pair of electrodes generates polarization according to the applied voltage between the electrodes, and has spontaneous polarization even when the applied voltage is removed. If the polarity of the applied voltage is reversed, the polarity of the spontaneous polarization is also reversed. In the ferroelectric memory, information can be read by detecting the spontaneous polarization. A ferroelectric memory operates at a lower voltage than a flash memory, and has a feature that high-speed writing can be performed with low power consumption.
[0004]
To describe a method of manufacturing a capacitor portion of a general ferroelectric memory, a lower electrode is formed by a sputtering method or the like, and then a ferroelectric film is formed. As the ferroelectric film, lead zirconate titanate (PZT: PbZr) x Ti 1-x O 3 ) Or PZT-based material in which PZT is doped with La or the like (PLZT: Pb 1-y La y Zr x Ti 1-x O 3 ) Is often used. In the following, PZT, PZT-based material, SrBi 2 Ta 2 O 9 (SBT, Y1) or a Bi layer structure compound in which SBT is doped with Nb or the like will be described. As a method for forming the ferroelectric film, a sputtering method, a sol-gel method, a metal / organic chemical vapor deposition (MOCVD) method, or the like is used. After crystallization of the ferroelectric film, an upper electrode is formed.
[0005]
In order to manufacture a ferroelectric memory having good electric characteristics and a high product yield, it is important to control the orientation of the ferroelectric film to be uniform. The orientation of the ferroelectric film is greatly affected by the orientation of the lower electrode. That is, by controlling the orientation of the lower electrode to be uniform, the orientation of the ferroelectric film can be made uniform. Therefore, in order to manufacture a ferroelectric memory having good electric characteristics and a high product yield, it is important to control the orientation of the lower electrode to be uniform.
[0006]
For example, SiO which is an interlayer insulating film on a substrate 2 In a planar type ferroelectric memory in which a ferroelectric capacitor is provided on the entire surface of the film, the ferroelectric capacitor is made of SiO 2 as schematically shown in FIG. 2 A lower electrode 2, a ferroelectric film 3, and an upper electrode 4 are formed on the film 1 in this order. SiO 2 Since the film 1 is amorphous, the orientation of the lower electrode 2 thereon is also uniform. Therefore, the orientation of the ferroelectric film 3 thereon can be easily made uniform.
[0007]
On the other hand, for example, SiO 2 Film 1 and SiO 2 In a stack type ferroelectric memory in which a ferroelectric capacitor is provided above a region straddling the conductive plug 5 disposed in the film 1, as schematically shown in FIG. The lower electrode 2 is made of SiO 2 The film is formed not only on the film 1 but also on the conductive plug 5. However, SiO 2 While the film 1 is amorphous, a crystalline metal such as W (tungsten) is generally used for the conductive plug 5. Therefore, when the lower electrode 2 is formed thereon, SiO 2 2 The orientation is different between the portion 2a on the film 1 and the portion 2b on the plug. Such non-uniform orientation is not preferable because the orientation of the ferroelectric film is also non-uniform as schematically shown by 3a and 3b.
[0008]
As a technique for controlling the orientation of the lower electrode, a combination of a diffusion preventing conductive film provided on an oriented semiconductor film or an amorphous semiconductor and a lower electrode provided thereon is known (for example, see Patent Reference 1). However, at this level, it is considered insufficient to manufacture a ferroelectric capacitor having good electric characteristics and uniform performance without variation.
[0009]
[Patent Document 1]
WO 97/33316 pamphlet (p.5)
[0010]
[Problems to be solved by the invention]
An object of the present invention is to solve the above problems and provide a semiconductor device having a ferroelectric capacitor having a ferroelectric film having a uniform orientation, having excellent electric characteristics, and having uniform performance. I have.
[0011]
[Means for Solving the Problems]
According to one embodiment of the present invention, in a semiconductor device having a ferroelectric capacitor, an amorphous metal film and a conductive metal A semiconductor device is provided in which a crystal film and a lower electrode of a ferroelectric capacitor are stacked in this order. It is preferable that the amorphous metal film is crystallized after disposing the conductive crystal film. As a result, variation in the performance of the capacitor can be suppressed, and the defect rate of the semiconductor device using the capacitor can be reduced and the yield can be improved.
[0012]
According to another aspect of the present invention, in a method of manufacturing a semiconductor device having a ferroelectric capacitor, an amorphous interlayer insulating film and a conductive plug disposed in the amorphous interlayer insulating film have an amorphous There is provided a method of manufacturing a semiconductor device, comprising laminating a metal film, a conductive crystal film, and a lower electrode of a ferroelectric capacitor in this order, arranging the conductive crystal film, and crystallizing the amorphous metal film. A semiconductor device having a ferroelectric capacitor having excellent electric characteristics can be manufactured with high yield.
[0013]
The conductive plug is made of at least one material selected from the group consisting of a metal, an alloy, a metal chloride, a metal silicide, a conductive oxide and silicon, and the amorphous metal film is made of Cr, Co, Ta, Nb, It is made of an alloy containing at least one metal selected from the group consisting of Al, Ti, Zr, W and Mo; the thickness of the amorphous metal film is 2 to 30 nm; and the conductive crystal film is Ta, Al, Ti, Cu, Ir, Pt, Re, Ru, alloys containing these metals, Al 2 O 3 , TiO 2 , IrO 2 , TiN and TaN, at least one material selected from the group consisting of: a conductive crystal film having a thickness of 2 to 30 nm; a lower electrode made of Ir or Pt; and a ferroelectric film. Is preferably a lead zirconate titanate film or a film obtained by doping lead zirconate titanate with at least one element selected from the group consisting of La, Ca, Sr, Ir, and Ru.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings, examples, and the like. It should be noted that these drawings, examples, and the like, and the description are merely examples of the present invention, and do not limit the scope of the present invention. It goes without saying that other embodiments can also belong to the category of the present invention as long as they conform to the gist of the present invention.
[0015]
According to the present invention, a semiconductor device having a ferroelectric capacitor includes an amorphous metal film, a conductive crystal film, and The lower electrode of the ferroelectric capacitor is laminated in this order. The amorphous metal film is often disposed in contact with the amorphous interlayer insulating film and the conductive plug disposed in the amorphous interlayer insulating film. This is because the orientation may affect the upper part of the amorphous interlayer insulating film or the conductive plug. Each of the amorphous metal film and the conductive crystal film may be composed of a plurality of layers.
[0016]
By forming the amorphous metal film 6 and the conductive crystal film 7 on a region extending over the amorphous interlayer insulating film and the conductive plug, the amorphous interlayer insulating film and the conductive plug can form a conductive crystal film. In addition, the influence on the orientation can be cut off, and a uniform orientation can be realized between the lower electrode 2 and the ferroelectric film 3 as shown in FIG. As a result, a ferroelectric film having a uniform orientation can be obtained. As a result, a semiconductor device having a ferroelectric capacitor having excellent electric characteristics can be obtained. This semiconductor device is particularly useful as a ferroelectric memory.
[0017]
In the present invention, the amorphous metal film means a film made of a metal material having an amorphous structure. The conductive crystal film means a film of a conductive material in a crystallized state. The amorphous state can be determined by showing a diffuse pattern by X-ray diffraction. Further, a crystallized material can be determined by showing a regular diffraction pattern by X-ray diffraction. Depending on the level of orientation required in the crystallized material, how much the diffused pattern that shows the diffuse pattern is made amorphous or how much the regular diffraction pattern is made the crystallized material depends on the level of orientation required in the crystallized material. It can be selected as appropriate. The level of this orientation can be determined from the half width of a rocking curve indicating the (111) orientation of the conductive crystal film. In order to have a ferroelectric film having a sufficiently uniform orientation and a semiconductor device having a ferroelectric capacitor having excellent electric characteristics, the half width of the rocking curve of this conductive crystal film is 4.2 ° or less. It is preferable that
[0018]
The semiconductor device having a ferroelectric capacitor according to the present invention has a ferroelectric film having a uniform orientation and a semiconductor device having a ferroelectric capacitor having excellent electric characteristics in the above-described configuration. After disposing the conductive crystal film, it is more preferable to perform a crystallization treatment to reduce the electric resistance of the amorphous metal film.
[0019]
The conductive plug according to the present invention is not particularly limited, and a known material can be used. It is preferable to use at least one material selected from the group consisting of metals, alloys, metal chlorides, metal silicides, conductive oxides and silicon. Tungsten (W) and polysilicon can be exemplified. The present invention is highly effective when the conductive plug shows a crystalline state unlike an amorphous interlayer insulating film. In this regard, it is difficult to avoid the crystalline state of W unless special conditions such as extremely rapid cooling are applied. The case where W is used for the conductive plug is particularly preferable as an application target of the present invention.
[0020]
The amorphous metal film according to the present invention is not particularly limited, and a known material can be used. However, a material that requires a high degree of rapid cooling to freeze the amorphous state is often not preferable. In this sense, an alloy is preferable because the crystallization rate can be easily controlled. Specifically, it is preferable that the amorphous metal film is made of an alloy containing at least one metal selected from the group consisting of Cr, Co, Ta, Nb, Al, Ti, Zr, W and Mo. For example, CrTa, a CrTa alloy containing CrTa containing other elements, a CrSi alloy containing CrSi, CrSi containing other elements, and a CoZr alloy containing CoZr or CoZr containing other elements. Can be. Examples of other elements include Co, Nb, Si, Al, Ti, Zr, W, and Mo. More specifically, it is a CoCrZr-based alloy, a CoTaZr-based alloy, a CoSiZr-based alloy, or the like. The ratio of each metal in the alloy can realize an amorphous state and can be arbitrarily determined as long as it does not contradict the purpose of the present invention.
The amorphous metal film preferably has a thickness of 2 to 30 nm. If it is too thin, it will be difficult to sufficiently block the influence of the orientation of the layer below it. If it is too thick, it will increase the cost.
[0021]
The conductive crystal film according to the present invention is not particularly limited, and a known material can be used. The conductive crystal film is made of Ta, Al, Ti, Cu, Ir, Pt, Re, Ru, an alloy containing these metals, Al 2 O 3 , TiO 2 , IrO 2 , TiN and TaN are preferably made of at least one material. This is because a uniform and stable alignment structure is easily obtained. Specifically, metals such as Pt, Ir, Ru, and Re, alloys containing at least such metals (eg, Pt-Ir), oxides such as Ir, Ru, and Re, or at least such metals are used. Containing metal oxides, such as SrRuO 3 Can be mentioned. The degree of conductivity of the conductive crystal film is not particularly limited, and can be determined according to the actual situation.
[0022]
The thickness of the conductive crystal film is preferably in the range of 2 to 30 nm. If it is too thin, it is difficult to obtain a uniform orientation. If it is too thick, it will increase the cost.
[0023]
The lower electrode according to the present invention is not particularly limited, and a known material can be used. Ir or Pt can be exemplified.
[0024]
Further, the ferroelectric film according to the present invention is not particularly limited, and a known ferroelectric material can be used. However, a lead zirconate titanate (PZT) film or PZT may be formed of La, Ca, Sr, A material doped with at least one element of the group consisting of Ir and Ru (for example, PLZT (Pb 1-y La y Zr x Ti 1-x O 3 )) And SrBi 2 Ta 2 O 9 (SBT, Y1), or a Bi layer structure compound in which SBT is doped with Nb or the like.
[0025]
The method for manufacturing a semiconductor device having a ferroelectric capacitor according to the present invention includes the steps of: providing an amorphous metal film and a conductive A process of laminating the crystal film and the lower electrode of the ferroelectric capacitor in this order is included. Further, after the conductive crystal film is arranged, a process for crystallizing the amorphous metal film may be included. Through such film formation, a conductive crystal film having a uniform orientation can be formed, and therefore, it is easy to make the orientation of the lower electrode formed thereon and the ferroelectric film thereon further uniform. Becomes possible. Therefore, a semiconductor device having a ferroelectric capacitor having excellent electric characteristics can be manufactured with high yield.
[0026]
The treatment for crystallizing the amorphous metal film is not particularly limited, and a known heat treatment or the like can be employed. The processing time and conditions can be arbitrarily determined according to the required crystallization level. Generally speaking, the timing may be any time after the formation of the conductive crystal film. It is preferable that the conductive crystal film has already been crystallized at the time of film formation, but this is not an essential condition, and any conductive crystal film may be used as long as it can be crystallized prior to crystallization of the amorphous metal film.
[0027]
Regarding the material and thickness of the conductive plug, the amorphous metal film, the conductive crystal film, the lower electrode, and the ferroelectric film in this manufacturing method, the same embodiment as that of the semiconductor device according to the present invention is preferable. The method for forming the conductive plug, the amorphous metal film, the conductive crystal film, the lower electrode, and the ferroelectric film is not particularly limited, and a known method can be employed. For example, a method applicable from a sputtering method, a physical vapor method (PVD), a chemical vapor method (CVD), a sol-gel method, or the like can be appropriately selected.
[0028]
【Example】
Next, embodiments of the present invention will be described in detail.
[0029]
[Example 1]
The manufacturing process of the semiconductor device according to the present invention will be described with reference to the cross-sectional views of the silicon semiconductor device shown in FIGS. As shown in FIG. 3, first, a MOS transistor 20 was formed on a silicon substrate 10. After that, the SiO 2 A plug contact hole 31 provided in the film was opened. In this contact hole, a 30-nm-thick adhesion layer 32 of TiN (50 nm-thickness) / Ti is formed by a sputtering method, and then W is deposited by a sputtering method. The plug 30 was formed. In this case, SiO 2 The film corresponds to an amorphous interlayer insulating film, and the W plug corresponds to a conductive plug disposed in the amorphous interlayer insulating film.
[0030]
Next, as shown in FIG. 4, an amorphous metal film 40, a conductive crystal film (hereinafter, the conductive crystal film is also referred to as an orientation control layer) 50, a lower electrode 60, a ferroelectric film 70, and an upper electrode 80 in this order. Deposited to form a ferroelectric capacitor.
[0031]
As the amorphous metal film 40, amorphous Co 94 Zr 6 The layer was formed to a thickness of 20 nm by a sputtering method.
[0032]
Where Co 94 Zr 6 It is important to form a film in an amorphous state. For this reason, the conditions of an Ar gas pressure of 0.2 Pa, a DC power of 0.3 kW, and a temperature of 200 ° C. 94 Zr 6 Layers were made.
[0033]
Next, a Ti film 50 as an orientation control layer was formed to a thickness of 10 nm by a sputtering method. As a result of X-ray diffraction (XRD) measurement of the orientation of the Ti film, 2 It had the same (001) orientation as on the film. On the other hand, when the Ti film was formed directly on the W plug, the orientation had various orientation components.
[0034]
Then, this sample was furnace 2 Anneal in an atmosphere at 400 ° C. for 1 hour to obtain Co 94 Zr 6 The film 40 was crystallized. In this state, the orientation of the Ti film was confirmed again by XRD measurement, but no difference was found in the orientation of the Ti film before and after annealing. The half width of the rocking curve showing the (001) orientation of the Ti film was 4.2 °.
[0035]
In contrast, Co 94 Zr 6 When a Ti film is formed after the film is crystallized, SiO 2 Co on the film and on the W plug 94 Zr 6 Since the orientation of the film is different, the orientation of the Ti film thereon is also different, and a film having a uniform orientation cannot be obtained.
[0036]
Further, an Ir film was formed as the lower electrode 60 to a thickness of 200 nm by a sputtering method under the conditions of an Ar gas pressure of 0.11 Pa, a DC power of 0.5 kW, and a temperature of 500 ° C.
[0037]
Thereafter, a PZT ferroelectric film 70 was formed with a thickness of 200 nm by a sputtering method under the conditions of an Ar gas pressure of 0.7 Pa, an RF power of 1.0 kW, and room temperature.
[0038]
Further, the formed PZT ferroelectric film 70 was mixed with Ar and O introduced at an oxygen gas flow rate of 50 mL / min and an argon gas flow rate of 1.95 L / min. 2 Rapid heat treatment was performed at 600 ° C. for 90 seconds and at a rate of 125 ° C./second in a mixed atmosphere of
[0039]
At this stage, the XRD measurement was performed again to confirm the orientation of the Ir lower electrode 60 and the PZT ferroelectric film 70. As a result, no orientation other than (111) was confirmed, and a high (111) orientation was confirmed. Indicated. The half width of the rocking curve indicating the (111) orientation of the Ir lower electrode 60 is 2.0 °, and the half width of the rocking curve indicating the (111) orientation of the PZT ferroelectric film 70 is 3.0 °. there were.
[0040]
On the other hand, in the case where the Ti film was formed directly on the W plug without using the amorphous metal film, many orientations other than (111) were observed from the Ir lower electrode and the PZT ferroelectric film.
[0041]
After the PZT ferroelectric film 70 is subjected to the rapid heat treatment as described above, the IrO having a thickness of 20 nm serving as the upper electrode 80 of the ferroelectric capacitor is formed. 2 The film was treated with an Ar gas pressure of 0.8 Pa, O 2 Gas flow rate is 100cm in standard condition 3 / Min, DC power 1.0 kW, room temperature, and formed by a sputtering method.
[0042]
Here, the upper electrode 80 is not a Pt film but a conductive oxide, such as IrO. 2 The reason for using the film is to improve the resistance to hydrogen degradation. In the case of a Pt film, since it has a catalytic action on hydrogen molecules, hydrogen radicals are generated, and the PZT ferroelectric film 70 is easily reduced and deteriorated. In contrast, IrO 2 Since the electrode does not have a catalytic action, it does not easily generate hydrogen radicals, and the hydrogen deterioration resistance of the PZT film is significantly improved.
[0043]
Thereafter, recovery annealing was performed to recover damage (destruction of crystal) to the ferroelectric film due to sputtering or the like when forming the upper electrode. In this example, the furnace is 650 ° C. and O 2 The conditions of the atmosphere and 60 minutes were adopted.
[0044]
Next, as shown in FIG. 5, a ferroelectric capacitor having a stack structure was formed by using patterning and etching techniques. In this example, the upper electrode 80, the ferroelectric film 70, the lower electrode 60, the orientation control layer 50, and the amorphous metal film 40 were collectively etched using plasma TEOS (tetraethoxysilane) / TiN as a hard mask.
[0045]
Next, as shown in FIG. 6, after forming a protective film 90 with a thickness of 10 nm, 2 Furnace annealing was performed for 60 minutes under the following conditions. This protective film 90 protects the ferroelectric capacitor from process damage such as lead escape from the ferroelectric and hydrogen intrusion. In this example, alumina was formed to a thickness of 50 nm by a sputtering method.
[0046]
Next, as shown in FIG. 7, after the interlayer insulating film 100 was formed, planarization was performed by CMP. In this example, the interlayer insulating film is an oxide film using an HDP (High Density Plasma) device, and the remaining film thickness after the CMP is 300 nm on the upper electrode 80 of the ferroelectric capacitor.
[0047]
Next, as shown in FIG. 8, a contact hole connected to the W plug 30 was formed by using patterning and etching techniques. Thereafter, an adhesion layer and a W plug were further formed, and CMP was performed to form a W plug 110.
[0048]
In this example, an adhesion layer TiN (50 nm thick) is used, and 350 ° C. 2 Plasma was applied for 120 seconds. Via-to-via contact can be realized by two of the W plug 110 and the W plug 30, and contact from the metal wiring formed later to the substrate is achieved.
[0049]
Thereafter, necessary wirings and the like were provided to manufacture a semiconductor device having a ferroelectric capacitor. The ferroelectric capacitor of this semiconductor device has uniform performance and little variation, and can realize a reduction in the defect rate of the semiconductor device and an improvement in the yield.
[0050]
From the contents disclosed above, the inventions shown in the following supplementary notes can be derived.
[0051]
(Supplementary Note 1) In a semiconductor device having a ferroelectric capacitor,
An amorphous metal film, a conductive crystal film, and a lower electrode of a ferroelectric capacitor are laminated in this order on a region over a region between an amorphous interlayer insulating film and a conductive plug disposed in the amorphous interlayer insulating film.
Semiconductor device.
[0052]
(Supplementary Note 2) In a semiconductor device having a ferroelectric capacitor,
An amorphous metal film, a conductive crystal film, and a lower electrode of a ferroelectric capacitor are laminated in this order on a region over a region between an amorphous interlayer insulating film and a conductive plug disposed in the amorphous interlayer insulating film. ,
After disposing the conductive crystal film, the amorphous metal film is crystallized.
Semiconductor device.
[0053]
(Supplementary Note 3) The semiconductor device according to Supplementary Note 1 or 2, wherein the conductive plug is made of at least one material selected from the group consisting of a metal, an alloy, a metal chloride, a metal silicide, a conductive oxide, and silicon. .
[0054]
(Supplementary Note 4) Any of the supplementary notes 1 to 3, wherein the amorphous metal film is made of an alloy containing at least one metal selected from the group consisting of Cr, Co, Ta, Nb, Al, Ti, Zr, W, and Mo. 13. A semiconductor device according to claim 1.
[0055]
(Supplementary Note 5) The semiconductor device according to any one of Supplementary Notes 1 to 4, wherein the amorphous metal film has a thickness of 2 to 30 nm.
[0056]
(Supplementary Note 6) The conductive crystal film is made of Ta, Al, Ti, Cu, Ir, Pt, Re, Ru, an alloy containing these metals, Al 2 O 3 , TiO 2 , IrO 2 6. The semiconductor device according to any one of supplementary notes 1 to 5, comprising at least one material selected from the group consisting of TiN, TaN, and TaN.
[0057]
(Supplementary Note 7) The semiconductor device according to any one of Supplementary Notes 1 to 6, wherein the conductive crystal film has a thickness of 2 to 30 nm.
[0058]
(Supplementary Note 8) The semiconductor device according to any one of Supplementary Notes 1 to 7, wherein the lower electrode is made of Ir or Pt.
[0059]
(Supplementary Note 9) The ferroelectric film is a lead zirconate titanate film or a film obtained by doping lead zirconate titanate with at least one element selected from the group consisting of La, Ca, Sr, Ir, and Ru. 9. The semiconductor device according to any one of supplementary notes 1 to 8.
[0060]
(Supplementary Note 10) In the method of manufacturing a semiconductor device having a ferroelectric capacitor,
An amorphous metal film, a conductive crystal film, and a lower electrode of a ferroelectric capacitor are laminated in this order on an upper portion of a region straddling an amorphous interlayer insulating film and a conductive plug disposed in the amorphous interlayer insulating film,
After arranging the conductive crystal film, including a process of crystallizing the amorphous metal film,
A method for manufacturing a semiconductor device.
[0061]
(Supplementary note 11) The supplementary note 10, including a process of manufacturing the conductive plug from at least one material selected from the group consisting of a metal, an alloy, a metal chloride, a metal silicide, a conductive oxide, and silicon. A method for manufacturing a semiconductor device.
[0062]
(Supplementary Note 12) Supplementary note 10 including a process of forming the amorphous metal film from an alloy containing at least one metal selected from the group consisting of Cr, Co, Ta, Nb, Al, Ti, Zr, W, and Mo. Or a method for manufacturing a semiconductor device according to item 11.
[0063]
(Supplementary Note 13) The method of manufacturing a semiconductor device according to any one of Supplementary Notes 10 to 12, including a process of forming the amorphous metal film so that the film thickness is 2 to 30 nm.
[0064]
(Supplementary Note 14) The conductive crystal film is formed of Ta, Al, Ti, Cu, Ir, Pt, Re, Ru, an alloy containing these metals, Al. 2 O 3 , TiO 2 , IrO 2 14. The method for manufacturing a semiconductor device according to any one of supplementary notes 10 to 13, further comprising a process of manufacturing from any one material selected from the group consisting of TiN and TaN.
[0065]
(Supplementary Note 15) The method of manufacturing a semiconductor device according to any one of Supplementary Notes 10 to 14, further comprising a process of forming the conductive crystal film to have a thickness of 2 to 30 nm.
[0066]
(Supplementary Note 16) The method of manufacturing a semiconductor device according to any one of Supplementary Notes 10 to 15, including a process of configuring the lower electrode with Ir or Pt.
[0067]
(Supplementary Note 17) The ferroelectric film is formed as a lead zirconate titanate (PZT) film or a film in which PZT is doped with at least one element selected from the group consisting of La, Ca, Sr, Ir, and Ru. 17. The method for manufacturing a semiconductor device according to any one of supplementary notes 10 to 16, further comprising:
[0068]
【The invention's effect】
According to the features of the present invention, it is possible to manufacture a semiconductor device having a ferroelectric capacitor having excellent electric characteristics and uniform performance. Further, a semiconductor device having a ferroelectric capacitor having excellent electric characteristics can be manufactured with high yield.
[Brief description of the drawings]
FIG. 1 is a schematic sectional view of a planar type ferroelectric memory and a stack type ferroelectric memory.
FIG. 2 is a schematic sectional view of a semiconductor device according to the present invention.
FIG. 3 is a schematic cross-sectional view showing a manufacturing process of a semiconductor device having a ferroelectric capacitor according to an embodiment of the present invention.
FIG. 4 is another schematic cross-sectional view showing a step of manufacturing a semiconductor device having a ferroelectric capacitor according to the embodiment of the present invention.
FIG. 5 is another schematic cross-sectional view showing a step of manufacturing a semiconductor device having a ferroelectric capacitor according to the embodiment of the present invention.
FIG. 6 is another schematic cross-sectional view showing a step of manufacturing a semiconductor device having a ferroelectric capacitor according to the embodiment of the present invention.
FIG. 7 is another schematic cross-sectional view showing a step of manufacturing a semiconductor device having a ferroelectric capacitor according to the embodiment of the present invention.
FIG. 8 is another schematic cross-sectional view showing a step of manufacturing a semiconductor device having a ferroelectric capacitor according to the embodiment of the present invention.
[Explanation of symbols]
1 SiO 2 film
2 Lower electrode
3 Ferroelectric film
4 Upper electrode
5 Conductive plug
6 Amorphous metal film
7 Conductive crystal film
10. Silicon substrate
20 MOS transistors
30 W plug
40 Amorphous metal film
50 Orientation control layer
60 lower electrode
70 Ferroelectric film
80 Upper electrode
90 Protective film
100 interlayer insulating film
110 W plug

Claims (5)

強誘電体キャパシタを有する半導体装置において、
アモルファス層間絶縁膜と当該アモルファス層間絶縁膜内に配される導電性プラグとに跨る領域の上部に、アモルファス金属膜と導電性結晶膜と強誘電体キャパシタの下部電極とをこの順に積層してなる
半導体装置。
In a semiconductor device having a ferroelectric capacitor,
An amorphous metal film, a conductive crystal film, and a lower electrode of a ferroelectric capacitor are laminated in this order on a region over a region between an amorphous interlayer insulating film and a conductive plug disposed in the amorphous interlayer insulating film. Semiconductor device.
強誘電体キャパシタを有する半導体装置において、
アモルファス層間絶縁膜と当該アモルファス層間絶縁膜内に配される導電性プラグとに跨る領域の上部に、アモルファス金属膜と導電性結晶膜と強誘電体キャパシタの下部電極とをこの順に積層してなり、
当該導電性結晶膜の配置後、当該アモルファス金属膜を結晶化処理してなる
半導体装置。
In a semiconductor device having a ferroelectric capacitor,
An amorphous metal film, a conductive crystal film, and a lower electrode of a ferroelectric capacitor are laminated in this order on a region over a region between an amorphous interlayer insulating film and a conductive plug disposed in the amorphous interlayer insulating film. ,
A semiconductor device comprising a step of crystallizing the amorphous metal film after disposing the conductive crystal film.
前記アモルファス金属膜が、Cr,Co,Ta,Nb,Al,Ti,Zr,WおよびMoからなる群から選ばれた少なくとも一つの金属を含む合金からなる、請求項1または2に記載の半導体装置。3. The semiconductor device according to claim 1, wherein said amorphous metal film is made of an alloy containing at least one metal selected from the group consisting of Cr, Co, Ta, Nb, Al, Ti, Zr, W and Mo. . 前記導電性結晶膜が、Ta,Al,Ti,Cu,Ir,Pt,Re,Ru、それらの金属を含む合金、Al,TiO,IrO,TiNおよびTaNからなる群から選ばれたすくなくとも一つの材料からなる、請求項1〜3のいずれかに記載の半導体装置。Said conductive crystal film is selected Ta, Al, Ti, Cu, Ir, Pt, Re, Ru, alloys containing these metals, from the group consisting of Al 2 O 3, TiO 2, IrO 2, TiN and TaN The semiconductor device according to claim 1, wherein the semiconductor device is made of at least one material. 前記強誘電体膜が、ジルコン酸チタン酸鉛膜または、ジルコン酸チタン酸鉛にLa、Ca、Sr、Ir、Ruからなる群の少なくともいずれか一つの元素をドープした膜である、請求項1〜4のいずれかに記載の半導体装置。The ferroelectric film is a lead zirconate titanate film or a film obtained by doping lead zirconate titanate with at least one element selected from the group consisting of La, Ca, Sr, Ir, and Ru. 5. The semiconductor device according to any one of items 1 to 4,
JP2003106327A 2003-04-10 2003-04-10 Semiconductor device and manufacturing method thereof Expired - Fee Related JP4260525B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003106327A JP4260525B2 (en) 2003-04-10 2003-04-10 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003106327A JP4260525B2 (en) 2003-04-10 2003-04-10 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2004311868A true JP2004311868A (en) 2004-11-04
JP4260525B2 JP4260525B2 (en) 2009-04-30

Family

ID=33468550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003106327A Expired - Fee Related JP4260525B2 (en) 2003-04-10 2003-04-10 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4260525B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250775A (en) * 2006-03-15 2007-09-27 Seiko Epson Corp Ferroelectric memory, and manufacturing method thereof
JP2007250776A (en) * 2006-03-15 2007-09-27 Seiko Epson Corp Ferroelectric memory, and manufacturing method thereof
JP2007258549A (en) * 2006-03-24 2007-10-04 Seiko Epson Corp Ferroelectric memory and its manufacturing method
US7550392B2 (en) 2005-06-09 2009-06-23 Fujitsu Microelectronics Limited Semiconductor device and method of manufacturing the same
US7994556B2 (en) * 2006-02-22 2011-08-09 Seiko Epson Corporation Semiconductor memory device having amorphous contact plug

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7550392B2 (en) 2005-06-09 2009-06-23 Fujitsu Microelectronics Limited Semiconductor device and method of manufacturing the same
US7994556B2 (en) * 2006-02-22 2011-08-09 Seiko Epson Corporation Semiconductor memory device having amorphous contact plug
JP2007250775A (en) * 2006-03-15 2007-09-27 Seiko Epson Corp Ferroelectric memory, and manufacturing method thereof
JP2007250776A (en) * 2006-03-15 2007-09-27 Seiko Epson Corp Ferroelectric memory, and manufacturing method thereof
JP4683224B2 (en) * 2006-03-15 2011-05-18 セイコーエプソン株式会社 Manufacturing method of ferroelectric memory
JP2007258549A (en) * 2006-03-24 2007-10-04 Seiko Epson Corp Ferroelectric memory and its manufacturing method
JP4697437B2 (en) * 2006-03-24 2011-06-08 セイコーエプソン株式会社 Ferroelectric memory and manufacturing method thereof

Also Published As

Publication number Publication date
JP4260525B2 (en) 2009-04-30

Similar Documents

Publication Publication Date Title
JP4535076B2 (en) Ferroelectric capacitor and manufacturing method thereof
JP4578774B2 (en) Method for manufacturing ferroelectric capacitor
JP4827653B2 (en) Semiconductor device and manufacturing method thereof
JP4884104B2 (en) Semiconductor device including capacitor and manufacturing method thereof
JP2008078390A (en) Semiconductor device and its manufacturing method
JP2006073648A (en) Semiconductor device and its manufacturing method
JP4983172B2 (en) Semiconductor device and manufacturing method thereof
JP5211560B2 (en) Semiconductor device manufacturing method and semiconductor device
JP4124237B2 (en) Method for manufacturing ferroelectric memory device
JP2003218325A (en) Ferroelectric film forming method and semiconductor device manufacturing method
JP4105656B2 (en) Semiconductor device and manufacturing method thereof
JP2007317765A (en) Ferroelectric memory, and its manufacturing method
JP2006310637A (en) Semiconductor device
JP4260525B2 (en) Semiconductor device and manufacturing method thereof
JP4928098B2 (en) Method for manufacturing ferroelectric capacitor
JP2007266526A (en) Method of manufacturing semiconductor device
JP2009105223A (en) Semiconductor device, and its manufacturing method
JP6217260B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5007723B2 (en) Semiconductor device including capacitor and manufacturing method thereof
JP2009194339A (en) Semiconductor device, and manufacturing method thereof
JP2009170696A (en) Ferroelectric memory device and manufacturing method thereof
JP2008091482A (en) Semiconductor device, and its manufacturing method
JP2007250774A (en) Ferroelectric memory, and manufacturing method thereof
JP4957720B2 (en) Manufacturing method of semiconductor device
US20090075401A1 (en) Method for manufacturing ferroelectric capacitor and method for manufacturing ferroelectric memory device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees