JP4683224B2 - Manufacturing method of ferroelectric memory - Google Patents
Manufacturing method of ferroelectric memory Download PDFInfo
- Publication number
- JP4683224B2 JP4683224B2 JP2006071292A JP2006071292A JP4683224B2 JP 4683224 B2 JP4683224 B2 JP 4683224B2 JP 2006071292 A JP2006071292 A JP 2006071292A JP 2006071292 A JP2006071292 A JP 2006071292A JP 4683224 B2 JP4683224 B2 JP 4683224B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- orientation
- titanium
- ferroelectric
- ferroelectric memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、強誘電体メモリおよびその製造方法に関する。 The present invention relates to a ferroelectric memory and a method for manufacturing the same.
強誘電体メモリ装置（ＦｅＲＡＭ）は、低電圧および高速動作が可能な不揮発性メモリであり、メモリセルが１トランジスタ／１キャパシタ（１Ｔ／１Ｃ）で構成できるため、ＤＲＡＭなみの集積化が可能であることから、大容量不揮発性メモリとして期待されている。 A ferroelectric memory device (FeRAM) is a non-volatile memory capable of low voltage and high speed operation, and a memory cell can be composed of one transistor / one capacitor (1T / 1C), so that it can be integrated like a DRAM. Therefore, it is expected as a large-capacity nonvolatile memory.
強誘電体メモリ装置を構成する強誘電体キャパシタの強誘電体特性を最大限に発揮させるには、強誘電体キャパシタを構成する各層の結晶配向性が極めて重要である。
本発明の目的は、強誘電体層の結晶配向性が良好に制御された強誘電体メモリおよびその製造方法を提供することである。 An object of the present invention is to provide a ferroelectric memory in which the crystal orientation of the ferroelectric layer is well controlled and a method for manufacturing the same.
本発明にかかる強誘電体メモリの製造方法は、
（ａ）導電層を形成する工程と、
（ｂ）前記導電層の表面をアモルファス化する工程と、
（ｃ）前記導電層の上方に配向制御層を形成する工程と、
（ｄ）前記配向制御層の上方に第１電極を形成する工程と、
（ｅ）前記第１電極の上方に強誘電体層を形成する工程と、
（ｆ）前記強誘電体層の上方に第２電極を形成する工程と、
を含む。
A method for manufacturing a ferroelectric memory according to the present invention includes:
(A) forming a conductive layer;
(B) amorphizing the surface of the conductive layer;
(C) forming an orientation control layer above the conductive layer;
(D) forming a first electrode above the orientation control layer;
(E) forming a ferroelectric layer above the first electrode;
(F) forming a second electrode above the ferroelectric layer;
including.
このように、配向制御層を形成する前に導電層の表面をアモルファス化することによって、導電層の結晶構造を遮蔽することができ、優れた結晶配向の配向制御層を得ることができる。また、第１電極の下方に配向制御層を形成することによって、配向制御層の結晶構造が反映された第１電極および強誘電体層を形成することができる。すなわち、優れた結晶配向を有する配向制御層を形成することにより、所望の結晶配向を有する強誘電体層を形成することができる。これにより、ヒステリシス特性に優れた強誘電体メモリを得ることができる。 Thus, by making the surface of the conductive layer amorphous before forming the orientation control layer, the crystal structure of the conductive layer can be shielded, and an orientation control layer having an excellent crystal orientation can be obtained. Further, by forming the orientation control layer below the first electrode, the first electrode and the ferroelectric layer reflecting the crystal structure of the orientation control layer can be formed. That is, a ferroelectric layer having a desired crystal orientation can be formed by forming an orientation control layer having an excellent crystal orientation. Thereby, a ferroelectric memory having excellent hysteresis characteristics can be obtained.
本発明にかかる強誘電体メモリの製造方法において、
前記工程（ｂ）では、前記導電層の表面を酸化することによりアモルファス化することができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
In the step (b), the surface of the conductive layer can be made amorphous by oxidizing.
本発明にかかる強誘電体メモリの製造方法において、
酸素を含有する雰囲気において加熱することにより、前記導電層の表面を酸化することができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
By heating in an atmosphere containing oxygen, the surface of the conductive layer can be oxidized.
本発明にかかる強誘電体メモリの製造方法において、
窒素を含有する雰囲気において加熱することにより、前記導電層の表面を酸化することができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
By heating in an atmosphere containing nitrogen, the surface of the conductive layer can be oxidized.
本発明にかかる強誘電体メモリの製造方法において、
前記工程（ｃ）の後に、前記導電層の表面を還元する工程をさらに含むことができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
After the step (c), the method may further include a step of reducing the surface of the conductive layer.
本発明にかかる強誘電体メモリの製造方法において、
水素を含有する雰囲気において加熱することにより、前記導電層の表面を還元することができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
By heating in an atmosphere containing hydrogen, the surface of the conductive layer can be reduced.
本発明にかかる強誘電体メモリの製造方法において、
前記配向制御層は、チタンの窒化物を含むことができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
The orientation control layer may include titanium nitride.
本発明にかかる強誘電体メモリの製造方法において、
前記工程（ｃ）は、
（ｃ１）前記チタン層を形成する工程と、
（ｃ２）前記チタン層を窒化する工程と、
を含むことができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
The step (c)
(C1) forming the titanium layer;
(C2) nitriding the titanium layer;
Can be included.
本発明にかかる強誘電体メモリの製造方法において、
前記工程（ｃ２）は、窒素雰囲気で前記チタン層を加熱することにより窒化することができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
The step (c2) can be nitrided by heating the titanium layer in a nitrogen atmosphere.
本発明にかかる強誘電体メモリの製造方法において、
前記工程（ｃ１）の前に、アンモニアガスのプラズマを励起して、前記チタン層の形成領域の表面に、当該プラズマを照射することができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
Before the step (c1), plasma of ammonia gas can be excited to irradiate the surface of the titanium layer formation region with the plasma.
本発明にかかる強誘電体メモリの製造方法において、
前記配向制御層は、チタンおよびアルミニウムの窒化物を含むことができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
The orientation control layer may include a nitride of titanium and aluminum.
本発明にかかる強誘電体メモリの製造方法において、
前記工程（ｃ）は、
（ｃ１）前記チタンアルミニウム層を形成する工程と、
（ｃ２）前記チタンアルミニウム層を窒化する工程と、
を含むことができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
The step (c)
(C1) forming the titanium aluminum layer;
(C2) nitriding the titanium aluminum layer;
Can be included.
本発明にかかる強誘電体メモリの製造方法において、
前記工程（ｃ２）は、窒素雰囲気で前記チタンアルミニウム層を加熱することにより窒化することができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
The step (c2) can be nitrided by heating the titanium aluminum layer in a nitrogen atmosphere.
本発明にかかる強誘電体メモリの製造方法において、
前記工程（ｃ１）の前に、アンモニアガスのプラズマを励起して、前記チタンアルミニウム層の形成領域の表面に、当該プラズマを照射することができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
Before the step (c1), plasma of ammonia gas can be excited to irradiate the surface of the titanium aluminum layer formation region with the plasma.
本発明にかかる強誘電体メモリの製造方法において、
前記工程（ｃ）と（ｄ）の間に、前記配向制御層の上方にバリア層を形成する工程をさらに含むことができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
A step of forming a barrier layer above the orientation control layer may be further included between the steps (c) and (d).
本発明にかかる強誘電体メモリの製造方法において、
前記バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物であることができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
The barrier layer may be a nitride of titanium or a nitride of titanium and aluminum.
本発明にかかる強誘電体メモリは、
導電層と、
前記導電層の上面に形成されたアモルファス層と、
前記アモルファス層の上面に形成された配向制御層と、
前記配向制御層の上方に形成された第１電極と、
前記第１電極の上方に形成された強誘電体層と、
前記強誘電体層の上方に形成された第２電極と、
を含む。
A ferroelectric memory according to the present invention includes:
A conductive layer;
An amorphous layer formed on the upper surface of the conductive layer;
An orientation control layer formed on the upper surface of the amorphous layer;
A first electrode formed above the orientation control layer;
A ferroelectric layer formed above the first electrode;
A second electrode formed above the ferroelectric layer;
including.
本発明にかかる強誘電体メモリにおいて、
前記配向制御層と前記第１電極との間に形成されたバリア層をさらに含むことができる。
In the ferroelectric memory according to the present invention,
A barrier layer formed between the orientation control layer and the first electrode may be further included.
本発明にかかる強誘電体メモリにおいて、
前記配向制御層、前記第１電極、および前記強誘電体層は、結晶質であり、
前記配向制御層の結晶は、前記第１電極および前記強誘電体層の結晶の配向と等しい配向を有することができる。
In the ferroelectric memory according to the present invention,
The orientation control layer, the first electrode, and the ferroelectric layer are crystalline.
The crystals of the orientation control layer may have an orientation equal to the orientation of the crystals of the first electrode and the ferroelectric layer.
本発明にかかる強誘電体メモリにおいて、
前記配向制御層、前記第１電極、および前記強誘電体層の結晶は、（１１１）配向を有することができる。
In the ferroelectric memory according to the present invention,
The crystals of the orientation control layer, the first electrode, and the ferroelectric layer may have a (111) orientation.
本発明にかかる強誘電体メモリにおいて、
前記配向制御層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物であることができる。
In the ferroelectric memory according to the present invention,
The orientation control layer may be a nitride of titanium or a nitride of titanium and aluminum.
本発明にかかる強誘電体メモリにおいて、
前記配向制御層、前記バリア層、前記第１電極、および前記強誘電体層は、結晶質であり、
前記配向制御層の結晶および前記バリア層の結晶は、前記第１電極および前記強誘電体層の結晶の配向と等しい配向を有することができる。
In the ferroelectric memory according to the present invention,
The orientation control layer, the barrier layer, the first electrode, and the ferroelectric layer are crystalline.
The crystals of the orientation control layer and the crystals of the barrier layer may have an orientation equal to the orientation of the crystals of the first electrode and the ferroelectric layer.
本発明にかかる強誘電体メモリにおいて、
前記配向制御層、前記バリア層、前記第１電極、および前記強誘電体層の結晶は、（１１１）配向を有することができる。
In the ferroelectric memory according to the present invention,
The crystals of the orientation control layer, the barrier layer, the first electrode, and the ferroelectric layer may have a (111) orientation.
本発明にかかる強誘電体メモリにおいて、
前記配向制御層は、チタンの窒化物であり、
前記バリア層は、チタンおよびアルミニウムの窒化物であることができる。
In the ferroelectric memory according to the present invention,
The orientation control layer is a titanium nitride,
The barrier layer may be a nitride of titanium and aluminum.
本発明にかかる強誘電体メモリにおいて、
前記基板上に形成されたスイッチングトランジスタと、
前記スイッチングトランジスタ上に形成された絶縁層と、
前記絶縁層を貫通するコンタクトホールと、をさらに含み、
前記導電層は、前記コンタクトホールに形成され、前記スイッチングトランジスタと前記第１電極とを電気的に接続していることができる。
In the ferroelectric memory according to the present invention,
A switching transistor formed on the substrate;
An insulating layer formed on the switching transistor;
A contact hole penetrating the insulating layer,
The conductive layer may be formed in the contact hole and electrically connect the switching transistor and the first electrode.
以下、本発明に好適な実施の形態について、図面を参照しながら説明する。 DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described with reference to the drawings.
１．強誘電体メモリ
図１は、本実施の形態の強誘電体メモリ１００を模式的に示す断面図である。図１に示すように、強誘電体メモリ１００は、強誘電体キャパシタ３０と、配向制御層１２と、絶縁層２６と、プラグ２０と、第１バリア層２５と、強誘電体キャパシタ３０のスイッチングトランジスタ１８とを含む。なお、本実施形態においては、１Ｔ／１Ｃ型のメモリセルについて説明するが、本発明が適用されるのは１Ｔ／１Ｃ型のメモリセルに限定されない。
1. Ferroelectric Memory FIG. 1 is a cross-sectional view schematically showing a ferroelectric memory 100 of the present embodiment. As shown in FIG. 1, the ferroelectric memory 100 includes a ferroelectric capacitor 30, an orientation control layer 12, an insulating layer 26, a plug 20, a first barrier layer 25, and a switching of the ferroelectric capacitor 30. Transistor 18. Note that in this embodiment, a 1T / 1C type memory cell is described, but the present invention is not limited to a 1T / 1C type memory cell.
トランジスタ１８は、ゲート絶縁層１１と、ゲート絶縁層１１上に設けられたゲート導電層１３と、ソース／ドレイン領域である第１不純物領域１７および第２不純物領域１９とを含む。また、プラグ（導電層）２０はスイッチングトランジスタ１８と電気的に接続されている。強誘電体キャパシタ３０とトランジスタ１８との間には絶縁層２６が形成されている。絶縁層２６の材質は、特に限定されないが、たとえば酸化シリコンからなることができる。 The transistor 18 includes a gate insulating layer 11, a gate conductive layer 13 provided on the gate insulating layer 11, and a first impurity region 17 and a second impurity region 19 which are source / drain regions. The plug (conductive layer) 20 is electrically connected to the switching transistor 18. An insulating layer 26 is formed between the ferroelectric capacitor 30 and the transistor 18. The material of the insulating layer 26 is not particularly limited, but can be made of, for example, silicon oxide.
強誘電体キャパシタ３０は、絶縁層２６に設けられたプラグ２０の上方に設けられている。このプラグ２０は、第２不純物領域１９の上方に形成されている。プラグ２０は、絶縁層２６を貫通するコンタクトホール２２内を埋めるように形成されている。プラグ２０は例えば、タングステン、モリブデン、タンタル、チタン、ニッケルなどの高融点金属からなり、素子の信頼性の観点からタングステンからなることが好ましい。 The ferroelectric capacitor 30 is provided above the plug 20 provided in the insulating layer 26. The plug 20 is formed above the second impurity region 19. The plug 20 is formed so as to fill the contact hole 22 that penetrates the insulating layer 26. The plug 20 is made of, for example, a refractory metal such as tungsten, molybdenum, tantalum, titanium, or nickel, and is preferably made of tungsten from the viewpoint of device reliability.
また強誘電体メモリ１００は、コンタクトホール２２の側面および底面に形成された第２バリア層２３と、プラグ２０上に形成されたアモルファス層２４とを、コンタクトホール２２内にさらに含む。プラグ２０は、第２バリア層２３とアモルファス層２４とによって覆われている。 The ferroelectric memory 100 further includes a second barrier layer 23 formed on the side and bottom surfaces of the contact hole 22 and an amorphous layer 24 formed on the plug 20 in the contact hole 22. The plug 20 is covered with the second barrier layer 23 and the amorphous layer 24.
配向制御層１２は、絶縁層２６上およびアモルファス層２４上に形成されている。この配向制御層１２は、チタンの窒化物（ＴｉＮ）またはチタンおよびアルミニウムの窒化物（ＴｉＡｌＮ）からなり、なかでも配向制御性の高いＴｉＮからなることが好ましい。なお配向制御層１２は、少なくとも一部が結晶質であることができる。 The orientation control layer 12 is formed on the insulating layer 26 and the amorphous layer 24. The orientation control layer 12 is made of titanium nitride (TiN) or titanium and aluminum nitride (TiAlN), and is preferably made of TiN having high orientation controllability. The orientation control layer 12 can be at least partially crystalline.
第１バリア層２５は、配向制御層１２上に形成されている。第１バリア層２５は、酸素バリア機能を有する。第１バリア層２５は、チタンの窒化物（ＴｉＮ）またはチタンおよびアルミニウムの窒化物（ＴｉＡｌＮ）からなり、なかでも酸素バリア性の高いＴｉＡｌＮからなることが好ましい。また第１バリア層２５は、第１電極３２の密着性を向上させることもできる。なお第１バリア層２５は、少なくとも一部が結晶質であることができる。 The first barrier layer 25 is formed on the orientation control layer 12. The first barrier layer 25 has an oxygen barrier function. The first barrier layer 25 is made of titanium nitride (TiN) or titanium and aluminum nitride (TiAlN), and is preferably made of TiAlN having a high oxygen barrier property. The first barrier layer 25 can also improve the adhesion of the first electrode 32. Note that at least a portion of the first barrier layer 25 may be crystalline.
強誘電体キャパシタ３０は、第１バリア層２５の上に設けられた第１電極３２と、第１電極３２の上に設けられた強誘電体層３４と、強誘電体層３４の上に設けられた第２電極３６とを含む。第１電極３２、および強誘電体層３４は、少なくとも一部が結晶質であることができる。第１電極３２はイリジウム、白金、ルテニウム、ロジウム、パラジウム、オスミウム、およびイリジウムから選ばれる少なくとも１種の金属からなることができ、好ましくは白金またはイリジウムからなり、より好ましくは素子の信頼性の高いイリジウムからなる。また、第１電極３２は、単層膜でもよいし、または積層した多層膜でもよい。 The ferroelectric capacitor 30 is provided on the first electrode 32 provided on the first barrier layer 25, the ferroelectric layer 34 provided on the first electrode 32, and the ferroelectric layer 34. Second electrode 36 formed. The first electrode 32 and the ferroelectric layer 34 may be at least partially crystalline. The first electrode 32 can be made of at least one metal selected from iridium, platinum, ruthenium, rhodium, palladium, osmium, and iridium, and is preferably made of platinum or iridium, and more preferably has high device reliability. Made of iridium. The first electrode 32 may be a single layer film or a laminated multilayer film.
強誘電体層３４は、強誘電体物質を含む。この強誘電体物質は、ペロブスカイト型の結晶構造を有し、Ａ１−ｂＢ１−ａＸａＯ３の一般式で示されることができる。Ａは、Ｐｂを含む。Ｂは、ＺｒおよびＴｉのうちの少なくとも１つからなる。Ｘは、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、およびＷのうちの少なくとも１つからなる。強誘電体層３４に含まれる強誘電体物質としては、強誘電体層として使用可能な公知の材料を使用することができ、例えば、（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）（ＰＺＴ）、ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ）、（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２（ＢＬＴ）等のペロブスカイト型酸化物やビスマス層状化合物が挙げられる。中でも、強誘電体層３４の材料としてはＰＺＴが好ましい。 The ferroelectric layer 34 includes a ferroelectric material. This ferroelectric material has a perovskite crystal structure and can be represented by the general formula A 1-b B 1-a X a O 3 . A includes Pb. B consists of at least one of Zr and Ti. X consists of at least one of V, Nb, Ta, Cr, Mo, and W. As the ferroelectric substance contained in the ferroelectric layer 34, a known material that can be used as the ferroelectric layer can be used. For example, (Pb (Zr, Ti) O 3 ) (PZT), SrBi can be used. Examples thereof include perovskite oxides such as 2 Ta 2 O 9 (SBT) and (Bi, La) 4 Ti 3 O 12 (BLT) and bismuth layered compounds. Among these, PZT is preferable as the material of the ferroelectric layer 34.
また、強誘電体層３４としてＰＺＴを用いる場合、より大きな自発分極量を獲得するため、ＰＺＴにおけるチタンの含有量がジルコニウムの含有量より多いことがより好ましい。このような組成のＰＺＴは正方晶に属し、その自発分極軸はｃ軸となる。したがって原理的には、c軸配向させることで最大の分極量を得ることができる。ところが実際はc軸単一配向膜を得ることは極めて困難であり、ｃ軸と直交するａ軸配向成分が同時に存在してしまうことがある。このａ軸配向成分は分極反転に寄与しないため、ａ軸配向成分の存在によって素子の強誘電特性が損なわれるおそれがある。この問題は、強誘電体層３４に用いられるＰＺＴの結晶配向を（１１１）配向にすることにより解決される。（１１１）配向の場合は、分極軸が傾くため、その分、誘発電荷はロスするが、そのかわりすべての結晶成分が分極反転に寄与できるため、c軸配向とａ軸配向成分が混在した状態よりも、かえって効率的に電荷を取り出すことが可能となるためである。よって、強誘電体層３４がＰＺＴからなり、ＰＺＴにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、ＰＺＴの結晶配向が（１１１）配向であるのが好ましい。 Further, when PZT is used as the ferroelectric layer 34, it is more preferable that the content of titanium in the PZT is larger than the content of zirconium in order to obtain a larger amount of spontaneous polarization. PZT having such a composition belongs to tetragonal crystal, and its spontaneous polarization axis is c-axis. Therefore, in principle, the maximum amount of polarization can be obtained by c-axis orientation. However, in actuality, it is extremely difficult to obtain a c-axis single alignment film, and an a-axis alignment component orthogonal to the c-axis may exist at the same time. Since the a-axis alignment component does not contribute to polarization reversal, the presence of the a-axis alignment component may impair the ferroelectric characteristics of the device. This problem can be solved by changing the crystal orientation of PZT used for the ferroelectric layer 34 to the (111) orientation. In the case of (111) orientation, since the polarization axis is inclined, the induced charge is lost correspondingly, but instead, all the crystal components can contribute to the polarization inversion, so that the c-axis orientation and the a-axis orientation component are mixed. This is because it becomes possible to take out the charges more efficiently. Therefore, when the ferroelectric layer 34 is made of PZT and the titanium content in the PZT is larger than the zirconium content, the crystal orientation of the PZT is preferably the (111) orientation in terms of good hysteresis characteristics. .
第２電極３６は、第１電極３２に使用可能な材料として例示した上記材料からなることができ、あるいは、アルミニウム，銀，ニッケルなどからなることができる。また、第２電極３６は、単層膜でもよいし、または積層した多層膜でもよい。好ましくは、第２電極３６は、白金、あるいはイリジウムオキサイドとイリジウムとの積層膜からなる。 The second electrode 36 can be made of the above-described materials exemplified as materials usable for the first electrode 32, or can be made of aluminum, silver, nickel, or the like. The second electrode 36 may be a single layer film or a laminated multilayer film. Preferably, the second electrode 36 is made of platinum or a laminated film of iridium oxide and iridium.
第２バリア層２３は、コンタクトホール２２の底面および側面に形成される。第２バリア層２３は、導電性材料からなることができ、たとえば、チタンの窒化物（ＴｉＮ）またはチタンおよびアルミニウムの窒化物（ＴｉＡｌＮ）のうち少なくとも一層からなることができる。この第２バリア層２３によって、プラグ２０の密着性を向上させ、また、プラグ２０の拡散および酸化を防止することができ、ひいてはプラグ２０の低抵抗化を図ることができる。 The second barrier layer 23 is formed on the bottom and side surfaces of the contact hole 22. The second barrier layer 23 can be made of a conductive material, and can be made of, for example, at least one of titanium nitride (TiN) or titanium and aluminum nitride (TiAlN). The second barrier layer 23 can improve the adhesion of the plug 20, can prevent the diffusion and oxidation of the plug 20, and can lower the resistance of the plug 20.
アモルファス層２４は、プラグ２０上に形成される。アモルファス層２４は、上述したタングステン、モリブデン、タンタル、チタン、ニッケルなどの高融点金属等のプラグ２０の材料を含むアモルファス（非晶質）からなる。このように、プラグ２０上にアモルファス層２４が形成されることによって、プラグ２０上における配向制御層１２ａの結晶を優れた配向にすることができる。具体的には、アモルファス層２４が形成されることにより、プラグ２０の結晶構造が配向制御層１２に対して遮蔽され、配向制御層１２を所望の配向にしやすくする。その結果、結晶配向性に優れた配向制御層１２を形成することができ、後述する配向制御層１２の配向制御機能を高めることができる。 The amorphous layer 24 is formed on the plug 20. The amorphous layer 24 is made of amorphous (amorphous) containing the material of the plug 20 such as refractory metal such as tungsten, molybdenum, tantalum, titanium, nickel described above. Thus, by forming the amorphous layer 24 on the plug 20, the crystal of the orientation control layer 12a on the plug 20 can be excellently oriented. Specifically, by forming the amorphous layer 24, the crystal structure of the plug 20 is shielded from the orientation control layer 12, and the orientation control layer 12 is easily made to have a desired orientation. As a result, the orientation control layer 12 having excellent crystal orientation can be formed, and the orientation control function of the orientation control layer 12 described later can be enhanced.
次に、配向制御層１２の配向制御機能について説明する。配向制御層１２は、結晶質であり、所望の結晶配向を有する。したがって、第１バリア層２５は、配向制御層１２上に形成されているため、その材質が結晶質である場合に配向制御層１２の結晶配向の影響を受けて、配向制御層１２と等しい配向を有することができる。本実施の形態によれば、配向制御層１２および第１バリア層２５は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であるため、（１１１）配向を有することができる。即ち、配向制御層１２が良好な結晶質の（１１１）配向を有することにより、第１バリア層２５についても良好な結晶質の（１１１）配向にすることができる。 Next, the orientation control function of the orientation control layer 12 will be described. The orientation control layer 12 is crystalline and has a desired crystal orientation. Therefore, since the first barrier layer 25 is formed on the orientation control layer 12, when the material is crystalline, the first barrier layer 25 is affected by the crystal orientation of the orientation control layer 12, and the orientation is equal to that of the orientation control layer 12. Can have. According to the present embodiment, since both the orientation control layer 12 and the first barrier layer 25 are made of titanium nitride or titanium and aluminum nitride, they can have (111) orientation. That is, since the orientation control layer 12 has a good crystalline (111) orientation, the first barrier layer 25 can also have a good crystalline (111) orientation.
第１電極３２は、第１バリア層２５上に形成されているため、その材質が結晶質である場合に第１バリア層２５の結晶配向の影響を受けて、第１バリア層２５と等しい配向を有することができる。即ち、第１電極３２は、配向制御層１２の上方に形成されているため、配向制御層１２の結晶配向の影響を受けて、配向制御層１２と等しい配向を有することができる。本実施の形態よれば、配向制御層１２および第１バリア層２５は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であり、（１１１）配向を有する。よって、第１電極３２の結晶配向を容易に（１１１）配向にすることができる。即ち、配向制御層１２および第１バリア層２５が良好な結晶質の（１１１）配向を有することにより、第１電極３２についても良好な結晶質の（１１１）配向にすることができる。 Since the first electrode 32 is formed on the first barrier layer 25, when the material is crystalline, the first electrode 32 is affected by the crystal orientation of the first barrier layer 25, and is equal in orientation to the first barrier layer 25. Can have. That is, since the first electrode 32 is formed above the orientation control layer 12, it can have the same orientation as the orientation control layer 12 due to the influence of the crystal orientation of the orientation control layer 12. According to the present embodiment, the orientation control layer 12 and the first barrier layer 25 are both nitrides of titanium or nitrides of titanium and aluminum and have (111) orientation. Therefore, the crystal orientation of the first electrode 32 can be easily set to the (111) orientation. That is, since the orientation control layer 12 and the first barrier layer 25 have a good crystalline (111) orientation, the first electrode 32 can also have a good crystalline (111) orientation.
強誘電体層３４は、第１電極３２上に形成されているため、その材質が結晶質である場合に第１電極３２の結晶配向の影響を受けて、第１電極３２と等しい配向を有することができる。即ち、強誘電体層３４は、配向制御層１２および第１バリア層２５の上方に形成されているため、配向制御層１２および第１バリア層２５の結晶配向の影響を受けて、配向制御層１２および第１バリア層２５と等しい配向を有することができる。本実施の形態よれば、配向制御層１２および第１バリア層２５は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であり、（１１１）配向を有する。また、同様に第１電極３２は、たとえば白金やイリジウム等の上述した材質からなる場合に（１１１）配向を有することができる。よって、強誘電体層３４の結晶配向を容易に（１１１）配向にすることができる。即ち、配向制御層１２、第１バリア層２５、および第１電極３２が良好な結晶質の（１１１）配向を有することにより、強誘電体層３４についても良好な結晶質の（１１１）配向にすることができる。 Since the ferroelectric layer 34 is formed on the first electrode 32, the ferroelectric layer 34 has the same orientation as the first electrode 32 under the influence of the crystal orientation of the first electrode 32 when the material is crystalline. be able to. That is, since the ferroelectric layer 34 is formed above the orientation control layer 12 and the first barrier layer 25, the ferroelectric layer 34 is affected by the crystal orientation of the orientation control layer 12 and the first barrier layer 25, and thus the orientation control layer. 12 and the first barrier layer 25 may have the same orientation. According to the present embodiment, the orientation control layer 12 and the first barrier layer 25 are both nitrides of titanium or nitrides of titanium and aluminum and have (111) orientation. Similarly, the first electrode 32 can have a (111) orientation when made of the above-described materials such as platinum and iridium. Therefore, the crystal orientation of the ferroelectric layer 34 can be easily set to the (111) orientation. That is, since the orientation control layer 12, the first barrier layer 25, and the first electrode 32 have a good crystalline (111) orientation, the ferroelectric layer 34 also has a good crystalline (111) orientation. can do.
強誘電体層３４は、上述したように、ペロブスカイト型酸化物やビスマス層状化合物からなることができ、その結晶配向が（１１１）配向であることが望ましい。本実施の形態において強誘電体層３４は、アモルファス層２４、配向制御層１２、第１バリア層２５、および第１電極３２の上方に形成されることによって、容易に（１１１）配向を有することができる。よって、強誘電体メモリ１００は、優れたヒステリシス特性を得ることができる。 As described above, the ferroelectric layer 34 can be made of a perovskite oxide or a bismuth layered compound, and its crystal orientation is preferably (111) orientation. In this embodiment, the ferroelectric layer 34 is formed above the amorphous layer 24, the orientation control layer 12, the first barrier layer 25, and the first electrode 32, thereby easily having a (111) orientation. Can do. Therefore, the ferroelectric memory 100 can obtain excellent hysteresis characteristics.
２．強誘電体メモリの製造方法
次に、図１に示す強誘電体メモリ１００の製造方法について、図面を参照して説明する。図２〜図１０はそれぞれ、図１に示される強誘電体メモリ１００の一製造工程を模式的に示す断面図である。
2. Manufacturing Method of Ferroelectric Memory Next, a manufacturing method of the ferroelectric memory 100 shown in FIG. 1 will be described with reference to the drawings. 2 to 10 are cross-sectional views schematically showing one manufacturing process of the ferroelectric memory 100 shown in FIG.
まず、図２に示すように、トランジスタ１８および素子分離領域１６を形成する。より具体的には、半導体基板１０にトランジスタ１８、素子分離領域１６を形成し、その上に絶縁層２６を積層する。トランジスタ１８、素子分離領域１６、および絶縁層２６は、公知の方法を用いて形成することができる。 First, as shown in FIG. 2, the transistor 18 and the element isolation region 16 are formed. More specifically, the transistor 18 and the element isolation region 16 are formed on the semiconductor substrate 10, and the insulating layer 26 is stacked thereon. The transistor 18, the element isolation region 16, and the insulating layer 26 can be formed using a known method.
次に、図３に示すように、絶縁層２６を貫通するようにコンタクトホール２２を設ける。コンタクトホール２２は、たとえば第２不純物領域１９上に設けることができる。フォトリソグラフィ技術を適用してコンタクトホール２２を形成してもよい。具体的には、絶縁層２６の一部を開口するようにレジスト層（図示せず）を形成し、レジスト層の開口領域をエッチングすることによってコンタクトホール２２を形成することができる。 Next, as shown in FIG. 3, a contact hole 22 is provided so as to penetrate the insulating layer 26. The contact hole 22 can be provided, for example, on the second impurity region 19. The contact hole 22 may be formed by applying a photolithography technique. Specifically, a contact layer 22 can be formed by forming a resist layer (not shown) so as to open a part of the insulating layer 26 and etching the opening region of the resist layer.
次に、図４に示すように、コンタクトホール２２の側面および底面と、絶縁層２６上とに連続的に第２バリア層２３ａを形成する。第２バリア層２３ａは、チタンの窒化物（たとえばＴｉＮ）またはチタンおよびアルミニウムの窒化物（例えばＴｉＡｌＮ）からなることができ、反応性スパッタリング等の公知の方法によって形成されることができる。 Next, as shown in FIG. 4, the second barrier layer 23 a is continuously formed on the side and bottom surfaces of the contact hole 22 and the insulating layer 26. The second barrier layer 23a can be made of titanium nitride (eg, TiN) or titanium and aluminum nitride (eg, TiAlN), and can be formed by a known method such as reactive sputtering.
次いで、図４に示すように、コンタクトホール２２に導電性材料を埋め込むことにより、導電層２０ａを形成する。導電層２０ａの埋め込みは例えば、ＣＶＤ法またはスパッタリング法を用いて行なうことができる。 Next, as shown in FIG. 4, a conductive layer 20 a is formed by embedding a conductive material in the contact hole 22. The embedding of the conductive layer 20a can be performed using, for example, a CVD method or a sputtering method.
次に、図５に示すように、導電層２０ａおよび第２バリア層２３ａを研磨してプラグ２０および第２バリア層２３を形成する。研磨工程では、化学的機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａl Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｍｅｎｔ）法による工程を適用することができる。この研磨工程により、絶縁層２６を露出させることができる。 Next, as shown in FIG. 5, the conductive layer 20 a and the second barrier layer 23 a are polished to form the plug 20 and the second barrier layer 23. In the polishing process, a process by a chemical mechanical polishing (CMP) method can be applied. By this polishing process, the insulating layer 26 can be exposed.
次に、図６に示すように、プラグ２０の表面をアモルファス化してアモルファス層２４ａを形成する。アモルファス化は、たとえばプラグ２０表面を酸化することによって実現される。プラグ２０表面の酸化は、プラグ２０等の材質に応じて適宜選択が可能であるが、例えば、酸素を含む雰囲気中でプラグ２０をアニールすることにより、プラグ２０表面を酸化する方法が挙げられる。アニール温度は、プラグ表面を酸化することのできる範囲であれば特に限定されないが、３００〜６００℃で行なうのが好ましく、３００〜４００℃で行なうのがさらに好ましい。 Next, as shown in FIG. 6, the surface of the plug 20 is amorphized to form an amorphous layer 24a. Amorphization is realized, for example, by oxidizing the surface of the plug 20. The oxidation of the surface of the plug 20 can be appropriately selected according to the material of the plug 20 or the like. For example, a method of oxidizing the surface of the plug 20 by annealing the plug 20 in an atmosphere containing oxygen can be given. The annealing temperature is not particularly limited as long as the plug surface can be oxidized, but is preferably 300 to 600 ° C., more preferably 300 to 400 ° C.
また、アモルファス化は、たとえばプラグ２０表面を窒化することによっても実現される。プラグ２０表面の窒化は、プラグ２０等の材質に応じて適宜選択が可能であるが、例えば、窒素を含む雰囲気中でプラグ２０をアニールすることにより、プラグ２０表面を窒化する方法が挙げられる。アニール温度は、６００〜８００℃で行なうのが好ましく、６００〜７２５℃で行なうのがさらに好ましい。 Amorphization can also be realized, for example, by nitriding the surface of the plug 20. The nitriding of the surface of the plug 20 can be appropriately selected according to the material of the plug 20 or the like. For example, there is a method of nitriding the surface of the plug 20 by annealing the plug 20 in an atmosphere containing nitrogen. The annealing temperature is preferably 600 to 800 ° C., more preferably 600 to 725 ° C.
ここでは、プラグ２０の表層のみをアモルファス化することが好ましい。また、上述したようなアニール等は必ずしも必要ではなく、たとえばプラグ２０を空気中に曝すだけでもプラグ２０の表面を酸化してアモルファス化することも可能である。 Here, it is preferable to make only the surface layer of the plug 20 amorphous. Further, the above-described annealing or the like is not necessarily required. For example, the surface of the plug 20 can be oxidized and made amorphous by simply exposing the plug 20 to the air.
このようにアモルファス層２４ａを形成することにより、プラグ２０上において後述する配向制御層１２ａの結晶を優れた配向にすることができる。具体的には、アモルファス層２４ａを形成することにより、後述する工程で金属層１４ａを成膜する際に、プラグ２０の結晶構造を金属層１４ａの下方で遮蔽し、金属層１４ａを構成する原子がマイグレーションし易くなる。その結果、金属層１４ａの構成原子がその自己配向性に起因して、規則的な配列になるように促進され、結晶配向性に優れた金属層１４ａを成膜することができると推測される。また、アモルファス層２４ａを形成することにより、プラグ２０上を平坦化することもできる。 By forming the amorphous layer 24a in this way, crystals of the orientation control layer 12a described later can be excellently oriented on the plug 20. Specifically, by forming the amorphous layer 24a, when the metal layer 14a is formed in a process described later, the crystal structure of the plug 20 is shielded under the metal layer 14a, and atoms constituting the metal layer 14a. Will be easier to migrate. As a result, the constituent atoms of the metal layer 14a are promoted to have a regular arrangement due to their self-orientation, and it is estimated that the metal layer 14a having excellent crystal orientation can be formed. . In addition, by forming the amorphous layer 24a, the plug 20 can be planarized.
次に、配向制御層１２ａ（図８参照）を形成する。まず、アンモニアガスのプラズマを励起して、配向制御層１２ａが形成される領域の表面に、当該プラズマを照射する（以下、「アンモニアプラズマ処理」とする）。このアンモニアプラズマ処理により、配向制御層１２ａが形成される領域の表面が−ＮＨで終端され、後述する工程で金属層１４ａを成膜する際に、金属層１４ａを構成する原子がマイグレーションし易くなる。その結果、金属層１４ａの構成原子がその自己配向性に起因して、規則的な配列（ここでは最密充填）になるように促進され、結晶配向性に優れた金属層１４ａを成膜することができると推測される。また、後述する研磨処理の前にアンモニアプラズマ処理を行うことにより、上述したようなアンモニアプラズマ処理の効果をより高めることができる。 Next, the orientation control layer 12a (see FIG. 8) is formed. First, the plasma of ammonia gas is excited to irradiate the surface of the region where the orientation control layer 12a is formed (hereinafter referred to as “ammonia plasma treatment”). By this ammonia plasma treatment, the surface of the region where the orientation control layer 12a is formed is terminated with -NH, and atoms forming the metal layer 14a are easily migrated when forming the metal layer 14a in a process described later. . As a result, the constituent atoms of the metal layer 14a are promoted so as to have a regular arrangement (here, closest packing) due to the self-orientation, and the metal layer 14a having excellent crystal orientation is formed. It is speculated that it can. Further, by performing the ammonia plasma treatment before the polishing treatment described later, the effect of the ammonia plasma treatment as described above can be further enhanced.
次いで、図７に示すように、チタン層またはチタンアルミニウム層からなる金属層１４ａを成膜する。この金属層１４ａの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やＣＶＤ法が挙げられる。また、金属層１４ａを成膜する際の基板温度は、その材質に応じて適宜選択が可能であり、例えば、不活性雰囲気（例えば、アルゴン）中で、スパッタリング法により金属層１４ａを形成することができる。この場合、金属層１４ａを成膜する際の基板温度は、配向制御層１２が（１１１）配向を有する点で、室温から４００℃の間であることが好ましく、１００〜４００℃の間がより好ましく、１００〜３００℃の間がさらに好ましい。 Next, as shown in FIG. 7, a metal layer 14a made of a titanium layer or a titanium aluminum layer is formed. A method for forming the metal layer 14a can be appropriately selected depending on the material, and examples thereof include a sputtering method and a CVD method. Moreover, the substrate temperature at the time of forming the metal layer 14a can be appropriately selected depending on the material, and for example, the metal layer 14a is formed by sputtering in an inert atmosphere (for example, argon). Can do. In this case, the substrate temperature when forming the metal layer 14a is preferably between room temperature and 400 ° C., more preferably between 100 and 400 ° C. in that the orientation control layer 12 has (111) orientation. Preferably, the temperature is between 100 and 300 ° C.
ここで、（１１１）配向性を有する配向制御層１２ａが得られる理由としては、以下のとおりである。まず金属層１４ａを構成するＴｉまたはＴｉＡｌにおいてはその自己配向性が強く発現する。金属層１４ａは、この自己配向性により（００１）配向の結晶を有する。このため、後述する窒化工程により、金属層１４ａのＴｉまたはＴｉＡｌが（００１）配向を有する状態のまま、その隙間に窒素原子が入り込み、（１１１）配向を有する配向制御層１２ａを得ることができると推測される。なお、チタン層およびチタンアルミニウム層においては、チタンの割合が大きい程、自己配向性が高いため、チタン層を適用することによって最も配向性の優れた配向制御層１２を得ることができ、ひいては強誘電体層３４の配向性を良好にすることができる。また、上述したように、アンモニアプラズマ処理を施した後にチタン層またはチタンアルミニウム層からなる金属層１４ａを成膜することにより、配向性に優れた金属層１４ａを得ることができる。 Here, the reason why the orientation control layer 12a having (111) orientation is obtained is as follows. First, in Ti or TiAl constituting the metal layer 14a, the self-orientation is strongly expressed. The metal layer 14a has (001) -oriented crystals due to this self-orientation. For this reason, by the nitriding step described later, while the Ti or TiAl of the metal layer 14a has the (001) orientation, nitrogen atoms enter the gaps, and the orientation control layer 12a having the (111) orientation can be obtained. It is guessed. In the titanium layer and the titanium aluminum layer, the larger the proportion of titanium, the higher the self-orientation property. Therefore, by applying the titanium layer, the orientation control layer 12 having the most excellent orientation property can be obtained. The orientation of the dielectric layer 34 can be improved. Further, as described above, the metal layer 14a having excellent orientation can be obtained by forming the metal layer 14a made of a titanium layer or a titanium aluminum layer after the ammonia plasma treatment.
次いで、図８に示すように、金属層１４ａを窒化して、窒化物からなる結晶質の配向制御層１２ａを形成する。金属層１４ａの窒化方法としては、その材質に応じて適宜選択が可能であるが、例えば、窒素を含む雰囲気中で金属層１４ａをアニールすることにより、金属層１４ａを窒化する方法が挙げられる。窒素を含む雰囲気としては、アンモニアあるいはそのプラズマを含む雰囲気であってもよい。ここで、アニールは金属層１４ａの融点未満で行なうことが好ましい。この温度範囲でアニールを行なうことにより、金属層１４ａの結晶配向を保持した状態で、金属層１４ａを構成する結晶質の結晶格子の隙間に窒素原子を導入することができる。アニールは、３５０〜６５０℃で行なうのがより好ましく、５００〜６５０℃で行なうのがさらに好ましい。これにより、配向制御層１２ａを得ることができる。 Next, as shown in FIG. 8, the metal layer 14a is nitrided to form a crystalline orientation control layer 12a made of nitride. A method for nitriding the metal layer 14a can be selected as appropriate according to the material of the metal layer 14a. For example, a method of nitriding the metal layer 14a by annealing the metal layer 14a in an atmosphere containing nitrogen can be given. The atmosphere containing nitrogen may be an atmosphere containing ammonia or plasma thereof. Here, the annealing is preferably performed below the melting point of the metal layer 14a. By annealing in this temperature range, nitrogen atoms can be introduced into the gaps between the crystalline crystal lattices constituting the metal layer 14a while maintaining the crystal orientation of the metal layer 14a. The annealing is more preferably performed at 350 to 650 ° C, and further preferably performed at 500 to 650 ° C. Thereby, the orientation control layer 12a can be obtained.
ここで金属層１４ａがチタンおよびアルミニウムを含む場合、配向制御層１２ａは、チタンおよびアルミニウムの窒化物（例えばＴｉＡｌＮ）であることができ、金属層１４ａがチタンを含む場合（例えばＴｉ）、配向制御層１２ａは、チタンの窒化物（例えばＴｉＮ）であることができる。ＴｉおよびＴｉＡｌは六方晶に属し、（００１）配向である。また、この金属層１４ａを窒化して得られた配向制御層１２ａは面心立方晶のＴｉＮまたはＴｉＡｌＮからなり、ＴｉＮおよびＴｉＡｌＮは、原料であるＴｉまたはＴｉＡｌ（金属層１４ａ）の配向性に影響されて、（１１１）配向となる。 Here, when the metal layer 14a contains titanium and aluminum, the orientation control layer 12a can be a nitride of titanium and aluminum (eg, TiAlN), and when the metal layer 14a contains titanium (eg, Ti), the orientation control. Layer 12a can be a nitride of titanium (eg, TiN). Ti and TiAl belong to hexagonal crystals and have (001) orientation. Further, the orientation control layer 12a obtained by nitriding the metal layer 14a is composed of face-centered cubic TiN or TiAlN, and TiN and TiAlN affect the orientation of the raw material Ti or TiAl (metal layer 14a). Thus, the (111) orientation is obtained.
次に、図９に示すように、プラグ２０の表面（アモルファス層２４ａ）を還元してアモルファス層２４を形成する。具体的には、アモルファス層２４ａを還元雰囲気においてアニールすることにより、アモルファス層２４ａを還元することができる。ここで還元雰囲気は、酸化されたプラグ２０の材料を還元できる雰囲気であれば特に限定されないが、例えば、アンモニアやそのプラズマ、あるいは水素を含む雰囲気であることができる。アニール温度は、１００〜７２５℃で行なうのが好ましく、４００〜７２５℃で行なうのがさらに好ましい。 Next, as shown in FIG. 9, the surface (amorphous layer 24 a) of the plug 20 is reduced to form an amorphous layer 24. Specifically, the amorphous layer 24a can be reduced by annealing the amorphous layer 24a in a reducing atmosphere. Here, the reducing atmosphere is not particularly limited as long as the material of the oxidized plug 20 can be reduced. For example, the reducing atmosphere can be an atmosphere containing ammonia, plasma thereof, or hydrogen. The annealing temperature is preferably 100 to 725 ° C, more preferably 400 to 725 ° C.
この還元工程は、上述したアモルファス化工程として酸化処理を適用した場合にのみ行われる。アモルファス層２４ａを還元することによって、アモルファス層２４ａに含まれる酸素を除去することができる。アモルファス化工程として酸化処理を適用した場合には、プラグ２０と配向制御層１２との間でコンタクト不良が発生することがある。よって、アモルファス層２４ａを還元することにより、このようなコンタクト不良を防止することができる。 This reduction process is performed only when an oxidation treatment is applied as the above-described amorphization process. By reducing the amorphous layer 24a, oxygen contained in the amorphous layer 24a can be removed. When an oxidation process is applied as the amorphization process, a contact failure may occur between the plug 20 and the orientation control layer 12. Therefore, such a contact failure can be prevented by reducing the amorphous layer 24a.
なお、還元工程を行うタイミングは、金属層１４ａの成膜後であれば、特に限定されないが、強誘電体層３４ａの成膜前であることが好ましい。たとえば、強誘電体層３４に構成元素として鉛と酸素が含まれる場合に、強誘電体層３４ａの成膜後に還元工程を行うと、強誘電体層３４ａの酸素欠損を引き起こし、さらにこの酸素欠損に誘発されて鉛欠損をも引き起こしてしまうことがある。そこで、強誘電体層３４ａの成膜前に還元を行うことによって、このような強誘電体層３４ａにおける鉛欠損を防止し、強誘電体メモリ１００のヒステリシス特性を良好に保つことができる。 The timing of performing the reduction step is not particularly limited as long as it is after the formation of the metal layer 14a, but is preferably before the formation of the ferroelectric layer 34a. For example, when lead and oxygen are contained as constituent elements in the ferroelectric layer 34, if a reduction process is performed after the formation of the ferroelectric layer 34a, oxygen vacancies in the ferroelectric layer 34a are caused. May lead to lead deficiency. Therefore, by performing reduction before the formation of the ferroelectric layer 34a, lead deficiency in the ferroelectric layer 34a can be prevented, and the hysteresis characteristics of the ferroelectric memory 100 can be kept good.
次に、図９に示すように、プラグ２０および配向制御層１２ａの上面に第１バリア層２５ａを形成する。第１バリア層２５ａは、チタンの窒化物（たとえばＴｉＮ）またはチタンおよびアルミニウムの窒化物（例えばＴｉＡｌＮ）からなることができ、反応性スパッタリング等の公知の方法によって形成されることができる。ここで第１バリア層２５ａを配向制御層１２ａ上に形成することにより、配向制御層１２ａの結晶配向性を第１バリア層２５ａに反映させることができ、第１バリア層２５の結晶性を著しく向上させることができる。 Next, as shown in FIG. 9, the first barrier layer 25a is formed on the upper surfaces of the plug 20 and the orientation control layer 12a. The first barrier layer 25a can be made of titanium nitride (eg, TiN) or titanium and aluminum nitride (eg, TiAlN), and can be formed by a known method such as reactive sputtering. Here, by forming the first barrier layer 25a on the orientation control layer 12a, the crystal orientation of the orientation control layer 12a can be reflected in the first barrier layer 25a, and the crystallinity of the first barrier layer 25 is remarkably increased. Can be improved.
次に、図１０に示すように、第１バリア層２５ａ上に第１電極３２ａを形成する。ここで、第１電極３２ａを結晶性の第１バリア層２５ａ上に形成することにより、配向制御層１２ａおよび第１バリア層２５ａの結晶配向性を第１電極３２ａに反映させ、第１電極３２ａの結晶性を著しく向上させることができる。本実施の形態では、配向制御層１２ａの結晶配向が（１１１）配向であるため、第１バリア層２５ａおよび第１電極３２ａの少なくとも一部を、（１１１）配向を有する結晶質に形成することができる。 Next, as shown in FIG. 10, the first electrode 32a is formed on the first barrier layer 25a. Here, by forming the first electrode 32a on the crystalline first barrier layer 25a, the crystal orientation of the orientation control layer 12a and the first barrier layer 25a is reflected in the first electrode 32a, and the first electrode 32a is reflected. The crystallinity of can be significantly improved. In this embodiment, since the crystal orientation of the orientation control layer 12a is the (111) orientation, at least part of the first barrier layer 25a and the first electrode 32a is formed in a crystalline material having the (111) orientation. Can do.
第１電極３２ａの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法、真空蒸着法、ＣＶＤ法を適用することができる。 A method for forming the first electrode 32a can be selected as appropriate according to the material of the first electrode 32a. For example, a sputtering method, a vacuum evaporation method, or a CVD method can be applied.
次いで、図１０に示すように、第１電極３２ａ上に強誘電体層３４ａを形成する。ここで、強誘電体層３４ａを第１電極３２ａ上に形成することにより、第１電極３２ａの結晶配向性を強誘電体層３４ａに反映させることができる。本実施の形態では、第１電極３２ａの少なくとも一部が（１１１）配向を有する結晶質であるため、強誘電体層３４ａを（１１１）配向に形成することができる。 Next, as shown in FIG. 10, a ferroelectric layer 34a is formed on the first electrode 32a. Here, by forming the ferroelectric layer 34a on the first electrode 32a, the crystal orientation of the first electrode 32a can be reflected in the ferroelectric layer 34a. In the present embodiment, since at least a part of the first electrode 32a is crystalline having (111) orientation, the ferroelectric layer 34a can be formed in (111) orientation.
強誘電体層３４ａの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、溶液塗布法（ゾル・ゲル法、ＭＯＤ（Metal Organic Decomposition）法などを含む）、スパッタ法、ＣＶＤ法、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法などを適用することができる。 The method for forming the ferroelectric layer 34a can be selected as appropriate depending on the material, and includes, for example, a solution coating method (including a sol-gel method and a MOD (Metal Organic Decomposition) method), a sputtering method, and the like. The CVD method, MOCVD (Metal Organic Chemical Vapor Deposition) method, etc. can be applied.
次いで、図１０に示すように、強誘電体層３４ａ上に第２電極３６ａを形成する。第２電極３６ａの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やＣＶＤ法が挙げられる。その後、所定のパターンのレジスト層Ｒ１を第２電極３６ａ上に形成し、このレジスト層Ｒ１をマスクとして、フォトリソグラフィ法によりパターニングを行なう。これにより、第１バリア層２５上に設けられた第１電極３２と、第１電極３２上に設けられた強誘電体層３４と、強誘電体層３４上に設けられた第２電極３６とを有する、スタック型の強誘電体キャパシタ３０が得られる（図１参照）。以上の工程により強誘電体メモリ１００を製造することができる。 Next, as shown in FIG. 10, the second electrode 36a is formed on the ferroelectric layer 34a. A method for forming the second electrode 36a can be appropriately selected according to the material of the second electrode 36a, and examples thereof include a sputtering method and a CVD method. Thereafter, a resist layer R1 having a predetermined pattern is formed on the second electrode 36a, and patterning is performed by photolithography using the resist layer R1 as a mask. Thus, the first electrode 32 provided on the first barrier layer 25, the ferroelectric layer 34 provided on the first electrode 32, and the second electrode 36 provided on the ferroelectric layer 34, Thus, a stacked ferroelectric capacitor 30 having the following structure is obtained (see FIG. 1). The ferroelectric memory 100 can be manufactured through the above steps.
本実施の形態の強誘電体メモリ１００の製造方法によれば、プラグ２０上にアモルファス層２４ａを形成することにより、結晶配向性に優れた金属層１４ａを成膜することができ、ひいては、結晶配向性に優れた配向制御層１２ａを形成することができる。 According to the method for manufacturing the ferroelectric memory 100 of the present embodiment, by forming the amorphous layer 24a on the plug 20, the metal layer 14a having excellent crystal orientation can be formed. The orientation control layer 12a having excellent orientation can be formed.
また、本実施の形態の強誘電体メモリ１００の製造方法によれば、結晶質の金属層１４ａを窒化して、窒化物からなる結晶質の配向制御層１２ａを形成することにより、配向制御層１２ａの結晶構造を反映させた第１バリア層２５ａ、第１電極３２ａおよび強誘電体層３４ａを形成することができる。すなわち、所定の結晶配向を有する配向制御層１２ａを形成することにより、所望の結晶配向を有する強誘電体層３４ａを形成することができる。これにより、ヒステリシス特性に優れた強誘電体メモリ１００を得ることができる。 In addition, according to the method for manufacturing the ferroelectric memory 100 of the present embodiment, the crystalline metal layer 14a is nitrided to form the crystalline orientation control layer 12a made of nitride, thereby forming the orientation control layer. The first barrier layer 25a, the first electrode 32a, and the ferroelectric layer 34a reflecting the crystal structure of 12a can be formed. That is, the ferroelectric layer 34a having a desired crystal orientation can be formed by forming the orientation control layer 12a having a predetermined crystal orientation. Thereby, the ferroelectric memory 100 having excellent hysteresis characteristics can be obtained.
３．実験例
次に、実験例を用いて本実施の形態の強誘電体メモリ１００について具体的に説明する。
3. Experimental Example Next, the ferroelectric memory 100 according to the present embodiment will be specifically described using an experimental example.
３．１．実験例１
実験例１、２では、アモルファス層２４の有無がその上に成膜される金属層１４ａ（チタン層）の結晶配向性に与える影響を調べた。
3.1. Experimental example 1
In Experimental Examples 1 and 2, the influence of the presence or absence of the amorphous layer 24 on the crystal orientation of the metal layer 14a (titanium layer) formed thereon was examined.
まず、基板上にタングステンからなる導電層２０ａをＣＶＤ法により成膜し、その後チタン層からなる金属層１４ａを成膜した。チタン層は、スパッタリングにより形成した。チタン層の成膜条件は、雰囲気（アルゴン）の流量が５０［ｓｃｃｍ］であり，成膜パワーが１．５［ｋＷ］であり、基板温度が１５０［℃］であった。得られたチタン層のＸＲＤパターンを図１１に示す。図１１によれば、２θ＝３８．５°付近および２θ＝４０．５°付近にピークが観測された。２θ＝３８．５°付近のピークは、（００１）配向を有する結晶質のチタンに由来する００２ピークである。また、２θ＝４０．５°付近のピークは、（１０１）配向を有する結晶質のチタンに由来している。 First, a conductive layer 20a made of tungsten was formed on the substrate by a CVD method, and then a metal layer 14a made of a titanium layer was formed. The titanium layer was formed by sputtering. The deposition conditions of the titanium layer were: the atmosphere (argon) flow rate was 50 [sccm], the deposition power was 1.5 [kW], and the substrate temperature was 150 [° C.]. The XRD pattern of the obtained titanium layer is shown in FIG. According to FIG. 11, peaks were observed around 2θ = 38.5 ° and 2θ = 40.5 °. The peak around 2θ = 38.5 ° is a 002 peak derived from crystalline titanium having a (001) orientation. The peak around 2θ = 40.5 ° is derived from crystalline titanium having (101) orientation.
また、このチタン層の結晶配向性を定量的に評価するため、図１１に示す（００２）回折のロッキングカーブを測定した。その結果を図１２に示す。図１２に示すロッキングカーブは、ブロードなプロファイルを示しているため、明瞭なピークを決定できなかった。 Further, in order to quantitatively evaluate the crystal orientation of the titanium layer, a rocking curve of (002) diffraction shown in FIG. 11 was measured. The result is shown in FIG. Since the rocking curve shown in FIG. 12 shows a broad profile, a clear peak could not be determined.
３．２．実験例２
次に、実験例１と同様に基板上にタングステンからなる導電層（プラグ２０）を成膜し、プラグ２０の表面を酸化してアモルファス層２４を形成した。その後、実験例１と同様の条件でチタン層からなる金属層１４ａを成膜した。得られたチタン層のＸＲＤパターンを図１３に示す。図１３によれば、２θ＝３８．５°付近および２θ＝４０．５°付近にピークが観測された。２θ＝３８．５°付近のピークは、（００１）配向を有する結晶質のチタンに由来する００２ピークである。また、２θ＝４０．５°付近のピークは、同じくＴｉ１０１ピークである。
3.2. Experimental example 2
Next, as in Experimental Example 1, a conductive layer (plug 20) made of tungsten was formed on the substrate, and the surface of the plug 20 was oxidized to form an amorphous layer 24. Thereafter, a metal layer 14a made of a titanium layer was formed under the same conditions as in Experimental Example 1. The XRD pattern of the obtained titanium layer is shown in FIG. According to FIG. 13, peaks were observed around 2θ = 38.5 ° and 2θ = 40.5 °. The peak around 2θ = 38.5 ° is a 002 peak derived from crystalline titanium having a (001) orientation. The peak around 2θ = 40.5 ° is also the Ti101 peak.
また、このチタン層の結晶配向性を定量的に評価するため、図１３に示す（００２）回折のロッキングカーブを測定した。その結果を図１４に示す。図１４に示すロッキングカーブは、図１２に示すロッキングカーブより明瞭なピークを有していることが確認された。 In order to quantitatively evaluate the crystal orientation of the titanium layer, a rocking curve of (002) diffraction shown in FIG. 13 was measured. The result is shown in FIG. It was confirmed that the rocking curve shown in FIG. 14 has a clearer peak than the rocking curve shown in FIG.
ＸＲＤパターンにおいて、アモルファス層２４を有するときの（００２）ピークの強度が、アモルファス層２４を有さないときと比べて、５倍以上になっている。また、ロッキングカーブについても、アモルファス層２４を有することによって、ピークが明瞭になっている。よって、アモルファス層２４を有することにより、チタン層の結晶配向性が向上したことが確認された。 In the XRD pattern, the intensity of the (002) peak when the amorphous layer 24 is provided is 5 times or more that when the amorphous layer 24 is not provided. Also, the rocking curve has a clear peak due to the amorphous layer 24. Therefore, it was confirmed that the crystal orientation of the titanium layer was improved by having the amorphous layer 24.
以上の結果から、アモルファス層２４上に形成されたチタン層は、結晶配向性に優れているため、本実施の形態にかかる強誘電体メモリ１００の強誘電体層３４の結晶配向性においても優れていると推測され、ひいてはヒステリシス特性についても優れていると推測される。 From the above results, since the titanium layer formed on the amorphous layer 24 is excellent in crystal orientation, the crystal orientation of the ferroelectric layer 34 of the ferroelectric memory 100 according to the present embodiment is also excellent. It is estimated that the hysteresis characteristics are excellent.
３．３．実験例３
実験例１において得られたチタン層を窒素雰囲気下で熱処理（ＲＴＡ）することにより窒化してチタンの窒化物（ＴｉＮ）からなる配向制御層１２ａを形成した。ここで、熱処理における温度は６５０［℃］であり、熱処理時間は２分間であった。次に、反応性スパッタリングによりＴｉＡｌＮからなる第１バリア層２５ａを形成した。反応性スパッタリングは、アルゴンガスの流量を５０［ｓｃｃｍ］とし，成膜パワーを１．０［ｋＷ］とし、かつ、基板温度を４００［℃］として行なった。次に、スパッタリングによりイリジウムからなる第１電極３２ａを成膜した。スパッタリングは、イリジウムをターゲットとして、雰囲気（アルゴン）の流量を１９９［ｓｃｃｍ］、成膜パワーを１．０［ｋＷ］とし、かつ基板温度を５００［℃］として行った。
3.3. Experimental example 3
The titanium layer obtained in Experimental Example 1 was nitrided by heat treatment (RTA) in a nitrogen atmosphere to form an orientation control layer 12a made of titanium nitride (TiN). Here, the temperature in the heat treatment was 650 [° C.], and the heat treatment time was 2 minutes. Next, a first barrier layer 25a made of TiAlN was formed by reactive sputtering. The reactive sputtering was performed at an argon gas flow rate of 50 [sccm], a deposition power of 1.0 [kW], and a substrate temperature of 400 [° C.]. Next, a first electrode 32a made of iridium was formed by sputtering. Sputtering was performed with iridium as a target, an atmosphere (argon) flow rate of 199 [sccm], a deposition power of 1.0 [kW], and a substrate temperature of 500 [° C.].
得られたイリジウム層のＸＲＤパターンを図１５に示す。図１５によれば、２θ＝３６．５°付近、２θ＝３７．５°付近、２θ＝４１°付近、および２θ＝４７°付近にピークが観測された。２θ＝３６．５°付近ピークは、（１１１）配向を有する結晶質のＴｉＮに由来している。２θ＝３７．５°付近ピークは、（１１１）配向を有する結晶質のＴｉＡｌＮに由来している。また２θ＝４１°付近のピークは、Ｉｒ（１１１）回折に、２θ＝４７°付近のピークは、Ｉｒ（２００）回折に由来している。ここでＩｒ２００ピークは比較的大きく、Ｉｒは（１１１）配向成分に加えて、（１００）配向成分も相当量混在していることが明らかになった。 The XRD pattern of the obtained iridium layer is shown in FIG. According to FIG. 15, peaks were observed near 2θ = 36.5 °, 2θ = 37.5 °, 2θ = 41 °, and 2θ = 47 °. The peak around 2θ = 36.5 ° is derived from crystalline TiN having a (111) orientation. The peak around 2θ = 37.5 ° is derived from crystalline TiAlN having a (111) orientation. The peak near 2θ = 41 ° is derived from Ir (111) diffraction, and the peak near 2θ = 47 ° is derived from Ir (200) diffraction. Here, the Ir200 peak is relatively large, and it has been clarified that Ir has a considerable amount of (100) orientation component in addition to (111) orientation component.
また、このイリジウム層の結晶配向性を定量的に評価するため、図１５に示す（１１１）配向の回折ピークのロッキングカーブを測定した。その結果を図１６に示す。図１６に示すロッキングカーブは、ブロードなプロファイルを示していることが確認された。図１６によれば、アモルファス層２４を下層に有さないイリジウム層の（１１１）配向の揺らぎが大きいことが確認された。 Further, in order to quantitatively evaluate the crystal orientation of the iridium layer, a rocking curve of a diffraction peak of (111) orientation shown in FIG. 15 was measured. The result is shown in FIG. It was confirmed that the rocking curve shown in FIG. 16 shows a broad profile. According to FIG. 16, it was confirmed that the fluctuation of the (111) orientation of the iridium layer that does not have the amorphous layer 24 as a lower layer is large.
３．４．実験例４
実験例２において得られたチタン層を窒素雰囲気下で熱処理（ＲＴＡ）することにより窒化してチタンの窒化物（ＴｉＮ）からなる配向制御層１２ａを形成した。次に、反応性スパッタリングによりＴｉＡｌＮからなる第１バリア層２５ａを形成した。各成膜条件は、上述した実験例３と同様である。得られたイリジウム層のＸＲＤパターンを図１７に示す。図１７によれば、２θ＝３６．５°付近、２θ＝３７．５°付近、２θ＝４１°付近、および２θ＝４７°付近にピークが観測された。２θ＝３６．５°付近ピークは、（１１１）配向を有する結晶質のＴｉＮに由来している。２θ＝３７．５°付近ピークは、（１１１）配向を有する結晶質のＴｉＡｌＮに由来している。また２θ＝４１°付近のピークは、Ｉｒ（１１１）回折に、また２θ＝４７°付近のピークは、Ｉｒ（２００）回折に由来している。
3.4. Experimental Example 4
The titanium layer obtained in Experimental Example 2 was nitrided by heat treatment (RTA) in a nitrogen atmosphere to form an orientation control layer 12a made of titanium nitride (TiN). Next, a first barrier layer 25a made of TiAlN was formed by reactive sputtering. Each film-forming condition is the same as in Experimental Example 3 described above. The XRD pattern of the obtained iridium layer is shown in FIG. According to FIG. 17, peaks were observed near 2θ = 36.5 °, 2θ = 37.5 °, 2θ = 41 °, and 2θ = 47 °. The peak around 2θ = 36.5 ° is derived from crystalline TiN having a (111) orientation. The peak around 2θ = 37.5 ° is derived from crystalline TiAlN having a (111) orientation. The peak near 2θ = 41 ° is derived from Ir (111) diffraction, and the peak near 2θ = 47 ° is derived from Ir (200) diffraction.
また、このイリジウム層の結晶配向性を定量的に評価するため、図１７に示す（１１１）配向の回折ピークのロッキングカーブを測定した。その結果を図１８に示す。 Further, in order to quantitatively evaluate the crystal orientation of the iridium layer, a rocking curve of a diffraction peak of (111) orientation shown in FIG. 17 was measured. The result is shown in FIG.
図１７および図１５によれば、実験例４にかかるイリジウム層の（１１１）配向のピーク強度が実験例３にかかるイリジウム層のピーク強度に比べて増加していることが確認された。また、図１５において観測されたイリジウム層の（２００）配向のピークが図１７においてはほとんど観測されなかった。 17 and 15, it was confirmed that the peak intensity of the (111) orientation of the iridium layer according to Experimental Example 4 was increased as compared with the peak intensity of the iridium layer according to Experimental Example 3. Further, the (200) orientation peak of the iridium layer observed in FIG. 15 was hardly observed in FIG.
また図１８および図１６によれば、図１８に示すロッキングカーブは、図１６に示すロッキングカーブに比べてシャープなプロファイルを示していることが確認された。これにより、アモルファス層２４を下層に有するイリジウム層の（１１１）配向の揺らぎが、アモルファス層２４を有さない場合より小さいことが確認された。 18 and 16, it was confirmed that the rocking curve shown in FIG. 18 shows a sharper profile than the rocking curve shown in FIG. Thereby, it was confirmed that the fluctuation of the (111) orientation of the iridium layer having the amorphous layer 24 as a lower layer is smaller than that when the amorphous layer 24 is not provided.
以上の結果から、アモルファス層２４を有する強誘電体メモリ１００は、アモルファス層２４を有さない強誘電体メモリと比べて、第１電極３２の結晶配向性に優れているため、強誘電体層３４の結晶配向性においても優れていると推測され、ひいてはヒステリシス特性についても優れていると推測される。 From the above results, the ferroelectric memory 100 having the amorphous layer 24 is superior in the crystal orientation of the first electrode 32 as compared with the ferroelectric memory not having the amorphous layer 24. It is presumed that the crystal orientation of 34 is also excellent, and as a result, it is presumed that the hysteresis characteristic is also excellent.
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。したがって、このような変形例はすべて本発明の範囲に含まれるものとする。 As described above, the embodiments of the present invention have been described in detail. However, those skilled in the art can easily understand that many modifications can be made without departing from the novel matters and effects of the present invention. . Accordingly, all such modifications are intended to be included in the scope of the present invention.
また、本実施の形態にかかる強誘電体メモリに含まれる強誘電体キャパシタ、配向制御層等の各構成およびその製造方法は、例えば、圧電素子等に含まれるキャパシタに応用することができる。 In addition, each configuration of the ferroelectric capacitor, the orientation control layer, and the like included in the ferroelectric memory according to the present embodiment and the manufacturing method thereof can be applied to, for example, a capacitor included in a piezoelectric element or the like.
１０ 半導体基板、 １１ ゲート絶縁層、 １２，１２ａ 配向制御層、 １３ ゲート導電層、 １４ａ 金属層、 １５ サイドウォール絶縁層、 １６ 素子分離領域、 １７ 第１不純物領域、 １８ トランジスタ、 １９ 第２不純物領域、 ２０ プラグ、２０ａ 導電層、 ２２ コンタクトホール、２３、２３ａ 第２バリア層、 ２４、２４ａ アモルファス層、 ２５、２５ａ 第１バリア層、 ２６ 絶縁層、 ３０ 強誘電体キャパシタ、 ３２、３２ａ 第１電極、 ３４、３４ａ 強誘電体層、 ３６、３６ａ 第２電極、 １００ 強誘電体メモリ、 Ｒ１ レジスト層 DESCRIPTION OF SYMBOLS 10 Semiconductor substrate, 11 Gate insulating layer, 12, 12a Orientation control layer, 13 Gate conductive layer, 14a Metal layer, 15 Side wall insulating layer, 16 Element isolation region, 17 1st impurity region, 18 Transistor, 19 2nd impurity region , 20 plug, 20a conductive layer, 22 contact hole, 23, 23a second barrier layer, 24, 24a amorphous layer, 25, 25a first barrier layer, 26 insulating layer, 30 ferroelectric capacitor, 32, 32a first electrode 34, 34a Ferroelectric layer, 36, 36a Second electrode, 100 Ferroelectric memory, R1 resist layer
Claims (15)
（ｂ）前記導電層の表面をアモルファス化する工程と、
（ｃ）前記導電層の上方にチタンの窒化物を含む配向制御層を形成する工程と、
（ｄ）前記配向制御層の上方に第１電極を形成する工程と、
（ｅ）前記第１電極の上方に強誘電体層を形成する工程と、
（ｆ）前記強誘電体層の上方に第２電極を形成する工程と、
を含む、強誘電体メモリの製造方法。 (A) forming a conductive layer;
(B) amorphizing the surface of the conductive layer;
(C) forming an orientation control layer containing a nitride of titanium above the conductive layer;
(D) forming a first electrode above the orientation control layer;
(E) forming a ferroelectric layer above the first electrode;
(F) forming a second electrode above the ferroelectric layer;
A method for manufacturing a ferroelectric memory, comprising:
前記工程（ｃ）は、
（ｃ１）前記チタン層を形成する工程と、
（ｃ２）前記チタン層を窒化する工程と、
を含む、強誘電体メモリの製造方法。 In claim 1 ,
The step (c)
(C1) forming the titanium layer;
(C2) nitriding the titanium layer;
A method for manufacturing a ferroelectric memory, comprising:
前記工程（ｃ２）は、窒素雰囲気で前記チタン層を加熱することにより窒化する、強誘電体メモリの製造方法。 In claim 2 ,
The step (c2) is a method for manufacturing a ferroelectric memory, wherein the titanium layer is nitrided by heating in a nitrogen atmosphere.
前記工程（ｃ１）の前に、アンモニアガスのプラズマを励起して、前記チタン層の形成領域の表面に、当該プラズマを照射する、強誘電体メモリの製造方法。 In claim 2 or 3 ,
Prior to the step (c1), a plasma of an ammonia gas is excited to irradiate the surface of the titanium layer formation region with the plasma.
（ｂ）前記導電層の表面をアモルファス化する工程と、
（ｃ）前記導電層の上方にチタンおよびアルミニウムの窒化物を含む配向制御層を形成する工程と、
（ｄ）前記配向制御層の上方に第１電極を形成する工程と、
（ｅ）前記第１電極の上方に強誘電体層を形成する工程と、
（ｆ）前記強誘電体層の上方に第２電極を形成する工程と、
を含む、強誘電体メモリの製造方法。 (A) forming a conductive layer;
(B) amorphizing the surface of the conductive layer;
(C) forming an orientation control layer containing a nitride of titanium and aluminum above the conductive layer;
(D) forming a first electrode above the orientation control layer;
(E) forming a ferroelectric layer above the first electrode;
(F) forming a second electrode above the ferroelectric layer;
A method for manufacturing a ferroelectric memory, comprising:
前記工程（ｃ）は、
（ｃ１）前記チタンアルミニウム層を形成する工程と、
（ｃ２）前記チタンアルミニウム層を窒化する工程と、
を含む、強誘電体メモリの製造方法。 In claim 5 ,
The step (c)
(C1) forming the titanium aluminum layer;
(C2) nitriding the titanium aluminum layer;
A method for manufacturing a ferroelectric memory, comprising:
前記工程（ｃ２）は、窒素雰囲気で前記チタンアルミニウム層を加熱することにより窒化する、強誘電体メモリの製造方法。 In claim 6 ,
The step (c2) is a method for manufacturing a ferroelectric memory, wherein the titanium aluminum layer is nitrided by heating in a nitrogen atmosphere.
前記工程（ｃ１）の前に、アンモニアガスのプラズマを励起して、前記チタンアルミニウム層の形成領域の表面に、当該プラズマを照射する、強誘電体メモリの製造方法。 In claim 6 or 7 ,
Prior to the step (c1), a plasma of an ammonia gas is excited to irradiate the surface of the formation region of the titanium aluminum layer with the plasma.
前記工程（ｂ）では、前記導電層の表面を酸化することによりアモルファス化する、強誘電体メモリの製造方法。 In any of claims 1 to 8 ,
In the step (b), a method for manufacturing a ferroelectric memory, wherein the surface of the conductive layer is made amorphous by being oxidized.
酸素を含有する雰囲気において加熱することにより、前記導電層の表面を酸化する、強誘電体メモリの製造方法。 In claim 9 ,
A method for manufacturing a ferroelectric memory, wherein the surface of the conductive layer is oxidized by heating in an atmosphere containing oxygen.
前記工程（ｃ）の後に、前記導電層の表面を還元する工程をさらに含む、強誘電体メモリの製造方法。 In claim 9 or 10 ,
A method for manufacturing a ferroelectric memory, further comprising a step of reducing the surface of the conductive layer after the step (c).
水素を含有する雰囲気において加熱することにより、前記導電層の表面を還元する、強誘電体メモリの製造方法。 In claim 11 ,
A method for manufacturing a ferroelectric memory, wherein the surface of the conductive layer is reduced by heating in an atmosphere containing hydrogen.
前記工程（ｂ）では、窒素を含有する雰囲気において加熱して、前記導電層の表面を窒化することによりアモルファス化する、強誘電体メモリの製造方法。 In any of claims 1 to 8 ,
In the step (b), a method for manufacturing a ferroelectric memory, in which heating is performed in an atmosphere containing nitrogen to form an amorphous state by nitriding the surface of the conductive layer.
前記工程（ｃ）と（ｄ）の間に、前記配向制御層の上方にバリア層を形成する工程をさらに含む、強誘電体メモリの製造方法。 In any one of Claims 1 thru | or 13 .
A method for manufacturing a ferroelectric memory, further comprising a step of forming a barrier layer above the orientation control layer between the steps (c) and (d).
前記バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物である、強誘電体メモリの製造方法。 In claim 14 ,
The method for manufacturing a ferroelectric memory, wherein the barrier layer is a nitride of titanium or a nitride of titanium and aluminum.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006071292A JP4683224B2 (en) | 2006-03-15 | 2006-03-15 | Manufacturing method of ferroelectric memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006071292A JP4683224B2 (en) | 2006-03-15 | 2006-03-15 | Manufacturing method of ferroelectric memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007250775A JP2007250775A (en) | 2007-09-27 |
| JP4683224B2 true JP4683224B2 (en) | 2011-05-18 |
Family
ID=38594752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006071292A Expired - Fee Related JP4683224B2 (en) | 2006-03-15 | 2006-03-15 | Manufacturing method of ferroelectric memory |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4683224B2 (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997033316A1 (en) * | 1996-03-08 | 1997-09-12 | Hitachi, Ltd. | Semiconductor device and its manufacture |
| JP2004153031A (en) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | Method for manufacturing semiconductor device |
| JP2004186517A (en) * | 2002-12-05 | 2004-07-02 | Sony Corp | Ferroelectric nonvolatile semiconductor memory and its manufacturing method |
| JP2004311868A (en) * | 2003-04-10 | 2004-11-04 | Fujitsu Ltd | Semiconductor device |
| JP2005150688A (en) * | 2003-10-22 | 2005-06-09 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
| JP2006059968A (en) * | 2004-08-19 | 2006-03-02 | Seiko Epson Corp | Semiconductor device and its manufacturing method, ferroelectric capacitor structure |
| JP2007067294A (en) * | 2005-09-01 | 2007-03-15 | Fujitsu Ltd | Ferroelectric memory apparatus, its manufacturing method, and method for manufacturing semiconductor device |
-
2006
- 2006-03-15 JP JP2006071292A patent/JP4683224B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997033316A1 (en) * | 1996-03-08 | 1997-09-12 | Hitachi, Ltd. | Semiconductor device and its manufacture |
| JP2004153031A (en) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | Method for manufacturing semiconductor device |
| JP2004186517A (en) * | 2002-12-05 | 2004-07-02 | Sony Corp | Ferroelectric nonvolatile semiconductor memory and its manufacturing method |
| JP2004311868A (en) * | 2003-04-10 | 2004-11-04 | Fujitsu Ltd | Semiconductor device |
| JP2005150688A (en) * | 2003-10-22 | 2005-06-09 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
| JP2006059968A (en) * | 2004-08-19 | 2006-03-02 | Seiko Epson Corp | Semiconductor device and its manufacturing method, ferroelectric capacitor structure |
| JP2007067294A (en) * | 2005-09-01 | 2007-03-15 | Fujitsu Ltd | Ferroelectric memory apparatus, its manufacturing method, and method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007250775A (en) | 2007-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4320679B2 (en) | Method for manufacturing ferroelectric memory device | |
| JP4164700B2 (en) | Ferroelectric memory and manufacturing method thereof | |
| JP4600322B2 (en) | Method for manufacturing ferroelectric memory device | |
| JP4124237B2 (en) | Method for manufacturing ferroelectric memory device | |
| US7485473B2 (en) | Methods for forming semiconducting device with titanium nitride orientation layer | |
| JP4438963B2 (en) | Ferroelectric capacitor | |
| JP4928098B2 (en) | Method for manufacturing ferroelectric capacitor | |
| JP2009071144A (en) | Method of manufacturing ferroelectric memory device | |
| JP4605056B2 (en) | Method for manufacturing ferroelectric memory device | |
| JP4761031B2 (en) | Ferroelectric capacitor, method of manufacturing the same, and ferroelectric memory device | |
| JP4671039B2 (en) | Manufacturing method of semiconductor device | |
| JP4730541B2 (en) | Ferroelectric memory and manufacturing method thereof | |
| JP4683224B2 (en) | Manufacturing method of ferroelectric memory | |
| JP6217260B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP4816916B2 (en) | Ferroelectric memory and manufacturing method thereof | |
| JP4858685B2 (en) | Ferroelectric memory and manufacturing method thereof | |
| JP4697437B2 (en) | Ferroelectric memory and manufacturing method thereof | |
| JP4613857B2 (en) | Ferroelectric memory device and method for manufacturing ferroelectric memory device | |
| JP4802781B2 (en) | Method for manufacturing ferroelectric memory device | |
| JP2008135620A (en) | Manufacturing method of ferroelectric memory device | |
| JP4802780B2 (en) | Ferroelectric memory device and method for manufacturing ferroelectric memory device | |
| JP4702550B2 (en) | Manufacturing method of semiconductor device | |
| JP2018010934A (en) | Semiconductor device and method of manufacturing the same | |
| JP2008227215A (en) | Method for manufacturing ferroelectric memory device, and ferroelectric memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080619 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101020 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110112 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |