JP2004304210A - 半導体集積回路の作製方法 - Google Patents
半導体集積回路の作製方法 Download PDFInfo
- Publication number
- JP2004304210A JP2004304210A JP2004225321A JP2004225321A JP2004304210A JP 2004304210 A JP2004304210 A JP 2004304210A JP 2004225321 A JP2004225321 A JP 2004225321A JP 2004225321 A JP2004225321 A JP 2004225321A JP 2004304210 A JP2004304210 A JP 2004304210A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate electrode
- interlayer insulating
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
【解決手段】 ゲイト絶縁膜およびゲイト電極を覆って層間絶縁膜を成膜後、層間絶縁膜をパターニングし、少なくとも1つのゲイト電極を露呈する。その後、層間絶縁膜及びゲイト電極をマスクとして、前記露呈されたゲイト電極の下の半導体層に不純物を注入する。
【選択図】 図2
Description
このように、不純物を打ち分けるには少なくとも2つのマスクが必要である。
図3において、絶縁基板301上に下地膜302を形成後、半導体島領域303、304を形成する。その後ゲイト絶縁膜305を形成する。そして、ゲイト絶縁膜305上にゲイト電極306、307を形成する。こうして図3(A)の状態を得る。
絶縁基板上に少なくとも2つの半導体島領域を形成する工程と、
前記半導体島領域上にゲイト絶縁膜を形成する工程と、
前記ゲイト絶縁膜上にゲイト電極を形成する工程と、
前記ゲイト電極をマスクとして、前記半導体島領域中に第1の不純物を注入する工程と、
前記ゲイト絶縁膜及び前記ゲイト電極を覆って層間絶縁膜を形成する工程と、 前記層間絶縁膜をパターニングし、前記ゲイト電極のうち少なくとも1つを露呈する工程と、
前記ゲイト電極および前記層間絶縁膜をマスクとして、前記露呈されたゲイト電極下の半導体島領域中に第2の不純物を注入する工程と
を有することを特徴とする。
半導体基板上にゲイト絶縁膜を形成する工程と、
前記ゲイト絶縁膜上に少なくとも2つのゲイト電極を形成する工程と、
前記ゲイト電極をマスクとして、前記半導体中に第1の不純物を注入する工程と、
前記ゲイト絶縁膜及び前記ゲイト電極を覆って層間絶縁膜を形成する工程と、 前記層間絶縁膜をパターニングし、前記ゲイト電極のうち少なくとも1つを露呈する工程と、
前記ゲイト電極および前記層間絶縁膜をマスクとして、前記半導体中に第2の不純物を注入する工程と
を有することを特徴とする。
絶縁基板上に少なくとも2つのゲイト電極を形成する工程と、
前記ゲイト電極上にゲイト絶縁膜を形成する工程と、
前記ゲイト絶縁膜上に少なくとも2つの半導体層を形成する工程と、
前記半導体層上に層間絶縁膜を形成する工程と、
前記層間絶縁膜をパターニングし、前記半導体層のうち少なくとも1つの半導体層の一部を露呈する工程と、
前記層間絶縁膜をマスクとして、前記露呈された半導体層中に第1の不純物を注入する工程と
前記層間絶縁膜をパターニングし、前記露呈された半導体層とは他の半導体層の一部を露呈する工程と、
前記層間絶縁膜をマスクとして、前記半導体層中に第2の不純物を注入する工程とを有することを特徴とする。
少なくとも1つのPチャネル型トランジスタと少なくとも1つのNチャネル型トランジスタとを有する半導体装置において、
前記Pチャネル型トランジスタと前記Nチャネル型トランジスタはそれぞれ、 チャネル形成領域、ソース領域およびドレイン領域と、
前記チャネル形成領域の近隣にゲイト絶縁膜を介して形成されたゲイト電極と、
前記ソース領域に電気的に接続されたソース配線と、
前記ドレイン領域に電気的に接続されたドレイン配線と、
前記ソース配線および前記ドレイン配線の下に形成された層間絶縁膜と
を有し、
前記層間絶縁膜には、前記Pチャネル型トランジスタまたは前記Nチャネル型トランジスタの、ソース領域及びドレイン領域に添加されている不純物と同じ不純物が添加されていることを特徴とする。
前記層間絶縁膜に添加されている不純物の濃度は、前記層間絶縁膜の膜厚方向において勾配をもつ分布になっていることを特徴とする。
また、前記層間絶縁膜の膜厚は0.3μm以上であることを特徴とする。さらに、前記層間絶縁膜は無機物よりなることを特徴とする。
少なくとも1つのPチャネル型トランジスタと少なくとも1つのNチャネル型トランジスタとを有する半導体装置において、
前記Pチャネル型トランジスタと前記Nチャネル型トランジスタはそれぞれ、 チャネル形成領域、ソース領域およびドレイン領域と、
前記チャネル形成領域の近隣にゲイト絶縁膜を介して形成されたゲイト電極と、
前記ゲイト電極に電気的に接続されたゲイト配線と、
前記ソース領域に電気的に接続されたソース配線と、
前記ドレイン領域に電気的に接続されたドレイン配線と、
前記ゲイト配線上に形成された第1の層間絶縁膜と、
前記ソース配線または前記ドレイン配線と、前記第1の層間絶縁膜との間に形成された第2の層間絶縁膜と
を有し、
前記第1層間絶縁膜には、前記Pチャネル型トランジスタまたは前記Nチャネル型トランジスタの、ソース領域及びドレイン領域に添加されている不純物と同じ不純物が添加されていることを特徴とする。
また、前記第1の層間絶縁膜の膜厚は0.3μm以上であることを特徴とする。さらに、前記層間絶縁膜は無機物よりなることを特徴とする。
少なくとも1つのPチャネル型トランジスタと少なくとも1つのNチャネル型トランジスタとを有する半導体装置において、
前記Pチャネル型トランジスタと前記Nチャネル型トランジスタはそれぞれ、 チャネル形成領域、ソース領域およびドレイン領域と、
前記チャネル形成領域の近隣にゲイト絶縁膜を介して形成されたゲイト電極と、
前記ソース領域に接続されたソース電極に
前記ソース電極に接続されたソース配線と、
前記ドレイン領域に接続されたドレイン電極と、
前記ドレイン電極に接続されたドレイン配線と
前記ソース配線または前記ドレイン配線の下に形成された層間絶縁膜と
を有し、
前記ゲイト絶縁膜には、前記層間絶縁膜と、前記ソース電極またはドレイン電極とが接する付近に段差があることを特徴とする。
少なくとも1つのPチャネル型トランジスタと、
少なくとも1つのNチャネル型トランジスタと、
前記Pチャネル型トランジスタまたは前記Nチャネル型トランジスタのゲイト電極に電気的に接続されたゲイト配線と、
前記Pチャネル型トランジスタまたは前記Nチャネル型トランジスタのソース領域に電気的に接続されたソース配線と、
前記Pチャネル型トランジスタまたは前記Nチャネル型トランジスタのドレイン領域に電気的に接続されたドレイン配線と、
前記ゲイト配線と、前記ソース配線または前記ドレイン配線との間に設けられた層間絶縁膜とを有し、
前記Pチャネル型トランジスタ及び前記Nチャネル型トランジスタ上において、前記層間絶縁膜が開口されていることを特徴とする。
さらに、前記層間絶縁膜に添加されている不純物の濃度は、前記層間絶縁膜の膜厚方向において勾配をもつ分布になっていることを特徴とする。
また、前記層間絶縁膜の膜厚は0.3μm以上であることを特徴とする。さらに、前記層間絶縁膜は無機物よりなることを特徴とする。
絶縁基板上に半導体島領域を形成する工程と、
前記半導体島領域上にゲイト絶縁膜を形成する工程と、
前記ゲイト絶縁膜上にゲイト電極を形成する工程と、
前記ゲイト電極をマスクとして、前記半導体島領域中に低濃度の不純物を注入する工程と、
前記ゲイト絶縁膜及び前記ゲイト電極を覆って層間絶縁膜を形成する工程と、 前記層間絶縁膜をエッチングし、ゲイト電極の側面にスペーサーを形成する工程と、
前記ゲイト電極および前記スペーサーをマスクとして、前記半導体島領域中に高濃度の不純物を注入する工程と
を有することを特徴とする。
半導体基板上にゲイト絶縁膜を形成する工程と、
前記ゲイト絶縁膜上にゲイト電極を形成する工程と、
前記ゲイト電極をマスクとして、前記半導体中に低濃度の不純物を注入する工程と、
前記ゲイト絶縁膜及び前記ゲイト電極を覆って層間絶縁膜を形成する工程と、 前記層間絶縁膜をエッチングし、ゲイト電極の側面にスペーサーを形成する工程と、
前記ゲイト電極および前記スペーサーをマスクとして、前記半導体中に高濃度の不純物を注入する工程とを有することを特徴とする。
このように、本発明によって、作製工程を複雑にせずに、ドーピング用マスクを作製工程から無くすことができる。
本実施例では、トップゲイト型の相補型薄膜トランジスタの作製方法である。本実施例の作製工程図を図1及び図2に示す。図1及び図2において、左側にNチャネル型トランジスタ、右側にPチャネル型トランジスタを形成することとする。
こうして、図1(A)の状態を得る。
こうして、図1(B)の状態を得る。
こうして、図1(D)の状態を得る。
また、ゲイト絶縁膜もエッチングして、半導体層でエッチングを止めてもよい。
また、この時のドーズ量は、図1(C)の工程においてリンを注入したドーズ量よりも多くする。本実施例では、ドーズ量を1×1015〜5×1015原子/cm2 、加速電圧を65kVとする。このように、ボロンのドーズ量はリンのドーズ量より大きいので、不純物領域114、115の導電型は反転し、p型不純物領域(ソース/ドレイン領域)117、118となる。そして、119はPチャネル型トランジスタのチャネル形成領域となる。
こうして、図2(E)の状態を得る。
こうして、図2(F)の状態を得る。
図5(B)は図5(A)の502で囲った部分を拡大したものである。この図において、ゲイト絶縁膜105には、層間絶縁膜116とソース(ドレイン)電極125とが接する付近において、段差503が形成されている。これは、層間絶縁膜をパターニングした際にオーバーエッチングされたものである。もちろん、エッチング時間などの条件によりオーバーエッチングされない場合もある。
本実施例は、ボトムゲイト型の相補型薄膜トランジスタの作製方法である。本実施例の作製工程図を図6及び図7に示す。図6及び図7において、左側にNチャネル型トランジスタ、右側にPチャネル型トランジスタを形成することとする。また、特に記載しない作製条件は実施例1と同様である。
こうして図6(A)を得る。
こうして、図6(C)の状態を得る。
実施例1においては、陽極酸化膜を利用してLDD領域を形成する。本実施例では、層間絶縁膜を利用してゲート電極の両側に形成されたLDDスペーサーによりLDD領域を形成する方法について説明する。
なお、特に記載しない作製工程、作製条件は実施例1と同様である。
また、作製された半導体装置の構造上の特徴も実施例1に説明したとおりである。さらに、スペーサーにも層間絶縁膜と同様に、リンとボロンの不純物が含まれている。
図5において、ソース(ドレイン)配線125とゲイト配線501との間の層間絶縁膜116だけでは十分に絶縁性がとれない場合がある。この場合、図10に示すように層間絶縁膜116上に、第2の層間絶縁膜1001を形成する。本実施例は、実施例1だけでなく、実施例2や実施例3にも応用できる。
本実施例では、本発明を利用した半導体装置を利用した応用製品について説明する。本発明を利用した半導体装置には、半導体集積回路(CMOS回路、DRAM回路、SRAM回路等のロジック回路)やアクティブマトリクス型電気光学装置を駆動するための周辺回路等がある。以下に、その応用製品について例を挙げて説明する。
102 下地膜
103、104 半導体島領域
105 ゲイト絶縁膜
106、107 ゲイト電極
108、109 多孔質の陽極酸化膜
110、111 緻密な陽極酸化膜
112〜115 n+ 不純物領域
116 層間絶縁膜
117、118 p不純物領域
119、122 チャネル形成領域
120、121 n- 不純物領域
123〜125 ソース/ドレイン電極・配線
126 パッシベーション膜
Claims (10)
- 絶縁基板上にPチャネル型トランジスタと、Nチャネル型トランジスタと、を有する半導体集積回路の作製方法であって、
前記絶縁基板上に第1の半導体島領域及び第2の半導体島領域を形成し、
前記第1の半導体島領域及び前記第2の半導体島領域上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜を介して前記第1の半導体島領域上に第1のゲイト電極を、前記第2の半導体島領域上に第2のゲイト電極を形成し、
前記第1のゲイト電極及び前記第2のゲイト電極をマスクとして、前記第1の半導体島領域及び前記第2の半導体島領域中に第1の濃度の第1の不純物を注入し、
前記ゲイト絶縁膜と、前記第1のゲイト電極と、前記第2のゲイト電極と、を覆って層間絶縁膜を形成し、
前記層間絶縁膜に前記第1のゲイト電極が露呈するような開孔を形成し、
前記第1のゲイト電極及び前記層間絶縁膜をマスクとして、前記第1の半導体島領域中に第2の不純物を注入し、
前記層間絶縁膜に前記第2のゲイト電極の一部が露呈するような開孔を形成するとともに、前記第2のゲイト電極の側面にスペーサーを形成し、
前記第1のゲイト電極と、前記第2のゲイト電極と、前記層間絶縁膜と、前記第2のゲイト電極の側面に形成されたスペーサーと、をマスクとして、前記第1の半導体島領域及び前記第2の半導体島領域中に前記第1の濃度よりも大きい第2の濃度の第1の不純物を注入することを特徴とする半導体集積回路の作製方法。 - 半導体基板上にPチャネル型トランジスタと、Nチャネル型トランジスタと、を有する半導体集積回路の作製方法であって、
前記半導体基板上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上に第1のゲイト電極及び第2のゲイト電極を形成し、
前記第1のゲイト電極及び前記第2のゲイト電極をマスクとして、前記半導体基板中に第1の濃度の第1の不純物を注入し、
前記ゲイト絶縁膜と、前記第1のゲイト電極と、第2のゲイト電極と、を覆って層間絶縁膜を形成し、
前記層間絶縁膜に前記第1のゲイト電極が露呈するような開孔を形成し、
前記第1のゲイト電極及び前記層間絶縁膜をマスクとして、前記半導体基板中に第2の不純物を注入し、
前記層間絶縁膜に前記第2のゲイト電極の一部が露呈するような開孔を形成するとともに、前記第2のゲイト電極の側面にスペーサーを形成し、
前記第1のゲイト電極と、前記第2のゲイト電極と、前記層間絶縁膜と、前記第2のゲイト電極の側面に形成されたスペーサーと、をマスクとして、前記半導体基板基板中に前記第1の濃度よりも大きい第2の濃度の第1の不純物を注入することを特徴とする半導体集積回路の作製方法。 - 請求項1または2において、前記層間絶縁膜の膜厚は0.3μm以上になるように形成されることを特徴とする半導体集積回路の作製方法。
- 請求項1乃至3のいずれか一項において、前記層間絶縁膜は窒化珪素膜、酸化珪素膜、窒化珪素膜と酸化珪素膜との積層、有機樹脂膜、窒化珪素膜と有機樹脂膜との積層又は酸化珪素膜と有機樹脂膜との積層のいずれかでなるよう形成されることを特徴とする半導体集積回路の作製方法。
- 絶縁基板上にPチャネル型トランジスタと、Nチャネル型トランジスタを有する半導体集積回路の作製方法であって、
前記絶縁基板上に第1の半導体島領域及び第2の半導体島領域を形成し、
前記第1の半導体島領域及び前記第2の半導体島領域上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜を介して前記第1の半導体島領域上に第1のゲイト電極を、前記第2の半導体島領域上に第2のゲイト電極を形成し、
前記第1のゲイト電極及び前記第2のゲイト電極をマスクとして、前記第1の半導体島領域及び前記第2の半導体島領域中に第1の濃度の第1の不純物を注入し、
前記ゲイト絶縁膜と、前記第1のゲイト電極と、前記第2のゲイト電極と、を覆って第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜に前記第1のゲイト電極が露呈するような開孔を形成し、
前記第1のゲイト電極及び前記第1の層間絶縁膜をマスクとして、前記第1の半導体島領域中に第2の不純物を注入し、
前記第1の層間絶縁膜に前記第2のゲイト電極の一部が露呈するような開孔を形成するとともに、前記第2のゲイト電極の側面にスペーサーを形成し、
前記第1のゲイト電極と、前記第2のゲイト電極と、前記第1の層間絶縁膜と、前記第2のゲイト電極の側面に形成されたスペーサーと、をマスクとして、前記第1の半導体島領域及び第2の半導体島領域中に前記第1の濃度よりも大きい第2の濃度の第1の不純物を注入し、
前記ゲイト絶縁膜と、前記第1のゲイト電極と、前記第2のゲイト電極と、前記第1の層間絶縁膜と前記スペーサーと、を覆って第2の層間絶縁膜を形成することを特徴とする半導体集積回路の作製方法。 - 半導体基板上にPチャネル型トランジスタと、Nチャネル型トランジスタと、を有する半導体集積回路の作製方法であって、
前記半導体基板上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上に第1のゲイト電極及び第2のゲイト電極を形成し、
前記第1のゲイト電極及び第2のゲイト電極をマスクとして、前記半導体基板中に第1の濃度の第1の不純物を注入し、
前記ゲイト絶縁膜と、前記第1のゲイト電極と、第2のゲイト電極と、を覆って第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜に前記第1のゲイト電極が露呈するような開孔を形成し、
前記第1のゲイト電極及び前記第1の層間絶縁膜をマスクとして、前記半導体基板中に第2の不純物を注入し、
前記第1の層間絶縁膜に前記第2のゲイト電極の一部が露呈するような開孔を形成するとともに、前記第2のゲイト電極の側面にスペーサーを形成し、
前記第1のゲイト電極と、前記第2のゲイト電極と、前記第1の層間絶縁膜と、前記第2のゲイト電極の側面に形成されたスペーサーと、をマスクとして、前記半導体基板中に前記第1の濃度よりも大きい第2の濃度の第1の不純物を注入し、
前記ゲイト絶縁膜と、前記第1のゲイト電極と、前記第2のゲイト電極と、前記第1の層間絶縁膜と、前記スペーサーと、を覆って第2の層間絶縁膜を形成することを特徴とする半導体集積回路の作製方法。 - 請求項5または6において、前記第1の層間絶縁膜の膜厚は0.3μm以上になるように形成されることを特徴とする半導体集積回路の作製方法。
- 請求項5乃至7のいずれか一項において、前記第1の層間絶縁膜は窒化珪素膜、酸化珪素膜、窒化珪素膜と酸化珪素膜との積層、有機樹脂膜、窒化珪素膜と有機樹脂膜との積層又は酸化珪素膜と有機樹脂膜との積層のいずれかでなるよう形成されることを特徴とする半導体集積回路の作製方法。
- 請求項1乃至8のいずれか一項において、前記第1の不純物はリンであることを特徴とする半導体集積回路の作製方法。
- 請求項1乃至9のいずれか一項において、前記第2の不純物はボロンであることを特徴とする半導体集積回路の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004225321A JP4246123B2 (ja) | 2004-08-02 | 2004-08-02 | 半導体集積回路の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004225321A JP4246123B2 (ja) | 2004-08-02 | 2004-08-02 | 半導体集積回路の作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27345197A Division JP4534261B2 (ja) | 1997-09-20 | 1997-09-20 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004304210A true JP2004304210A (ja) | 2004-10-28 |
JP2004304210A5 JP2004304210A5 (ja) | 2007-07-12 |
JP4246123B2 JP4246123B2 (ja) | 2009-04-02 |
Family
ID=33411518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004225321A Expired - Lifetime JP4246123B2 (ja) | 2004-08-02 | 2004-08-02 | 半導体集積回路の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4246123B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104882414A (zh) * | 2015-05-06 | 2015-09-02 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及其结构 |
-
2004
- 2004-08-02 JP JP2004225321A patent/JP4246123B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104882414A (zh) * | 2015-05-06 | 2015-09-02 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及其结构 |
Also Published As
Publication number | Publication date |
---|---|
JP4246123B2 (ja) | 2009-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10580804B2 (en) | Array substrate, fabricating method therefor and display device | |
US10473990B2 (en) | Manufacture method of low temperature poly-silicon array substrate | |
US7592628B2 (en) | Display with thin film transistor devices having different electrical characteristics in pixel and driving regions | |
US10224416B2 (en) | Method for manufacturing low-temperature poly-silicon thin film transistor, low-temperature poly-silicon thin film transistor and display device | |
US6909117B2 (en) | Semiconductor display device and manufacturing method thereof | |
US6563136B2 (en) | Thin-film semiconductor device having a thin-film transistor for circuits that differs from a thin-film transistor for pixels | |
JP3426043B2 (ja) | 半導体装置の作製方法 | |
CN107994066B (zh) | Tft、制作方法、阵列基板、显示面板及装置 | |
US20070224740A1 (en) | Thin-film transistor and method of fabricating the same | |
KR20010019668A (ko) | 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법 | |
JP4234363B2 (ja) | 薄膜トランジスタ装置及びその製造方法、並びにそれを備えた薄膜トランジスタ基板及び表示装置 | |
US6773467B2 (en) | Storage capacitor of planar display and process for fabricating same | |
JP4534261B2 (ja) | 半導体装置の作製方法 | |
JP4246123B2 (ja) | 半導体集積回路の作製方法 | |
JPH08122813A (ja) | 液晶表示素子およびその製造方法 | |
JP4246122B2 (ja) | 半導体集積回路の作製方法 | |
JP3391176B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2002151700A (ja) | 薄膜トランジスタ | |
JPH11163366A (ja) | 薄膜トランジスタの製造方法 | |
JP3345756B2 (ja) | 半導体装置の製造方法 | |
JP2014033136A (ja) | 表示装置およびその製造方法 | |
JP2001274413A (ja) | 薄膜トランジスタの製造方法 | |
JPH1051005A (ja) | 半導体装置およびその作製方法 | |
KR100707010B1 (ko) | 박막 트랜지스터-액정표시소자의 제조방법 | |
JP2004327599A (ja) | 薄膜トランジスタと、その製造方法およびフラットパネルディスプレイ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090107 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140116 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |