JP2004303782A - Charge transfer device and solid state imaging device - Google Patents

Charge transfer device and solid state imaging device Download PDF

Info

Publication number
JP2004303782A
JP2004303782A JP2003091784A JP2003091784A JP2004303782A JP 2004303782 A JP2004303782 A JP 2004303782A JP 2003091784 A JP2003091784 A JP 2003091784A JP 2003091784 A JP2003091784 A JP 2003091784A JP 2004303782 A JP2004303782 A JP 2004303782A
Authority
JP
Japan
Prior art keywords
charge
charge transfer
transfer device
discharge
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003091784A
Other languages
Japanese (ja)
Other versions
JP4075989B2 (en
Inventor
Tetsuo Yamada
哲生 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Fujifilm Microdevices Co Ltd
Original Assignee
Fujifilm Microdevices Co Ltd
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Microdevices Co Ltd, Fuji Photo Film Co Ltd filed Critical Fujifilm Microdevices Co Ltd
Priority to JP2003091784A priority Critical patent/JP4075989B2/en
Priority to US10/806,120 priority patent/US7663684B2/en
Publication of JP2004303782A publication Critical patent/JP2004303782A/en
Application granted granted Critical
Publication of JP4075989B2 publication Critical patent/JP4075989B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To excessively suppress the occurrence of undischarged remainders of discharged charges in the charge discharging directions of charge discharging circuits. <P>SOLUTION: A charge transfer device comprises a vertical charge transfer device which has a plurality of steps of charge transfer electrodes and transfers signal charges, a plurality of charge discharging circuits disposed with respect to one step of charge transfer electrodes and selectively discharge the signal charges transferred by means of the vertical charge transfer device in different charge discharging directions, and an output circuit which outputs the signal charges transferred by means of the vertical charge transfer device to the outside. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、電荷転送装置及び電荷転送装置を用いた固体撮像装置に関し、特に電荷転送装置の電荷排出構造に関する。
【0002】
【従来の技術】
従来、電荷転送装置を用いた固体撮像装置では、例えば、垂直電荷転送装置上に信号電荷を外部に排出するための電荷排出回路を設け、光電変換素子の任意の一水平ラインの信号電荷を選択的に間引くことが行われている。(例えば、特許文献1参照。)
図3は、従来の固体撮像装置の電荷転送装置における電荷排出構造を示す図である。図3(A)は、従来の固体撮像装置の電荷転送装置における電荷排出構造を示す平面図である。
【0003】
固体撮像装置200は、正方行列状に配列される多数の光電変換素子81、複数列の垂直電荷転送装置(VCCD)82、水平電荷転送装置(HCCD)83及び出力回路84を含んで構成される。
【0004】
光電変換素子81に蓄積された信号電荷87は、隣接する垂直電荷転送装置82により、図の上方から下方に向けて垂直に転送される。水平電荷転送装置83は、複数列の垂直電荷転送装置82により転送された信号電荷87を並列に受け取り、出力回路84に順次転送する。出力回路84は、水平電荷転送装置83により転送される信号電荷87を固体撮像装置200の外部に出力する。
【0005】
垂直電荷転送装置82の末端の水平電荷転送装置83付近には、電荷排出回路90が形成される。電荷排出回路90は、転送路91、排出制御ゲート93及び排出ドレイン95を含んで構成され、垂直電荷転送装置82で転送される信号電荷87を固体撮像装置200の外部に排出することができる。
【0006】
図3(B)は、電荷排出回路90の構成を示す概略断面図である。
【0007】
転送路91は、pウェル(又はp型基板)85の表面に形成されるn型転送チャネル(以下単に転送チャネルと呼ぶ)91cと、絶縁膜86を挟んで転送チャネル91cの上方に形成される転送電極91eとで構成され、垂直電荷転送装置82の1転送段を形成する。転送電圧供給線92は、転送電極91eに制御電圧Φvnを供給する。
【0008】
排出制御ゲート93は、転送路91の転送チャネル91cと排出ドレイン95として形成されるn型領域に挟まれた領域である排出チャネル93cと、絶縁膜86を挟んで排出チャネル93cの上方に形成される排出制御ゲート電極93eとで構成される。排出制御ゲート93は、排出制御電圧供給線94により供給される制御電圧Φrcによりオン・オフが制御される。なお、制御電圧Φrcが、ハイレベル状態の時がオンであり、ロウレベル状態の時がオフである。
【0009】
排出ドレイン95は、pウェル(又はp型基板)85の表面に形成されるn型領域で構成され、垂直電荷転送装置82(転送路91)から、信号電荷87を外部に排出するためのドレインである。ドレイン電圧供給線96は、ドレイン95にドレイン電圧Vdrを供給する。
【0010】
図3(C)は、図3(B)に示す電荷排出回路90の半導体内に形成される電位分布図である。
【0011】
それぞれ、電位97は転送チャネルのチャネル電位、電位98offは排出チャネル93cの排出動作オフ(制御電圧Φrcがロウレベル)時のチャネル電位、電位98onは排出チャネル93cの排出動作オン(制御電圧Φrcがハイレベル)時のチャネル電位、電位99は電荷排出ドレイン95のドレイン電位を示す。
【0012】
固体撮像素子200の通常動作中は、電荷排出制御電極93eは、オフ状態(制御電圧Φrcがロウレベル)を保持し、垂直電荷転送路82で転送される信号電荷87は、外部に排出されずに、水平電荷転送装置83に転送される。ここで、必要に応じて、信号電荷87が転送チャネル91cに転送されてきた時に、電荷排出制御電極93eをオン状態(制御電圧Φrcがハイレベル)にすることにより、図中点線の矢印で示すように、排出チャネル93cを介して、信号電荷87を転送チャネル91cから電荷排出ドレイン95に排出することができる。
【0013】
上述の排出動作によれば、並列に配置される複数の電荷排出回路90で一度に行われるので、特定のタイミングで電荷排出制御電極93eのオン・オフを切り替えることにより、光電変換素子81の選択された一水平ラインの信号電荷を選択的に間引くことができる。
【0014】
【特許文献1】特開平6−338524号公報
【0015】
【発明が解決しようとする課題】
一般的に、転送チャネル91c内には、例えば、加工上のばらつきにより、ある確率で図3(C)に示すような電位障壁89が存在する場合がある。電位障壁89が存在すると、一定量以下の電荷は電荷排出ドレイン95に排出できない。この場合に、上述の電荷排出回路90において、電荷排出制御電極93eをオン状態にして信号電荷87を電荷排出ドレイン95に排出する時に、電位障壁89が存在する転送チャネル91cでは、該電位障壁89により信号電荷87が取り残されることがある。ここで取り残された信号電荷は、排出動作終了後に、垂直電荷転送路82から水平電荷転送装置83を経て出力されてしまう。
【0016】
例えば、全信号電荷を電荷排出回路90により、電荷排出ドレイン95に排出した場合には、電位障壁89が存在する垂直ラインには、排出残り電荷が出力され、再生画面上に白い線として現れる。この現象は、デジタルスティルカメラ等で、周知の垂直1/2ライン間引きの場合にも、信号に白線が重畳された画像となって現れ、著しく画質を悪化させてしまう。
【0017】
本発明の目的は、電荷排出回路の電荷排出方向に伴う排出取り残し電荷の発生を飛躍的に抑制することである。
【0018】
また、本発明の他の目的は、電荷排出回路に含まれる垂直電荷転送装置の転送チャネル内に確率的に存在する電位障壁又は電位ばらつき等に起因する電荷転送残りによる縦線の発生を抑制することである。
【0019】
【課題を解決するための手段】
本発明の一観点によれば、電荷転送装置は、複数段の電荷転送電極を有し、信号電荷を転送する垂直電荷転送装置と、1段の前記電荷転送電極に対して複数個配置され、前記垂直電荷転送装置で転送される信号電荷を、異なる電荷排出方向に選択的に排出する電荷排出回路と、前記垂直電荷転送装置で転送される信号電荷を外部に出力する出力回路とを有する。
【0020】
また、本発明の他の観点によれば、固体撮像撮像装置は、半導体基板と、前記半導体基板に形成された複数の光電変換素子と、前記半導体基板上方に形成され、前記光電変換素子で光電変換された信号電荷を転送する垂直電荷転送装置と、所定の位置で光電変換された信号電荷を選択的に排出する請求項1又は2記載の電荷転送装置とを有する。
【0021】
【発明の実施の形態】
図1は、本発明の第1の実施例による固体撮像装置101の垂直電荷転送装置2における電荷排出構造を示す図である。
【0022】
図1(A)は、固体撮像装置101の垂直電荷転送装置2における電荷排出構造を示す平面図である。
【0023】
固体撮像装置101は、正方行列状に配列される多数の光電変換素子1、光電変換素子1の各列に隣接して形成された複数列の垂直電荷転送装置(VCCD)2、複数列の垂直電荷転送装置2の一端に形成された水平電荷転送装置(HCCD)3及び水平電荷転送装置3の一端に接続された出力回路4を含んで構成される。
【0024】
光電変換素子1に蓄積された信号電荷7は、隣接する垂直電荷転送装置2により、図の上方から下方に向けて垂直に転送される。水平電荷転送装置3は、複数列の垂直電荷転送装置2により転送された信号電荷7を並列に受け取り、出力回路4に順次転送する。出力回路4は、水平電荷転送装置3により転送される信号電荷7を固体撮像装置101の外部に出力する。
【0025】
垂直電荷転送装置2の末端の水平電荷転送装置3付近には、第1の電荷排出回路10及び第2の電荷排出回路20が、垂直電荷転送装置2の同一の電荷転送段の左右に形成される。
【0026】
第1の電荷排出回路10は、転送路11、排出制御ゲート13L及び排出ドレイン15Lを含んで構成され、所定の位置で光電変換され垂直電荷転送装置2で転送される信号電荷7を選択的に固体撮像装置101の外部に排出することができる。
【0027】
第2の電荷排出回路20は、第1の電荷排出回路10と共通の転送路11、排出制御ゲート13R及び排出ドレイン15Rを含んで構成され、第1の電荷排出回路10で排出される信号電荷7と同じ所定の位置で光電変換された信号電荷7を選択的に固体撮像装置101の外部に排出することができる。
【0028】
図1(B)は、第1の電荷排出回路10及び第2の電荷排出回路20の構成を示す概略断面図である。
【0029】
転送路11は、pウェル(又はp型基板)5の表面に形成されるn型転送チャネル(以下単に転送チャネルと呼ぶ)11cと、絶縁膜6を挟んで転送チャネル11cの上方に形成される転送電極11eとで構成され、垂直電荷転送装置2の1電荷転送段を形成する。転送電圧供給線12は、転送電極11eに転送制御電圧Φvnを供給する。なお、転送路11は、電荷排出回路10及び第2の電荷排出回路20の双方の一部を成す。
【0030】
排出制御ゲート13Lは、転送路11の転送チャネル11cと排出ドレイン15Lとして形成されるn型領域に挟まれた領域である排出チャネル13Lcと、絶縁膜6を挟んで排出チャネル13Lcの上方に形成される排出制御ゲート電極13Leとで構成される。
【0031】
排出制御ゲート13Rは、転送路11の転送チャネル11cと排出ドレイン15Rとして形成されるn型領域に挟まれた領域である排出チャネル13Rcと、絶縁膜6を挟んで排出チャネル13Rcの上方に形成される排出制御ゲート電極13Reとで構成される。
【0032】
排出制御ゲート13L及び13Rは、排出制御電圧供給線14により供給される排出制御電圧Φrcによりオン・オフが制御される。なお、排出制御電圧Φrcが、ハイレベル状態の時がオンであり、ロウレベル状態の時がオフである。
【0033】
排出ドレイン15L及び15Rは、pウェル(又はp型基板)5の表面に形成されるn型領域で構成され、垂直電荷転送装置2(転送路11)から、信号電荷7を外部に排出するためのドレインである。ドレイン電圧供給線16は、排出ドレイン15L及び15Rにドレイン電圧Vdrを供給する。
【0034】
図1(C)は、図1(B)に示す第1の電荷排出回路10の半導体内に形成される電位分布図である。
【0035】
それぞれ、電位17は転送チャネルのチャネル電位、電位18offは排出チャネル13Lc及び13Rcの排出動作オフ(制御電圧Φrcがロウレベル)時のチャネル電位、電位18onは排出チャネル13Lc及び13Rcの排出動作オン(制御電圧Φrcがハイレベル)時のチャネル電位、電位19は電荷排出ドレイン15L及び15Rのドレイン電位を示す。
【0036】
固体撮像素子101の通常動作中は、電荷排出制御電極13Le及び13Reは、オフ状態(制御電圧Φrc1がロウレベル)を保持し、垂直電荷転送路2で転送される信号電荷7は、外部に排出されずに、水平電荷転送装置3に転送される。ここで、必要に応じて、信号電荷7が転送チャネル11cに転送されてきた時に、電荷排出制御電極13Le及び13Reをオン状態(制御電圧Φrcがハイレベル)にすることにより、図中点線の矢印で示すように、排出チャネル13Lc及び13Rcを介して、信号電荷7を転送チャネル11cから左右両側の電荷排出ドレイン15L及び15Rに排出することができる。
【0037】
上述の排出動作によれば、特定のタイミングで電荷排出制御電極13Le及び13Reのオン・オフを切り替えることにより、所定の位置の光電変換素子1で光電変換された信号電荷を選択的に間引くことができる。
【0038】
ここで、共通の転送チャネル11c内に、例えば、図に示すように第1の電荷排出回路側10に電位障壁9が存在した場合、一定量以下の信号電荷は、排出ドレイン15Lに排出することができない。しかし、第2の電荷排出回路20の排出ドレイン15Rに至る経路には、電位障壁9が存在しないので、一定量以下の信号電荷は、排出ドレイン15Rを介して排出することができる。
【0039】
また、例えば、共通の転送チャネル11cのほぼ中央に電位障壁9が存在した場合でも、第1の電荷排出回路側10よりの一定量以下の信号電荷は、排出ドレイン15Lを介して排出され、第2の電荷排出回路側20よりの一定量以下の信号電荷は、排出ドレイン15Rを介して排出される。
【0040】
以上のように、本発明の第1の実施例によれば、電位障壁9が共通の転送チャネル11c内のどの位置に存在したとしても、排出ドレイン15に至る経路に電位障壁9が存在しない第1の電荷排出回路側10又は第2の電荷排出回路側20のいずれか一方を介して、一定量以下の信号電荷を排出することができる。よって、信号電荷の取り残しを無くすことができる。
【0041】
なお、図1(A)で示した構成は、第1の電荷排出回路10及び第2の電荷排出回路20を除き、公知の正方配列CCD固体撮像装置と同様である。
【0042】
図2は、本発明の第2の実施例による固体撮像装置102の垂直電荷転送装置2における電荷排出構造を示す図である。
【0043】
図2は、本発明の第2の実施例による固体撮像装置102の垂直電荷転送装置2hにおける電荷排出構造を示す図である。
【0044】
固体撮像装置102の、光電変換素子1hは、いわゆる画素ずらし配列、又はハニカム配列で行列状に配列されている。すなわち、奇数行の画素と偶数行の画素は水平方向で半ピッチずれて配置され、奇数列の画素と偶数列の画素は垂直方向で半ピッチずれて配置されている。
【0045】
光電変換素子1hは、基本的に菱形であるが、その頂部が面取りされた(厳密には8角形の)形状を有する。ハニカム配列の菱形画素を採用することで、無効領域を減少させ、垂直電荷転送装置(VCCD)2hの転送路の幅を広く形成できる。各列の光電変換素子1hに沿って配置された複数列の垂直電荷転送装置(VCCD)2hは、光電変換素子1hの形状に沿って垂直方向に蛇行して形成される。
【0046】
光電変換素子1hに蓄積された信号電荷7は、隣接する垂直電荷転送装置2hにより、図の上方から下方に向けて垂直に転送される。水平電荷転送装置3は、複数列の垂直電荷転送装置2により転送された信号電荷7を並列に受け取り、出力回路4に順次転送する。出力回路4は、水平電荷転送装置3により転送される信号電荷7を固体撮像装置102の外部に出力する。
【0047】
垂直電荷転送装置2hの末端の水平電荷転送装置3付近に、図に示すように垂直に対して傾斜した転送段71L及び71Rを設けることで、水平方向に隣接する2列の垂直電荷転送装置2hを近接させ、拡大された空間に、第1の電荷排出回路30が形成される。第1の電荷排出回路30は、左右の垂直電荷転送装置2hの傾斜転送路21L、21R、排出制御ゲート23L及び一つの排出ドレイン25Lを含んで構成され、水平方向に隣接する左右の垂直電荷転送装置2hで転送される信号電荷7を固体撮像装置102の外部に排出することができる。すなわち、隣接する2列の垂直電荷転送装置2hが、1個の排出ドレイン25Lを共用する構造となっている。
【0048】
さらに、図に示すように、第1の電荷排出回路30の傾斜転送路21L、21Rは、垂直に対して転送段71L及び71Rとはそれぞれ逆方向に傾斜しており、該傾斜した傾斜転送路21L、21Rによって拡大された空間に、第1の電荷排出回路30とは電荷排出方向が異なる第2の電荷排出回路40が形成される。
【0049】
第2の電荷排出回路40は、左右の垂直電荷転送装置2hの傾斜転送路21L、21R、排出制御ゲート23R及び一つの排出ドレイン25Rを含んで構成され、水平方向に隣接する左右の垂直電荷転送装置2hで転送される信号電荷7を固体撮像装置102の外部に排出することができる。すなわち、隣接する2列の垂直電荷転送装置2hが、1個の排出ドレイン25Rを共用する構造となっている。
【0050】
上記の電荷排出回路の排出原理等ついては、前述の第1の実施例とほぼ同様であるので、その説明を省略する。
【0051】
以上のように、本発明の第2の実施例では、2列の垂直電荷転送装置2hが、1個の排出ドレイン25(25L又は25R)を共用するので、ドレインの数が半減し、水平方向の集積度を大幅に高めることができる。
【0052】
また、第1の電荷排出回路30と同一の電荷転送段(転送チャネル)11cに電荷排出方向の異なる第2の電荷排出回路40を設けることにより、上述の第1の実施例と同様に、電荷排出回路の電荷排出方向に伴う電荷取り残しを無くすことができる。
【0053】
なお、排出ドレイン25(25L又は25R)を共用することで、前述の第1の実施例に比べてドレインの数は半減するが、実際には、両端の垂直電荷転送装置については、排出ドレインを共用できない場合があるので、ドレインの数は、完全な1/2にはならずに「1/2程度」になる。
【0054】
以上、本発明の実施例によれば、1段の垂直電荷転送装置の電荷転送段に対して、異なる電荷排出方向の複数の電荷排出回路を設けることで、垂直電荷転送装置を転送される信号電荷を選択的に排出する場合に問題となる電荷の排出取り残しを飛躍的に低減することができる。
【0055】
例えば、1個の電荷排出回路で取り残しが起こる確率をηとすると、1個の垂直電荷転送装置に対して、n個の電荷排出装置を設けた場合の電荷取り残し確率は、ηのn乗に減少する。ここで、η<1、n≧2(nは、整数)を示す。
【0056】
なお、上述の第1及び第2の実施例では、いずれも2個の電荷排出装置を設けた例を説明したが、3個以上の電荷排出装置を設けることにより、さらに、取り残し電荷が存在する隔離とを低減させることができる。
【0057】
また、上述の第1の実施例では、正方配列CCD固体撮像装置を例に説明し、第2の実施例では、画素ずらし配列CCD固体撮像装置を例に説明したが、第1の実施例を画素ずらし配列CCD固体撮像装置に適用し、第2の実施例を正方配列CCD固体撮像装置に適用することもできる。
【0058】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組合せ等が可能なことは当業者に自明であろう。
【0059】
【発明の効果】
以上説明したように、本発明によれば、電荷排出回路の電荷排出方向に伴う排出取り残し電荷の発生を飛躍的に抑制することができる。
【0060】
また、本発明によれば、電荷排出回路に含まれる垂直電荷転送装置の転送チャネル内に確率的に存在する電位障壁又は電位ばらつき等に起因する電荷転送残りによる縦線の発生を抑制することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例による固体撮像装置101の垂直電荷転送装置2における電荷排出構造を示す図である。
【図2】本発明の第2の実施例による固体撮像装置102の垂直電荷転送装置2における電荷排出構造を示す図である。
【図3】従来の固体撮像装置200の垂直電荷転送装置における電荷排出構造を示す図である。
【符号の説明】
1…光電変換素子、2…垂直電荷転送装置、3…水平電荷転送装置、4…出力回路、5…pウェル、6…絶縁膜、7…信号電荷、9…電位障壁、10,30…第1の電荷排出回路、20,40・・・第2の電荷排出装置、11,21・・・転送路、12・・・転送電圧供給線、13,23・・・排出制御ゲート、14・・・排出制御電圧供給線、15,25・・・排出ドレイン、16・・・ドレイン電圧供給線、71…転送段、101,102…固体撮像装置
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a charge transfer device and a solid-state imaging device using the charge transfer device, and more particularly to a charge discharge structure of the charge transfer device.
[0002]
[Prior art]
Conventionally, in a solid-state imaging device using a charge transfer device, for example, a charge discharge circuit for discharging a signal charge to the outside is provided on a vertical charge transfer device, and a signal charge of an arbitrary horizontal line of a photoelectric conversion element is selected. Thinning out is performed. (For example, refer to Patent Document 1.)
FIG. 3 is a diagram illustrating a charge discharging structure in a charge transfer device of a conventional solid-state imaging device. FIG. 3A is a plan view showing a charge discharging structure in a charge transfer device of a conventional solid-state imaging device.
[0003]
The solid-state imaging device 200 includes a large number of photoelectric conversion elements 81 arranged in a square matrix, a plurality of columns of vertical charge transfer devices (VCCD) 82, a horizontal charge transfer device (HCCD) 83, and an output circuit 84. .
[0004]
The signal charge 87 accumulated in the photoelectric conversion element 81 is vertically transferred from the upper side to the lower side by the adjacent vertical charge transfer device 82. The horizontal charge transfer device 83 receives in parallel the signal charges 87 transferred by the plurality of columns of vertical charge transfer devices 82 and sequentially transfers them to the output circuit 84. The output circuit 84 outputs the signal charge 87 transferred by the horizontal charge transfer device 83 to the outside of the solid-state imaging device 200.
[0005]
A charge discharging circuit 90 is formed in the vicinity of the horizontal charge transfer device 83 at the end of the vertical charge transfer device 82. The charge discharge circuit 90 includes a transfer path 91, a discharge control gate 93, and a discharge drain 95, and can discharge the signal charge 87 transferred by the vertical charge transfer device 82 to the outside of the solid-state imaging device 200.
[0006]
FIG. 3B is a schematic cross-sectional view showing the configuration of the charge discharging circuit 90.
[0007]
The transfer path 91 is formed above the transfer channel 91c with an n-type transfer channel (hereinafter simply referred to as a transfer channel) 91c formed on the surface of the p-well (or p-type substrate) 85 and an insulating film 86 interposed therebetween. The transfer electrode 91e forms one transfer stage of the vertical charge transfer device 82. The transfer voltage supply line 92 supplies the control voltage Φvn to the transfer electrode 91e.
[0008]
The discharge control gate 93 is formed above the discharge channel 93 c, which is a region sandwiched between the transfer channel 91 c of the transfer path 91 and the n-type region formed as the discharge drain 95, and the insulating film 86. And a discharge control gate electrode 93e. The discharge control gate 93 is controlled to be turned on / off by a control voltage Φrc supplied by a discharge control voltage supply line 94. The control voltage Φrc is on when it is in a high level state and off when it is in a low level state.
[0009]
The discharge drain 95 is an n-type region formed on the surface of a p-well (or p-type substrate) 85, and is a drain for discharging the signal charge 87 from the vertical charge transfer device 82 (transfer path 91). It is. The drain voltage supply line 96 supplies the drain voltage Vdr to the drain 95.
[0010]
FIG. 3C is a potential distribution diagram formed in the semiconductor of the charge discharging circuit 90 shown in FIG.
[0011]
The potential 97 is the channel potential of the transfer channel, the potential 98off is the channel potential when the discharge operation of the discharge channel 93c is off (the control voltage Φrc is low level), the potential 98on is the discharge operation of the discharge channel 93c (the control voltage Φrc is high level). ) Channel potential, the potential 99 indicates the drain potential of the charge discharge drain 95.
[0012]
During the normal operation of the solid-state imaging device 200, the charge discharge control electrode 93e maintains an off state (the control voltage Φrc is at a low level), and the signal charge 87 transferred through the vertical charge transfer path 82 is not discharged outside. Then, it is transferred to the horizontal charge transfer device 83. Here, as necessary, when the signal charge 87 is transferred to the transfer channel 91c, the charge discharge control electrode 93e is turned on (the control voltage Φrc is at a high level), and is indicated by a dotted arrow in the figure. As described above, the signal charge 87 can be discharged from the transfer channel 91c to the charge discharge drain 95 via the discharge channel 93c.
[0013]
According to the above-described discharging operation, since a plurality of charge discharging circuits 90 arranged in parallel are performed at a time, the selection of the photoelectric conversion element 81 is performed by switching on / off of the charge discharging control electrode 93e at a specific timing. The signal charges of one horizontal line thus formed can be selectively thinned out.
[0014]
[Patent Document 1] JP-A-6-338524
[Problems to be solved by the invention]
In general, the potential barrier 89 as shown in FIG. 3C may exist in the transfer channel 91c with a certain probability due to, for example, processing variations. If the potential barrier 89 is present, a certain amount or less of charge cannot be discharged to the charge discharge drain 95. In this case, in the above-described charge discharge circuit 90, when the charge discharge control electrode 93e is turned on and the signal charge 87 is discharged to the charge discharge drain 95, the transfer channel 91c having the potential barrier 89 has the potential barrier 89. As a result, the signal charge 87 may be left behind. The signal charge left here is output from the vertical charge transfer path 82 via the horizontal charge transfer device 83 after the discharge operation is completed.
[0016]
For example, when all the signal charges are discharged to the charge discharge drain 95 by the charge discharge circuit 90, the remaining discharge charges are output to the vertical line where the potential barrier 89 exists, and appear as a white line on the reproduction screen. This phenomenon appears as an image in which a white line is superimposed on a signal even in the case of a well-known vertical 1/2 line thinning with a digital still camera or the like, and the image quality is significantly deteriorated.
[0017]
An object of the present invention is to drastically suppress the generation of unremoved charges in the charge discharging direction of the charge discharging circuit.
[0018]
Another object of the present invention is to suppress the occurrence of vertical lines due to residual charge transfer due to potential barriers or potential variations that exist in the transfer channel of the vertical charge transfer device included in the charge discharging circuit. That is.
[0019]
[Means for Solving the Problems]
According to one aspect of the present invention, a charge transfer device includes a plurality of stages of charge transfer electrodes, and a plurality of charge transfer devices are arranged with respect to a vertical charge transfer device that transfers signal charges, and one stage of the charge transfer electrodes, A charge discharging circuit that selectively discharges signal charges transferred by the vertical charge transfer device in different charge discharging directions; and an output circuit that outputs the signal charges transferred by the vertical charge transfer device to the outside.
[0020]
According to another aspect of the present invention, a solid-state imaging device includes a semiconductor substrate, a plurality of photoelectric conversion elements formed on the semiconductor substrate, and a photoelectric conversion element formed above the semiconductor substrate. 3. A vertical charge transfer device for transferring the converted signal charge, and a charge transfer device according to claim 1 or 2 for selectively discharging the signal charge photoelectrically converted at a predetermined position.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a diagram showing a charge discharging structure in the vertical charge transfer device 2 of the solid-state imaging device 101 according to the first embodiment of the present invention.
[0022]
FIG. 1A is a plan view showing a charge discharging structure in the vertical charge transfer device 2 of the solid-state imaging device 101.
[0023]
The solid-state imaging device 101 includes a large number of photoelectric conversion elements 1 arranged in a square matrix, a plurality of vertical charge transfer devices (VCCDs) 2 formed adjacent to each column of the photoelectric conversion elements 1, and a plurality of vertical columns. A horizontal charge transfer device (HCCD) 3 formed at one end of the charge transfer device 2 and an output circuit 4 connected to one end of the horizontal charge transfer device 3 are configured.
[0024]
The signal charge 7 accumulated in the photoelectric conversion element 1 is vertically transferred from the upper side to the lower side by the adjacent vertical charge transfer device 2. The horizontal charge transfer device 3 receives in parallel the signal charges 7 transferred by the plurality of columns of vertical charge transfer devices 2 and sequentially transfers them to the output circuit 4. The output circuit 4 outputs the signal charge 7 transferred by the horizontal charge transfer device 3 to the outside of the solid-state imaging device 101.
[0025]
Near the horizontal charge transfer device 3 at the end of the vertical charge transfer device 2, a first charge discharge circuit 10 and a second charge discharge circuit 20 are formed on the left and right of the same charge transfer stage of the vertical charge transfer device 2. The
[0026]
The first charge discharging circuit 10 includes a transfer path 11, a discharge control gate 13L, and a discharge drain 15L, and selectively converts the signal charge 7 that is photoelectrically converted at a predetermined position and transferred by the vertical charge transfer device 2. It can be discharged outside the solid-state imaging device 101.
[0027]
The second charge discharging circuit 20 includes a transfer path 11 common to the first charge discharging circuit 10, a discharge control gate 13 </ b> R, and a discharge drain 15 </ b> R, and the signal charge discharged by the first charge discharging circuit 10. 7 can be selectively discharged to the outside of the solid-state imaging device 101.
[0028]
FIG. 1B is a schematic cross-sectional view showing the configuration of the first charge discharging circuit 10 and the second charge discharging circuit 20.
[0029]
The transfer path 11 is formed above the transfer channel 11c with an n-type transfer channel (hereinafter simply referred to as a transfer channel) 11c formed on the surface of the p-well (or p-type substrate) 5 and the insulating film 6 interposed therebetween. The transfer electrode 11e forms one charge transfer stage of the vertical charge transfer device 2. The transfer voltage supply line 12 supplies the transfer control voltage Φvn to the transfer electrode 11e. The transfer path 11 forms part of both the charge discharging circuit 10 and the second charge discharging circuit 20.
[0030]
The discharge control gate 13L is formed above the discharge channel 13Lc, which is a region sandwiched between the transfer channel 11c of the transfer path 11 and the n-type region formed as the discharge drain 15L, and the insulating film 6 is interposed therebetween. And a discharge control gate electrode 13Le.
[0031]
The discharge control gate 13R is formed above the discharge channel 13Rc sandwiching the insulating channel 6 and the discharge channel 13Rc sandwiched between the transfer channel 11c of the transfer path 11 and the n-type region formed as the discharge drain 15R. And a discharge control gate electrode 13Re.
[0032]
The discharge control gates 13L and 13R are controlled to be turned on / off by a discharge control voltage Φrc supplied by the discharge control voltage supply line 14. The discharge control voltage Φrc is on when it is in a high level state and off when it is in a low level state.
[0033]
The discharge drains 15L and 15R are formed of an n-type region formed on the surface of the p-well (or p-type substrate) 5, and discharge the signal charge 7 from the vertical charge transfer device 2 (transfer path 11) to the outside. The drain of. The drain voltage supply line 16 supplies the drain voltage Vdr to the discharge drains 15L and 15R.
[0034]
FIG. 1C is a potential distribution diagram formed in the semiconductor of the first charge discharging circuit 10 shown in FIG.
[0035]
The potential 17 is the channel potential of the transfer channel, the potential 18off is the channel potential when the discharge operations of the discharge channels 13Lc and 13Rc are off (the control voltage Φrc is low level), and the potential 18on is the discharge operation of the discharge channels 13Lc and 13Rc (control voltage). The channel potential when Φrc is high), the potential 19, indicates the drain potential of the charge discharge drains 15L and 15R.
[0036]
During the normal operation of the solid-state imaging device 101, the charge discharge control electrodes 13Le and 13Re are kept off (the control voltage Φrc1 is at a low level), and the signal charge 7 transferred through the vertical charge transfer path 2 is discharged to the outside. Without being transferred to the horizontal charge transfer device 3. Here, as necessary, when the signal charge 7 is transferred to the transfer channel 11c, the charge discharge control electrodes 13Le and 13Re are turned on (the control voltage Φrc is at a high level), whereby a dotted arrow in the figure. As shown in FIG. 6, the signal charge 7 can be discharged from the transfer channel 11c to the left and right charge discharge drains 15L and 15R via the discharge channels 13Lc and 13Rc.
[0037]
According to the above-described discharging operation, the signal discharging control electrodes 13Le and 13Re are switched on / off at a specific timing, whereby the signal charges photoelectrically converted by the photoelectric conversion element 1 at a predetermined position can be selectively thinned out. it can.
[0038]
Here, in the common transfer channel 11c, for example, when the potential barrier 9 exists on the first charge discharging circuit side 10 as shown in the figure, a signal charge of a certain amount or less is discharged to the discharge drain 15L. I can't. However, since the potential barrier 9 does not exist in the path to the discharge drain 15R of the second charge discharge circuit 20, a signal charge of a certain amount or less can be discharged through the discharge drain 15R.
[0039]
In addition, for example, even when the potential barrier 9 exists in the approximate center of the common transfer channel 11c, a certain amount or less of the signal charge from the first charge discharging circuit side 10 is discharged through the discharge drain 15L, A certain amount or less of signal charges from the two charge discharge circuit sides 20 are discharged through the discharge drain 15R.
[0040]
As described above, according to the first embodiment of the present invention, the potential barrier 9 does not exist in the path to the drain 15 regardless of the position of the potential barrier 9 in the common transfer channel 11c. A signal charge of a certain amount or less can be discharged through either one of the charge discharging circuit side 10 or the second charge discharging circuit side 20. Therefore, it is possible to eliminate the remaining of signal charges.
[0041]
The configuration shown in FIG. 1A is the same as that of a known square array CCD solid-state imaging device except for the first charge discharging circuit 10 and the second charge discharging circuit 20.
[0042]
FIG. 2 is a diagram showing a charge discharging structure in the vertical charge transfer device 2 of the solid-state imaging device 102 according to the second embodiment of the present invention.
[0043]
FIG. 2 is a diagram showing a charge discharging structure in the vertical charge transfer device 2h of the solid-state imaging device 102 according to the second embodiment of the present invention.
[0044]
The photoelectric conversion elements 1h of the solid-state imaging device 102 are arranged in a matrix with a so-called pixel shift arrangement or a honeycomb arrangement. That is, the pixels in the odd rows and the pixels in the even rows are arranged with a half pitch shift in the horizontal direction, and the pixels in the odd column and the pixels in the even column are arranged with a half pitch shift in the vertical direction.
[0045]
The photoelectric conversion element 1h is basically a rhombus, but has a chamfered shape (strictly, an octagon). By adopting the rhombic pixels in the honeycomb arrangement, the ineffective area can be reduced and the width of the transfer path of the vertical charge transfer device (VCCD) 2h can be formed wide. A plurality of columns of vertical charge transfer devices (VCCDs) 2h arranged along the photoelectric conversion elements 1h in each column are formed by meandering in the vertical direction along the shape of the photoelectric conversion elements 1h.
[0046]
The signal charge 7 accumulated in the photoelectric conversion element 1h is vertically transferred from the upper side to the lower side of the drawing by the adjacent vertical charge transfer device 2h. The horizontal charge transfer device 3 receives in parallel the signal charges 7 transferred by the plurality of columns of vertical charge transfer devices 2 and sequentially transfers them to the output circuit 4. The output circuit 4 outputs the signal charge 7 transferred by the horizontal charge transfer device 3 to the outside of the solid-state imaging device 102.
[0047]
By providing transfer stages 71L and 71R inclined with respect to the vertical as shown in the figure in the vicinity of the horizontal charge transfer device 3 at the end of the vertical charge transfer device 2h, two columns of vertical charge transfer devices 2h adjacent in the horizontal direction are provided. The first charge discharging circuit 30 is formed in the enlarged space. The first charge discharging circuit 30 includes inclined transfer paths 21L and 21R of the left and right vertical charge transfer devices 2h, a discharge control gate 23L, and one discharge drain 25L, and the left and right vertical charge transfers adjacent in the horizontal direction. The signal charge 7 transferred by the device 2h can be discharged outside the solid-state imaging device 102. That is, two adjacent vertical charge transfer devices 2h share one discharge drain 25L.
[0048]
Further, as shown in the figure, the inclined transfer paths 21L and 21R of the first charge discharging circuit 30 are inclined in the opposite direction to the transfer stages 71L and 71R with respect to the vertical, respectively. A second charge discharging circuit 40 having a charge discharging direction different from that of the first charge discharging circuit 30 is formed in the space expanded by 21L and 21R.
[0049]
The second charge discharging circuit 40 includes inclined transfer paths 21L and 21R, a discharge control gate 23R, and one discharge drain 25R of the left and right vertical charge transfer devices 2h, and the left and right vertical charge transfers adjacent in the horizontal direction. The signal charge 7 transferred by the device 2h can be discharged outside the solid-state imaging device 102. That is, two adjacent vertical charge transfer devices 2h share a single discharge drain 25R.
[0050]
Since the discharging principle of the charge discharging circuit is substantially the same as that of the first embodiment, the description thereof is omitted.
[0051]
As described above, in the second embodiment of the present invention, the two vertical charge transfer devices 2h share one discharge drain 25 (25L or 25R), so the number of drains is reduced by half and the horizontal direction The degree of integration can be greatly increased.
[0052]
Further, by providing the second charge discharging circuit 40 having a different charge discharging direction in the same charge transfer stage (transfer channel) 11c as the first charge discharging circuit 30, the charge is charged in the same manner as in the first embodiment. It is possible to eliminate charge remaining due to the charge discharging direction of the discharging circuit.
[0053]
By sharing the drain 25 (25L or 25R), the number of drains is halved compared to the first embodiment described above. Since there are cases where it cannot be shared, the number of drains does not become a full ½ but becomes “about ½”.
[0054]
As described above, according to the embodiment of the present invention, a signal transferred through the vertical charge transfer device is provided by providing a plurality of charge discharge circuits in different charge discharge directions with respect to the charge transfer stage of one vertical charge transfer device. It is possible to drastically reduce the remaining charge discharge, which is a problem when the charge is selectively discharged.
[0055]
For example, if η is the probability that one charge discharging circuit will be left behind, the probability of charge remaining when n charge discharging devices are provided for one vertical charge transfer device is the nth power of η. Decrease. Here, η <1, n ≧ 2 (n is an integer).
[0056]
In each of the first and second embodiments described above, an example in which two charge discharging devices are provided has been described. However, by providing three or more charge discharging devices, there is a charge left behind. Isolation can be reduced.
[0057]
In the first embodiment described above, a square array CCD solid-state imaging device has been described as an example. In the second embodiment, a pixel shift array CCD solid-state imaging device has been described as an example. The second embodiment can also be applied to a square array CCD solid-state image pickup device by applying to a pixel shift array CCD solid-state image pickup device.
[0058]
Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. It will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.
[0059]
【The invention's effect】
As described above, according to the present invention, it is possible to drastically suppress the generation of undischarged charges in the charge discharging direction of the charge discharging circuit.
[0060]
In addition, according to the present invention, it is possible to suppress the occurrence of vertical lines due to residual charge transfer caused by potential barriers or potential variations that exist in the transfer channel of the vertical charge transfer device included in the charge discharging circuit. it can.
[Brief description of the drawings]
FIG. 1 is a diagram showing a charge discharging structure in a vertical charge transfer device 2 of a solid-state imaging device 101 according to a first embodiment of the present invention.
FIG. 2 is a diagram showing a charge discharging structure in the vertical charge transfer device 2 of the solid-state imaging device 102 according to the second embodiment of the present invention.
3 is a diagram showing a charge discharging structure in a vertical charge transfer device of a conventional solid-state imaging device 200. FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Photoelectric conversion element, 2 ... Vertical charge transfer apparatus, 3 ... Horizontal charge transfer apparatus, 4 ... Output circuit, 5 ... P well, 6 ... Insulating film, 7 ... Signal charge, 9 ... Potential barrier, 10,30 ... 1st 1 charge discharging circuit, 20, 40 ... second charge discharging device, 11, 21 ... transfer path, 12 ... transfer voltage supply line, 13, 23 ... discharge control gate, 14 ... Ejection control voltage supply line, 15, 25 ... Drain drain, 16 ... Drain voltage supply line, 71 ... Transfer stage, 101,102 ... Solid-state imaging device

Claims (3)

複数段の電荷転送電極を有し、信号電荷を転送する垂直電荷転送装置と、
1段の前記電荷転送電極に対して複数個配置され、前記垂直電荷転送装置で転送される信号電荷を、異なる電荷排出方向に選択的に排出する電荷排出回路と、
前記垂直電荷転送装置で転送される信号電荷を外部に出力する出力回路と
を有する電荷転送装置。
A vertical charge transfer device having a plurality of charge transfer electrodes and transferring signal charges;
A plurality of charge transfer electrodes arranged for one stage of the charge transfer electrode, and selectively discharging signal charges transferred by the vertical charge transfer device in different charge discharge directions;
A charge transfer device comprising: an output circuit for outputting signal charges transferred by the vertical charge transfer device to the outside.
前記電荷排出回路は、対応する前記垂直電荷転送装置が同一である他の電荷排出回路と共用の電荷排出ドレインを有し、
前記電荷排出ドレインは、前記垂直電荷転送装置の列数に対して1/2程度である請求項1記載の電荷転送装置。
The charge discharge circuit has a charge discharge drain shared with other charge discharge circuits having the same corresponding vertical charge transfer device,
2. The charge transfer device according to claim 1, wherein the charge discharge drain is about ½ of the number of columns of the vertical charge transfer device.
半導体基板と、
前記半導体基板に形成された複数の光電変換素子と、
前記半導体基板上方に形成され、前記光電変換素子で光電変換された信号電荷を転送する垂直電荷転送装置と、
所定の位置で光電変換された信号電荷を選択的に排出する請求項1又は2記載の電荷転送装置と
を有する固体撮像撮像装置。
A semiconductor substrate;
A plurality of photoelectric conversion elements formed on the semiconductor substrate;
A vertical charge transfer device that is formed above the semiconductor substrate and transfers signal charges photoelectrically converted by the photoelectric conversion elements;
A solid-state imaging device having a charge transfer device according to claim 1 or 2, wherein the signal charge photoelectrically converted at a predetermined position is selectively discharged.
JP2003091784A 2003-03-28 2003-03-28 Charge transfer device and solid-state imaging device Expired - Fee Related JP4075989B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003091784A JP4075989B2 (en) 2003-03-28 2003-03-28 Charge transfer device and solid-state imaging device
US10/806,120 US7663684B2 (en) 2003-03-28 2004-03-23 Charge transfer device and a solid state imaging device using the charge transfer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003091784A JP4075989B2 (en) 2003-03-28 2003-03-28 Charge transfer device and solid-state imaging device

Publications (2)

Publication Number Publication Date
JP2004303782A true JP2004303782A (en) 2004-10-28
JP4075989B2 JP4075989B2 (en) 2008-04-16

Family

ID=33405071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003091784A Expired - Fee Related JP4075989B2 (en) 2003-03-28 2003-03-28 Charge transfer device and solid-state imaging device

Country Status (1)

Country Link
JP (1) JP4075989B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007267333A (en) * 2006-03-30 2007-10-11 Fujifilm Corp Solid-state imaging apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007267333A (en) * 2006-03-30 2007-10-11 Fujifilm Corp Solid-state imaging apparatus

Also Published As

Publication number Publication date
JP4075989B2 (en) 2008-04-16

Similar Documents

Publication Publication Date Title
US10090343B2 (en) Solid-state imaging device and method for manufacturing solid-state imaging device, and electronic device
JP3794637B2 (en) Solid-state imaging device
US7812873B2 (en) Image pickup device and image pickup system
US9293503B2 (en) Solid-state imaging device, method for driving the same, method for manufacturing the same, and electronic device
JP6174902B2 (en) Solid-state imaging device and camera
JP2009253150A (en) Solid-state imaging apparatus
JP2007095917A (en) Solid-state imaging device
KR20140097113A (en) Solid-state image pickup element and electronic apparatus
JP6123866B2 (en) Solid-state imaging device and electronic apparatus
EP2249390B1 (en) Solid-state imaging device
JP2845216B2 (en) Solid-state imaging device and method of manufacturing the same
JP2014011253A (en) Solid state image pickup device and electronic apparatus
JP4075989B2 (en) Charge transfer device and solid-state imaging device
JP2006210468A (en) Solid state imaging device
JP7115067B2 (en) Solid-state imaging device and imaging system
JP4075988B2 (en) Charge transfer device and solid-state imaging device
JP4298061B2 (en) Solid-state imaging device
JP3180742B2 (en) CCD solid-state imaging device and method of manufacturing the same
JP5619093B2 (en) Solid-state imaging device and solid-state imaging system
JP2009110999A (en) Solid-state imaging device
JP2005252350A (en) Solid-state imaging device
JP2006081148A (en) Solid-state imaging apparatus and method for driving the same
JP2004088044A (en) Solid-state-image pickup device and its drive method
JP3713863B2 (en) Solid-state image sensor
JP2006141052A (en) Solid-state imaging apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050221

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060621

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20061212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080122

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees