【０００１】
【発明の属する技術分野】
本発明は、無線ＬＡＮやセルラ電話などの送受信機や、ＴＶ、ＣＡＴＶ、衛星放送、衛星通信等の受信機とそれらに用いられる高周波増幅回路およびそれを用いた送信機、受信機ならびに送受信機に関する。
【０００２】
【従来の技術】
図８に高周波増幅回路の従来技術の一例を示す。図８の電力増幅回路は、ＲＦ信号入力端子８０１と、ＲＦ信号出力端子８０２と、電源端子８０３と、基準電圧端子８０４と、増幅用トランジスタ８０５と、接地用コンデンサ８０６と、入力整合回路８２０と、出力整合回路８３０とバイアス回路８４０を有しており、増幅用トランジスタ８０５のエミッタを接地し、ベースを入力整合回路８２０を介しＲＦ信号入力端子８０１に接続するとともに、バイアス回路８４０に接続し、コレクタを出力整合回路８３０を介しＲＦ信号出力端子８０２と電源端子８０３に接続している。
【０００３】
さらに、バイアス回路８４０は、バイアス用トランジスタ８４３、８４４、８４５と、電流調整用抵抗８４１，８４２と、バイアス用抵抗８４６を有し、エミッタが接地されたバイアス用トランジスタ８４３のベースをバイアス用トランジスタ８４４のエミッタに接続し、コレクタをバイアス用トランジスタ８４４のベースに接続し、電流調整用抵抗８４２，８４１を介し基準電圧端子８０４に接続するとともに、電流調整用抵抗８４１、８４２の接続点にバイアス用トランジスタ８４５のベースを接続している。そして、バイアス用トランジスタ８４４のコレクタとバイアス用トランジスタ８４５のコレクタに電源電圧端子８０３を接続し、バイアス用トランジスタ８４５のエミッタをバイアス用抵抗８４６を介して、増幅用トランジスタ８０５のベースに接続することにより、増幅用トランジスタ８０５のベースにバイアス電圧を印加する。
【０００４】
また、入力整合回路８２０は、コンデンサ８２１、８２２と、インダクタ８２３を有し、増幅用トランジスタ８０５のベースとＲＦ信号源インピーダンスとのインピーダンス整合を図り、出力整合回路８３０は、インダクタ８３１、８３３と、コンデンサ８３２を有し、増幅用トランジスタ８０５のコレクタと負荷インピーダンスとのインピーダンス整合を図るとともに、電源端子８０３の電圧を増幅用トランジスタ８０５のコレクタに供給する働きも兼ねている。
【０００５】
以上の高周波増幅回路は、ＲＦ信号入力端子８０１に入力された５ＧＨｚ帯のＲＦ信号を増幅用トランジスタ８０５により増幅し、ＲＦ信号出力端子８０２に出力する。このとき増幅用トランジスタ８０５にバイアス電圧を供給するバイアス回路８４０は、温度変化により増幅用トランジスタ８０５のベースとコレクタ間電圧ＶＢＥが変化することによるバイアス電流の変動をバイアス回路８４０のバイアス用トランジスタ８４３、８４４により構成されるカレントミラー回路とバイアス用トランジスタ８４５のエミッタホロワ回路のベースとコレクタ間電圧の温度変化による変動で打ち消すことにより、増幅用トランジスタ８０５のコレクタ電流の温度依存性を抑えている（例えば、非特許文献１参照）。
【０００６】
さらに、カレントミラー回路と増幅用トランジスタ間をエミッタホロワ回路によるバッファを介して接続することにより、電力増幅回路における高出力時のドライブ能力が不足しないようにしている。
【０００７】
また、増幅用トランジスタ８０５に流れるコレクタ電流は、電流調整用抵抗８４１，８４２の値により調整し、増幅用トランジスタ８０５のベースとバイアス回路８４０間の接続は、バイアス回路８４０のインピーダンスの影響による利得の低下を抑えるため、バイアス用抵抗８４６を介している。
【０００８】
さらに、図９に高周波増幅回路の従来技術の他の一例を示す。図９の高周波増幅回路において、図８と同一の動作を行うものについては同一の符号を付し、説明を省略する。図９は図８と比較してバイアス回路が異なり、バイアス回路９００はバイアス用トランジスタ９０２、９０３と、電流調整用抵抗９０１とバイアス用抵抗９０４を有し、エミッタが接地されたバイアス用トランジスタ９０２のベースをバイアス用トランジスタ９０３のエミッタに接続し、バイアス用トランジスタ９０２のコレクタをバイアス用トランジスタ９０３のベースに接続するとともに、電流調整用抵抗９０１を介し基準電圧端子８０４に接続し、バイアス用トランジスタ９０３のコレクタを電源端子８０３に接続する。さらに、バイアス用トランジスタ９０２のベースとバイアス用トランジスタ９０３のエミッタの接続点にバイアス用抵抗９０４を介し増幅用トランジスタ８０５のベースを接続することにより、増幅用トランジスタ８０５にバイアス電圧を印加する。
【０００９】
以上の高周波増幅回路は、図８の電力増幅回路の従来技術と同様、ＲＦ信号入力端子８０１に入力された５ＧＨｚ帯のＲＦ信号を増幅用トランジスタ８０５により増幅し、ＲＦ信号出力端子８０２に出力する。このとき増幅用トランジスタ８０５にバイアス電圧を供給するバイアス回路９００は、温度変化により増幅用トランジスタ８０５のベースとコレクタ間電圧ＶＢＥが変化することによるバイアス電流の変動をバイアス回路９００のバイアス用トランジスタ９０２、９０３により構成されるカレントミラー回路のベースとコレクタ間電圧の温度変化による変動で打ち消すことにより、増幅用トランジスタ８０５のコレクタ電流の温度依存性を抑えている（例えば、非特許文献２参照）。
【００１０】
また、増幅用トランジスタ８０５に流れるコレクタ電流は、電流調整用抵抗９０１の値により調整するとともに、増幅用トランジスタ８０５のベースとバイアス回路９００間の接続は、バイアス回路９００のインピーダンスの影響による利得の低下を抑えるため、バイアス用抵抗９０４を介して接続している。
【００１１】
【非特許文献１】
社団法人 電子情報通信学会 信学技報 「Ｗ−ＣＤＭＡ用２段パワーアンプＨＢＴ ＭＭＩＣにおける歪相殺を用いた効率向上手法」、ＥＤ２００１−２０７、図７
【非特許文献２】
社団法人 電子情報通信学会 信学技報 「デュアルバイアスフィードＳｉＧｅ ＨＢＴ線形低雑音増幅器」、ＥＤ２００１−２０７、ＭＷ２００１−２５、図１
【００１２】
【発明が解決しようとする課題】
上記従来技術で示す高周波増幅回路では、増幅用トランジスタのベースとエミッタ間がダイオードとしてオン動作するような強レベルのＲＦ信号が入力された場合、増幅用トランジスタの入力インピーダンスが小さくなるとともに、ベースとエミッタ間の電圧ＶＢＥの平均値が減少し、ベース電流が増加するため、例えば、図８で示した電力増幅回路の従来技術では、バイアス用抵抗８４６による電圧降下が大となることで、増幅用トランジスタ８０５へのバイアス電流が不足するので、入出力特性が劣化し、十分な出力パワーが得られないという課題があった。
【００１３】
このため、図８および図９で示した高周波増幅回路を受信機の初段の低雑音増幅回路に用いた場合、強入力時に出力波形が歪んでしまい、十分なダイナミックレンジが得られないし、図８および図９で示した高周波増幅回路を送信機の最終段の電力増幅回路に用いた場合、十分な送信電力が得られない。
【００１４】
なお、図８で示した従来技術の場合、バイアス用抵抗８４６の代わりにＲＦ信号に対し大きなインピーダンスとなるインダクタを用いれば入出力特性は改善されるが、高周波増幅回路を集積化することを考えた場合、インダクタの半導体チップ面積が非常に大きくなるため、インダクタを用いての高周波増幅回路の集積化は不可能である。
【００１５】
さらに、図８で示した電力増幅回路の従来技術の場合、基準電圧端子８０４に印加する基準電圧を３．３Ｖとするが、その基準電圧がベースとエミッタ間の順方向電圧の２倍の電圧である約１．４Ｖより低くなると、バイアス用トランジスタ８４５とバイアス用抵抗８４６を介して増幅用トランジスタ８０５のベースに流れるベース電流が流れなくなるので、増幅用トランジスタ８０５がオフ状態となることから、基準電圧端子８０４に印加する電圧により増幅用トランジスタ８０５をオンオフすることは可能である。
【００１６】
しかし、増幅用トランジスタ８０５がオン状態のときは、基準電圧端子８０４には増幅用トランジスタ８０５のコレクタ電流を定めるための定電圧を印加する必要があるが、オン時に定電圧を基準電圧端子８０４に出力するためのスイッチ電源回路は、この回路の出力電圧の量産時のばらつきにより増幅用トランジスタ８０５のオン時のコレクタ電流のばらつきが大きくなってしまうため、量産化には適さない。
【００１７】
このため、送信時には受信部をオフし、受信時には送信部をオフするような送信と受信を交互に行う送受信機（例えば無線ＬＡＮシステム）に図８および図９で示した高周波増幅回路を用いた場合、送受信機の電流ばらつきが大きくなってしまう。
【００１８】
本発明の目的は、高周波増幅回路を集積化した場合であっても、入出力特性の劣化が少ない高周波増幅回路およびそれを用いた送信機、受信機ならびに送受信機を提供することにある。
【００１９】
本発明の他の目的は、増幅用トランジスタにバイアスを供給する基準電圧が量産時のばらつきにより変わっても、増幅用トランジスタのオン時のコレクタ電流がばらつかないスイッチ回路を有した高周波増幅回路およびそれを用いた送信機、受信機ならびに送受信機を提供することにある。
【００２０】
【課題を解決するための手段】
上記課題である入出力特性の劣化を解決するため、本発明は、バイパス抵抗とバイパス容量から成る直列接続体をバイアス用抵抗と並列に接続するようにした。
【００２１】
このような構成にすることにより、増幅用トランジスタのベースとエミッタ間がダイオードとしてオン動作するような強入力レベルの場合、入力信号の振幅がベースとエミッタ間がダイオードとしてオン動作している間は増幅用トランジスタの入力インピーダンスが小さくなるため、この間は増幅用トランジスタのベース電流が増加する。このとき、バイアス用抵抗のみでバイアスを行った場合、ここでの電圧降下が増加することで、ベース電流の増加がこの電圧降下により抑えられてしまうので、入出力特性が劣化する。
【００２２】
このため、バイパス抵抗とバイパスコンデンサから成る直列接続体をバイアス用抵抗と並列にすることにより、ベースとエミッタ間がダイオードとしてオン動作し増幅用トランジスタの入力インピーダンスが小さくなったときに、このバイパス抵抗とバイパスコンデンサを介し、増幅用トランジスタに十分なベース電流が流れるため、入出力特性の劣化を抑えることができる。
【００２３】
次に上記課題である増幅用トランジスタにバイアスを供給する基準電圧が量産時のばらつきにより変わっても、増幅用トランジスタのコレクタ電流がばらつかない本発明の実現は、高周波増幅回路において、バイアス用トランジスタのエミッタと接地間にエンハンスメント型の第１のスイッチ用電界効果トランジスタを挿入し、バイアス用抵抗と増幅用トランジスタのベース間にエンハンスメント型の第２のスイッチ用電界効果トランジスタを挿入するとともに、第１のスイッチ用電界効果トランジスタと第２のスイッチ用電界効果トランジスタのゲートにそれぞれ第１のゲート保護抵抗と第２のゲート保護抵抗を介しスイッチ電圧端子を接続する構成とした。
【００２４】
以上の構成とすることにより、スイッチ電圧端子にスイッチ用電界効果トランジスタのしきい値電圧（約０．８Ｖ程度）よりも低い電圧が印加された場合、第１、第２のスイッチ用電界効果トランジスタはオフ状態となるため、バイアス用トランジスタで構成されるカレントミラー回路および増幅用トランジスタはオフ状態となる。
【００２５】
そして、スイッチ電圧端子にスイッチ用電界効果トランジスタのしきい値電圧よりも高い電圧が印加されると、第１のスイッチ用電界効果トランジスタがオン状態となり、カレントミラー回路はオン状態となる（このとき、第２のスイッチ用電界効果トランジスタおよび増幅用トランジスタはオフ状態である）。さらに、スイッチ電圧端子にスイッチ用電界効果トランジスタのしきい値電圧に増幅用トランジスタのベースとエミッタ間の順方向バイアス電圧を加えた電圧（約１．５Ｖ程度）以上の値が印加されると、第２のスイッチ用電界効果トランジスタを介して増幅用トランジスタにベース電流が流れ、増幅用トランジスタはオン状態となる。このとき増幅用トランジスタに流れるコレクタ電流は、スイッチ電圧端子の電圧によらずほぼ一定となる。
【００２６】
以上のことからスイッチ電圧端子に印加する電圧により、増幅用トランジスタをオンオフすることができるとともに、オン時にスイッチ電圧端子に印加する電圧により増幅用トランジスタのコレクタ電流がばらつかない高周波増幅回路を得ることができる。
【００２７】
また、高周波増幅回路においても、バイアス用トランジスタのエミッタと接地間にエンハンスメント型の第１のスイッチ用電界効果トランジスタを挿入し、バイアス用抵抗と増幅用トランジスタのベース間にエンハンスメント型の第２のスイッチ用電界効果トランジスタを挿入するとともに、第１のスイッチ用電界効果トランジスタと第２のスイッチ用電界効果トランジスタのゲートにそれぞれ第１のゲート保護抵抗と第２のゲート保護抵抗を介しスイッチ電圧端子を接続する構成とすることにより、同様に、スイッチ電圧端子に印加する電圧により、増幅用トランジスタをオンオフすることができるとともに、オン時にスイッチ電圧端子に印加する電圧により増幅用トランジスタのコレクタ電流のばらつきに強い高周波増幅回路を得ることができる。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて説明する。
【００２９】
図１は本発明による高周波増幅回路の第１の実施の形態を示す回路図である。図において、１０１はバイパス抵抗、１０２はバイパスコンデンサであり、その他、図８に対応する部分については同一符号を付けて説明を省略する。
【００３０】
同図において、第１の実施の形態は、ＲＦ信号入力端子８０１に入力されたＲＦ信号が、入力整合回路８２０を介し増幅用トランジスタ８０５により増幅され、出力整合回路８３０を介し、ＲＦ信号出力端子８０２より出力される。また、増幅用トランジスタ８０５のベースは、バイアス回路８４０よりバイアス用抵抗８４６を介しバイアスするとともに、バイパス抵抗１０１とバイパスコンデンサ１０２の直列接続体がバイアス用抵抗８４６と並列に接続している。
【００３１】
ここで、少なくとも増幅用トランジスタ８０５、バイアス用トランジスタ８４３，８４４，８４５は同一半導体基板上に形成されている。
【００３２】
このような構成にすることにより、増幅用トランジスタ８０５のベースとエミッタ間がダイオードとしてオン動作するような強いレベルの信号が入力された場合、入力信号の振幅がベースとエミッタ間がダイオードとしてオン動作している間、増幅用トランジスタ８０５の入力インピーダンスが減少して増加するベース電流を、バイアス用抵抗８４６と並列接続されたバイパス抵抗１０１とバイパスコンデンサ１０２によりバイパスするので、入出力特性の劣化の少ない高周波増幅回路を得ることができる。
【００３３】
図２は本発明による高周波増幅回路の第２の実施の形態を示す回路図であって、図２において、２０１はバイパス抵抗、２０２はバイパスコンデンサであり、その他、図９に対応する部分については同一符号を付けて説明を省略する。
【００３４】
同図において、第２の実施の形態は、図９で示した従来技術の高周波増幅回路と比較して、バイパス抵抗２０１とバイパスコンデンサ２０２の直列接続体をバイアス用抵抗９０４と並列に接続している。
【００３５】
ここで、少なくとも増幅用トランジスタ８０５、バイアス用トランジスタ９０２，９０３は同一半導体基板上に形成されている。
【００３６】
このような構成とすることにより、第１の実施の形態と同様に入出力特性の改善が図れる上に、第１の実施の形態と比較してカレントミラー回路と増幅用トランジスタ間にエミッタホロワ回路を用いていないため、回路の簡略化を図ることができる。
【００３７】
図３は本発明による高周波増幅回路の第３の実施の形態を示す回路図であって、３０１はスイッチ電圧端子、３１０はスイッチ回路であり、スイッチ回路３１０は、スイッチ用電界効果トランジスタ３１１，３１２、ゲート保護抵抗３１３，３１４、バイアス用抵抗３１５より構成されており、その他、図１に対応する部分については同一符号を付し重複する説明を省略する。
【００３８】
図３の高周波増幅回路は図１の第１の実施の形態を示す回路図と比較して、バイアス用トランジスタ８４３のエミッタと接地間にエンハンスメント型のスイッチ用電界効果トランジスタ３１１を挿入し、バイアス用抵抗８４６と増幅用トランジスタ８０５のベース間にエンハンスメント型のスイッチ用電界効果トランジスタ３１２を挿入するとともに、スイッチ用電界効果トランジスタ３１１、３１２のゲートにそれぞれゲート保護抵抗３１３、３１４を介しスイッチ電圧端子３０１を接続する。また、スイッチ用電界効果トランジスタ３１２のインピーダンスの影響による利得の低下を抑えるため、スイッチ用電界効果トランジスタ３１２と増幅用トランジスタ８０５のベース間にバイアス用抵抗３１５を挿入している。
【００３９】
ここで、少なくとも増幅用トランジスタ８０５、バイアス用トランジスタ８４３，８４４，８４５およびスイッチ用電界効果トランジスタ３１１，３１２は同一半導体基板上に形成されている。
【００４０】
このような構成とすることにより、第１の実施の形態と同様に入出力特性の改善が図れる上に、スイッチ電圧端子３０１に印加する電圧により、増幅用トランジスタ８０５をオンオフすることができるとともに、オン時にスイッチ電圧端子３０１に印加する電圧によって増幅用トランジスタ８０５のコレクタ電流がばらつかない構成の高周波増幅回路を得ることができる。
【００４１】
図４は本発明による高周波増幅回路の第４の実施の形態を示す回路図であって、４０１はスイッチ電圧端子、４１０はスイッチ回路であり、スイッチ回路４１０は、スイッチ用電界効果トランジスタ４１１，４１２、ゲート保護抵抗４１３，４１４、バイアス用抵抗４１５より構成され、その他、図２に対応する部分には同一符号を付し重複する説明を省略する。
【００４２】
図４の高周波増幅回路は図２の第２の実施の形態を示す回路図と比較して、バイアス用トランジスタ９０２のエミッタと接地間にエンハンスメント型のスイッチ用電界効果トランジスタ４１１を挿入し、バイアス用抵抗９０４と増幅用トランジスタ８０５のベース間にエンハンスメント型のスイッチ用電界効果トランジスタ４１２を挿入するとともに、スイッチ用電界効果トランジスタ４１１、４１２のゲートにそれぞれゲート保護抵抗４１３、４１４を介しスイッチ電圧端子４０１を接続する。また、スイッチ用電界効果トランジスタ４１２のインピーダンスの影響による利得の低下を抑えるため、スイッチ用電界効果トランジスタ４１２と増幅用トランジスタ８０５のベース間にバイアス用抵抗４１５を挿入している。
【００４３】
ここで、少なくとも増幅用トランジスタ８０５、バイアス用トランジスタ９０２，９０３およびスイッチ用電界効果トランジスタ４１１，４１２は同一半導体基板上に形成されている。
【００４４】
このような構成とすることにより、第２の実施の形態と同様に入出力特性の改善が図れる上に、スイッチ電圧端子３０１に印加する電圧により、増幅用トランジスタ８０５をオンオフすることができるとともに、オン時にスイッチ電圧端子３０１に印加する電圧による増幅用トランジスタ８０５のコレクタ電流のばらつきに強い高周波増幅回路を得ることができる。
【００４５】
次に本発明の実施の形態における効果を、図５の（ａ），（ｂ）および図６の（ａ），（ｂ）を参照して説明する。
【００４６】
図５の（ａ）は図１の高周波増幅回路の第１の実施の形態と図８の従来技術の高周波増幅回路における入出力特性のシミュレーション結果の比較を示したものである。
【００４７】
図５の（ａ）においてシミュレーションは５ＧＨｚ帯無線ＬＡＮの送信部の最終段の電力増幅回路について行ったものであり、ＲＦ信号周波数５．２ＧＨｚ、電源電圧３．３Ｖで、スイッチ電圧端子に３Ｖを印加したときの入出力特性をシミュレーションしたものであり、横軸は入力ＲＦ信号レベル、縦軸は出力ＲＦ信号レベルである。また、図５の（ｂ）は、入力レベルに対する利得特性のシミュレーション結果の比較を示したものであり、横軸は入力ＲＦ信号レベル、縦軸は利得である。
【００４８】
これらの図から、入出力特性および入力レベルに対する利得とも、図８の従来技術に比べ、図１の第１の実施の形態の方が優れていることが分かる。
【００４９】
また、図６の（ａ）は図３の高周波増幅回路の第３の実施の形態において、スイッチ電圧端子３０１に印加する電圧に対する増幅用トランジスタ８０５のコレクタ電流と、図１の高周波増幅回路の第１の実施の形態において、基準電圧端子８０４に印加する電圧に対する増幅用トランジスタ８０５のコレクタ電流のシミュレーション結果の比較を示したものである。
【００５０】
図６の（ａ）より、図１の第１の実施の形態では、基準電圧端子８０４に印加する電圧に対しコレクタ電流が大きく変動するのに対し、図３で示した第３の実施の形態ではスイッチ電圧端子３０１に約２Ｖ以上の電圧を印加すれば、コレクタ電流はほぼ一定となるので、スイッチ電圧のばらつきに強い高周波増幅回路が得られることが分かる。
【００５１】
同様に、図６（ｂ）は図４の高周波増幅回路の第４の実施の形態において、スイッチ電圧端子４０１に印加する電圧に対する増幅用トランジスタ８０５のコレクタ電流と、図２の高周波増幅回路の第２の実施の形態において、基準電圧端子８０４に印加する電圧に対する増幅用トランジスタ８０５のコレクタ電流のシミュレーション結果の比較を示したものである。
【００５２】
図６（ｂ）より、図４で示した第４の実施の形態ではスイッチ電圧端子４０１に約２Ｖ以上の電圧を印加すれば、コレクタ電流はほぼ一定となるので、スイッチ電圧のばらつきに強い高周波増幅回路が得られることが分かる。
【００５３】
次に、上述した実施の形態における高周波増幅回路を用いた送信機および受信機を、図７を参照して説明する。
【００５４】
図７は５．２ＧＨｚ帯の無線ＬＡＮシステムの送受信機のブロック図を示したものであり、７０１は送受信兼用アンテナ、７０２は切替え回路、７０３は低雑音増幅回路、７０４、７０６、７１４、７１６はバンドパスフィルタ、７０５、７１３はミクサ回路、７０７は直交信号復調部、７０８ベースバンド信号処理部、７０９は制御部、７１０は局部発信回路、７１１はＰＬＬ回路、７１２は直交信号変調部、７１５は電力増幅回路である。
【００５５】
また、図７の送受信機は同一の周波数帯域を用いて送信と受信を交互に切替えてデータの送受が行われるため、図の低雑音増幅回路７０３および電力増幅回路７１５には、図１または図２またはその両方の高周波増幅回路を用いるか、図３または図４またはその両方のスイッチ回路を有した高周波増幅回路を用いている。
【００５６】
図７の無線ＬＡＮシステムにおける送受信機について、まず無線ＬＡＮのアクセスポイントあるいは他の無線ＬＡＮを搭載したパーソナルコンピュータより送信された５．２ＧＨｚ帯のＲＦ信号を受信する場合について説明する。
【００５７】
図７において、ベースバンド信号処理部７０８の制御部７０９は切替え回路７０２を受信側に切替えるとともに、送信部をオフ状態とし、受信部をオン状態とする。
【００５８】
そして、アクセスポイントあるいは他のパーソナルコンピュータから送信されたＲＦ信号は、送受信兼用アンテナ７０１より受信され、切替え回路７０２を介し、低雑音増幅回路７０３に入力される。入力されたＲＦ信号は増幅され、バンドパスフィルタ７０４を介し、ミクサ回路７０５に入力される。ミクサ回路７０５では、ＰＬＬ回路７１１により発信周波数を制御された送受信兼用の局部発振回路７１０からの局部発振信号により、入力されたＲＦ信号は１ＧＨｚ帯の中間周波信号に周波数変換され、バンドパスフィルタ７０６を介し直交信号復調部７０７に入力される。直交信号復調部７０７では入力された中間周波信号がＩ／Ｑの直交信号に復調された後、ベースバンド信号処理部７０８により、図示していないが、ベースバンドのデータ信号に復調される。そして、この復調されたデータ信号はインターフェイスを介し、この送受信機を搭載しているパーソナルコンピュータ等のメモリに格納される。
【００５９】
次に、無線ＬＡＮの送受信機から、アクセスポイントあるいは無線ＬＡＮを搭載している他のパーソナルコンピュータに、データ信号を送信する場合について説明する。
【００６０】
図７において、ベースバンド信号処理部７０８の制御部７０９は切替え回路７０２を送信側に切替えるとともに、受信部をオフ状態とし、送信部をオン状態とする。
【００６１】
ベースバンド信号処理部７０８ではデータ信号をＩ／Ｑの直交信号に変調し、直交信号変調部７１２に入力する。入力されたＩ／Ｑの直交信号は、直交信号変調部７１２において１ＧＨｚ帯の中間周波信号として変調出力され、ミクサ回路７１３に入力される。入力された中間周波信号はミクサ回路７１３において、ＰＬＬ回路７１１により発信周波数を制御された送受信兼用の局部発振回路７１０からの局部発振信号により、５．２ＧＨｚ帯のＲＦ信号に周波数変換出力され、バンドパスフィルタ７１４を介し電力増幅回路７１５に入力される。電力増幅回路７１５では、入力されたＲＦ信号を電力増幅し、バンドパスフィルタ７１６と切替え回路７０２を介し送受信兼用アンテナ７０１により送信する。
【００６２】
以上の図７の無線ＬＡＮシステムにおける送受信機において、低雑音増幅回路７０３および電力増幅回路７１５に、図１または図２またはその両方の高周波増幅回路を用いるか、図３または図４またはその両方のスイッチ回路を有した高周波増幅回路を用いることにより、高周波増幅回路を集積化した場合であっても、入出力特性の劣化が少ない高周波増幅回路を得ることができる。また、低雑音増幅回路７０３および電力増幅回路７１５に、図３または図４またはその両方のスイッチ回路を有した高周波増幅回路を用いることにより、スイッチ電圧により、オン時に増幅用トランジスタに流れる電流がばらつかない高周波増幅回路を有する構成の送信機、受信機ならびに送受信機を得ることができる。
【００６３】
【発明の効果】
本発明によれば、高周波増幅回路を集積化した場合であっても、入出力特性の劣化が少ない高周波増幅回路およびそれを用いた送信機、受信機ならびに送受信機を得ることができる。また本発明によれば、増幅用トランジスタにバイアスを供給する基準電圧が量産時のばらつきにより変わっても、増幅用トランジスタのオン時のコレクタ電流がばらつかないスイッチ回路を有した高周波増幅回路およびそれを用いた送信機、受信機ならびに送受信機を得ることができる。
【図面の簡単な説明】
【図１】本発明による高周波増幅回路の第１の実施の形態を示す回路図である。
【図２】本発明による高周波増幅回路の第２の実施の形態を示す回路図である。
【図３】本発明による高周波増幅回路の第３の実施の形態を示す回路図である。
【図４】本発明による高周波増幅回路の第４の実施の形態を示す回路図である。
【図５】本発明による高周波増幅回路の第１の実施の形態と従来技術の高周波増幅回路の入出力特性のシミュレーション結果および入力レベルに対する利得特性のシミュレーション結果を示す特性図である。
【図６】本発明による高周波増幅回路の第３の実施の形態と高周波増幅回路の第１の実施の形態の端子電圧に対するコレクタ電流のシミュレーション結果および本発明による高周波増幅回路の第４の実施の形態と高周波増幅回路の第２の実施の形態の端子電圧に対するコレクタ電流のシミュレーション結果を示す特性図である。
【図７】本発明による高周波増幅回路を用いて構成した送受信機を示すブロック回路図である。
【図８】高周波増幅回路の従来技術の一例を示す回路図である。
【図９】高周波増幅回路の従来技術の他の一例を示す回路図である。
【符号の説明】
１０１，２０１，３１５，４１５…バイパス抵抗、１０２，２０２…バイパスコンデンサ、３０１…スイッチ電圧端子、３１０，４１０…スイッチ回路、３１１，３１２，４１１，４１２…スイッチ用電界効果トランジスタ、３１３，３１４，４１３，４１４…ゲート保護抵抗、３１５，４１５，８４６，９０４…バイアス用抵抗、７０１…送受信兼用アンテナ、７０２…切替え回路、７０３…低雑音増幅回路、７０４，７０６，７１４，７１６…バンドパスフィルタ、７０５，７０６…ミクサ回路、７０７…直交信号復調器、７０８…ベースバンド信号処理部、７０９…制御部、７１０…局部発信回路、７１１…ＰＬＬ、７１２…直交信号変調器、７１５…電力増幅回路、８０１…ＲＦ信号入力端子、８０２…ＲＦ信号出力端子、８０３…電源端子、８０４…基準電圧端子、８０５…増幅用トランジスタ、８０６…接地用コンデンサ、８２０…入力整合回路、８３０…出力整合回路、８４０，９００…バイアス回路、８４３，８４４，８４５，９０２，９０３…バイアス用トランジスタ、９０１…電流調整用抵抗。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a transceiver such as a wireless LAN or a cellular phone, a receiver such as a TV, a CATV, a satellite broadcast, a satellite communication, and a high-frequency amplifier circuit used therein, and a transmitter, a receiver, and a transceiver using the same. .
[0002]
[Prior art]
FIG. 8 shows an example of a conventional high-frequency amplifier circuit. 8 includes an RF signal input terminal 801, an RF signal output terminal 802, a power supply terminal 803, a reference voltage terminal 804, an amplification transistor 805, a grounding capacitor 806, and an input matching circuit 820. , An output matching circuit 830 and a bias circuit 840, the emitter of the amplifying transistor 805 is grounded, the base is connected to the RF signal input terminal 801 via the input matching circuit 820, and the bias circuit 840 is connected. The collector is connected to the RF signal output terminal 802 and the power supply terminal 803 via the output matching circuit 830.
[0003]
The bias circuit 840 further includes bias transistors 843, 844, and 845, current adjustment resistors 841 and 842, and a bias resistor 846. The base of the bias transistor 843 whose emitter is grounded is connected to the bias transistor 844. , The collector is connected to the base of the biasing transistor 844, connected to the reference voltage terminal 804 via the current adjusting resistors 842, 841, and connected to the connection point of the current adjusting resistors 841, 842. 845 bases are connected. Then, the power supply voltage terminal 803 is connected to the collector of the bias transistor 844 and the collector of the bias transistor 845, and the emitter of the bias transistor 845 is connected to the base of the amplification transistor 805 via the bias resistor 846. , A bias voltage is applied to the base of the amplifying transistor 805.
[0004]
Further, the input matching circuit 820 has capacitors 821 and 822 and an inductor 823 to achieve impedance matching between the base of the amplifying transistor 805 and the RF signal source impedance, and the output matching circuit 830 includes inductors 831 and 833 and The capacitor 832 has a function of matching the impedance of the collector of the amplifying transistor 805 with the load impedance and supplying the voltage of the power supply terminal 803 to the collector of the amplifying transistor 805.
[0005]
The above high frequency amplifier circuit amplifies the 5 GHz band RF signal input to the RF signal input terminal 801 by the amplifying transistor 805 and outputs the amplified signal to the RF signal output terminal 802. At this time, the bias circuit 840 that supplies a bias voltage to the amplifying transistor 805 uses the bias transistor 843 of the bias circuit 840 to detect a change in bias current caused by a change in the voltage VBE between the base and the collector of the amplifying transistor 805 due to a temperature change. The temperature dependency of the collector current of the amplifying transistor 805 is suppressed by canceling out the fluctuation due to the temperature change of the base-collector voltage of the current follower circuit 844 and the emitter follower circuit of the bias transistor 845 (for example, Non-Patent Document 1).
[0006]
Further, by connecting the current mirror circuit and the amplifying transistor via a buffer constituted by an emitter follower circuit, the driving capability of the power amplifier circuit at the time of high output is not insufficient.
[0007]
The collector current flowing through the amplifying transistor 805 is adjusted by the values of the current adjusting resistors 841 and 842, and the connection between the base of the amplifying transistor 805 and the bias circuit 840 is controlled by the influence of the impedance of the bias circuit 840. In order to suppress the decrease, a bias resistor 846 is provided.
[0008]
FIG. 9 shows another example of the prior art of the high frequency amplifier circuit. In the high-frequency amplifier circuit of FIG. 9, those that perform the same operations as in FIG. 8 are denoted by the same reference numerals, and description thereof will be omitted. FIG. 9 differs from FIG. 8 in the bias circuit. The bias circuit 900 includes bias transistors 902 and 903, a current adjusting resistor 901 and a bias resistor 904, and includes a bias transistor 902 having an emitter grounded. The base of the bias transistor 903 is connected to the emitter of the bias transistor 903, the collector of the bias transistor 902 is connected to the base of the bias transistor 903, and the resistor 901 is connected to the reference voltage terminal 804 via the current adjustment resistor 901. The collector is connected to the power supply terminal 803. Furthermore, a bias voltage is applied to the transistor 805 for amplification by connecting the base of the transistor 805 for amplification via the resistor 904 for bias to the connection point of the base of the transistor 902 for bias and the emitter of the transistor 903 for bias.
[0009]
The high-frequency amplifier circuit described above amplifies the 5 GHz band RF signal input to the RF signal input terminal 801 by the amplifying transistor 805 and outputs the amplified signal to the RF signal output terminal 802, as in the related art of the power amplifier circuit of FIG. . At this time, the bias circuit 900 that supplies a bias voltage to the amplifying transistor 805 uses a bias transistor 902 of the bias circuit 900 to detect a change in bias current caused by a change in the voltage VBE between the base and the collector of the amplifying transistor 805 due to a temperature change. The temperature dependency of the collector current of the amplifying transistor 805 is suppressed by canceling out the fluctuation due to the temperature change of the voltage between the base and the collector of the current mirror circuit composed of the current mirror circuit 903 (for example, see Non-Patent Document 2).
[0010]
The collector current flowing through the amplifying transistor 805 is adjusted by the value of the current adjusting resistor 901, and the connection between the base of the amplifying transistor 805 and the bias circuit 900 reduces the gain due to the influence of the impedance of the bias circuit 900. In order to suppress the above, the connection is made via a bias resistor 904.
[0011]
[Non-patent document 1]
The Institute of Electronics, Information and Communication Engineers IEICE Technical Report, "Efficiency Improvement Method Using Distortion Cancellation in HBT MMIC, Two-stage Power Amplifier for W-CDMA", ED2001-207, FIG.
[Non-patent document 2]
The Institute of Electronics, Information and Communication Engineers IEICE technical report "Dual bias feed SiGe HBT linear low noise amplifier", ED2001-207, MW2001-25, Fig. 1
[0012]
[Problems to be solved by the invention]
In the high-frequency amplifier circuit shown in the above-mentioned prior art, when a high-level RF signal is input such that a diode between the base and the emitter of the amplifying transistor is input, the input impedance of the amplifying transistor is reduced and the base is connected to the base. Since the average value of the voltage VBE between the emitters decreases and the base current increases, for example, in the related art of the power amplifier circuit illustrated in FIG. Since the bias current to the transistor 805 is insufficient, the input / output characteristics are deteriorated, and there is a problem that sufficient output power cannot be obtained.
[0013]
Therefore, when the high-frequency amplifier circuit shown in FIGS. 8 and 9 is used for the first-stage low-noise amplifier circuit of the receiver, the output waveform is distorted at the time of strong input, and a sufficient dynamic range cannot be obtained. If the high-frequency amplifier circuit shown in FIG. 9 is used for the power amplifier circuit at the last stage of the transmitter, sufficient transmission power cannot be obtained.
[0014]
In the case of the prior art shown in FIG. 8, input / output characteristics are improved by using an inductor having a large impedance for an RF signal instead of the bias resistor 846, but it is considered that the high-frequency amplifier circuit is integrated. In such a case, since the area of the semiconductor chip of the inductor becomes very large, it is impossible to integrate the high-frequency amplifier circuit using the inductor.
[0015]
Further, in the case of the prior art of the power amplifier circuit shown in FIG. 8, the reference voltage applied to the reference voltage terminal 804 is set to 3.3 V, and the reference voltage is twice the forward voltage between the base and the emitter. When the voltage is lower than about 1.4 V, the base current flowing to the base of the amplifying transistor 805 via the biasing transistor 845 and the biasing resistor 846 stops flowing, and the amplifying transistor 805 is turned off. The amplifying transistor 805 can be turned on and off by a voltage applied to the voltage terminal 804.
[0016]
However, when the amplifying transistor 805 is on, it is necessary to apply a constant voltage to the reference voltage terminal 804 to determine the collector current of the amplifying transistor 805. When the amplifying transistor 805 is on, a constant voltage is applied to the reference voltage terminal 804. A switch power supply circuit for output is not suitable for mass production because the variation in the collector voltage when the amplifying transistor 805 is on increases due to the variation in the output voltage of the circuit during mass production.
[0017]
For this reason, the high-frequency amplifier circuit shown in FIGS. 8 and 9 is used for a transceiver (for example, a wireless LAN system) that alternately performs transmission and reception such that the reception unit is turned off during transmission and the transmission unit is turned off during reception. In this case, the variation in the current of the transceiver becomes large.
[0018]
An object of the present invention is to provide a high-frequency amplifier circuit with less deterioration of input / output characteristics even when the high-frequency amplifier circuit is integrated, and a transmitter, a receiver, and a transceiver using the same.
[0019]
Another object of the present invention is to provide a high-frequency amplifier circuit having a switch circuit in which a collector current at the time of turning on an amplification transistor does not vary even if a reference voltage for supplying a bias to the amplification transistor changes due to variation in mass production. An object of the present invention is to provide a transmitter, a receiver and a transceiver using the same.
[0020]
[Means for Solving the Problems]
In order to solve the above-mentioned problem of deterioration of the input / output characteristics, the present invention connects a series-connected body including a bypass resistor and a bypass capacitor in parallel with a bias resistor.
[0021]
With such a configuration, in the case of a strong input level in which the base and the emitter of the amplifying transistor are turned on as a diode, the amplitude of the input signal is increased while the base and the emitter of the amplifying transistor are turned on as a diode. Since the input impedance of the amplifying transistor decreases, the base current of the amplifying transistor increases during this time. At this time, if the bias is performed only by the bias resistor, the voltage drop increases, and the increase in the base current is suppressed by the voltage drop, so that the input / output characteristics deteriorate.
[0022]
For this reason, by connecting a series connection composed of a bypass resistor and a bypass capacitor in parallel with a bias resistor, the bypass resistor is turned on when the input impedance of the amplifying transistor is reduced by turning on between the base and the emitter as a diode. Since a sufficient base current flows through the amplifying transistor through the bypass capacitor and the bypass capacitor, deterioration of input / output characteristics can be suppressed.
[0023]
Next, even if the reference voltage for supplying a bias to the amplifying transistor, which is the problem described above, changes due to variations in mass production, the collector current of the amplifying transistor does not vary. Inserting an enhancement-type first switching field-effect transistor between the emitter and the ground, and inserting an enhancement-type second switching field-effect transistor between the biasing resistor and the base of the amplifying transistor; The switch voltage terminal is connected to the gates of the switching field-effect transistor and the second switching field-effect transistor via the first gate protection resistor and the second gate protection resistor, respectively.
[0024]
With the above structure, when a voltage lower than the threshold voltage (about 0.8 V) of the switching field effect transistor is applied to the switching voltage terminal, the first and second switching field effect transistors Is turned off, the current mirror circuit constituted by the bias transistor and the amplifying transistor are turned off.
[0025]
When a voltage higher than the threshold voltage of the switching field-effect transistor is applied to the switch voltage terminal, the first switching field-effect transistor is turned on, and the current mirror circuit is turned on (at this time, , The second switching field-effect transistor and the amplifying transistor are off). Further, when a voltage equal to or higher than the threshold voltage of the switching field-effect transistor plus the forward bias voltage between the base and the emitter of the amplifying transistor (approximately 1.5 V) is applied to the switch voltage terminal, A base current flows to the amplification transistor via the second switching field-effect transistor, and the amplification transistor is turned on. At this time, the collector current flowing through the amplifying transistor is substantially constant regardless of the voltage of the switch voltage terminal.
[0026]
From the above, it is possible to obtain a high-frequency amplifier circuit that can turn on and off the amplifying transistor by the voltage applied to the switch voltage terminal and that does not vary the collector current of the amplifying transistor due to the voltage applied to the switch voltage terminal when on. Can be.
[0027]
Also in the high frequency amplifier circuit, an enhancement type first switch field effect transistor is inserted between the emitter of the bias transistor and the ground, and an enhancement type second switch is provided between the bias resistor and the base of the amplification transistor. And a switching voltage terminal connected to the gates of the first and second switching field effect transistors via the first and second gate protection resistors, respectively. With this configuration, similarly, the amplification transistor can be turned on and off by the voltage applied to the switch voltage terminal, and the voltage applied to the switch voltage terminal at the time of on can be resistant to the variation in the collector current of the amplification transistor. Obtaining a high frequency amplifier circuit It can be.
[0028]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0029]
FIG. 1 is a circuit diagram showing a first embodiment of the high-frequency amplifier circuit according to the present invention. In the figure, 101 is a bypass resistor, 102 is a bypass capacitor, and other parts corresponding to those in FIG.
[0030]
In the figure, according to the first embodiment, an RF signal input to an RF signal input terminal 801 is amplified by an amplifying transistor 805 via an input matching circuit 820, and output from an RF signal output terminal via an output matching circuit 830. 802. The base of the amplifying transistor 805 is biased by a bias circuit 840 via a bias resistor 846, and a series connection of the bypass resistor 101 and the bypass capacitor 102 is connected in parallel with the bias resistor 846.
[0031]
Here, at least the amplification transistor 805 and the bias transistors 843, 844, and 845 are formed on the same semiconductor substrate.
[0032]
With such a configuration, when a signal having a strong level such that the diode between the base and the emitter of the amplifying transistor 805 is turned on is input, the amplitude of the input signal is turned on between the base and the emitter as a diode. During this operation, the base current that decreases and increases in the input impedance of the amplification transistor 805 is bypassed by the bypass resistor 101 and the bypass capacitor 102 connected in parallel with the bias resistor 846, so that the input / output characteristics are less deteriorated. A high-frequency amplifier circuit can be obtained.
[0033]
FIG. 2 is a circuit diagram showing a high-frequency amplifier circuit according to a second embodiment of the present invention. In FIG. 2, reference numeral 201 denotes a bypass resistor, reference numeral 202 denotes a bypass capacitor, and other portions corresponding to FIG. The same reference numerals are given and the description is omitted.
[0034]
In the figure, the second embodiment differs from the prior art high-frequency amplifier circuit shown in FIG. 9 in that a series connection of a bypass resistor 201 and a bypass capacitor 202 is connected in parallel with a bias resistor 904. I have.
[0035]
Here, at least the amplification transistor 805 and the bias transistors 902 and 903 are formed on the same semiconductor substrate.
[0036]
With this configuration, the input / output characteristics can be improved as in the first embodiment, and an emitter follower circuit can be provided between the current mirror circuit and the amplifying transistor as compared with the first embodiment. Since it is not used, the circuit can be simplified.
[0037]
FIG. 3 is a circuit diagram showing a third embodiment of the high-frequency amplifier circuit according to the present invention, wherein 301 is a switch voltage terminal, 310 is a switch circuit, and the switch circuit 310 is a switching field-effect transistor 311, 312. , And gate protection resistors 313 and 314 and a bias resistor 315, and other portions corresponding to those in FIG.
[0038]
The high-frequency amplifier circuit of FIG. 3 is different from the circuit diagram of the first embodiment of FIG. 1 in that an enhancement-type switching field-effect transistor 311 is inserted between the emitter of the bias transistor 843 and the ground, and An enhancement type switching field effect transistor 312 is inserted between the resistor 846 and the base of the amplification transistor 805, and the switching voltage terminal 301 is connected to the gates of the switching field effect transistors 311 and 312 via gate protection resistors 313 and 314, respectively. Connecting. Further, a bias resistor 315 is inserted between the base of the switching field effect transistor 312 and the base of the amplification transistor 805 in order to suppress a decrease in gain due to the influence of the impedance of the switching field effect transistor 312.
[0039]
Here, at least the amplifying transistor 805, the bias transistors 843, 844, and 845 and the switching field-effect transistors 311 and 312 are formed on the same semiconductor substrate.
[0040]
With such a configuration, the input / output characteristics can be improved as in the first embodiment, and the voltage applied to the switch voltage terminal 301 can turn the amplifying transistor 805 on and off. It is possible to obtain a high-frequency amplifier circuit in which the collector current of the amplification transistor 805 does not vary due to the voltage applied to the switch voltage terminal 301 at the time of turning on.
[0041]
FIG. 4 is a circuit diagram showing a high-frequency amplifier circuit according to a fourth embodiment of the present invention, wherein 401 is a switch voltage terminal, 410 is a switch circuit, and the switch circuit 410 is a switching field-effect transistor 411, 412. , And gate protection resistors 413 and 414, and a bias resistor 415, and other portions corresponding to those in FIG.
[0042]
The high-frequency amplifier circuit of FIG. 4 is different from the circuit diagram of the second embodiment of FIG. 2 in that an enhancement-type switching field-effect transistor 411 is inserted between the emitter of the bias transistor 902 and the ground, and An enhancement-type switching field-effect transistor 412 is inserted between the resistor 904 and the base of the amplification transistor 805, and the switching voltage terminal 401 is connected to the gates of the switching field-effect transistors 411 and 412 via gate protection resistors 413 and 414, respectively. Connecting. Further, a bias resistor 415 is inserted between the base of the switching field-effect transistor 412 and the base of the amplification transistor 805 in order to suppress a decrease in gain due to the influence of the impedance of the switching field-effect transistor 412.
[0043]
Here, at least the amplification transistor 805, the bias transistors 902 and 903, and the switching field effect transistors 411 and 412 are formed on the same semiconductor substrate.
[0044]
With such a configuration, the input / output characteristics can be improved as in the second embodiment, and the voltage applied to the switch voltage terminal 301 can turn the amplifying transistor 805 on and off. It is possible to obtain a high-frequency amplifier circuit that is resistant to variations in the collector current of the amplifying transistor 805 due to the voltage applied to the switch voltage terminal 301 when turned on.
[0045]
Next, effects of the embodiment of the present invention will be described with reference to FIGS. 5 (a) and 5 (b) and FIGS. 6 (a) and 6 (b).
[0046]
FIG. 5A shows a comparison between simulation results of input / output characteristics of the high-frequency amplifier circuit of the first embodiment of FIG. 1 and the conventional high-frequency amplifier circuit of FIG.
[0047]
In FIG. 5A, the simulation was performed for the power amplifier circuit at the last stage of the transmission unit of the 5 GHz band wireless LAN. The RF signal frequency was 5.2 GHz, the power supply voltage was 3.3 V, and 3 V was applied to the switch voltage terminal. This is a simulation of input / output characteristics when voltage is applied. The horizontal axis represents the input RF signal level, and the vertical axis represents the output RF signal level. FIG. 5B shows a comparison of the simulation result of the gain characteristic with respect to the input level. The horizontal axis represents the input RF signal level, and the vertical axis represents the gain.
[0048]
From these figures, it can be seen that the input / output characteristics and the gain with respect to the input level are better in the first embodiment of FIG. 1 than in the prior art of FIG.
[0049]
FIG. 6A shows the collector current of the amplifying transistor 805 with respect to the voltage applied to the switch voltage terminal 301 in the third embodiment of the high-frequency amplifier circuit of FIG. In the first embodiment, a comparison of simulation results of the collector current of the amplifying transistor 805 with respect to the voltage applied to the reference voltage terminal 804 is shown.
[0050]
From FIG. 6A, in the first embodiment of FIG. 1, the collector current greatly fluctuates with respect to the voltage applied to the reference voltage terminal 804. On the other hand, in the third embodiment shown in FIG. In this case, when a voltage of about 2 V or more is applied to the switch voltage terminal 301, the collector current becomes substantially constant, so that it is understood that a high-frequency amplifier circuit resistant to variations in switch voltage can be obtained.
[0051]
Similarly, FIG. 6B shows the collector current of the amplifying transistor 805 with respect to the voltage applied to the switch voltage terminal 401 in the fourth embodiment of the high-frequency amplifier circuit of FIG. In the second embodiment, a comparison of simulation results of the collector current of the amplifying transistor 805 with respect to the voltage applied to the reference voltage terminal 804 is shown.
[0052]
According to FIG. 6B, in the fourth embodiment shown in FIG. 4, when a voltage of about 2 V or more is applied to the switch voltage terminal 401, the collector current becomes substantially constant, so that a high frequency resistant to switch voltage variation is obtained. It can be seen that an amplifier circuit is obtained.
[0053]
Next, a transmitter and a receiver using the high-frequency amplifier circuit according to the above-described embodiment will be described with reference to FIG.
[0054]
FIG. 7 is a block diagram of a transceiver of a 5.2 GHz band wireless LAN system, in which 701 is a transmission / reception antenna, 702 is a switching circuit, 703 is a low noise amplifier circuit, 704, 706, 714, and 716 are 705 and 713 are mixer circuits, 707 is a quadrature signal demodulation unit, 708 baseband signal processing unit, 709 is a control unit, 710 is a local oscillation circuit, 711 is a PLL circuit, 712 is a quadrature signal modulation unit, and 715 is It is a power amplifier circuit.
[0055]
Further, since the transceiver of FIG. 7 transmits and receives data by alternately switching between transmission and reception using the same frequency band, the low noise amplifier circuit 703 and the power amplifier circuit 715 of FIG. Either two or both high-frequency amplifier circuits are used, or a high-frequency amplifier circuit having switch circuits of FIGS. 3 and / or 4 is used.
[0056]
First, the case of receiving a 5.2 GHz band RF signal transmitted from a wireless LAN access point or another personal computer equipped with a wireless LAN will be described with respect to the transceiver in the wireless LAN system of FIG.
[0057]
In FIG. 7, the control unit 709 of the baseband signal processing unit 708 switches the switching circuit 702 to the receiving side, and turns the transmitting unit off and the receiving unit on.
[0058]
Then, an RF signal transmitted from the access point or another personal computer is received from the transmission / reception antenna 701 and input to the low noise amplifier circuit 703 via the switching circuit 702. The input RF signal is amplified and input to the mixer circuit 705 via the band pass filter 704. In the mixer circuit 705, the input RF signal is frequency-converted into a 1 GHz band intermediate frequency signal by a local oscillation signal from the transmission / reception local oscillation circuit 710 whose transmission frequency is controlled by the PLL circuit 711, and a bandpass filter 706 is provided. Is input to the quadrature signal demodulation unit 707 via The quadrature signal demodulation section 707 demodulates the input intermediate frequency signal into an I / Q quadrature signal, and then demodulates the baseband signal processing section 708 into a baseband data signal (not shown). The demodulated data signal is stored via an interface in a memory of a personal computer or the like equipped with the transceiver.
[0059]
Next, a case where a data signal is transmitted from a wireless LAN transceiver to an access point or another personal computer equipped with a wireless LAN will be described.
[0060]
In FIG. 7, the control unit 709 of the baseband signal processing unit 708 switches the switching circuit 702 to the transmitting side, and turns off the receiving unit and turns on the transmitting unit.
[0061]
The baseband signal processing unit 708 modulates the data signal into an I / Q quadrature signal and inputs it to the quadrature signal modulation unit 712. The input I / Q quadrature signal is modulated and output as a 1 GHz band intermediate frequency signal by a quadrature signal modulation unit 712, and input to a mixer circuit 713. The input intermediate frequency signal is frequency-converted into a 5.2 GHz band RF signal by a local oscillation signal from a transmission / reception local oscillation circuit 710 whose transmission frequency is controlled by a PLL circuit 711 in a mixer circuit 713, The signal is input to the power amplification circuit 715 via the pass filter 714. The power amplifying circuit 715 power-amplifies the input RF signal, and transmits the RF signal via the band-pass filter 716 and the switching circuit 702 by the transmission / reception antenna 701.
[0062]
In the transceiver in the wireless LAN system of FIG. 7 described above, the low-noise amplifier circuit 703 and the power amplifier circuit 715 use either the high-frequency amplifier circuit of FIG. 1 or FIG. 2 or both, or FIG. By using a high-frequency amplifier circuit including a switch circuit, a high-frequency amplifier circuit with less deterioration in input / output characteristics can be obtained even when the high-frequency amplifier circuit is integrated. In addition, by using a high-frequency amplifier circuit having the switch circuit shown in FIG. 3 or FIG. 4 or both for the low-noise amplifier circuit 703 and the power amplifier circuit 715, the current flowing through the amplifying transistor at the time of on is varied by the switch voltage. It is possible to obtain a transmitter, a receiver, and a transceiver having a configuration having a high-frequency amplifier circuit that cannot be connected.
[0063]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to this invention, even if it integrates a high frequency amplifier circuit, a high frequency amplifier circuit with little deterioration of input / output characteristics and a transmitter, a receiver, and a transceiver using the same can be obtained. Further, according to the present invention, even if a reference voltage for supplying a bias to an amplifying transistor changes due to variation during mass production, a high-frequency amplifying circuit having a switch circuit in which a collector current when the amplifying transistor is on does not vary, and , A transmitter, a receiver and a transceiver using the same.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a first embodiment of a high-frequency amplifier circuit according to the present invention.
FIG. 2 is a circuit diagram showing a high-frequency amplifier circuit according to a second embodiment of the present invention.
FIG. 3 is a circuit diagram showing a high-frequency amplifier circuit according to a third embodiment of the present invention.
FIG. 4 is a circuit diagram showing a high-frequency amplifier circuit according to a fourth embodiment of the present invention.
FIG. 5 is a characteristic diagram showing a simulation result of input / output characteristics and a simulation result of a gain characteristic with respect to an input level of the high-frequency amplifier circuit according to the first embodiment of the present invention and the conventional high-frequency amplifier circuit.
FIG. 6 shows a simulation result of a collector current with respect to a terminal voltage according to the third embodiment of the high frequency amplifier circuit according to the present invention and the first embodiment of the high frequency amplifier circuit, and a fourth embodiment of the high frequency amplifier circuit according to the present invention. FIG. 10 is a characteristic diagram illustrating a simulation result of collector current with respect to terminal voltage according to the second embodiment of the present invention.
FIG. 7 is a block circuit diagram illustrating a transceiver configured using the high-frequency amplifier circuit according to the present invention.
FIG. 8 is a circuit diagram showing an example of a conventional high-frequency amplifier circuit.
FIG. 9 is a circuit diagram showing another example of a conventional high-frequency amplifier circuit.
[Explanation of symbols]
101, 201, 315, 415 ... bypass resistor, 102, 202 ... bypass capacitor, 301 ... switch voltage terminal, 310, 410 ... switch circuit, 311, 312, 411, 412 ... switch field effect transistor, 313, 314, 413 414: Gate protection resistor, 315, 415, 846, 904: Bias resistor, 701: Transmit / receive antenna, 702: Switching circuit, 703: Low noise amplifier circuit, 704, 706, 714, 716: Band pass filter, 705 706: Mixer circuit, 707: Quadrature signal demodulator, 708: Baseband signal processing unit, 709: Control unit, 710: Local oscillation circuit, 711: PLL, 712: Quadrature signal modulator, 715: Power amplifier circuit, 801 ... RF signal input terminal, 802 ... RF signal output terminal, 803 ... Source terminal, 804: Reference voltage terminal, 805: Amplifying transistor, 806: Grounding capacitor, 820: Input matching circuit, 830: Output matching circuit, 840, 900: Bias circuit, 843, 844, 845, 902, 903 ... Bias transistor 901,... Current adjusting resistor.
