JP4008451B2 - Cascode connection amplifier circuit and communication apparatus using the same - Google Patents
Cascode connection amplifier circuit and communication apparatus using the same Download PDFInfo
- Publication number
- JP4008451B2 JP4008451B2 JP2005060936A JP2005060936A JP4008451B2 JP 4008451 B2 JP4008451 B2 JP 4008451B2 JP 2005060936 A JP2005060936 A JP 2005060936A JP 2005060936 A JP2005060936 A JP 2005060936A JP 4008451 B2 JP4008451 B2 JP 4008451B2
- Authority
- JP
- Japan
- Prior art keywords
- grounded
- transistor
- gate
- field effect
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
Description
本発明は、複数の各トランジスタを継続接続(以下、カスコード接続という)した、カスコード接続増幅回路及びこの増幅回路を用いた通信装置(例えば、通信端末)に関するものである。 The present invention relates to a cascode connection amplifier circuit in which a plurality of transistors are continuously connected (hereinafter referred to as cascode connection) and a communication device (for example, a communication terminal) using the amplifier circuit.
従来、増幅回路や利得可変増幅回路には、高周波特性に優れたカスコード接続増幅回路が多く用いられている。図19は、特許文献1に記載されたカスコード接続増幅回路である。図19の回路は入力端子1901から入力電圧をベース端子で受けるエミッタ接地バイポーラ型トランジスタ1903、このバイポーラ型トランジスタ1903とカスコード接続され、ゲート端子にバイアス電源1905を接続する電界効果型トランジスタ1904、この電界効果型トランジスタ1904のドレイン端子から出力を取り出す出力端子1902を設ける構成となっている。
Conventionally, many cascode-connected amplifier circuits having excellent high-frequency characteristics have been used for amplifier circuits and variable gain amplifier circuits. FIG. 19 shows a cascode connection amplifier circuit described in
一般に、カスコード接続増幅回路はエミッタ接地増幅回路よりも高周波特性がよい。エミッタ接地増幅回路において、入力容量Ciはベース−エミッタ間容量Cbeと、増幅度をAvとしたときにミラー効果によって(Av+1)倍されたベース−コレクタ間容量Cbcとの和になる。しかし、カスコード接続回路においては、エミッタ接地トランジスタの増幅度Avは0なので、入力容量CiはCbcとCbeとの和になり、ミラー効果の影響を受けないので周波数特性をよくすることができる。 In general, a cascode-connected amplifier circuit has better high frequency characteristics than a grounded emitter amplifier circuit. In the grounded emitter amplifier circuit, the input capacitance Ci is the sum of the base-emitter capacitance Cbe and the base-collector capacitance Cbc multiplied by (Av + 1) by the mirror effect when the amplification degree is Av. However, in the cascode connection circuit, since the amplification factor Av of the grounded-emitter transistor is 0, the input capacitance Ci is the sum of Cbc and Cbe and is not affected by the mirror effect, so that the frequency characteristics can be improved.
上記カスコード接続増幅回路では、回路の動作(増幅動作)を止めるときには、エミッタ接地バイポーラ型トランジスタ1903のベース端子を電流などにより制御して、エミッタ接地バイポーラ型トランジスタ1903の動作を止めることにより、実質的に増幅回路の動作を止めていた。
In the cascode-connected amplifier circuit, when the circuit operation (amplification operation) is stopped, the base terminal of the common emitter
図19の従来技術の回路を用いて、一般的なカスコード接続増幅回路の動作を説明する。バイポーラ型トランジスタ1903のベース端子に流れる電流の量を変えることにより、コレクタ電流の量を変えて、利得を調整している。カスコード接続増幅回路の増幅動作を止めるには、エミッタ接地バイポーラ型トランジスタ1903のベース端子に流れる電流の量を減らし、バイポーラ型トランジスタ1903のベース−エミッタ間の電圧をトランジスタの閾値電圧未満にすることで動作を止めている。
The operation of a general cascode-connected amplifier circuit will be described using the prior art circuit of FIG. By changing the amount of current flowing through the base terminal of the
以下の説明では、トランジスタが動作していることをトランジスタがオンしている、トランジスタの動作が止まっていることをトランジスタがオフしていると表現する。 In the following description, it is expressed that the transistor is operating when the transistor is operating, and that the transistor is operating when the transistor is not operating.
エミッタ接地バイポーラ型トランジスタ1903がオフすることで、バイポーラ型トランジスタ1903のコレクタ端子の電位が上がる。エミッタ接地バイポーラ型トランジスタ1903のコレクタ端子はゲート接地電界効果型トランジスタ1904のソース端子に接続されているので、バイポーラ型トランジスタ1903のコレクタ端子とゲート接地電界効果型トランジスタ1904のソース端子は同電位である。すなわち、エミッタ接地バイポーラ型トランジスタ1903がオフすることで、ゲート接地電界効果型トランジスタ1904のソース端子の電位も上がる。ゲート接地電界効果型トランジスタ1904のソース端子の電位が上がると、ゲート接地電界効果型トランジスタ1904のゲート−ソース間の電圧がトランジスタの閾値電圧未満になり、ゲート接地電界効果型トランジスタ1904はオフする。
しかし、エミッタ接地バイポーラ型トランジスタ1903の入力端子に大きな入力信号が入ってきた場合、その信号電力により、エミッタ接地バイポーラ型トランジスタ1903が一時的にオンし、バイポーラ型トランジスタ1903のコレクタ端子の電位が下がり、それに伴いゲート接地電界効果型トランジスタ1904のゲート−ソース間の電圧がトランジスタの閾値電圧以上になり、ゲート接地電界効果型トランジスタ1904はオンする。これにより、本来はオフすべきカスコード接続増幅回路が一時的にオンし、十分なアイソレーションが取れないという問題が発生する。
However, when a large input signal enters the input terminal of the grounded-emitter
また、利得可変増幅回路などのように上記カスコード接続増幅回路を多段にしている場合には次のような問題が発生する。図19の回路を多段にした場合、例えば、図20の回路のようになる。1段目のカスコード接続増幅回路を止めるためにエミッタ接地バイポーラ型トランジスタ2003の動作を止めても、ゲート接地電界効果型トランジスタ2004はそのゲート端子に電圧が常にかかっているため、2段目のカスコード接続増幅回路の動作状態に影響する。1段目が動作状態で2段目が非動作状態の場合も同様である。すなわち、それぞれの増幅段から信号の漏れが発生し、その結果、利得抑圧度や線形性が劣化するという問題があった。
Further, when the cascode-connected amplifier circuit is multi-stage like a variable gain amplifier circuit, the following problem occurs. When the circuit of FIG. 19 is multistaged, for example, the circuit of FIG. 20 is obtained. Even if the operation of the grounded-emitter
本発明は、カスコード接続増幅回路の動作状態をより確実に止めることでき、また、多段に接続しても動作が止まっている他の段からの影響を受けることがなく、その結果、利得抑圧度や線形性のよいカスコード接続増幅回路及びそれを用いた通信装置(例えば通信端末)を提供することを目的とする。 The present invention can more reliably stop the operation state of the cascode-connected amplifier circuit, and is not affected by other stages that have stopped operating even when connected in multiple stages, and as a result, gain suppression degree Another object of the present invention is to provide a cascode connection amplifier circuit with good linearity and a communication device (for example, a communication terminal) using the same.
本発明に係るカスコード接続増幅回路は、上記課題を解決するために、ベース端子に信号が入力されるエミッタ接地バイポーラ型トランジスタ、もしくはゲート端子に信号が入力されるソース接地電界効果型トランジスタと、コレクタ端子から信号を出力するベース接地バイポーラ型トランジスタ、もしくはドレイン端子から信号を出力するゲート接地電界効果型トランジスタとがカスコード接続された増幅回路において、エミッタ接地バイポーラ型トランジスタ、もしくはソース接地電界効果型トランジスタが動作しないときに、ベース接地バイポーラ型トランジスタ、もしくはゲート接地電界効果型トランジスタが動作しないよう、ベース接地バイポーラ型トランジスタのベース電流、もしくはゲート接地電界効果型トランジスタのゲート電圧を制御することを特徴としている。 In order to solve the above problems, a cascode-connected amplifier circuit according to the present invention includes a grounded-emitter bipolar transistor in which a signal is input to a base terminal, a source-grounded field effect transistor in which a signal is input to a gate terminal, a collector In an amplifier circuit in which a grounded base bipolar transistor that outputs a signal from a terminal or a grounded gate field effect transistor that outputs a signal from a drain terminal is cascode-connected, a grounded emitter bipolar transistor or a grounded source field effect transistor is The base current of the base-grounded bipolar transistor or the gate of the gate-grounded field effect transistor is prevented so that the grounded-base bipolar transistor or the gate-grounded field effect transistor does not operate when not operating. It is characterized by controlling the voltage.
上記構成によれば、バイポーラ型トランジスタはベース−エミッタ間の電圧がトランジスタの閾値電圧以上になると動作し、電界効果型トランジスタはゲート−ソース間の電圧がトランジスタの閾値電圧以上になると動作する。したがって、本発明では、トランジスタが動作するとはバイポーラ型トランジスタのベース−エミッタ間もしくは電界効果型トランジスタのゲート−ソース間に閾値電圧以上の電圧を印加することであり、逆にトランジスタが動作しないとは閾値電圧未満の電圧を印加することを意味する。 According to the above configuration, the bipolar transistor operates when the voltage between the base and the emitter becomes equal to or higher than the threshold voltage of the transistor, and the field effect transistor operates when the voltage between the gate and the source becomes equal to or higher than the threshold voltage of the transistor. Therefore, in the present invention, the operation of the transistor means that a voltage higher than the threshold voltage is applied between the base and emitter of the bipolar transistor or the gate and source of the field effect transistor, and conversely, the transistor does not operate. It means that a voltage lower than the threshold voltage is applied.
よって、上記構成では、エミッタ接地バイポーラ型トランジスタ、もしくはソース接地電界効果型トランジスタが動作しないとき、ベース接地バイポーラ型トランジスタのベース電流、もしくはゲート接地電界効果型トランジスタのゲート電圧を制御することで、ベース接地バイポーラ型トランジスタ、もしくはゲート接地電界効果型トランジスタの動作を止めることができる。 Therefore, in the above configuration, when the common emitter bipolar transistor or the common source field effect transistor does not operate, the base current of the common base bipolar transistor or the gate voltage of the common gate field effect transistor is controlled. The operation of the grounded bipolar transistor or the gate grounded field effect transistor can be stopped.
本発明に係る他のカスコード接続増幅回路は、前記課題を解決するために、ベース端子に信号が入力されるエミッタ接地バイポーラ型トランジスタ、もしくはゲート端子に信号が入力されるソース接地電界効果型トランジスタと、コレクタ端子から信号を出力するベース接地バイポーラ型トランジスタ、もしくはドレイン端子から信号を出力するゲート接地電界効果型トランジスタがカスコード接続された増幅回路において、エミッタ接地バイポーラ型トランジスタ、もしくはソース接地電界効果型トランジスタが動作しているときに、ベース接地バイポーラ型トランジスタのベース端子、もしくはゲート接地電界効果型トランジスタのゲート端子にかかる電圧よりも、エミッタ接地バイポーラ型トランジスタ、もしくはソース接地電界効果型トランジスタが動作しないときに、ベース接地バイポーラ型トランジスタのベース端子、もしくはゲート接地電界効果型トランジスタのゲート端子にかかる電圧が低くなっていることを特徴としている。 In order to solve the above problems, another cascode-connected amplifier circuit according to the present invention includes a grounded-emitter bipolar transistor in which a signal is input to a base terminal, or a source-grounded field effect transistor in which a signal is input to a gate terminal; In an amplifier circuit in which a grounded base bipolar transistor that outputs a signal from a collector terminal or a grounded gate field effect transistor that outputs a signal from a drain terminal is cascode-connected, a grounded emitter bipolar transistor or a source grounded field effect transistor When the is operating, the voltage across the base terminal of the common base bipolar transistor or the gate terminal of the common gate field effect transistor is higher than the voltage across the common emitter bipolar transistor or common source field effect. When the transistor does not operate, the voltage applied to the gate terminal of the base the base terminal of the ground bipolar transistor or grounded gate field effect transistor, it is characterized in that low.
上記構成によれば、ベース接地バイポーラ型トランジスタのベース端子、もしくはゲート接地電界効果型トランジスタのゲート端子にかかっている電圧を、エミッタ接地バイポーラ型トランジスタ、もしくはソース接地電界効果型トランジスタが動作しているときにかかっている電圧よりも低くすることで、ベース接地バイポーラ型トランジスタのベース−エミッタ間の電圧、もしくはゲート接地電界効果型トランジスタのゲート−ソース間の電圧がトランジスタの閾値電圧未満になり、ベース接地バイポーラ型トランジスタ、もしくはゲート接地電界効果型トランジスタの動作を止めることができる。 According to the above configuration, the voltage applied to the base terminal of the grounded base bipolar transistor or the gate terminal of the grounded gate field effect transistor is operated by the grounded emitter bipolar transistor or the grounded source field effect transistor. By making the voltage lower than the voltage applied at times, the voltage between the base and the emitter of the grounded-base bipolar transistor or the voltage between the gate and the source of the gate-grounded field effect transistor becomes lower than the threshold voltage of the transistor. The operation of the grounded bipolar transistor or the gate grounded field effect transistor can be stopped.
本発明に係るさらに他のカスコード接続増幅回路は、前記課題を解決するために、ベース端子に信号が入力されるエミッタ接地バイポーラ型トランジスタ、もしくはゲート端子に信号が入力されるソース接地電界効果型トランジスタと、コレクタ端子から信号を出力するベース接地バイポーラ型トランジスタ、もしくはドレイン端子から信号を出力するゲート接地電界効果型トランジスタとがカスコード接続され、エミッタ接地バイポーラ型トランジスタ、もしくはソース接地電界効果型トランジスタが動作しないときに、ベース接地バイポーラ型トランジスタ、もしくはゲート接地電界効果型トランジスタが動作しないよう、ベース接地バイポーラ型トランジスタのベース電流、もしくはゲート接地電界効果型トランジスタのゲート電圧を制御している増幅部が複数設けられ、各増幅部のベース接地バイポーラ型トランジスタのコレクタ端子、もしくはゲート接地電界効果型トランジスタのドレイン端子が互いに接続されていることを特徴としている。 Still another cascode-connected amplifier circuit according to the present invention provides a grounded-emitter bipolar transistor in which a signal is input to a base terminal or a source-grounded field effect transistor in which a signal is input to a gate terminal. Are connected to the base-grounded bipolar transistor that outputs a signal from the collector terminal or the gate-grounded field effect transistor that outputs a signal from the drain terminal, and the emitter-grounded bipolar transistor or the source-grounded field effect transistor operates. In order to prevent the grounded base bipolar transistor or the grounded gate field effect transistor from operating, the base current of the grounded base bipolar transistor or the gate voltage of the grounded gate field effect transistor is Amplifying section that your is provided with a plurality, it is characterized in that the drain terminal of the collector terminal or gate grounded field-effect transistor, the common base bipolar transistor of each amplifier section are connected to each other.
上記構成によれば、増幅回路の利得や線形性などの諸特性の範囲が広くなると、一段の増幅回路で全範囲を制御することは難しく、減衰器や複数の増幅回路を接続して範囲を広げる必要がある。そこで、各カスコード接続された増幅部のベース接地バイポーラ型トランジスタのコレクタ端子、もしくはゲート接地電界効果型トランジスタのドレイン端子を互いに接続することにより、増幅部の多段化ができ、利得や線形性などの諸特性の範囲を広くできる。 According to the above configuration, when the range of various characteristics such as gain and linearity of the amplifier circuit becomes wide, it is difficult to control the entire range with a single stage amplifier circuit, and the range can be increased by connecting an attenuator and a plurality of amplifier circuits. It is necessary to spread. Therefore, by connecting the collector terminal of the base-grounded bipolar transistor of the cascode-connected amplifier section or the drain terminal of the gate-grounded field effect transistor to each other, the amplifier section can be multi-staged, and gain, linearity, etc. The range of various characteristics can be widened.
上記カスコード接続増幅回路は、各増幅部のベース接地バイポーラ型トランジスタのコレクタ端子、もしくはゲート接地電界効果型トランジスタのドレイン端子が容量を挟んで接続されていてもよい。 In the cascode-connected amplifier circuit, the collector terminal of the common base bipolar transistor or the drain terminal of the common gate field effect transistor of each amplifier section may be connected with a capacitor interposed therebetween.
上記構成によれば、増幅回路の利得や線形性などの諸特性の範囲が広くなると、一段の増幅回路で全範囲を制御することは難しく、減衰器や複数の増幅回路を接続して範囲を広げる必要がある。そこで、各カスコード接続増幅回路のベース接地バイポーラ型トランジスタのコレクタ端子、もしくはゲート接地電界効果型トランジスタのドレイン端子を互いに容量を挟んで接続することにより、増幅回路の多段化ができ、利得や線形性などの諸特性の範囲を広くできる。 According to the above configuration, when the range of various characteristics such as gain and linearity of the amplifier circuit becomes wide, it is difficult to control the entire range with a single stage amplifier circuit, and the range can be increased by connecting an attenuator and a plurality of amplifier circuits. It is necessary to spread. Therefore, by connecting the collector terminal of the grounded-base bipolar transistor of each cascode-connected amplifier circuit or the drain terminal of the gate-grounded field effect transistor with a capacitance between them, the amplifier circuit can be multistaged, and gain and linearity can be achieved. The range of various characteristics such as can be widened.
上記カスコード接続増幅回路においては、エミッタ接地バイポーラ型トランジスタのベース−エミッタ間の電圧、もしくはソース接地電界効果型トランジスタのゲート−ソース間の電圧がトランジスタの閾値電圧未満になり動作しなくなるよりも前に、ベース接地バイポーラ型トランジスタのベース端子、もしくはゲート接地電界効果型トランジスタのゲート端子を電流、もしくは電圧を変えて、制御することによって、ベース接地バイポーラ型トランジスタのベース−エミッタ間の電圧、もしくはゲート接地電界効果型トランジスタのゲート−ソース間の電圧をトランジスタの閾値電圧未満に制御する制御部を有していてもよい。 In the cascode-connected amplifier circuit, the voltage between the base and the emitter of the common emitter bipolar transistor or the voltage between the gate and the source of the common source field effect transistor becomes less than the threshold voltage of the transistor and does not operate. The voltage between the base and the emitter of the base-grounded bipolar transistor, or the gate ground is controlled by changing the current or voltage of the base terminal of the base-grounded bipolar transistor or the gate terminal of the gate-grounded field effect transistor. You may have the control part which controls the voltage between the gate-source of a field effect transistor to less than the threshold voltage of a transistor.
上記構成によれば、エミッタ接地バイポーラ型トランジスタのベース−エミッタ間の電圧、もしくはソース接地電界効果型トランジスタのゲート−ソース間の電圧がトランジスタの閾値電圧未満になるより前に、ベース接地バイポーラ型トランジスタのベース−エミッタ間の電圧、もしくはゲート接地電界効果型トランジスタのゲート−ソース間の電圧がトランジスタの閾値電圧未満にして動作しなくすることで、利得抑圧や線形性などの増幅回路の諸特性を向上させることができる。 According to the above configuration, the base-grounded bipolar transistor before the base-emitter voltage of the common-emitter bipolar transistor or the gate-source voltage of the common-source field-effect transistor becomes less than the threshold voltage of the transistor. By making the voltage between the base and emitter of the transistor or the gate-source voltage of a grounded-gate field effect transistor less than the threshold voltage of the transistor, the characteristics of the amplifier circuit such as gain suppression and linearity can be reduced. Can be improved.
その上、上記構成によれば、上記の何れかに記載のカスコード接続増幅回路は、差動回路や利得可変増幅回路などに用いることができる。また、増幅回路の高周波特性を含む上記諸特性が向上するので、低雑音増幅器やパワーアンプなどの高周波増幅回路に用いることができ、それらの増幅回路を通信端末に搭載して用いることができる。ここで、通信端末とは、携帯電話端末、据え置き型、車載用および携帯テレビのチューナ、無線LAN等、電波を送信もしくは受信、または、送受信を行う端末である。 Moreover, according to the above configuration, the cascode-connected amplifier circuit described in any of the above can be used for a differential circuit, a variable gain amplifier circuit, and the like. Further, since the above-described various characteristics including the high-frequency characteristics of the amplifier circuit are improved, the amplifier circuit can be used for a high-frequency amplifier circuit such as a low-noise amplifier or a power amplifier, and these amplifier circuits can be mounted on a communication terminal. Here, the communication terminal is a terminal that transmits, receives, or transmits / receives radio waves, such as a mobile phone terminal, a stationary type, a vehicle-mounted and mobile TV tuner, a wireless LAN, and the like.
また、本発明のカスコード接続増幅回路は、上記課題を解決するために、制御端子に信号が入力されるとともに一方の導通端子が接地された第1トランジスタと、該第1トランジスタにカスコード接続された第2トランジスタと、上記第1トランジスタの導通端子間の導通状態に応じて第2トランジスタの制御端子に流れる電流あるいはこれにかかる電圧を制御するトランジスタ制御回路と、を備えたことを特徴としている。 In order to solve the above-described problem, the cascode-connected amplifier circuit of the present invention is configured such that a signal is input to the control terminal and one conduction terminal is grounded, and the cascode-connected amplifier circuit is cascode-connected to the first transistor. And a transistor control circuit that controls a current flowing through the control terminal of the second transistor or a voltage applied to the second transistor in accordance with a conduction state between the conduction terminals of the first transistor.
上記構成によれば、例えば、第1トランジスタのコレクタ・エミッタ間あるいはソース・ドレイン間の導通・非導通(第1トランジスタのON/OFF)に応じて第2トランジスタの作動状態を正確に制御することが可能となり、信号漏れ等のない、アイソレーションが十分確保されたカスコード接続増幅回路を実現することができる。 According to the above configuration, for example, the operating state of the second transistor is accurately controlled in accordance with conduction / non-conduction between the collector and emitter of the first transistor or between the source and drain (ON / OFF of the first transistor). Therefore, it is possible to realize a cascode-connected amplifier circuit that has no signal leakage and has sufficient isolation.
上記構成において、トランジスタ制御回路は、第1トランジスタ非導通時に第2トランジスタの導通端子間が遮断されるよう、第2トランジスタの制御端子に流れる電流あるいはこれにかかる電圧を制御することが好ましい。 In the above configuration, the transistor control circuit preferably controls the current flowing through the control terminal of the second transistor or the voltage applied thereto so that the conduction terminals of the second transistor are disconnected when the first transistor is not conducting.
例えば、上記トランジスタ制御回路は、第1トランジスタ非導通時に第2トランジスタの制御端子にかかる電圧を、第1トランジスタ導通時に第2トランジスタの制御端子にかかる電圧より低く設定しても良い。 For example, the transistor control circuit may set the voltage applied to the control terminal of the second transistor when the first transistor is not conducting lower than the voltage applied to the control terminal of the second transistor when the first transistor is conducting.
また、上記構成において、上記第1および第2トランジスタは制御端子をベース端子とするNPNトランジスタであり、該第1トランジスタのエミッタ端子が接地されているとともに第2トランジスタのベース端子が交流的に接地されており、上記トランジスタ制御回路は第2トランジスタのベース電流を制御する構成をとることも可能である。 In the above configuration, the first and second transistors are NPN transistors having a control terminal as a base terminal. The emitter terminal of the first transistor is grounded and the base terminal of the second transistor is grounded in an alternating manner. In addition, the transistor control circuit can be configured to control the base current of the second transistor.
また、上記構成において、上記第1および第2トランジスタは制御端子をゲート端子とするNチャネルの電界効果型トランジスタであり、該第1トランジスタのソース端子が接地されているとともに第2トランジスタのゲート端子が交流的に接地されており、上記トランジスタ制御回路は第2トランジスタのゲート電圧を制御する構成をとることも可能である。 In the above configuration, the first and second transistors are N-channel field effect transistors having a control terminal as a gate terminal, the source terminal of the first transistor is grounded, and the gate terminal of the second transistor May be grounded in an alternating manner, and the transistor control circuit may be configured to control the gate voltage of the second transistor.
また、上記構成において、上記第1トランジスタは制御端子をベース端子とするNPN型のバイポーラトランジスタであり、上記第2トランジスタは制御端子をゲート端子とするNチャネルの電界効果型トランジスタであり、該第1トランジスタのエミッタ端子が接地されているとともに第2トランジスタのゲート端子が交流的に接地されており、上記トランジスタ制御回路は第2トランジスタのゲート電圧を制御する構成をとることも可能である。 In the above structure, the first transistor is an NPN bipolar transistor having a control terminal as a base terminal, and the second transistor is an N-channel field effect transistor having a control terminal as a gate terminal. The emitter terminal of one transistor is grounded and the gate terminal of the second transistor is grounded in an alternating manner, and the transistor control circuit can be configured to control the gate voltage of the second transistor.
また、上記構成において、上記第1トランジスタは制御端子をゲート端子とするNチャネルの電界効果型トランジスタであり、上記第2トランジスタは制御端子をベース端子とするNPN型のバイポーラトランジスタであり、該第1トランジスタのソース端子が接地されているとともに第2トランジスタのベース端子が交流的に接地されており、上記トランジスタ制御回路は第2トランジスタのベース電流を制御する構成をとることも可能である。 In the above structure, the first transistor is an N-channel field effect transistor having a control terminal as a gate terminal, and the second transistor is an NPN bipolar transistor having a control terminal as a base terminal. The source terminal of one transistor is grounded and the base terminal of the second transistor is grounded in an alternating manner, and the transistor control circuit can be configured to control the base current of the second transistor.
また、本発明では、上記カスコード接続増幅回路を複数設け、各増幅回路同士を、第2トランジスタにおける第1トランジスタに接続していない方の導通端子にて接続する構成も可能である。 In the present invention, a plurality of the cascode-connected amplifier circuits may be provided, and the amplifier circuits may be connected to each other at the conduction terminal of the second transistor that is not connected to the first transistor.
上記構成によれば、各増幅段のアイソレーションが確保された多段増幅回路を実現することができる。 According to the above configuration, it is possible to realize a multistage amplifier circuit in which isolation of each amplification stage is ensured.
また、本発明では、上記カスコード接続増幅回路を複数設け、各増幅回路同士を、容量を介して、第2トランジスタにおける第1トランジスタに接続していない方の導通端子にて接続する構成も可能である。 In the present invention, it is also possible to provide a plurality of the cascode-connected amplifier circuits, and connect the amplifier circuits to each other via a capacitor at a conduction terminal that is not connected to the first transistor. is there.
上記構成によれば、各カスコード接続増幅段のアイソレーションをより確実に担保できる。 According to the said structure, the isolation of each cascode connection amplification stage can be ensured more reliably.
また、本発明の通信装置は、上記カスコード接続増幅回路を備えていることを特徴としている。 In addition, a communication device of the present invention includes the cascode connection amplifier circuit.
また、本発明の通信装置は、上記カスコード接続増幅回路と、受信信号強度指標回路とを備え、上記トランジスタ制御回路による制御は、上記受信信号強度指標回路からの信号に基づいて行われるように構成することも可能である。 The communication device of the present invention includes the cascode connection amplifier circuit and a received signal strength indicator circuit, and is configured such that control by the transistor control circuit is performed based on a signal from the received signal strength indicator circuit. It is also possible to do.
本発明のカスコード接続増幅回路を用いれば、ベース接地バイポーラ型トランジスタ、もしくはゲート接地電界効果型トランジスタの動作を止めることができ、カスコード接続増幅回路の増幅動作をより確実に止めることができる。 By using the cascode-connected amplifier circuit of the present invention, the operation of the grounded base bipolar transistor or the gate-grounded field effect transistor can be stopped, and the amplification operation of the cascode-connected amplifier circuit can be stopped more reliably.
また、本発明のカスコード接続増幅回路が複数存在する場合、各カスコード増幅回路を直接接続する、もしくは容量を挟んで接続することによって、増幅回路の多段化ができ、利得や線形性などの諸特性の範囲を広くでき、利得抑圧や線形性などの増幅回路の諸特性を向上させることができる。 In addition, when there are a plurality of cascode-connected amplifier circuits of the present invention, by connecting each cascode amplifier circuit directly or by connecting a capacitor, the amplifier circuit can be multistaged and various characteristics such as gain and linearity can be obtained. The characteristics of the amplifier circuit such as gain suppression and linearity can be improved.
また、本発明のカスコード接続増幅回路は従来のカスコード接続増幅回路と置き換えることができる。また、利得や線形性の可変範囲を大きくできるので、利得可変増幅回路に用いることができるという効果を奏する。 The cascode connection amplifier circuit of the present invention can be replaced with a conventional cascode connection amplifier circuit. In addition, since the variable range of gain and linearity can be increased, there is an effect that it can be used in a variable gain amplifier circuit.
本発明の参考形態および実施の各形態について図1ないし図18に基づいて説明すると以下の通りである。すなわち、以下、図面を参照しながら、本発明の参考形態および実施の各形態について説明する。なお、本発明の第二の参考形態以降では、第一の参考形態と図面の記載において同じ機能を有する部材については、同一の参照番号を付して、それらの説明を省いている。 Reference embodiments and embodiments of the present invention will be described with reference to FIGS. 1 to 18 as follows. That is, hereinafter, reference embodiments and embodiments of the present invention will be described with reference to the drawings. In the second and subsequent reference embodiments of the present invention, members having the same functions in the description of the first reference embodiment and the drawings are given the same reference numerals, and descriptions thereof are omitted.
(第一の参考形態)
図1に、本発明の第一の参考形態における回路図を示す。図1はエミッタ(導通端子)接地バイポーラ型トランジスタ131(第1トランジスタ)のコレクタ端子とベース接地バイポーラ型トランジスタ132(第2トランジスタ)のエミッタ端子を接続したカスコード接続増幅回路である。制御回路111によって、バイポーラ型トランジスタ131のベース電流を制御している。抵抗151は制御回路(制御部)111への交流成分阻止として働いている。コンデンサ161は入力端子101への直流成分阻止として働いている。
( First reference form )
FIG. 1 shows a circuit diagram of the first reference embodiment of the present invention. FIG. 1 shows a cascode connection amplifier circuit in which the collector terminal of a grounded emitter bipolar transistor 131 (first transistor) and the emitter terminal of a grounded bipolar transistor 132 (second transistor) are connected. A
また、制御回路112(トランジスタ制御回路)によって、バイポーラ型トランジスタ132のベース電流を制御し、コンデンサ162によって、バイポーラ型トランジスタ132のベース端子を交流的に接地させている。なお、制御回路112の出力インピーダンスが十分に低い場合にはコンデンサ162は省略することができる。バイポーラ型トランジスタ132のコレクタ端子は出力端子に接続され、また、抵抗152を通じて電源103に接続されている。
The control circuit 112 (transistor control circuit) controls the base current of the
本発明は、制御回路111によって、エミッタ接地バイポーラ型トランジスタ131のベース電流を制御して、エミッタ接地バイポーラ型トランジスタ131をオフする。そのときに、制御回路112によって、ベース接地バイポーラ型トランジスタ132(第2トランジスタ)のベース電流を制御して、ベース接地バイポーラ型トランジスタ132をオフする。
In the present invention, the
制御回路111によって、エミッタ接地バイポーラ型トランジスタ131のベース電流を減少させ、エミッタ接地バイポーラ型トランジスタ131のベース−エミッタ間の電圧がトランジスタの閾値電圧未満になりエミッタ接地バイポーラ型トランジスタがオフしているとき、制御回路112によって、ベース接地バイポーラ型トランジスタ132のベース電流を減少させ、ベース接地バイポーラ型トランジスタ132のベース端子にかかる電圧が、エミッタ接地バイポーラ型トランジスタ131のベース−エミッタ間の電圧がトランジスタの閾値電圧以上となり、エミッタ接地バイポーラ型トランジスタ131がオンしているときに、ベース接地バイポーラ型トランジスタ132のベース端子にかかる電圧よりも低くして、トランジスタの閾値電圧未満にすることで、ベース接地バイポーラ型トランジスタ132をオフすることができる。
When the base current of the grounded-emitter
これにより、カスコード接続増幅回路の動作を止めることができる。特に、ベース接地バイポーラ型トランジスタ132のベース端子にかかる電圧を0Vにする、例えばベース接地バイポーラ型トランジスタ132のベース端子に電圧をかけないようにすると、ベース接地バイポーラ型トランジスタ132をより確実にオフすることができる。
Thereby, the operation of the cascode connection amplifier circuit can be stopped. In particular, if the voltage applied to the base terminal of the common base
特に、ベース接地バイポーラ型トランジスタ132のベース端子にかかる電圧をそのトランジスタの閾値電圧未満に設定すれば、エミッタ接地バイポーラ型トランジスタ131が一時的にオンし、バイポーラ型トランジスタ131のコレクタ端子の電位、すなわちベース接地バイポーラ型トランジスタ132のエミッタ端子電位が0Vになってもベース接地バイポーラ型トランジスタ132はオンせず、アイソレーションの劣化を防ぐことができる。
In particular, if the voltage applied to the base terminal of the common base
さらに、ベース接地バイポーラ型トランジスタ132のベース端子にかかる電圧をトランジスタの閾値電圧よりも低くすれば、ベース接地バイポーラ型トランジスタ132のベース−エミッタ間が逆バイアスとなり、ベース−エミッタ間容量が小さくなり、さらに高いアイソレーションが得られる。
Further, if the voltage applied to the base terminal of the common base
図1の回路では、エミッタ接地バイポーラ型トランジスタ131がオフしているとき、瞬間的に大きな入力信号がエミッタ接地バイポーラ型トランジスタ131に入った場合でも、制御回路112によって、ベース接地バイポーラ型トランジスタ132のベース端子にかかる電圧を十分に小さくしておくことで、ベース接地バイポーラ型トランジスタはオンしないので、一時的にカスコード接続増幅回路が動作するということはない。
In the circuit of FIG. 1, even when a large input signal momentarily enters the grounded-emitter
図1では、エミッタ接地バイポーラ型トランジスタ131とベース接地バイポーラ型トランジスタ132でカスコード接続増幅回路を形成しているが、図2、図3及び図4のような異なる回路形式のカスコード接続増幅回路においても同様の効果がある。図2、図3及び図4には、図1の抵抗152、電源103は省略している。
In FIG. 1, a cascode-connected amplifier circuit is formed by a grounded-emitter
図2はエミッタ接地バイポーラ型トランジスタ231とゲート接地電界効果型トランジスタ232を接続したカスコード接続回路である。図3はソース接地電界効果型トランジスタ331とゲート接地電界効果型トランジスタ332を接続したカスコード接続増幅回路である。図4はソース接地電界効果型トランジスタ431とベース接地バイポーラ型トランジスタ432を接続したカスコード接続増幅回路である。
FIG. 2 shows a cascode connection circuit in which a common emitter
図1乃至4において、制御回路111や制御回路112によって、電界効果型トランジスタは電圧で、バイポーラ型トランジスタは電流で制御することが望ましい。
1 to 4, the
図2、図3及び図4のカスコード接続増幅回路を用いれば、ゲート接地もしくはソース接地電界効果型トランジスタを用いているため、電界効果型トランジスタを電圧で制御し、消費電流を削減でき低消費電力化が可能となる。また、集積回路のように電源電圧を大きくできない場合などでは、電界効果型トランジスタを用いることにより電源電圧に余裕ができるので、製造ばらつきによる影響を受けにくく、特性が安定する。特に、図2のカスコード接続増幅回路を用いれば、エミッタ接地バイポーラ型トランジスタ231を用いているので増幅度を高くできるので、最も望ましい。
If the cascode-connected amplifier circuit shown in FIGS. 2, 3 and 4 is used, since a grounded-gate or source-grounded field effect transistor is used, the field-effect transistor can be controlled by voltage to reduce current consumption and reduce power consumption. Can be realized. Further, when the power supply voltage cannot be increased as in an integrated circuit, the power supply voltage can be afforded by using a field effect transistor, so that the characteristics are less affected by manufacturing variations and the characteristics are stabilized. In particular, the use of the cascode-connected amplifier circuit of FIG. 2 is most desirable because the amplification factor can be increased because the common emitter
(第二の参考形態)
図5に、本発明の第二の参考形態における回路図を示す。図5はエミッタ接地バイポーラ型トランジスタ531とゲート接地電界効果型トランジスタ532で形成されたカスコード接続増幅回路とエミッタ接地バイポーラ型トランジスタ533とゲート接地電界効果型トランジスタ534で形成されたカスコード接続増幅回路の2つのカスコード接続増幅回路が存在し、ゲート接地電界効果型トランジスタ532と電界効果型トランジスタ534のそれぞれのドレイン端子が接続されていることを特徴とする。
( Second reference form )
FIG. 5 shows a circuit diagram according to the second embodiment of the present invention. FIG. 5 shows a cascode-connected amplifier circuit formed of a grounded-emitter
以下の説明では、図面に記載のトランジスタQ1a(第1トランジスタ)とトランジスタQ1b(第2トランジスタ)で形成されたカスコード接続増幅回路を1段目のカスコード接続増幅回路、トランジスタQ2aとトランジスタQ2bで形成されたカスコード接続増幅回路を2段目のカスコード接続増幅回路、トランジスタQxaとトランジスタQxbで形成されたカスコード接続増幅回路をx段目のカスコード接続増幅回路とし、xは整数と定義する。 In the following description, the cascode-connected amplifier circuit formed by the transistor Q1a (first transistor) and the transistor Q1b (second transistor) shown in the drawings is formed by the first-stage cascode-connected amplifier circuit, the transistor Q2a, and the transistor Q2b. The cascode-connected amplifier circuit is a second-stage cascode-connected amplifier circuit, the cascode-connected amplifier circuit formed by the transistors Qxa and Qxb is an x-th cascode-connected amplifier circuit, and x is defined as an integer.
利得可変幅、線形性の可変幅など増幅回路の諸特性の可変範囲が広くなると、一段の増幅回路で全範囲を制御することは難しく、減衰器や複数の増幅回路を接続して範囲を広げる必要がある。 When the variable range of various characteristics of the amplifier circuit such as variable gain width and variable width of the linearity becomes wide, it is difficult to control the entire range with a single stage amplifier circuit, and the range is expanded by connecting attenuators and multiple amplifier circuits. There is a need.
そこで、図5のようにゲート接地電界効果型トランジスタ532とゲート接地電界効果型トランジスタ534とのそれぞれのドレイン端子を接続することにより、増幅回路の多段化が可能となる。ここで線形性とはIIP3と呼ばれる3次の入力インタセプトポイントなどをいう。
Therefore, by connecting the drain terminals of the grounded-gate
本発明の比較例として図6の回路を示す。図6は従来のカスコード接続増幅回路を多段化した回路である。図6はゲート接地電界効果型トランジスタ632及びゲート接地電界効果型トランジスタ634のドレイン端子をそれぞれ接続し、カスコード接続増幅回路を多段化し、ゲート接地電界効果型トランジスタ632及びゲート接地電界効果型トランジスタ634のゲート端子にそれぞれ抵抗651と抵抗652及び抵抗653と抵抗654を用いて定電圧を供給している。
The circuit of FIG. 6 is shown as a comparative example of the present invention. FIG. 6 shows a circuit in which a conventional cascode connection amplifier circuit is multistaged. In FIG. 6, the drain terminals of the gate-grounded
しかし、多段に接続された増幅回路のうち特定の増幅回路を動作させたい場合、例えば、1段目のカスコード接続増幅回路を動作させずに、2段目のカスコード接続増幅回路を動作させたい場合など、1段目のカスコード接続増幅回路から、2段目のカスコード接続増幅回路に信号が漏れ、利得を抑えきれず線形性が劣化する。 However, when it is desired to operate a specific amplifier circuit among the amplifier circuits connected in multiple stages, for example, when it is desired to operate the second stage cascode connection amplifier circuit without operating the first stage cascode connection amplifier circuit. For example, a signal leaks from the first-stage cascode-connected amplifier circuit to the second-stage cascode-connected amplifier circuit, and the gain cannot be suppressed and the linearity deteriorates.
そこで、本発明の図5のような回路形式では、同じように1段目のカスコード接続増幅回路を動作させずに、2段目のカスコード接続増幅回路を動作させたい場合、制御回路511によって、エミッタ接地バイポーラ型トランジスタ531のベース端子を電流で制御し、バイポーラ型トランジスタ531をオフしているとき、制御回路512によって、ゲート接地電界効果型トランジスタ532のゲート端子を電圧で制御し、エミッタ接地バイポーラ型トランジスタ531がオンしているときにゲート接地電界効果型トランジスタ532のゲート端子にかかる電圧よりも、ゲート接地電界効果型トランジスタ532のゲート端子にかかる電圧を、低くして、トランジスタの閾値電圧未満にすることで、ゲート接地電界効果型トランジスタ532をオフすることができるので、1段目のカスコード接続増幅回路の動作をより確実に止めることができる。
Therefore, in the circuit format as shown in FIG. 5 of the present invention, when it is desired to operate the second-stage cascode connection amplifier circuit without operating the first-stage cascode connection amplifier circuit, the
1段目のカスコード接続増幅回路の動作がより確実に止まっており、1段目のカスコード接続増幅回路から2段目のカスコード接続増幅回路への信号の漏れはほとんどなくなるので、利得は抑圧でき、ほとんど歪が発生せず、線形性が向上する。 The operation of the first stage cascode connection amplifier circuit has stopped more reliably, and there is almost no signal leakage from the first stage cascode connection amplifier circuit to the second stage cascode connection amplifier circuit, so that the gain can be suppressed, Almost no distortion occurs and the linearity is improved.
図5では、カスコード接続増幅回路が2つ存在していたが、図7のようにカスコード接続増幅回路が複数存在しても同様の効果がある。また、図5では、同種のカスコード接続増幅回路が多段化されているが、図8のように1段目のカスコード接続増幅回路と2段目のカスコード接続増幅回路とで回路形式が異なるカスコード接続増幅回路が多段化されていても同様の効果がある。 In FIG. 5, two cascode-connected amplifier circuits exist, but the same effect can be obtained even when a plurality of cascode-connected amplifier circuits exist as shown in FIG. Further, in FIG. 5, the same kind of cascode connection amplifier circuit is multi-staged, but as shown in FIG. 8, the cascode connection amplifier circuit of the first stage and the second stage cascode connection amplifier circuit have different circuit formats. The same effect can be obtained even if the amplifier circuit is multistaged.
(第三の参考形態)
図9に、本発明の第三の参考形態における回路図を示す。図9は図2のカスコード接続増幅回路が2つ存在し、それぞれのドレイン端子が容量を挟んで接続されていることを特徴とする。カスコード接続増幅回路を多段化する場合、各カスコード接続増幅回路の増幅率が異なる場合、容量を挟んで接続することにより、多段化が可能となる。例えば、図9のように、抵抗951と抵抗952といった抵抗値の異なる抵抗を用いて、カスコード接続増幅回路を多段化する場合、配線901と配線902では直流電位が異なるので、直接接続することができない。そこで、それぞれのドレイン端子が容量を挟んで接続されることにより、直流電位を分離できるので、多段化が可能となる。
( Third reference form )
FIG. 9 shows a circuit diagram according to the third embodiment of the present invention. FIG. 9 is characterized in that there are two cascode-connected amplifier circuits of FIG. 2 and their drain terminals are connected with a capacitor interposed therebetween. When the cascode-connected amplifier circuits are multistaged, if the amplification factors of the respective cascode-connected amplifier circuits are different, the multistage can be achieved by connecting them with a capacitance interposed therebetween. For example, as shown in FIG. 9, when resistors having different resistance values such as a
多段化された回路は、第二の参考形態の効果も有する。図9において、1段目のカスコード接続増幅回路を動作させずに、2段目のカスコード接続増幅回路を動作させる場合、制御回路511によって、エミッタ接地バイポーラ型トランジスタ531のベース端子を電流で制御し、バイポーラ型トランジスタ531がオフしているとき、制御回路512によって、ゲート接地電界効果型トランジスタ532のゲート端子を電圧で制御し、エミッタ接地バイポーラ型トランジスタ531がオンしているときにゲート接地電界効果型トランジスタ532のゲート端子にかかる電圧よりも、ゲート接地電界効果型トランジスタ532のゲート端子にかかる電圧を、低くして、トランジスタの閾値電圧未満にすることで、ゲート接地電界効果型トランジスタ532をオフすることができるので、1段目のカスコード接続増幅回路の動作をより確実に止めることができる。
The multistage circuit also has the effect of the second reference form . In FIG. 9, when the second-stage cascode connection amplifier circuit is operated without operating the first-stage cascode connection amplifier circuit, the
1段目のカスコード接続増幅回路の動作がより確実に止まっており、1段目のカスコード接続増幅回路から2段目のカスコード接続増幅回路への信号の漏れはほとんどなくなるので、利得は抑圧でき、ほとんど歪が発生せず、線形性が向上する。 The operation of the first stage cascode connection amplifier circuit has stopped more reliably, and there is almost no signal leakage from the first stage cascode connection amplifier circuit to the second stage cascode connection amplifier circuit, so that the gain can be suppressed, Almost no distortion occurs and the linearity is improved.
図9では、カスコード接続増幅回路が2つ存在していたが、2つ以上存在しても同様の効果がある。また、図9では、同種のカスコード接続増幅回路が多段化されているが、各段のカスコード接続増幅回路の回路形式は互いに異なっていてもよい。 In FIG. 9, two cascode-connected amplifier circuits exist, but the same effect can be obtained even if two or more cascode-connected amplifier circuits exist. In FIG. 9, the same type of cascode connection amplifier circuit is multi-staged, but the circuit formats of the cascode connection amplifier circuits at each stage may be different from each other.
(実施の第一形態)
図10に実施の第一形態を説明する回路図を示す。図10は図2のカスコード接続増幅回路が6つ存在し、それぞれのドレイン端子が接続されており、エミッタ接地の各バイポーラ型トランジスタ1031、1033、1035、1037、1039及び1041は制御回路(制御部)によって電流で制御される。制御する電圧によって、動作するカスコード接続増幅回路段が切り替わり、利得、線形性など増幅回路の諸特性の可変範囲を広くしている。
( First embodiment)
FIG. 10 shows a circuit diagram for explaining the first embodiment. In FIG. 10, there are six cascode-connected amplifier circuits of FIG. 2 and their drain terminals are connected. The
また、ゲート接地の各電界効果型トランジスタ1032、1034、1036、1038、1040及び1042も別の制御回路によって電圧で制御される。複数あるカスコード接続増幅回路を接続する場合、上記に示したように、動作しているエミッタ接地バイポーラ型トランジスタ、もしくはゲート接地電界効果型トランジスタを制御回路によって、電流、もしくは電圧で制御し、動作させたいカスコード接続増幅回路段以外のカスコード接続増幅回路の動作をより確実に止めることにより、動作していないカスコード接続増幅回路から動作させたいカスコード接続増幅回路への信号の漏れがほとんどなくなるので、利得は抑圧でき、ほとんど歪が発生せず、線形性が向上する。
In addition, each of the field-
図10の回路で用いているエミッタ接地バイポーラ型トランジスタを電流で制御する回路の一例として図11に示すような回路が考えられる。図11は各カスコード接続増幅回路のエミッタ接地バイポーラ型トランジスタに電流を供給するバイアス回路である。
電界効果型トランジスタ1110と電界効果型トランジスタ1111で構成されるカレントミラー回路で電界効果型トランジスタ1111の吸い込み電流に変換する。電界効果型トランジスタ1111のドレイン端子には、電界効果型トランジスタ1112と電界効果型トランジスタ1113とのソース端子がそれぞれ接続され差動回路を構成している。
A circuit as shown in FIG. 11 is conceivable as an example of a circuit for controlling the grounded emitter bipolar transistor used in the circuit of FIG. 10 with a current. FIG. 11 shows a bias circuit for supplying a current to the common emitter bipolar transistor of each cascode-connected amplifier circuit.
A current mirror circuit including a
電界効果型トランジスタ1113のドレイン端子には電界効果型トランジスタ1114と電界効果型トランジスタ1115とのソース端子がそれぞれ接続され、同じく差動回路を構成している。同様にして、差動回路を5段構成している。各差動回路の片方の各電界効果型トランジスタ1113、1115、1117、1119及び1121のゲート端子は制御電圧を印加する電源1102に接続されている。また、上記電源1102に接続されていない各差動回路のもう一方の各電界効果型トランジスタ1112、1114、1116、1118及び1120のゲート端子は各抵抗1152〜1157で構成される参照電圧生成回路に接続されている。
The drain terminals of the
次に、図11の回路の動作について説明する。抵抗1156と1157で生成される参照電圧V67が制御電圧よりも高い場合、すなわち制御電圧が十分に低い場合には、電界効果型トランジスタ1112と電界効果型トランジスタ1113とで構成された差動回路において、電界効果型トランジスタ1114がオフし、電界効果型トランジスタ1113がオンするので電流はすべて、電界効果型トランジスタ1113に流れ込む。
Next, the operation of the circuit of FIG. 11 will be described. When the reference voltage V67 generated by the
電界効果型トランジスタ1113に流れる電流は、電界効果型トランジスタ1131と電界効果型トランジスタ1132とで構成されるカレントミラー回路で折り返され、電界効果型トランジスタ1112に流れ込む電流と同じくらいの量の電流が端子1186に流れる。端子1186に流れた電流は6段目のカスコード接続増幅回路のエミッタ接地バイポーラ型トランジスタ1041のベース端子に接続された端子1086に流れ、エミッタ接地バイポーラ型トランジスタ1041のベース電流となる。
The current flowing through the
制御電圧を上げて、制御電圧と参照電圧V67が等しくなると電界効果型トランジスタ1112と電界効果型トランジスタ1113とに流れる電流は互いに等しくなる。この時点では、抵抗1155と抵抗1156とで生成される参照電圧V56と制御電圧を比較すると参照電圧V56の方が高いので、電界効果型トランジスタ1114と電界効果型トランジスタ1115で構成された差動回路において、電界効果型トランジスタ1115はオフし、電界効果型トランジスタ1114がオンしているので、電界効果型トランジスタ1113に流れる電流は電界効果型1114を経由して流れていることになる。
When the control voltage is increased and the control voltage and the reference voltage V67 become equal, the currents flowing in the
各電界効果型トランジスタ1113、1114に流れている電流は、電界効果型トランジスタ1133と電界効果型トランジスタ1134で構成されたカレントミラー回路で折り返され、各電界効果型トランジスタ1113、1114と同じくらいの量の電流が端子1185に流れる。制御電圧と参照電圧V67が等しいときには、端子1185と端子1186とに流れている電流の量は互いに等しくなる。折り返された総電流量は電界効果型トランジスタ1111が吸い込む電流の量と同じになるので、制御電圧を上げることにより、端子1186に流れる電流の量は減少している。
The current flowing through each
さらに制御電圧を上げていくと、電界効果型トランジスタ1112に流れる電流はさらに減少し、大部分の電流は電界効果型トランジスタ1113に流れるようになる。同様にして、制御電圧を上げていくと、制御電圧と参照電圧を比較して、電圧の高いほうの電界効果型トランジスタに流れるようになり、制御電圧を変えることにより、各端子1181〜1186に流れる電流の量がそれぞれ変わる。各端子1181〜1186に流れる電流が図10に示す各端子1081〜1086に流れることになり、それぞれ各段のカスコード接続増幅回路のベース電流となる。したがって、制御電圧を変えることによって、図10の動作するカスコード接続増幅回路段を切り替えることが可能となる。
As the control voltage is further increased, the current flowing through the
以上、図10のエミッタ接地バイポーラ型トランジスタを制御する回路を説明したが、次に、図10の回路で用いているゲート接地電界効果型トランジスタを電圧で制御する回路を説明する。一例として図12に示すような回路が考えられる。図12は、各カスコード接続増幅回路のゲート接地電界効果型トランジスタに電圧を供給するバイアス回路である。 The circuit for controlling the grounded-emitter bipolar transistor of FIG. 10 has been described above. Next, the circuit for controlling the gate-grounded field effect transistor used in the circuit of FIG. 10 with a voltage will be described. As an example, a circuit as shown in FIG. 12 can be considered. FIG. 12 shows a bias circuit for supplying a voltage to the gate-grounded field effect transistor of each cascode connection amplifier circuit.
回路の基本動作は図11の回路と同じである。図11の回路と相違するところは、カレントミラー回路で折り返したあと、各抵抗1258〜1269を用いて、電流を電圧に変換している。その変換された電圧は図10に示す各端子1091〜1096にかかり、各カスコード接続増幅回路のゲート端子にかかる電圧となっている。基本動作は図11の回路と同じなので、制御電圧を変えることによって、図10に示すカスコード接続増幅回路のゲート接地電界効果型トランジスタにかかる電圧が各カスコード接続増幅回路段で切り替わる。
The basic operation of the circuit is the same as that of the circuit of FIG. A difference from the circuit of FIG. 11 is that the current is converted into a voltage by using each of the
図10に示す回路は図11や図12に示した制御回路によって、エミッタ接地バイポーラ型トランジスタ及びゲート接地電界効果型トランジスタを電流及び電圧で制御する。図11及び図12に示した回路はn型の電界効果型トランジスタで差動回路を構成しているが、図13及び図14のようにp型の電界効果型トランジスタで構成してもよい。図11から14の回路はn型もしくはp型の電界効果型トランジスタで構成しているが、バイポーラ型トランジスタで構成してもよい。 The circuit shown in FIG. 10 controls the common emitter bipolar transistor and the common gate field effect transistor with current and voltage by the control circuit shown in FIG. 11 and FIG. The circuits shown in FIGS. 11 and 12 form a differential circuit with n-type field effect transistors, but may be formed with p-type field effect transistors as shown in FIGS. 11 to 14 are configured by n-type or p-type field effect transistors, but may be configured by bipolar transistors.
また、図10でエミッタ接地バイポーラ型トランジスタもしくはゲート接地電界効果型トランジスタの制御回路は別々の電源で制御してもよいが、エミッタ接地バイポーラ型トランジスタとゲート接地電界効果型トランジスタを関連して制御するためには、制御回路の電源1102は共通化したほうがよい。
In FIG. 10, the control circuit for the grounded-emitter bipolar transistor or the grounded-gate field effect transistor may be controlled by a separate power source, but the grounded-emitter bipolar transistor and the grounded-gate field effect transistor are controlled in relation to each other. For this purpose, it is better to share the
図15に図10に示したエミッタ接地バイポーラ型トランジスタのベース電流とゲート接地電界効果型トランジスタのゲート端子にかかる電圧の制御電圧に対する変化を示す。制御電圧VaからVb、ただしVa<Vbに変化するにつれて、エミッタ接地バイポーラ型トランジスタのベース電流の最大値がI6、I5、I4、I3、I2及びI1へと変化している。 FIG. 15 shows changes of the base current of the common emitter bipolar transistor shown in FIG. 10 and the voltage applied to the gate terminal of the common gate field effect transistor with respect to the control voltage. As the control voltage Va changes to Vb, but Va <Vb, the maximum value of the base current of the common emitter bipolar transistor changes to I6, I5, I4, I3, I2, and I1.
ここで、I1からI6はそれぞれ1段目のカスコード接続増幅回路から6段目のカスコード接続増幅回路のベース電流に対応している。これは、制御電圧VaからVbに変化するにつれて、カスコード接続増幅回路の動作が1段目のカスコード接続増幅回路から6段目のカスコード接続増幅回路に切り替わっていることを示している。同様に、制御電圧VaからVbに変化するにつれて、ゲート接地電界効果型トランジスタのゲート端子にかかる電圧の最大値もV6、V5、V4、V3、V2及びV1へと変化している。ここで、V1からV6はそれぞれ1段目のカスコード接続増幅回路から6段目のカスコード接続増幅回路にかかるゲート電圧に対応している。 Here, I1 to I6 correspond to the base currents of the first-stage cascode-connected amplifier circuit to the sixth-stage cascode-connected amplifier circuit, respectively. This indicates that the operation of the cascode connection amplifier circuit is switched from the first-stage cascode connection amplifier circuit to the sixth-stage cascode connection amplifier circuit as the control voltage Va changes to Vb. Similarly, as the control voltage Va changes from Vb, the maximum value of the voltage applied to the gate terminal of the common-gate field effect transistor also changes to V6, V5, V4, V3, V2, and V1. Here, V1 to V6 correspond to gate voltages applied from the first-stage cascode-connected amplifier circuit to the sixth-stage cascode-connected amplifier circuit, respectively.
図15に示したVthはゲート接地電界効果型トランジスタの閾値電圧である。ゲート接地電界効果型トランジスタのゲート端子にかかる電圧がVth未満になるとゲート接地電界効果型トランジスタはオフする。 Vth shown in FIG. 15 is a threshold voltage of the gate-grounded field effect transistor. When the voltage applied to the gate terminal of the grounded-gate field effect transistor becomes less than Vth, the grounded-gate field effect transistor is turned off.
図10の回路は制御電圧によって、動作するカスコード接続増幅回路が切り替わり、利得や線形性など増幅回路の諸特性の範囲を大きくしている。オンしているエミッタ接地バイポーラ型トランジスタのベース電流を小さくすると電流密度が小さくなり、歪が発生する原因となる。そして、歪が発生した状態で次の段のエミッタ接地バイポーラ型トランジスタに切り替わるとIIP3などの線形性が悪くなる。 In the circuit of FIG. 10, the operating cascode-connected amplifier circuit is switched by the control voltage, and the range of various characteristics of the amplifier circuit such as gain and linearity is increased. If the base current of the grounded-emitter bipolar transistor that is turned on is reduced, the current density is reduced, which causes distortion. Then, when switching to the next-stage grounded-emitter bipolar transistor with distortion, the linearity of IIP3 and the like deteriorates.
そこで、エミッタ接地バイポーラ型トランジスタで歪が発生する前に、ゲート接地電界効果型トランジスタのゲート端子を制御して、ゲート接地電界効果型トランジスタをオフすることで、カスコード接続増幅回路の動作が止まり歪が発生しにくくなる。 Therefore, before the distortion occurs in the grounded emitter bipolar transistor, the gate terminal of the grounded field effect transistor is controlled to turn off the grounded field effect transistor, thereby stopping the operation of the cascode-connected amplifier circuit. Is less likely to occur.
例えば、図10において、2段目のカスコード接続増幅回路から1段目のカスコード接続増幅回路に動作が切り替わるときを考える。図11に示した制御回路によって、2段目のカスコード接続増幅回路のベース電流を最大にすることで2段目のカスコード接続増幅回路が動作している。 For example, consider the case where the operation is switched from the second-stage cascode connection amplifier circuit to the first-stage cascode connection amplifier circuit in FIG. The control circuit shown in FIG. 11 operates the second-stage cascode connection amplifier circuit by maximizing the base current of the second-stage cascode connection amplifier circuit.
次に、2段目のカスコード接続増幅回路から1段目のカスコード接続増幅回路に切り替えるとき、制御電圧を上げて、図11に示した制御回路の端子1181に流れる電流を増やし、端子1182に流れる電流を減らすことにより、2段目のカスコード接続増幅回路のエミッタ接地バイポーラ型トランジスタ1033のベース電流が減り、1段目のカスコード接続増幅回路のエミッタ接地バイポーラ型トランジスタ1031のベース電流が増え、動作が2段目のカスコード接続増幅回路から1段目のカスコード接続増幅回路に切り替わる。
Next, when switching from the second-stage cascode-connected amplifier circuit to the first-stage cascode-connected amplifier circuit, the control voltage is increased to increase the current flowing through the
しかし、2段目のカスコード接続増幅回路のエミッタ接地バイポーラ型トランジスタ1033のベース電流を減らしていくと、電流密度が小さくなり、歪が発生する。そこで、歪が発生する前に図12に示した制御回路で2段目のカスコード接続増幅回路のゲート接地電界効果型トランジスタ1034のゲート端子を制御し、ゲート接地電界効果型トランジスタ1034をオフする。ゲート接地電界効果型トランジスタ1034がオフすることにより、2段目のカスコード接続増幅回路の動作が止まり、歪の発生を抑えられる。
However, when the base current of the common emitter
図16に、そのときのエミッタ接地バイポーラ型トランジスタのベース電流及びゲート接地電界効果型トランジスタのゲート端子にかかる電圧の制御電圧に対する変化を示す。制御電圧VcからVd(Vc<Vd)に変化させ、2段目のカスコード接続増幅回路のエミッタ接地バイポーラ型トランジスタ1033のベース電流I2を減らし、1段目のカスコード接続増幅回路のエミッタ接地バイポーラ型トランジスタ1031のベース電流I1を増やす。
FIG. 16 shows changes in the base current of the common emitter bipolar transistor and the voltage applied to the gate terminal of the common gate field effect transistor with respect to the control voltage at that time. By changing the control voltage Vc to Vd (Vc <Vd), the base current I2 of the common emitter
このとき、I2を減らすと歪が発生するので、制御電圧がVdになったときに、2段目のカスコード接続増幅回路のゲート接地電界効果型トランジスタ1034のゲート端子にかかっている電圧V2をトランジスタの閾値電圧Vth未満にして、ゲート接地電界効果型トランジスタ1034をオフさせて、歪の発生を抑える。ゲート接地電界効果型トランジスタ1034がオフすることで2段目のカスコード接続増幅回路がオフし、1段目のカスコード接続増幅回路だけがオンしている状態になるので回路の線形性が向上する。
At this time, if I2 is reduced, distortion occurs. Therefore, when the control voltage becomes Vd, the voltage V2 applied to the gate terminal of the gate-grounded
図16では、制御電圧を上げたときに、切り替わる前の段のカスコード接続増幅回路のエミッタ接地バイポーラ型トランジスタのベース電流を減らすときにあわせて、ゲート接地電界効果型トランジスタをオフした。逆に、図17に示すように、切り替わる次の段のカスコード接続増幅回路のエミッタ接地バイポーラ型トランジスタのベース電流を増やすときにあわせて、ゲート接地電界効果型トランジスタをオフすることもできる。 In FIG. 16, when the control voltage is increased, the gate-grounded field effect transistor is turned off in conjunction with the reduction of the base current of the common emitter bipolar transistor of the cascode-connected amplifier circuit at the stage before switching. Conversely, as shown in FIG. 17, the gate-grounded field effect transistor can be turned off when the base current of the common emitter bipolar transistor of the cascode-connected amplifier circuit of the next stage to be switched is increased.
このようなオン/オフのタイミングは、上記ベース電流やゲート電圧の検出により設定してもよいし、そのタイミングがほぼ一定であれば、所望の一定時間ラグにより設定してもよい。 Such on / off timing may be set by detecting the base current or the gate voltage, or may be set by a desired constant time lag if the timing is substantially constant.
図17において、6段目のカスコード接続増幅回路から5段目のカスコード接続増幅回路に動作が切り替わる場合を考える。制御電圧VeからVf(Ve<Vf)に変化させ、6段目のカスコード接続増幅回路のエミッタ接地バイポーラ型トランジスタ1041のベース電流I6を減らし、5段目のカスコード接続増幅回路のエミッタ接地バイポーラ型トランジスタ1039のベース電流I5を増やす。
In FIG. 17, consider a case where the operation is switched from the sixth-stage cascode connection amplifier circuit to the fifth-stage cascode connection amplifier circuit. By changing the control voltage Ve to Vf (Ve <Vf), the base current I6 of the common emitter
ベース電流I5が増えているときは、5段目のカスコード接続増幅回路のエミッタ接地バイポーラ型トランジスタ1039の電流密度はまだ小さいので、歪の発生の原因となる。そこで、ベース電流I5を増やし、制御電圧Vfになるまでは、5段目のカスコード接続増幅回路のゲート接地電界効果型トランジスタ1040のゲート端子にかかる電圧V5をトランジスタの閾値電圧Vth未満にして、ゲート接地電界効果型トランジスタ1040をオフにして、歪の発生を抑える。
When the base current I5 increases, the current density of the common emitter
ゲート接地電界効果型トランジスタ1040がオフすることで5段目のカスコード接続増幅回路がオフし、6段目のカスコード接続増幅回路だけがオンしている状態になるので回路の線形性が向上する。
Since the gate-grounded
図16と図17では制御電圧を上げていく場合を考えたが、制御電圧を下げた場合を考える。例えば、図16において、1段目のカスコ−ド接続増幅回路から2段目のカスコード接続増幅回路に動作を切り替えるときは、制御電圧を下げて、1段目のカスコード接続増幅回路のエミッタ接地バイポーラ型トランジスタ1031のベース電流I1を減らし、2段目のカスコード接続増幅回路のエミッタ接地バイポーラ型トランジスタ1033のベース電流I2を増やす。あとは、図17の説明と同様の考え方ができる。
16 and 17 consider the case where the control voltage is raised, but consider the case where the control voltage is lowered. For example, in FIG. 16, when switching the operation from the first-stage cascode-connected amplifier circuit to the second-stage cascode-connected amplifier circuit, the control voltage is lowered and the emitter-grounded bipolar of the first-stage cascode-connected amplifier circuit. The base current I1 of the
ベース電流I2が増えているときは、2段目のカスコード接続増幅回路のエミッタ接地バイポーラ型トランジスタ1033の電流密度はまだ小さいので、歪の発生の原因となる。そこで、ベース電流I2を増やし、制御電圧Vdになるまでは、2段目のカスコード接続増幅回路のゲート接地電界効果型トランジスタ1034のゲート端子にかかる電圧V2をトランジスタの閾値電圧Vth未満にして、ゲート接地電界効果型トランジスタ1034をオフして、歪の発生を抑える。
When the base current I2 increases, the current density of the common emitter
ゲート接地電界効果型トランジスタ1034がオフすることで2段目のカスコード接続増幅回路がオフし、1段目のカスコード接続増幅回路だけがオンしている状態になるので回路の線形性が向上する。
Since the gate-grounded
図10ではカスコード接続増幅回路が6つ存在していたが、2つ以上のカスコード接続増幅回路が存在し、多段化されていれば同様の効果がある。また、図10では同種の回路形式のカスコード接続増幅回路が多段化されているが、異なる回路形式のカスコード接続増幅回路が多段化されていてもよい。 In FIG. 10, there are six cascode-connected amplifier circuits. However, if there are two or more cascode-connected amplifier circuits and they are multistaged, the same effect is obtained. In FIG. 10, cascode connection amplifier circuits of the same circuit type are multistaged, but cascode connection amplifier circuits of different circuit types may be multistaged.
第一乃至第三の参考形態および実施の第一形態の説明で用いた回路図において、npnバイポーラ型トランジスタとn型電界効果型トランジスタを用いてカスコード接続増幅回路を形成しているが、pnpバイポーラ型トランジスタとp型電界効果型トランジスタを用いて形成してもよい。また、エミッタ接地バイポーラ型トランジスタの代わりにソース接地電界効果型トランジスタを用いてもよい。また、ゲート接地電界効果型トランジスタの代わりにベース接地バイポーラ型トランジスタを用いてもよい。 In the circuit diagrams used in the description of the first to third reference embodiments and the first embodiment, a cascode-connected amplifier circuit is formed using an npn bipolar transistor and an n-type field effect transistor. Alternatively, a p-type field effect transistor and a p-type field effect transistor may be used. Further, a common source field effect transistor may be used instead of the common emitter bipolar transistor. Further, a common base bipolar transistor may be used instead of the common gate field effect transistor.
また、エミッタ接地バイポーラ型トランジスタのベース及びソース接地電界効果型トランジスタのゲートは抵抗に接続されてから制御回路と接続されているが、抵抗の代わりにコイル、ダイオード、電界効果型トランジスタ、バイポーラ型トランジスタなどを用いてもよい。例えば、図1において抵抗151の代わりにコイル、ダイオード、トランジスタなどの回路を用いることも可能である。また、負荷として抵抗151を用いているが、抵抗の代わりにコイルなどを用いてもよい。例えば、図5において抵抗553の代わりにコイルなどを用いてもよい。また、エミッタ接地バイポーラ型トランジスタのエミッタ端子及びソース接地電界効果型トランジスタのソース端子は直接接地しているが、エミッタ端子及びソース端子に抵抗やコイルなどを接続してから接地してもよい。
The base of the common emitter bipolar transistor and the gate of the common source field effect transistor are connected to the control circuit after being connected to the resistor, but instead of the resistor, a coil, a diode, a field effect transistor, or a bipolar transistor is connected. Etc. may be used. For example, a circuit such as a coil, a diode, or a transistor can be used instead of the
第一乃至第三の参考形態および実施の第一形態でバイポーラ型トランジスタとはnpnバイポーラ型トランジスタ、pnpバイポーラ型トランジスタ、IGBT(絶縁ゲートバイポーラ型トランジスタ)などをいい、電界効果型トランジスタとはMOSFET(金属−酸化物−半導体電界効果トランジスタ)、MESFET(金属−半導体電界効果トランジスタ)、MISFET(金属−絶縁体−半導体電界効果トランジスタ)、JFET(接合型電界効果トランジスタ)などをいう。 In the first to third reference embodiments and the first embodiment, the bipolar transistor refers to an npn bipolar transistor, a pnp bipolar transistor, an IGBT (insulated gate bipolar transistor), and the like, and a field effect transistor refers to a MOSFET ( A metal-oxide-semiconductor field effect transistor), MESFET (metal-semiconductor field effect transistor), MISFET (metal-insulator-semiconductor field effect transistor), JFET (junction field effect transistor), etc. are said.
(実施の第二形態)
携帯電話端末、据え置き型、車載用および携帯テレビのチューナ、無線LANなど、電波を送信もしくは受信する端末では、受信電力が大きく変化したり、送信電力を調整したりしなければならない状況が発生するため、増幅回路で利得や線形性などの諸特性を可変する必要がある。可変範囲が狭い場合はシングルエンドや差動増幅回路など1段の増幅回路で可能な場合があるが、本発明のカスコード接続増幅回路は従来のカスコード接続増幅回路に置き換えることができるので、1段の増幅回路として使用可能である。
( Second embodiment)
In terminals that transmit or receive radio waves, such as mobile phone terminals, stationary types, in-vehicle and mobile TV tuners, and wireless LANs, there are situations where the received power changes significantly or the transmission power must be adjusted. Therefore, it is necessary to vary various characteristics such as gain and linearity in the amplifier circuit. If the variable range is narrow, a single-stage amplifier circuit such as a single-ended or differential amplifier circuit may be possible, but the cascode-connected amplifier circuit of the present invention can be replaced with a conventional cascode-connected amplifier circuit, so It can be used as an amplifier circuit.
また、本発明のカスコード接続増幅回路は利得制御性がよく、歪の発生が抑えられIIP3などの線形性を高くすることができるので、増幅回路の利得や線形性などの諸特性の可変範囲を広くしたい場合は増幅回路を多段化して用いるとよい。特に、受信回路では、受信電力が小さなときには高い利得が必要で、受信電力が大きなときには高い受信信号により歪まないなどの線形性が重要となるので、低雑音増幅器などに用いるとよい。 In addition, since the cascode-connected amplifier circuit of the present invention has good gain controllability, distortion can be suppressed and linearity such as IIP3 can be increased, so that the variable range of various characteristics such as gain and linearity of the amplifier circuit can be increased. When it is desired to increase the width, it is preferable to use a multi-stage amplifier circuit. In particular, in a receiving circuit, high gain is required when reception power is low, and linearity such as no distortion caused by a high reception signal is important when reception power is high.
図18に本発明のカスコード接続増幅回路を通信端末の一例である携帯端末の低雑音増幅器に用いた場合における本実施の第二形態のブロック図を示す。図18に示す携帯電話において、FILTERはフィルタ10、LNAは低雑音増幅器12、MIXはミキサ14、VCOは電圧制御発信器16、DEMODは復調回路18を示している。アンテナ20から入ってきた信号は、ローパスフィルタやバンドパスフィルタなどのフィルタ10を通って、所望の周波数だけを取り出し、低雑音増幅器12に入る。
FIG. 18 shows a block diagram of the second embodiment in the case where the cascode connection amplifier circuit of the present invention is used in a low noise amplifier of a portable terminal which is an example of a communication terminal. In the mobile phone shown in FIG. 18, FILTER indicates a
本発明のカスコード接続増幅回路を低雑音増幅器に用いると、高い線形性を保持したまま、ミキサ14など次につながる回路に信号は出力される。また、本発明のカスコード接続増幅回路はシングルエンド回路もしくは差動増幅回路で構成された低雑音増幅器に使用可能であり、低雑音増幅器を搭載した携帯電話端末、据え置き型、車載用および携帯テレビのチューナ、無線LANなどの電波を送信もしくは受信する端末に用いると、高感度な端末を実現することができる。
When the cascode connection amplifier circuit of the present invention is used for a low noise amplifier, a signal is output to a circuit connected next, such as the
また、本発明のカスコード接続増幅回路は携帯もしくは移動体端末に限らず、据え置き型端末にも使用できる。例えば、据え置き型テレビに本発明のカスコード接続増幅回路を低雑音増幅器として用いることができる。据え置き型テレビでテレビを視聴しているときに、家の近くをテレビ周波数とは異なる電波を発生させるタクシーなどが通り、テレビのアンテナにタクシー無線などの強い電波が入り、一時的に歪む場合などが考えられるが、本発明のカスコード接続増幅回路を用いるとそのような一時的な強い電波などでは歪みにくいので、高感度な端末を実現することが可能である。 Further, the cascode connection amplifier circuit of the present invention can be used not only for portable or mobile terminals but also for stationary terminals. For example, the cascode connection amplifier circuit of the present invention can be used as a low noise amplifier in a stationary television. When watching a TV on a stationary TV, a taxi that generates a radio wave different from the TV frequency passes near the house, and a strong radio wave such as a taxi radio enters the TV antenna, causing temporary distortion. However, when the cascode connection amplifier circuit of the present invention is used, it is difficult to be distorted by such a temporary strong radio wave, so that a highly sensitive terminal can be realized.
また、据え置き型テレビもしくは携帯テレビなどに本発明のカスコード接続増幅回路を低雑音増幅器として用いた場合、テレビを見ているときに近くで携帯電話などの強い電波が発生した場合、その電波がチューナに入り、一時的に歪む場合などが考えられるが、本発明のカスコード接続増幅回路を用いた場合、そのような一時的な強い電波などでは歪みにくいので、高感度な端末を実現することが可能である。 In addition, when the cascode connection amplifier circuit of the present invention is used as a low noise amplifier for a stationary television or a portable television, when a strong radio wave is generated by a mobile phone or the like when watching the television, the radio wave is tuned to the tuner. However, when the cascode connection amplifier circuit of the present invention is used, it is difficult to distort with such a temporary strong radio wave, so it is possible to realize a highly sensitive terminal. It is.
本発明のカスコード接続増幅回路や利得可変増幅回路は、制御端子に対する電流値又は電圧値により入力される電気の流れが制御されて出力されるトランジスタ素子が、複数、互いにカスコード接続されたカスコード接続増幅回路において、入力端子に接続されたトランジスタ素子以外の、少なくとも一つのトランジスタ素子の制御端子に対する電流値又は電圧値を制御する制御回路(制御部・トランジスタ制御回路)が設けられているものともいえる。 The cascode-connected amplifier circuit and the variable gain amplifier circuit according to the present invention have a cascode-connected amplifier in which a plurality of transistor elements that are output by controlling the flow of electricity that is input according to a current value or a voltage value with respect to a control terminal are cascode-connected to each other. It can be said that the circuit is provided with a control circuit (control unit / transistor control circuit) for controlling a current value or a voltage value for a control terminal of at least one transistor element other than the transistor element connected to the input terminal.
また、上記制御としては、受信信号強度指標値(RSSI)に基づくものが挙げられる。RSSIは、IQ変復調器等を有する携帯電話においては、IFフィルタで帯域制限を掛けられた受信信号を、例えばダイオードによる包絡線検波して得られる直流電圧値である。上記RSSIは、ベースバンド処理回路に入力されて各制御信号を生成するために使用されている。 Moreover, as said control, what is based on a received signal strength index value (RSSI) is mentioned. RSSI is a DC voltage value obtained by, for example, detecting an envelope of a received signal, which is band-limited by an IF filter, in a mobile phone having an IQ modulator / demodulator or the like. The RSSI is input to a baseband processing circuit and used to generate each control signal.
本発明に係るカスコード接続増幅回路は、高周波特性に優れると共に利得抑圧や線形性などの増幅回路の諸特性を向上させることができることによって、通信端末(例えば、携帯端末)といった通信分野やコンピュータ分野に好適に使用できる。 The cascode connection amplifier circuit according to the present invention is excellent in high frequency characteristics and can improve various characteristics of the amplifier circuit such as gain suppression and linearity, thereby enabling communication in the communication field such as a communication terminal (for example, a portable terminal) and the computer field. It can be used suitably.
101,1901,2001 入力端子
102,1902,2002 出力端子
103,1101 電源電圧端子
1102 制御電圧電源端子
111,112,511〜514,711〜718 制御回路
131,231,531,533,631,633,731,733,735,737,831,833,1031,1033,1035,1037,1039,1041,1903,2003,2005 エミッタ接地バイポーラ型トランジスタ
232,332,532,534,632,634,732,734,736,738,832,1032,1034,1036,1038,1040,1042,1904,2004,2006 ゲート接地電界効果型トランジスタ
132,432 ベース接地バイポーラ型トランジスタ
331,431 ソース接地電界効果型トランジスタ
1110〜1121,1210〜1221 n型電界効果型トランジスタ
1131〜1142,1231〜1242,1310〜1321,1410〜1421 p型電界効果型トランジスタ
151,152,551〜553,651〜654,751〜755,951,952,1051,1151〜1157,1251〜1269,1351〜1357,1451〜1469 抵抗
161,162,561〜564,761〜768、961,1061〜1072,2009 コンデンサ
1091〜1096 電圧制御回路接続端子
1081〜1086 電流制御回路接続端子
1181〜1186,1381〜1386 エミッタ接地バイポーラ型トランジスタ接続端子
1291〜1296,1481〜1486 ゲート接地電界効果型トランジスタ接続端子
1905,2007,2008 バイアス電源
101, 1901, 2001
Claims (5)
エミッタ接地バイポーラ型トランジスタ、もしくはソース接地電界効果型トランジスタが動作しないときに、ベース接地バイポーラ型トランジスタ、もしくはゲート接地電界効果型トランジスタが動作しないよう、
ベース接地バイポーラ型トランジスタのベース電流、もしくはゲート接地電界効果型トランジスタのゲート電圧を制御し、
エミッタ接地バイポーラ型トランジスタのベース−エミッタ間の電圧、もしくはソース接地電界効果型トランジスタのゲート−ソース間の電圧がトランジスタの閾値電圧未満になり動作しなくなるよりも前に、
ベース接地バイポーラ型トランジスタのベース端子、もしくはゲート接地電界効果型トランジスタのゲート端子を電流、もしくは電圧を変えて、制御することによって、ベース接地バイポーラ型トランジスタのベース−エミッタ間の電圧、もしくはゲート接地電界効果型トランジスタのゲート−ソース間の電圧をトランジスタの閾値電圧未満に制御する制御部を有している、ことを特徴とするカスコード接続増幅回路。 A signal is input from a grounded bipolar bipolar transistor that receives a signal to the base terminal, or a source grounded field effect transistor that receives a signal to the gate terminal, a grounded bipolar transistor that outputs a signal from the collector terminal, or a signal from the drain terminal. In the amplification circuit in which the grounded gate field effect transistor to be output is cascode-connected,
When the grounded emitter bipolar transistor or the source grounded field effect transistor does not operate, the grounded base bipolar transistor or the gate grounded field effect transistor does not operate.
Control the base current of the common base bipolar transistor or the gate voltage of the common gate field effect transistor ,
Before the voltage between the base and the emitter of the common emitter bipolar transistor or the voltage between the gate and the source of the common source field effect transistor becomes lower than the threshold voltage of the transistor and becomes inoperative,
By controlling the base terminal of the grounded base bipolar transistor or the gate terminal of the grounded gate field effect transistor by changing the current or the voltage, the voltage between the base and the emitter of the grounded base bipolar transistor or the grounded gate electric field is controlled. A cascode-connected amplifier circuit comprising a control unit that controls a voltage between a gate and a source of an effect transistor to be lower than a threshold voltage of the transistor .
エミッタ接地バイポーラ型トランジスタ、もしくはソース接地電界効果型トランジスタが動作しているときに、ベース接地バイポーラ型トランジスタのベース端子、もしくはゲート接地電界効果型トランジスタのゲート端子にかかる電圧よりも、
エミッタ接地バイポーラ型トランジスタ、もしくはソース接地電界効果型トランジスタが動作しないときに、ベース接地バイポーラ型トランジスタのベース端子、もしくはゲート接地電界効果型トランジスタのゲート端子にかかる電圧が低くなっており、
エミッタ接地バイポーラ型トランジスタのベース−エミッタ間の電圧、もしくはソース接地電界効果型トランジスタのゲート−ソース間の電圧がトランジスタの閾値電圧未満になり動作しなくなるよりも前に、
ベース接地バイポーラ型トランジスタのベース端子、もしくはゲート接地電界効果型トランジスタのゲート端子を電流、もしくは電圧を変えて、制御することによって、ベース接地バイポーラ型トランジスタのベース−エミッタ間の電圧、もしくはゲート接地電界効果型トランジスタのゲート−ソース間の電圧をトランジスタの閾値電圧未満に制御する制御部を有している、ことを特徴とするカスコード接続増幅回路。 A signal is input from a grounded bipolar bipolar transistor that receives a signal to the base terminal, or a source grounded field effect transistor that receives a signal to the gate terminal, a grounded bipolar transistor that outputs a signal from the collector terminal, or a signal from the drain terminal. In the amplifier circuit in which the grounded gate field effect transistor to be output is cascode-connected,
When the grounded emitter bipolar transistor or the source grounded field effect transistor is operating, than the voltage applied to the base terminal of the grounded base bipolar transistor or the gate terminal of the grounded gate field effect transistor,
When the common emitter bipolar transistor or the common source field effect transistor does not operate, the voltage applied to the base terminal of the common base bipolar transistor or the gate terminal of the common gate field effect transistor is low .
Before the voltage between the base and the emitter of the common emitter bipolar transistor or the voltage between the gate and the source of the common source field effect transistor becomes lower than the threshold voltage of the transistor and becomes inoperative,
By controlling the base terminal of the common base bipolar transistor or the gate terminal of the common gate field effect transistor by changing the current or voltage, the voltage between the base and the emitter of the common base bipolar transistor or the common gate electric field is controlled. A cascode-connected amplifier circuit comprising a control unit that controls a voltage between a gate and a source of an effect transistor to be lower than a threshold voltage of the transistor .
各増幅部のベース接地バイポーラ型トランジスタのコレクタ端子、もしくはゲート接地電界効果型トランジスタのドレイン端子が互いに接続され、
エミッタ接地バイポーラ型トランジスタのベース−エミッタ間の電圧、もしくはソース接地電界効果型トランジスタのゲート−ソース間の電圧がトランジスタの閾値電圧未満になり動作しなくなるよりも前に、
ベース接地バイポーラ型トランジスタのベース端子、もしくはゲート接地電界効果型トランジスタのゲート端子を電流、もしくは電圧を変えて、制御することによって、ベース接地バイポーラ型トランジスタのベース−エミッタ間の電圧、もしくはゲート接地電界効果型トランジスタのゲート−ソース間の電圧をトランジスタの閾値電圧未満に制御する制御部を有している、ことを特徴とするカスコード接続増幅回路。 A signal is input from a grounded bipolar bipolar transistor that receives a signal to the base terminal, or a source grounded field effect transistor that receives a signal to the gate terminal, a grounded bipolar transistor that outputs a signal from the collector terminal, or a signal from the drain terminal. When the grounded field effect transistor to be output is cascode-connected and the grounded emitter bipolar transistor or the source grounded field effect transistor does not operate, the grounded base bipolar transistor or the gate grounded field effect transistor does not operate. A plurality of amplifying units for controlling the base current of the common base bipolar transistor or the gate voltage of the common gate field effect transistor;
The collector terminal of the base-grounded bipolar transistor of each amplification unit or the drain terminal of the gate-grounded field effect transistor is connected to each other ,
Before the voltage between the base and the emitter of the common emitter bipolar transistor or the voltage between the gate and the source of the common source field effect transistor becomes lower than the threshold voltage of the transistor and becomes inoperative,
By controlling the base terminal of the common base bipolar transistor or the gate terminal of the common gate field effect transistor by changing the current or voltage, the voltage between the base and the emitter of the common base bipolar transistor or the common gate electric field is controlled. A cascode-connected amplifier circuit comprising a control unit that controls a voltage between a gate and a source of an effect transistor to be lower than a threshold voltage of the transistor .
各増幅部のベース接地バイポーラ型トランジスタのコレクタ端子、もしくはゲート接地電界効果型トランジスタのドレイン端子が容量を挟んで接続され、
エミッタ接地バイポーラ型トランジスタのベース−エミッタ間の電圧、もしくはソース接地電界効果型トランジスタのゲート−ソース間の電圧がトランジスタの閾値電圧未満になり動作しなくなるよりも前に、
ベース接地バイポーラ型トランジスタのベース端子、もしくはゲート接地電界効果型トランジスタのゲート端子を電流、もしくは電圧を変えて、制御することによって、ベース接地バイポーラ型トランジスタのベース−エミッタ間の電圧、もしくはゲート接地電界効果型トランジスタのゲート−ソース間の電圧をトランジスタの閾値電圧未満に制御する制御部を有している、ことを特徴とするカスコード接続増幅回路。 A signal is input from a grounded bipolar bipolar transistor that receives a signal to the base terminal, or a source grounded field effect transistor that receives a signal to the gate terminal, a grounded bipolar transistor that outputs a signal from the collector terminal, or a signal from the drain terminal. When the grounded field effect transistor to be output is cascode-connected and the grounded emitter bipolar transistor or the source grounded field effect transistor does not operate, the grounded base bipolar transistor or the gate grounded field effect transistor does not operate. A plurality of amplifying units for controlling the base current of the common base bipolar transistor or the gate voltage of the common gate field effect transistor;
The collector terminal of the base-grounded bipolar transistor of each amplification unit or the drain terminal of the gate-grounded field effect transistor is connected across a capacitor ,
Before the voltage between the base and the emitter of the common emitter bipolar transistor or the voltage between the gate and the source of the common source field effect transistor becomes lower than the threshold voltage of the transistor and becomes inoperative,
By controlling the base terminal of the grounded base bipolar transistor or the gate terminal of the grounded gate field effect transistor by changing the current or the voltage, the voltage between the base and the emitter of the grounded base bipolar transistor or the grounded gate electric field is controlled. A cascode-connected amplifier circuit comprising a control unit that controls a voltage between a gate and a source of an effect transistor to be lower than a threshold voltage of the transistor .
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005060936A JP4008451B2 (en) | 2004-03-25 | 2005-03-04 | Cascode connection amplifier circuit and communication apparatus using the same |
CNB2005100716718A CN100479325C (en) | 2004-03-25 | 2005-03-25 | Cascode circuit and communication apparatus using the same circuit |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004090242 | 2004-03-25 | ||
JP2005060936A JP4008451B2 (en) | 2004-03-25 | 2005-03-04 | Cascode connection amplifier circuit and communication apparatus using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005312016A JP2005312016A (en) | 2005-11-04 |
JP4008451B2 true JP4008451B2 (en) | 2007-11-14 |
Family
ID=35046753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005060936A Expired - Fee Related JP4008451B2 (en) | 2004-03-25 | 2005-03-04 | Cascode connection amplifier circuit and communication apparatus using the same |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4008451B2 (en) |
CN (1) | CN100479325C (en) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4535983B2 (en) * | 2005-10-24 | 2010-09-01 | パナソニック株式会社 | High frequency power amplifier |
JP2008005160A (en) * | 2006-06-21 | 2008-01-10 | Sharp Corp | Cascode-connected amplifier circuit, semiconductor integrated circuit using the same, and receiving device |
CN101356724A (en) * | 2006-09-20 | 2009-01-28 | 松下电器产业株式会社 | Low noise amplifier and wireless communication system |
JP2008098771A (en) * | 2006-10-06 | 2008-04-24 | Niigata Seimitsu Kk | Low noise amplifier |
JP4269188B2 (en) | 2007-02-05 | 2009-05-27 | ソニー株式会社 | Variable gain amplifier circuit, receiver, and receiver IC |
JP2009065511A (en) * | 2007-09-07 | 2009-03-26 | Fujitsu Ltd | Amplifier circuit, and communication apparatus |
US8514015B2 (en) * | 2008-12-10 | 2013-08-20 | Qualcomm, Incorporated | Amplifier with programmable off voltage |
FR2959077B1 (en) * | 2010-04-19 | 2012-08-17 | Alcatel Lucent | AMPLIFIER WITH LOW NOISE FACTOR, VARIABLE GAIN AND POWER |
CN104769840A (en) * | 2012-11-09 | 2015-07-08 | 三菱电机株式会社 | Cascode amplifier |
US9712125B2 (en) | 2015-02-15 | 2017-07-18 | Skyworks Solutions, Inc. | Power amplification system with shared common base biasing |
JP2017143388A (en) * | 2016-02-09 | 2017-08-17 | 株式会社村田製作所 | Power amplifier circuit |
EP4336269A2 (en) | 2021-06-17 | 2024-03-13 | Canon Kabushiki Kaisha | Power supply apparatus and image forming apparatus |
-
2005
- 2005-03-04 JP JP2005060936A patent/JP4008451B2/en not_active Expired - Fee Related
- 2005-03-25 CN CNB2005100716718A patent/CN100479325C/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1674432A (en) | 2005-09-28 |
JP2005312016A (en) | 2005-11-04 |
CN100479325C (en) | 2009-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4008451B2 (en) | Cascode connection amplifier circuit and communication apparatus using the same | |
US6211737B1 (en) | Variable gain amplifier with improved linearity | |
KR101011829B1 (en) | Switchable gain amplifier | |
JP5296809B2 (en) | Variable gain amplifier and high-frequency signal receiving apparatus having the same | |
US6724259B2 (en) | Variable gain amplifier | |
US6744322B1 (en) | High performance BiFET low noise amplifier | |
JP5879547B2 (en) | Low noise amplifier with through mode | |
US20130057344A1 (en) | Differential rf amplifier | |
US8660514B1 (en) | Multiple mode RF circuit | |
US20050282510A1 (en) | Linear mixer with current amplifier | |
US20070296507A1 (en) | Cascode-connected amplifier circuit, semiconductor integrated circuit using same, and receiving apparatus using same | |
US20050179494A1 (en) | Variable gain differential amplifier and multiplication circuit | |
JP4220694B2 (en) | High frequency variable gain amplifier | |
EP2869465A1 (en) | RF amplifier | |
WO2021124613A1 (en) | Power amplification circuit | |
US8111105B1 (en) | Variable gain BiCMOS amplifier | |
US8264272B2 (en) | Digital control interface in heterogeneous multi-chip module | |
US7705680B2 (en) | Gain switching low-noise amplifier circuit | |
JP2003168938A (en) | Variable gain type differential amplifying circuit, and multiplying circuit | |
US7023279B2 (en) | Linear pre-amplifier for radio-frequency power amplifier | |
US6509798B2 (en) | Variable gain amplifier | |
JP2008219283A (en) | Differential current mode transmission circuit | |
TWI422146B (en) | Flexible dynamic range amplifier | |
KR101007579B1 (en) | An amplifier arrangement, a broadcast radio receiver, and a receiver for data signals | |
JP2004297277A (en) | High frequency amplification circuit and transmitter, receiver, and transceiver using it |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070828 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070829 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |