JP2004287684A - マルチプロセッサシステム、コンピュータ性能調整プログラム - Google Patents
マルチプロセッサシステム、コンピュータ性能調整プログラム Download PDFInfo
- Publication number
- JP2004287684A JP2004287684A JP2003077210A JP2003077210A JP2004287684A JP 2004287684 A JP2004287684 A JP 2004287684A JP 2003077210 A JP2003077210 A JP 2003077210A JP 2003077210 A JP2003077210 A JP 2003077210A JP 2004287684 A JP2004287684 A JP 2004287684A
- Authority
- JP
- Japan
- Prior art keywords
- processors
- performance
- dummy
- operable
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
Abstract
【課題】システム構成に応じて性能を調整して安定した性能を実現することが可能となるマルチプロセッサシステムを提供する。
【解決手段】複数のプロセッサ（１０Ａ、１０Ｂ、１０Ｃ）により動作するマルチプロセッサシステムであって、システム立ち上げ時に、稼動可能なプロセッサの台数を含む構成情報を解析して、稼動可能なプロセッサの台数に応じてプロセッサの実行サイクルに挿入するダミーループの回数を決定することにより、システム構成に応じた性能調整を可能とする。
【選択図】 図１
【解決手段】複数のプロセッサ（１０Ａ、１０Ｂ、１０Ｃ）により動作するマルチプロセッサシステムであって、システム立ち上げ時に、稼動可能なプロセッサの台数を含む構成情報を解析して、稼動可能なプロセッサの台数に応じてプロセッサの実行サイクルに挿入するダミーループの回数を決定することにより、システム構成に応じた性能調整を可能とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、マルチプロセッサによるコンピュータシステムに関し、特に、障害発生時に安定した性能を提供することが可能なコンピュータシステムに関する。
【０００２】
【従来の技術】
従来、マルチプロセッサシステムにおいては、障害が発生した一部のプロセッサを切り離して残りの稼動可能なプロセッサによって処理を継続することにより、システムを停止させることなく運用を継続させる方法が一般的に知られている。
【０００３】
このような障害時に故障箇所を切り離して運用継続する技術としては、例えば特開平５−１５８９０５号公報「分散処理機能を持つマイクロプロセッサ応用装置」（特許文献１）に開示される技術があり、この特許文献２では、マルチプロセッサシステムにおいて障害の発生したプロセッサを切り離して運用を継続する技術が開示されている。
【０００４】
また、プロセッサの性能を調整する一般的な技術としては、例えば特開平２−２１６５３２号公報「コンピュータの性能調整方式」（特許文献２）に開示される技術がある。この特許文献１には、個々のコンピュータ装置の初期性能を揃えるために、プロセッサの実行サイクルにダミーサイクルを挿入してプロセッサの性能調整を行なう技術が開示されている。コンピュータ装置では、製品としての機能、性能差によって複数のモデルをラインナップする必要があり、この手法は、性能差を付けた複数モデルによる製品ラインアップの実現を可能とする有用な手段である。
【０００５】
【特許文献１】
特開平５−１５８９０５号公報「分散処理機能を持つマイクロプロセッサ応用装置」
【特許文献２】
特開平２−２１６５３２号公報（コンピュータの性能調整方式）
【０００６】
【発明が解決しようとする課題】
上述した従来の技術においては、以下に述べるような問題点があった。
【０００７】
コンピュータシステムを導入し使用する上では、ハードウェア特有の故障が発生する可能性があり、致命的でない限り例えば特許文献１に開示されるように故障個所を切り離して縮退動作によって運用を継続することは可能である。しかし、この方法では、ユーザにとっては業務停止という致命的な事態には至らないまでも、縮退動作となってしまうため処理能力が低下するという問題があった。
【０００８】
また、特許文献２の性能調整方法は、あくまでも個々のコンピュータ装置の初期性能を所望の性能に揃えるための手法であり、障害発生時に動的にコンピュータの性能を調整する有効な方法は開示されていない。
【０００９】
本発明の目的は、特別なハードウェアや複雑な制御プログラムを用意することなく、システム構成に応じて性能を調整して安定した性能を実現することが可能となるマルチプロセッサシステムを提供することにある。
【００１０】
本発明の他の目的は、障害発生においても自動的に性能を調整して処理能力の低下を抑えることのできるマルチプロセッサシステムを提供することにある。
【００１１】
本発明のさらに他の目的は、ハードウェア障害の状況に臨機応変に対応しながら性能を自動的に調整することができるマルチプロセッサシステムを提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成する本発明は、複数のプロセッサにより動作するマルチプロセッサシステムにおいて、システム立ち上げ時に、前記プロセッサの状態を示す構成情報に基づいて、稼動可能な前記プロセッサの実行サイクルに挿入するダミーループの回数を決定することを特徴とする。
【００１３】
請求項２の本発明のマルチプロセッサシステムは、前記構成情報が、稼動可能な前記プロセッサの台数であり、システム立ち上げ時に、前記構成情報を解析して稼動可能な前記プロセッサの台数を判別し、当該プロセッサの台数に応じて前記プロセッサの実行サイクルに挿入する前記ダミーループの回数を決定することを特徴とする。
【００１４】
請求項３の本発明のマルチプロセッサシステムは、システム立ち上げ時に、全プロセッサが稼動可能な場合に前記プロセッサの実行サイクルに挿入するダミーループの回数を性能値として含む性能情報を読み込み、前記構成情報に示されるシステムが正常である場合には、前記性能情報に従って前記ダミーループの回数をセットし、前記構成情報に示される稼動不能なプロセッサがある場合には、稼動可能な前記プロセッサの台数に応じて前記ダミーループの回数を決定して前記性能情報を変更することを特徴とする。
【００１５】
請求項４の本発明のマルチプロセッサシステムは、メモリ上に、前記構成情報と前記性能情報を格納したハードウェア専用領域を設け、前記各プロセッサのコントロールストレージに前記構成情報に基づいてダミーループの回数を決定する機能を有するファームウェアを格納したことを特徴とする。
【００１６】
請求項５の本発明のマルチプロセッサシステムは、前記構成情報に、稼動可能な前記プロセッサの台数と共に、使用可能なメモリ容量を格納し、稼動可能なプロセッサの台数と使用可能なメモリ容量に応じて、前記プロセッサの実行サイクルに挿入するダミーループの回数を決定することを特徴とする。
【００１７】
請求項６の本発明のマルチプロセッサシステムは、稼動可能な前記プロセッサの台数が多い場合に、前記ダミーループの回数を多くし、稼動可能な前記プロセッサの台数が少ない場合に、前記ダミーループの回数を少なくすることを特徴とする。
【００１８】
請求項７の本発明は、複数のプロセッサにより動作するマルチプロセッサシステムのコンピュータ性能調整プログラムであって、システム立ち上げ時に、前記プロセッサの状態を示す構成情報に基づいて、稼動可能な前記プロセッサの実行サイクルに挿入するダミーループの回数を決定する機能を実行することを特徴とする。
【００１９】
請求項８の本発明のコンピュータ性能調整プログラムは、前記構成情報が、稼動可能な前記プロセッサの台数であり、システム立ち上げ時に、前記構成情報を解析して稼動可能な前記プロセッサの台数を判別し、当該プロセッサの台数に応じて前記プロセッサの実行サイクルに挿入する前記ダミーループの回数を決定する機能を実行することを特徴とする。
【００２０】
請求項９の本発明のコンピュータ性能調整プログラムは、システム立ち上げ時に、全プロセッサが稼動可能な場合に前記プロセッサの実行サイクルに挿入するダミーループの回数を性能値として含む性能情報を読み込む機能と、前記構成情報に示されるシステムが正常である場合には、前記性能情報に従って前記ダミーループの回数を決定する機能と、前記構成情報に示される稼動不能なプロセッサがある場合には、稼動可能な前記プロセッサの台数に応じて前記ダミーループの回数を決定して前記性能情報を変更する機能を実行することを特徴とする。
【００２１】
請求項１０の本発明のコンピュータ性能調整プログラムは、前記構成情報に、稼動可能な前記プロセッサの台数と共に、使用可能なメモリ容量を格納し、稼動可能なプロセッサの台数と使用可能なメモリ容量に応じて、前記プロセッサの実行サイクルに挿入するダミーループの回数を決定する機能を実行することを特徴とする。
【００２２】
請求項１１の本発明のコンピュータ性能調整プログラムは、稼動可能な前記プロセッサの台数が多い場合に、前記ダミーループの回数を多くし、稼動可能な前記プロセッサの台数が少ない場合に、前記ダミーループの回数を少なくすることを特徴とする。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２４】
図１は本発明の第１の実施の形態によるマルチプロセッサシステム１０の構成を示すブロック図である。本実施の形態によるマルチプロセッサシステム１０は、プロセッサ１０Ａ、プロセッサ１０Ｂ及びプロセッサ１０Ｃにより動作するマルチプロセッサ構成をとるコンピュータシステムである。
【００２５】
これらプロセッサ１０Ａ〜１０Ｃは、それぞれコントロールストレージ（ＣＳ）１１、２１、３１を具備している。このコントロールストレージ１１〜３１には、ファームウェアと呼ばれるハードウェアを制御するプログラム群が格納されており、ソフトウェア（例えば、アプリケーションプログラム）の処理にあわせてこのコントロールストレージ１１〜３１内のファームウェアが読み出され動作することでソフトウェアの処理自身の実行が進められる。
【００２６】
プロセッサ１０Ａ〜１０Ｃは、ぞれぞれメモリインタフェース５０を介してメモリ（主記憶メモリ）４０と接続されている。
【００２７】
メモリ４０上には、ハードウェア専用領域４１（以下、ＨＷ専用領域４１）とソフトウェア使用領域４２（以下、ＳＷ使用領域４２）が設けられている。
【００２８】
ＨＷ専用領域４１には、本マルチプロセッサシステム１０を動かす上で必要となる各種制御情報や、障害採取情報、ハードウェア制御を行う際のワークエリアの他に、ダミーループを挿入する回数を性能値として含む性能情報４１１、システム内の装置構成やその構成要素の状態情報を含む構成情報４１２などが含まれており、システム上の動作するソフトウェアからのアクセスは禁止されている。
【００２９】
ＳＷ使用領域４２は、ソフトウェアが使用する領域であり、ＯＳの使用エリアやアプリケーションでの使用に利用される。
【００３０】
図２は、コントロールストレージ１１、２１、３１に格納されるファームウェア（コンピュータ性能調整プログラム）による性能調整の処理を説明するフローチャートを示している。
【００３１】
コントロールストレージ１１、２１、３１に格納されるファームウェアは、起動された場合に、自身が動作すべき性能値を性能情報４１１から入手する。そして、この性能情報４１１を解析することにより、プロセッサ処理における性能調整のためのダミーループ（ダミーサイクル）の回数を決定し、このダミーループをプロセッサの実行サイクルに挿入する処理を行うことでプロセッサの性能調整を実現する。このとき、構成情報４１２の情報もあわせて解析情報として取り込むことで、障害によりプロセッサ台数が少ない場合は、このダミーループの回数を通常時より少なくすることで、プロセッサ性能の向上を図る。これによりプロセッサ台数が少ない場合でも、本来必要とされる性能値を維持して、運用を継続することが可能となる。
【００３２】
【実施例の動作の説明】
次に、第１の実施の形態によるマルチプロセッサシステム１０の動作について図を参照して説明する。
【００３３】
マルチプロセッサシステム１０が立ち上げ起動されると、ハードウェアが動作する上で必要となる各種の情報がメモリ４０のＨＷ専用領域４１上に展開される。このＨＷ専用領域４１に展開される情報には、大きく分けて２種類の情報がある。
【００３４】
一種類目は予め外部から与えられてＨＷ専用領域４１に設定されている情報である。これらの情報としては、例えばこのマルチプロセッサシステム１０がどのような性能で動くかを示す情報である性能情報４１１や、プロセッサ１０Ａ、１０Ｂ、１０Ｃが動作を行なう上で必要なファームウェアなどがある。
【００３５】
２種類目はマルチプロセッサシステム１０が起動される過程や運用中に書き換えられる情報であり、例えばマルチプロセッサシステム１０内にある各種装置の種類や状態及びその装置数などを示す情報である構成情報４１２や、ＨＷ専用領域４１内に展開されている種々の情報にアクセスする上で必要となるアドレスポインタなどがある。
【００３６】
マルチプロセッサシステム１０が起動し、メモリ４０のＨＷ専用領域４１に予め外部から与えられている情報を展開することで、マルチプロセッサシステム１０内の各装置が動作できる状態を作り出す。このとき、マルチプロセッサシステム１０内にあるプロセッサ１０Ａ、１０Ｂ、１０Ｃもその準備として、ＨＷ専用領域４１に展開されているファームウェアをそれぞれのコントロールストレージ１１、２１、３１に格納し、ファームウェアのスタートが行われる。
【００３７】
ファームウェアのスタート時には、ＨＷ専用領域４１にある性能情報４１１および構成情報４１２を読み出し、ファームウェアにより調整すべき性能値を判断し、通常動作時においてプロセッサの実行サイクルに挿入するダミーループの回数を決定する。すなわち、予め規定した規定タイミングでプロセッサの実行サイクルに挿入するダミーループの回数を決定する。
【００３８】
以後、ダミーループを規定タイミングで決定した回数挿入することにより、ソフトウェアの起動準備およびその起動、さらにはＯＳの立ち上げおよびアプリケーション実行処理が行われる。ここで、図２を用いて性能の調整を行う制御について詳しく説明する。コントロールストレージ１１、２１、３１に取り込まれたファームウェアがスタートし、プロセッサ自身が動作可能な状態を作り上げていく過程で性能調整値の決定を行なう。
【００３９】
コントロールストレージ１１、２１、３１に格納されるファームウェアによって性能調整を行なう過程を示したものが図２であるが、この処理自身が具体的にどの過程で処理されるかは本発明の本質とは関係ないので前後の処理内容については省略する。
【００４０】
まず、性能値であるダミーループの回数を決定する処理に移入すると、フェーズ１００においてメモリ４０上に予め設定されている性能情報４１１を読み出す。このとき読み出される性能情報４１１には、予めある規則に従って決められている性能値（ダミーループの回数）が設定されている。例えば、全プロセッサが正常である場合、本マルチプロセッサシステム１０として動作すべき性能がダミーループを挿入しないのであればダミーループ回数が「０」、通常処理中に規定のタイミングでダミーループを１回挿入する場合は「１」、同様にダミーループを２回挿入する場合は「２」、ダミーループを３回挿入する場合は「３」といったようにダミーループの回数が設定されている。
【００４１】
次に、フェーズ１２０において構成情報４１２を読み出す。ここで読み出される構成情報４１２には、本マルチプロセッサシステム１０内が本来何台のプロセッサで稼働すべきか、また、その規定されているプロセッサの状態（稼働可能な状態か稼働不可能な状態か）が示されている。
【００４２】
本来稼働すべきプロセッサ台数の情報については、事前に外部より与えられておりマルチプロセッサシステム１０が起動された初期の段階で構成情報４１２内に設定される。また、稼働可能か否かの情報については、起動開始後、各プロセッサ１０Ａ、１０Ｂ１０Ｃが動作するまでの間に、例えば図示しない診断プロセッサにより確認され構成情報４１２内に設定される。
【００４３】
フェーズ１１０において、読み出された構成情報４１２から、本来稼働すべきプロセッサ台数が揃っているかが判断され、揃っていない場合、何台のプロセッサが不足しているかが認識される。
【００４４】
フェーズ１２０において、フェーズ１１０で得られた稼働可能なプロセッサ台数が本来の台数であれば、最終的な性能情報４１１の性能値をフェーズ１００で得た値と同じままとする。
【００４５】
稼働可能なプロセッサ台数が本来の台数に満たない場合、その不足台数に応じて、フェーズ１００で得た性能情報４１１の性能値を変更する。
【００４６】
例えば、フェーズ１００においてダミーループ回数「３」という性能値を得ており、フェーズ１１０の結果から、本来３台のプロセッサで動くべきシステムで稼働可能なプロセッサが３台で、１台も障害により切り離されているプロセッサが無い場合は、性能値はそのまま「３」となる。
【００４７】
ところが障害により切り離されて稼働不可能なプロセッサが１台あったとすると、性能情報４１２の性能値「３」という値に対して実際に動作する際の性能情報を「２」という値に変更する。
【００４８】
このダミーループ回数をどのように変更するかは、プロセッサ自身の本来の性能やメモリアクセス性能さらにはマルチプロセッサシステム１０全体での性能を考慮して決定される。稼動可能なプロセッサ台数に応じて上記の例よりもダミーループの回数を更に細かに設定するも可能である。
【００４９】
フェーズ１３０では、フェーズ１２０で最終的に確定した性能情報４１１の性能値に基づきダミーループ回数を決定する。そして、決定されたダミーループ回数に応じて、フェーズ１４０から１４３が選択され、ダミーループ回数の設定が行なわれる。
【００５０】
フェーズ１２０で最終的な性能情報４１１の性能値が「３」であればフェーズ１４３においてダミーループ回数「３」が設定され、通常処理１５０以降においてプロセッサの実行サイクルに規定のタイミングでダミーループが３回づつ挿入されて動作することになる。一方、フェーズ１２０での性能情報４１１の性能値が「２」となっていた場合は、フェーズ１４２においてダミーループ回数「２」が選択され、通常処理１５０以降、プロセッサの実行サイクルに規定のタイミングでダミーループが２回づつ挿入されて動作することになる。
【００５１】
第１の実施の形態によれば、稼動可能なプロセッサの台数に応じてダミーループの回数である性能値を決定するようにしたので、ハードウェア障害の状況に臨機応変に対応しながら内部の性能を調整できるようになる。また、ファームウェアにより性能を調整することで、ある特定の構成のマルチプロセッサシステム１０に基づいて性能の異なる複数モデルを容易に提供することが可能となる。
【００５２】
次に、本発明の第２の実施の形態について図面を参照して詳細に説明する。この第２の実施の形態によるマルチプロセッサシステム１０の構成は図１に示した第１の実施の形態の構成と同様である。ここでは、コントロールストレージ１１、２１、３１に格納されるファームウェアによる性能調整の処理内容が第１の実施の形態と相違している。
【００５３】
図３は本実施の形態によるダミーループ回数を決定して性能調整を行なう処理内容を示すフローチャートである。フェーズ１１０において読み出される構成情報４１２において、プロセッサの稼働可能状態を判断することは変わらないが、更に使用可能なメモリ容量を算出して構成情報４１２に追加しておき、そのメモリ容量の使用可能状況も確認し、この使用可能なメモリ容量も考慮してダミーループ回数の決定を行なう。
【００５４】
すなわち、フェーズ１２０では、構成情報４１２のプロセッサの台数はもとより、メモリの使用可能状況を考慮し、プロセッサの台数に不足がなく、かつ正常に全メモリが使用できる場合は特に性能情報４１１を変更せずそのままとする。また、プロセッサの台数に不足がなくても、障害により使用できるメモリ容量が予め定められた規定値より少なくなっている場合には、性能情報４１１を変更する。
【００５５】
例えば、プロセッサの台数に不足がなくメモリ容量が規定値より多い場合には、ダミーループ回数を最初の性能情報４１１の性能値のまま（例えば「３」）とし、プロセッサの台数に不足がなくメモリ容量が規定値より少なくなっている場合には、ダミーループの回数を「２」に変更し、プロセッサ台数に不足がありメモリ容量が規定値より多い場合には、ダミーループの回数を「１」に変更し、プロセッサの台数が不足しかつメモリ容量も規定より少ない場合には、ダミーループの回数を「０」に変更するといったように、マルチプロセッサシステム１０の状態に応じて性能値を変更する。
【００５６】
プロセッサ台数に応じてダミーループの回数を更に細かに設定することはもちろんとして、メモリ容量について何段階かの規定値を設定し、メモリ容量に応じても細かくダミーループの回数を設定するようにすることも可能である。
【００５７】
ここでダミーループの回数を具体的にどのように変更するかについても、プロセッサ自身の本来の性能やメモリアクセス性能、さらにはマルチプロセッサシステム１０全体での性能を考慮し決定するものとする。以下、図２と同様にフェーズ１３０でダミーループ回数を決定し、必要なダミーループ回数をフェーズ１４０〜１４３によって設定し、通常処理１５０以降へと進む。
【００５８】
第２の実施の形態によれば、稼動可能なプロセッサの台数のみならず、使用可能はメモリ容量をも考慮してダミーループの回数である性能値を決定するようにしたので、より細かに性能値を調整することができるようになる。
【００５９】
本発明によるマルチプロセッサシステム１０の性能調整のための機能については、上記のようにそれをソフトウェア（ファームウェア）によって実現することは勿論として、上記した機能をハードウェア的な制御手段によって実現することも可能である。
【００６０】
以上好ましい実施の形態及び実施例をあげて本発明を説明したが、本発明は必ずしも上記実施の形態及び実施例に限定されるものではなく、その技術的思想の範囲内において様々に変形して実施することができる。
【００６１】
上記実施の形態においては、プロセッサが３台の構成について説明したが、２台又は４台以上の構成においてはも同様に本発明を適用することができるのは言うまでもない。
【００６２】
【発明の効果】
以上説明したように本発明によれば、システム立ち上げ時の構成に応じてプロセッサの性能を自動的に調整することにより、ハードウェア障害の状況に臨機応変に対応しながら性能を調整でき、障害によるプロセッサの縮退時にも、ユーザが必要としている性能を提供することができるようになる。
【００６３】
また、ファームウェアにより性能を調整することで、特別なハードウェア等を必要とすることなく、容易にプロセッサの性能調整が可能となる。
【００６４】
さらに、ある特定の構成のコンピュータシステムを基本として、ファームウェアによって性能を調整することにより、性能の異なる複数モデルを容易に提供することが可能となる。
【００６５】
さらに、稼動可能なプロセッサの台数と共に使用可能はメモリ容量をも考慮してダミーループの回数である性能値を決定することにより、より細かに性能値を調整することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるコンピュータシステムの構成を示すブロック図である。
【図２】本発明の第１の実施の形態による性能調整の処理内容を示すフローチャートである。
【図３】本発明の第２の実施の形態による性能調整の処理内容を示すフローチャートである。
【符号の説明】
１０：マルチプロセッサシステム
１０Ａ、１０Ｂ、１０Ｃ：プロセッサ
１１、２１、３１：コントロールストレージ
４０：メモリ
４１：ＨＷ専用領域
４１１：性能情報
４１２：構成情報
４２：ＳＷ使用領域
５０：メモリインタフェース
【発明の属する技術分野】
本発明は、マルチプロセッサによるコンピュータシステムに関し、特に、障害発生時に安定した性能を提供することが可能なコンピュータシステムに関する。
【０００２】
【従来の技術】
従来、マルチプロセッサシステムにおいては、障害が発生した一部のプロセッサを切り離して残りの稼動可能なプロセッサによって処理を継続することにより、システムを停止させることなく運用を継続させる方法が一般的に知られている。
【０００３】
このような障害時に故障箇所を切り離して運用継続する技術としては、例えば特開平５−１５８９０５号公報「分散処理機能を持つマイクロプロセッサ応用装置」（特許文献１）に開示される技術があり、この特許文献２では、マルチプロセッサシステムにおいて障害の発生したプロセッサを切り離して運用を継続する技術が開示されている。
【０００４】
また、プロセッサの性能を調整する一般的な技術としては、例えば特開平２−２１６５３２号公報「コンピュータの性能調整方式」（特許文献２）に開示される技術がある。この特許文献１には、個々のコンピュータ装置の初期性能を揃えるために、プロセッサの実行サイクルにダミーサイクルを挿入してプロセッサの性能調整を行なう技術が開示されている。コンピュータ装置では、製品としての機能、性能差によって複数のモデルをラインナップする必要があり、この手法は、性能差を付けた複数モデルによる製品ラインアップの実現を可能とする有用な手段である。
【０００５】
【特許文献１】
特開平５−１５８９０５号公報「分散処理機能を持つマイクロプロセッサ応用装置」
【特許文献２】
特開平２−２１６５３２号公報（コンピュータの性能調整方式）
【０００６】
【発明が解決しようとする課題】
上述した従来の技術においては、以下に述べるような問題点があった。
【０００７】
コンピュータシステムを導入し使用する上では、ハードウェア特有の故障が発生する可能性があり、致命的でない限り例えば特許文献１に開示されるように故障個所を切り離して縮退動作によって運用を継続することは可能である。しかし、この方法では、ユーザにとっては業務停止という致命的な事態には至らないまでも、縮退動作となってしまうため処理能力が低下するという問題があった。
【０００８】
また、特許文献２の性能調整方法は、あくまでも個々のコンピュータ装置の初期性能を所望の性能に揃えるための手法であり、障害発生時に動的にコンピュータの性能を調整する有効な方法は開示されていない。
【０００９】
本発明の目的は、特別なハードウェアや複雑な制御プログラムを用意することなく、システム構成に応じて性能を調整して安定した性能を実現することが可能となるマルチプロセッサシステムを提供することにある。
【００１０】
本発明の他の目的は、障害発生においても自動的に性能を調整して処理能力の低下を抑えることのできるマルチプロセッサシステムを提供することにある。
【００１１】
本発明のさらに他の目的は、ハードウェア障害の状況に臨機応変に対応しながら性能を自動的に調整することができるマルチプロセッサシステムを提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成する本発明は、複数のプロセッサにより動作するマルチプロセッサシステムにおいて、システム立ち上げ時に、前記プロセッサの状態を示す構成情報に基づいて、稼動可能な前記プロセッサの実行サイクルに挿入するダミーループの回数を決定することを特徴とする。
【００１３】
請求項２の本発明のマルチプロセッサシステムは、前記構成情報が、稼動可能な前記プロセッサの台数であり、システム立ち上げ時に、前記構成情報を解析して稼動可能な前記プロセッサの台数を判別し、当該プロセッサの台数に応じて前記プロセッサの実行サイクルに挿入する前記ダミーループの回数を決定することを特徴とする。
【００１４】
請求項３の本発明のマルチプロセッサシステムは、システム立ち上げ時に、全プロセッサが稼動可能な場合に前記プロセッサの実行サイクルに挿入するダミーループの回数を性能値として含む性能情報を読み込み、前記構成情報に示されるシステムが正常である場合には、前記性能情報に従って前記ダミーループの回数をセットし、前記構成情報に示される稼動不能なプロセッサがある場合には、稼動可能な前記プロセッサの台数に応じて前記ダミーループの回数を決定して前記性能情報を変更することを特徴とする。
【００１５】
請求項４の本発明のマルチプロセッサシステムは、メモリ上に、前記構成情報と前記性能情報を格納したハードウェア専用領域を設け、前記各プロセッサのコントロールストレージに前記構成情報に基づいてダミーループの回数を決定する機能を有するファームウェアを格納したことを特徴とする。
【００１６】
請求項５の本発明のマルチプロセッサシステムは、前記構成情報に、稼動可能な前記プロセッサの台数と共に、使用可能なメモリ容量を格納し、稼動可能なプロセッサの台数と使用可能なメモリ容量に応じて、前記プロセッサの実行サイクルに挿入するダミーループの回数を決定することを特徴とする。
【００１７】
請求項６の本発明のマルチプロセッサシステムは、稼動可能な前記プロセッサの台数が多い場合に、前記ダミーループの回数を多くし、稼動可能な前記プロセッサの台数が少ない場合に、前記ダミーループの回数を少なくすることを特徴とする。
【００１８】
請求項７の本発明は、複数のプロセッサにより動作するマルチプロセッサシステムのコンピュータ性能調整プログラムであって、システム立ち上げ時に、前記プロセッサの状態を示す構成情報に基づいて、稼動可能な前記プロセッサの実行サイクルに挿入するダミーループの回数を決定する機能を実行することを特徴とする。
【００１９】
請求項８の本発明のコンピュータ性能調整プログラムは、前記構成情報が、稼動可能な前記プロセッサの台数であり、システム立ち上げ時に、前記構成情報を解析して稼動可能な前記プロセッサの台数を判別し、当該プロセッサの台数に応じて前記プロセッサの実行サイクルに挿入する前記ダミーループの回数を決定する機能を実行することを特徴とする。
【００２０】
請求項９の本発明のコンピュータ性能調整プログラムは、システム立ち上げ時に、全プロセッサが稼動可能な場合に前記プロセッサの実行サイクルに挿入するダミーループの回数を性能値として含む性能情報を読み込む機能と、前記構成情報に示されるシステムが正常である場合には、前記性能情報に従って前記ダミーループの回数を決定する機能と、前記構成情報に示される稼動不能なプロセッサがある場合には、稼動可能な前記プロセッサの台数に応じて前記ダミーループの回数を決定して前記性能情報を変更する機能を実行することを特徴とする。
【００２１】
請求項１０の本発明のコンピュータ性能調整プログラムは、前記構成情報に、稼動可能な前記プロセッサの台数と共に、使用可能なメモリ容量を格納し、稼動可能なプロセッサの台数と使用可能なメモリ容量に応じて、前記プロセッサの実行サイクルに挿入するダミーループの回数を決定する機能を実行することを特徴とする。
【００２２】
請求項１１の本発明のコンピュータ性能調整プログラムは、稼動可能な前記プロセッサの台数が多い場合に、前記ダミーループの回数を多くし、稼動可能な前記プロセッサの台数が少ない場合に、前記ダミーループの回数を少なくすることを特徴とする。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２４】
図１は本発明の第１の実施の形態によるマルチプロセッサシステム１０の構成を示すブロック図である。本実施の形態によるマルチプロセッサシステム１０は、プロセッサ１０Ａ、プロセッサ１０Ｂ及びプロセッサ１０Ｃにより動作するマルチプロセッサ構成をとるコンピュータシステムである。
【００２５】
これらプロセッサ１０Ａ〜１０Ｃは、それぞれコントロールストレージ（ＣＳ）１１、２１、３１を具備している。このコントロールストレージ１１〜３１には、ファームウェアと呼ばれるハードウェアを制御するプログラム群が格納されており、ソフトウェア（例えば、アプリケーションプログラム）の処理にあわせてこのコントロールストレージ１１〜３１内のファームウェアが読み出され動作することでソフトウェアの処理自身の実行が進められる。
【００２６】
プロセッサ１０Ａ〜１０Ｃは、ぞれぞれメモリインタフェース５０を介してメモリ（主記憶メモリ）４０と接続されている。
【００２７】
メモリ４０上には、ハードウェア専用領域４１（以下、ＨＷ専用領域４１）とソフトウェア使用領域４２（以下、ＳＷ使用領域４２）が設けられている。
【００２８】
ＨＷ専用領域４１には、本マルチプロセッサシステム１０を動かす上で必要となる各種制御情報や、障害採取情報、ハードウェア制御を行う際のワークエリアの他に、ダミーループを挿入する回数を性能値として含む性能情報４１１、システム内の装置構成やその構成要素の状態情報を含む構成情報４１２などが含まれており、システム上の動作するソフトウェアからのアクセスは禁止されている。
【００２９】
ＳＷ使用領域４２は、ソフトウェアが使用する領域であり、ＯＳの使用エリアやアプリケーションでの使用に利用される。
【００３０】
図２は、コントロールストレージ１１、２１、３１に格納されるファームウェア（コンピュータ性能調整プログラム）による性能調整の処理を説明するフローチャートを示している。
【００３１】
コントロールストレージ１１、２１、３１に格納されるファームウェアは、起動された場合に、自身が動作すべき性能値を性能情報４１１から入手する。そして、この性能情報４１１を解析することにより、プロセッサ処理における性能調整のためのダミーループ（ダミーサイクル）の回数を決定し、このダミーループをプロセッサの実行サイクルに挿入する処理を行うことでプロセッサの性能調整を実現する。このとき、構成情報４１２の情報もあわせて解析情報として取り込むことで、障害によりプロセッサ台数が少ない場合は、このダミーループの回数を通常時より少なくすることで、プロセッサ性能の向上を図る。これによりプロセッサ台数が少ない場合でも、本来必要とされる性能値を維持して、運用を継続することが可能となる。
【００３２】
【実施例の動作の説明】
次に、第１の実施の形態によるマルチプロセッサシステム１０の動作について図を参照して説明する。
【００３３】
マルチプロセッサシステム１０が立ち上げ起動されると、ハードウェアが動作する上で必要となる各種の情報がメモリ４０のＨＷ専用領域４１上に展開される。このＨＷ専用領域４１に展開される情報には、大きく分けて２種類の情報がある。
【００３４】
一種類目は予め外部から与えられてＨＷ専用領域４１に設定されている情報である。これらの情報としては、例えばこのマルチプロセッサシステム１０がどのような性能で動くかを示す情報である性能情報４１１や、プロセッサ１０Ａ、１０Ｂ、１０Ｃが動作を行なう上で必要なファームウェアなどがある。
【００３５】
２種類目はマルチプロセッサシステム１０が起動される過程や運用中に書き換えられる情報であり、例えばマルチプロセッサシステム１０内にある各種装置の種類や状態及びその装置数などを示す情報である構成情報４１２や、ＨＷ専用領域４１内に展開されている種々の情報にアクセスする上で必要となるアドレスポインタなどがある。
【００３６】
マルチプロセッサシステム１０が起動し、メモリ４０のＨＷ専用領域４１に予め外部から与えられている情報を展開することで、マルチプロセッサシステム１０内の各装置が動作できる状態を作り出す。このとき、マルチプロセッサシステム１０内にあるプロセッサ１０Ａ、１０Ｂ、１０Ｃもその準備として、ＨＷ専用領域４１に展開されているファームウェアをそれぞれのコントロールストレージ１１、２１、３１に格納し、ファームウェアのスタートが行われる。
【００３７】
ファームウェアのスタート時には、ＨＷ専用領域４１にある性能情報４１１および構成情報４１２を読み出し、ファームウェアにより調整すべき性能値を判断し、通常動作時においてプロセッサの実行サイクルに挿入するダミーループの回数を決定する。すなわち、予め規定した規定タイミングでプロセッサの実行サイクルに挿入するダミーループの回数を決定する。
【００３８】
以後、ダミーループを規定タイミングで決定した回数挿入することにより、ソフトウェアの起動準備およびその起動、さらにはＯＳの立ち上げおよびアプリケーション実行処理が行われる。ここで、図２を用いて性能の調整を行う制御について詳しく説明する。コントロールストレージ１１、２１、３１に取り込まれたファームウェアがスタートし、プロセッサ自身が動作可能な状態を作り上げていく過程で性能調整値の決定を行なう。
【００３９】
コントロールストレージ１１、２１、３１に格納されるファームウェアによって性能調整を行なう過程を示したものが図２であるが、この処理自身が具体的にどの過程で処理されるかは本発明の本質とは関係ないので前後の処理内容については省略する。
【００４０】
まず、性能値であるダミーループの回数を決定する処理に移入すると、フェーズ１００においてメモリ４０上に予め設定されている性能情報４１１を読み出す。このとき読み出される性能情報４１１には、予めある規則に従って決められている性能値（ダミーループの回数）が設定されている。例えば、全プロセッサが正常である場合、本マルチプロセッサシステム１０として動作すべき性能がダミーループを挿入しないのであればダミーループ回数が「０」、通常処理中に規定のタイミングでダミーループを１回挿入する場合は「１」、同様にダミーループを２回挿入する場合は「２」、ダミーループを３回挿入する場合は「３」といったようにダミーループの回数が設定されている。
【００４１】
次に、フェーズ１２０において構成情報４１２を読み出す。ここで読み出される構成情報４１２には、本マルチプロセッサシステム１０内が本来何台のプロセッサで稼働すべきか、また、その規定されているプロセッサの状態（稼働可能な状態か稼働不可能な状態か）が示されている。
【００４２】
本来稼働すべきプロセッサ台数の情報については、事前に外部より与えられておりマルチプロセッサシステム１０が起動された初期の段階で構成情報４１２内に設定される。また、稼働可能か否かの情報については、起動開始後、各プロセッサ１０Ａ、１０Ｂ１０Ｃが動作するまでの間に、例えば図示しない診断プロセッサにより確認され構成情報４１２内に設定される。
【００４３】
フェーズ１１０において、読み出された構成情報４１２から、本来稼働すべきプロセッサ台数が揃っているかが判断され、揃っていない場合、何台のプロセッサが不足しているかが認識される。
【００４４】
フェーズ１２０において、フェーズ１１０で得られた稼働可能なプロセッサ台数が本来の台数であれば、最終的な性能情報４１１の性能値をフェーズ１００で得た値と同じままとする。
【００４５】
稼働可能なプロセッサ台数が本来の台数に満たない場合、その不足台数に応じて、フェーズ１００で得た性能情報４１１の性能値を変更する。
【００４６】
例えば、フェーズ１００においてダミーループ回数「３」という性能値を得ており、フェーズ１１０の結果から、本来３台のプロセッサで動くべきシステムで稼働可能なプロセッサが３台で、１台も障害により切り離されているプロセッサが無い場合は、性能値はそのまま「３」となる。
【００４７】
ところが障害により切り離されて稼働不可能なプロセッサが１台あったとすると、性能情報４１２の性能値「３」という値に対して実際に動作する際の性能情報を「２」という値に変更する。
【００４８】
このダミーループ回数をどのように変更するかは、プロセッサ自身の本来の性能やメモリアクセス性能さらにはマルチプロセッサシステム１０全体での性能を考慮して決定される。稼動可能なプロセッサ台数に応じて上記の例よりもダミーループの回数を更に細かに設定するも可能である。
【００４９】
フェーズ１３０では、フェーズ１２０で最終的に確定した性能情報４１１の性能値に基づきダミーループ回数を決定する。そして、決定されたダミーループ回数に応じて、フェーズ１４０から１４３が選択され、ダミーループ回数の設定が行なわれる。
【００５０】
フェーズ１２０で最終的な性能情報４１１の性能値が「３」であればフェーズ１４３においてダミーループ回数「３」が設定され、通常処理１５０以降においてプロセッサの実行サイクルに規定のタイミングでダミーループが３回づつ挿入されて動作することになる。一方、フェーズ１２０での性能情報４１１の性能値が「２」となっていた場合は、フェーズ１４２においてダミーループ回数「２」が選択され、通常処理１５０以降、プロセッサの実行サイクルに規定のタイミングでダミーループが２回づつ挿入されて動作することになる。
【００５１】
第１の実施の形態によれば、稼動可能なプロセッサの台数に応じてダミーループの回数である性能値を決定するようにしたので、ハードウェア障害の状況に臨機応変に対応しながら内部の性能を調整できるようになる。また、ファームウェアにより性能を調整することで、ある特定の構成のマルチプロセッサシステム１０に基づいて性能の異なる複数モデルを容易に提供することが可能となる。
【００５２】
次に、本発明の第２の実施の形態について図面を参照して詳細に説明する。この第２の実施の形態によるマルチプロセッサシステム１０の構成は図１に示した第１の実施の形態の構成と同様である。ここでは、コントロールストレージ１１、２１、３１に格納されるファームウェアによる性能調整の処理内容が第１の実施の形態と相違している。
【００５３】
図３は本実施の形態によるダミーループ回数を決定して性能調整を行なう処理内容を示すフローチャートである。フェーズ１１０において読み出される構成情報４１２において、プロセッサの稼働可能状態を判断することは変わらないが、更に使用可能なメモリ容量を算出して構成情報４１２に追加しておき、そのメモリ容量の使用可能状況も確認し、この使用可能なメモリ容量も考慮してダミーループ回数の決定を行なう。
【００５４】
すなわち、フェーズ１２０では、構成情報４１２のプロセッサの台数はもとより、メモリの使用可能状況を考慮し、プロセッサの台数に不足がなく、かつ正常に全メモリが使用できる場合は特に性能情報４１１を変更せずそのままとする。また、プロセッサの台数に不足がなくても、障害により使用できるメモリ容量が予め定められた規定値より少なくなっている場合には、性能情報４１１を変更する。
【００５５】
例えば、プロセッサの台数に不足がなくメモリ容量が規定値より多い場合には、ダミーループ回数を最初の性能情報４１１の性能値のまま（例えば「３」）とし、プロセッサの台数に不足がなくメモリ容量が規定値より少なくなっている場合には、ダミーループの回数を「２」に変更し、プロセッサ台数に不足がありメモリ容量が規定値より多い場合には、ダミーループの回数を「１」に変更し、プロセッサの台数が不足しかつメモリ容量も規定より少ない場合には、ダミーループの回数を「０」に変更するといったように、マルチプロセッサシステム１０の状態に応じて性能値を変更する。
【００５６】
プロセッサ台数に応じてダミーループの回数を更に細かに設定することはもちろんとして、メモリ容量について何段階かの規定値を設定し、メモリ容量に応じても細かくダミーループの回数を設定するようにすることも可能である。
【００５７】
ここでダミーループの回数を具体的にどのように変更するかについても、プロセッサ自身の本来の性能やメモリアクセス性能、さらにはマルチプロセッサシステム１０全体での性能を考慮し決定するものとする。以下、図２と同様にフェーズ１３０でダミーループ回数を決定し、必要なダミーループ回数をフェーズ１４０〜１４３によって設定し、通常処理１５０以降へと進む。
【００５８】
第２の実施の形態によれば、稼動可能なプロセッサの台数のみならず、使用可能はメモリ容量をも考慮してダミーループの回数である性能値を決定するようにしたので、より細かに性能値を調整することができるようになる。
【００５９】
本発明によるマルチプロセッサシステム１０の性能調整のための機能については、上記のようにそれをソフトウェア（ファームウェア）によって実現することは勿論として、上記した機能をハードウェア的な制御手段によって実現することも可能である。
【００６０】
以上好ましい実施の形態及び実施例をあげて本発明を説明したが、本発明は必ずしも上記実施の形態及び実施例に限定されるものではなく、その技術的思想の範囲内において様々に変形して実施することができる。
【００６１】
上記実施の形態においては、プロセッサが３台の構成について説明したが、２台又は４台以上の構成においてはも同様に本発明を適用することができるのは言うまでもない。
【００６２】
【発明の効果】
以上説明したように本発明によれば、システム立ち上げ時の構成に応じてプロセッサの性能を自動的に調整することにより、ハードウェア障害の状況に臨機応変に対応しながら性能を調整でき、障害によるプロセッサの縮退時にも、ユーザが必要としている性能を提供することができるようになる。
【００６３】
また、ファームウェアにより性能を調整することで、特別なハードウェア等を必要とすることなく、容易にプロセッサの性能調整が可能となる。
【００６４】
さらに、ある特定の構成のコンピュータシステムを基本として、ファームウェアによって性能を調整することにより、性能の異なる複数モデルを容易に提供することが可能となる。
【００６５】
さらに、稼動可能なプロセッサの台数と共に使用可能はメモリ容量をも考慮してダミーループの回数である性能値を決定することにより、より細かに性能値を調整することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるコンピュータシステムの構成を示すブロック図である。
【図２】本発明の第１の実施の形態による性能調整の処理内容を示すフローチャートである。
【図３】本発明の第２の実施の形態による性能調整の処理内容を示すフローチャートである。
【符号の説明】
１０：マルチプロセッサシステム
１０Ａ、１０Ｂ、１０Ｃ：プロセッサ
１１、２１、３１：コントロールストレージ
４０：メモリ
４１：ＨＷ専用領域
４１１：性能情報
４１２：構成情報
４２：ＳＷ使用領域
５０：メモリインタフェース
Claims (11)
- 複数のプロセッサにより動作するマルチプロセッサシステムにおいて、
システム立ち上げ時に、前記プロセッサの状態を示す構成情報に基づいて、稼動可能な前記プロセッサの実行サイクルに挿入するダミーループの回数を決定することを特徴とするマルチプロセッサシステム。 - 前記構成情報が、稼動可能な前記プロセッサの台数であり、
システム立ち上げ時に、前記構成情報を解析して稼動可能な前記プロセッサの台数を判別し、当該プロセッサの台数に応じて前記プロセッサの実行サイクルに挿入する前記ダミーループの回数を決定することを特徴とする請求項１に記載のマルチプロセッサシステム。 - システム立ち上げ時に、全プロセッサが稼動可能な場合に前記プロセッサの実行サイクルに挿入するダミーループの回数を性能値として含む性能情報を読み込み、
前記構成情報に示されるシステムが正常である場合には、前記性能情報に従って前記ダミーループの回数をセットし、
前記構成情報に示される稼動不能なプロセッサがある場合には、稼動可能な前記プロセッサの台数に応じて前記ダミーループの回数を決定して前記性能情報を変更することを特徴とする請求項２に記載のマルチプロセッサシステム。 - メモリ上に、前記構成情報と前記性能情報を格納したハードウェア専用領域を設け、
前記各プロセッサのコントロールストレージに前記構成情報に基づいてダミーループの回数を決定する機能を有するファームウェアを格納したことを特徴とする請求項３に記載のマルチプロセッサシステム。 - 前記構成情報に、稼動可能な前記プロセッサの台数と共に、使用可能なメモリ容量を格納し、
稼動可能なプロセッサの台数と使用可能なメモリ容量に応じて、前記プロセッサの実行サイクルに挿入するダミーループの回数を決定することを特徴とする請求項２から請求項４の何れか１項に記載のマルチプロセッサシステム。 - 稼動可能な前記プロセッサの台数が多い場合に、前記ダミーループの回数を多くし、稼動可能な前記プロセッサの台数が少ない場合に、前記ダミーループの回数を少なくすることを特徴とする請求項１から請求項５の何れか１項に記載のマルチプロセッサシステム。
- 複数のプロセッサにより動作するマルチプロセッサシステムのコンピュータ性能調整プログラムであって、
システム立ち上げ時に、前記プロセッサの状態を示す構成情報に基づいて、稼動可能な前記プロセッサの実行サイクルに挿入するダミーループの回数を決定する機能を実行することを特徴とするコンピュータ性能調整プログラム。 - 前記構成情報が、稼動可能な前記プロセッサの台数であり、
システム立ち上げ時に、前記構成情報を解析して稼動可能な前記プロセッサの台数を判別し、当該プロセッサの台数に応じて前記プロセッサの実行サイクルに挿入する前記ダミーループの回数を決定する機能を実行することを特徴とする請求項７に記載のコンピュータ性能調整プログラム。 - システム立ち上げ時に、全プロセッサが稼動可能な場合に前記プロセッサの実行サイクルに挿入するダミーループの回数を性能値として含む性能情報を読み込む機能と、
前記構成情報に示されるシステムが正常である場合には、前記性能情報に従って前記ダミーループの回数を決定する機能と、
前記構成情報に示される稼動不能なプロセッサがある場合には、稼動可能な前記プロセッサの台数に応じて前記ダミーループの回数を決定して前記性能情報を変更する機能を実行することを特徴とする請求項８に記載のコンピュータ性能調整プログラム。 - 前記構成情報に、稼動可能な前記プロセッサの台数と共に、使用可能なメモリ容量を格納し、
稼動可能なプロセッサの台数と使用可能なメモリ容量に応じて、前記プロセッサの実行サイクルに挿入するダミーループの回数を決定する機能を実行することを特徴とする請求項８又は請求項９の何れか１項に記載のコンピュータ性能調整プログラム。 - 稼動可能な前記プロセッサの台数が多い場合に、前記ダミーループの回数を多くし、稼動可能な前記プロセッサの台数が少ない場合に、前記ダミーループの回数を少なくすることを特徴とする請求項７から請求項１０の何れか１項に記載のコンピュータ性能調整プログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003077210A JP3900097B2 (ja) | 2003-03-20 | 2003-03-20 | マルチプロセッサシステム、コンピュータ性能調整プログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003077210A JP3900097B2 (ja) | 2003-03-20 | 2003-03-20 | マルチプロセッサシステム、コンピュータ性能調整プログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004287684A true JP2004287684A (ja) | 2004-10-14 |
| JP3900097B2 JP3900097B2 (ja) | 2007-04-04 |
Family
ID=33292021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003077210A Expired - Fee Related JP3900097B2 (ja) | 2003-03-20 | 2003-03-20 | マルチプロセッサシステム、コンピュータ性能調整プログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3900097B2 (ja) |
-
2003
- 2003-03-20 JP JP2003077210A patent/JP3900097B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3900097B2 (ja) | 2007-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5974546A (en) | Apparatus and method to determine cause of failed boot sequence to improve likelihood of successful subsequent boot attempt | |
| JP5575338B2 (ja) | 情報処理装置、情報処理方法、およびコンピュータプログラム | |
| JP2008217530A (ja) | 情報処理装置および設定方法 | |
| US20060036832A1 (en) | Virtual computer system and firmware updating method in virtual computer system | |
| TWI450090B (zh) | 關於改變程式之啟動列表以判定電腦系統性能是否增進之方法及系統 | |
| JP2005301639A (ja) | Ｏｓの障害対応方法およびそのプログラム | |
| US6275930B1 (en) | Method, computer, and article of manufacturing for fault tolerant booting | |
| US7558990B2 (en) | Semiconductor circuit device and method of detecting runaway | |
| JP2000322264A (ja) | 電子機器 | |
| JP2006099704A (ja) | 情報処理装置および起動制御方法 | |
| JP3900097B2 (ja) | マルチプロセッサシステム、コンピュータ性能調整プログラム | |
| US8095784B2 (en) | Computer system and method for activating basic program therein | |
| JP2004280140A (ja) | メモリダンプ実行方式，方法，およびプログラム | |
| JP2003044284A (ja) | コンピュータ装置の起動方法および起動用プログラム | |
| JP2988518B2 (ja) | マルチプロセッサ制御方式 | |
| JP2001256044A (ja) | データ処理装置 | |
| JP4023441B2 (ja) | コンピュータシステム及びプログラム | |
| US20180253349A1 (en) | Fault tolerant operating metohd and electronic device using the same | |
| JP2005258967A (ja) | データ処理装置 | |
| US20220156074A1 (en) | Electronic device and multiplexing method of spatial | |
| JP2001256055A (ja) | プログラムダウンロード方式 | |
| JP2002222092A (ja) | マルチノード計算機システムのブート方法及びマルチノード計算機システム | |
| US20150355914A1 (en) | Information processing apparatus and program | |
| JP3405513B2 (ja) | プログラマブルコントローラの二重化制御装置 | |
| JP3918096B2 (ja) | 動的リンク方式、動的リンク制御方法およびプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060915 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061218 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |