JP2004282084A - オクタンとともにテトラキス(メチルエチルアミノ)チタニウムを用いるTiベースバリアメタル薄膜のMOCVD法 - Google Patents

オクタンとともにテトラキス(メチルエチルアミノ)チタニウムを用いるTiベースバリアメタル薄膜のMOCVD法 Download PDF

Info

Publication number
JP2004282084A
JP2004282084A JP2004075420A JP2004075420A JP2004282084A JP 2004282084 A JP2004282084 A JP 2004282084A JP 2004075420 A JP2004075420 A JP 2004075420A JP 2004075420 A JP2004075420 A JP 2004075420A JP 2004282084 A JP2004282084 A JP 2004282084A
Authority
JP
Japan
Prior art keywords
precursor
titanium
depositing
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004075420A
Other languages
English (en)
Inventor
Wei Pan
パン ウェイ
Wei-Wei Zhuang
ウェイ ザン ウェイ
Russell Evans David
ラッセル エバンス デビッド
Ten Suu Shien
テン スー シェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2004282084A publication Critical patent/JP2004282084A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855After-treatment introducing at least one additional element into the layer
    • H01L21/76856After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 オクタンとともにテトラキス(メチルエチルアミノ)チタニウムを用いるTiベースバリアメタル薄膜のMOCVD法を提供すること。
【解決手段】 チタンベースバリアメタル層を形成する方法は、基板を準備するステップであって、基板上にIC素子を形成するステップを包含する、ステップと、約5容量%のテトラキス(メチルエチルアミノ)チタニウム(TMEAT)および約95容量%のオクタンの溶液を用いてチタンベースバリアメタルプリカーサを形成するステップと、MOCVDによって基板上にチタンベースバリア層を堆積させるステップとを包含する。
【選択図】 なし

Description

本発明は、銅インターコネクト用のバリア膜、具体的には、チタンベースバリアメタルのカバレージを改善する方法に関する。
TiNまたはTiSiN膜の有機金属化学蒸着(MOCVD)において用いられる公知のプリカーサには次の3つがある。TiN/TiSiNバリア薄膜については、テトラキス(ジメチルアミノ)チタニウム(TDMAT)、TiN/TiSiN膜については、テトラキス(ジエチルアミノ)チタニウム(TDEAT)、および、バリア用途に用いられるテトラキス(メチルエチルアミノ)チタニウム(TMEAT)である。これら3つのうち、TMEATはプロセス制御が最も良好であり、また、ステップカバレージに優れ、抵抗性がより低いなどのより良好な膜特性を提供する。
T.Haradaらは、非特許文献1において、自己整列方法で形成された、TDMATからのTiN薄膜のMOCVDを記載する。ここでは、SiH処理が、ビア抵抗を大幅に増大させないバリアを提供しつつ、銅の湿潤性を増大させ、かつ銅の結晶化を向上させることが述べられている。
M.Eizenbergは、非特許文献2に、TiNバリア層のCVDにおけるTDMATの使用を記載している。
T.Harada、「Surface Modification of MOCVD−TiN Films by Plasma Treatment and SiH4 Exposure for Cu Interconnects」、Conf.Proceedings ULSI XIV、1999 M.Eizenberg、「Chemical Vapor Deposition of TiN for ULSI Applications」、Mat.Res.Soc.Symp.Proc.、1996、Vol.427
本発明の目的は、チタンベースバリアメタル薄膜層プリカーサを提供することである。
本発明の他の目的は、比較的故障までの平均時間が長い、チタンベースバリアメタル薄膜層プリカーサを提供することである。
本発明のさらに他の目的は、TiNバリア層用に、1つのソースのプリカーサを提供することである。
本発明のさらに別の目的は、バリア層堆積および製造の間のNHの使用を無くす、TiNプリカーサを提供することである。
本発明のさらなる目的は、比較的漏れ電流が少ない、チタンベースバリアメタル薄膜層プリカーサを提供することである。
本発明の別の目的は、TMEATおよびオクタンの混合物であるプリカーサを提供することである。
本発明のさらなる目的は、比較的費用がかからず、後に続く層の形成のために、良好な湿潤性を提供するTiNプリカーサを提供することである。
本発明による方法は、チタンベースバリアメタル層を形成する方法であって、基板を準備するステップであって、該基板上にIC素子を形成するステップを包含する、ステップと、約5容量%のテトラキス(メチルエチルアミノ)チタニウム(TMEAT)および約95容量%のオクタンの溶液を用いてチタンベースバリアメタルプリカーサを形成するステップと、MOCVDによって、該基板上にチタンベースバリア層を堆積させるステップとを包含する、方法であって、これにより、上記目的を達成する。
前記形成するステップは、窒素が充填されたグローブボックスにおいて、アンプルに約475ccのオクタン(C18)を入れるステップと、該アンプルに約25ccのTMEATを入れるステップとを包含してもよい。
前記堆積させるステップは、前記プリカーサを気化させるステップと、該プリカーサをアルゴンキャリアーガスで堆積チャンバに運ぶステップと、該プリカーサをウェハ表面上で分解するステップと、分解された該プリカーサを該ウェハ表面上にTiN薄膜として堆積させるステップとを包含してもよい。
前記堆積させるステップの間、前記ウェハは約300℃〜450℃の範囲内の温度で維持されてもよい。
前記堆積させるステップの後、前記チャンバに約30秒〜120秒の範囲内の期間にわたってSiHガスを導入して、TiNを豊富に含むシリコン表面層を形成するステップを包含してもよい。
本発明による方法は、チタンベースバリアメタル層を形成する方法であって、基板を準備するステップであって、該基板上にIC素子を形成するステップを包含する、ステップと、約5容量%のテトラキス(メチルエチルアミノ)チタニウム(TMEAT)および約95容量%のオクタンの溶液を用いてチタンベースバリアメタルプリカーサを形成するステップであって、窒素が充填されたグローブボックスにおいて、約475ccのオクタン(C18)および約25ccのTMEATを混合させるステップを包含する、ステップと、MOCVDによって、該基板上にチタンベースバリア層を堆積させるステップとを包含する、方法であって、これにより、上記目的を達成する。
前記堆積させるステップは、前記プリカーサを気化させるステップと、該プリカーサをアルゴンキャリアーガスで堆積チャンバに運ぶステップと、該プリカーサをウェハ表面上で分解するステップと、分解された該プリカーサを該ウェハ表面上にTiN薄膜として堆積させるステップとを包含してもよい。
前記堆積させるステップの間、前記ウェハは約300℃〜450℃の範囲内の温度で維持されてもよい。
前記堆積させるステップの後、前記チャンバに約30秒〜120秒の範囲内の期間にわたってSiHガスを導入して、TiNを豊富に含むシリコン表面層を形成するステップを包含してもよい。
本発明による方法は、チタンベースバリアメタル層を形成する方法であって、基板を準備するステップであって、該基板上にIC素子を形成するステップを包含する、ステップと、約5容量%のテトラキス(メチルエチルアミノ)チタニウム(TMEAT)および約95容量%のオクタンの溶液を用いてチタンベースバリアメタルプリカーサを形成するステップであって、窒素が充填されたグローブボックスにおいて、約475ccのオクタン(C18)および約25ccのTMEATを混合させるステップを包含する、ステップと、MOCVDによって該基板上にチタンベースバリア層を堆積させるステップと、チャンバに約30秒〜120秒の範囲内の期間にわたってSiHガスを導入して、TiNを豊富に含むシリコン表面層を形成するステップとを包含する、方法であって、これにより、上記目的を達成する。
前記堆積させるステップは、前記プリカーサを気化させるステップと、該プリカーサをアルゴンキャリアーガスで堆積チャンバに運ぶステップと、該プリカーサをウェハ表面上で分解するステップと、分解された該プリカーサを該ウェハ表面上にTiN薄膜として堆積させるステップとを包含してもよい。
前記堆積させるステップの間、前記ウェハは約300℃〜450℃の範囲内の温度で維持してもよい。
チタンベースバリアメタル層を形成する方法は、基板を準備するステップであって、基板上にIC素子を形成するステップを包含する、ステップと、約5容量%のテトラキス(メチルエチルアミノ)チタニウム(TMEAT)および約95容量%のオクタンの溶液を用いてチタンベースバリアメタルプリカーサを形成するステップと、MOCVDによって基板上にチタンベースバリア層を堆積させるステップとを包含する。
本発明の以上の要旨および目的は、本発明の性質の大まかな理解を可能にするために提供される。本発明のより完全な理解は、以下の本発明の好適な実施形態の詳細な説明を、図面と共に参照することによって得られる。
本発明では、TiN堆積のための1つのソースが唯一のソースであり、TiN堆積にNHを必要としない。得られる膜の特性は、PVDまたは無処理のCVDによって堆積されるTiN膜の特性よりも優れている。本発明によるプリカーサ混合物はずっと安価であり、堆積チャンバ内のシャワーヘッドを詰まらせない。本発明によるプリカーサは、CVD銅とのより良好な湿潤性を有し、また、良好な接着性を有する。本発明によるプリカーサは、SiH処理後により良好な接触抵抗を提供する。
本発明の方法は、銅インターコネクトの形成の前に、バリア層として、チタンベース薄膜を堆積させる技術を含む。ここで、テトラキス(メチルエチルアミノ)チタニウム(TMEAT)はオクタン(95容量%)と混合されて、銅インターコネクトに必要なバリア特性を犠牲にすることなく、得られるプリカーサの効率を高め、製造コストを低減させる。
本発明の方法は以下の点で従来技術と異なる。(1)TiN堆積のための1つのソースが唯一のソースであり、公知の従来技術とは異なり、TiN堆積にNHが必要ない。得られる膜の特性は、PVDまたは無処理のCVDによって堆積されるTiN膜の特性よりも優れている。(2)TMEATは、95容量%のオクタンと混合される。これは、TiN堆積においてTMEATを使用する方法として新しい。(3)このプリカーサ混合物はずっと安価であり、従来技術のプリカーサとは異なり、堆積チャンバ内のシャワーヘッドを詰まらせない。(4)本発明の方法のプリカーサは、CVD銅とのより良好な湿潤性を有し、また、良好な接着性を有する。(5)このプリカーサは、SiH処理後により良好な接触抵抗を提供する。
上述したように、TMEATプリカーサを用いて形成されたTiN/TiSiNバリア薄膜は、より良好なステップカバレージおよびより低い抵抗性を示した。TiSiNバリア特性を改良するために用いられる方法である後プラズマ処理がない場合と比較すると、TMEATプリカーサから製造されるTiSiN膜は、テトラキス(ジメチルアミノ)チタニウム(TDMAT)から形成される薄膜と比較して、25%低い抵抗性を有することが示された。当業者にはよく理解されることであるが、プラズマ処理によって生成される層は均一ではない。従って、後プラズマ処理は、バイアおよびトレンチの底部に隣接する部分においてのみ効果がある。ビアおよびトレンチ側壁上に形成されるTiSiN膜は、プラズマ処理が比較的効果的である底部の上に形成されるTiSiN膜とは異なるバリア特性を有する。皮肉なことに、TiSiNのCVDの目標は、概して、側壁バリア層を改善することである。
本発明の方法において用いられるプリカーサは、以下のように調製される。窒素が充填されたグローブボックスにおいて、アンプルに475ccのオクタン(C18)が入れられ、その後、25ccのTMEATが入れられる。これで、プリカーサは、使用できる準備が整う。
プリカーサは、アルゴンプッシュガスによって、液体流量コントローラを介して気化器に導入される。プリカーサ、すなわち、オクタンおよびTMEATは気化され、アルゴンキャリアーガスによって、堆積チャンバに運ばれる。本発明のプリカーサは、ウェハ表面上で分解され、TiN薄膜が堆積される。対象となるウェハの堆積温度は、約300℃〜450℃の範囲内である。
本発明の方法の1つのソースのプリカーサによって、後に続く銅の付与のための高品質のバリア膜が十分に堆積される。他のプリカーサ、例えば、TDMATおよびTDEATを用いるTiN CVDにNHが必要とされていた公知の従来技術の方法とは異なり、第2のNHガスは必要とされない。さらに、従来技術においてバリア層特性を改善させるために必要であった必須のプラズマ処理も、本発明の方法によって堆積される薄膜には必要ない。
TiN堆積後、短期間、例えば、約30秒〜120秒の範囲内の期間にわたって、SiHガスがチャンバに導入され、TiNを豊富に含むシリコン表面層が形成される。このシリコン表面層は、PVD銅シード層プロセス、または銅のCVDによって行われ得る、後に続く銅の堆積のために、銅湿潤性を改善する。銅層が銅のCVDによって形成される場合、ウェハは、TiNバリア堆積後、直接銅CVDチャンバに移動させられ得る。もたらされる接触抵抗は、従来技術の場合の接触抵抗よりも小さい。得られる銅薄膜は、PVD TiNバリア層上に堆積される銅薄膜よりも、良好な接着性を示した。本発明の方法を用いて形成された薄膜のバリア特性を従来技術によるPVD膜と比較した結果を図1〜4に示す。
バイアス−応力テストおよび熱応力テストを通じて行ったTiSiN薄膜の評価の結果を図1〜4に示す。この結果は、MOCVD TiSiN薄膜がPVD TiN薄膜よりも良好なバリア特性を有することを証明している。バイアス−応力テスト結果である外部電界における故障までの時間が、TiNのPVDおよびTiSiNのMOCVDについて、それぞれ、図1および2に示される。熱応力後の漏れ電流を表す熱応力テスト結果が、TiNのPVDおよびTiSiNのMOCVDについて、それぞれ、図3および4に示される。
図1に示すように、PVD TiN膜は、CVD TiSiN薄膜と比較して、故障までの平均時間がずっと短かかった。用いられる外部電界は2MV/cmであり、周囲温度は180℃である。熱応力テスト結果は、PVD TiN薄膜について図3に示され、CVD TiSiN薄膜について図4に示される。CVD TiSiN膜は、同じ熱処理の後、漏れがずっと少ない。
以上のように、テトラキス(メチルエチルアミノ)チタニウムおよびオクタンプリカーサを用いるチタンベースバリアメタル薄膜のMOCVD法が開示された。添付の特許請求の範囲に規定される本発明の範囲内で、さらなる本発明の変形および改変が為され得ることが理解される。本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
図1は、PVD TiN薄膜の故障までの平均時間のグラフである。 図2は、CVD TiSiN薄膜の故障までの平均時間のグラフである。 図3は、PVD TiN薄膜の熱応力テストのグラフである。 図4は、CVD TiSiN薄膜の熱応力テストのグラフである。

Claims (12)

  1. チタンベースバリアメタル層を形成する方法であって、
    基板を準備するステップであって、該基板上にIC素子を形成するステップを包含する、ステップと、
    約5容量%のテトラキス(メチルエチルアミノ)チタニウム(TMEAT)および約95容量%のオクタンの溶液を用いてチタンベースバリアメタルプリカーサを形成するステップと、
    MOCVDによって、該基板上にチタンベースバリア層を堆積させるステップと
    を包含する、方法。
  2. 前記形成するステップは、窒素が充填されたグローブボックスにおいて、アンプルに約475ccのオクタン(C18)を入れるステップと、該アンプルに約25ccのTMEATを入れるステップとを包含する、請求項1に記載の方法。
  3. 前記堆積させるステップは、前記プリカーサを気化させるステップと、該プリカーサをアルゴンキャリアーガスで堆積チャンバに運ぶステップと、該プリカーサをウェハ表面上で分解するステップと、分解された該プリカーサを該ウェハ表面上にTiN薄膜として堆積させるステップとを包含する、請求項1に記載の方法。
  4. 前記堆積させるステップの間、前記ウェハは約300℃〜450℃の範囲内の温度で維持される、請求項3に記載の方法。
  5. 前記堆積させるステップの後、前記チャンバに約30秒〜120秒の範囲内の期間にわたってSiHガスを導入して、TiNを豊富に含むシリコン表面層を形成するステップを包含する、請求項1に記載の方法。
  6. チタンベースバリアメタル層を形成する方法であって、
    基板を準備するステップであって、該基板上にIC素子を形成するステップを包含する、ステップと、
    約5容量%のテトラキス(メチルエチルアミノ)チタニウム(TMEAT)および約95容量%のオクタンの溶液を用いてチタンベースバリアメタルプリカーサを形成するステップであって、窒素が充填されたグローブボックスにおいて、約475ccのオクタン(C18)および約25ccのTMEATを混合させるステップを包含する、ステップと、
    MOCVDによって、該基板上にチタンベースバリア層を堆積させるステップと
    を包含する、方法。
  7. 前記堆積させるステップは、前記プリカーサを気化させるステップと、該プリカーサをアルゴンキャリアーガスで堆積チャンバに運ぶステップと、該プリカーサをウェハ表面上で分解するステップと、分解された該プリカーサを該ウェハ表面上にTiN薄膜として堆積させるステップとを包含する、請求項6に記載の方法。
  8. 前記堆積させるステップの間、前記ウェハは約300℃〜450℃の範囲内の温度で維持される、請求項7に記載の方法。
  9. 前記堆積させるステップの後、前記チャンバに約30秒〜120秒の範囲内の期間にわたってSiHガスを導入して、TiNを豊富に含むシリコン表面層を形成するステップを包含する、請求項6に記載の方法。
  10. チタンベースバリアメタル層を形成する方法であって、
    基板を準備するステップであって、該基板上にIC素子を形成するステップを包含する、ステップと、
    約5容量%のテトラキス(メチルエチルアミノ)チタニウム(TMEAT)および約95容量%のオクタンの溶液を用いてチタンベースバリアメタルプリカーサを形成するステップであって、窒素が充填されたグローブボックスにおいて、約475ccのオクタン(C18)および約25ccのTMEATを混合させるステップを包含する、ステップと、
    MOCVDによって該基板上にチタンベースバリア層を堆積させるステップと、
    チャンバに約30秒〜120秒の範囲内の期間にわたってSiHガスを導入して、TiNを豊富に含むシリコン表面層を形成するステップと
    を包含する、方法。
  11. 前記堆積させるステップは、前記プリカーサを気化させるステップと、該プリカーサをアルゴンキャリアーガスで堆積チャンバに運ぶステップと、該プリカーサをウェハ表面上で分解するステップと、分解された該プリカーサを該ウェハ表面上にTiN薄膜として堆積させるステップとを包含する、請求項10に記載の方法。
  12. 前記堆積させるステップの間、前記ウェハは約300℃〜450℃の範囲内の温度で維持される、請求項11に記載の方法。
JP2004075420A 2003-03-17 2004-03-16 オクタンとともにテトラキス(メチルエチルアミノ)チタニウムを用いるTiベースバリアメタル薄膜のMOCVD法 Pending JP2004282084A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/391,291 US6660628B1 (en) 2003-03-17 2003-03-17 Method of MOCVD Ti-based barrier metal thin films with tetrakis (methylethylamino) titanium with octane

Publications (1)

Publication Number Publication Date
JP2004282084A true JP2004282084A (ja) 2004-10-07

Family

ID=29712251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004075420A Pending JP2004282084A (ja) 2003-03-17 2004-03-16 オクタンとともにテトラキス(メチルエチルアミノ)チタニウムを用いるTiベースバリアメタル薄膜のMOCVD法

Country Status (2)

Country Link
US (1) US6660628B1 (ja)
JP (1) JP2004282084A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100622309B1 (ko) 2005-05-20 2006-09-19 (주)디엔에프 반도체 박막 증착용 화합물 및 이를 이용한 박막 증착 방법
WO2023191361A1 (ko) * 2022-03-28 2023-10-05 솔브레인 주식회사 박막 개질 조성물, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560666B1 (ko) * 2003-07-07 2006-03-16 삼성전자주식회사 반도체 소자 제조용 금속막 증착 시스템 및 그 운용 방법
JP4728757B2 (ja) * 2005-09-22 2011-07-20 株式会社東芝 半導体製造方法及び半導体製造装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6017818A (en) * 1996-01-22 2000-01-25 Texas Instruments Incorporated Process for fabricating conformal Ti-Si-N and Ti-B-N based barrier films with low defect density
US6037013A (en) * 1997-03-06 2000-03-14 Texas Instruments Incorporated Barrier/liner with a SiNx-enriched surface layer on MOCVD prepared films
US6120842A (en) * 1997-10-21 2000-09-19 Texas Instruments Incorporated TiN+Al films and processes
US6495449B1 (en) * 2000-03-07 2002-12-17 Simplus Systems Corporation Multilayered diffusion barrier structure for improving adhesion property
US20020072227A1 (en) * 2000-08-24 2002-06-13 Noel Russell Method for improving barrier properties of refractory metals/metal nitrides with a safer alternative to silane

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100622309B1 (ko) 2005-05-20 2006-09-19 (주)디엔에프 반도체 박막 증착용 화합물 및 이를 이용한 박막 증착 방법
WO2023191361A1 (ko) * 2022-03-28 2023-10-05 솔브레인 주식회사 박막 개질 조성물, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자

Also Published As

Publication number Publication date
US6660628B1 (en) 2003-12-09

Similar Documents

Publication Publication Date Title
US11587829B2 (en) Doping control of metal nitride films
US7521379B2 (en) Deposition and densification process for titanium nitride barrier layers
US8835311B2 (en) High temperature tungsten metallization process
TWI333234B (en) Integration of ald/cvd barriers with porous low k materials
US10784157B2 (en) Doped tantalum nitride for copper barrier applications
US7655567B1 (en) Methods for improving uniformity and resistivity of thin tungsten films
JP4947840B2 (ja) 金属窒化物/金属スタックの処理
US7026238B2 (en) Reliability barrier integration for Cu application
US6518167B1 (en) Method of forming a metal or metal nitride interface layer between silicon nitride and copper
TWI530580B (zh) 於銅表面上之選擇性鈷沉積
TW201413031A (zh) 改進小臨界尺寸特徵物中之鎢接觸電阻之方法
JP2005518088A (ja) タングステン複合膜の形成
US7846835B2 (en) Contact barrier layer deposition process
JP2002151437A (ja) 化学気相堆積によって形成されたタンタルナイトライド化合物の膜のプラズマ処理
US20090022958A1 (en) Amorphous metal-metalloid alloy barrier layer for ic devices
JP2004282084A (ja) オクタンとともにテトラキス(メチルエチルアミノ)チタニウムを用いるTiベースバリアメタル薄膜のMOCVD法
WO2014074209A1 (en) Method to deposit cvd ruthenium
US6562708B1 (en) Method for incorporating silicon into CVD metal films
US7189649B2 (en) Method of forming a material film
JP2004335799A (ja) 金属膜成膜方法および金属配線形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090915