【０００１】
【発明の属する技術分野】
本発明は、ヘテロ接合電界効果トランジスタ（ＨＪＦＥＴ：Ｈｅｔｅｒｏ Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の製造方法に関する。
【０００２】
【従来の技術】
ＨＪＦＥＴは高周波特性に優れており、一層の高性能化のためには、ゲート長短縮及びゲート・ソース間の距離短縮を図るための製造法の開発が必要である。
【０００３】
図１は従来のｎ型ＡｌＧａＡｓ電子供給層１０５とＩｎＧａＡｓチャネル層１０４のヘテロ界面に蓄積する２次元電子ガスを利用した電界効果トランジスタの構成を示す断面図であり、例えば、応用物理（ｖｏｌ．７１，ｎｏ．３，２００２，解説：ＧａＡｓ系高速電子デバイス）に示される。
【０００４】
１０１は半絶縁性ＧａＡｓ基板、１０２は高抵抗であるＧａＡｓあるいはＡｌＧａＡｓ等からなるバッファ層、１０３は高濃度にドーピングされたｎ型ＡｌＧａＡｓ電子供給層、１０４は不純物濃度が低い電子輸送特性に優れたＩｎＧａＡｓチャネル層、１０５は少なくとも一部にｎ型不純物をドーピングされたｎ型ＡｌＧａＡｓからなる電子供給層、１０６はＳｉプレーナドーピング層、１０７はソース抵抗低減のためのＧａＡｓカバー層、１０８は１０９のＧａＡｓキャップ層をドライエッチングによって選択的に除去するためのエッチングストッパー層、１０９はＧａＡｓキャップ層、１１０はドレイン電極、１１１はソース電極、１１２はキャップ層、ＧａＡｓカバー層１０７を選択的にエッチングするための絶縁膜、１１３はゲート電極である。
【０００５】
図２は上記従来ＨＪＦＥＴのゲートリセスによる製造工程を示す工程断面図である。先ず、図２（ａ）に示すように、半絶縁性ＧａＡｓ基板２０１上にノンドープＡｌＧａＡｓバッファ層２０２、ｎ型ＡｌＧａＡｓ電子供給層２０３、ＩｎＧａＡｓチャネル層２０４、ｎ型ＡｌＧａＡｓ電子供給層２０５、ｎ型ＧａＡｓカバー層２０７、ｎ型ＡｌＧａＡｓエッチングストッパー層２０８、ｎ型ＧａＡｓキャップ層２０９を順次積層する。
【０００６】
なお、ＡｌＧａＡｓ電子供給層２０５の成長途中に、Ｓｉプレーナドーピング２０６を形成する。
【０００７】
この構造は有機金属気相成長法により成長しており、成長原料にはトリメチルガリウム（ＣＨ３）３Ｇａ、トリメチルアルミニウム（ＣＨ３）３Ａｌ、トリメチルインジウム（ＣＨ３）３Ｉｎ、アルシンＡｓＨ３、ドーパント原料としてはジシランＳｉ２Ｈ６が通常使用される。
【０００８】
次いで、図２（ｂ）に示すように、ＧａＡｓキャップ層２０９上にドレイン電極２１０とソース電極２１１を形成する。そして、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により絶縁膜２１２を堆積させる。その後、電子ビーム法により形成したレジスト（不図示）をマスクに絶縁膜２１２をヘキサフルオロエタンＣ２Ｆ６、オクタフルオロシクロブデンＣ４Ｆ８及びトリフロロメタンＣＨＦ３等のパーフルオロコンパウンド（ＰＦＣ）ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により第１の開口部２１３を形成する。
【０００９】
そして、図２（ｃ）に示すように、ＧａＡｓキャップ層２０９を選択的にドライエッチングし、第２の開口部２１４を形成する。
【００１０】
なお、塩素Ｃｌ２及び四塩化珪素ＳｉＣｌ４等の塩素系ガスと四弗化メタンＣＦ４及び六弗化硫黄ＳＦ６等のＰＦＣガスとの混合エッチングガスを用いたＲＩＥでは、ＡｌＧａＡｓをほとんどエッチングすることができないので、ＡｌＧａＡｓエッチングストッパー層２０８の表面でドライエッチングが止まる。
【００１１】
さらに、図２（ｄ）に示すように、ＡｌＧａＡｓエッチングストッパー層２０８をウエットエッチングで取り除き、ＧａＡｓカバー層２０７を上記ドライエッチングと同様なエッチング材料ガスを用いた異方的なドライエッチングとウエットエッチングにより、選択的に除去し、第３の開口部２１５を形成する。
【００１２】
その後、ＡｌＧａＡｓ電子供給層２０５上にゲート電極２１６を形成する。
【００１３】
この方法は、ゲート電極２１６とソース・ドレイン間の空隔を小さくすることができるため広く採用されている。
【００１４】
【発明が解決しようとする課題】
しかしながら、デバイスの高性能化を目的とした電子供給層の高濃度薄層化によるゲート・チャネル間の距離短縮により、上述の図２（ｂ）絶縁膜ＲＩＥと図２（ｃ）ＧａＡｓキャップ層の選択ＲＩＥ及び図２（ｄ）ＧａＡｓカバー層の異方的な選択ＲＩＥの３つのドライエッチングにおいてエッチングガス起源によるフッ素（Ｆ）及び塩素（Ｃｌ）等の反応性イオン侵入によるデバイスの電気的特性劣化という問題が生じている。または、ＩｎＰ系ＨＪＦＥＴは、ｎドープＩｎＡｌＡｓ中のＳｉドナーがＦの侵入により不活性化される現象が報告され話題となっている。（応用物理６６，１５１（１９９７）、応用物理６７，１３９（１９９８））
このプラズマ損傷によるデバイスの電気的特性劣化については、以下に説明する。図３のプラズマ損傷評価用のＨＪＦＥＴ結晶構造を用いて、Ｖａｎ ｄｅｒ Ｐａｕｗ法によるホール効果測定を行い、プラズマ損傷の評価を行うことができる。これはＧａＡｓカバー層３０８上の絶縁膜及びＧａＡｓカバー層３０８をエッチングする際のプラズマ損傷により、ＩｎＧａＡｓチャネル層３０３の２次元電子ガスの電子移動度及びシートキャリア濃度が影響するためである。
【００１５】
図４は上記のプラズマ損傷によるデバイスの電気的特性劣化を明らかにするため、上記試料のホール効果測定による電子移動度及びシートキャリア濃度の関係からＨＪＦＥＴのゲートリセス加工におけるデバイス電気的特性評価を行った結果の一例である。図４はプラズマ損傷の無いウエットエッチングで結晶表面を徐々に除去した場合の変化を基準線として図中に実線で示した。通常、ＨＪＦＥＴではキャップ層及び電子供給層等の表面層がウエットエッチングにより除去されドナーが減少すると、イオン化不純物が作るクーロンポテンシャルに対するスクリーニング効果が小さくなるため移動度が低下する。
【００１６】
そして、ＧａＡｓカバー層３０８をウエットエッチング処理により選択的に除去した損傷のない場合と絶縁膜ＲＩＥ後の場合について比較を行った。
【００１７】
ウエットエッチングは、ＧａＡｓカバー層３０８が除去されたことにより、基準線上を電子移動度及びシートキャリア濃度が減少した。これに対して、絶縁膜ＲＩＥ後の場合は、ＧａＡｓカバー層３０８がエッチングされていないもかかわらず、電子移動度及びシートキャリア濃度はエッチング前の初期値と比較すると電子移動度約５５％低下、シートキャリア濃度約３７％低下を示した。よって、この電子移動度及びシートキャリア濃度の低下が絶縁膜ＲＩＥにおけるプラズマ損傷によるデバイスの電気的特性劣化である。
【００１８】
次に、絶縁膜ＲＩＥによる電気的特性劣化の要因を明らかにするため、二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による深さ方向分析を行った。図５は、特に濃度変化が大きかったＦのプロファイルの結果である。
【００１９】
この結果からドライエッチング後の表面付近のＦ濃度が急激に増加しており、絶縁膜ＲＩＥ後の劣化要因は、エッチングガス起源によるＦイオンの侵入によるものと考えられる。
【００２０】
【発明を解決するための手段】
上記課題は、ドライエッチングによって結晶表面に侵入するエッチングガス起源によるＦ，Ｓ，Ｃｌ等の反応性イオンを抑制するため図６に示すような電子供給層上に電子供給層より平均原子量の大きいバリア層を挿入したＨＪＦＥＴ結晶構造とすることで問題を解決できる。
それでは、バリア層による効果を明らかにするため、図７にＩｎ０．２５Ａｌ０．７５Ａｓ， Ｉｎ０．５Ａｌ０．５Ａｓ，ＩｎＡｓ，ＩｎＳｂバリア層７０８を挿入したＨＪＦＥＴ結晶構造の評価用試料を用い、従来構造と同様の評価を行った結果を図８に示す。
先ず、図４の場合と同様に、初期値及びウエットエッチングによる基準線を測定した。そして、ＧａＡｓカバー層７１０、ＡｌＧａＡｓストッパ層７０９及びバリア層７０８をウエットエッチング処理により選択的に除去した損傷のない場合とバリア層を挿入した試料の絶縁膜ＲＩＥ後の場合について比較を行った。
この結果、Ｉｎ０．２５Ａｌ０．７５Ａｓバリア層はエッチング前の初期値と比較すると電子移動度約７５％低下、シートキャリア濃度約５０％低下を示した。これはバリア層無しと比較すると抑制されているものの、選択ウエットエッチングより低くく、まだ、バリア層として十分な抑制効果は得られていない。しかし、ＩｎＡｓ，ＩｎＳｂバリア層の場合、バリア層による抑制効果が徐々に得られ、特に、原子量の大きいＩｎＳｂバリア層は、電子移動度が約９８％低下、シートキャリア濃度約９５％低下と大きく抑制する結果を示した。
【００２１】
次に、図９は上記の電子移動度及びシートキャリア濃度の低下を抑制する効果を明らかにするため、ＦのＳＩＭＳによる深さ方向分析を行った結果である。
【００２２】
この結果、表面付近のＦ濃度が急激に増加したバリア層無し場合と比較して、バリア層を挿入した試料ではＦ濃度が低くく、特に、ＩｎＳｂバリア層を用いた場合は、エッチング前の初期値とほぼ同じレベルまで低下する。
【００２３】
以上のように、バリア層は電子供給層に比して原子量の大きな原子からなる層を用いることが効果的であることが判明した。このバリア効果を電子供給層の平均原子量とバリア層の平均原子量の比で比較したものが図１０である。
【００２４】
ここで、平均原子量とは、化合物を組成する原子の原子量を、組成に応じて加重平均した値で下式で表される。
【００２５】
例えば、化合物ＡｘＢｙの場合、Ａの原子量をａ，Ｂの原子量をｂとした場合、Ｍ＝ａｘ＋ｂｙ／ｘ＋ｙであり、ＧａＡｓ化合物の平均原子量は、Ｇａ原子量６９とＡｓ原子量７５の平均で平均原子量は７２となる。また、ＡｌＺＧａ１−Ｚ（Ｚ：混晶比）化合物の原子量はＡｌとＧａＩＩＩ族とＡｓＶ族の比が１対１、Ａｌ原子量２７であるから、ＡｌＺＧａ１−ＺＡｓ（Ｚ：混晶比）平均原子量＝（Ａｌ原子量）・Ｚ／２＋（Ｇａ原子量）・（Ｚ−１）／２＋ （Ａｓ原子量）／２より求めることができる。
以上の計算式から、Ａｌ０．３Ｇａ０．７Ａｓ化合物の平均原子量は６６となる。
【００２６】
更に、図１０に電子供給層平均原子量のバリア層平均原子量に対する比と電子移動度低下率及びシートキャリア濃度低下率の関係を示す。低下率はエッチング前を１００％として、エッチング後の電子移動度及びシートキャリア濃度からエッチング前の電子移動度及びシートキャリア濃度を割った値でパーセント率を示したものである。
【００２７】
この結果、バリア層の平均原子量が大きいぼど電子移動度及びシートキャリア濃度低下率を抑制する効果が得られており、ＨＪＦＥＴの高周波特性向上及び高相互コンダクタンス等における高性能化や高信頼化を達成するには９０％以上の電子移動度及びシートキャリア濃度低下率を抑制しなければならず、これにはＡｌＧａＡｓ電子供給層の平均原子量に対して１．５倍以上の平均原子量から構成されたバリア層が必要であり、ＡｌＧａＡｓ電子供給層の場合はＩｎＳｂ以上の平均原子量の大きなバリア層である。そして、ＩｎＡｌＡｓ，ＩｎＰ，ＩｎＧａＰ，ＩｎＧａＡｓＰ電子供給層の平均原子量に対して１．５倍以上のバリア層はＡｌＧａＡｓ電子供給層と同様に、ＩｎＳｂ以上のバリア層を用いる必要がある。また、ＴｌＡｓはＩｎＳｂ以上の抑制効果が得られる。さらに、ＡｌＧａＮ電子供給層の場合ＩｎＧａＰバリア層以上の平均原子量の大きなバリア層が必要である。
【００２８】
以上の結果はＦを含むドライエッチングの場合であるが他の反応性イオン、例えばＳ，Ｃｌを含むエッチングガスを用いた場合も同様な効果がある。
【００２９】
【発明の実施の形態】
本発明をＨＪＦＥＴ製造に用いた実施の形態を以下に図面を参照して説明する。
（実施例１）
先ず、第１の実施例として図１１に本発明に係わるＧａＡｓ系ＨＪＦＥＴの製造法の工程断面図を示す。
図１１（ａ）に示すように、半絶縁性ＧａＡｓ基板１１０１上にノンドープＡｌＧａＡｓバッファ層１１０２、Ｓｉをドープしたｎ型ＡｌＧａＡｓ電子供給層１１０３、不純物濃度が低い電子輸送特性に優れたＩｎＧａＡｓチャネル層１１０４、Ｓｉをドープしたｎ型ＡｌＧａＡｓ電子供給層１１０５、ｎ型ＡｌＧａＡｓ電子供給層１１０５よりも原子量の大きい第１のＩｎＳｂバリア層１１０７、Ｓｉをドープした第１のｎ型ＡｌＧａＡｓエッチングストッパー層１１０８、Ｓｉをドープしたｎ型ＧａＡｓカバー層１１０９、ｎ型ＡｌＧａＡｓ電子供給層１１０５よりも原子量の大きな第２のＩｎＳｂバリア層１１１０、Ｓｉをドープした第２のｎ型ＡｌＧａＡｓエッチングストッパー層１１１１、Ｓｉをドープしたｎ型ＧａＡｓキャップ層１１１２を順次積層する。
【００３０】
なお、ＡｌＧａＡｓ電子供給層１１０５の成長途中に、ＳｉをドーピングしたＳｉプレーナドーピング１１０６を形成する。
【００３１】
この構造は有機金属気相成長法により成長しており、成長原料にはトリメチルガリウム（ＣＨ３）３Ｇａ、トリメチルアルミニウム（ＣＨ３）３Ａｌ、トリメチルインジウム（ＣＨ３）３Ｉｎ、アルシンＡｓＨ３、ドーパント原料としてはジシランＳｉ２Ｈ６を使用した。
【００３２】
次いで、ウエットエッチングで素子分離を行った後、図１１（ｂ）に示すように、ｎ型ＧａＡｓキャップ層１１１２上にソース電極１１１３とドレイン電極１１１４を形成する。そして、プラズマＣＶＤ法により絶縁膜１１１５を堆積させる。その後、電子ビーム法により形成したレジスト（不図示）をマスクに絶縁膜１１１５をヘキサフルオロエタンＣ２Ｆ６及びトリフロロメタンＣＨＦ３のＰＦＣガスを用いたＲＩＥ法により第１の開口部１１１６を形成する。
【００３３】
そして、図１１（ｃ）に示すように、ｎ型ＧａＡｓキャップ層１１１２を選択的にドライエッチングし、第２の開口部１１１７を形成する。四塩化珪素ＳｉＣｌ４及び六弗化硫黄ＳＦ６の混合エッチング材料ガスでは、ＡｌＧａＡｓをほとんどエッチングすることができないので、第２のｎ型ＡｌＧａＡｓエッチングストッパー層１１１１の表面でエッチングが止まる。
【００３４】
そして、図１１（ｄ）に示すように、第２のｎ型ＡｌＧａＡｓエッチングストッパー層１１１１とｎ型ＡｌＧａＡｓ電子供給層１１０５よりも原子量の大きな第２のＩｎＳｂバリア層１１１０をウエットエッチングで取り除き、ｎ型ＧａＡｓカバー層１１０９を上記ドライエッチングと同様なエッチングガスを用いた異方的なドライエッチングで除去する。
【００３５】
その後、クエン酸系ウエットエッチング液を用いて、第１のｎ型ＡｌＧａＡｓエッチングストッパー層１１０８及びｎ型ＡｌＧａＡｓ電子供給層１１０５よりも原子量の大きな第１のＩｎＳｂバリア層１１０７を選択的にエッチングし、第３の開口部１１１８を形成する。
【００３６】
なお、ｎ型ＡｌＧａＡｓ電子供給層１１０５よりも原子量の大きな第１のＩｎＳｂバリア層もしくは第２のＩｎＳｂバリア層１１１０は ドライエッチングにおけるエッチングガス起源によるＦ及びＣｌ等の反応性イオン侵入を抑制することによりデバイス電気的特性の劣化を抑制することができる。
【００３７】
その後、図１１（ｅ）に示すように、ＡｌＧａＡｓ電子供給層１１０５上にゲート電極１１１９を形成する。
上記の結晶構造及びプロセスを用いてＨＪＦＥＴを作製し，ＤＣ（Ｖｇ−Ｉｄｓ）特性の評価を行った結果、ゲート長０．１５μｍ ＨＪＦＥＴにおいて相互コンダクタンス６５０ｍＳ／ｍｍと高性能ＨＪＦＥＴの製造が可能となった。
（実施例２）
次は、先ず、第２の実施例として図１１に本発明に係わるＩｎＰ系ＨＪＦＥＴの製造法の工程断面図を示す。
図１２（ａ）に示すように、ＩｎＰ基板１２０１上にノンドープＩｎＡｌＡｓバッファ層１２０２、不純物濃度が低い電子輸送特性に優れたＩｎＧａＡｓチャネル層１２０３、ＩｎＡｌＡｓスペーサ層１２０４、Ｓｉをドープしたｎ型ＩｎＡｌＡｓ電子供給層１２０５、ＩｎＡｌＡｓバリア層１２０６、ｎ型ＩｎＡｌＡｓ電子供給層１２０５よりも原子量の大きなＩｎＳｂバリア層１２０７、ＩｎＡｌＡｓエッチングストッパー層１２０８、Ｓｉをドープしたｎ型ＩｎＧａＡｓキャップ層１２０９を順次積層する。
【００３８】
この構造は有機金属気相成長法により成長しており、成長原料にはトリメチルガリウム（ＣＨ３）３Ｇａ、トリメチルアルミニウム（ＣＨ３）３Ａｌ、トリメチルインジウム（ＣＨ３）３Ｉｎ、アルシンＡｓＨ３、ドーパント原料としてはジシランＳｉ２Ｈ６を使用した。
【００３９】
次いで、ウエットエッチングで素子分離を行った後、図１２（ｂ）に示すように、ｎ型ＩｎＧａＡｓキャップ層１２０９にドレイン電極１２１０とソース電極１２１１を形成する。そして、プラズマＣＶＤ法により絶縁膜１２１２を堆積させる。その後、電子ビーム法により形成したレジスト（不図示）をマスクに絶縁膜１２１２をヘキサフルオロエタンＣ２Ｆ６及びトリフロロメタンＣＨＦ３のＰＦＣガスを用いたＲＩＥ法により第１の開口部１２１３を形成する。
【００４０】
そして、図１２（ｃ）に示すように、ｎ型ＩｎＧａＡｓキャップ層１２０９を選択的に除去し、第２の開口部１２１４を形成する。四塩化珪素ＳｉＣｌ４、シランＳｉＦ４及び臭化水素ＨＢｒもしくはＨＢｒ及びフッ素Ｆ２の混合エッチングガスを用いた場合、ＩｎＡｌＡｓをほとんどエッチングすることができないので、ＩｎＡｌＡｓエッチングストッパー層１２０８の表面でエッチングが止まる。
【００４１】
更に、図１２（ｄ）に示すように、ＩｎＡｌＡｓエッチングストッパー層１２０８とｎ型ＩｎＡｌＡｓ電子供給層１２０５よりも原子量の大きなＩｎＳｂバリア層１２０７をウエットエッチングで取り除き、第３の開口部１２１５を形成する。
【００４２】
なお、ＩｎＰ系ＨＥＭＴの製造工程のドライエッチングにおけるエッチングガス起源によるＦ，Ｃｌ反応性イオン侵入を抑制することによりデバイス電気的特性の劣化を抑制することができる。
上記の結晶構造及びプロセスを用いてＨＪＦＥＴを作製し，ＤＣ（Ｖｇ−Ｉｄｓ）特性の評価を行った結果、ゲート長０．１５μｍ ＨＪＦＥＴにおいて相互コンダクタンスが従来構造の約１３０％に向上し、高性能のＨＪＦＥＴの製造が可能となった。
以上の実施例においては、電子供給層ＡｌＧａＡｓ，ＩｎＡｌＡｓ、バリア層としてＩｎＳｂを用いた例を示したが、この他に電子供給層平均原子量のバリア層平均原子量に対する比が１．５倍以上、例えば、ＡｌＧａＮ電子供給層はバリア層としてＩｎＧａＰ，ＧａＡｓ，ＡｌＧａＡｓ， ＩｎＡｌＡｓ，ＩｎＡｓ，ＴｌＰ，ＴｌＡｓ，ＡｌＢｉ，ＧａＢｉ，ＩｎＳｂ，ＩｎＢｉ，ＴｌＳｂ，ＴｉＢｉを用い、ＡｌＧａＡｓ，ＩｎＧａＰ，ＩｎＡｌ
Ａｓ，ＩｎＰ，ＩｎＧａＡｓＰ層のうちより選ばれた電子供給層はバリア層としてＴｌＰ，ＴｌＡｓ，ＡｌＢｉ， ＧａＢｉ，ＩｎＳｂ，ＩｎＢｉ，ＴｌＳｂ，ＴｉＢｉを用いると更に効果的である。
【００４３】
【発明の効果】
以上本発明によれば、ＨＪＦＥＴの電子供給層上に電子供給層よりも原子量の大きなバリア層を形成したＨＪＦＥＴ結晶構造において、バリア層より上の絶縁膜もしくは半導体層を選択に除去する際のドライエッチングにおいて結晶内に侵入する反応性イオン等のプラズマ損傷を抑制できる。
そして、上記のＨＪＦＥＴ製造方法を用いることにより、ドライエッチングのプラズマ損傷によるデバイス電気特性の劣化を抑制できることから高性能ＨＪＦＥＴの製造が可能となり工業上の利益が大きい。
【図面の簡単な説明】
【図１】従来のＨＪＦＥＴ断面模式図。
【図２】従来のＨＪＦＥＴの製造工程。
【図３】プラズマ損傷評価用のＨＪＦＥＴ。
【図４】ドライエッチングによるデバイス電気的特性劣化（ホール測定）。
【図５】ＳＩＭＳによる深さ方向分析。
【図６】本発明によるＨＪＦＥＴ。
【図７】新構造におけるプラズマ損傷評価用のＨＪＦＥＴ。
【図８】新構造におけるドライエッチングによるデバイス電気的特性劣化（ホール測定）。
【図９】新構造におけるＳＩＭＳによる深さ方向分析。
【図１０】バリア層の原子量と電子移動度低下率及びシートキャリア濃度低下率の関係
【図１１】本発明によるＧａＡｓ系ＨＪＦＥＴの製造工程。
【図１２】本発明によるＩｎＰ系ＨＪＦＥＴの製造工程。
【符号の説明】
１０１：半絶縁性ＧａＡｓ基板
１０２：ＧａＡｓあるいはＡｌＧａＡｓバッファ層
１０３：ｎ型ＡｌＧａＡｓ電子供給層
１０４：ＩｎＧａＡｓチャネル層
１０５：ｎ型ＡｌＧａＡｓ電子供給層
１０６：Ｓｉプレーナドーピング層
１０７：ＧａＡｓカバー層
１０８：ｎ型ＡｌＧａＡｓストッパ層
１０９：ｎ型ＧａＡｓキャップ層
１１０：ドレイン電極
１１１：ソース電極
１１２：絶縁膜
１１３：ゲート電極
２０１：半絶縁性ＧａＡｓ基板
２０２：ＡｌＧａＡｓバッファ層
２０３：ｎ型ＡｌＧａＡｓ電子供給層
２０４：ＩｎＧａＡｓチャネル層
２０５：ｎ型ＡｌＧａＡｓ電子供給
２０６：プレーナドーピング層
２０７：ｎ型ＧａＡｓカバー層
２０８：ｎ型ＡｌＧａＡｓストッパ層
２０９：ｎ型ＧａＡｓキャップ層
２１０：ドレイン電極
２１１：ソース電極
２１２：絶縁膜
２１３：第１の開口部
２１４：第２の開口部
２１５：第３の開口部
２１６：ゲート電極
３０１：半絶縁性ＧａＡｓ基板
３０２：ＧａＡｓバッファ層
３０３：ＩｎＧａＡｓチャネル層
３０４：ＡｌＧａＡｓスペーサ層
３０５：ｎ型ＡｌＧａＡｓ電子供給
３０６：プレーナドーピング層
３０７：ＡｌＧａＡｓストッパ層
３０８：ＧａＡｓカバー層
６０１：半絶縁性ＧａＡｓ基板
６０２：ＡｌＧａＡｓバッファ層
６０３：ｎ型ＡｌＧａＡｓ電子供給層
６０４：ＩｎＧａＡｓチャネル層
６０５：ｎ型ＡｌＧａＡｓ電子供給
６０６：プレーナドーピング層
６０７：ｎ型ＡｌＧａＡｓ電子供給層６０５よりも原子量の大きな第１のＩｎＳｂバリア層
６０８：第１のｎ型ＡｌＧａＡｓストッパ層
６０９：ｎ型ＧａＡｓカバー層
６１０：ｎ型ＡｌＧａＡｓ電子供給層６０５よりも原子量の大きな第２のＩｎＳｂバリア層
６１１：第２のｎ型ＡｌＧａＡｓストッパ層
６１２：ＧａＡｓキャップ層
６１３：ソース電極
６１４：ドレイン電極
６１５：絶縁膜
６１６：ゲート電極
７０１：半絶縁性ＧａＡｓ基板
７０２：ＧａＡｓバッファ層
７０３：ＩｎＧａＡｓチャネル層
７０４：ＡｌＧａＡｓスペーサ層
７０５：ｎ型ＡｌＧａＡｓ電子供給
７０６：プレーナドーピング層
７０７：ＡｌＧａＡｓストッパ層
７０８：ｎ型ＡｌＧａＡｓ電子供給層７０５よりも原子量の大きなバリア層（Ｉｎ０．２５Ａｌ０．７５Ａｓ， Ｉｎ０．５Ａｌ０．５Ａｓ，ＩｎＡｓ，ＩｎＳｂ）
７０９：ＡｌＧａＡｓストッパ層
７１０：ＧａＡｓカバー層
１１０１：半絶縁性ＧａＡｓ基板
１１０２：ＡｌＧａＡｓバッファ層
１１０３：ｎ型ＡｌＧａＡｓ電子供給層
１１０４：ＩｎＧａＡｓチャネル層
１１０５：ｎ型ＡｌＧａＡｓ電子供給
１１０６：プレーナドーピング層
１１０７：ｎ型ＡｌＧａＡｓ電子供給層１１０５よりも原子量の大きな第１のＩｎＳｂバリア層
１１０８：第１のｎ型ＡｌＧａＡｓストッパ層
１１０９：ｎ型ＧａＡｓカバー層
１１１０：ｎ型ＡｌＧａＡｓ電子供給層１１０５よりも原子量の大きな第２のＩｎＳｂバリア層
１１１１：第２のｎ型ＡｌＧａＡｓストッパ層
１１１２：ＧａＡｓキャップ層
１１１３：ソース電極
１１１４：ドレイン電極
１１１５：絶縁膜
１１１６：第１の開口部
１１１７：第２の開口部
１１１８：第３の開口部
１１１９：ゲート電極
１２０１：ＩｎＰ基板
１２０２：ＩｎＡｌＡｓバッファ層
１２０３：ＩｎＧａＡｓチャネル層
１２０４：ＩｎＡｌＡｓスペーサ層
１２０５：ｎ型ＩｎＡｌＡｓ電子供給層
１２０６：ＩｎＡｌＡｓバリア層
１２０７：ｎ型ＩｎＡｌＡｓ電子供給層１２０５よりも原子量の大きなＩｎＳｂバリア層
１２０８：ＩｎＡｌＡｓストッパ層
１２０９：ｎ型ＩｎＧａＡｓキャップ層
１２１０：ドレイン電極
１２１１：ソース電極
１２１２：絶縁膜
１２１３：第１の開口部
１２１４：第２の開口部
１２１５：第３の開口部
１２１６：ゲート電極。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a heterojunction field effect transistor (HJFET: Hetero Junction Field Effect Transistor).
[0002]
[Prior art]
HJFETs are excellent in high-frequency characteristics, and it is necessary to develop a manufacturing method for reducing the gate length and the distance between the gate and the source in order to further improve the performance.
[0003]
FIG. 1 is a cross-sectional view showing a configuration of a conventional field-effect transistor using a two-dimensional electron gas accumulated at a hetero interface between an n-type AlGaAs electron supply layer 105 and an InGaAs channel layer 104. For example, applied physics (vol. 71) , No. 3, 2002, description: GaAs-based high-speed electronic device).
[0004]
101 is a semi-insulating GaAs substrate, 102 is a buffer layer made of GaAs or AlGaAs having a high resistance, 103 is an n-type AlGaAs electron supply layer doped at a high concentration, and 104 is an electron transport characteristic having a low impurity concentration and excellent in electron transport characteristics. InGaAs channel layer, 105 is an electron supply layer made of n-type AlGaAs doped at least partially with n-type impurities, 106 is a Si planar doping layer, 107 is a GaAs cover layer for reducing source resistance, and 108 is GaAs 109 An etching stopper layer for selectively removing the cap layer by dry etching, 109 is a GaAs cap layer, 110 is a drain electrode, 111 is a source electrode, 112 is a cap layer, and 112 is for selectively etching the GaAs cover layer 107. Insulating film, 113 It is an electrode.
[0005]
FIG. 2 is a process sectional view showing a manufacturing process of the conventional HJFET by gate recess. First, as shown in FIG. 2A, a non-doped AlGaAs buffer layer 202, an n-type AlGaAs electron supply layer 203, an InGaAs channel layer 204, an n-type AlGaAs electron supply layer 205, and an n-type GaAs are formed on a semi-insulating GaAs substrate 201. A cover layer 207, an n-type AlGaAs etching stopper layer 208, and an n-type GaAs cap layer 209 are sequentially stacked.
[0006]
Note that, during the growth of the AlGaAs electron supply layer 205, a Si planar doping 206 is formed.
[0007]
The structure is grown by metal organic vapor phase epitaxy, trimethyl gallium (CH 3) in the growth material 3 Ga, trimethyl aluminum (CH 3) 3 Al, trimethyl indium (CH 3) 3 an In, arsine AsH 3, Disilane Si 2 H 6 is usually used as a dopant raw material.
[0008]
Next, as shown in FIG. 2B, a drain electrode 210 and a source electrode 211 are formed on the GaAs cap layer 209. Then, the insulating film 212 is deposited by a plasma CVD (Chemical Vapor Deposition) method. Thereafter, using a resist (not shown) formed by an electron beam method as a mask, the insulating film 212 is formed of a perfluoro compound (PFC) such as hexafluoroethane C 2 F 6 , octafluorocyclobutene C 4 F 8 and trifluoromethane CHF 3. The first opening 213 is formed by RIE (Reactive Ion Etching) using gas.
[0009]
Then, as shown in FIG. 2C, the GaAs cap layer 209 is selectively dry-etched to form a second opening 214.
[0010]
In RIE using a mixed etching gas of chlorine-based gas such as chlorine Cl 2 and silicon tetrachloride SiCl 4 and PFC gas such as methane tetrafluoride CF 4 and sulfur hexafluoride SF 6 , AlGaAs is almost etched. Therefore, dry etching stops at the surface of the AlGaAs etching stopper layer 208.
[0011]
Further, as shown in FIG. 2D, the AlGaAs etching stopper layer 208 is removed by wet etching, and the GaAs cover layer 207 is subjected to anisotropic dry etching and wet etching using the same etching material gas as in the above dry etching. Is selectively removed to form a third opening 215.
[0012]
After that, a gate electrode 216 is formed on the AlGaAs electron supply layer 205.
[0013]
This method is widely used because the space between the gate electrode 216 and the source / drain can be reduced.
[0014]
[Problems to be solved by the invention]
However, the distance between the gate and the channel is shortened by thinning the electron supply layer for the purpose of improving the performance of the device, so that the insulating film RIE shown in FIG. 2B and the GaAs cap layer shown in FIG. Degradation of electrical characteristics of device due to penetration of reactive ions such as fluorine (F) and chlorine (Cl) due to etching gas in three dry etching processes of selective RIE and anisotropic selective RIE of GaAs cover layer in FIG. The problem has arisen. Alternatively, a phenomenon has been reported in InP-based HJFETs in which a Si donor in n-doped InAlAs is inactivated by intrusion of F and reported. (Applied physics 66, 151 (1997), Applied physics 67, 139 (1998))
The deterioration of the electrical characteristics of the device due to the plasma damage will be described below. Using the HJFET crystal structure for plasma damage evaluation shown in FIG. 3, the Hall effect measurement by the Van der Pauw method can be performed to evaluate the plasma damage. This is because the electron mobility and the sheet carrier concentration of the two-dimensional electron gas in the InGaAs channel layer 303 are affected by plasma damage when the insulating film on the GaAs cover layer 308 and the GaAs cover layer 308 are etched.
[0015]
FIG. 4 shows the evaluation of the electrical characteristics of the device in the gate recess processing of the HJFET from the relationship between the electron mobility and the sheet carrier concentration by measuring the Hall effect of the sample in order to clarify the deterioration of the electrical characteristics of the device due to the plasma damage. It is an example of a result. FIG. 4 shows a change in the case where the crystal surface is gradually removed by wet etching without plasma damage as a reference line by a solid line in the figure. Normally, in HJFETs, when the surface layers such as the cap layer and the electron supply layer are removed by wet etching and the number of donors decreases, the screening effect on the Coulomb potential created by ionized impurities becomes smaller, resulting in lower mobility.
[0016]
Then, a comparison was made between the case where no damage was obtained by selectively removing the GaAs cover layer 308 by wet etching and the case after the insulating film RIE.
[0017]
In the wet etching, the electron mobility and the sheet carrier concentration on the reference line decreased due to the removal of the GaAs cover layer 308. On the other hand, after the insulating film RIE, even though the GaAs cover layer 308 is not etched, the electron mobility and the sheet carrier concentration are reduced by about 55% as compared with the initial values before the etching. The sheet carrier concentration decreased by about 37%. Therefore, the decrease in the electron mobility and the sheet carrier concentration is a deterioration in the electrical characteristics of the device due to the plasma damage in the insulating film RIE.
[0018]
Next, in order to clarify the cause of the deterioration of the electrical characteristics due to the insulating film RIE, a depth direction analysis was performed by secondary ion mass spectroscopy (SIMS: Secondary Ion Mass Spectroscopy). FIG. 5 shows the result of the profile of F in which the density change is particularly large.
[0019]
From this result, it is considered that the F concentration near the surface after the dry etching sharply increases, and the deterioration factor after the insulating film RIE is due to the penetration of F ions originating from the etching gas.
[0020]
[Means for Solving the Invention]
The above-mentioned problem is to suppress a reactive ion such as F, S, Cl, etc. originating from an etching gas which enters a crystal surface by dry etching, so that a barrier having a larger average atomic weight than an electron supply layer on an electron supply layer as shown in FIG. The problem can be solved by using an HJFET crystal structure in which a layer is inserted.
Then, in order to clarify the effect of the barrier layer, FIG. 7 shows an evaluation of the HJFET crystal structure in which the In 0.25 Al 0.75 As, In 0.5 Al 0.5 As, InAs, and InSb barrier layers 708 are inserted. FIG. 8 shows the result of the same evaluation as the conventional structure using the sample.
First, an initial value and a reference line by wet etching were measured as in the case of FIG. The GaAs cover layer 710, the AlGaAs stopper layer 709, and the barrier layer 708 were selectively removed by a wet etching process without any damage, and the sample with the barrier layer inserted after the insulating film RIE was compared.
As a result, the In 0.25 Al 0.75 As barrier layer showed a decrease in electron mobility of about 75% and a decrease in sheet carrier concentration of about 50% as compared to the initial value before etching. Although this is suppressed as compared with the case without the barrier layer, it is lower than the selective wet etching, and a sufficient suppression effect as a barrier layer has not yet been obtained. However, in the case of InAs and InSb barrier layers, the suppression effect of the barrier layer is gradually obtained. In particular, in the case of the InSb barrier layer having a large atomic weight, the electron mobility is reduced by about 98% and the sheet carrier concentration is reduced by about 95%. Showed the results.
[0021]
Next, FIG. 9 shows a result of performing a depth analysis of F by SIMS in order to clarify the effect of suppressing the decrease in the electron mobility and the sheet carrier concentration.
[0022]
As a result, the F concentration in the sample in which the barrier layer was inserted was lower than that in the case without the barrier layer in which the F concentration near the surface was sharply increased. In particular, when the InSb barrier layer was used, the initial concentration before etching was low. It drops to almost the same level as the value.
[0023]
As described above, it has been found effective to use a layer made of atoms having a larger atomic weight than the electron supply layer as the barrier layer. FIG. 10 shows a comparison of the barrier effect based on the ratio of the average atomic weight of the electron supply layer to the average atomic weight of the barrier layer.
[0024]
Here, the average atomic weight is a weighted average of the atomic weights of the atoms constituting the compound according to the composition, and is represented by the following formula.
[0025]
For example, in the case of the compound AxBy, when the atomic weight of A is a and the atomic weight of B is b, M = ax + by / x + y, and the average atomic weight of the GaAs compound is the average of the Ga atomic weight 69 and the As atomic weight 75, and the average atomic weight is 72. Also, Al Z Ga 1-Z: Since the atomic weight ratio of Al and GaIII group and AsV Group (Z mixed crystal ratio) compound is 1: 1, Al atomic weight 27, Al Z Ga 1-Z As (Z: (Mixed crystal ratio) Average atomic weight = (Al atomic weight) · Z / 2 + (Ga atomic weight) · (Z−1) / 2 + (As atomic weight) / 2
From the above formula, the average atomic weight of the Al 0.3 Ga 0.7 As compound is 66.
[0026]
Further, FIG. 10 shows the relationship between the ratio of the average atomic weight of the electron supply layer to the average atomic weight of the barrier layer and the reduction rate of the electron mobility and the reduction rate of the sheet carrier concentration. The reduction rate is a percentage obtained by dividing the electron mobility and the sheet carrier concentration before etching by the electron mobility and the sheet carrier concentration after the etching, with the value before the etching being 100%.
[0027]
As a result, the effect of suppressing the electron mobility and the decrease rate of the sheet carrier concentration when the average atomic weight of the barrier layer is large is obtained, and the high frequency characteristics of the HJFET and the high performance and high reliability in the high mutual conductance and the like have been improved. In order to achieve this, the electron mobility and the rate of decrease in the sheet carrier concentration must be suppressed to 90% or more, which is constituted by an average atomic weight of 1.5 times or more the average atomic weight of the AlGaAs electron supply layer. A barrier layer is required, and in the case of an AlGaAs electron supply layer, it is a barrier layer having a larger average atomic weight than InSb. As for the barrier layer which is 1.5 times or more the average atomic weight of the InAlAs, InP, InGaP, InGaAsP electron supply layer, it is necessary to use a barrier layer of InSb or more as in the case of the AlGaAs electron supply layer. In addition, TlAs has an inhibitory effect higher than that of InSb. Further, in the case of an AlGaN electron supply layer, a barrier layer having a larger average atomic weight than an InGaP barrier layer is required.
[0028]
The above results are for the case of dry etching containing F, but similar effects can be obtained when another reactive ion, for example, an etching gas containing S or Cl is used.
[0029]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment in which the present invention is used for manufacturing an HJFET will be described below with reference to the drawings.
(Example 1)
First, as a first embodiment, FIG. 11 shows a process sectional view of a method of manufacturing a GaAs-based HJFET according to the present invention.
As shown in FIG. 11A, a non-doped AlGaAs buffer layer 1102, an n-type AlGaAs electron supply layer 1103 doped with Si, an InGaAs channel layer 1104 having a low impurity concentration and excellent electron transport characteristics are formed on a semi-insulating GaAs substrate 1101. The n-type AlGaAs electron supply layer 1105 doped with Si, the first InSb barrier layer 1107 having an atomic weight larger than that of the n-type AlGaAs electron supply layer 1105, the first n-type AlGaAs etching stopper layer 1108 doped with Si, and the Si. Doped n-type GaAs cover layer 1109, second InSb barrier layer 1110 having a larger atomic weight than n-type AlGaAs electron supply layer 1105, second n-type AlGaAs etching stopper layer 1111 doped with Si, n-type doped Si GaAs cap 1112 sequentially stacked.
[0030]
During the growth of the AlGaAs electron supply layer 1105, Si planar doping 1106 doped with Si is formed.
[0031]
The structure is grown by metal organic vapor phase epitaxy, trimethyl gallium (CH 3) in the growth material 3 Ga, trimethyl aluminum (CH 3) 3 Al, trimethyl indium (CH 3) 3 an In, arsine AsH 3, Disilane Si 2 H 6 was used as a dopant material.
[0032]
Next, after performing element isolation by wet etching, a source electrode 1113 and a drain electrode 1114 are formed on the n-type GaAs cap layer 1112 as shown in FIG. Then, an insulating film 1115 is deposited by a plasma CVD method. Thereafter, using a resist (not shown) formed by an electron beam method as a mask, a first opening 1116 is formed in the insulating film 1115 by an RIE method using a PFC gas of hexafluoroethane C 2 F 6 and trifluoromethane CHF 3. I do.
[0033]
Then, as shown in FIG. 11C, the n-type GaAs cap layer 1112 is selectively dry-etched to form a second opening 1117. AlGaAs can hardly be etched by a mixed etching material gas of silicon tetrachloride SiCl 4 and sulfur hexafluoride SF 6 , so that etching stops at the surface of the second n-type AlGaAs etching stopper layer 1111.
[0034]
Then, as shown in FIG. 11D, the second InSb barrier layer 1110 having an atomic weight larger than that of the second n-type AlGaAs etching stopper layer 1111 and the n-type AlGaAs electron supply layer 1105 is removed by wet etching. The GaAs cover layer 1109 is removed by anisotropic dry etching using an etching gas similar to the above dry etching.
[0035]
Thereafter, the first InSb barrier layer 1107 having an atomic weight larger than that of the first n-type AlGaAs etching stopper layer 1108 and the n-type AlGaAs electron supply layer 1105 is selectively etched using a citric acid-based wet etching solution. Three openings 1118 are formed.
[0036]
Note that the first InSb barrier layer or the second InSb barrier layer 1110 having an atomic weight larger than that of the n-type AlGaAs electron supply layer 1105 suppresses the penetration of reactive ions such as F and Cl originating from an etching gas in dry etching. Deterioration of device electrical characteristics can be suppressed.
[0037]
Thereafter, as shown in FIG. 11E, a gate electrode 1119 is formed on the AlGaAs electron supply layer 1105.
An HJFET was fabricated using the above crystal structure and process, and the DC (Vg-Ids) characteristics were evaluated. As a result, a high-performance HJFET with a transconductance of 650 mS / mm and a gate length of 0.15 μm HJFET became possible. Was.
(Example 2)
Next, first, as a second embodiment, FIG. 11 shows a process sectional view of a method of manufacturing an InP-based HJFET according to the present invention.
As shown in FIG. 12A, a non-doped InAlAs buffer layer 1202, an InGaAs channel layer 1203 having a low impurity concentration and excellent electron transport characteristics, an InAlAs spacer layer 1204, and a Si-doped n-type InAlAs electron supply are provided on an InP substrate 1201. A layer 1205, an InAlAs barrier layer 1206, an InSb barrier layer 1207 having an atomic weight larger than that of the n-type InAlAs electron supply layer 1205, an InAlAs etching stopper layer 1208, and an n-type InGaAs cap layer 1209 doped with Si are sequentially stacked.
[0038]
The structure is grown by metal organic vapor phase epitaxy, trimethyl gallium (CH 3) in the growth material 3 Ga, trimethyl aluminum (CH 3) 3 Al, trimethyl indium (CH 3) 3 an In, arsine AsH 3, Disilane Si 2 H 6 was used as a dopant material.
[0039]
Next, after performing element isolation by wet etching, a drain electrode 1210 and a source electrode 1211 are formed on the n-type InGaAs cap layer 1209 as shown in FIG. Then, an insulating film 1212 is deposited by a plasma CVD method. Thereafter, using a resist (not shown) formed by an electron beam method as a mask, a first opening 1213 is formed in the insulating film 1212 by an RIE method using a PFC gas of hexafluoroethane C 2 F 6 and trifluoromethane CHF 3. I do.
[0040]
Then, as shown in FIG. 12C, the n-type InGaAs cap layer 1209 is selectively removed, and a second opening 1214 is formed. When using an etching gas of silicon tetrachloride SiCl 4 , silane SiF 4 and hydrogen bromide HBr or a mixed gas of HBr and fluorine F 2 , almost no etching can be performed on InAlAs, so that etching stops at the surface of the InAlAs etching stopper layer 1208. .
[0041]
Further, as shown in FIG. 12D, the third opening 1215 is formed by removing the InAlAs etching stopper layer 1208 and the InSb barrier layer 1207 whose atomic weight is larger than that of the n-type InAlAs electron supply layer 1205 by wet etching.
[0042]
In addition, by suppressing the invasion of F, Cl reactive ions due to the origin of the etching gas in the dry etching in the manufacturing process of the InP-based HEMT, deterioration of the device electrical characteristics can be suppressed.
An HJFET was fabricated using the above crystal structure and process, and the DC (Vg-Ids) characteristics were evaluated. As a result, the transconductance of the HJFET with a gate length of 0.15 μm was improved to about 130% of the conventional structure, and the high performance was improved. HJFET can be manufactured.
In the above embodiment, the example in which the electron supply layer AlGaAs and InAlAs and the barrier layer is made of InSb has been described. In addition, the ratio of the electron supply layer average atomic weight to the barrier layer average atomic weight is 1.5 times or more, for example, The AlGaN electron supply layer uses InGaP, GaAs, AlGaAs, InAlAs, InAs, TlP, TlAs, AlBi, GaBi, InSb, InBi, Tlsb, TiBi as a barrier layer, and AlGaAs, InGaP, InAlB.
The electron supply layer selected from As, InP, and InGaAsP layers is more effective when TlP, TlAs, AlBi, GaBi, InSb, InBi, TlSb, and TiBi are used as barrier layers.
[0043]
【The invention's effect】
As described above, according to the present invention, in an HJFET crystal structure in which a barrier layer having an atomic weight larger than that of an electron supply layer is formed on an electron supply layer of an HJFET, a dry layer for selectively removing an insulating film or a semiconductor layer above the barrier layer is removed. Plasma damage such as reactive ions entering the crystal during etching can be suppressed.
By using the above-described HJFET manufacturing method, deterioration of device electrical characteristics due to plasma damage caused by dry etching can be suppressed, so that a high-performance HJFET can be manufactured, and industrial profit is large.
[Brief description of the drawings]
FIG. 1 is a schematic sectional view of a conventional HJFET.
FIG. 2 shows a manufacturing process of a conventional HJFET.
FIG. 3 is an HJFET for evaluating plasma damage.
FIG. 4 is a graph showing deterioration of device electrical characteristics due to dry etching (hole measurement).
FIG. 5 is a depth direction analysis by SIMS.
FIG. 6 shows an HJFET according to the present invention.
FIG. 7 is an HJFET for evaluating plasma damage in a new structure.
FIG. 8 is a graph showing device electrical characteristic deterioration (hole measurement) due to dry etching in a new structure.
FIG. 9 is a depth direction analysis by SIMS in the new structure.
FIG. 10 shows the relationship between the atomic weight of the barrier layer and the rate of decrease in electron mobility and the rate of decrease in sheet carrier concentration. FIG. 11 shows a process for manufacturing a GaAs HJFET according to the present invention.
FIG. 12 shows a process for manufacturing an InP-based HJFET according to the present invention.
[Explanation of symbols]
101: semi-insulating GaAs substrate 102: GaAs or AlGaAs buffer layer 103: n-type AlGaAs electron supply layer 104: InGaAs channel layer 105: n-type AlGaAs electron supply layer 106: Si planar doping layer 107: GaAs cover layer 108: n-type AlGaAs stopper layer 109: n-type GaAs cap layer 110: drain electrode 111: source electrode 112: insulating film 113: gate electrode 201: semi-insulating GaAs substrate 202: AlGaAs buffer layer 203: n-type AlGaAs electron supply layer 204: InGaAs channel Layer 205: n-type AlGaAs electron supply 206: planar doping layer 207: n-type GaAs cover layer 208: n-type AlGaAs stopper layer 209: n-type GaAs cap layer 210: drain electrode 211: source Electrode 212: insulating film 213: first opening 214: second opening 215: third opening 216: gate electrode 301: semi-insulating GaAs substrate 302: GaAs buffer layer 303: InGaAs channel layer 304: AlGaAs spacer layer 305: n-type AlGaAs electron supply 306: planar doping layer 307: AlGaAs stopper layer 308: GaAs cover layer 601: semi-insulating GaAs substrate 602: AlGaAs buffer layer 603: n-type AlGaAs electron supply layer 604: InGaAs channel layer 605: n-type AlGaAs electron supply 606: planar doping layer 607: first InSb barrier layer 608 having an atomic weight larger than n-type AlGaAs electron supply layer 605: first n-type AlGaAs stopper layer 609: n-type GaAs cover layer 610 Second InSb barrier layer 611 having a larger atomic weight than n-type AlGaAs electron supply layer 605: second n-type AlGaAs stopper layer 612: GaAs cap layer 613: source electrode 614: drain electrode 615: insulating film 616: gate electrode 701 : Semi-insulating GaAs substrate 702: GaAs buffer layer 703: InGaAs channel layer 704: AlGaAs spacer layer 705: n-type AlGaAs electron supply 706: planar doping layer 707: AlGaAs stopper layer 708: atomic weight than n-type AlGaAs electron supply layer 705 Barrier layers (In 0.25 Al 0.75 As, In 0.5 Al 0.5 As, InAs, InSb)
709: AlGaAs stopper layer 710: GaAs cover layer 1101: semi-insulating GaAs substrate 1102: AlGaAs buffer layer 1103: n-type AlGaAs electron supply layer 1104: InGaAs channel layer 1105: n-type AlGaAs electron supply 1106: planar doping layer 1107: n First InSb barrier layer 1108 having a larger atomic weight than the AlGaAs electron supply layer 1105: first n-type AlGaAs stopper layer 1109: n-type GaAs cover layer 1110: second having a larger atomic weight than the n-type AlGaAs electron supply layer 1105 InSb barrier layer 1111: second n-type AlGaAs stopper layer 1112: GaAs cap layer 1113: source electrode 1114: drain electrode 1115: insulating film 1116: first opening 1117: second opening 1 18: Third opening 1119: Gate electrode 1201: InP substrate 1202: InAlAs buffer layer 1203: InGaAs channel layer 1204: InAlAs spacer layer 1205: n-type InAlAs electron supply layer 1206: InAlAs barrier layer 1207: n-type InAlAs electron supply InSb barrier layer 1208 having an atomic weight larger than that of layer 1205: InAlAs stopper layer 1209: n-type InGaAs cap layer 1210: drain electrode 1211: source electrode 1212: insulating film 1213: first opening 1214: second opening 1215: Third opening 1216: gate electrode.
