JP2004280967A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2004280967A JP2004280967A JP2003072096A JP2003072096A JP2004280967A JP 2004280967 A JP2004280967 A JP 2004280967A JP 2003072096 A JP2003072096 A JP 2003072096A JP 2003072096 A JP2003072096 A JP 2003072096A JP 2004280967 A JP2004280967 A JP 2004280967A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- signal
- supply connection
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dram (AREA)
Abstract
【解決手段】外部コマンドの入力を受け付ける外部コマンド入力受付回路1と、内部的にメモリコアのリフレッシュ制御を行う内部リフレッシュ制御回路2と、前記外部コマンド入力受付回路および前記内部リフレッシュ制御回路の出力を比較する比較回路4と、グローバル電源とローカル電源とを接続する電源接続回路9,10と、該電源接続回路を制御する電源接続制御回路3とを備え、前記内部リフレッシュ制御回路の出力を前記電源接続制御回路に供給し、該内部リフレッシュ制御回路の出力を遅延させた信号を前記比較回路に供給するように構成する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は内部リフレッシュ動作を搭載した半導体記憶装置に関し、特に、DRAMのセルアレイでSRAMのように動作させる擬似SRAMのアクセススピードを高速化する技術に関する。
【0002】
従来、擬似SRAMは、内部でリフレッシュコマンドを定期的に発生させており、この内部リフレッシュコマンドと外部コマンドのどちらを優先するかを決める回路が設けられている。また、擬似SRAMは、携帯電話等のモバイル製品に適用されることが多いため、複数の電源接続回路を設けて回路の電源を部分的に分け、チップ全体で使う電源から切り離して消費電力の低減を図るようになっている。従って、スタンバイ時にリフレッシュ要求が発生した場合には、リフレッシュコマンドを起点としリフレッシュに関連する回路の電源とチップ全体の電源とを接続しなければならず、アクセススピードの低下を招いていた。そこで、このことによるスピード低下を回避し、アクセススピードを高速化することのできる半導体記憶装置(疑似SRAM)の提供が要望されている。
【0003】
【従来の技術】
従来、内部リフレッシュ動作を搭載したDRAM(Dynamic Random Access Memory)のセルアレイでSRAM(Static Random Access Memory)のように動作させる擬似SRAM(pseudo Static RAM)が提案されている(例えば、特許文献1〜3参照)。
【0004】
すなわち、擬似SRAMは、DRAMを外見上SRAMのように動作させているので外部からリフレッシュコマンドは入力されない。そのため、DRAMのセルアレイを持つ擬似SRAMは、リフレッシュコマンドを内部で発生させなければならず、擬似SRAMのアクセスは、1つの外部から入力されるコマンド動作(リード動作およびライト動作等)と、1つのリフレッシュ動作とから構成され、外部コマンドの前後にリフレッシュ動作が行なわれることが多い。
【0005】
リフレッシュコマンドは、内部で持っているオシレーターの周期により定期的に発生される。そして、定期的に発生されるリフレッシュ要求は、外部コマンドとぶつかることが多いため、チップ内部に持つ比較回路で常にどちらを優先するか決めなければならない。なお、従来、正規ビット線対およびリフレッシュビット線対を設け、リフレッシュと通常アクセスとが競合してもリフレッシュおよびデータアクセスのいずれが早く指示されたかを判断して、正規ビット線対およびリフレッシュビット線対の一方を内部データ線に接続し、アクセス時間が増大することのないようにした半導体記憶装置も提案されている(例えば、特許文献4参照)。
【0006】
また、擬似SRAMは、携帯電話等のモバイル製品に適用されることが多く、消費電力の削減は必須要件となっている。そのため、チップがスタンバイ状態の時には、不必要な回路の電源を部分的にチップ全体で使う電源から切り離し、その回路で使っているトランジスタのリーク電流の削減を行っている。
【0007】
【特許文献1】
特開2001−210074号公報
【特許文献2】
特開2001−357670号公報
【特許文献3】
特開2002−74944号公報
【特許文献4】
特開2002−117670号公報
【0008】
【発明が解決しようとする課題】
上述したように、チップがスタンバイ状態時に不必要な回路の電源を部分的にチップ全体で使う電源から切り離すようにした半導体記憶装置(疑似SRAM)においては、スタンバイ時に内部リフレッシュ要求(内部リフレッシュコマンド)が発生すると、この内部リフレッシュコマンドを起点としてリフレッシュに関連する回路の電源をチップ全体の電源に接続しなければならない。
【0009】
しかしながら、内部リフレッシュコマンドの発生時から上記の電源接続処理を行うと、内部リフレッシュコマンド(信号)がリフレッシュに関連する回路に到達するまでに関連回路の電源立ち上げが間に合わず、信号到達時点から電源が立ち上がるまで回路動作を待たせなければならなかった。そして、擬似SRAMでは、リフレッシュ動作がアクセススピードに直結しているため、この回路動作の待ちがアクセススピードの低下を招くことになっていた。
【0010】
本発明は、上述した従来の半導体記憶装置が有する課題に鑑み、アクセススピードを高速化することのできる半導体記憶装置の提供を目的とする。
【0011】
【課題を解決するための手段】
本発明によれば、外部コマンドの入力を受け付ける外部コマンド入力受付回路と、内部的にメモリコアのリフレッシュ制御を行う内部リフレッシュ制御回路と、前記外部コマンド入力受付回路および前記内部リフレッシュ制御回路の出力を比較する比較回路と、グローバル電源とローカル電源とを接続する電源接続回路と、該電源接続回路を制御する電源接続制御回路とを備えた半導体記憶装置が提供される。電源接続制御回路には、内部リフレッシュ制御回路の出力が供給され、また、比較回路には、内部リフレッシュ制御回路の出力を遅延させた信号が供給されている。
【0012】
すなわち、本発明によれば、リフレッシュ要求(リフレッシュコマンド)の発生を起点にして、リフレッシュ動作に関連する局所的な回路に対するローカル電源(内部電源)とチップ全体で使用するグローバル電源(外部電源)が接続され、そのリフレッシュ動作に関連する回路の電源が立ち上がってからリフレッシュ制御回路の出力が外部コマンド入力受付回路の出力との比較回路に入るように、リフレッシュ制御回路の出力を遅延させるようになっている。
【0013】
本発明に係る半導体記憶装置は、内部リフレッシュ制御回路の出力を遅延させて比較回路に供給することで、リフレッシュに関連する回路(関連回路)の電源が確定してからその関連回路に比較結果が入力されるため、関連回路の電源立ち上げを待つことなくリフレッシュ動作が行なわれることになる。
【0014】
ここで、比較回路の比較結果によりリフレッシュ要求が優先した場合には、リフレッシュ動作が行われるが、関連回路の電源が立ち上がっていれば、立ち上がっていない時に比べてリフレッシュ動作自体は早く終わることになる。また、リフレッシュ実行時に外部コマンドが入力された場合、その外部コマンドはリフレッシュの終了を待って実行されることになるが、リフレッシュ動作の終了を待っている時間が短縮されることでアクセススピードを向上することが可能になる。
【0015】
【発明の実施の形態】
以下、本発明に係る半導体記憶装置の実施例を、添付図面を参照して詳述する。
【0016】
図1は本発明に係る半導体記憶装置の一実施例を概略的に示すブロック図である。
【0017】
まず、内部でリフレッシュコマンドが発生すると、内部リフレッシュ制御回路2から信号psrtzが出力され、この信号psrtzは電源接続制御回路3に直接供給されると共に、遅延回路5で遅延されて比較回路4に供給される。外部コマンド入力受付回路1は、外部から与えられる外部コマンド(読み出しコマンドREADおよび書き込みコマンドWRITE等)を受け付けて信号readz/writez等を電源接続制御回路3、比較回路4および第2の論理回路7に供給する。
【0018】
すなわち、比較回路4には、外部コマンド入力受付回路1の出力信号readz/writez、および、遅延回路5により遅延された内部リフレッシュ制御回路2の出力信号psrtzが供給され、これらの信号の比較を行う。ここで、遅延回路5の遅延量(遅延時間)としては、例えば、電源の立ち上げに5ns程度かかる場合には、20ns程度に設定するのが好ましい。なお、遅延回路5としては、一般的な、インバータ、並びに、容量(C)および抵抗(R)を組み合わせて構成することができるが、他の様々な遅延回路も適用することができる。
【0019】
図2は図1の半導体記憶装置における比較回路4の一構成例を示す回路図である。
【0020】
図2に示されるように、比較回路4は、インバータ41〜43およびNANDゲート44〜47を備え、インバータ41は信号celbzを受け取り、インバータ42は遅延回路5の出力である信号srtdzを受け取り、そして、インバータ43は信号resetを受け取る。ここで、交差接続されたNANDゲート44および45は第1のフリップフロップを構成し、また、交差接続されたNANDゲート46および47は第2のフリップフロップを構成している。なお、信号celbzは、外部コマンド(READ,WRITE等)が入力すると低レベル『L』になる信号であり、また、信号resetは、リセット信号である。
【0021】
第1のフリップフロップ44,45は、リフレッシュ動作が終了するまでリフレッシュ要求(srtdz)を保持し、また、第2のフリップフロップ46,47は、リフレッシュ要求(srtdz)と外部コマンド(celbz)との比較結果(comp)を保持して出力する。
【0022】
比較回路4の比較結果により、外部コマンド(READ,WRITE等)よりも内部リフレッシュ要求が優先されると判断された場合、リフレッシュ動作が行なわれるように、比較回路4の出力信号compは、第1〜第3の論理回路6〜8を経てメモリコア11へとアクセスして行く。
【0023】
この過程で、第1の論理回路6および第3の論理回路8(リフレッシュ動作に関連する回路:局所回路)の電源(ローカル電源)とチップ全体で使っている電源(グローバル電源vii,vss)との接続を制御している第1の電源接続回路9および第2の電源接続回路10は活性化され、ローカル電源が立ち上がって第1の論理回路6および第3の論理回路8も活性化する。このローカル電源とグローバル電源との接続は、チップの活性化時には接続され、チップのスタンバイ時にはリセットされるように制御されている。すなわち、チップがスタンバイ状態の時には、不必要な回路の電源を部分的にチップ全体で使う電源から切り離し、その回路で使っているトランジスタのリーク電流の削減を行うようになっている。
【0024】
内部リフレッシュ要求がスタンバイ時に発生した場合、その内部リフレッシュ要求を起点として電源が接続され、メモリコア11のアクセスを終了すると共にリセットされる。また、内部リフレッシュ要求が外部コマンド動作時に発生した場合(すなわち、比較回路4の比較結果により、内部リフレッシュ制御回路2の出力を遅延した信号srtdzよりも外部コマンド入力受付回路1からの信号readz/writezの方が早い場合、第1および第3の論理回路6,8のローカル電源に関係なくメモリコア11へのアクセスが行なわれる。
【0025】
ここで、リフレッシュコマンド動作時は、チップがスタンバイ状態であれば、リフレッシュコマンド発生時にはローカル電源が立ち上がっていないので、内部リフレッシュ制御回路2の出力信号psrtzからローカル電源の活性化を行ない、遅延回路5で信号psrtzを遅延させた信号srtdzにより、第1および第3の論理回路6,8の電源(ローカル電源viiz,vssx)が立ち上がった頃に比較回路4の比較結果(出力信号comp)が出力されるように構成されている。
【0026】
これにより、論理回路の電源立ち上げを待たずに、リフレッシュ動作を行うことが可能になる。
【0027】
図3は図1の半導体記憶装置における第1の論理回路6の一構成例を示す回路図である。
【0028】
図3に示されるように、第1の論理回路6は、パルス幅が極端に狭い信号を排除するための回路であり、インバータ61〜64、および、NORゲート65〜67を備えている。インバータ61は、比較回路の出力信号compを受け取り、また、フリップフロップ65,66を構成する一方のNORゲート66にはリセット信号resetが入力されている。ここで、インバータ62〜64およびNORゲート67は、第1の電源接続回路9の出力であるローカル電源viizおよびvssxにより駆動される。そして、インバータ64から出力される信号refpzが高レベル『H』になると、リフレッシュ動作が開始される。
【0029】
図4は図1の半導体記憶装置における第2の論理回路7の一構成例を示す回路図であり、図5は図1の半導体記憶装置における第3の論理回路8の一構成例を示す回路図である。
【0030】
図4に示されるように、第2の論理回路7は、リフレッシュ状態でなければ、外部コマンド受付回路1からの信号(readz,writez)をパルス信号(rdpx,wrpx)にして出力する回路であり、インバータ701〜710、NANDゲート711〜717、および、CR遅延回路718を備えている。インバータ701は、第1の論理回路6の出力信号refzを受け取り、インバータ702は、外部コマンド受付回路1からの信号readzを受け取り、そして、インバータ703は、外部コマンド受付回路1からの信号writezを受け取る。ここで、NANDゲート711および712、並びに、713および714は、それぞれフリップフロップを構成している。なお、信号refzは、リフレッシュ時に高レベル『H』になる信号で、信号refpzから生成される。
【0031】
図5に示されるように、第3の論理回路8は、第1の論理回路6の出力信号refpzおよび信号raszを受け取り、メモリコア11の動作を開始させる信号bltspxを出力するものであり、インバータ801〜805、NANDゲート806〜808、NORゲート809,810、および、CR遅延回路811〜814を備えている。NORゲート809は、その第1の入力端子で信号refpzを受け取ると共に、その第2の入力端子でCR遅延回路811により遅延された信号raszを受け取る。ここで、NANDゲート807および808は、フリップフロップを構成している。なお、信号raszは、第2の論理回路7で信号rdpxまたはwrpxが出力されると、或いは、リフレッシュコマンドが発生すると、すなわち、メモリコア11がアクセスされていると、高レベル『H』になる信号で、コアの活性化状態を示す。
【0032】
図6は図1の半導体記憶装置における電源接続制御回路3の一構成例を示す回路図であり、図7は図1の半導体記憶装置における第1および第2の電源接続回路9,10の一構成例を示す回路図である。
【0033】
図6に示されるように、電源接続制御回路3は、内部リフレッシュ制御回路の出力信号psrtz、リセット信号reset、および、信号celbz,icsxを受け取り、第1の電源接続回路9および第2の電源接続回路10を制御するための信号ioffcz,ioffcxを出力する回路であり、リフレッシュまたは外部コマンドが受け付けられると、信号ioffczを低レベル『L』にすると共に、信号ioffcxを高レベル『H』にして、第1および第2の電源接続回路9,10においてグローバル電源(外部電源)とローカル電源(内部電源)との接続を行わせるためのものである。
【0034】
電源接続制御回路3は、インバータ301〜305、NANDゲート306〜309、NORゲート310、および、CR遅延回路311を備えている。NORゲート306は、その第1の入力端子で信号icsxを受け取ると共に、その第2の入力端子でCR遅延回路311により遅延された信号icsxを受け取る。NORゲート306の出力信号は、インバータ301を介してNANDゲート307の第1の入力端子に供給され、このNANDゲート307の第2の入力端子には、信号celbzが供給されている。
【0035】
交差接続されたNANDゲート308および309はフリップフロップを構成しており、NANDゲート308の入力端子にはインバータ302を介して信号psrtzが供給され、また、NANDゲート309の入力端子にはリセット信号resetが供給されている。ここで、信号icsxは、信号rdpxまたはwrpxが出力されると低レベル『L』になる信号である。
【0036】
図7に示されるように、第1の電源接続回路9および第2の電源接続回路10は、それぞれpチャネル型MOSトランジスタ(pMOSトランジスタ)91および101、並びに、nチャネル型MOSトランジスタ(nMOSトランジスタ)92および102を備え、第1の電源接続回路9におけるpMOSトランジスタ91およびnMOSトランジスタ92のゲートには、信号ioffczおよびioffcxが直接供給され、また、第2の電源接続回路10におけるpMOSトランジスタ101およびnMOSトランジスタ102のゲートには、それぞれ縦列接続されたインバータ111〜114および115〜118を介した信号ioffczおよびioffcxが供給されている。
【0037】
すなわち、図1に示す実施例の場合、第1の論理回路6は、ローカル電源(内部電源)viiz,vssxをできるだけ早く立ち上げる必要があるため、この第1の論理回路6にローカル電源を供給するための第1の電源接続回路9は、電源接続制御回路3の出力信号ioffcz,ioffcxを直接各トランジスタ(電源接続用トランジスタ)91,92のゲートに与えるようになっている。一方、第2の論理回路7は、第1の論理回路6よりも電源の立ち上げが遅くてよいため、第2の論理回路7にローカル電源を供給するための第2の電源接続回路10は、電源接続制御回路3の出力信号ioffcz,ioffcxを、インバータ(バッファ)111〜114,115〜118を介して各トランジスタ(電源接続用トランジスタ)101,102のゲートに与えるようになっている。
【0038】
ここで、第1の電源接続回路9における電源接続用トランジスタ(例えば、pMOSトランジスタ91)のゲート幅W1は、第2の電源接続回路10における電源接続用トランジスタ(例えば、pMOSトランジスタ101)のゲート幅W2よりも小さく(例えば、1/5程度に)形成されている。なお、第1の電源接続回路9および第2の電源接続回路10に対して共通の電源接続回路を設ける場合には、電源接続用トランジスタのゲート幅Wは、第2の電源接続回路10における電源接続用トランジスタのゲート幅W2よりも大きくなるため、インバータ111〜114,115〜118によるバッファの段数をより多くする必要が生じて、電源の立ち上げ時間が遅くなる。
【0039】
なお、本発明は、DRAMのセルアレイでSRAMのように動作させる擬似SRAMに限定されるものではなく、例えば、アクセススピードがリフレッシュ動作+外部コマンドで構成されるような形式の半導体記憶装置に対しても適用することができ、リフレッシュ動作のスピードアップによりアクセススピードの改善を行うことができる。
【0040】
【発明の効果】
以上、詳述したように、本発明によれば、アクセススピードを高速化することのできる半導体記憶装置の提供が可能になる。
【図面の簡単な説明】
【図1】本発明に係る半導体記憶装置の一実施例を概略的に示すブロック図である。
【図2】図1の半導体記憶装置における比較回路の一構成例を示す回路図である。
【図3】図1の半導体記憶装置における第1の論理回路の一構成例を示す回路図である。
【図4】図1の半導体記憶装置における第2の論理回路の一構成例を示す回路図である。
【図5】図1の半導体記憶装置における第3の論理回路の一構成例を示す回路図である。
【図6】図1の半導体記憶装置における電源接続制御回路の一構成例を示す回路図である。
【図7】図1の半導体記憶装置における第1および第2の電源接続回路の一構成例を示す回路図である。
【符号の説明】
1…外部コマンド入力受付回路
2…内部リフレッシュ制御回路
3…電源接続制御回路
4…比較回路
5…遅延回路
6…第1の論理回路
7…第2の論理回路
8…第3の論理回路
9…第1の電源接続回路
10…第2の電源接続回路
11…メモリコア
vii,vss…グローバル電源
viiz,vssx…ローカル電源
Claims (6)
- 外部コマンドの入力を受け付ける外部コマンド入力受付回路と、
内部的にメモリコアのリフレッシュ制御を行う内部リフレッシュ制御回路と、
前記外部コマンド入力受付回路および前記内部リフレッシュ制御回路の出力を比較する比較回路と、
グローバル電源とローカル電源とを接続する電源接続回路と、
該電源接続回路を制御する電源接続制御回路とを備え、
前記内部リフレッシュ制御回路の出力を前記電源接続制御回路に供給し、該内部リフレッシュ制御回路の出力を遅延させた信号を前記比較回路に供給することを特徴とする半導体記憶装置。 - 請求項1に記載の半導体記憶装置において、前記電源接続制御回路は、チップ活性化信号と、内部動作状態信号またはその拡張信号と、内部リフレッシュ制御信号を起点としてそれをリセットする信号を遅延させた信号と、の論理和により生成した信号を出力して前記電源接続回路を制御することを特徴とする半導体記憶装置。
- 請求項1または2に記載の半導体記憶装置において、前記電源接続回路は複数設けられていることを特徴とする半導体記憶装置。
- 請求項3に記載の半導体記憶装置において、前記電源接続回路は第1の電源接続回路および第2の電源接続回路を備え、
前記第1の電源接続回路は、第1の局所回路に対して設けられ、且つ、前記第2の電源接続回路は、第2の局所回路に対して設けられていることを特徴とする半導体記憶装置。 - 請求項4に記載の半導体記憶装置において、前記第1の電源接続回路は、前記電源接続制御回路の出力信号により直接制御され、且つ、前記第2の電源接続回路は、該電源接続制御回路の出力信号を遅延した信号により制御されることを特徴とする半導体記憶装置。
- 請求項1〜5のいずれか1項に記載の半導体記憶装置において、該半導体記憶装置は、DRAMのセルアレイでSRAMのように動作させる擬似SRAMであることを特徴とする半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003072096A JP4263004B2 (ja) | 2003-03-17 | 2003-03-17 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003072096A JP4263004B2 (ja) | 2003-03-17 | 2003-03-17 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004280967A true JP2004280967A (ja) | 2004-10-07 |
JP4263004B2 JP4263004B2 (ja) | 2009-05-13 |
Family
ID=33288383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003072096A Expired - Fee Related JP4263004B2 (ja) | 2003-03-17 | 2003-03-17 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4263004B2 (ja) |
-
2003
- 2003-03-17 JP JP2003072096A patent/JP4263004B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4263004B2 (ja) | 2009-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7180807B2 (en) | Semiconductor memory device having a delay circuit | |
US7280430B2 (en) | Semiconductor memory device | |
US8149644B2 (en) | Memory system and method that changes voltage and frequency | |
JP2004145955A (ja) | 半導体記憶装置及びその制御方法 | |
US8358161B2 (en) | Buffer enable signal generating circuit and input circuit using the same | |
JP3778417B2 (ja) | 半導体記憶装置 | |
US20050281129A1 (en) | Semiconductor memory | |
US20050111268A1 (en) | Semiconductor memory device to supply stable high voltage during auto-refresh operation and method therefor | |
JP4113338B2 (ja) | 半導体集積回路 | |
JP4681747B2 (ja) | 耐スル−性のクロック入力バッファ | |
US7286440B2 (en) | Pseudo SRAM with common pad for address pin and data pin | |
US6992949B2 (en) | Method and circuit for controlling generation of column selection line signal | |
US6731549B2 (en) | Semiconductor memory device | |
US20030002371A1 (en) | Auto precharge apparatus having autoprecharge gapless function protecting circuit in semiconductor memory device | |
US11328751B2 (en) | Semiconductor device for stable control of power-down mode | |
JP4263004B2 (ja) | 半導体記憶装置 | |
US7733709B2 (en) | Semiconductor memory device with internal voltage generating circuit and method for operating the same | |
US8531895B2 (en) | Current control circuit | |
JP2848314B2 (ja) | 半導体記憶装置 | |
US7120083B2 (en) | Structure and method for transferring column address | |
US8054709B2 (en) | Power control circuit and semiconductor memory device using the same | |
KR100520173B1 (ko) | 어드레스 홀드 타임 제어 회로 | |
JP4494613B2 (ja) | 半導体記憶装置 | |
JPH0973770A (ja) | 書き込みパルス発生回路 | |
JP2009128816A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050609 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080714 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090113 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090210 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |