JP2004274996A - Switching power supply - Google Patents

Switching power supply Download PDF

Info

Publication number
JP2004274996A
JP2004274996A JP2004038106A JP2004038106A JP2004274996A JP 2004274996 A JP2004274996 A JP 2004274996A JP 2004038106 A JP2004038106 A JP 2004038106A JP 2004038106 A JP2004038106 A JP 2004038106A JP 2004274996 A JP2004274996 A JP 2004274996A
Authority
JP
Japan
Prior art keywords
switching element
sub
resistor
power supply
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004038106A
Other languages
Japanese (ja)
Other versions
JP3948460B2 (en
Inventor
Hitonori Akamine
仁紀 赤嶺
Yasuki Takeda
泰樹 武田
Takeo Fujimoto
剛生 藤本
Yoichiro Moriyasu
陽一郎 守安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Noritz Corp
Original Assignee
Noritz Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Noritz Corp filed Critical Noritz Corp
Priority to JP2004038106A priority Critical patent/JP3948460B2/en
Publication of JP2004274996A publication Critical patent/JP2004274996A/en
Application granted granted Critical
Publication of JP3948460B2 publication Critical patent/JP3948460B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a switching power supply of high flexibility of the design, easy to produce at a low cost, moreover with a small loss at switching. <P>SOLUTION: A ringing choke converter generates voltage in a feedback winding 1b added to the control terminal of a main switching element 2 to cause self excitated oscillation so as to obtain DC voltage by generating a pulse in a secondary winding 1c rectified and smoothed. A series circuit comprising a first capacitor 4, a first resistor 5, and a sub-switching element 7, is inserted into a line connecting the control terminal of the main switching element 2 and the feedback winding 1b. An integrating circuit constituting a second resistor 8 and a second capacitor 9 is connected in parallel to between both ends of the feedback winding 1b, and a control terminal of a sub-switching element 7 is connected to the connection point of these second resistor 8 and second capacitor 9. On-operation of the sub-switching element 7 is delayed by the time constant of the integrating circuit, so as to delay turning on of the main switching element 2. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

この発明はスイッチング電源装置に関し、より詳細には、リンギングチョークコンバータにおけるスイッチング素子の効率を改善する技術に関する。   The present invention relates to a switching power supply, and more particularly, to a technique for improving the efficiency of a switching element in a ringing choke converter.

リンギングチョークコンバータ方式(RCC方式)のスイッチング電源装置の一例を図8に示す。この図8に示すスイッチング電源装置は、図外の商用電源(AC100V)を整流・平滑して得た直流電源(DC140V)を入力電源Vinとする電源装置を示している。   FIG. 8 shows an example of a ringing choke converter type (RCC type) switching power supply device. The switching power supply device shown in FIG. 8 is a power supply device that uses a DC power supply (DC 140 V) obtained by rectifying and smoothing a commercial power supply (AC 100 V) (not shown) as an input power supply Vin.

そして、このスイッチング電源装置は、一次巻線1aと帰還巻線1bと二次巻線1cとを有するトランス1と、上記一次巻線1aに直列に接続された主スイッチング素子(図示例ではNチャネルのMOS型FET)2と、上記主スイッチング素子2のオン/オフを制御する制御トランジスタ3とを備え、上記帰還巻線1bに生じる電圧を上記主スイッチング素子2の制御端子(ゲート端子)に加えることによって自励発振を起こし、このときに上記二次巻線1cに生じるパルス状の電圧を、図示しないダイオード等の整流平滑回路で整流平滑して直流電圧を生成し、二次側出力回路に供給するように構成されている。   The switching power supply includes a transformer 1 having a primary winding 1a, a feedback winding 1b, and a secondary winding 1c, and a main switching element (N-channel in the illustrated example) connected in series to the primary winding 1a. MOS type FET) 2 and a control transistor 3 for controlling ON / OFF of the main switching element 2, and applies a voltage generated in the feedback winding 1 b to a control terminal (gate terminal) of the main switching element 2. As a result, self-excited oscillation occurs, and a pulse-like voltage generated in the secondary winding 1c at this time is rectified and smoothed by a rectifying and smoothing circuit such as a diode (not shown) to generate a DC voltage. It is configured to supply.

ところで、このような構成よりなるスイッチング電源装置では、主スイッチング素子2のターン・オンが速いと、図9(a)に示すように、主スイッチング素子2のドレイン端子に流れる電流(ドレイン電流)Idと、ドレイン−ソース端子間の電圧(ドレイン−ソース電圧)Vdsとに重なり(図中のハッチングで示す部分)が生じ、その分が電力損失(スイッチング・ロス)となる。   By the way, in the switching power supply device having such a configuration, if the turn-on of the main switching element 2 is fast, the current (drain current) Id flowing through the drain terminal of the main switching element 2 as shown in FIG. And a voltage (drain-source voltage) Vds between the drain and source terminals (a portion indicated by hatching in the figure), which results in power loss (switching loss).

そのため、最近では、制御端子のドライブ回路(主スイッチング素子2の制御端子とトランス1の帰還巻線1bとを結ぶ線路に直列に挿入された第1のコンデンサ4および第1の抵抗5)に、所定の電圧時間積をもった可飽和インダクタ6を挿入し、これによって制御端子へのターン・オン信号を遅延させ、図9(b) に示すように、ドレイン電流Idとドレイン−ソース電圧Vdsの重なりを少なくした、いわゆるゼロ・クロスの波形を示すスイッチング電源装置が提供されている(特許文献1参照)。つまり、ターン・オン信号の遅延手段として可飽和インダクタ6を挿入することにより、スイッチング・ロスの少ないスイッチング電源装置が提供されている。   Therefore, recently, the drive circuit of the control terminal (the first capacitor 4 and the first resistor 5 inserted in series in a line connecting the control terminal of the main switching element 2 and the feedback winding 1b of the transformer 1) includes: A saturable inductor 6 having a predetermined voltage-time product is inserted, thereby delaying a turn-on signal to the control terminal. As shown in FIG. 9B, the drain current Id and the drain-source voltage Vds are reduced. A switching power supply device having a so-called zero cross waveform with reduced overlap has been provided (see Patent Document 1). That is, by inserting the saturable inductor 6 as delay means for the turn-on signal, a switching power supply device with small switching loss is provided.

なお、図8において、符号14で示す抵抗は入力電圧Vinを印加した当初に主スイッチング素子2をオン動作させるための起動抵抗であり、また、符号15で示すのは主スイッチング素子2のサージアブソーバーであるコンデンサを示している。また、図中の帰還回路(およびこの帰還回路に接続された素子)は上記制御トランジスタ3の動作を制御するためのものであり、後述する本件発明とは直接関係がないので、ここでは説明を省略する。   In FIG. 8, a resistor 14 is a starting resistor for turning on the main switching element 2 when the input voltage Vin is applied, and a resistor 15 is a surge absorber for the main switching element 2. Is shown. Further, the feedback circuit (and the elements connected to the feedback circuit) in the figure is for controlling the operation of the control transistor 3 and has no direct relation to the present invention described later. Omitted.

特開2000−209857号公報JP 2000-209857 A

しかしながら、このように制御端子のドライブ回路に可飽和インダクタを挿入する構成では、以下のような問題がありその改善が望まれていた。   However, such a configuration in which the saturable inductor is inserted into the drive circuit of the control terminal has the following problems, and its improvement has been desired.

すなわち、上述した回路に使用される可飽和インダクタは、主スイッチング素子のターン・オンを遅延させてスイッチング・ロスを低減させるという効果があるものの、部品としてのコストが高いため、かかる可飽和インダクタを制御端子のドライブ回路に用いたのでは、スイッチング電源装置全体の製造コストが高くなり、安価にスイッチング電源装置を提供できないという問題があった。殊に電子機器の電源回路にスイッチング電源装置が多用される現在においては、より安価なスイッチング電源装置の提供が望まれている。   That is, although the saturable inductor used in the above-described circuit has the effect of delaying the turn-on of the main switching element to reduce the switching loss, the cost as a component is high, so such a saturable inductor is used. If the switching power supply is used for the drive circuit of the control terminal, the manufacturing cost of the entire switching power supply increases, and there is a problem that the switching power supply cannot be provided at low cost. In particular, at the present time when switching power supply devices are frequently used in power supply circuits of electronic devices, it is desired to provide cheaper switching power supply devices.

また、上述のように制御端子のドライブ回路に可飽和インダクタを挿入する構成では、スイッチング・ロスを低減させるための調整を行なう際に、可飽和インダクタにおいて遅延時間を決定する特性値(電圧時間積)は固定値であるため、その他の遅延時間決定要素の値を変更しなければならない。つまり、可飽和インダクタを挿入するには、一次巻線のインダクタンス、共振用コンデンサ15の容量、帰還巻線の一次巻線に対する巻数比を変更しなければならないが、これらの変更は発振周波数、発熱量、スイッチングノイズなど他の要素に影響を与えるため、回路の設計が難しくなるという問題がある。   Further, in the configuration in which the saturable inductor is inserted into the drive circuit of the control terminal as described above, when the adjustment for reducing the switching loss is performed, the characteristic value (voltage-time product ) Is a fixed value, so the values of the other delay time determining factors must be changed. That is, in order to insert a saturable inductor, the inductance of the primary winding, the capacitance of the resonance capacitor 15, and the turn ratio of the feedback winding to the primary winding must be changed. Since it affects other factors such as the amount and switching noise, there is a problem that circuit design becomes difficult.

本発明はこのような従来の問題点に鑑みてなされたものであって、その目的とするところは、設計の自由度が高く、かつ安価に製造でき、しかもスイッチング・ロスが少ないスイッチング電源装置を提供することにある。   The present invention has been made in view of such conventional problems, and an object of the present invention is to provide a switching power supply device that has a high degree of freedom in design, can be manufactured at low cost, and has a small switching loss. To provide.

上記目的を達成するため、本発明の請求項1に記載のスイッチング電源装置は、一次巻線と帰還巻線と二次巻線を有するトランスと、前記一次巻線に直列に接続された主スイッチング素子とを備え、前記帰還巻線に生じる電圧を前記主スイッチング素子の制御端子に加えることによって自励発振を起こし、前記二次巻線に生じるパルスを整流平滑して直流電圧を得るリンギングチョークコンバータであって、前記主スイッチング素子の制御端子と前記帰還巻線とを結ぶ線路に、副スイッチング素子が直列に挿入され、前記帰還巻線の両端間に、抵抗とコンデンサとからなる積分回路が並列に接続され、前記副スイッチング素子の制御端子が、前記抵抗と前記コンデンサとの接続点に接続されたことを特徴とする。   In order to achieve the above object, a switching power supply according to claim 1 of the present invention comprises a transformer having a primary winding, a feedback winding, and a secondary winding, and a main switching device connected in series to the primary winding. A ringing choke converter that generates self-excited oscillation by applying a voltage generated in the feedback winding to a control terminal of the main switching element, and rectifies and smooths a pulse generated in the secondary winding to obtain a DC voltage. A sub-switching element is inserted in series into a line connecting a control terminal of the main switching element and the feedback winding, and an integrating circuit including a resistor and a capacitor is connected in parallel between both ends of the feedback winding. And a control terminal of the sub-switching element is connected to a connection point between the resistor and the capacitor.

また、本発明の請求項2に記載のスイッチング電源装置は、一次巻線と帰還巻線と二次巻線を有するトランスと、前記一次巻線に直列に接続された主スイッチング素子とを備え、前記帰還巻線に生じる電圧を前記主スイッチング素子の制御端子に加えることによって自励発振を起こし、前記二次巻線に生じるパルスを整流平滑して直流電圧を得るリンギングチョークコンバータであって、前記主スイッチング素子の制御端子と前記帰還巻線とを結ぶ線路に、第1のコンデンサ、第1の抵抗、および副スイッチング素子からなる直列回路が直列に挿入され、前記帰還巻線の両端間に、第2の抵抗と第2のコンデンサとからなる積分回路が並列に接続され、前記副スイッチング素子の制御端子が、前記第2の抵抗と前記第2のコンデンサとの接続点に接続されたことを特徴とする。   The switching power supply according to claim 2 of the present invention includes a transformer having a primary winding, a feedback winding, and a secondary winding, and a main switching element connected in series to the primary winding, A ringing choke converter that generates self-excited oscillation by applying a voltage generated in the feedback winding to a control terminal of the main switching element and rectifies and smooths a pulse generated in the secondary winding to obtain a DC voltage, A series circuit composed of a first capacitor, a first resistor, and a sub-switching element is inserted in series into a line connecting a control terminal of the main switching element and the feedback winding, and between both ends of the feedback winding. An integrating circuit including a second resistor and a second capacitor is connected in parallel, and a control terminal of the sub-switching element is connected to the second resistor and the second capacitor. Wherein the connected to.

また、本発明の請求項3に記載のスイッチング電源装置は、請求項1または2に記載のスイッチング電源装置において、前記副スイッチング素子がバイポーラ型トランジスタで構成され、該トランジスタのベース−エミッタ間に第3の抵抗が接続されたことを特徴とする。   According to a third aspect of the present invention, there is provided the switching power supply according to the first or second aspect, wherein the sub-switching element is formed of a bipolar transistor, and a second switching element is provided between a base and an emitter of the transistor. 3 is connected.

また、本発明の請求項4に記載のスイッチング電源装置は、請求項1から3のいずれか一つに記載のスイッチング電源装置において、前記副スイッチング素子が、バイポーラ型トランジスタであって、該トランジスタのエミッタ−コレクタ間に、エミッタ側からコレクタ側に電流が流れる整流素子が接続されたことを特徴とする。   According to a fourth aspect of the present invention, in the switching power supply according to any one of the first to third aspects, the sub-switching element is a bipolar transistor. A rectifying element through which current flows from the emitter side to the collector side is connected between the emitter and the collector.

また、本発明の請求項5に記載のスイッチング電源装置は、請求項1から4のいずれか一つに記載のスイッチング電源装置において、前記副スイッチング素子の制御端子と、前記積分回路を構成する抵抗とコンデンサとの接続点とを結ぶ線路に、前記副スイッチング素子の制御端子側がアノードとなるようにツェナーダイオードが挿入されたことを特徴とする。   A switching power supply according to a fifth aspect of the present invention is the switching power supply according to any one of the first to fourth aspects, wherein a control terminal of the sub-switching element and a resistor constituting the integration circuit are provided. A Zener diode is inserted into a line connecting the capacitor and a connection point of the capacitor such that a control terminal side of the sub-switching element becomes an anode.

また、本発明の請求項6に記載のスイッチング電源装置は、請求項1から4のいずれか一つに記載のスイッチング電源装置において、前記副スイッチング素子の制御端子と、前記積分回路を構成する抵抗とコンデンサとの接続点とを結ぶ線路に、第4の抵抗が接続されたことを特徴とする。   A switching power supply according to a sixth aspect of the present invention is the switching power supply according to any one of the first to fourth aspects, wherein a control terminal of the sub-switching element and a resistor forming the integration circuit. A fourth resistor is connected to a line connecting the capacitor and a connection point with the capacitor.

また、本発明の請求項7に記載のスイッチング電源装置は、請求項1から4のいずれか一つに記載のスイッチング電源装置において、前記積分回路を構成する抵抗と並列にダイオードを挿入し、前記積分回路を構成するコンデンサからの放電電荷を前記ダイオードを介して前記帰還巻線に流すように構成したことを特徴とする。   The switching power supply according to claim 7 of the present invention is the switching power supply according to any one of claims 1 to 4, wherein a diode is inserted in parallel with a resistor constituting the integration circuit, A discharge charge from a capacitor constituting an integration circuit is caused to flow to the feedback winding via the diode.

本発明のスイッチング電源装置によれば、主スイッチング素子の制御端子のドライブ回路に、副スイッチング素子が接続され、帰還巻線の両端間に、抵抗とコンデンサとからなる積分回路が接続され、さらに、副スイッチング素子の制御端子が上記抵抗とコンデンサとの接続点に接続されていることから、上記積分回路の時定数による所定時間が経過した後に主スイッチング素子の制御端子に電圧(ターン・オン信号)が印加されるので、主スイッチング素子をいわゆるゼロ・クロスの波形でスイッチングすることができ、スイッチング・ロスが少なく効率のよいスイッチング電源装置を提供することができる。   According to the switching power supply device of the present invention, the sub-switching element is connected to the drive circuit of the control terminal of the main switching element, and an integrating circuit including a resistor and a capacitor is connected between both ends of the feedback winding. Since the control terminal of the sub-switching element is connected to the connection point between the resistor and the capacitor, a voltage (turn-on signal) is applied to the control terminal of the main switching element after a predetermined time elapses according to the time constant of the integrating circuit. Is applied, the main switching element can be switched with a so-called zero-cross waveform, and an efficient switching power supply device with small switching loss can be provided.

しかも、ターン・オン信号を遅延させるための回路が、従来のような可飽和型インダクタを用いることなく、比較的安価に入手可能な素子(スイッチング素子、抵抗、コンデンサ)で構成されているので、スイッチング電源装置を安価に製造することができる。また、ターン・オン信号の遅延時間の調節が、積分回路を構成する抵抗とコンデンサを適宜選択し、これらの時定数を調整することにより行なわれるので、他の要素の変更を必要とせず、設計の自由度が向上する。   Moreover, since the circuit for delaying the turn-on signal is composed of elements (switching elements, resistors, and capacitors) that can be obtained relatively inexpensively without using a conventional saturable inductor, The switching power supply can be manufactured at low cost. In addition, since the adjustment of the delay time of the turn-on signal is performed by appropriately selecting the resistors and capacitors constituting the integration circuit and adjusting these time constants, it is not necessary to change other elements. The degree of freedom is improved.

また、上記副スイッチング素子をバイポーラ型トランジスタで構成し、該副スイッチング素子のベース−エミッタ間に第3の抵抗を接続することにより、スイッチング電源装置の回路安定性を向上させることができる。   Further, by configuring the sub-switching element by a bipolar transistor and connecting the third resistor between the base and the emitter of the sub-switching element, the circuit stability of the switching power supply device can be improved.

また、上記副スイッチング素子のエミッタ−コレクタ間に、エミッタ端子側からコレクタ端子側に電流が流れるように整流素子を接続することにより、主スイッチング素子のターン・オフ時にこの整流素子にも電流が流れるので、ドレイン電流Idを素早く立ち下げることができ、ターン・オフ時のスイッチング・ロスを少なくすることができる。   Also, by connecting a rectifying element between the emitter and the collector of the sub-switching element so that a current flows from the emitter terminal side to the collector terminal side, a current also flows through the rectifying element when the main switching element is turned off. Therefore, the drain current Id can quickly fall, and the switching loss at the time of turning off can be reduced.

さらに、上記副スイッチング素子の制御端子と、積分回路を構成する抵抗とコンデンサとの接続点とを結ぶ線路にツェナーダイオードを挿入することにより、低入力時に主スイッチング素子がオン動作するのを防止でき、回路の安定性を向上することができる。   Furthermore, by inserting a Zener diode in the line connecting the control terminal of the sub-switching element and the connection point between the resistor and the capacitor forming the integrating circuit, it is possible to prevent the main switching element from turning on at low input. Thus, the stability of the circuit can be improved.

また、上記副スイッチング素子の制御端子と、上記積分回路を構成する抵抗とコンデンサとの接続点とを結ぶ線路に第4の抵抗を接続することにより、副スイッチング素子の制御端子に流れる電流を制限することができる。これにより、副スイッチング素子の定格を超えないようにすることができ、副スイッチング素子のパッケージサイズを小さくすることができる。   Further, by connecting a fourth resistor to a line connecting a control terminal of the sub-switching element and a connection point between a resistor and a capacitor constituting the integration circuit, a current flowing to the control terminal of the sub-switching element is limited. can do. Thereby, the rating of the sub-switching element can be prevented from being exceeded, and the package size of the sub-switching element can be reduced.

また、上記積分回路を構成する抵抗と並列にダイオードを挿入し、このダイオードを介して上記積分回路のコンデンサからの放電電荷を上記帰還巻線に流すように構成することにより、副スイッチング素子の制御端子に流れる電流を制限することができる。これにより、副スイッチング素子の定格を超えないようにすることができ、副スイッチング素子のパッケージサイズを小さくすることができる。   In addition, a diode is inserted in parallel with the resistor constituting the integration circuit, and the discharge charge from the capacitor of the integration circuit is caused to flow through the feedback winding through the diode to control the sub-switching element. The current flowing to the terminal can be limited. Thereby, the rating of the sub-switching element can be prevented from being exceeded, and the package size of the sub-switching element can be reduced.

以下、本発明の実施形態を図面に基づいて詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

実施形態1
図1は本発明の第1の実施形態に係るスイッチング電源装置の回路構成の一例を示している。この図1に示すスイッチング電源装置は、主スイッチング素子2の制御端子にターン・オン信号を印加するドライブ回路の構成を改変したものであって、その他の構成は図8に示す従来例と同様であるので、構成が共通する部分は同一の符号を付して説明を省略する。
Embodiment 1
FIG. 1 shows an example of a circuit configuration of the switching power supply device according to the first embodiment of the present invention. The switching power supply device shown in FIG. 1 is obtained by modifying the configuration of a drive circuit for applying a turn-on signal to the control terminal of main switching element 2, and the other configuration is the same as that of the conventional example shown in FIG. Therefore, portions having the same configuration are denoted by the same reference numerals, and description thereof is omitted.

すなわち、従来のスイッチング電源装置では、上述したように、主スイッチング素子2のターン・オン信号を遅延させる手段として可飽和型インダクタ6を用いていたが、この第1の実施形態では、この可飽和型インダクタ6に変わる代替回路として、副スイッチング素子7と、第2の抵抗8と、第2のコンデンサ9とからなる遅延回路10を用いている。   That is, in the conventional switching power supply device, as described above, the saturable inductor 6 is used as a means for delaying the turn-on signal of the main switching element 2, but in the first embodiment, the saturable inductor 6 is used. As an alternative circuit replacing the type inductor 6, a delay circuit 10 including a sub-switching element 7, a second resistor 8, and a second capacitor 9 is used.

この遅延回路10は、上記副スイッチング素子7がオンすることにより主スイッチング素子2の制御端子にターン・オン信号(バイアス)が印加されるように構成してなるもので、第2の抵抗8と第2のコンデンサ9とで積分回路を構成して、この積分回路の時定数により副スイッチング素子7のオン時間を遅延させることによって主スイッチング素子2のターン・オンを遅延させる。   The delay circuit 10 is configured so that a turn-on signal (bias) is applied to the control terminal of the main switching element 2 when the sub-switching element 7 is turned on. The second capacitor 9 forms an integrating circuit, and the turn-on of the main switching element 2 is delayed by delaying the ON time of the sub-switching element 7 by the time constant of the integrating circuit.

具体的には、上記第1のコンデンサ4と第1の抵抗5とからなる直列回路に副スイッチング素子7を直列に接続することにより、主スイッチング素子2の制御端子と上記帰還巻線1bとを結ぶ線路に、第1のコンデンサ4、第1の抵抗5、および副スイッチング素子7からなる直列回路を直列に挿入する。そして、上記帰還巻線1bの両端間に、第2の抵抗8と第2のコンデンサ9とからなる積分回路を並列に接続し、上記副スイッチング素子7の制御端子を上記第2の抵抗8と上記第2のコンデンサ9との接続点に接続する。   Specifically, the control terminal of the main switching element 2 and the feedback winding 1b are connected by connecting the sub-switching element 7 in series to a series circuit including the first capacitor 4 and the first resistor 5. A series circuit including the first capacitor 4, the first resistor 5, and the sub-switching element 7 is inserted in series to the connecting line. Then, an integrating circuit composed of a second resistor 8 and a second capacitor 9 is connected in parallel between both ends of the feedback winding 1b, and the control terminal of the sub-switching element 7 is connected to the second resistor 8 It is connected to the connection point with the second capacitor 9.

本実施例では、上記副スイッチング素子7にはNPN型のバイポーラ型トランジスタが用いられ、このトランジスタのエミッタ端子が上記第1の抵抗5に接続され、コレクタ端子が上記帰還巻線1bに接続される。またベース端子が上記第2の抵抗8と上記第2のコンデンサ9との接続点に接続される。   In this embodiment, an NPN bipolar transistor is used for the sub-switching element 7, the emitter terminal of this transistor is connected to the first resistor 5, and the collector terminal is connected to the feedback winding 1b. . A base terminal is connected to a connection point between the second resistor 8 and the second capacitor 9.

なお、主スイッチング素子2の制御端子に副スイッチング素子7を介して供給されるターン・オン信号の遅延時間は、主スイッチング素子2がターン・オンする際にドレイン電流Idとドレイン−ソース電圧Vdsの重なりが少なくなるように(つまりスイッチング・ロスが少なくなるように)設定されるが、この設定は、積分回路を構成する第2の抵抗8と第2のコンデンサ9を適宜選択して、これらの時定数を調節することにより行う。つまり、本発明では、遅延回路10による遅延時間が、主として上記第2の抵抗8と第2のコンデンサ9による時定数により決定されるので、スイッチング電源装置の具体的態様に合わせて上記ゼロ・クロスのポイントを自由に変更することができる。   Note that the delay time of the turn-on signal supplied to the control terminal of the main switching element 2 via the sub-switching element 7 is equal to the drain current Id and the drain-source voltage Vds when the main switching element 2 is turned on. The setting is made so that the overlap is reduced (that is, the switching loss is reduced). This setting is made by appropriately selecting the second resistor 8 and the second capacitor 9 constituting the integration circuit, and This is done by adjusting the time constant. That is, in the present invention, the delay time of the delay circuit 10 is mainly determined by the time constant of the second resistor 8 and the second capacitor 9, so that the zero cross Points can be changed freely.

以上のように、この第1の実施形態に示すスイッチング電源装置によれば、図中のa点の電位が正になると、第2の抵抗8と第2のコンデンサ9(積分回路)の時定数による所定時間が経過した後に副スイッチング素子7の制御端子に電圧が印加されて副スイッチング素子7がオン状態となり、これによって主スイッチング素子2の制御端子に電圧(ターン・オン信号)が印加され主スイッチング素子2がターン・オンするので、主スイッチング素子2をいわゆるゼロ・クロスの波形でスイッチングすることができ、スイッチング・ロスが少なく効率のよいスイッチング電源装置を提供することができる。   As described above, according to the switching power supply device of the first embodiment, when the potential at the point a in the drawing becomes positive, the time constant of the second resistor 8 and the second capacitor 9 (integrating circuit) After a predetermined time has elapsed, a voltage is applied to the control terminal of the sub-switching element 7 to turn on the sub-switching element 7, whereby a voltage (turn-on signal) is applied to the control terminal of the main switching element 2 and the main switching element 7 is turned on. Since the switching element 2 is turned on, the main switching element 2 can be switched with a so-called zero-cross waveform, so that an efficient switching power supply device with small switching loss can be provided.

実施形態2
次に、本発明の第2の実施形態を図2に基づいて説明する。図2は、上記第1の実施形態に示す遅延回路10の改変例を示している。したがって、上記第1の実施形態と構成が共通する部分は同一の符号を付して説明を省略する。
Embodiment 2
Next, a second embodiment of the present invention will be described with reference to FIG. FIG. 2 shows a modified example of the delay circuit 10 shown in the first embodiment. Therefore, portions having the same configuration as the first embodiment are denoted by the same reference numerals, and description thereof is omitted.

上記第1の実施形態に示すスイッチング電源装置は、第2の抵抗8と第2のコンデンサ9の時定数によって副スイッチング素子7がオンするタイミングを遅延させる構成を採用したが、かかる構成だけでは副スイッチング素子7がうまくオン動作しないと、主スイッチング素子2やその他の素子が破損するおそれがある。   The switching power supply device according to the first embodiment employs a configuration in which the timing at which the sub-switching element 7 is turned on is delayed by the time constant of the second resistor 8 and the second capacitor 9. If the switching element 7 does not operate properly, the main switching element 2 and other elements may be damaged.

この第2の実施形態に示すスイッチング電源装置は、このような問題を解消するために、副スイッチング素子7を構成するバイポーラ型トランジスタのベース端子とエミッタ端子との間(ベース−エミッタ間)に第3の抵抗11を接続している。なお、ここで接続する第3の抵抗11の抵抗値は適宜設定可能であるが、概ね数キロ〜数十キロオームの抵抗が好適に使用される。   In order to solve such a problem, the switching power supply device according to the second embodiment is provided between the base terminal and the emitter terminal (between the base and the emitter) of the bipolar transistor constituting the sub-switching element 7. 3 resistors 11 are connected. Note that the resistance value of the third resistor 11 connected here can be set as appropriate, but a resistance of approximately several kilohms to several tens kilohms is preferably used.

このように本発明の第2の実施形態に示すスイッチング装置では、遅延回路10の副スイッチング素子7のベース−エミッタ間に第3の抵抗11が接続されているので、スイッチング電源装置の回路安定性が向上し、主スイッチング素子2やその他の素子を破損することなく、スイッチング・ロスが少なく効率のよいスイッチング電源装置を提供することができる。   As described above, in the switching device according to the second embodiment of the present invention, since the third resistor 11 is connected between the base and the emitter of the sub-switching element 7 of the delay circuit 10, the circuit stability of the switching power supply device is improved. Therefore, it is possible to provide an efficient switching power supply device with little switching loss without damaging the main switching element 2 and other elements.

実施形態3
次に、本発明の第3の実施形態について図3に基づいて説明する。図3に示すスイッチング電源装置は、上記第2の実施形態に示すスイッチング電源装置の更なる改変例を示している。したがって、上記第1および第2の実施形態と構成が共通する部分は同一の符号を付して説明を省略する。
Embodiment 3
Next, a third embodiment of the present invention will be described with reference to FIG. The switching power supply shown in FIG. 3 shows a further modification of the switching power supply shown in the second embodiment. Therefore, portions having the same configurations as those in the first and second embodiments are denoted by the same reference numerals, and description thereof is omitted.

この第3の実施形態に示すスイッチング電源装置は、主スイッチング素子2のターン・オフ時におけるスイッチング・ロスの軽減を目的としてなされたものであり、上記副スイッチング素子7のエミッタ端子とコレクタ端子との間(エミッタ−コレクタ間)に、エミッタ端子側からコレクタ端子側に電流が流れるように整流素子12を接続している。   The switching power supply according to the third embodiment is designed to reduce the switching loss when the main switching element 2 is turned off, and the switching power supply is connected between the emitter terminal and the collector terminal of the sub switching element 7. Between them (between the emitter and the collector), the rectifying element 12 is connected so that a current flows from the emitter terminal side to the collector terminal side.

すなわち、上述した従来の構成よりなるスイッチング電源装置では、主スイッチング素子2がオフになった場合、主スイッチング素子2のゲート端子に残った電荷を図3の矢符号bに示す経路に流すように構成されているが、これでは主スイッチング素子2がオフした際に流れる電流の経路が一つのみであるので、主スイッチング素子2のターン・オフ時にドレイン電流Idを素早く立ち下げることができなかった。そのため、従来のスイッチング電源装置では、このようなドレイン電流Idの立ち下がりの遅れも、主スイッチング素子2におけるスイッチング・ロスの一因をなしていた。   That is, in the switching power supply having the above-described conventional configuration, when the main switching element 2 is turned off, the charge remaining at the gate terminal of the main switching element 2 is caused to flow through the path indicated by the arrow b in FIG. However, in this case, the drain current Id cannot be quickly dropped when the main switching element 2 is turned off because only one path of the current flows when the main switching element 2 is turned off. . Therefore, in the conventional switching power supply device, such a delay in the fall of the drain current Id also contributes to the switching loss in the main switching element 2.

この第3の実施形態は、このような主スイッチング素子2のターン・オフ時におけるスイッチング・ロスを改善するために提案されたもので、上記整流素子12としてダイオードを用いて、副スイッチング素子7のエミッタ端子に上記ダイオードのアノード端子を接続するとともに、カソード端子を副スイッチング素子7のコレクタ端子と接続する。   The third embodiment is proposed to improve the switching loss when the main switching element 2 is turned off, and uses a diode as the rectifying element 12 to reduce the switching loss of the sub switching element 7. The anode terminal of the diode is connected to the emitter terminal, and the cathode terminal is connected to the collector terminal of the sub-switching element 7.

これにより、主スイッチング素子2のターン・オフ時における電流の流れる経路として、上述した矢符号bに示す経路に加えてこの整流素子12を流れる経路(図3の矢符号c参照)が追加されることとなり、主スイッチング素子2のターン・オフ時に電流が流れる経路が確保され、ドレイン電流Idを素早く立ち下げることが可能となる。   Thus, as a path through which current flows when the main switching element 2 is turned off, a path through the rectifying element 12 (see an arrow c in FIG. 3) is added in addition to the path indicated by the arrow b. As a result, a path through which a current flows when the main switching element 2 is turned off is secured, and the drain current Id can quickly fall.

そのため、この第3の実施形態に示すスイッチング電源装置では、主スイッチング素子2のオフ時におけるスイッチング・ロスも軽減することができ、電源全体での効率を更に高めることができる。また、主スイッチング素子2の発熱も押さえることができる。   Therefore, in the switching power supply device according to the third embodiment, the switching loss when the main switching element 2 is turned off can be reduced, and the efficiency of the entire power supply can be further increased. Further, heat generation of the main switching element 2 can be suppressed.

実施形態4
次に、本発明の第4の実施形態を図4に基づいて説明する。図4に示すスイッチング電源装置は、上記第3の実施形態に示すスイッチング電源装置の更なる改変例を示している。したがって、上記第1乃至第3の実施形態と構成が共通する部分は同一の符号を付して説明を省略する。
Embodiment 4
Next, a fourth embodiment of the present invention will be described with reference to FIG. The switching power supply shown in FIG. 4 shows a further modification of the switching power supply shown in the third embodiment. Therefore, portions having the same configuration as those in the first to third embodiments are denoted by the same reference numerals, and description thereof is omitted.

この第4の実施形態に示すスイッチング電源装置は、入力電圧Vinが低いときには副スイッチング素子7がオン動作しないように構成したものであって、上記副スイッチング素子7の制御端子と、上記第2の抵抗8と上記第2のコンデンサ9との接続点とを結ぶ線路に、ツェナーダイオード13を挿入することによって構成されている。   The switching power supply device according to the fourth embodiment is configured so that the sub-switching element 7 does not turn on when the input voltage Vin is low, and the control terminal of the sub-switching element 7 and the second It is configured by inserting a Zener diode 13 into a line connecting the resistor 8 and the connection point of the second capacitor 9.

すなわち、上述した第1乃至第3の実施形態に示すスイッチング電源装置では、上記第2のコンデンサ9の電圧は、主として入力電圧Vinに対するトランス1における一次巻線1aと帰還巻線1bとの巻き数比によって決定されるが、上述した構成では、入力電圧Vinが低い低入力時にも副スイッチング素子7がオン動作するので、主スイッチング素子2を破損するおそれがあった。   That is, in the switching power supply devices shown in the first to third embodiments, the voltage of the second capacitor 9 is mainly the number of turns of the primary winding 1a and the feedback winding 1b in the transformer 1 with respect to the input voltage Vin. Although determined by the ratio, in the above-described configuration, even when the input voltage Vin is low and the input is low, the sub-switching element 7 is turned on, so that the main switching element 2 may be damaged.

この第4の実施形態では、かかる低入力時に副スイッチング素子7がオン動作しないように、上記副スイッチング素子7のベース端子(制御端子)側にツェナーダイオード13のアノード端子を接続し、カソード端子が上記第2の抵抗8と上記第2のコンデンサ9との接続点側となるようにツェナーダイオード13を接続する。   In the fourth embodiment, the anode terminal of the Zener diode 13 is connected to the base terminal (control terminal) side of the sub-switching element 7 so that the sub-switching element 7 does not turn on at the time of such low input, and the cathode terminal is The Zener diode 13 is connected so as to be on the connection point side between the second resistor 8 and the second capacitor 9.

したがって、この第4の実施形態によれば、入力電圧が低く、第2のコンデンサ9の電圧が上記ツェナーダイオード13の降伏電圧に満たない場合には、副スイッチング素子7のベース端子にバイアスがかからず副スイッチング素子7はオン動作しないので、低入力時に主スイッチング素子2がオン動作して破損するおそれがない。   Therefore, according to the fourth embodiment, when the input voltage is low and the voltage of the second capacitor 9 is less than the breakdown voltage of the Zener diode 13, a bias is applied to the base terminal of the sub-switching element 7. Since the sub-switching element 7 does not turn on, the main switching element 2 does not turn on at the time of low input, and there is no risk of damage.

しかも、このように構成することにより、ツェナーダイオード13の選択によって、副スイッチング素子7のオン動作レベルを調整することができる。なお、この第4の実施形態ではツェナーダイオード13を挿入する構成を採用したが、ツェナーダイオード13と同等の定電圧特性を備えたものであって、本発明に適用可能な素子であれば他の素子に置き換えることも可能である。   In addition, with this configuration, the on-operation level of the sub-switching element 7 can be adjusted by selecting the Zener diode 13. In the fourth embodiment, the configuration in which the Zener diode 13 is inserted is adopted. However, if the element has a constant voltage characteristic equivalent to that of the Zener diode 13 and is applicable to the present invention, other elements can be used. It is also possible to replace with an element.

実施形態5
次に、本発明の第5の実施形態を図5に基づいて説明する。図5に示すスイッチング電源装置は、上記第3の実施形態に示すスイッチング電源装置の更なる改変例を示している。したがって、上記第1乃至第3の実施形態と構成が共通する部分は同一の符号を付して説明を省略する。
Embodiment 5
Next, a fifth embodiment of the present invention will be described with reference to FIG. The switching power supply shown in FIG. 5 shows a further modification of the switching power supply shown in the third embodiment. Therefore, portions having the same configuration as those in the first to third embodiments are denoted by the same reference numerals, and description thereof is omitted.

この第5の実施形態に示すスイッチング電源装置は、主スイッチング素子2がオフした際に副スイッチング素子7に流れるベース電流を制限するように回路を構成したものであって、上記副スイッチング素子7の制御端子と、上記第2の抵抗8と上記第2のコンデンサ9との接続点とを結ぶ線路に、第4の抵抗16を挿入することによって構成されている。   The switching power supply according to the fifth embodiment has a circuit configured to limit the base current flowing through the sub-switching element 7 when the main switching element 2 is turned off. It is configured by inserting a fourth resistor 16 into a line connecting a control terminal and a connection point between the second resistor 8 and the second capacitor 9.

すなわち、上述した第1乃至第3の実施形態に示すスイッチング電源装置では、主スイッチング素子2がオフになるとトランス1の帰還巻線1bの極性が反転するが、その際に、上記積分回路を構成する第2のコンデンサ9に溜まっていた電荷が放出される。この第2のコンデンサ9の放電により回路に流れる電流Ic1は、最も抵抗の低い経路を通って最も電位の低い帰還巻線1bの一端に流れる。   That is, in the switching power supply devices according to the first to third embodiments, when the main switching element 2 is turned off, the polarity of the feedback winding 1b of the transformer 1 is inverted. The charge stored in the second capacitor 9 is released. The current Ic1 flowing through the circuit due to the discharge of the second capacitor 9 flows to one end of the feedback winding 1b having the lowest potential through a path having the lowest resistance.

ところで、この放電により回路に流れる電流Ic1の経路については、上記第2の抵抗8と第3の抵抗11には、通常、100オームから数キロオーム程度の抵抗値を持たせてあるので、上記電流Ic1は、副スイッチング素子7の制御端子(ベース端子)に流れることとなる。その一方、副スイッチング素子7のベース・エミッタ端子間およびベース・コレクタ端子間のいずれにも、図6に示すように、ベース端子側をアノードとする等価ダイオード17が入っており、ベース・エミッタ端子間側の等価ダイオード17の後には上記整流ダイオード12が接続されているので、最も抵抗の低い経路は、ベース・コレクタ端子間側の経路となるが、上述した第1乃至第3の実施形態に示すスイッチング電源装置では、この間に流れる電流を制限する素子が存在しないため、上記副スイッチング素子7には大きなベース電流定格をもつトランジスタを選定しなければならないという問題がある。   By the way, regarding the path of the current Ic1 flowing through the circuit due to this discharge, the second resistor 8 and the third resistor 11 usually have a resistance value of about 100 ohm to several kilo ohms. Ic1 flows to the control terminal (base terminal) of the sub-switching element 7. On the other hand, as shown in FIG. 6, an equivalent diode 17 having an anode on the base terminal side is inserted between the base-emitter terminal and the base-collector terminal of the sub-switching element 7, and the base-emitter terminal Since the rectifier diode 12 is connected after the equivalent diode 17 on the intermediate side, the path with the lowest resistance is the path on the side between the base and collector terminals. However, in the above-described first to third embodiments, In the switching power supply device shown, since there is no element that limits the current flowing during this period, there is a problem that a transistor having a large base current rating must be selected as the sub-switching element 7.

本実施形態に示すスイッチング電源装置は、このような副スイッチング素子7に流れるベース電流を制限するために、上記副スイッチング素子7の制御端子と上記第2の抵抗8と上記第2のコンデンサ9との接続点とを結ぶ線路に第4の抵抗16を挿入したものであって、この第4の抵抗16により副スイッチング素子7に流れる電流を制限するように構成している。   The switching power supply device according to the present embodiment includes a control terminal of the sub-switching element 7, the second resistor 8, and the second capacitor 9 in order to limit the base current flowing through the sub-switching element 7. A fourth resistor 16 is inserted in a line connecting the connection point of the second switching element 7 and the fourth resistor 16 restricts a current flowing through the sub-switching element 7.

したがって、この第5の実施形態によれば、第4の抵抗16の抵抗値を適当な値に設定することにより、副スイッチング素子7に流れる電流を少なく(トランジスタの定格を超えないように)することができ、その結果、副スイッチング素子7のパッケージサイズを必要以上に大きなものにせずにすむという利点がある。   Therefore, according to the fifth embodiment, by setting the resistance value of the fourth resistor 16 to an appropriate value, the current flowing through the sub-switching element 7 is reduced (so as not to exceed the rating of the transistor). As a result, there is an advantage that the package size of the sub-switching element 7 does not need to be unnecessarily large.

実施形態6
次に、本発明の第6の実施形態を図7に基づいて説明する。図7に示すスイッチング電源装置は、上記第5の実施形態に示すスイッチング電源装置の更なる改変例を示している。したがって、上述した実施形態と構成が共通する部分は同一の符号を付して説明を省略する。
Embodiment 6
Next, a sixth embodiment of the present invention will be described with reference to FIG. The switching power supply shown in FIG. 7 shows a further modification of the switching power supply shown in the fifth embodiment. Therefore, portions having the same configuration as the above-described embodiment are denoted by the same reference numerals, and description thereof will be omitted.

この第6の実施形態に示すスイッチング電源装置は、主スイッチング素子2がオフした際に副スイッチング素子7に流れるベース電流を制限するように回路を構成したものであって、上記第5の実施形態における第4の抵抗16に代えて、上記積分回路を構成する第2の抵抗8と並列にダイオード18を挿入し、上記第2のコンデンサ9からの放電電荷をこのダイオード18を介してトランス1の帰還巻線1bに流すように構成している。   The switching power supply according to the sixth embodiment has a circuit configured to limit the base current flowing through the sub-switching element 7 when the main switching element 2 is turned off. , A diode 18 is inserted in parallel with the second resistor 8 constituting the integration circuit, and the discharge charge from the second capacitor 9 is transferred through the diode 18 to the transformer 1. It is configured to flow through the feedback winding 1b.

すなわち、上述した第5の実施形態では、第4の抵抗16を設けることにより副スイッチング素子7に流れる電流を制限する構成を採用したが、この構成では、第4の抵抗16の存在により、第2の抵抗8と第2のコンデンサ9からなる積分回路の時定数が変わってしまうので、副スイッチング素子7がオンするタイミングを新たに調整する必要がある。   That is, in the above-described fifth embodiment, the configuration in which the fourth resistor 16 is provided to limit the current flowing through the sub-switching element 7 is employed. Since the time constant of the integrating circuit including the second resistor 8 and the second capacitor 9 changes, it is necessary to newly adjust the timing at which the sub-switching element 7 turns on.

本実施形態では、このような調整を不要にするために、上記積分回路を構成する第2の抵抗8と並列にダイオード18を挿入し、上記第2のコンデンサ9からの放電電荷をこのダイオード18を介してトランス1の帰還巻線1bに流すように構成している。具体的には、上記第2の抵抗8と上記第2のコンデンサ9との接続点にダイオード18のアノード端子が接続され、カソード端子が上記トランス1の帰還巻線1bの一端に接続されている。   In the present embodiment, in order to make such adjustment unnecessary, a diode 18 is inserted in parallel with the second resistor 8 constituting the integration circuit, and the discharge charge from the second capacitor 9 is transferred to the diode 18. Through the feedback winding 1 b of the transformer 1. Specifically, an anode terminal of the diode 18 is connected to a connection point between the second resistor 8 and the second capacitor 9, and a cathode terminal is connected to one end of the feedback winding 1 b of the transformer 1. .

したがって、この第6の実施形態によれば、主スイッチング素子2がオフした際に、第2のコンデンサ9から放出される電荷は上記ダイオード18を介してトランス1に流れるので、その際に副スイッチング素子7に流れる電流を殆どなくすことができる。その結果、上記第5の実施形態と同様、副スイッチング素子7のパッケージサイズを必要以上に大きなものにせずにすむという利点がある。   Therefore, according to the sixth embodiment, when the main switching element 2 is turned off, the electric charge released from the second capacitor 9 flows to the transformer 1 via the diode 18, so that the sub switching The current flowing through the element 7 can be almost eliminated. As a result, similarly to the fifth embodiment, there is an advantage that the package size of the sub-switching element 7 does not need to be made larger than necessary.

なお、上述した実施形態はあくまでも本発明の好適な実施態様を示すものであって、本発明はこれらに限定されることなくその範囲内で種々の設計変更が可能である。   It should be noted that the above-described embodiments merely show preferred embodiments of the present invention, and the present invention is not limited to these embodiments, and various design changes can be made within the scope.

たとえば、上述した実施形態では、説明の便宜上、第2の実施形態を第1の実施形態の改変例として、また、第3の実施形態を第2の実施形態の改変例として、さらに第4の実施形態を第3の実施形態の改変例としてそれぞれ説明したが、各実施形態は適宜組み合わせ可能であり、たとえば第1の実施形態の改変例として第3の実施形態に示す構成(整流素子12を用いる構成)や、第4の実施形態に示す構成(ツェナーダイオード13を用いる構成)を採用してもよい。同様に、第2の実施形態の改変例として第4の実施形態に示す構成(ツェナーダイオード13を用いる構成)を採用してもよい。   For example, in the above-described embodiment, for convenience of explanation, the second embodiment is a modification of the first embodiment, the third embodiment is a modification of the second embodiment, and the fourth embodiment is a fourth modification. Although the embodiments have been described as the modifications of the third embodiment, the respective embodiments can be combined as appropriate. For example, as a modification of the first embodiment, the configuration shown in the third embodiment (the rectifying element 12 The configuration shown in the fourth embodiment (the configuration using the Zener diode 13) may be adopted. Similarly, the configuration shown in the fourth embodiment (the configuration using the Zener diode 13) may be adopted as a modification of the second embodiment.

また、上述した実施形態では、本発明のスイッチング電源装置は、商用電源を整流・平滑して得た直流電源(DC140V)を入力電源として用いた場合を示したが、入力電源の電圧値はスイッチング電源を使用する環境に応じて適宜変更可能である。また、上述した実施形態では、いわゆるラインオペレート型として説明したが、オフライン・コンバータとして用いることも可能である。   In the above-described embodiment, the switching power supply of the present invention uses a DC power supply (DC 140 V) obtained by rectifying and smoothing a commercial power supply as an input power supply. It can be changed as appropriate according to the environment in which the power supply is used. Further, in the above-described embodiment, the so-called line-operated type has been described, but it is also possible to use it as an offline converter.

また、上述した実施形態では、主スイッチング素子2の制御端子と上記帰還巻線1bとを結ぶ線路に挿入される直列回路として、主スイッチング素子2側から第1のコンデンサ4、第1の抵抗5、副スイッチング素子7の順で各素子を配列した場合を示したが、これらの配列は上述した実施形態に限定されることなく適宜変更可能である。   In the above-described embodiment, the first capacitor 4 and the first resistor 5 are connected in series from the main switching element 2 side as a series circuit inserted into a line connecting the control terminal of the main switching element 2 and the feedback winding 1b. Although the case where the respective elements are arranged in the order of the sub-switching elements 7 is shown, these arrangements can be appropriately changed without being limited to the above-described embodiment.

また、本発明は、上述した各実施形態に示す遅延回路10を備えることを特徴とするので、主スイッチング素子2の制御端子のドライブ回路の構成は適宜変更可能である。   Further, the present invention is characterized by including the delay circuit 10 shown in each of the above-described embodiments, so that the configuration of the drive circuit of the control terminal of the main switching element 2 can be appropriately changed.

本発明に係るスイッチング電源装置における第1の実施形態の回路構成の一例を示す回路図である。1 is a circuit diagram illustrating an example of a circuit configuration of a first embodiment in a switching power supply device according to the present invention. 同スイッチング電源装置の第2の実施形態を示しており、具体的には遅延回路の改変例を示す回路図である。FIG. 9 is a circuit diagram showing a second embodiment of the switching power supply device, specifically showing a modified example of the delay circuit. 同スイッチング電源装置における第3の実施形態の回路構成の一例を示す回路図である。It is a circuit diagram showing an example of a circuit configuration of a third embodiment in the switching power supply device. 同スイッチング電源装置における第4の実施形態の回路構成の一例を示す回路図である。FIG. 9 is a circuit diagram illustrating an example of a circuit configuration of a fourth embodiment in the switching power supply device. 同スイッチング電源装置における第5の実施形態の回路構成の一例を示す回路図である。FIG. 13 is a circuit diagram illustrating an example of a circuit configuration of a fifth embodiment in the switching power supply device. 同スイッチング電源装置における副スイッチング素子における等価ダイオードの構成を示す回路図である。FIG. 3 is a circuit diagram showing a configuration of an equivalent diode in a sub-switching element in the switching power supply device. 同スイッチング電源装置における第6の実施形態の回路構成の一例を示す回路図である。It is a circuit diagram showing an example of a circuit configuration of a sixth embodiment in the switching power supply device. 従来のスイッチング電源装置の回路構成を示しており、具体的には主スイッチング素子に与えられるターン・オン信号の遅延手段として可飽和インダクタを用いた場合を示している。1 shows a circuit configuration of a conventional switching power supply device, specifically, a case where a saturable inductor is used as delay means for a turn-on signal given to a main switching element. 主スイッチング素子におけるドレイン電流Idとドレイン−ソース電圧Vdsの関係を示す説明図であって、図9(a)はターン・オンが速すぎてスイッチング・ロスがある場合を示しており、図9(b) は、ターン・オンを遅延させてスイッチング・ロスを抑制した場合を示している。FIG. 9A is an explanatory diagram showing the relationship between the drain current Id and the drain-source voltage Vds in the main switching element. FIG. 9A shows a case where the turn-on is too fast and there is a switching loss, and FIG. (b) shows the case where the turn-on is delayed to suppress the switching loss.

符号の説明Explanation of reference numerals

1 トランス
1a 一次巻線
1b 帰還巻線
1c 二次巻線
2 主スイッチング素子
3 制御トランジスタ
4 第1のコンデンサ
5 第1の抵抗
6 可飽和インダクタ
7 副スイッチング素子
8 第2の抵抗
9 第2のコンデンサ
10 遅延回路
11 第3の抵抗
12 整流素子(ダイオード)
13 ツェナーダイオード
16 第4の抵抗
18 ダイオード
DESCRIPTION OF SYMBOLS 1 Transformer 1a Primary winding 1b Feedback winding 1c Secondary winding 2 Main switching element 3 Control transistor 4 First capacitor 5 First resistor 6 Saturable inductor 7 Secondary switching element 8 Second resistor 9 Second capacitor Reference Signs List 10 delay circuit 11 third resistor 12 rectifier (diode)
13 Zener diode 16 Fourth resistor 18 Diode

Claims (7)

一次巻線と帰還巻線と二次巻線を有するトランスと、前記一次巻線に直列に接続された主スイッチング素子とを備え、前記帰還巻線に生じる電圧を前記主スイッチング素子の制御端子に加えることによって自励発振を起こし、前記二次巻線に生じるパルスを整流平滑して直流電圧を得るリンギングチョークコンバータであって、
前記主スイッチング素子の制御端子と前記帰還巻線とを結ぶ線路に、副スイッチング素子が直列に挿入され、
前記帰還巻線の両端間に、抵抗とコンデンサとからなる積分回路が並列に接続され、
前記副スイッチング素子の制御端子が、前記抵抗と前記コンデンサとの接続点に接続された
ことを特徴とするスイッチング電源装置。
A transformer having a primary winding, a feedback winding, and a secondary winding, and a main switching element connected in series to the primary winding, wherein a voltage generated in the feedback winding is supplied to a control terminal of the main switching element. A ringing choke converter that generates self-excited oscillation by adding the pulse, rectifies and smoothes a pulse generated in the secondary winding to obtain a DC voltage,
A sub-switching element is inserted in series into a line connecting the control terminal of the main switching element and the feedback winding,
An integrating circuit including a resistor and a capacitor is connected in parallel between both ends of the feedback winding,
A switching power supply device, wherein a control terminal of the sub-switching element is connected to a connection point between the resistor and the capacitor.
一次巻線と帰還巻線と二次巻線を有するトランスと、前記一次巻線に直列に接続された主スイッチング素子とを備え、前記帰還巻線に生じる電圧を前記主スイッチング素子の制御端子に加えることによって自励発振を起こし、前記二次巻線に生じるパルスを整流平滑して直流電圧を得るリンギングチョークコンバータであって、
前記主スイッチング素子の制御端子と前記帰還巻線とを結ぶ線路に、第1のコンデンサ、第1の抵抗、および副スイッチング素子からなる直列回路が直列に挿入され、
前記帰還巻線の両端間に、第2の抵抗と第2のコンデンサとからなる積分回路が並列に接続され、
前記副スイッチング素子の制御端子が、前記第2の抵抗と前記第2のコンデンサとの接続点に接続された
ことを特徴とするスイッチング電源装置。
A transformer having a primary winding, a feedback winding, and a secondary winding, and a main switching element connected in series to the primary winding, wherein a voltage generated in the feedback winding is supplied to a control terminal of the main switching element. A ringing choke converter that generates self-excited oscillation by adding the pulse, rectifies and smoothes a pulse generated in the secondary winding to obtain a DC voltage,
A series circuit including a first capacitor, a first resistor, and a sub-switching element is inserted in series into a line connecting a control terminal of the main switching element and the feedback winding,
An integrating circuit including a second resistor and a second capacitor is connected in parallel between both ends of the feedback winding,
A switching power supply device, wherein a control terminal of the sub-switching element is connected to a connection point between the second resistor and the second capacitor.
前記副スイッチング素子がバイポーラ型トランジスタで構成され、該トランジスタのベース−エミッタ間に第3の抵抗が接続されたことを特徴とする請求項1または2に記載のスイッチング電源装置。   3. The switching power supply according to claim 1, wherein the sub-switching element is formed of a bipolar transistor, and a third resistor is connected between a base and an emitter of the transistor. 前記副スイッチング素子が、バイポーラ型トランジスタであって、該トランジスタのエミッタ−コレクタ間に、エミッタ側からコレクタ側に電流が流れる整流素子が接続されたことを特徴とする請求項1から3のいずれか一つに記載のスイッチング電源装置。   4. The device according to claim 1, wherein the sub-switching element is a bipolar transistor, and a rectifying element through which a current flows from the emitter side to the collector side is connected between the emitter and the collector of the transistor. A switching power supply according to one of the preceding claims. 前記副スイッチング素子の制御端子と、前記積分回路を構成する抵抗とコンデンサとの接続点とを結ぶ線路に、前記副スイッチング素子の制御端子側がアノードとなるようにツェナーダイオードが挿入されたことを特徴とする請求項1から4のいずれか一つに記載のスイッチング電源装置。   A zener diode is inserted into a line connecting a control terminal of the sub-switching element and a connection point between a resistor and a capacitor forming the integration circuit so that the control terminal side of the sub-switching element becomes an anode. The switching power supply according to any one of claims 1 to 4. 前記副スイッチング素子の制御端子と、前記積分回路を構成する抵抗とコンデンサとの接続点とを結ぶ線路に、第4の抵抗が接続されたことを特徴とする請求項1から4のいずれか一つに記載のスイッチング電源装置。   5. The circuit according to claim 1, wherein a fourth resistor is connected to a line connecting a control terminal of the sub-switching element and a connection point between a resistor and a capacitor forming the integration circuit. 6. 3. The switching power supply device according to any one of the above. 前記積分回路を構成する抵抗と並列にダイオードを挿入し、前記積分回路を構成するコンデンサからの放電電荷を前記ダイオードを介して前記帰還巻線に流すように構成したことを特徴とする請求項1から4のいずれか一つに記載のスイッチング電源装置。
2. A device according to claim 1, wherein a diode is inserted in parallel with a resistor constituting said integrating circuit, and discharge charge from a capacitor constituting said integrating circuit is caused to flow to said feedback winding via said diode. 5. The switching power supply device according to any one of items 1 to 4.
JP2004038106A 2003-02-18 2004-02-16 Switching power supply Expired - Fee Related JP3948460B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004038106A JP3948460B2 (en) 2003-02-18 2004-02-16 Switching power supply

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003039173 2003-02-18
JP2004038106A JP3948460B2 (en) 2003-02-18 2004-02-16 Switching power supply

Publications (2)

Publication Number Publication Date
JP2004274996A true JP2004274996A (en) 2004-09-30
JP3948460B2 JP3948460B2 (en) 2007-07-25

Family

ID=33134057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004038106A Expired - Fee Related JP3948460B2 (en) 2003-02-18 2004-02-16 Switching power supply

Country Status (1)

Country Link
JP (1) JP3948460B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100733667B1 (en) 2005-03-15 2007-06-28 산켄덴키 가부시키가이샤 Dc converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100733667B1 (en) 2005-03-15 2007-06-28 산켄덴키 가부시키가이샤 Dc converter

Also Published As

Publication number Publication date
JP3948460B2 (en) 2007-07-25

Similar Documents

Publication Publication Date Title
US6587358B1 (en) Switching power supply circuit
JP4775441B2 (en) Switching power supply
US20120256606A1 (en) Switching Circuit
JP2006014454A (en) Dc/dc converter
US20080265670A1 (en) Converter for Providing Several Output Voltages
JP2004201385A (en) Dc-dc converter circuit
JP5391486B2 (en) Self-excited switching power supply
JP6424533B2 (en) VOLTAGE RESONANT INVERTER DEVICE, CONTROL METHOD THEREOF, AND SURFACE MODIFICATION DEVICE
JP3964912B2 (en) Inrush current reduction circuit
JP7329972B2 (en) Converter and converter control method
US7894217B2 (en) DC to DC converter
JP2003339157A (en) Self-excited switching power unit
JP3948460B2 (en) Switching power supply
JP2002119055A (en) Dc-dc converter
JP2011030379A (en) Switching power supply device
JP5381027B2 (en) DC-DC converter
JP6660699B2 (en) Synchronous rectification FET drive circuit
JPH08116671A (en) Switching power supply
JP7136011B2 (en) Forward type DC-DC converter circuit
JPH09205770A (en) Dc-dc converter
JP4955454B2 (en) Switching power supply control circuit and switching power supply using the same
JP2003339165A (en) Synchronous rectifying switching power unit
JPH0767335A (en) Switching power supply device
JP2009303357A (en) Synchronous rectification circuit
JP6662641B2 (en) Non-isolated boost switching power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070409

R150 Certificate of patent or registration of utility model

Ref document number: 3948460

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140427

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees