JPH08116671A - Switching power supply - Google Patents

Switching power supply

Info

Publication number
JPH08116671A
JPH08116671A JP27604494A JP27604494A JPH08116671A JP H08116671 A JPH08116671 A JP H08116671A JP 27604494 A JP27604494 A JP 27604494A JP 27604494 A JP27604494 A JP 27604494A JP H08116671 A JPH08116671 A JP H08116671A
Authority
JP
Japan
Prior art keywords
transistor
switching element
voltage
capacitor
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27604494A
Other languages
Japanese (ja)
Other versions
JP3198831B2 (en
Inventor
Koji Nakahira
浩二 中平
Ryuta Tani
竜太 谷
Takaharu Okamura
隆治 丘村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP27604494A priority Critical patent/JP3198831B2/en
Publication of JPH08116671A publication Critical patent/JPH08116671A/en
Application granted granted Critical
Publication of JP3198831B2 publication Critical patent/JP3198831B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PURPOSE: To enhance the efficiency by reducing the switching loss of a switching element when the input power is low. CONSTITUTION: Under a light load, a capacitor C5 is charged and a transistor Q5 is turned on. When a switching element Q1 is turned off, the gate thereof is held at L level for a predetermined period by the transistor Q5 thus delaying turn-ON thereof. Consequently, the switching frequency of the switching element Q1 is limited to some level or below under light load by means of a control circuit 1. As a result, switching loss of the switching element Q1 is reduced under light load and the efficiency is enhanced. When the load becomes heavier, a Zener diode ZD4 is turned on by a surge voltage to reduce the charging amount of the capacitor C5 thus quickening the discharge. Consequently, the time for limiting turn off of the switching element Q1 is shortened and the switching frequency is increased.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、リンギング・チョーク
・コンバータ(RCC)方式を用いたスイッチング電源
装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply device using a ringing choke converter (RCC) system.

【0002】[0002]

【従来の技術】図7は従来のFET式のリンギング・チ
ョーク・コンバータ(RCC)方式のスイッチング電源
装置の具体回路図を示すものである。交流電源ACがヒ
ューズF及びラインフィルタLPFを介して整流用のダ
イオードブリッジDB1 の入力端に接続されており、こ
のダイオードブリッジDB1の出力端には平滑用のコン
デンサC1 が接続されている。
2. Description of the Related Art FIG. 7 shows a specific circuit diagram of a conventional FET type ringing choke converter (RCC) type switching power supply device. An AC power supply AC is connected to an input end of a diode bridge DB 1 for rectification via a fuse F and a line filter LPF, and a smoothing capacitor C 1 is connected to an output end of the diode bridge DB 1 . .

【0003】インバータ回路は、出力トランスT、FE
Tからなるスイッチング素子Q1 、起動用抵抗R1 ,R
2 等で構成されている。また、出力トランスTの出力巻
線N2 の両端には、整流用のダイオードD1 、、コンデ
ンサC3 からなる整流・平滑回路が接続されている。
The inverter circuit includes output transformers T and FE.
Switching element Q 1 made of T, start-up resistors R 1 , R
It is composed of 2 mag. A rectifying / smoothing circuit including a rectifying diode D 1 and a capacitor C 3 is connected to both ends of the output winding N 2 of the output transformer T.

【0004】更に、インバータ回路には、出力電圧の安
定制御及び過電流保護回路としての電圧検出回路及び制
御回路が設けてある。インバータ回路の出力側に設けた
電圧検出回路は、出力電圧を分圧して検出する抵抗R
7 ,R8 、フォトカプラPC1の発光側の発光ダイオー
ドPD、シャントレギュレータIC1 等で構成されてい
る。また、インバータ回路の出力トランスTの帰還巻線
B 側に設けた制御回路は、上記フォトカプラPC1
発光ダイオードPDと対となるフォトトランジスタP
T、抵抗R3 〜R5 、ダイオードD2 、スイッチング素
子Q1 のゲート・ソース間に並列に接続したトランジス
タQ2 、このトランジスタQ2 のベース・エミッタ間に
並列に接続したコンデンサC2 等で構成されている。
Further, the inverter circuit is provided with a voltage detection circuit and a control circuit as a stable control of the output voltage and an overcurrent protection circuit. The voltage detection circuit provided on the output side of the inverter circuit has a resistor R that divides and detects the output voltage.
7 , R 8 , a light emitting diode PD on the light emitting side of the photocoupler PC 1 , a shunt regulator IC 1 and the like. The control circuit provided on the feedback winding N B side of the output transformer T of the inverter circuit includes a phototransistor P which forms a pair with the light emitting diode PD of the photocoupler PC 1.
T, resistors R 3 to R 5 , a diode D 2 , a transistor Q 2 connected in parallel between the gate and source of the switching element Q 1 , a capacitor C 2 connected in parallel between the base and emitter of this transistor Q 2 , etc. It is configured.

【0005】次に、図7に示す回路の動作について説明
する。まず、電源が投入された起動時においては、抵抗
1 ,R2 を介してスイッチング素子Q1 のゲートに電
圧が印加されて、該スイッチング素子Q1 がオンする。
このスイッチング素子Q1 がオンすると、出力トランス
Tの1次巻線NP に電源電圧が印加されて、帰還巻線N
B に1次巻線NP と同方向に電圧が発生する。この発生
した電圧によりダイオードD2 及び抵抗R3 を介してコ
ンデンサC2 を充電する。
Next, the operation of the circuit shown in FIG. 7 will be described. First, at the time of start-up when the power is turned on, a voltage is applied to the gate of the switching element Q 1 via the resistors R 1 and R 2 , and the switching element Q 1 is turned on.
When the switching element Q 1 is turned on, the power supply voltage is applied to the primary winding N P of the output transformer T, and the feedback winding N P
A voltage is generated in B in the same direction as the primary winding N P. The generated voltage charges the capacitor C 2 via the diode D 2 and the resistor R 3 .

【0006】コンデンサC2 が充電されていき、トラン
ジスタQ2 のベース・エミッタ間の順方向電圧を越える
と、トランジスタQ2 がオンする。トランジスタQ2
オンすると、トランジスタQ2 のコレクタ電位がLレベ
ルとなって、スイッチング素子Q1 のゲートをLレベル
として、該スイッチング素子Q1 をオフさせる。
[0006] Capacitor C 2 is gradually charged, exceeds the forward voltage between the base and emitter of the transistor Q 2, the transistor Q 2 is turned on. When the transistor Q 2 turns on, the collector potential of the transistor Q 2 becomes L level, the gate of the switching element Q 1 becomes L level, and the switching element Q 1 is turned off.

【0007】スイッチング素子Q1 がオフすると、該ス
イッチング素子Q1 のオン時に出力トランスTに蓄積さ
れていたエネルギーは出力巻線N2 を介して放出され
る。このエネルギーである電圧がダイオードD1 で整流
され、コンデンサC3 にて平滑されて、負荷に電力が供
給されることになる。
When the switching element Q 1 is turned off, the energy stored in the output transformer T when the switching element Q 1 is turned on is released through the output winding N 2 . The voltage, which is this energy, is rectified by the diode D 1 and smoothed by the capacitor C 3 , and power is supplied to the load.

【0008】コンデンサC2 の電荷が並列に接続してあ
る抵抗R5 等を介して放電し順方向電圧以下となると、
トランジスタQ2 はオフし、出力トランスTに蓄積され
たエネルギーが2次側に放出されることにより、スイッ
チング素子Q1 がオンする。スイッチング素子Q1 がオ
ンすると、再び出力トランスTの1次巻線NP に電圧が
印加されて、出力トランスTにエネルギーを蓄積する。
このような動作を繰り返していくことで、インバータ回
路が起動して、定常状態に移行する。
When the charge of the capacitor C 2 is discharged through the resistor R 5 or the like connected in parallel and becomes lower than the forward voltage,
The transistor Q 2 is turned off, and the energy stored in the output transformer T is released to the secondary side, whereby the switching element Q 1 is turned on. When the switching element Q 1 is turned on, a voltage is applied to the primary winding N P of the output transformer T again, and energy is stored in the output transformer T.
By repeating such an operation, the inverter circuit is activated and shifts to a steady state.

【0009】ここで、負荷側の出力電圧は、抵抗R7
8 とで常時分圧して検出されており、この分圧した検
出電圧とシャントレギュレータIC1 が有する基準電圧
とを比較している。そして、出力電圧の変動量をシャン
トレギュレータIC1 で増幅し、フォトカプラPC1
発光ダイオードPDに流す電流を変化させて、発光ダイ
オードPDの発光量に応じてフォトカプラPC1 のフォ
トトランジスタPTのインピーダンスを変化させ、コン
デンサC2 の充電時定数を変えることで、出力電圧が一
定となるように制御を行う。
Here, the output voltage on the load side is always divided by the resistors R 7 and R 8 to be detected, and the divided detection voltage is compared with the reference voltage of the shunt regulator IC 1. There is. Then, the variation of the output voltage is amplified by the shunt regulator IC 1 and the current flowing through the light emitting diode PD of the photocoupler PC 1 is changed, so that the phototransistor PT of the photocoupler PC 1 of the photocoupler PC 1 is changed according to the light emission amount of the light emitting diode PD. By changing the impedance and changing the charging time constant of the capacitor C 2 , control is performed so that the output voltage becomes constant.

【0010】ここで、出力電圧が上昇すると、フォトカ
プラPC1 の発光ダイオードPDに電流が多く流れて、
フォトトランジスタPTを介してコンデンサC2 の充電
時定数が短くなり、トランジスタQ2 を早くオンさせ
て、スイッチング素子Q1 をオフとして、該スイッチン
グ素子Q1 のオン期間を短くして、出力電圧を低下させ
るように制御する。また、出力電圧が低下した場合に
は、上記の逆の動作を行って、出力電圧を上昇させるよ
うに制御を行い、出力電圧が一定となるように定電圧制
御をする。
When the output voltage rises, a large amount of current flows through the light emitting diode PD of the photocoupler PC 1 ,
The charging time constant of the capacitor C 2 is shortened via the phototransistor PT, the transistor Q 2 is turned on quickly, the switching element Q 1 is turned off, and the on period of the switching element Q 1 is shortened to reduce the output voltage. Control to lower. When the output voltage decreases, the reverse operation described above is performed to control the output voltage to increase, and the constant voltage control is performed to keep the output voltage constant.

【0011】また、負荷電流が大となると、出力電圧が
低下していき、フォトカプラPC1の発光ダイオードP
Dに流れる電流が小さくなり、コンデンサC2 の充電時
定数は抵抗R3 の値となって最大となり、これ以上負荷
電流をとってもスイッチング素子Q1 のオン期間幅は増
加せず、所謂フの字特性となる。つまり、過電流制御が
行われることになる。
Further, when the load current becomes large, the output voltage decreases, and the light emitting diode P of the photocoupler PC 1
The current flowing through D becomes small, the charging time constant of the capacitor C 2 becomes the maximum of the value of the resistor R 3 , and the ON period width of the switching element Q 1 does not increase even if the load current is further exceeded. It becomes a characteristic. That is, overcurrent control is performed.

【0012】[0012]

【発明が解決しようとする課題】ここで、図7に示すよ
うなリンギング・チョーク・コンバータ回路において、
一般に発振周波数fは次式で示される。 f=(D21 )/(2L11 ) 但し、Dはデューティ、P1 は入力電力、L1 は1次巻
線NP のインダクタンス値、V1 は入力電圧である。上
式より、入力電力P1 が小さくなると、発振周波数fは
大きくなる(fの変動大)。
Now, in a ringing choke converter circuit as shown in FIG. 7,
Generally, the oscillation frequency f is expressed by the following equation. f = (D 2 V 1 ) / (2L 1 P 1 ) where D is the duty, P 1 is the input power, L 1 is the inductance value of the primary winding N P , and V 1 is the input voltage. From the above equation, when the input power P 1 decreases, the oscillation frequency f increases (the fluctuation of f is large).

【0013】また、入力電力P1 が小の時は、スイッチ
ング素子Q1 のスイッチングロスが大となり、効率
(η)が悪くなり、この時のスイッチング素子Q1 の損
失(ロス)は、ほとんどターンオン・ターンオフのスイ
ッチングロスである(スイッチング素子Q1 のオン抵抗
DSによるロスは小さい)。入力電力P1 が小の時、つ
まり、出力電力Poが小の時、スイッチング素子Q1
損失が大きいため効率(η)が悪い。そして、出力電力
Poが小の時の損失はほとんどスイッチング素子Q1
損失であるから、この損失を下げるためには、スイッチ
ング素子Q1 のターンオン・ターンオフの損失(スイッ
チングロス)の低減と、スイッチング素子Q1 自体のス
イッチング回数の減少の方法とがある。
Further, when the input power P 1 is small, the switching loss of the switching element Q 1 becomes large and the efficiency (η) becomes poor, and the loss (loss) of the switching element Q 1 at this time is almost turned on. It is a turn-off switching loss (the loss due to the ON resistance R DS of the switching element Q 1 is small). When the input power P 1 is small, that is, when the output power Po is small, the efficiency (η) is poor because the loss of the switching element Q 1 is large. Since the loss when the output power Po is small is mostly the loss of the switching element Q 1 , in order to reduce this loss, the turn-on / turn-off loss (switching loss) of the switching element Q 1 and the switching There is a method of reducing the number of times of switching of the element Q 1 itself.

【0014】本発明は上述の点に鑑みて提供したもので
あって、入力電力が小の時のスイッチング素子のスイッ
チング損失を減少させ、効率を向上させることを目的と
したスイッチング電源装置を提供することを目的とした
ものである。
The present invention has been made in view of the above points, and provides a switching power supply device for reducing switching loss of a switching element when input power is small and improving efficiency. This is the purpose.

【0015】[0015]

【課題を解決するための手段】そこで、本発明の請求項
1記載のスイッチング電源では、1次巻線NP 、出力巻
線N2 及び帰還巻線NB1を有する出力トランスTと、上
記出力トランスTの1次巻線NP に一端が接続され帰還
巻線NB1に制御端子を接続した発振用のスイッチング素
子Q1 と、出力トランスTの出力巻線N2 に接続された
整流回路D1 とを備えたリンギング・チョーク・コンバ
ータ方式のスイッチング電源装置において、上記スイッ
チング素子Q1 がオンの時に出力トランスTの帰還巻線
B1から発生する電圧によりオン駆動される第1のトラ
ンジスタQ7 と、この第1のトランジスタQ7 のオンに
よりオン駆動される第2のトランジスタQ6 と、出力ト
ランスTに設けた第2の帰還巻線NB2からスイッチング
素子Q1 のオフ時に発生した電圧を上記第2のトランジ
スタQ6 を介して充電するコンデンサC5 と、このコン
デンサC5 の充電電荷によりオン駆動されてオフ時のス
イッチング素子Q1の制御端子を所定期間Lレベルに維
持する第3のトランジスタQ5 とで、軽負荷時では上記
スイッチング素子Q1 のスイッチング周波数を、ある周
波数以上にならないように抑制する制御回路1を設け、
負荷が重くなってきた時に上記第2のトランジスタQ6
の出力側に現れるサージ電圧の上昇に伴いオンして第2
のトランジスタQ6 の出力側に現れる電圧を所定の電圧
に規制するツエナーダイオードZD4 を設け、このツエ
ナーダイオードZD4 のオンにより、上記制御回路1の
コンデンサC5 の充電量を少なくして該充電電荷の放電
を早めてスイッチング素子Q1 のターンオフの制限時間
を短くするようにしたことを特徴としている。
Therefore, in a switching power supply according to claim 1 of the present invention, an output transformer T having a primary winding N P , an output winding N 2 and a feedback winding N B1 , and the output described above. A switching element Q 1 for oscillation, one end of which is connected to the primary winding N P of the transformer T and a control terminal of which is connected to the feedback winding N B1 , and a rectifying circuit D connected to the output winding N 2 of the output transformer T. In the switching power supply device of the ringing choke converter system including 1 and 1, the first transistor Q 7 is turned on by the voltage generated from the feedback winding N B1 of the output transformer T when the switching element Q 1 is turned on. When, a second transistor Q 6 is turned driven by turning on the first transistor Q 7, generated from the second feedback winding N B2 provided in the output transformer T during the off switching element Q 1 Voltage and capacitor C 5 to charge through the second transistor Q 6 was maintained turned on driven by the charging electric charge of the capacitor C 5 to the control terminal of the switching element to Q 1 when turned off a predetermined period L level With the third transistor Q 5 , a control circuit 1 for suppressing the switching frequency of the switching element Q 1 so as not to exceed a certain frequency at a light load is provided.
When the load becomes heavy, the second transistor Q 6
The surge voltage that appears on the output side of the
Is provided with a zener diode ZD 4 that regulates the voltage appearing on the output side of the transistor Q 6 to a predetermined voltage, and by turning on the zener diode ZD 4 , the charge amount of the capacitor C 5 of the control circuit 1 is reduced. It is characterized in that the discharge of charges is accelerated to shorten the turn-off time limit of the switching element Q 1 .

【0016】また請求項2記載のスイッチング電源装置
では、1次巻線NP 、出力巻線N2及び帰還巻線NB1
有する出力トランスTと、上記出力トランスTの1次巻
線NP に一端が接続され帰還巻線NB1に制御端子を接続
した発振用のスイッチング素子Q1 と、出力トランスT
の出力巻線N2 に接続された整流回路D1 とを備えたリ
ンギング・チョーク・コンバータ方式のスイッチング電
源装置において、上記スイッチング素子Q1 がオンの時
に出力トランスTの帰還巻線NB1から発生する電圧によ
りオン駆動される第1のトランジスタQ7 と、この第1
のトランジスタQ7 のオンによりオン駆動される第2の
トランジスタQ6 と、出力トランスTに設けた第2の帰
還巻線NB2からスイッチング素子Q1 のオフ時に発生し
た電圧を上記第2のトランジスタQ6 を介して充電する
コンデンサC5 と、このコンデンサC5 の充電電荷によ
りオン駆動されてオフ時のスイッチング素子Q1 の制御
端子を所定期間Lレベルに維持する第3のトランジスタ
5 とで、軽負荷時では上記スイッチング素子Q1 のス
イッチング周波数を、ある周波数以上にならないように
抑制する制御回路1を設け、負荷が重くなってきた時に
上記第2のトランジスタQ6 の出力側に現れるサージ電
圧の上昇に伴いオンするツエナーダイオードZD7 を設
け、このツエナーダイオードZD7 のオンによりオン駆
動される第4のトランジスタQ8 を設け、このオン駆動
された第4のトランジスタQ8 により、第2のトランジ
スタQ6 の出力側に現れる電圧を所定の電圧に規制し、
上記制御回路1のコンデンサC5 の充電量を少なくして
該充電電荷の放電を早めてスイッチング素子Q1 のター
ンオフの制限時間を短くするようにしたことを特徴とし
ている。
According to another aspect of the switching power supply device of the present invention, an output transformer T having a primary winding N P , an output winding N 2 and a feedback winding N B1, and a primary winding N P of the output transformer T. A switching element Q 1 for oscillation whose one end is connected to the feedback winding N B1 and a control terminal is connected to the feedback winding N B1 , and an output transformer T 1.
In the switching power supply device of the ringing choke converter system having the rectifier circuit D 1 connected to the output winding N 2 of the output transformer N, the feedback winding N B1 of the output transformer T generates when the switching element Q 1 is turned on. And a first transistor Q 7 driven on by a voltage
The second transistor Q 6 which is turned on by turning on the transistor Q 7 and the voltage generated when the switching element Q 1 is turned off are output from the second feedback winding N B2 provided in the output transformer T. in the capacitor C 5 to charge through Q 6, the third transistor Q 5 to maintain the on-driven by electric charge of the capacitor C 5 to the control terminal of the switching element to Q 1 when turned off a predetermined period L level A control circuit 1 is provided to suppress the switching frequency of the switching element Q 1 so that it does not exceed a certain frequency when the load is light, and a surge appears on the output side of the second transistor Q 6 when the load becomes heavy. the Zener diode ZD 7 which is turned with the rise of the voltage provided, the fourth transistor being turned on driven by turning on the Zener diode ZD 7 The Q 8 is provided, the fourth transistor Q 8 which is the on-drive and regulates the voltage at the output side of the second transistor Q 6 to a predetermined voltage,
It is characterized in that the charge amount of the capacitor C 5 of the control circuit 1 is reduced to accelerate the discharge of the charged electric charge and shorten the turn-off time limit of the switching element Q 1 .

【0017】[0017]

【作用】本発明の請求項1記載のスイッチング電源装置
によれば、スイッチング素子Q1 のオフ時にタイムラグ
によりオンしている第1のトランジスタQ7 にてオン駆
動されている第2のトランジスタQ6 を介してコンデン
サC5 が充電され、このコンデンサC5 の充電電荷によ
り第3のトランジスタQ5 をオン駆動して、オフ時のス
イッチング素子Q1 の制御端子を所定期間Lレベルに維
持することで、軽負荷時では制御回路1により、スイッ
チング素子Q1 のスイッチング周波数を、ある周波数以
上にならないように抑制している。これにより軽負荷時
でのスイッチング素子Q1 のスイッチング損失を減少さ
せ、効率を向上させることができる。また、負荷がある
程度重くなった場合には、第2のトランジスタQ6 の出
力側に現れるサージ電圧が大きくなり、この大きくなっ
たサージ電圧によりツエナーダイオードZD4 がオン
し、このツエナーダイオードZD4 の所定のツエナー電
圧VZ4に規制された電圧にてコンデンサC5 が充電され
る。したがって、ツエナーダイオードZD4 がない場合
と比べて充電電圧が低くなるため、コンデンサC5 の充
電電荷の放電時間も早くなり、その結果スイッチング素
子Q1 のターンオフの制限時間が短くなり、スイッチン
グ周波数が高くなる。そのため、通常のリンギング・チ
ョーク・コンバータの動作に戻ることになり、負荷が重
くなった場合でも高効率を維持することができる。
According to the switching power supply device of the first aspect of the present invention, the second transistor Q 6 is turned on by the first transistor Q 7 which is turned on due to the time lag when the switching element Q 1 is turned off. The capacitor C 5 is charged via the capacitor C 5, the third transistor Q 5 is turned on by the charge stored in the capacitor C 5 , and the control terminal of the switching element Q 1 at the time of turning off is maintained at the L level for a predetermined period. When the load is light, the control circuit 1 suppresses the switching frequency of the switching element Q 1 so as not to exceed a certain frequency. As a result, the switching loss of the switching element Q 1 under a light load can be reduced and the efficiency can be improved. Further, when the load becomes heavy to some extent, the surge voltage appearing on the output side of the second transistor Q 6 becomes large, and the Zener diode ZD 4 is turned on by this increased surge voltage, and the Zener diode ZD 4 The capacitor C 5 is charged with a voltage regulated to a predetermined Zener voltage V Z4 . Therefore, the charging voltage becomes lower than that in the case where the Zener diode ZD 4 is not provided, so that the discharging time of the charging charge of the capacitor C 5 is shortened, and as a result, the turn-off limit time of the switching element Q 1 is shortened and the switching frequency is reduced. Get higher Therefore, the operation returns to the normal operation of the ringing choke converter, and high efficiency can be maintained even when the load becomes heavy.

【0018】また、請求項2記載のスイッチング電源装
置によれば、スイッチング素子Q1のオフ時にタイムラ
グによりオンしている第1のトランジスタQ7 にてオン
駆動されている第2のトランジスタQ6 を介してコンデ
ンサC5 が充電され、このコンデンサC5 の充電電荷に
より第3のトランジスタQ5 をオン駆動して、オフ時の
スイッチング素子Q1 の制御端子を所定期間Lレベルに
維持することで、軽負荷時では制御回路1により、スイ
ッチング素子Q1 のスイッチング周波数を、ある周波数
以上にならないように抑制している。これにより軽負荷
時でのスイッチング素子Q1 のスイッチング損失を減少
させ、効率を向上させることができる。また、負荷があ
る程度重くなった場合には、第2のトランジスタQ6
出力側に現れるサージ電圧が大きくなり、この大きくな
ったサージ電圧によりツエナーダイオードZD7 がオン
し、このツエナーダイオードZD7 がオンすることで第
4のトランジスタQ8 がオンする。この第4のトランジ
スタQ8 がオンすることで、第2のトランジスタQ6
出力側に現れる電圧が所定の電圧に規制され、この規制
された電圧にてコンデンサC5 が充電される。したがっ
て、第4のトランジスタQ8 がない場合と比べて充電電
圧が低くなるため、コンデンサC5 の充電電荷の放電時
間も早くなり、その結果スイッチング素子Q1 のターン
オフの制限時間が短くなり、スイッチング周波数が高く
なる。そのため、通常のリンギング・チョーク・コンバ
ータの動作に戻ることになり、負荷が重くなった場合で
も高効率を維持することができる。
According to another aspect of the switching power supply device of the present invention, the second transistor Q 6 is turned on by the first transistor Q 7 which is turned on due to the time lag when the switching element Q 1 is turned off. The capacitor C 5 is charged via the capacitor C 5, the third transistor Q 5 is turned on by the charge stored in the capacitor C 5 , and the control terminal of the switching element Q 1 at the time of turning off is maintained at the L level for a predetermined period. When the load is light, the control circuit 1 suppresses the switching frequency of the switching element Q 1 so as not to exceed a certain frequency. As a result, the switching loss of the switching element Q 1 under a light load can be reduced and the efficiency can be improved. Further, when the load becomes heavy to some extent, the surge voltage appearing on the output side of the second transistor Q 6 becomes large, and the Zener diode ZD 7 is turned on by this increased surge voltage, and this Zener diode ZD 7 becomes Turning on turns on the fourth transistor Q 8 . By turning on the fourth transistor Q 8 , the voltage appearing on the output side of the second transistor Q 6 is regulated to a predetermined voltage, and the capacitor C 5 is charged with this regulated voltage. Therefore, since the charging voltage becomes lower than that in the case where the fourth transistor Q 8 is not provided, the discharging time of the charged electric charge of the capacitor C 5 becomes shorter, and as a result, the turn-off limit time of the switching element Q 1 becomes shorter and the switching becomes shorter. The frequency becomes higher. Therefore, the operation returns to the normal operation of the ringing choke converter, and high efficiency can be maintained even when the load becomes heavy.

【0019】[0019]

【実施例】以下、本発明の実施例を図面を参照して説明
する。図1に本発明のスイッチング電源装置の具体的回
路図を示す。尚、図7に示す従来と同じ要素には同一の
記号を付して説明を省略し、本発明の要旨の部分につい
て詳述する。本発明は、スイッチング素子Q1 のスイッ
チングロスを下げるとスイッチング周波数が上昇するの
で実際には損失は下がらない。そこで、軽負荷時におい
てスイッチング回数を減少させるようにし、重負荷時で
は従来のインバータ(RCC)に近い動作をさせるよう
にしたものである。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a specific circuit diagram of the switching power supply device of the present invention. It should be noted that the same elements as those of the related art shown in FIG. In the present invention, when the switching loss of the switching element Q 1 is reduced, the switching frequency rises, so the loss does not actually decrease. Therefore, the number of times of switching is reduced when the load is light, and the operation is similar to that of a conventional inverter (RCC) when the load is heavy.

【0020】図1に示すように、出力トランスTに第2
の帰還巻線NB2を設け、また、制御回路1と起動回路3
を設けている。なお、出力トランスTにおいて従来と同
じ帰還巻線NB はNB1の記号を付している。ここで、イ
ンバータ回路側と、制御回路1及び起動回路3における
ポイントP1〜P7は、それぞれ接続することを示して
いる。
As shown in FIG. 1, the output transformer T has a second
A feedback winding N B2 of the control circuit 1 and the starting circuit 3
Is provided. In the output transformer T, the same feedback winding N B as in the conventional case is denoted by the symbol N B1 . Here, the inverter circuit side and points P1 to P7 in the control circuit 1 and the starting circuit 3 are shown to be connected to each other.

【0021】またインバータ回路側の起動抵抗R1 ,R
2 はポイントP6,P7を介して起動回路3側に接続し
ており、スイッチング素子Q1 が起動した後は切り離さ
れるようになっている。上記制御回路1は、トランジス
タQ4 〜Q7 、抵抗R14〜R22、コンデンサC4 ,C
5 、ダイオードD4 〜D7 、ツエナーダイオードZD2
〜ZD6 等で構成されている。そして、トランジスタQ
5 のコレクタは、ダイオードD5 、ポイントP5を介し
てインバータ回路のスイッチング素子Q1 のゲートに接
続されている。また、P1は、出力トランスTの帰還巻
線NB1のスイッチング素子Q1 のターンオンでプラスの
電圧が発生する側に接続してある。P2は、出力トラン
スTの第2の帰還巻線NB2のスイッチング素子Q1 のタ
ーンオフでプラスの電圧が発生する側に接続してある。
なお、P3はグランドである。さらにP4は抵抗R9
ダイオードD3 を介してスイッチング素子Q1 のゲート
に接続してある。
The starting resistors R 1 and R on the inverter circuit side
2 is connected to the starting circuit 3 side via points P6 and P7, and is disconnected after the switching element Q 1 is started. The control circuit 1, the transistor Q 4 to Q 7, resistors R 14 to R 22, capacitors C 4, C
5 , diodes D 4 to D 7 , zener diode ZD 2
~ ZD 6 etc. And the transistor Q
The collector of 5 is connected to the gate of the switching element Q 1 of the inverter circuit via the diode D 5 and the point P5. Further, P1 is connected to the feedback winding N B1 of the output transformer T on the side where a positive voltage is generated when the switching element Q 1 is turned on. P2 is connected to the side of the second feedback winding N B2 of the output transformer T where the positive voltage is generated when the switching element Q 1 is turned off.
Note that P3 is the ground. Further, P4 is a resistor R 9 ,
It is connected to the gate of the switching element Q 1 through the diode D 3 .

【0022】また、トランジスタQ7 のベースにはダイ
オードD7 、抵抗R21、ツエナーダイオードZD6 等を
介してP1から電圧が印加されるようになっており、ま
た、トランジスタQ6 のエミッタには、ダイオードD6
を介してP2から電圧が印加されるようになっている。
なお、ツエナーダイオードZD6 と抵抗R21とは入れ替
えても良い。また、同様にツエナーダイオードZD5
抵抗R20とを入れ替えても良い。
Further, a voltage is applied to the base of the transistor Q 7 from P1 via a diode D 7 , a resistor R 21 , a zener diode ZD 6 and the like, and the emitter of the transistor Q 6 is applied. , Diode D 6
A voltage is applied from P2 via the.
The Zener diode ZD 6 and the resistor R 21 may be replaced with each other. Similarly, the Zener diode ZD 5 and the resistor R 20 may be replaced with each other.

【0023】また上記起動回路3は、トランジスタQ
3 、抵抗R11〜R13等で構成されている。
The starting circuit 3 includes a transistor Q
3 , resistors R 11 to R 13 , and the like.

【0024】ここで、図2〜図4は定常状態での図1に
示す回路の各部の動作波形図である。図2(a)のVds
は、スイッチング素子Q1 のドレイン・ソース間電圧で
あり、(b)のV1 は制御回路1の抵抗R21とダイオー
ドD7 との接続点の電位を、また、図2(c)のV11
ツエナーダイオードZD6 と抵抗R21との接続点の電位
を、(d)のV12はトランジスタQ7 のベース電位を、
(e)のV13はトランジスタQ6 のコレクタ電位を、
(f)のV14はトランジスタQ5 のベース電位をそれぞ
れ示している。
Here, FIGS. 2 to 4 are operation waveform diagrams of each part of the circuit shown in FIG. 1 in the steady state. V ds of FIG. 2 (a)
Is the drain-source voltage of the switching element Q 1 , V 1 in (b) is the potential at the connection point between the resistor R 21 of the control circuit 1 and the diode D 7, and V in FIG. 2 (c). 11 is the potential at the connection point between the Zener diode ZD 6 and the resistor R 21 , V 12 in (d) is the base potential of the transistor Q 7 ,
V 13 in (e) is the collector potential of the transistor Q 6 ,
V 14 in (f) indicates the base potential of the transistor Q 5 .

【0025】また、図3の(b)のVgはスイッチング
素子Q1 のゲート電圧を、(c)のIdはスイッチング
素子Q1 のドレイン電流を、(d)のIoは出力トラン
スTの2次側の出力電流をそれぞれ示している。さら
に、図4の(b)のVB2は出力トランスTの第2の帰還
巻線NB2間の電圧を、(c)のVB1は出力トランスTの
帰還巻線NB1間の電圧を、(d)のVN2は出力トランス
Tの出力巻線N2 間の電圧をそれぞれ示している。な
お、図3(a),図4(a)のVdsは、図2(a)のV
dsと同様スイッチング素子Q1 のドレイン・ソース間電
圧である。
Further, the Vg is a gate voltage of the switching element to Q 1 (b) of FIG. 3, the Id is a drain current of the switching element to Q 1 (c), 2-order Io is the output transformer T of the (d) Side output currents are shown. Further, the V B2 is a second voltage between the feedback winding N B2 of the output transformer T of the (b) of FIG. 4, the V B1 is the voltage between the feedback winding N B1 of the output transformer T of the (c), V N2 in (d) indicates the voltage across the output winding N 2 of the output transformer T, respectively. Note that V ds in FIGS. 3 (a) and 4 (a) is the same as V ds in FIG. 2 (a).
Similar to ds , it is the drain-source voltage of the switching element Q 1 .

【0026】次に動作を説明するが、本発明の動作が分
かり易いように、起動時、及び軽負荷時と重負荷時とに
分けて説明する。
Next, the operation will be described, but in order to make the operation of the present invention easy to understand, it will be described separately at the time of starting, and at the time of light load and heavy load.

【0027】A 起動時 交流電源ACの電圧が入力されると、ダイオードブ
リッジDB1 、コンデンサC1 により整流・平滑された
電圧で、まず、ツエナーダイオードZD1 、抵抗R2
抵抗R11を通してトランジスタQ3 のベース・エミッ
タ、抵抗R13、ポイントP5、抵抗R10からグランドと
いう経路で電流が流れ、トランジスタQ3がオンする。
このトランジスタQ3 がオンすることで、今度はツエナ
ーダイオードZD1 、抵抗R1 、ポイントP7、抵抗R
12、トランジスタQ3 のコレクタ・エミッタ、抵抗
13、ポイントP5を通してスイッチング素子Q1 のゲ
ートに充分な電圧が加わり、スイッチング素子Q1 をオ
ンさせて起動する。
At the time of start-up A When the voltage of the AC power supply AC is input, the voltage is rectified and smoothed by the diode bridge DB 1 and the capacitor C 1. First, the Zener diode ZD 1 , the resistor R 2 ,
A current flows through the resistor R 11 from the base / emitter of the transistor Q 3 , the resistor R 13 , the point P5, and the resistor R 10 to the ground to turn on the transistor Q 3 .
By turning on this transistor Q 3 , this time the Zener diode ZD 1 , the resistor R 1 , the point P 7, the resistor R
12 , a sufficient voltage is applied to the gate of the switching element Q 1 through the collector / emitter of the transistor Q 3 , the resistor R 13 , and the point P 5, and the switching element Q 1 is turned on and activated.

【0028】そして、出力トランスTの帰還巻線NB1
発生した電圧がダイオードD2 、抵抗R3 を介してコン
デンサC2 を充電していき、その充電電圧がトランジス
タQ2 のベース・エミッタ間の飽和電圧を越えると、ト
ランジスタQ2 がオンする。トランジスタQ2 がオンす
ると、スイッチング素子Q1 のゲート電圧がLレベルと
なり、スイッチング素子Q1 はオフする。コンデンサC
2 の電荷が放電し、トランジスタQ2 がオフすると、上
記の動作を繰り返して、起動抵抗R1 、トランジスタQ
3 等を介してスイッチング素子Q1 をオンさせてインバ
ータ回路が起動することになる。
The voltage generated in the feedback winding N B1 of the output transformer T charges the capacitor C 2 via the diode D 2 and the resistor R 3 , and the charged voltage is between the base and emitter of the transistor Q 2. When the saturation voltage is exceeded, the transistor Q 2 turns on. When transistor Q 2 is turned on, the gate voltage of the switching element Q 1 is the L level, the switching element Q 1 is turned off. Capacitor C
When the electric charge of 2 is discharged and the transistor Q 2 is turned off, the above operation is repeated and the starting resistor R 1 and the transistor Q 2 are turned on.
The switching element Q 1 is turned on via 3 etc. to start the inverter circuit.

【0029】 起動後で、軽負荷の場合 制御回路1が動作することで、ポイントP2からトラン
ジスタQ6 、ダイオードD4 を通してコンデンサC4
充電される。なおこのコンデンサC4 は電解コンデンサ
から構成されており、定常状態においてはコンデンサC
4 には電荷が充電された状態となっている。コンデンサ
4 の両端電圧V15が、ある一定以上になったところで
ツエナーダイオードZD2 を介してトランジスタQ4
オンし、トランジスタQ3 のベース電流を引き抜くこと
で、トランジスタQ3 がオフする。なお、トランジスタ
4のベース側に設けているツエナーダイオードZD2
はなくても良い。また、ツエナーダイオードZD2 と抵
抗R14との位置を入れ替えても良い。
After startup, in the case of a light load When the control circuit 1 operates, the capacitor C 4 is charged from the point P2 through the transistor Q 6 and the diode D 4 . The capacitor C 4 is composed of an electrolytic capacitor, and in a steady state, the capacitor C 4
4 has been charged. Voltage across V 15 of the capacitor C 4 is, transistor Q 4 through the Zener diode ZD 2 upon reaching a certain level or more where there is turned on, by pulling the base current of the transistor Q 3 and the transistor Q 3 is turned off. The Zener diode ZD 2 provided on the base side of the transistor Q 4
May not be required. Further, the positions of the Zener diode ZD 2 and the resistor R 14 may be exchanged.

【0030】さらに、トランジスタQ3 がオフすること
により、電源側から抵抗R1 、ポイントP5を介してス
イッチング素子Q1 のゲートに電圧が印加されることは
なくなる。つまり、この起動回路3はスイッチング素子
1 が定常状態に移行した後は、スイッチング素子Q1
のゲートとは切り離されるようになっている。一方、コ
ンデンサC4 の両端電圧を利用し、ポイントP4から抵
抗R9 、ダイオードD3 を介してスイッチング素子Q1
のゲートに電圧を印加して、次のオンをさせるようにな
っている。
Further, since the transistor Q 3 is turned off, no voltage is applied to the gate of the switching element Q 1 from the power source side through the resistor R 1 and the point P5. In other words, the starting circuit 3 has the switching element Q 1 after the switching element Q 1 shifts to the steady state.
It is designed to be separated from the gate. On the other hand, the voltage across the capacitor C 4 is used to switch the switching element Q 1 from the point P4 through the resistor R 9 and the diode D 3.
A voltage is applied to the gate of to turn on next.

【0031】B 軽負荷時 スイッチング素子Q1 のターンオン時〔T1 (図2
参照)〕 定常状態においては、出力トランスTの帰還巻線NB1
らスイッチング素子Q1 のゲートに電圧が印加される。
ここで、帰還巻線NB1に発生する電圧VB1は、次式で示
される。 VB1=(NB1/NP )・Vds 同時にP1からダイオードD7 、抵抗R21、ツエナーダ
イオードZD6 を介してトランジスタQ7 をオンさせ
る。このトランジスタQ7 がオンすることで、トランジ
スタQ6 もオン状態にする。ただし、この時、ポイント
P2は、第2の帰還巻線NB2の電圧が印加されるため負
になっており、電流は流れない。
B At light load When the switching element Q 1 is turned on [T 1 (Fig. 2
In a steady state, a voltage is applied from the feedback winding N B1 of the output transformer T to the gate of the switching element Q 1 .
Here, the voltage V B1 generated in the feedback winding N B1 is expressed by the following equation. V B1 = (N B1 / N P ) · V ds At the same time, the transistor Q 7 is turned on from P1 via the diode D 7 , the resistor R 21 , and the zener diode ZD 6 . When the transistor Q 7 is turned on, the transistor Q 6 is also turned on. However, at this time, the point P2 is negative because the voltage of the second feedback winding N B2 is applied, and no current flows.

【0032】 スイッチング素子Q1 のオン時〔T1
〜T2 (図2参照)〕 この期間では、トランジスタQ7 ,Q6 はオン状態にあ
るが、出力トランスTの上述の第2の帰還巻線NB2には
負の電圧が発生しているために、コンデンサC5 は充電
されない。
When the switching element Q 1 is on [T 1
-T 2 (see FIG. 2)] In this period, the transistors Q 7 and Q 6 are in the ON state, but a negative voltage is generated in the above-mentioned second feedback winding N B2 of the output transformer T. Therefore, the capacitor C 5 is not charged.

【0033】 スイッチング素子Q1 のターンオフ時
〔T2 (図2参照)〕 ここで、出力トランスTの2次側はフォトカプラPC1
の発光ダイオードPDにより1次側のフォトトランジス
タPTにフィードバックされ、ダイオードD2、抵抗R4
、フォトトランジスタPTの時定数回路を介してコン
デンサC2 を充電する。そして、コンデンサC2 の充電
によりトランジスタQ2 をオンさせ、スイッチング素子
1 をターンオフさせる。この場合、出力トランスTの
帰還巻線NB1の電圧VB1が負に反転することで、トラン
ジスタQ7 ,Q6 はオフへ向かう。但し、トランジスタ
7 及びQ6 が完全にオフするまでにはタイムラグ(図
2のT2 〜T3 )があり、その間、今度は正に反転して
いる第2の帰還巻線NB2から、ポイントP2及びトラン
ジスタQ6を介してコンデンサC5 を充電する。なお、
第2の帰還巻線NB2に発生する電圧VB2は次式で示され
る。 VB2=(NB2/N2 )・VN2
When the switching element Q 1 is turned off [T 2 (see FIG. 2)] Here, the secondary side of the output transformer T is the photocoupler PC 1
Is fed back to the phototransistor PT on the primary side by the light emitting diode PD of the diode D 2 and the resistor R 4
, The capacitor C 2 is charged through the time constant circuit of the phototransistor PT. Then, by charging the capacitor C 2, the transistor Q 2 is turned on and the switching element Q 1 is turned off. In this case, the voltage V B1 of the feedback winding N B1 of the output transformer T is inverted negatively, so that the transistors Q 7 and Q 6 are turned off. However, there is a time lag (T 2 to T 3 in FIG. 2) until the transistors Q 7 and Q 6 are completely turned off, and during this time, from the second feedback winding N B2 that is positively inverted, The capacitor C 5 is charged via the point P2 and the transistor Q 6 . In addition,
Voltage V B2 generated in the second feedback winding N B2 is expressed by the following equation. V B2 = (N B2 / N 2 ) ・ V N2

【0034】この時、上記のタイムラグ以上にトランジ
スタQ7 のオンを維持したい場合は、トランジスタQ7
のベース・エミッタ間にコンデンサを追加する。また、
ツエナーダイオードZD5 は、トランジスタQ6 のオフ
の切れを良くするために挿入しているものである。ま
た、このツエナーダイオードZD5 はなくても良い。
At this time, if it is desired to keep the transistor Q 7 on for more than the above time lag, the transistor Q 7
Add a capacitor between the base and emitter of. Also,
The Zener diode ZD 5 is inserted in order to improve the turn-off of the transistor Q 6 . Further, the Zener diode ZD 5 may be omitted.

【0035】 スイッチング素子Q1 のオフ時〔T2
〜T1 (図2参照)〕 やがてトランジスタQ6 がオフされ、コンデンサC5
の充電が終わる。このコンデンサC5 への充電電圧がツ
エナーダイオードZD3 、抵抗R16、R17とで分圧さ
れ、この分圧電圧がトランジスタQ5 のベース・エミッ
タ間の順方向電圧以上になると、該トランジスタQ5
オンする。なお、上記ツエナーダイオードZD3 はなく
ても良い。このトランジスタQ5 のオンによりポイント
P5を介してスイッチング素子Q1 のゲートをLレベル
にしてスイッチング素子Q1 のオフを維持し、ターンオ
ンを遅延させることができる。すなわち、間欠動作を行
わしめる。
When the switching element Q 1 is off [T 2
~ T 1 (see FIG. 2)] Eventually, the transistor Q 6 is turned off, and the charging of the capacitor C 5 is completed. The charging voltage to the capacitor C 5 is divided by the Zener diode ZD 3 and the resistors R 16 and R 17, and when the divided voltage becomes equal to or higher than the forward voltage between the base and the emitter of the transistor Q 5 , the transistor Q 5 is turned on. 5 turns on. The Zener diode ZD 3 may be omitted. When the transistor Q 5 is turned on, the gate of the switching element Q 1 is set to the L level via the point P 5 to keep the switching element Q 1 off and delay the turn-on. That is, the intermittent operation is performed.

【0036】なお、この時、ツエナーダイオードZD6
は、スイッチング素子Q1 のオフ期間中に帰還巻線NB1
に発生する電圧VB1はグランドを中心にリンギングする
ので(図4(c)参照)、正に振れた時でもトランジス
タQ7 のオンを防止するために挿入しているものであ
る。
At this time, the Zener diode ZD 6
Is the feedback winding N B1 during the off period of the switching element Q 1.
Since the voltage V B1 generated at the ringing occurs around the ground (see FIG. 4C), it is inserted to prevent the transistor Q 7 from turning on even when it is positively swung.

【0037】そして、コンデンサC5 の電荷が抵抗R18
等を介して放電された時点T4 でトランジスタQ5 はオ
フする。この期間、出力トランスTの1次側にも2次側
にも電流は流れない。通常、インバータ回路(RCC)
は2次側からのキックの電圧でターンオフへと移行でき
るが、出力トランスTの帰還巻線NB1はこの時、ほぼ0
Vなので、トランジスタQ6 がオフしても、すぐにター
ンオンすることができない。よって、コンデンサC4
充電された電圧がポイントP4を介して抵抗R9 、ダイ
オードD3 からスイッチング素子Q1 のゲートへ充電さ
れ、スレッシュホールド電圧Vthに達すると、ターンオ
ンすることになる。つまり、抵抗R9 でスイッチング周
波数を調整することが可能となる。そして、以上を繰り
返す。
Then, the charge of the capacitor C 5 is changed to the resistance R 18
The transistor Q 5 is turned off at the time point T 4 when it is discharged through the above. During this period, no current flows in the primary side or the secondary side of the output transformer T. Usually an inverter circuit (RCC)
Can be turned off by the kick voltage from the secondary side, but the feedback winding N B1 of the output transformer T is almost zero at this time.
Since it is V, even if the transistor Q 6 is turned off, it cannot be turned on immediately. Therefore, the voltage charged in the capacitor C 4 is charged to the gate of the switching element Q 1 from the resistor R 9 and the diode D 3 via the point P 4, and when it reaches the threshold voltage V th , it turns on. That is, the switching frequency can be adjusted by the resistor R 9 . Then, the above is repeated.

【0038】この結果、入力電力が小(出力電力が小)
となってスイッチング素子Q1 のスイッチング周波数が
上昇しようとしても、制御回路1の動作によりスイッチ
ング素子Q1 のオフ期間を、ある一定期間以上に維持す
ることになる。つまり、軽負荷時においては、スイッチ
ング素子Q1 のスイッチング周波数を、ある周波数以上
にならないようにして、つまり軽負荷時では通常のイン
バータ回路の動作におけるスイッチング周波数よりもか
なり低くすることで、出力電力が小さい場合のスイッチ
ングロスを減少させることができ、軽負荷時での効率を
向上させている。
As a result, the input power is small (the output power is small).
Therefore, even if the switching frequency of the switching element Q 1 tries to increase, the operation of the control circuit 1 maintains the OFF period of the switching element Q 1 for a certain period or longer. That is, when the load is light, the switching frequency of the switching element Q 1 does not exceed a certain frequency, that is, when the load is light, the switching frequency is considerably lower than the switching frequency in the normal operation of the inverter circuit. The switching loss can be reduced when is small, and the efficiency at light load is improved.

【0039】C 重負荷時 重負荷時においては、出力トランスTの第2の帰還巻線
B2に発生するサージ電圧が大きくなり、そのため、ポ
イントP2を介してトランジスタQ6 のコレクタ側に出
力される電圧(サージ電圧)も大きくなる。そして、ト
ランジスタQ6のコレクタ側のツエナーダイオードZD4
のツエナー電圧をVZ4とし、トランジスタQ6 のコレ
クタ側の電位をV13とすると、軽負荷時では、V13<V
Z4となるように、また、重負荷時ではV13>VZ4となる
ようにツエナーダイオードZD4のツエナー電圧VZ4
設定しておく。
C Under heavy load Under heavy load, the surge voltage generated in the second feedback winding N B2 of the output transformer T becomes large, so that it is output to the collector side of the transistor Q 6 via the point P2. Voltage (surge voltage) also increases. The Zener diode ZD 4 on the collector side of the transistor Q 6
The zener voltage is V Z4, when the collector-side potential of the transistor Q 6 and V 13, at light load, V 13 <V
As will be Z4, also setting the Zener voltage V Z4 of the Zener diode ZD 4 such that V 13> V Z4 in the heavy load.

【0040】そして重負荷時ではサージ電圧が大となっ
て、トランジスタQ6 のコレクタの電位V13とコンデン
サC4 の両端電圧V15は大きくなり、V13は、V13>V
Z4となるので、トランジスタQ6 のコレクタの電位は、
ツエナーダイオードZD4 と抵抗R19とによりある電圧
13’に制限される。トランジスタQ6 は図2に示すT
3 の時点でオフしているため、その時点までコンデンサ
5 は上記の電圧V13’で充電される。そして、その電
圧で抵抗R18,R16,R17などによって放電を開始す
る。そのため、重負荷になってトランジスタQ6 のコレ
クタ側に出力されるサージ電圧が大きくなり、ツエナー
ダイオードZD4 のツエナー電圧VZ4を越えて該ツエナ
ーダイオードZD4 がオンすることで、大きなサージ電
圧が規制されてツエナーダイオードZD4 がない場合と
比べて低い電圧で充電されることになる。これによりツ
エナーダイオードZD4 がオンすると、コンデンサC5
の充電電荷量が少ないためにツエナーダイオードZD4
がない場合と比べてコンデンサC5 の放電が早くなる。
その結果、スイッチング素子Q1 のターンオフの制限時
間が短くなり、スイッチング周波数fが高くなる。
Under heavy load, the surge voltage becomes large, the collector potential V 13 of the transistor Q 6 and the voltage V 15 across the capacitor C 4 become large, and V 13 is V 13 > V
Since it becomes Z4 , the potential of the collector of the transistor Q 6 is
It is limited to a certain voltage V 13 'by the Zener diode ZD 4 and the resistor R 19 . Transistor Q 6 is T shown in FIG.
Since it is off at the time point of 3, the capacitor C 5 is charged with the above voltage V 13 'up to that time point. Then, at that voltage, discharge is started by the resistors R 18 , R 16 and R 17 . Therefore, the surge voltage outputted to the collector of the transistor Q 6 becomes heavy load is increased, by the Zener diode ZD 4 exceeds the Zener voltage V Z4 of the Zener diode ZD 4 are turned on, a large surge voltage It is charged at a lower voltage than in the case where the Zener diode ZD 4 is not regulated and is not provided. As a result, when the Zener diode ZD 4 is turned on, the capacitor C 5
Zener diode ZD 4 due to small charge
The discharge of the capacitor C 5 is faster than that in the case where there is no.
As a result, the time limit for turning off the switching element Q 1 becomes shorter and the switching frequency f becomes higher.

【0041】一方、重負荷時では、サージ電圧が大きい
ために、ダイオードD4 を介してコンデンサC4 に充電
される電圧も上昇し、この上昇したコンデンサC4 の電
圧によりポイントP4、抵抗R9 を介してスイッチング
素子Q1 のゲートに印加される電圧も大きくなる。した
がって、上記コンデンサC5 の放電が早くなることに加
えて、コンデンサC4 の充電電圧の上昇に伴うスイッチ
ング素子Q1 のゲートに印加される電圧が大きくなるこ
とで、スイッチング素子Q1 を早くターンオンさせるこ
とになる。この結果、スイッチング素子Q1 のターンオ
フの制限時間が短くなり、スイッチング周波数fが高く
なる。さらに、負荷が大きくなると、サージ電圧が上昇
していきコンデンサC4 の充電電圧も上昇することで、
スイッチング素子Q1 のターンオンの時期を早めてい
き、スイッチング周波数fも高くなっていく。このよう
にして、重負荷になるにつれて、インバータ回路は通常
のインバータ回路(RCC)の近い動作になる。このよ
うにして重負荷時では、従来のインバータに近い動作を
させて高効率を維持している。
On the other hand, when the load is heavy, the surge voltage is large, so that the voltage charged in the capacitor C 4 via the diode D 4 also rises. Due to the increased voltage of the capacitor C 4 , the point P4 and the resistance R 9 The voltage applied to the gate of the switching element Q 1 via the switch also increases. Therefore, in addition to the faster discharge of the capacitor C 5, the voltage applied to the gate of the switching element Q 1 increases as the charging voltage of the capacitor C 4 increases, and thus the switching element Q 1 is quickly turned on. I will let you. As a result, the time limit for turning off the switching element Q 1 is shortened and the switching frequency f is increased. Further, as the load increases, the surge voltage rises and the charging voltage of the capacitor C 4 also rises,
As the turn-on timing of the switching element Q 1 is advanced, the switching frequency f also increases. In this way, as the load becomes heavier, the inverter circuit behaves more like a normal inverter circuit (RCC). In this way, at the time of heavy load, operation similar to that of the conventional inverter is performed to maintain high efficiency.

【0042】(実施例2)図5に実施例2を示す。本実
施例ではダイオードD4 のカソード側にツエナーダイオ
ードZD7 のカソードを接続し、このツエナーダイオー
ドZD7 のアノードを抵抗R23を介してトランジスタQ
8 のベースに接続している。そして、トランジスタQ8
のコレクタを抵抗R25を介してトランジスタQ6 のコレ
クタに接続している。また抵抗R24をトランジスタQ8
のベース・エミッタ間に接続している。また上記ツエナ
ーダイオードZD7 のツエナー電圧VZ7は、軽負荷時で
はコンデンサC4 の両端電圧V15より低く設定してある
ものであり、重負荷時においてサージ電圧が大きくなっ
た時に、それに応じて大きくなった電圧V15は、V15
Z7となるようにツエナーダイオードZD7 のツエナー
電圧を設定している。
(Second Embodiment) FIG. 5 shows a second embodiment. In the present embodiment, the cathode of the zener diode ZD 7 is connected to the cathode side of the diode D 4 , and the anode of this zener diode ZD 7 is connected to the transistor Q via the resistor R 23.
Connected to the base of 8 . And the transistor Q 8
Is connected to the collector of the transistor Q 6 via the resistor R 25 . Also, the resistor R 24 is connected to the transistor Q 8
It is connected between the base and emitter of. The Zener voltage V Z7 of the Zener diode ZD 7 is set to be lower than the voltage V 15 across the capacitor C 4 at light load, and accordingly, when the surge voltage becomes large at heavy load, the Zener voltage V Z7 is set accordingly. The increased voltage V 15 is V 15 >
The zener voltage of the zener diode ZD 7 is set so as to be V Z7 .

【0043】次に動作を説明するが、起動時や軽負荷で
は先の実施例と同様であり、軽負荷時でのスイッチング
素子Q1 のスイッチング周波数を低くして、効率を向上
させており、重負荷時での動作が異なるので、重負荷時
の場合の動作について説明する。
Next, the operation will be described. At the time of starting or at a light load, it is the same as the previous embodiment, and the switching frequency of the switching element Q 1 at the time of a light load is lowered to improve the efficiency. Since the operation under heavy load is different, the operation under heavy load will be described.

【0044】重負荷時ではサージ電圧が大となって、ト
ランジスタQ6 のコレクタの電位V13とコンデンサC4
の両端電圧V15は大きくなり、V15は、V15>VZ7とな
るので、ツエナーダイオードZD7 がオンし、トランジ
スタQ8 がオンする。このトランジスタQ8 がオンする
ことで、トランジスタQ6 のコレクタの電位は、抵抗R
23とトランジスタQ8 とにより、ある電圧V13’に制限
される。トランジスタQ6 は図2に示すT3 の時点でオ
フしているため、その時点までコンデンサC5は上記の
電圧V13’で充電される。そして、その電圧で抵抗
18,R16,R17などによって放電を開始する。そのた
め、重負荷になってトランジスタQ6 のコレクタ側に出
力されるサージ電圧が大きくなり、ツエナーダイオード
ZD7 のツエナー電圧VZ7を越えて該ツエナーダイオー
ドZD7 がオンすることで、大きなサージ電圧が規制さ
れてツエナーダイオードZD7 がない場合と比べて低い
電圧で充電されることになる。これによりツエナーダイ
オードZD7 がオンすると、コンデンサC5 の充電電荷
量が少ないためにツエナーダイオードZD7 がない場合
と比べてコンデンサC5 の放電が早くなる。その結果、
スイッチング素子Q1 のターンオフの制限時間が短くな
り、スイッチング周波数fが高くなる。
Under heavy load, the surge voltage becomes large, and the collector potential V 13 of the transistor Q 6 and the capacitor C 4
Since the voltage V 15 between both ends of the voltage V becomes large and V 15 becomes V 15 > V Z7 , the Zener diode ZD 7 is turned on and the transistor Q 8 is turned on. When this transistor Q 8 is turned on, the potential of the collector of the transistor Q 6 changes to the resistance R
By the 23 and the transistor Q 8, is limited to a certain voltage V 13 '. Since the transistor Q 6 is off at the time T 3 shown in FIG. 2, the capacitor C 5 is charged with the above voltage V 13 ′ until that time. Then, at that voltage, discharge is started by the resistors R 18 , R 16 and R 17 . Therefore, the surge voltage outputted to the collector of the transistor Q 6 becomes heavy load is increased, by the Zener diode ZD 7 exceeds the Zener voltage V Z7 Zener diode ZD 7 is turned on, a large surge voltage It is charged at a lower voltage compared to the case where the Zener diode ZD 7 is not regulated and is not provided. As a result, when the Zener diode ZD 7 is turned on, the capacitor C 5 is discharged faster than when the Zener diode ZD 7 is not used because the amount of charge of the capacitor C 5 is small. as a result,
The turn-off time limit of the switching element Q 1 becomes shorter and the switching frequency f becomes higher.

【0045】一方、重負荷時では、サージ電圧が大きい
ために、ダイオードD4 を介してコンデンサC4 に充電
される電圧も上昇し、この上昇したコンデンサC4 の電
圧によりポイントP4、抵抗R9 を介してスイッチング
素子Q1 のゲートに印加される電圧も大きくなる。した
がって、上記コンデンサC5 の放電が早くなることに加
えて、コンデンサC4 の充電電圧の上昇に伴うスイッチ
ング素子Q1 のゲートに印加される電圧が大きくなるこ
とで、スイッチング素子Q1 を早くターンオンさせるこ
とになる。この結果、スイッチング素子Q1 のターンオ
フの制限時間が短くなり、スイッチング周波数fが高く
なる。さらに、負荷が大きくなると、サージ電圧が上昇
していきコンデンサC4 の充電電圧も上昇することで、
スイッチング素子Q1 のターンオンの時期を早めてい
き、スイッチング周波数fも高くなっていく。このよう
にして、重負荷になるにつれて、インバータ回路は通常
のインバータ回路(RCC)の近い動作になる。このよ
うにして重負荷時では、従来のインバータに近い動作を
させて高効率を維持している。
On the other hand, when the load is heavy, the surge voltage is large, so the voltage charged in the capacitor C 4 via the diode D 4 also rises, and the increased voltage of the capacitor C 4 causes the point P 4 and the resistance R 9 to rise. The voltage applied to the gate of the switching element Q 1 via the switch also increases. Therefore, in addition to the faster discharge of the capacitor C 5, the voltage applied to the gate of the switching element Q 1 increases as the charging voltage of the capacitor C 4 increases, and thus the switching element Q 1 is quickly turned on. I will let you. As a result, the time limit for turning off the switching element Q 1 is shortened and the switching frequency f is increased. Further, as the load increases, the surge voltage rises and the charging voltage of the capacitor C 4 also rises,
As the turn-on timing of the switching element Q 1 is advanced, the switching frequency f also increases. In this way, as the load becomes heavier, the inverter circuit behaves more like a normal inverter circuit (RCC). In this way, at the time of heavy load, operation similar to that of the conventional inverter is performed to maintain high efficiency.

【0046】(実施例3)図6に実施例3の具体回路図
を示す。本実施例では、先の実施例のようにトランジス
タQ6 のコレクタからダイオードD4 を介してコンデン
サC4 を充電するのではなく、出力トランスTの第2の
帰還巻線NB2から直接ダイオードD4 を介してコンデン
サC4 を充電するようにしたものである。動作は図5の
場合と同様なので、説明は省略する。
(Third Embodiment) FIG. 6 shows a specific circuit diagram of the third embodiment. In this embodiment, instead of charging the capacitor C 4 from the collector of the transistor Q 6 via the diode D 4 as in the previous embodiment, the diode D is directly fed from the second feedback winding N B2 of the output transformer T. The capacitor C 4 is charged via the capacitor 4 . Since the operation is the same as that in the case of FIG. 5, the description is omitted.

【0047】なお上記の各実施例では、インバータ回路
のスイッチング素子Q1 にFETを用いた場合について
説明したが、これに限定されるものではない。例えばス
イッチング素子Q1 にトランジスタを用いても良い。
In each of the above embodiments, the case where the FET is used as the switching element Q 1 of the inverter circuit has been described, but the present invention is not limited to this. For example, a transistor may be used as the switching element Q 1 .

【0048】[0048]

【発明の効果】本発明の請求項1記載のスイッチング電
源装置によれば、スイッチング素子のオフ時にタイムラ
グによりオンしている第1のトランジスタにてオン駆動
されている第2のトランジスタを介してコンデンサが充
電され、このコンデンサの充電電荷により第3のトラン
ジスタをオン駆動して、オフ時のスイッチング素子の制
御端子を所定期間Lレベルに維持することで、軽負荷時
では制御回路により、スイッチング素子のスイッチング
周波数を、ある周波数以上にならないように抑制してい
る。これにより軽負荷時でのスイッチング素子のスイッ
チング損失を減少させ、効率を向上させることができ
る。また、負荷がある程度重くなった場合には、第2の
トランジスタの出力側に現れるサージ電圧が大きくな
り、この大きくなったサージ電圧によりツエナーダイオ
ードがオンし、このツエナーダイオードの所定のツエナ
ー電圧に規制された電圧にてコンデンサが充電される。
したがって、ツエナーダイオードがない場合と比べて充
電電圧が低くなるため、コンデンサの充電電荷の放電時
間も早くなり、その結果スイッチング素子のターンオフ
の制限時間が短くなり、スイッチング周波数が高くな
る。そのため、通常のリンギング・チョーク・コンバー
タの動作に戻ることになり、負荷が重くなった場合でも
高効率を維持することができる。
According to the switching power supply device of the first aspect of the present invention, the capacitor is provided via the second transistor which is turned on by the first transistor which is turned on due to the time lag when the switching element is turned off. Is charged, and the third transistor is turned on by the charge stored in this capacitor, and the control terminal of the switching element at the time of turning off is maintained at the L level for a predetermined period. The switching frequency is suppressed so that it does not exceed a certain frequency. As a result, the switching loss of the switching element under a light load can be reduced and the efficiency can be improved. Further, when the load becomes heavy to some extent, the surge voltage that appears on the output side of the second transistor increases, and the Zener diode is turned on by this increased surge voltage, and the Zener voltage of this Zener diode is regulated to a predetermined Zener voltage. The capacitor is charged by the applied voltage.
Therefore, the charging voltage is lower than that in the case without the Zener diode, so that the discharging time of the charging charge of the capacitor is shortened, and as a result, the turn-off limit time of the switching element is shortened and the switching frequency is increased. Therefore, the operation returns to the normal operation of the ringing choke converter, and high efficiency can be maintained even when the load becomes heavy.

【0049】また、請求項2記載のスイッチング電源装
置によれば、スイッチング素子のオフ時にタイムラグに
よりオンしている第1のトランジスタにてオン駆動され
ている第2のトランジスタを介してコンデンサが充電さ
れ、このコンデンサの充電電荷により第3のトランジス
タをオン駆動して、オフ時のスイッチング素子の制御端
子を所定期間Lレベルに維持することで、軽負荷時では
制御回路により、スイッチング素子のスイッチング周波
数を、ある周波数以上にならないように抑制している。
これにより軽負荷時でのスイッチング素子のスイッチン
グ損失を減少させ、効率を向上させることができる。ま
た、負荷がある程度重くなった場合には、第2のトラン
ジスタの出力側に現れるサージ電圧が大きくなり、この
大きくなったサージ電圧によりツエナーダイオードがオ
ンし、このツエナーダイオードがオンすることで第4の
トランジスタがオンする。この第4のトランジスタがオ
ンすることで、第2のトランジスタの出力側に現れる電
圧が所定の電圧に規制され、この規制された電圧にてコ
ンデンサが充電される。したがって、第4のトランジス
タがない場合と比べて充電電圧が低くなるため、コンデ
ンサの充電電荷の放電時間も早くなり、その結果スイッ
チング素子のターンオフの制限時間が短くなり、スイッ
チング周波数が高くなる。そのため、通常のリンギング
・チョーク・コンバータの動作に戻ることになり、負荷
が重くなった場合でも高効率を維持することができる。
According to the second aspect of the present invention, the capacitor is charged through the second transistor which is turned on by the first transistor which is turned on due to the time lag when the switching element is turned off. By driving the third transistor on by the charge of this capacitor and maintaining the control terminal of the switching element at the L level when the transistor is off for a predetermined period, the control circuit controls the switching frequency of the switching element when the load is light. , It is controlled so that it does not exceed a certain frequency.
As a result, the switching loss of the switching element under a light load can be reduced and the efficiency can be improved. When the load becomes heavy to some extent, the surge voltage that appears on the output side of the second transistor increases, and the increased surge voltage turns on the Zener diode. Transistor turns on. By turning on the fourth transistor, the voltage appearing on the output side of the second transistor is regulated to a predetermined voltage, and the regulated voltage charges the capacitor. Therefore, the charging voltage becomes lower than that in the case where the fourth transistor is not provided, so that the discharging time of the charging charge of the capacitor becomes faster, and as a result, the turn-off limit time of the switching element becomes shorter and the switching frequency becomes higher. Therefore, the operation returns to the normal operation of the ringing choke converter, and high efficiency can be maintained even when the load becomes heavy.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例のスイッチング電源装置の具体
回路図である。
FIG. 1 is a specific circuit diagram of a switching power supply device according to an embodiment of the present invention.

【図2】(a)〜(f)は本発明の実施例の動作波形図
である。
2 (a) to (f) are operation waveform diagrams of an embodiment of the present invention.

【図3】(a)〜(d)は本発明の実施例の動作波形図
である。
3A to 3D are operation waveform diagrams of an embodiment of the present invention.

【図4】(a)〜(d)は本発明の実施例の動作波形図
である。
4 (a) to (d) are operation waveform diagrams of an embodiment of the present invention.

【図5】本発明の実施例2のスイッチング電源装置の具
体回路図である。
FIG. 5 is a specific circuit diagram of a switching power supply device according to a second embodiment of the present invention.

【図6】本発明の実施例3のスイッチング電源装置の具
体回路図である。
FIG. 6 is a specific circuit diagram of a switching power supply device according to a third embodiment of the present invention.

【図7】従来例のスイッチング電源装置の具体回路図で
ある。
FIG. 7 is a specific circuit diagram of a conventional switching power supply device.

【符号の説明】[Explanation of symbols]

1 制御回路 T 出力トランス NP 1次巻線 N2 出力巻線 NB1 帰還巻線 NB2 第2の帰還巻線 D1 ダイオード(整流回路) Q1 スイッチング素子 Q7 第1のトランジスタ Q6 第2のトランジスタ Q5 第3のトランジスタ Q8 第4のトランジスタ C5 コンデンサ ZD4 ツエナーダイオード ZD7 ツエナーダイオード1 Control circuit T Output transformer N P Primary winding N 2 Output winding N B1 Feedback winding N B2 Second feedback winding D 1 Diode (rectifier circuit) Q 1 Switching element Q 7 First transistor Q 6 Second 2nd transistor Q 5 3rd transistor Q 8 4th transistor C 5 Capacitor ZD 4 Zener diode ZD 7 Zener diode

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 1次巻線(NP )、出力巻線(N2 )及
び帰還巻線(NB1)を有する出力トランス(T)と、上
記出力トランス(T)の1次巻線(NP )に一端が接続
され帰還巻線(NB1)に制御端子を接続した発振用のス
イッチング素子(Q1 )と、出力トランス(T)の出力
巻線(N2 )に接続された整流回路(D1 )とを備えた
リンギング・チョーク・コンバータ方式のスイッチング
電源装置において、上記スイッチング素子(Q1 )がオ
ンの時に出力トランス(T)の帰還巻線(NB1)から発
生する電圧によりオン駆動される第1のトランジスタ
(Q7 )と、この第1のトランジスタ(Q7 )のオンに
よりオン駆動される第2のトランジスタ(Q6 )と、出
力トランス(T)に設けた第2の帰還巻線(NB2)から
スイッチング素子(Q1 )のオフ時に発生した電圧を上
記第2のトランジスタ(Q6 )を介して充電するコンデ
ンサ(C5 )と、このコンデンサ(C5 )の充電電荷に
よりオン駆動されてオフ時のスイッチング素子(Q1
の制御端子を所定期間Lレベルに維持する第3のトラン
ジスタ(Q5 )とで、軽負荷時では上記スイッチング素
子(Q1 )のスイッチング周波数を、ある周波数以上に
ならないように抑制する制御回路(1)を設け、負荷が
重くなってきた時に上記第2のトランジスタ(Q6 )の
出力側に現れるサージ電圧の上昇に伴いオンして第2の
トランジスタ(Q6 )の出力側に現れる電圧を所定の電
圧に規制するツエナーダイオード(ZD4 )を設け、こ
のツエナーダイオード(ZD4 )のオンにより、上記制
御回路(1)のコンデンサ(C5 )の充電量を少なくし
て該充電電荷の放電を早めてスイッチング素子(Q1
のターンオフの制限時間を短くするようにしたことを特
徴とするスイッチング電源装置。
1. An output transformer (T) having a primary winding (N P ), an output winding (N 2 ) and a feedback winding (N B1 ), and a primary winding of the output transformer (T) ( Switching element for oscillation (Q 1 ) whose one end is connected to N P ) and whose control terminal is connected to the feedback winding (N B1 ), and rectification connected to the output winding (N 2 ) of the output transformer (T) In a switching power supply device of a ringing choke converter system including a circuit (D 1 ), a voltage generated from a feedback winding (N B1 ) of an output transformer (T) when the switching element (Q 1 ) is on oN driven first transistor is (Q 7), and the first transistor (Q 7) on the on-driven second transistor is of (Q 6), first provided on the output transformer (T) 2 switching element from the feedback winding (N B2) Q 1) and capacitor voltages developed during off charge through the second transistor (Q 6) of (C 5), the capacitor (C 5) driven to turn on by the charging electric charge of the switching element in the OFF state (Q 1 )
With a third transistor (Q 5 ) for keeping the control terminal of L at L level for a predetermined period, a control circuit for suppressing the switching frequency of the switching element (Q 1 ) so as not to exceed a certain frequency at a light load ( 1) is provided, the voltage at the output side of the second transistor (Q 6) the second transistor is turned on with the increase of surge voltage at the output side of the (Q 6) when the load has become heavier A zener diode (ZD 4 ) that regulates to a predetermined voltage is provided, and by turning on the zener diode (ZD 4 ), the charge amount of the capacitor (C 5 ) of the control circuit (1) is reduced to discharge the charge. Fasten the switching element (Q 1 )
The switching power supply device is characterized in that the turn-off time limit of is shortened.
【請求項2】 1次巻線(NP )、出力巻線(N2 )及
び帰還巻線(NB1)を有する出力トランス(T)と、上
記出力トランス(T)の1次巻線(NP )に一端が接続
され帰還巻線(NB1)に制御端子を接続した発振用のス
イッチング素子(Q1 )と、出力トランス(T)の出力
巻線(N2 )に接続された整流回路(D1 )とを備えた
リンギング・チョーク・コンバータ方式のスイッチング
電源装置において、上記スイッチング素子(Q1 )がオ
ンの時に出力トランス(T)の帰還巻線(NB1)から発
生する電圧によりオン駆動される第1のトランジスタ
(Q7 )と、この第1のトランジスタ(Q7 )のオンに
よりオン駆動される第2のトランジスタ(Q6 )と、出
力トランス(T)に設けた第2の帰還巻線(NB2)から
スイッチング素子(Q1 )のオフ時に発生した電圧を上
記第2のトランジスタ(Q6 )を介して充電するコンデ
ンサ(C5 )と、このコンデンサ(C5 )の充電電荷に
よりオン駆動されてオフ時のスイッチング素子(Q1
の制御端子を所定期間Lレベルに維持する第3のトラン
ジスタ(Q5 )とで、軽負荷時では上記スイッチング素
子(Q1 )のスイッチング周波数を、ある周波数以上に
ならないように抑制する制御回路(1)を設け、負荷が
重くなってきた時に上記第2のトランジスタ(Q6 )の
出力側に現れるサージ電圧の上昇に伴いオンするツエナ
ーダイオード(ZD7 )を設け、このツエナーダイオー
ド(ZD7 )のオンによりオン駆動される第4のトラン
ジスタ(Q8 )を設け、このオン駆動された第4のトラ
ンジスタ(Q8 )により、第2のトランジスタ(Q6
の出力側に現れる電圧を所定の電圧に規制し、上記制御
回路(1)のコンデンサ(C5 )の充電量を少なくして
該充電電荷の放電を早めてスイッチング素子(Q1 )の
ターンオフの制限時間を短くするようにしたことを特徴
とするスイッチング電源装置。
2. An output transformer (T) having a primary winding (N P ), an output winding (N 2 ) and a feedback winding (N B1 ), and a primary winding of the output transformer (T) ( Switching element for oscillation (Q 1 ) whose one end is connected to N P ) and whose control terminal is connected to the feedback winding (N B1 ), and rectification connected to the output winding (N 2 ) of the output transformer (T) In a switching power supply device of a ringing choke converter system including a circuit (D 1 ), a voltage generated from a feedback winding (N B1 ) of an output transformer (T) when the switching element (Q 1 ) is on oN driven first transistor is (Q 7), and the first transistor (Q 7) on the on-driven second transistor is of (Q 6), first provided on the output transformer (T) 2 switching element from the feedback winding (N B2) Q 1) and capacitor voltages developed during off charge through the second transistor (Q 6) of (C 5), the capacitor (C 5) driven to turn on by the charging electric charge of the switching element in the OFF state (Q 1 )
With a third transistor (Q 5 ) for keeping the control terminal of L at L level for a predetermined period, a control circuit for suppressing the switching frequency of the switching element (Q 1 ) so as not to exceed a certain frequency at a light load ( 1) is provided, and a Zener diode (ZD 7 ) that is turned on with an increase in surge voltage appearing on the output side of the second transistor (Q 6 ) when the load becomes heavy is provided, and this Zener diode (ZD 7 ) fourth transistor which is turned on driven by the oN (Q 8) to provided by the on-driven fourth transistor (Q 8), a second transistor (Q 6)
The voltage appearing on the output side of the control circuit (1) is regulated to a predetermined voltage, the charge amount of the capacitor (C 5 ) of the control circuit (1) is reduced to accelerate the discharge of the charge, and the switching element (Q 1 ) is turned off. A switching power supply device characterized in that a time limit is shortened.
JP27604494A 1994-10-14 1994-10-14 Switching power supply Expired - Fee Related JP3198831B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27604494A JP3198831B2 (en) 1994-10-14 1994-10-14 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27604494A JP3198831B2 (en) 1994-10-14 1994-10-14 Switching power supply

Publications (2)

Publication Number Publication Date
JPH08116671A true JPH08116671A (en) 1996-05-07
JP3198831B2 JP3198831B2 (en) 2001-08-13

Family

ID=17564013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27604494A Expired - Fee Related JP3198831B2 (en) 1994-10-14 1994-10-14 Switching power supply

Country Status (1)

Country Link
JP (1) JP3198831B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990004629A (en) * 1997-06-28 1999-01-15 이형도 High voltage discharge circuit
EP0938184A2 (en) * 1998-02-24 1999-08-25 Sharp Kabushiki Kaisha Switching power source
GB2370887A (en) * 2000-09-06 2002-07-10 Murata Manufacturing Co Ringing choke converter switching power supply unit
WO2007041894A1 (en) 2005-10-09 2007-04-19 System General Corp. Switching control circuit for primary-side controlled power converters
CN100428616C (en) * 2004-11-29 2008-10-22 崇贸科技股份有限公司 Switching type controller and method for produuing suitching signal

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990004629A (en) * 1997-06-28 1999-01-15 이형도 High voltage discharge circuit
EP0938184A2 (en) * 1998-02-24 1999-08-25 Sharp Kabushiki Kaisha Switching power source
EP0938184A3 (en) * 1998-02-24 2001-08-29 Sharp Kabushiki Kaisha Switching power source
GB2370887A (en) * 2000-09-06 2002-07-10 Murata Manufacturing Co Ringing choke converter switching power supply unit
US6529392B2 (en) 2000-09-06 2003-03-04 Murata Manufacturing Co., Ltd. Switching power supply unit
GB2370887B (en) * 2000-09-06 2003-04-16 Murata Manufacturing Co Switching power supply unit
CN100428616C (en) * 2004-11-29 2008-10-22 崇贸科技股份有限公司 Switching type controller and method for produuing suitching signal
WO2007041894A1 (en) 2005-10-09 2007-04-19 System General Corp. Switching control circuit for primary-side controlled power converters

Also Published As

Publication number Publication date
JP3198831B2 (en) 2001-08-13

Similar Documents

Publication Publication Date Title
US6788556B2 (en) Switching power source device
US6396718B1 (en) Switch mode power supply using transformer flux sensing for duty cycle control
JP3707409B2 (en) Switching power supply
US6295211B1 (en) Switching power supply unit having delay circuit for reducing switching frequency
US20080265670A1 (en) Converter for Providing Several Output Voltages
JP2003018828A (en) Dc-dc converter
US8582320B2 (en) Self-excited switching power supply circuit
KR100712749B1 (en) Dc/dc conversion circuit
JP2004194387A (en) Switching power supply unit
JPH08116671A (en) Switching power supply
JP2005006477A (en) Self-excitation type switching power supply circuit
JP3251192B2 (en) Overcurrent protection circuit
JP2004208379A (en) Multi-output switching power supply
JP3223695B2 (en) Switching power supply
JP3129037B2 (en) Switching power supply
JP3129036B2 (en) Switching power supply
JPH09205770A (en) Dc-dc converter
JPH0357708B2 (en)
JPH0866031A (en) Switching power supply
JPS644312Y2 (en)
JPH0880041A (en) Switching power device
JPH06189545A (en) Switching power supply
JPH07245948A (en) Switching power supply device
JP3419343B2 (en) DC-DC converter
JP2532203Y2 (en) Switching power supply

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010515

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080615

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090615

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090615

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees