JP2004274177A - 群遅延時間調整装置及び制御回路 - Google Patents
群遅延時間調整装置及び制御回路 Download PDFInfo
- Publication number
- JP2004274177A JP2004274177A JP2003059108A JP2003059108A JP2004274177A JP 2004274177 A JP2004274177 A JP 2004274177A JP 2003059108 A JP2003059108 A JP 2003059108A JP 2003059108 A JP2003059108 A JP 2003059108A JP 2004274177 A JP2004274177 A JP 2004274177A
- Authority
- JP
- Japan
- Prior art keywords
- resonance circuit
- circuit
- variable
- resonance
- delay time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Filters And Equalizers (AREA)
Abstract
【課題】群遅延特性が要求される場合でも、電気的に遅延時間を制御できる群遅延時間調整装置を提供する。
【解決手段】伝送線路に対してシャントに接続される可変容量素子Ｃ１及び伝送線路に対してシャントに接続される可変誘導素子Ｌ１を有しており、可変容量素子Ｃ１の容量値及び可変誘導素子Ｌ１の誘導値が電気的に制御されて変化する第１共振回路と、この第１共振回路と同一構成の第２共振回路を有する制御回路とを備える。可変容量素子Ｃ１の容量値及び可変誘導素子Ｌ１の誘導値を第２共振回路で確認しながら、第１共振回路の共振周波数が変化しないように容量値及び誘導値を変化させることにより、第１共振回路の負荷Ｑを変化させて第１共振回路による群遅延時間を変化させる。
【選択図】 図１
【解決手段】伝送線路に対してシャントに接続される可変容量素子Ｃ１及び伝送線路に対してシャントに接続される可変誘導素子Ｌ１を有しており、可変容量素子Ｃ１の容量値及び可変誘導素子Ｌ１の誘導値が電気的に制御されて変化する第１共振回路と、この第１共振回路と同一構成の第２共振回路を有する制御回路とを備える。可変容量素子Ｃ１の容量値及び可変誘導素子Ｌ１の誘導値を第２共振回路で確認しながら、第１共振回路の共振周波数が変化しないように容量値及び誘導値を変化させることにより、第１共振回路の負荷Ｑを変化させて第１共振回路による群遅延時間を変化させる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばフィードフォワード方式の歪み補償装置などに用いられる移相器に関し、特に、広帯域にわたって任意に位相を変えようとするときに必要とされる群遅延特性（ｇｒｏｕｐ ｄｅｌａｙ ｃｈａｒａｃｔｅｒｉｓｔｉｃ）を電気的に制御することができる移相器に関する。
【０００２】
【発明の背景】
移相器には、その構成素子のリアクタンス成分を可変にするなどして電気的に信号の位相を変化させるものがあるが、単に入力信号の位相を変化させるだけでなく、群遅延特性も要求される場合には、この役目を果たせない。そのため、従来、群遅延特性が必要になる用途では、同軸プランジャなどの機械的に伝播時間を変化させる遅延時間調整器が一般的に使用されていた。
群遅延特性とは、それを通過する信号の位相が周波数に比例して遅れる（周波数の増加に伴い位相が負の方向に回転する）特性をいい、群遅延だけあるが位相変化がない回路では波形の変化がないことが特徴である。
【０００３】
本発明は、群遅延特性が要求される用途において電気的に遅延時間を制御することができる群遅延時間調整装置及びその構成回路を提供することをその課題とする。
【０００４】
【課題を解決するための手段】
以上のような課題を解決する本発明の群遅延時間調整装置は、それぞれ制御電圧の値によってリアクタンス値が変化する可変容量素子と可変誘導素子とを含む第１共振回路と、前記制御電圧を出力する制御回路とを備えてなる装置であって、前記制御回路は、前記第１共振回路と同じ構成の第２共振回路と、前記第１共振回路の共振周波数に等しい周波数の擬似信号を前記第２共振回路に入力したときの当該第２共振回路の入出力間の位相差を検出する位相差検出回路と、この位相差検出回路による検出値がゼロに近づくように前記第２共振回路に含まれる可変容量素子及び／又は可変誘導素子に供給する制御電圧の値を調整するとともに調整された値の制御電圧を前記第１共振回路の可変容量素子及び／又は可変誘導素子に供給する電圧調整回路とを有し、この電圧調整回路から供給される制御電圧で前記第１共振回路の共振周波数の変動を抑制しつつ当該第１共振回路の負荷Ｑを変化させることにより、当該第１共振回路による群遅延時間を変化させる。
本明細書において共振回路の負荷Ｑとは、伝送線路のインピーダンスをも考慮に入れた共振回路のＱである。
【０００５】
第１共振回路における容量値及び誘導値が所要の値かどうかを第２共振回路の方で確認することができる。また、第１共振回路の共振周波数の変動が抑制された状態で第１共振回路の負荷Ｑが変わるので、群遅延時間を変えることができる。この群遅延時間調整装置による共振周波数付近での挿入損失は殆ど“０”となる。
【０００６】
前記位相差検出回路は、例えば、前記第２共振回路に入力された前記擬似信号の位相と前記第２共振回路から出力される信号の位相とを９０度ずらして同期検波する電子回路を含んで構成される。また、前記電圧調整回路は、例えば、前記位相差検出回路の検波結果に応じて前記第１共振回路及び前記第２共振回路の前記容量値又は前記誘導値を変化させるための制御電圧を生成する電子回路を含んで構成される。
前記位相差検出回路に含まれる電子回路は、例えば、前記第２共振回路に入力された前記擬似信号を分岐入力するπ／２移相器と、前記第２共振回路から出力される信号を前記π／２移相器の出力信号により同期検波する同期検波器とを含んで構成されたり、或いは、前記第２共振回路から出力される信号を９０度移相させるπ／２移相器と、前記擬似信号を前記π／２移相器の出力信号により同期検波する同期検波器とを含んで構成される。
【０００７】
前記第１共振回路及び前記第２共振回路は、例えば、それぞれ、通過する信号が伝送する伝送線路に対してシャントに接続された前記可変容量素子と、前記伝送線路に対してシャントに接続された前記可変誘導素子とから成る並列共振回路とすることができる。また、例えば、通過する信号が伝送する伝送線路に対して直列に接続された前記可変容量素子と、前記伝送線路に対して直列に接続された前記可変誘導素子から成る直列共振回路としてもよい。
【０００８】
前記第１共振回路及び前記第２共振回路は、それぞれ、通過する信号が伝送する伝送線路に対してシャントに接続された前記可変容量素子と、前記伝送線路にシャントに接続された固定誘導素子及び前記可変容量素子の直列回路とからなる並列共振回路とすることができる。このように前記可変容量素子が二つの場合、前記電圧調整回路は、二つの前記可変容量素子によるインピーダンス値の合計値が変化しないように、これらの可変容量素子に供給する制御電圧をそれぞれ変化させるように構成される。
あるいは、前記第１共振回路及び前記第２共振回路を、それぞれ、通過する信号が伝送する伝送線路に対してシャントに接続された前記可変誘導素子と、前記伝送線路にシャントに接続された固定容量素子及び前記可変誘導素子の直列回路とからなる並列共振回路とすることもできる。この場合、前記電圧調整回路は、二つの前記可変誘導素子によるインピーダンス値の合計値が変化しないように、これらの可変誘導素子に供給する制御電圧をそれぞれ変化させるように構成される。
【０００９】
本発明の制御回路は、上記の群遅延時間調整装置の一部の回路として組み込み可能な制御回路である。
【００１０】
【発明の実施の形態】
以下、本発明の群遅延時間調整装置の実施形態を説明する。
＜第１実施形態＞
図１は、本発明の第１実施形態による群遅延時間調整装置の第１共振回路部分の回路構成図である。この第１共振回路によって可変群遅延時間回路の機能を実現することができる。
第１共振回路は、容量値が可変な容量素子である可変容量素子Ｃ１と、インダクタンス（誘導値）が可変な誘導素子である可変誘導素子Ｌ１とを備えている。可変容量素子Ｃ１は、後述する制御回路から供給される第１制御電圧Ｖ１の電圧値に応じて容量値が変化し、可変誘導素子Ｌ１は、その制御回路から供給される第２制御電圧Ｖ２の電圧値に応じてインダクタンスが変化するものである。
【００１１】
可変容量素子Ｃ１と可変誘導素子Ｌ１は並列共振回路を形成しており、入力端子ＩＮと出力端子ＯＵＴとを結ぶ伝送線路に対してシャント（ｓｈｕｎｔ）に接続されている。この並列共振回路は単峰特性のバンドパスフィルタとして機能しており、入力端子ＩＮから入力された信号から、所定の周波数帯域の信号成分のみを出力端子ＯＵＴへ出力する。
第１制御電圧Ｖ１及び第２制御電圧Ｖ２は、第１共振回路の共振周波数が変化しないようにしながら、可変容量素子Ｃ１の容量値及び可変誘導素子Ｌ１のインダクタンスを変化させる。
【００１２】
可変容量素子Ｃ１及び可変誘導素子Ｌ１によるインピーダンスＺ０は、可変誘導素子Ｌ１のインダクタンスをＬ、可変容量素子Ｃ１の容量値をＣとすると、Ｚ０＝√（Ｌ／Ｃ）で表される（アドミッタンスＹ０はＹ０＝√（Ｃ／Ｌ））。
この共振回路の共振時の角周波数ω０はω０＝１／√（ＬＣ）で表されるので、このときの角周波数ω０を変えないでインピーダンスＺ０を変えることは可能である。
インピーダンスＺ０が５０［Ω］の場合、群遅延時間調整装置の電圧伝達関数Ｖは、その逆数で表すと、以下のようになる。
１／Ｖ＝１＋５０・ｊα・Ｙ０
この式から、群遅延時間τは、以下のようになる。
τ＝−ｄ∠Ｖ／ｄω＝５０・Ｙ０／ω０
【００１３】
第１制御電圧Ｖ１及び第２制御電圧Ｖ２は可変容量素子Ｃ１の容量値Ｃ及び可変誘導素子Ｌ１のインダクタンスＬをそれぞれ制御することにより、共振時の角周波数ω０を変えないでインピーダンスＺ０のみを変えることができる。例えば、インダクタンスＬを２倍、容量値Ｃを１／２にすると、共振周波数ω０は変わらず、アドミッタンスＹ０が半分になり、遅延時間τも半分になる。
このような図１の第１共振回路の可変容量素子及び可変誘導素子によるインピーダンスＺ０を変えることにより、共振周波数及び挿入損失が変化せず、第１共振回路の負荷Ｑが変化して、群遅延時間τを変えることができる。
【００１４】
図２は、図１のような第１共振回路に第１制御電圧Ｖ１及び第２制御電圧Ｖ２を供給するための制御回路の構成図である。この制御回路は、図１に示した第１共振回路と同一構成の第２共振回路を有している。
第２共振回路は、可変容量素子Ｃ２と可変誘導素子Ｌ２とで構成される。可変容量素子Ｃ２と可変誘導素子Ｌ２は、図１の第１共振回路に用いられる可変容量素子Ｃ１及び可変誘導素子Ｌ１と同じ特性の素子であり、結局、第２共振回路は、図１の第１共振回路と同じ回路構成になっている。
可変容量素子Ｃ２は、可変容量素子Ｃ１と同じ第１制御電圧Ｖ１によりその容量値が決められ、可変誘導素子Ｌ２は、可変誘導素子Ｌ１と同じ第２制御電圧Ｖ２によりそのインダクタンスが決められる。
【００１５】
第２共振回路は並列共振回路なので、共振周波数と同一周波数の入力信号が第２共振回路に入力されると、第２共振回路によるインピーダンスＺ０は無限大になり、その入出力間で位相変化はない。よって第２共振回路から出力される信号を入力信号で同期検波すると、直交成分は“０”になる。
【００１６】
第１共振回路では、共振周波数が変化しないように可変容量素子Ｃ１の容量値Ｃ及び可変誘電素子Ｌ１のインダクタンスＬを変化させるが、実際に第１共振回路に信号を通しながらその様子を確認することはできない。確認のための信号によって実際に通過させようとする信号が乱れてしまうためである。そこで、制御回路で上記の条件を満たす第１制御電圧Ｖ１及び／又は第２制御電圧Ｖ２を生成して第１共振回路に供給するのである。
【００１７】
制御回路は、具体的には、第２共振回路のほか、第１共振回路に入力される信号の周波数帯域の中心周波数の信号を出力する電源１１、可変容量素子Ｃ２、可変誘導素子Ｌ２、π／２移相器１２、同期検波器１３、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）１４、及び、増幅器１５とを備えている。
【００１８】
電源１１は、第１共振回路の共振周波数に等しい周波数の擬似信号を発生する。この信号は、π／２移相器１２及び第２共振回路に供給される。
π／２移相器１２は、電源１１から出力される信号の位相を９０度（π／２ラジアン）シフトさせるためのものである。
同期検波器１３は、第２共振回路の出力をπ／２移相器１２の出力信号により同期検波する。この同期検波器１３により、電源１１から出力される信号が、第２共振回路を通ることによる位相のずれを検出する。
ＬＰＦ１４は、同期検波の結果に不要な周波数成分が含まれないようにフィルタリングするものである。
【００１９】
増幅器１５は、検波結果を増幅して第２制御電圧Ｖ２を生成する電子回路である。この第２制御電圧Ｖ２は、可変誘導素子Ｌ１及び可変誘導素子Ｌ２に供給される。検波結果が“０”でない場合には、検波結果が“０”になるように、第２制御電圧Ｖ２が可変誘導素子Ｌ２のインダクタンスを制御する。検波結果が“０”の場合には第２制御電圧Ｖ２は変化せず、可変誘導素子Ｌ２のインダクタンスはそのままである。このようにして、制御回路の共振回路による位相差が“０”になる。
なお、ここでは、第１制御電圧Ｖ１には、制御回路の外部から、所望の群遅延時間を得るための電圧が供給されているものとする。
【００２０】
第１制御電圧Ｖ１及び増幅器１５により得られた第２制御電圧Ｖ２は、第１共振回路にも供給され、第１共振回路と制御回路内の第２共振回路とが同じ条件で動作することになる。従って、この制御回路により、第１共振回路に対して、最適な第２制御電圧Ｖ２を供給できるようになる。
なお、この例では、第２制御電圧Ｖ２を供給する場合について説明したが、第１制御電圧についても同様に最適な値を第１共振回路に供給することができる。この場合には、第２制御電圧Ｖ２に外部から所望の群遅延時間を得るための電圧が供給されるようにし、第１制御電圧を増幅器１５の出力として得るようにすればよい。
また、この実施形態ではπ／２移相器１２を、電源１１からみて第２共振回路と並列になるように設けているが、これに限らず、第２共振回路の前段または後段に設けるようにしてもよい。この場合、同期検波器１３には、π／２移相器１２により９０度移相された第２共振回路の出力が入力されるほか、電源１１から第２共振回路へ入力される信号が、直接入力され。ようするに、同期検波器１３は、いずれかの位相が９０度シフトされた電源１１からの信号と第２共振回路の出力とで同期検波を行うようにすればよい。
【００２１】
＜第２実施形態＞
図３は、本発明の第２実施形態による第１共振回路の構成図である。
この第１共振回路は、容量値が可変な容量素子である第１可変容量素子Ｃ３及び第２可変容量素子Ｃ４と、固定のインダクタンスを持つ誘導素子Ｌ３とを備えている。第１可変容量素子Ｃ３は、後述する制御回路から供給される第１制御電圧Ｖ１の電圧値に応じて容量値が変化し、第２可変容量素子Ｃ４は、同じく制御回路から供給される第２制御電圧Ｖ２の電圧値に応じて容量値が変化する。
【００２２】
第１可変容量素子Ｃ３、第２可変容量素子Ｃ４、及び誘導素子Ｌ３は、並列共振回路を形成しており、共振回路の入力端子と出力端子とを結ぶ伝送線路に対してシャントに、第１可変容量素子Ｃ３が接続され、また、誘導素子Ｌ３と第２可変容量素子Ｃ４の直列回路が接続されている。
第１共振回路は、単峰特性のバンドパスフィルタとして機能しており、入力端子ＩＮから入力された信号から所定の周波数帯域の信号成分のみを出力端子ＯＵＴに出力する。
第１制御電圧Ｖ１及び第２制御電圧Ｖ２は、第１実施形態の場合と同様に、第１共振回路の共振周波数（角周波数ω０）が変化しないようにしながら、第１可変容量素子Ｃ３及び第２可変容量素子Ｃ４の容量値を変化させる。共振周波数（共振時の角周波数ω０）は、第１可変容量素子Ｃ３及び第２可変容量素子Ｃ４の合成容量により決まるので、この合成容量が変わらないように第１制御電圧Ｖ１及び第２制御電圧Ｖ２を変化させる。つまり、第１可変容量素子Ｃ３のインピーダンス値と第２可変容量素子Ｃ４のインピーダンス値との合計値が変化しないように第２制御電圧Ｖ２を変化させる。
このような第１共振回路においても、第１実施形態のものと同様に、挿入損失が変化せず、遅延時間のみを変えることができる。
【００２３】
この第１共振回路の共振時の角周波数ω０は、誘電素子Ｌ３のインダクタンスをＬ１、第１可変容量素子Ｃ３の容量値をＣ１、第２可変容量素子Ｃ４の容量値をＣ２とすると、以下のように表される。
ω０＝１／√（Ｌ１Ｃ０）
Ｃ０＝Ｃ１Ｃ２／（Ｃ１＋Ｃ２）
共振回路の電圧伝達関数Ｖの逆数１／Ｖは、以下のようになる。
１／Ｖ＝１＋２５・ｊαＫ
但し、Ｋ＝２ω０（Ｃ１＋Ｃ２）Ｃ０／（Ｃ２−Ｃ０）
これにより群遅延時間が求められるが、Ｃ１（Ｃ２）を変えると、上記のＫも変化して、群遅延時間も変化する。
【００２４】
この実施形態の第１共振回路に第１制御電圧Ｖ１及び第２制御電圧Ｖ２を供給するための制御回路は、図４のようなものである。
この制御回路は、図２に示した制御回路の構成を一部変形したものである。図２の制御回路との相違は第２共振回路の部分であり、図３の第１共振回路と同様の構成になっている。この第２共振回路部分が異なっているだけで、動作的にはまったく図２の制御回路と差異はない。
すなわち、この実施形態においても、第２共振回路は、電源１１と同期検波器１３との間の伝送線路に対してシャントに、第１可変容量素子Ｃ５が接続され、また、誘導素子Ｌ４と第２可変容量素子Ｃ６の直列回路が接続されて構成されている。このような回路構成により、図３の第１共振回路に対して第２制御電圧Ｖ２が印加され、共振周波数が一定に保たれる。
【００２５】
＜第３実施形態＞
図５は、図３の第１共振回路の変形例であり、可変容量素子Ｃ３，Ｃ４に代えて、可変誘導素子Ｌ５，Ｌ６を用い、誘導素子Ｌ３に替えて容量素子Ｃ７を用いた点が異なるのみである。
このような第１共振回路に第１制御電圧Ｖ１及び第２制御電圧Ｖ２を供給するための制御回路は、例えば図６のような回路構成となる。
図４の制御回路との比較では、可変容量素子Ｃ５，Ｃ６に代えて、可変誘導素子Ｌ７，Ｌ８を用い、誘導素子Ｌ４に替えて容量素子Ｃ８を用いた点が異なるのみである。その動作は、図３及び図４の共振回路及び制御回路に同じである。
【００２６】
＜第４実施形態＞
図７は、図１の第１共振回路の変形であり、伝送線路に対してシャントに接続された可変容量素子Ｃ１及び可変誘導素子Ｌ１に代えて、可変容量素子Ｃ９及び可変誘導素子Ｌ９を伝送線路に対して直列に接続している点が異なるのみである。
このような第１共振回路においても、第１実施形態と同様に、共振周波数付近の挿入損失が変化せず、遅延時間のみを変えることができる。
このような第１共振回路に第１制御電圧Ｖ１及び第２制御電圧を供給するための制御回路は、例えば図８のような回路構成となる。
図２の制御回路との比較では、シャントに接続されている可変容量素子Ｃ２及び可変誘導素子Ｌ２に代えて、直列に接続された可変容量素子Ｃ１０及び可変誘導素子Ｌ１０を用いた点が異なるのみである。その動作は、図１及び図２の共振回路及び制御回路に同じである。
【００２７】
なお、以上の説明において第１共振回路と制御回路とを別の装置として説明したが、共振回路と制御回路とが一体となって構成されていてもよい。
【００２８】
【発明の効果】
以上の説明から明らかなように、本発明によれば、良好な群遅延特性が要求される場合でも、挿入損失を変化させずに電気的に群遅延時間を制御できる群遅延時間調整装置を提供することができる。
【図面の簡単な説明】
【図１】第１実施形態による第１共振回路の構成図。
【図２】第１実施形態による制御回路の構成図。
【図３】第２実施形態による第１共振回路の構成図。
【図４】第２実施形態による制御回路の構成図。
【図５】第３実施形態による第１共振回路の構成図。
【図６】第３実施形態による制御回路の構成図。
【図７】第４実施形態による第１共振回路の構成図。
【図８】第４実施形態による制御回路の構成図。
【符号の説明】
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ９、Ｃ１０ 可変容量素子
Ｃ７、Ｃ８ 容量素子
Ｌ１、Ｌ２、Ｌ５、Ｌ６、Ｌ７、Ｌ８、Ｌ９、Ｌ１０ 可変誘導素子
Ｌ３、Ｌ４ 誘導素子
１１ 電源
１２ π／２移相器
１３ 同期検波器
１４ ＬＰＦ
１５ 増幅器
【発明の属する技術分野】
本発明は、例えばフィードフォワード方式の歪み補償装置などに用いられる移相器に関し、特に、広帯域にわたって任意に位相を変えようとするときに必要とされる群遅延特性（ｇｒｏｕｐ ｄｅｌａｙ ｃｈａｒａｃｔｅｒｉｓｔｉｃ）を電気的に制御することができる移相器に関する。
【０００２】
【発明の背景】
移相器には、その構成素子のリアクタンス成分を可変にするなどして電気的に信号の位相を変化させるものがあるが、単に入力信号の位相を変化させるだけでなく、群遅延特性も要求される場合には、この役目を果たせない。そのため、従来、群遅延特性が必要になる用途では、同軸プランジャなどの機械的に伝播時間を変化させる遅延時間調整器が一般的に使用されていた。
群遅延特性とは、それを通過する信号の位相が周波数に比例して遅れる（周波数の増加に伴い位相が負の方向に回転する）特性をいい、群遅延だけあるが位相変化がない回路では波形の変化がないことが特徴である。
【０００３】
本発明は、群遅延特性が要求される用途において電気的に遅延時間を制御することができる群遅延時間調整装置及びその構成回路を提供することをその課題とする。
【０００４】
【課題を解決するための手段】
以上のような課題を解決する本発明の群遅延時間調整装置は、それぞれ制御電圧の値によってリアクタンス値が変化する可変容量素子と可変誘導素子とを含む第１共振回路と、前記制御電圧を出力する制御回路とを備えてなる装置であって、前記制御回路は、前記第１共振回路と同じ構成の第２共振回路と、前記第１共振回路の共振周波数に等しい周波数の擬似信号を前記第２共振回路に入力したときの当該第２共振回路の入出力間の位相差を検出する位相差検出回路と、この位相差検出回路による検出値がゼロに近づくように前記第２共振回路に含まれる可変容量素子及び／又は可変誘導素子に供給する制御電圧の値を調整するとともに調整された値の制御電圧を前記第１共振回路の可変容量素子及び／又は可変誘導素子に供給する電圧調整回路とを有し、この電圧調整回路から供給される制御電圧で前記第１共振回路の共振周波数の変動を抑制しつつ当該第１共振回路の負荷Ｑを変化させることにより、当該第１共振回路による群遅延時間を変化させる。
本明細書において共振回路の負荷Ｑとは、伝送線路のインピーダンスをも考慮に入れた共振回路のＱである。
【０００５】
第１共振回路における容量値及び誘導値が所要の値かどうかを第２共振回路の方で確認することができる。また、第１共振回路の共振周波数の変動が抑制された状態で第１共振回路の負荷Ｑが変わるので、群遅延時間を変えることができる。この群遅延時間調整装置による共振周波数付近での挿入損失は殆ど“０”となる。
【０００６】
前記位相差検出回路は、例えば、前記第２共振回路に入力された前記擬似信号の位相と前記第２共振回路から出力される信号の位相とを９０度ずらして同期検波する電子回路を含んで構成される。また、前記電圧調整回路は、例えば、前記位相差検出回路の検波結果に応じて前記第１共振回路及び前記第２共振回路の前記容量値又は前記誘導値を変化させるための制御電圧を生成する電子回路を含んで構成される。
前記位相差検出回路に含まれる電子回路は、例えば、前記第２共振回路に入力された前記擬似信号を分岐入力するπ／２移相器と、前記第２共振回路から出力される信号を前記π／２移相器の出力信号により同期検波する同期検波器とを含んで構成されたり、或いは、前記第２共振回路から出力される信号を９０度移相させるπ／２移相器と、前記擬似信号を前記π／２移相器の出力信号により同期検波する同期検波器とを含んで構成される。
【０００７】
前記第１共振回路及び前記第２共振回路は、例えば、それぞれ、通過する信号が伝送する伝送線路に対してシャントに接続された前記可変容量素子と、前記伝送線路に対してシャントに接続された前記可変誘導素子とから成る並列共振回路とすることができる。また、例えば、通過する信号が伝送する伝送線路に対して直列に接続された前記可変容量素子と、前記伝送線路に対して直列に接続された前記可変誘導素子から成る直列共振回路としてもよい。
【０００８】
前記第１共振回路及び前記第２共振回路は、それぞれ、通過する信号が伝送する伝送線路に対してシャントに接続された前記可変容量素子と、前記伝送線路にシャントに接続された固定誘導素子及び前記可変容量素子の直列回路とからなる並列共振回路とすることができる。このように前記可変容量素子が二つの場合、前記電圧調整回路は、二つの前記可変容量素子によるインピーダンス値の合計値が変化しないように、これらの可変容量素子に供給する制御電圧をそれぞれ変化させるように構成される。
あるいは、前記第１共振回路及び前記第２共振回路を、それぞれ、通過する信号が伝送する伝送線路に対してシャントに接続された前記可変誘導素子と、前記伝送線路にシャントに接続された固定容量素子及び前記可変誘導素子の直列回路とからなる並列共振回路とすることもできる。この場合、前記電圧調整回路は、二つの前記可変誘導素子によるインピーダンス値の合計値が変化しないように、これらの可変誘導素子に供給する制御電圧をそれぞれ変化させるように構成される。
【０００９】
本発明の制御回路は、上記の群遅延時間調整装置の一部の回路として組み込み可能な制御回路である。
【００１０】
【発明の実施の形態】
以下、本発明の群遅延時間調整装置の実施形態を説明する。
＜第１実施形態＞
図１は、本発明の第１実施形態による群遅延時間調整装置の第１共振回路部分の回路構成図である。この第１共振回路によって可変群遅延時間回路の機能を実現することができる。
第１共振回路は、容量値が可変な容量素子である可変容量素子Ｃ１と、インダクタンス（誘導値）が可変な誘導素子である可変誘導素子Ｌ１とを備えている。可変容量素子Ｃ１は、後述する制御回路から供給される第１制御電圧Ｖ１の電圧値に応じて容量値が変化し、可変誘導素子Ｌ１は、その制御回路から供給される第２制御電圧Ｖ２の電圧値に応じてインダクタンスが変化するものである。
【００１１】
可変容量素子Ｃ１と可変誘導素子Ｌ１は並列共振回路を形成しており、入力端子ＩＮと出力端子ＯＵＴとを結ぶ伝送線路に対してシャント（ｓｈｕｎｔ）に接続されている。この並列共振回路は単峰特性のバンドパスフィルタとして機能しており、入力端子ＩＮから入力された信号から、所定の周波数帯域の信号成分のみを出力端子ＯＵＴへ出力する。
第１制御電圧Ｖ１及び第２制御電圧Ｖ２は、第１共振回路の共振周波数が変化しないようにしながら、可変容量素子Ｃ１の容量値及び可変誘導素子Ｌ１のインダクタンスを変化させる。
【００１２】
可変容量素子Ｃ１及び可変誘導素子Ｌ１によるインピーダンスＺ０は、可変誘導素子Ｌ１のインダクタンスをＬ、可変容量素子Ｃ１の容量値をＣとすると、Ｚ０＝√（Ｌ／Ｃ）で表される（アドミッタンスＹ０はＹ０＝√（Ｃ／Ｌ））。
この共振回路の共振時の角周波数ω０はω０＝１／√（ＬＣ）で表されるので、このときの角周波数ω０を変えないでインピーダンスＺ０を変えることは可能である。
インピーダンスＺ０が５０［Ω］の場合、群遅延時間調整装置の電圧伝達関数Ｖは、その逆数で表すと、以下のようになる。
１／Ｖ＝１＋５０・ｊα・Ｙ０
この式から、群遅延時間τは、以下のようになる。
τ＝−ｄ∠Ｖ／ｄω＝５０・Ｙ０／ω０
【００１３】
第１制御電圧Ｖ１及び第２制御電圧Ｖ２は可変容量素子Ｃ１の容量値Ｃ及び可変誘導素子Ｌ１のインダクタンスＬをそれぞれ制御することにより、共振時の角周波数ω０を変えないでインピーダンスＺ０のみを変えることができる。例えば、インダクタンスＬを２倍、容量値Ｃを１／２にすると、共振周波数ω０は変わらず、アドミッタンスＹ０が半分になり、遅延時間τも半分になる。
このような図１の第１共振回路の可変容量素子及び可変誘導素子によるインピーダンスＺ０を変えることにより、共振周波数及び挿入損失が変化せず、第１共振回路の負荷Ｑが変化して、群遅延時間τを変えることができる。
【００１４】
図２は、図１のような第１共振回路に第１制御電圧Ｖ１及び第２制御電圧Ｖ２を供給するための制御回路の構成図である。この制御回路は、図１に示した第１共振回路と同一構成の第２共振回路を有している。
第２共振回路は、可変容量素子Ｃ２と可変誘導素子Ｌ２とで構成される。可変容量素子Ｃ２と可変誘導素子Ｌ２は、図１の第１共振回路に用いられる可変容量素子Ｃ１及び可変誘導素子Ｌ１と同じ特性の素子であり、結局、第２共振回路は、図１の第１共振回路と同じ回路構成になっている。
可変容量素子Ｃ２は、可変容量素子Ｃ１と同じ第１制御電圧Ｖ１によりその容量値が決められ、可変誘導素子Ｌ２は、可変誘導素子Ｌ１と同じ第２制御電圧Ｖ２によりそのインダクタンスが決められる。
【００１５】
第２共振回路は並列共振回路なので、共振周波数と同一周波数の入力信号が第２共振回路に入力されると、第２共振回路によるインピーダンスＺ０は無限大になり、その入出力間で位相変化はない。よって第２共振回路から出力される信号を入力信号で同期検波すると、直交成分は“０”になる。
【００１６】
第１共振回路では、共振周波数が変化しないように可変容量素子Ｃ１の容量値Ｃ及び可変誘電素子Ｌ１のインダクタンスＬを変化させるが、実際に第１共振回路に信号を通しながらその様子を確認することはできない。確認のための信号によって実際に通過させようとする信号が乱れてしまうためである。そこで、制御回路で上記の条件を満たす第１制御電圧Ｖ１及び／又は第２制御電圧Ｖ２を生成して第１共振回路に供給するのである。
【００１７】
制御回路は、具体的には、第２共振回路のほか、第１共振回路に入力される信号の周波数帯域の中心周波数の信号を出力する電源１１、可変容量素子Ｃ２、可変誘導素子Ｌ２、π／２移相器１２、同期検波器１３、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）１４、及び、増幅器１５とを備えている。
【００１８】
電源１１は、第１共振回路の共振周波数に等しい周波数の擬似信号を発生する。この信号は、π／２移相器１２及び第２共振回路に供給される。
π／２移相器１２は、電源１１から出力される信号の位相を９０度（π／２ラジアン）シフトさせるためのものである。
同期検波器１３は、第２共振回路の出力をπ／２移相器１２の出力信号により同期検波する。この同期検波器１３により、電源１１から出力される信号が、第２共振回路を通ることによる位相のずれを検出する。
ＬＰＦ１４は、同期検波の結果に不要な周波数成分が含まれないようにフィルタリングするものである。
【００１９】
増幅器１５は、検波結果を増幅して第２制御電圧Ｖ２を生成する電子回路である。この第２制御電圧Ｖ２は、可変誘導素子Ｌ１及び可変誘導素子Ｌ２に供給される。検波結果が“０”でない場合には、検波結果が“０”になるように、第２制御電圧Ｖ２が可変誘導素子Ｌ２のインダクタンスを制御する。検波結果が“０”の場合には第２制御電圧Ｖ２は変化せず、可変誘導素子Ｌ２のインダクタンスはそのままである。このようにして、制御回路の共振回路による位相差が“０”になる。
なお、ここでは、第１制御電圧Ｖ１には、制御回路の外部から、所望の群遅延時間を得るための電圧が供給されているものとする。
【００２０】
第１制御電圧Ｖ１及び増幅器１５により得られた第２制御電圧Ｖ２は、第１共振回路にも供給され、第１共振回路と制御回路内の第２共振回路とが同じ条件で動作することになる。従って、この制御回路により、第１共振回路に対して、最適な第２制御電圧Ｖ２を供給できるようになる。
なお、この例では、第２制御電圧Ｖ２を供給する場合について説明したが、第１制御電圧についても同様に最適な値を第１共振回路に供給することができる。この場合には、第２制御電圧Ｖ２に外部から所望の群遅延時間を得るための電圧が供給されるようにし、第１制御電圧を増幅器１５の出力として得るようにすればよい。
また、この実施形態ではπ／２移相器１２を、電源１１からみて第２共振回路と並列になるように設けているが、これに限らず、第２共振回路の前段または後段に設けるようにしてもよい。この場合、同期検波器１３には、π／２移相器１２により９０度移相された第２共振回路の出力が入力されるほか、電源１１から第２共振回路へ入力される信号が、直接入力され。ようするに、同期検波器１３は、いずれかの位相が９０度シフトされた電源１１からの信号と第２共振回路の出力とで同期検波を行うようにすればよい。
【００２１】
＜第２実施形態＞
図３は、本発明の第２実施形態による第１共振回路の構成図である。
この第１共振回路は、容量値が可変な容量素子である第１可変容量素子Ｃ３及び第２可変容量素子Ｃ４と、固定のインダクタンスを持つ誘導素子Ｌ３とを備えている。第１可変容量素子Ｃ３は、後述する制御回路から供給される第１制御電圧Ｖ１の電圧値に応じて容量値が変化し、第２可変容量素子Ｃ４は、同じく制御回路から供給される第２制御電圧Ｖ２の電圧値に応じて容量値が変化する。
【００２２】
第１可変容量素子Ｃ３、第２可変容量素子Ｃ４、及び誘導素子Ｌ３は、並列共振回路を形成しており、共振回路の入力端子と出力端子とを結ぶ伝送線路に対してシャントに、第１可変容量素子Ｃ３が接続され、また、誘導素子Ｌ３と第２可変容量素子Ｃ４の直列回路が接続されている。
第１共振回路は、単峰特性のバンドパスフィルタとして機能しており、入力端子ＩＮから入力された信号から所定の周波数帯域の信号成分のみを出力端子ＯＵＴに出力する。
第１制御電圧Ｖ１及び第２制御電圧Ｖ２は、第１実施形態の場合と同様に、第１共振回路の共振周波数（角周波数ω０）が変化しないようにしながら、第１可変容量素子Ｃ３及び第２可変容量素子Ｃ４の容量値を変化させる。共振周波数（共振時の角周波数ω０）は、第１可変容量素子Ｃ３及び第２可変容量素子Ｃ４の合成容量により決まるので、この合成容量が変わらないように第１制御電圧Ｖ１及び第２制御電圧Ｖ２を変化させる。つまり、第１可変容量素子Ｃ３のインピーダンス値と第２可変容量素子Ｃ４のインピーダンス値との合計値が変化しないように第２制御電圧Ｖ２を変化させる。
このような第１共振回路においても、第１実施形態のものと同様に、挿入損失が変化せず、遅延時間のみを変えることができる。
【００２３】
この第１共振回路の共振時の角周波数ω０は、誘電素子Ｌ３のインダクタンスをＬ１、第１可変容量素子Ｃ３の容量値をＣ１、第２可変容量素子Ｃ４の容量値をＣ２とすると、以下のように表される。
ω０＝１／√（Ｌ１Ｃ０）
Ｃ０＝Ｃ１Ｃ２／（Ｃ１＋Ｃ２）
共振回路の電圧伝達関数Ｖの逆数１／Ｖは、以下のようになる。
１／Ｖ＝１＋２５・ｊαＫ
但し、Ｋ＝２ω０（Ｃ１＋Ｃ２）Ｃ０／（Ｃ２−Ｃ０）
これにより群遅延時間が求められるが、Ｃ１（Ｃ２）を変えると、上記のＫも変化して、群遅延時間も変化する。
【００２４】
この実施形態の第１共振回路に第１制御電圧Ｖ１及び第２制御電圧Ｖ２を供給するための制御回路は、図４のようなものである。
この制御回路は、図２に示した制御回路の構成を一部変形したものである。図２の制御回路との相違は第２共振回路の部分であり、図３の第１共振回路と同様の構成になっている。この第２共振回路部分が異なっているだけで、動作的にはまったく図２の制御回路と差異はない。
すなわち、この実施形態においても、第２共振回路は、電源１１と同期検波器１３との間の伝送線路に対してシャントに、第１可変容量素子Ｃ５が接続され、また、誘導素子Ｌ４と第２可変容量素子Ｃ６の直列回路が接続されて構成されている。このような回路構成により、図３の第１共振回路に対して第２制御電圧Ｖ２が印加され、共振周波数が一定に保たれる。
【００２５】
＜第３実施形態＞
図５は、図３の第１共振回路の変形例であり、可変容量素子Ｃ３，Ｃ４に代えて、可変誘導素子Ｌ５，Ｌ６を用い、誘導素子Ｌ３に替えて容量素子Ｃ７を用いた点が異なるのみである。
このような第１共振回路に第１制御電圧Ｖ１及び第２制御電圧Ｖ２を供給するための制御回路は、例えば図６のような回路構成となる。
図４の制御回路との比較では、可変容量素子Ｃ５，Ｃ６に代えて、可変誘導素子Ｌ７，Ｌ８を用い、誘導素子Ｌ４に替えて容量素子Ｃ８を用いた点が異なるのみである。その動作は、図３及び図４の共振回路及び制御回路に同じである。
【００２６】
＜第４実施形態＞
図７は、図１の第１共振回路の変形であり、伝送線路に対してシャントに接続された可変容量素子Ｃ１及び可変誘導素子Ｌ１に代えて、可変容量素子Ｃ９及び可変誘導素子Ｌ９を伝送線路に対して直列に接続している点が異なるのみである。
このような第１共振回路においても、第１実施形態と同様に、共振周波数付近の挿入損失が変化せず、遅延時間のみを変えることができる。
このような第１共振回路に第１制御電圧Ｖ１及び第２制御電圧を供給するための制御回路は、例えば図８のような回路構成となる。
図２の制御回路との比較では、シャントに接続されている可変容量素子Ｃ２及び可変誘導素子Ｌ２に代えて、直列に接続された可変容量素子Ｃ１０及び可変誘導素子Ｌ１０を用いた点が異なるのみである。その動作は、図１及び図２の共振回路及び制御回路に同じである。
【００２７】
なお、以上の説明において第１共振回路と制御回路とを別の装置として説明したが、共振回路と制御回路とが一体となって構成されていてもよい。
【００２８】
【発明の効果】
以上の説明から明らかなように、本発明によれば、良好な群遅延特性が要求される場合でも、挿入損失を変化させずに電気的に群遅延時間を制御できる群遅延時間調整装置を提供することができる。
【図面の簡単な説明】
【図１】第１実施形態による第１共振回路の構成図。
【図２】第１実施形態による制御回路の構成図。
【図３】第２実施形態による第１共振回路の構成図。
【図４】第２実施形態による制御回路の構成図。
【図５】第３実施形態による第１共振回路の構成図。
【図６】第３実施形態による制御回路の構成図。
【図７】第４実施形態による第１共振回路の構成図。
【図８】第４実施形態による制御回路の構成図。
【符号の説明】
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ９、Ｃ１０ 可変容量素子
Ｃ７、Ｃ８ 容量素子
Ｌ１、Ｌ２、Ｌ５、Ｌ６、Ｌ７、Ｌ８、Ｌ９、Ｌ１０ 可変誘導素子
Ｌ３、Ｌ４ 誘導素子
１１ 電源
１２ π／２移相器
１３ 同期検波器
１４ ＬＰＦ
１５ 増幅器
Claims (11)
- それぞれ制御電圧の値によってリアクタンス値が変化する可変容量素子と可変誘導素子とを含む第１共振回路と、前記制御電圧を出力する制御回路とを備えてなる装置であって、
前記制御回路は、
前記第１共振回路と同じ構成の第２共振回路と、
前記第１共振回路の共振周波数に等しい周波数の擬似信号を前記第２共振回路に入力したときの当該第２共振回路の入出力間の位相差を検出する位相差検出回路と、
この位相差検出回路による検出値がゼロに近づくように前記第２共振回路に含まれる可変容量素子及び／又は可変誘導素子に供給する制御電圧の値を調整するとともに調整された値の制御電圧を前記第１共振回路の可変容量素子及び／又は可変誘導素子に供給する電圧調整回路とを有し、
この電圧調整回路から供給される制御電圧で前記第１共振回路の共振周波数の変動を抑制しつつ当該第１共振回路の負荷Ｑを変化させることにより、当該第１共振回路による群遅延時間を変化させることを特徴とする、群遅延時間調整装置。 - 前記位相差検出回路は、前記第２共振回路に入力された前記擬似信号の位相と前記第２共振回路から出力される信号の位相とを９０度ずらして同期検波する電子回路を含んで構成されており、
前記電圧調整回路は、前記位相差検出回路の検波結果に応じて前記第１共振回路及び前記第２共振回路の前記容量値又は前記誘導値を変化させるための制御電圧を生成する電子回路を含んで構成されることを特徴とする、請求項１記載の群遅延時間調整装置。 - 前記位相差検出回路は、前記第２共振回路に入力された前記擬似信号を分岐入力するπ／２移相器と、前記第２共振回路から出力される信号を前記π／２移相器の出力信号により同期検波する同期検波器とを含んで構成されることを特徴とする、請求項２記載の群遅延時間調整装置。
- 前記位相差検出回路は、前記第２共振回路から出力される信号を９０度移相させるπ／２移相器と、前記擬似信号を前記π／２移相器の出力信号により同期検波する同期検波器とを含んで構成されることを特徴とする、請求項２記載の群遅延時間調整装置。
- 前記第１共振回路及び前記第２共振回路は、それぞれ、通過する信号が伝送する伝送線路に対してシャントに接続された前記可変容量素子と、前記伝送線路に対してシャントに接続された前記可変誘導素子とから成る並列共振回路であることを特徴とする、請求項２記載の群遅延時間調整装置。
- 前記第１共振回路及び前記第２共振回路は、それぞれ、通過する信号が伝送する伝送路に対して直列に接続された前記可変容量素子と、前記伝送線路に対して直列に接続された前記可変誘導素子から成る直列共振回路であることを特徴とする、請求項２記載の群遅延時間調整装置。
- 前記第１共振回路及び前記第２共振回路は、それぞれ、通過する信号が伝送する伝送線路に対してシャントに接続された前記可変容量素子と、前記伝送線路にシャントに接続された固定誘導素子及び前記可変容量素子の直列回路とからなる並列共振回路であることを特徴とする、請求項２記載の群遅延時間調整装置。
- 前記電圧調整回路は、二つの前記可変容量素子によるインピーダンス値の合計値が変化しないように、これらの可変容量素子に供給する制御電圧をそれぞれ変化させるように構成されていることを特徴とする、請求項７記載の群遅延時間調整装置。
- 前記第１共振回路及び前記第２共振回路は、それぞれ、通過する信号が伝送する伝送線路に対してシャントに接続された前記可変誘導素子と、前記伝送線路にシャントに接続された固定容量素子及び前記可変誘導素子の直列回路とからなる並列共振回路であることを特徴とする、請求項２記載の群遅延時間調整装置。
- 前記電圧調整回路は、二つの前記可変誘導素子によるインピーダンス値の合計値が変化しないように、これらの可変誘導素子に供給する制御電圧をそれぞれ変化させるように構成されていることを特徴とする、請求項９記載の群遅延時間調整装置。
- それぞれ制御電圧の値によってリアクタンス値が変化する可変容量素子と可変誘導素子とを含む第１共振回路に対して前記制御電圧を出力する制御回路であって、
前記第１共振回路と同じ構成の第２共振回路と、
前記第１共振回路の共振周波数に等しい周波数の擬似信号を前記第２共振回路に入力したときの当該第２共振回路の入出力間の位相差を検出する位相差検出回路と、
この位相差検出回路による検出値がゼロに近づくように前記第２共振回路に含まれる可変容量素子及び／又は可変誘導素子に供給する制御電圧の値を調整するとともに調整された値の制御電圧を前記第１共振回路の可変容量素子及び／又は可変誘導素子に供給する電圧調整回路とを有し、
この電圧調整回路から供給される制御電圧で前記第１共振回路の共振周波数の変動を抑制しつつ当該第１共振回路の負荷Ｑを変化させることにより、当該第１共振回路による群遅延時間を変化させることを特徴とする、群遅延時間調整用の制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003059108A JP4373108B2 (ja) | 2003-03-05 | 2003-03-05 | 群遅延時間調整装置及び制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003059108A JP4373108B2 (ja) | 2003-03-05 | 2003-03-05 | 群遅延時間調整装置及び制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004274177A true JP2004274177A (ja) | 2004-09-30 |
| JP4373108B2 JP4373108B2 (ja) | 2009-11-25 |
Family
ID=33122040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003059108A Expired - Lifetime JP4373108B2 (ja) | 2003-03-05 | 2003-03-05 | 群遅延時間調整装置及び制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4373108B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013121129A (ja) * | 2011-12-08 | 2013-06-17 | Nippon Soken Inc | 干渉波抑制装置 |
| JP2015526002A (ja) * | 2012-06-29 | 2015-09-07 | ローデ ウント シュヴァルツ ゲーエムベーハー ウント コンパニ カーゲー | ドハティ方式による準広帯域増幅器 |
| CN113098465A (zh) * | 2021-03-29 | 2021-07-09 | 杭州电子科技大学 | 一种高集成度可调节左手延迟电路 |
-
2003
- 2003-03-05 JP JP2003059108A patent/JP4373108B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013121129A (ja) * | 2011-12-08 | 2013-06-17 | Nippon Soken Inc | 干渉波抑制装置 |
| JP2015526002A (ja) * | 2012-06-29 | 2015-09-07 | ローデ ウント シュヴァルツ ゲーエムベーハー ウント コンパニ カーゲー | ドハティ方式による準広帯域増幅器 |
| CN113098465A (zh) * | 2021-03-29 | 2021-07-09 | 杭州电子科技大学 | 一种高集成度可调节左手延迟电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4373108B2 (ja) | 2009-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2615156C1 (ru) | Сокращение утечки из передатчика в приемник в полнодуплексной системе без использования дуплексора | |
| CN103620959B (zh) | 正交混合耦合器、放大器及无线通信装置 | |
| US4951009A (en) | Tuning method and control system for automatic matching network | |
| EP3148045B1 (en) | Constant current radio frequency generator for a wireless charging system | |
| JP2008533840A (ja) | 無線周波誘導容量性フィルタ回路トポロジー | |
| US20160127063A1 (en) | Multiplexers using weakly-coupled networks in rf front end circuitry | |
| EP2384546A1 (en) | Phase-locked loop | |
| US6597248B2 (en) | Voltage-controlled oscillator | |
| CN112260715B (zh) | 天线电路、通信芯片、终端设备及反馈调谐方法 | |
| JP2004274177A (ja) | 群遅延時間調整装置及び制御回路 | |
| JP2003524950A (ja) | 受信機回路 | |
| WO2019187744A1 (ja) | 高周波モジュール | |
| EP3053276A1 (en) | Transceiver arrangement, communication device, and method | |
| JP2015029238A (ja) | デュプレクサ | |
| JP2004519941A (ja) | 電子装置における電力増幅器の入力側インピーダンス整合用の回路及び方法 | |
| TWI279073B (en) | Linearable tuning varactor circuit has and its linear tuning method | |
| US9929700B2 (en) | Distortion compensation circuit | |
| US20170085242A1 (en) | Phase shift circuit | |
| JP2004248119A (ja) | Ｐｌｃモデム | |
| JPH0888097A (ja) | プラズマ装置用マッチング回路 | |
| KR100350400B1 (ko) | 동조제어방식 | |
| US12132488B2 (en) | Broadband frequency multiplier with harmonic suppression | |
| JP2005027246A (ja) | 群遅延時間調整器 | |
| CN109348559A (zh) | 大功率高频感应加热电源的选频电路及选频方法 | |
| US20240223168A1 (en) | Broadband Frequency Multiplier with Harmonic Suppression |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090903 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4373108 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
| EXPY | Cancellation because of completion of term |