【０００１】
【発明の属する技術分野】
本発明は、半導体チップの製造方法、半導体チップ、半導体装置、電子デバイス、および、かかる電子デバイスを備える電子機器に関する。
【０００２】
【従来の技術】
従来、半導体チップを回路基板に実装する際には、突起電極（バンプ）が形成された半導体チップの端子と、対応する回路基板の端子とを位置決めして、この状態で、加熱または加熱・加圧を行うことにより、対応する端子同士を接合することが行われている。
【０００３】
半導体チップの端子にバンプを形成し実装する方法において、バンプの製造方法としてはめっき法やスタッドなどの工法があるが、タクト短縮および高さ均一性の観点でめっき法が優れている。
そのめっき法の中でも、電解めっき法と無電解めっき法があるが、低コストおよびタクト短縮の観点で無電解めっきが注目されている。
【０００４】
この場合、無電解Ｎｉめっき層と無電解Ａｕめっき層とからなる電極膜をろう材層の下地として用いることが、低コスト化、ろう材層との相互拡散防止の点から有利であり、このような積層構造を有する下地を形成することが近年主流となっている（例えば、特許文献１）。このとき、無電解Ｎｉめっき時のめっき液としては、次亜リン酸を還元剤として用いたものが用いられる。
しかしながら、このような方法では、Ｎｉ層中にＰ（リン）が共析し、特にろう材層との界面付近にＰが偏析し易いという特徴を有していた。このように、ろう材層との界面付近にＰが偏析した領域（Ｐリッチ層）が形成されると、Ｎｉ層とろう材層との接合強度が低下するという問題があった。
【０００５】
【特許文献１】
特開２００２−２８０４０７号公報
【０００６】
【発明が解決しようとする課題】
本発明の目的は、電極膜とバンプとの接合強度に優れた半導体チップを提供すること、該半導体チップを製造することができる製造方法を提供すること、また、前記半導体チップを備えた半導体装置、電子デバイス、電子機器を提供することにある。
【０００７】
【課題を解決するための手段】
このような目的は、下記の本発明により達成される。
本発明の半導体チップの製造方法は、半導体基板上に、無電解めっきによりＮｉ層を形成し、さらに、前記Ｎｉ層上に無電解めっきによりＡｕ層を形成して電極膜とし、
前記電極膜上にろう材層を形成してバンプとする半導体チップの製造方法であって、
前記Ｎｉ層は、次亜リン酸を含むめっき液を用いて形成されたものであり、
前記Ｎｉ層中におけるＰの濃度が５〜９ｗｔ％であることを特徴とする。
これにより、電極膜とバンプとの接合強度に優れた半導体チップを提供することができる。
【０００８】
本発明の半導体チップの製造方法では、前記Ａｕ層の厚みが、０．０１〜０．３μｍであることが好ましい。
これにより、電極膜とバンプとの接合強度が特に優れたものとなる。
本発明の半導体チップの製造方法では、前記ろう材層は、主としてＳｎ−Ａｇ−Ｃｕ系はんだで構成されたものであることが好ましい。
これにより、ろう材層の強度が優れたものとなる。
【０００９】
本発明の半導体チップは、本発明の方法により形成されたバンプを備えることを特徴とする。
これにより、電極膜とバンプとの接合強度に優れた半導体チップを提供することができる。
本発明の半導体装置は、本発明の半導体チップを実装してなることを特徴とする。
これにより、信頼性の高い半導体装置が得られる。
【００１０】
本発明の電子デバイスは、本発明の半導体チップを実装してなることを特徴とする。
これにより、信頼性の高い電子デバイスが得られる。
本発明の電子機器は、本発明の電子デバイスを備えることを特徴とする。
これにより、信頼性の高い電子機器が得られる。
【００１１】
【発明の実施の形態】
以下、本発明の半導体チップの製造方法、半導体チップ、半導体装置、電子デバイスおよび電子機器の好適な実施形態について説明する。また、本発明における半導体チップには、ベアチップ（個別のチップおよびウェハの双方）および半導体パッケージのいずれのものをも含む。
【００１２】
まず、本発明の半導体チップの実施形態について、図１に基づいて説明する。図１は、本発明の半導体チップの一例を示す断面図である。なお、以下の説明では、図１中の上側を「上」、下側を「下」と言う。
図１に示す半導体チップ１Ａは、基板（半導体基板）２と、基板２上に形成された電極パッド３と、パッシベーション膜４と、電極膜５と、ろう材層６とを備える。なお、半導体チップ１Ａにおいて、電極パッド３が形成される側の面を能動面という。
【００１３】
基板２は、例えば、Ｓｉ等の半導体材料で構成されている。また、基板２は、単層で構成されたもののみならず、複数の層の積層体で構成されたものでもよい。
この基板２の一方の面２１には、集積回路（図示せず）が形成され、この集積回路の配線パターンの一部に接触するように電極パッド３が配設されている。電極パッド３は、例えば、Ａｌ、Ｃｕ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ等の導電性材料で構成されている。
【００１４】
パッシベーション膜４は、例えば、半導体チップ１Ａを腐食等から保護する保護膜として機能するものである。パッシベーション膜４の構成材料としては、例えば、ＳｉＯ２、ＳｉＮなどの無機材料やポリイミドなどの有機材料等が挙げられる。パッシベーション膜４は、基板２の面２１のうち電極パッド３で覆われていない部分を覆うとともに、電極パッド３の外周部付近を覆っている。
【００１５】
電極膜５は、無電解めっきにより形成されたＮｉ層５１と、Ｎｉ層５１上に積層形成されたＡｕ層５２とから構成される。ただし、Ａｕ層５２は、通常、ろう材層６を、例えば電極膜５上に供給し、リフローすることにより形成した時点でろう材層６へ拡散するため、図１に示す電極膜５のＮｉ層５１上に層としては存在しない。電極膜５は、半導体チップ１Ａを後述するような回路基板７に接合する際において、接合端子（バンプ）の一部を構成するものであり、かつ、後述するろう材層６の下地膜となるものである。また、電極膜５は、パッシベーション膜４から露出している電極パッド３（電極パッド３のうちパッシベーション膜４で被覆されていない領域）を覆うように形成されている。
【００１６】
本発明においては、Ｎｉ層５１は、無電解めっきにより形成されたものである。これにより、微細な形状の電極膜５を高精度で形成することができる。Ａｕ層は、いかなる方法で形成されたものであってもよいが、無電解めっきで形成されたものであるのが好ましい。これにより、前述した効果は、特に顕著なものとなる。
【００１７】
また、本発明の半導体チップ１Ａでは、電極膜５において、Ｎｉ層５１に含有されるＰの濃度を、５〜９ｗｔ％としている。Ｎｉ層５１中のＰ濃度を前記範囲内の値とすることで、ろう材層６との界面付近にＰが偏析した領域（Ｐリッチ層）が形成されるのを効果的に防止・抑制することができる。これにより、電極膜５とろう材層６との接着強度を優れたものとすることができる。これに対し、Ｐ濃度が前記範囲外の値になると、ろう材層６との接着強度が低下しやすくなる。前述したように、本発明においては、Ｎｉ層中におけるＰ濃度が５〜９ｗｔ％である点に特徴を有するが、特に、６〜８ｗｔ％であるのが好ましい。
【００１８】
Ｎｉ層中のＰ濃度を前記範囲に調整する方法としては、例えば、後述する無電解Ｎｉめっきの工程で用いるめっき液の組成等を調整する方法等が挙げられる。めっき液の組成等については、後に詳述する。
Ｎｉ層５１の厚みは、特に限定されないが、１μｍ以上であるのが好ましい。Ｎｉ層５１の厚みが１μｍ未満であると、Ｎｉ層５１がろう材層６に拡散し、Ａｌパッドのバリアメタルとしての機能を果たせない場合がある。
【００１９】
また、Ａｕ層５２の厚みは、特に限定されないが、０．０１〜０．３μｍであるのが好ましい。Ａｕ層５２の厚みが前記下限値未満であると、Ｎｉ層５１の酸化を十分に防止することが困難になる可能性がある。また、電極膜５上にろう材層６を形成する際に、濡れ性が低下する傾向を示す。一方、Ａｕ層５２の厚みが前記上限値を超えると、電極膜５上に形成されるろう材層６中へのＡｕの拡散量が増え、ろう材層６の機械的強度が低下する（ろう材層６が脆くなる）傾向を示す。
【００２０】
ろう材層６は、例えば、電極膜５上にはんだを供給し、リフローすることにより形成される。そして、電極膜５およびろう材層６が、半導体チップ１Ａのバンプを構成する。
ろう材としては、例えば、Ｐｂ−Ｓｎ系はんだ等のＰｂ含有はんだや、Ｓｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｉｎ、Ｚｎ、Ｎｉ、Ｇｅ、Ａｕ等の金属を複数含んだ、実質的にＰｂを含まないＰｂ不含はんだ（Ｐｂフリーはんだ）、銀ろう、銅ろう、リン銅ろう、黄銅ろう、アルミろう、ニッケルろう等を用いることができる。これらのものは、導電性に優れ、また、配線パターンの構成材料との密着性も高い。また、上記ろう材の中でも、接合強度と環境に対する影響との両立の観点から、実質的にＰｂを含まないＰｂ不含はんだ（Ｐｂフリーはんだ）が好ましく、Ｓｎ−Ａｇ−Ｃｕ系はんだがより好ましい。Ｓｎ−Ａｇ−Ｃｕ系はんだを用いることにより、電極膜５とろう材層６との接合強度を特に優れたものとすることができる。
このＳｎ−Ａｇ−Ｃｕ系はんだは、Ｓｎ：８６〜９９．３ｗｔ％、Ａｇ：０．０５〜８ｗｔ％、Ｃｕ：０．０２〜６ｗｔ％の組成を有するものであるのが好ましく、Ｓｎ：９５．７〜９７．３ｗｔ％、Ａｇ：２．５〜３．５ｗｔ％、Ｃｕ：０．２〜０．８ｗｔ％の組成を有するものであるのがより好ましい。
【００２１】
バンプ（ろう材層６）は、その形成方法については特に限定されず、例えば、ボールバンプやめっきバンプ等として形成することができる。
バンプをボールバンプで構成する場合には、バンプを容易に形成することができるという利点がある。ボールバンプの形成方法としては、例えば、ワイヤボンディング法を用いる方法、予め製造した金属ボールを接合する方法等を挙げることができる。
【００２２】
バンプをめっきバンプで構成する場合には、微細な形状の端子をより高い精度で形成することができるという利点がある。めっきバンプの形成方法としては、例えば、電解めっき、浸漬めっき、無電解めっき等の湿式めっき法、熱ＣＶＤ、プラズマＣＶＤ、レーザーＣＶＤ等の化学蒸着法（ＣＶＤ）、真空蒸着、スパッタリング、イオンプレーティング等の乾式めっき法等が挙げられる。バンプを印刷で構成する場合には、例えばスクリーンマスクやメタルマスク上でろう材のペーストをスキージで刷り込み、所定の場所にろう材ペーストを印刷形成することができる。
なお、本実施形態では、半導体チップ１Ａとして、電極膜５を比較的薄く形成し、その上に、ろう材層６を形成してバンプとした場合を例に挙げているが、本発明はこれに限定されない。
【００２３】
以下、この電極膜５の形成方法について説明する。
図２は、電極膜の形成工程を示す図（フローチャート）、図３は、電極膜の形成方法を示す工程図（断面図）、図４は、電極膜の形成方法を示す工程図（断面図）、図５は、電極膜の形成に用いる水洗槽の一例を模式的に示す図である。
本実施形態における電極膜５の形成方法は、図２に示すように、無機残渣除去工程（Ｓ１）と、水洗工程（Ｓ２）と、Ａｌ酸化膜除去工程（Ｓ３）と、水洗工程（Ｓ４）と、ジンケート処理工程（Ｓ５）と、水洗工程（Ｓ６）と、無電解Ｎｉめっき工程（Ｓ７）と、水洗工程（Ｓ８）と、無電解Ａｕめっき工程（Ｓ９）と、水洗工程（Ｓ１０）とを有している。
【００２４】
＜１＞まず、図３（ａ）に示すように、電極パッド３およびパッシベ−ション膜４が形成された基板２の裏面２２および端面（図示せず）にレジスト（被膜）２２１を形成して、基板２の裏面２２および端面を絶縁する。これにより、無電解めっき時に基板２の裏面２２や端面にめっき層が形成されることを防止することができる。さらに、Ｓｉ等の半導体材料と直接導通している端子（ＧＮＤ電極）を同電位にすることができる。
【００２５】
＜２＞次に、無機残渣除去液中に基板（チップ本体）２を浸漬し、電極パッド３表面やパッシベーション膜４表面の無機残渣を除去する（無機残渣除去工程）。
無機残渣除去液は、特に限定されないが、例えば、フッ化水素（ＨＦ）や硫酸（Ｈ２ＳＯ４）や塩化水素（ＨＣｌ）を含有する溶液等を好適に用いることができる。当該溶液中におけるフッ化水素や硫酸や塩化水素の含有量は、０．０１〜０．１ｖｏｌ％程度であるのが好ましい。また、フッ化水素や硫酸や塩化水素の含有量を上記範囲とすることで、基板（チップ本体）２への悪影響の発生を十分に防止しつつ、無機残渣を効率よく除去することができる。
【００２６】
無機残渣除去液のｐＨは、特に限定されないが、１〜５程度であるのが好ましい。無機残渣除去液のｐＨが前記範囲内の値であると、無機残渣の除去を効率よく行うことができる。
また、無機残渣除去液への浸漬時間は、特に限定されないが、１〜５分間とするのが好ましい。無機残渣除去液への浸漬時間を前記範囲内の値とすることで、無機残渣の除去を好適に行うことができる。これに対し、浸漬時間が前記下限値未満であると、無機残渣を短時間で、十分に除去するのが困難になる場合がある。また、浸漬時間が前記上限値を超えると、パッシベーション膜４にダメージを与える可能性がある。
【００２７】
以上のようにして、電極パッド３やパッシベ−ション膜４表面の無機残渣が除去される。なお、本実施形態では、酸性水溶液を用いているが、水酸化ナトリウムなどのアルカリ性水溶液を用いてもよい。また、有機系の残渣（有機残渣）がある場合は、エタノール、ＩＰＡ、アセトンなどの溶液中に浸漬し、電極パッド３表面やパッシベーション膜４表面の有機残渣を除去してもよい。
【００２８】
＜３＞その後、図５に示すような水洗槽１２を用いて、基板（チップ本体）２を水洗する（水洗工程）。
水洗槽１２は、オーバーフロー機構１２１を備えたオーバーフロー構造を有しているのが好ましい。これにより、基板２への処理液の残留や異物の付着を効率よく低減させることができる。
基板２は、治具１４に収納された状態で水洗槽１２中の洗浄液（水）に浸漬されることにより水洗される。
【００２９】
また、水洗処理のとき、不活性ガスによるバブリングを行うのが好ましい。これにより、短時間で効率よく十分に水洗を行うことができる。バブリングの方法は、特に限定されないが、例えば、水洗槽１２の内側、例えば底面部や側面部に、多数の孔１３１が形成されたチューブ１３を配しておき、当該孔１３１から不活性ガスを噴出させる方法等が挙げられる。チューブ１３を構成する材料としては、例えば、ポリテトラフルオロエチレン（ＰＴＦＥ）等のフッ素樹脂材料等が挙げられる。
【００３０】
また、このチューブ１３には、ガスポンプ等の図示しない不活性ガス供給手段が接続されている。この不活性ガス供給手段によりチューブ１３に不活性ガスを供給することで、当該チューブ１３に形成された孔１３１から不活性ガスをバブル（気泡）１３２として噴出させる。不活性ガスとしては、例えば、Ｎ２、Ｈｅ、Ａｒ等が好適なものとして挙げられる。
【００３１】
形成されるバブル（気泡）１３２の大きさは、チューブ１３に形成された孔１３１の大きさ（面積）等に依存する。孔１３１の１個当たりの面積（開口面積）は、特に限定されないが、０．１〜２ｍｍ２であるのが好ましい。孔１３１の面積を前記範囲内の値とすることで、好適にバブリングを行うことができ、水洗をさらに効率よく行うことができる。これに対し、孔１３１の面積が前記下限値未満であると、不活性ガスの吹き出し圧力を高圧にする必要があり、配管等に不具合を生じる可能性がある。また、孔１３１の面積が前記上限値を超えると、形成されるバブル１３２が大きくなり、洗浄効果が落ちる可能性がある。
【００３２】
不活性ガスの吹き出し量は、特に限定されないが、０．１〜２Ｌ／秒であるのが好ましい。不活性ガスの吹き出し量を前記範囲内の値とすることで、より効率よく短時間で水洗を行うことができる。これに対し、不活性ガスの吹き出し量が前記下限値未満であると、前記効果が十分に得られない可能性がある。また、吹き出し量が前記上限値を超えると、基板２を破損する可能性がある。
【００３３】
なお、上記の説明では、複数の孔１３１を開けたチューブ１３を水洗槽１２の底面部に配し、当該孔１３１から不活性ガスを吹き出させることによりバブリングを行う場合を例に挙げて説明したが、バブリングの方法はこれに限定されない。例えば、チューブ１３は、水洗槽１２の側面部に配してもよいし、チューブ１３ではなく水洗槽１２の壁面にガス吹き出し用の孔を設け、そこから不活性ガスを吹き出すような構成にしてもよい。また、焼結体などの多孔質体を水洗槽１２の内部に配置し、当該多孔質体を介して不活性ガスを吹き出すことによりバブリングを行うこともできる。
【００３４】
＜４＞次に、アルカリ性水溶液からなる酸化膜除去処理液に基板（チップ本体）２を浸漬し、電極パッド３の表面に自然に形成された自然酸化膜（Ａｌ酸化膜）を除去する（Ａｌ酸化膜除去工程）。
アルカリ性水溶液としては、例えば、水酸化ナトリウム等を含む溶液（水溶液）を用いることができる。
【００３５】
酸化膜除去処理液のｐＨは、特に限定されないが、９〜１３であるのが好ましい。酸化膜除去処理液のｐＨが前記範囲内の値であると、自然酸化膜を効率よく除去することができる。これに対し、ｐＨが前記下限値未満であると、化学反応が進行しない可能性がある。また、ｐＨが前記上限値を超えると、電極パッド表面が過度にエッチングされ電極パッド３が必要以上に薄くなる可能性がある。
【００３６】
また、酸化膜除去処理液の温度は、特に限定されないが、２５〜６０℃であるのが好ましい。酸化膜除去処理液の温度が前記範囲内の値であると、自然酸化膜を効率よく除去することができる。これに対し、温度が前記下限値未満であると、化学反応が十分速やかに進行せず、自然酸化膜の除去に時間がかかってしまう場合がある。また、温度が前記上限値を超えると、電極パッド３表面が過度にエッチングされ電極パッド３が必要以上に薄くなる可能性がある。
【００３７】
また、酸化膜除去処理液への基板２の浸漬時間は、特に限定されないが、０．５〜５分間とするのが好ましい。酸化膜除去処理液への浸漬時間を前記範囲内の値とすることにより、自然酸化膜の除去を好適に行うことができる。これに対し、浸漬時間が前記下限値未満であると、酸化膜除去処理液の組成、温度等によっては、自然酸化膜が十分に除去されずに残存してしまう可能性がある。また、浸漬時間が前記上限値を超えると、電極パッド３表面が過度にエッチングされ、電極パッド３が必要以上に薄くなる可能性がある。なお、本実施形態では、アルカリ性水溶液を用いているが、リン酸などの酸性水溶液を用いてもよい。
以上のようにして電極パッド３表面の自然酸化膜が除去される。
＜５＞その後、上記＜３＞と同様にして水洗処理を行う。
【００３８】
＜６＞次に、ジンケート処理液に基板（チップ本体）２を浸漬し、電極パッド３表面にＺｎ膜を形成する（ジンケート処理工程）。これにより、後述する＜８＞無電解Ｎｉめっき工程において、Ｎｉを好適に析出させることができる。
まず、ジンケート液中に基板２を浸漬し、電極パッド３表面の酸化膜を除去する。その後、さらにジンケート液中に浸漬することにより、電極パッド３表面にＺｎ膜を形成する。
【００３９】
ジンケート液は、Ｚｎを含有するものであれば、特に限定されないが、酸化亜鉛（ＺｎＯ）を含有するものであるのが好ましい。
ジンケート液のｐＨは、特に限定されないが、１１〜１３．５であるのが好ましい。ジンケート液のｐＨが前記範囲内の値であると、ジンケート処理を効率よく行うことができる。これに対し、ｐＨが前記下限値未満であると、Ｚｎ置換が促進されない可能性がある。また、ｐＨが前記上限値を超えると、電極パッド３表面が過度にエッチングされ、電極パッド３が必要以上に薄くなる可能性がある。
【００４０】
ジンケート液の温度は、特に限定されないが、２０〜３０℃であるのが好ましい。ジンケート液の温度が前記範囲内の値であると、ジンケート処理を効率よく行うことができる。これに対し、温度が前記下限値未満であると、ジンケート液の組成等によっては、ジンケート処理に要する時間が長くなる可能性がある。また、温度が前記上限値を超えると、電極パッド３表面が過度にエッチングされ、電極パッド３が必要以上に薄くなる可能性がある。
【００４１】
また、ジンケート液への基板２の浸漬時間は、特に限定されないが、１０秒〜２分間であるのが好ましい。ジンケート液への浸漬時間を前記範囲内の値とすることで、ジンケート処理を好適に行うことができる。これに対し、浸漬時間が前記下限値未満であると、ジンケート液の組成、温度等によっては、ジンケート処理（化学反応）が十分に進行しない可能性がある。一方、浸漬時間が前記上限値を超えると、電極パッド３表面が過度にエッチングされ、電極パッド３が必要以上に薄くなる可能性がある。なお、本実施形態では、アルカリ性水溶液を用いているが、酸性で活性度が高い処理液を用いてもよい。
【００４２】
なお、Ｚｎ膜を形成した後、当該Ｚｎ膜を剥離して、その後再びジンケート処理を行い、新しくＺｎ膜を形成してもよい。これにより、緻密なＺｎ粒子をＡｌ表面に析出させることができる。
Ｚｎ膜の剥離は、例えば、５〜３０ｖｏｌ％の硝酸水溶液に、基板２を１０〜６０秒間浸漬することにより行うことができる。そして再度、上記のような条件でジンケート浴中に基板２を浸漬し、Ｚｎ粒子をＡｌ表面に析出させる。このとき析出されるＺｎ粒子は、緻密なものとなる。これにより無電解Ｎｉめっき工程において、Ｎｉをより好適に析出させることができる。必要によっては、当該Ｚｎ膜を再度剥離して、その後再びジンケート処理を行い、新しくＺｎ膜を形成する処理を繰り返してもよい。
以上のようにして電極パッド３の表面にＺｎ膜が形成される。
＜７＞その後、上記＜３＞と同様にして水洗処理を行う。
【００４３】
＜８＞次に、無電解Ｎｉめっき液に基板（チップ本体）２を浸漬し、図３（ｂ）に示すように、無電解めっきによりＮｉ層５１を形成する（無電解Ｎｉめっき工程）。
ところで、本発明は、前述したように、電極膜を構成するＮｉ層中のＰ濃度が所定の範囲内の値である点に特徴を有する。Ｎｉ層中のＰ濃度を所定の範囲内の値とする方法は、特に限定されないが、例えば、以下に説明するようなめっき液を用いた無電解めっきを行うのが好ましい。
【００４４】
Ｎｉめっき液としては、例えば、次亜リン酸を還元剤として含有する溶液等を用いるのが一般的である。このような溶液を用いた場合、通常、めっき時にＰが共析することとなる。Ｎｉめっき液中における次亜リン酸の濃度は、特に限定されないが、０．０５〜１ｍｏｌ／ｌであるのが好ましい。次亜リン酸の濃度が前記範囲内の値であると、比較的容易にＮｉ層中のＰ濃度を最適な値とすることができる。
【００４５】
また、Ｎｉめっき液は、Ｎｉ塩として、硫酸ニッケル、塩化ニッケル等のＮｉ塩を含むものを用いるのが好ましい。また、前記Ｎｉ塩の中でも、特に硫酸ニッケルが好ましい。
Ｎｉめっき液のｐＨは、特に限定されないが、４〜６であるのが好ましい。Ｎｉめっき液のｐＨが前記範囲内の値であると、Ｎｉめっきを効率よく行うことができる。
また、Ｎｉめっき液の温度は、特に限定されないが、７０〜９５℃であるのが好ましい。Ｎｉめっき液の温度が前記範囲内の値であると、Ｎｉめっきを効率よく行うことができる。
【００４６】
上記のようなめっき液を用いることにより、形成されるＮｉ層中に含有されるＰの濃度を、比較的容易に前記範囲内の値とすることができる。これにより、電極膜５とろう材層６との界面付近にＰが偏析するのを（Ｐリッチ層が形成されるのを）効果的に防止・抑制することができる。その結果、電極膜５とろう材層６との接着強度を優れたものとすることができる。
【００４７】
なお、形成される電極膜５上にろう材層６を形成する場合、Ｎｉ層５１の高さ（厚み）は、１μｍ以上とするのが好ましい。一方、電極膜５をバンプとして用いる場合（ろう材層６を形成しない場合）には、Ｎｉ層５１の高さ（厚み）は、５〜２５μｍ程度とするのが好ましい。
以上のようにしてＮｉ層５１が形成される。
＜９＞その後、上記＜３＞と同様にして水洗処理を行う。
【００４８】
＜１０＞次に、Ａｕめっき液中に基板（チップ本体）２を浸漬し、図３（ｃ）に示すように、Ｎｉ層５１表面にＡｕ層５２を形成する（無電解Ａｕめっき工程）。このＡｕ層５２は、Ｎｉ層５１の酸化を防止する酸化防止膜としての機能や、その後形成するろう材層６の濡れ性向上としての機能を有する。
Ａｕめっき液は、特に限定されないが、シアンフリータイプのもの（シアン化物イオンを実質的に含まないもの）であるのが好ましい。これにより、環境や人体に対する悪影響の発生を好適に防止し、作業をより安全に行うことができる。
【００４９】
Ａｕめっき液のｐＨは、特に限定されないが、６〜８であるのが好ましい。Ａｕめっき液のｐＨが前記範囲内の値であると、Ａｕ層５２を効率よく形成することができる。
また、Ａｕめっき液の温度は、特に限定されないが、５０〜８０℃であるのが好ましい。Ａｕめっき液の温度が前記範囲内の値であると、Ａｕ層５２を効率よく形成することができる。
【００５０】
また、Ａｕめっき液への浸漬時間は、特に限定されないが、１〜３０分間であるのが好ましい。Ａｕめっき液への浸漬時間が前記範囲内の値であると、Ａｕ層５２の形成を好適に行うことができる。これに対し、浸漬時間が前記下限値未満であると、Ａｕめっき液の組成、温度等によっては、十分な厚みのＡｕ層５２を形成することが困難になる可能性がある。一方、浸漬時間が前記上限値を超えると、めっき析出が十分に進行しない可能性がある。
【００５１】
このようにして形成されるＡｕ層５２の厚みは、特に限定されないが、０．０１〜０．３μｍ程度であるのが好ましく、０．１〜０．２μｍ程度であるのがより好ましい。Ａｕ層５２の厚みが前記下限値未満であると、Ｎｉ層５１の酸化を十分に防止することが困難になる可能性がある。また、電極膜５上にバンプを形成する際の濡れ性が低下してしまう。一方、厚みが前記上限値を超えると、電極膜５上に、バンプ（はんだ）を形成する場合、接合強度が低下する可能性がある。
以上のようにしてＡｕ層５２が形成される。
＜１１＞その後、上記＜３＞と同様にして水洗処理を行う。
【００５２】
＜１２＞次に、図４に示すように、基板２の裏面２２および端面に塗布されたレジスト２２１を除去する。レジスト２２１の除去方法としては、例えば、硫酸過水溶液中に基板を浸漬する方法等が挙げられる。
＜１３＞最後に、Ｎｉ層５１およびＡｕ層５２からなる電極膜５が形成された基板２を前記＜３＞と同様にして水洗し、その後乾燥させる。
【００５３】
以上のような方法により、電極パッド３上に電極膜５が形成される。このように無電解めっきにより電極膜５を形成することで、微細な形状の電極膜５を高精度で形成することができるという利点がある。また、無電解めっきにより電極膜５を形成することで、電極膜形成用のレジストを用いる必要がなくなる。これによりフォトプロセスが必要なく、バンプの低コスト化が可能である。
以上のようにして形成される電極膜５は、Ｎｉ層５１中のＰ濃度が５〜９ｗｔ％とされている。このため、電極膜５とろう材層６との界面付近にＰが偏析することが（Ｐリッチ層が形成されることが）効果的に防止・抑制される。その結果、電極膜５とろう材層６との接着強度は特に優れたものとなる。
【００５４】
次に、上述したような半導体チップ１Ａを、回路基板に実装する実装方法について説明する。以下の説明では、図１に示すように、比較的薄く形成された電極膜５上にろう材層６を形成してバンプとし、ＦＣＢ（Ｆｌｉｐ ｃｈｉｐ ｂｏｎｄｉｎｇ）実装する場合を例に挙げて説明する。
電極膜５上にろう材層６を形成する方法としては、例えば、ろう材としてはんだを用いる場合には、特に限定されないが、（１）はんだめっきを行い、加熱する方法、（２）電極膜５上にはんだワイヤーによりスタッドバンプを形成し、加熱する方法、（３）予めはんだボールを作っておき、電極膜５上にフラックス塗布後、ボール搭載し、適温でリフローする方法、（４）電極膜５上にはんだペーストを適量印刷し、適温でリフローする方法等が挙げられる。
バンプは、それぞれ、ほぼ等しい厚さ（高さ）に設定されており、その厚さ（平均）は、特に限定されないが、例えば、５〜１００μｍ程度であるのが好ましい。また、バンプの横断面での面積（最大）も、特に限定されないが、例えば、２×１０−４〜５×１０−２ｍｍ２程度であるのが好ましい。
【００５５】
次に、このような半導体チップが実装される回路基板７の一例について、図６に基づいて説明する。なお、以下の説明では、図６中の上側を「上」、下側を「下」と言う。
図６に示す回路基板７は、基板８と、基板８の一方の面（上面）８１に設けられた複数の端子９とを有している。
【００５６】
基板８は、例えば、各種ガラス、各種セラミックス、Ｓｉ等の半導体材料、各種樹脂材料、またはこれらを任意に組み合わせたもの等で構成されている。基板８の厚さ（平均）は、特に限定されないが、通常、０．１〜３ｍｍ程度とされる。
また、基板８は、単層で構成されたもののみならず、複数の層の積層体で構成されたものでもよい。
【００５７】
この基板８の一方の面８１には、例えば、Ａｕ、Ｃｕ、Ｎｉ、Ｓｎのうちの少なくとも１種の金属、該金属を含む合金等の導電性材料で構成される配線パターン（図示せず）が形成されている。そして、この配線パターンの端部付近に電極が形成されて、端子９を構成している。なお、前記配線パターンは、単層からなるものであってもよいし、２層以上の積層体であってもよい。
なお、配線パターンは、基板８が複数の層の積層体で構成される場合には、基板８の内部に形成されていてもよい。
【００５８】
次に、半導体チップ１Ａの回路基板７への実装について説明する。図７は、本発明の半導体チップの実装方法を示す工程図（断面図）、図８は、回路基板に半導体チップが実装された状態を示す断面図である。
半導体チップ１Ａを、回路基板７に実装する際には、まず、図７に示すように、回路基板７に半導体チップ１Ａを積層して（対向させて）、半導体チップ１Ａのバンプ（ろう材層６）と、これに対応する回路基板７の端子９とを、接触するよう位置決めする。
また、このとき、半導体チップ１Ａと回路基板７との間に、例えばフラックスや熱硬化性接着剤のような粘着性または接着性を有する充填物を介在させるようにしてもよい。これにより、次工程において、半導体チップ１Ａと回路基板７とが位置ズレするのを好適に防止することもできる。
【００５９】
次に、対応する端子同士を（半導体チップのバンプと対応する回路基板の端子とを）接合する。
この接合方法としては、ボンディングツールによる加熱・加圧による方法等があり、例えば加熱による方法によれば、セルフアライメント効果が得られるという利点がある。
【００６０】
半導体チップ１Ａのバンプと、回路基板７の端子９とを、加熱により一体化して接合する場合、加熱の温度は、特に限定されないが、１００〜４００℃程度であるのが好ましく、２００〜３５０℃程度であるのがより好ましい。また、加熱の時間は、特に限定されないが、１秒〜１分程度であるのが好ましく、５〜３０秒程度であるのがより好ましい。
【００６１】
加熱条件（処理条件）を前記のようなものとすることにより、半導体チップ１Ａの電極膜５と、対応する回路基板７の端子９とをより強固に接合することができる。
また、この接合は、必要に応じて、例えば、高周波、超音波等を照射しつつ行うようにしてもよい。
【００６２】
以上のようにして、半導体チップ１Ａのバンプと、対応する回路基板７の端子９とを一体化させることにより、図８に示すような接合部が形成される。すなわち、対応する端子同士が接合される。これにより、半導体チップ１Ａが回路基板７に実装される（半導体装置が得られる）。
以上のようにして、半導体チップ１Ａのバンプと、対応する回路基板７の端子９とを接合することにより、半導体チップ１Ａと回路基板７との優れた接合信頼性が得られる。
【００６３】
なお、半導体チップ１Ａの回路基板７への実装についても、上述した例に限定されるものではなく、例えば、樹脂をあらかじめ基板に塗布しておき、そこへチップを加熱加圧ボンディングし、接合と樹脂封止を一度に行うＮＣＰ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）実装、ＴＡＢ（Ｔａｐｅ Ａｍｏｕｎｔｅｄ Ｂｏｎｄｉｎｇ）実装、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｌｅｘ）実装、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）実装等、各種ＦＣＢ実装工程を採用することができる。
【００６４】
次に、このような半導体チップの実装方法により半導体チップが実装された回路基板を備える電子デバイス、すなわち、本発明の電子デバイスについて説明する。
以下では、本発明の電子デバイスを液晶表示装置に適用した場合を一例に説明する。
【００６５】
図９は、本発明の電子デバイスを液晶表示装置に適用した場合の実施形態を示す断面図である。なお、以下の説明では、図９中の上側を「上」、下側を「下」と言う。
図９に示す液晶表示装置（電気光学装置）１００は、液晶パネル２００と、本発明の半導体チップの実装方法により、半導体チップ１Ａが回路基板７である可撓性回路基板に実装されてなる可撓性回路基板３００とを有している。すなわち、液晶表示装置（電気光学装置）１００は、本発明の半導体装置（半導体実装基板）を備えている。
【００６６】
液晶パネル２００は、枠状のシール材２３０を介して貼りあわされた第１パネル基板２２０と、第１パネル基板２２０に対向する第２パネル基板２４０と、これらで囲まれる空間に封入された液晶２７０とを有している。
第１パネル基板２２０および第２パネル基板２４０は、それぞれ、例えば、ガラス基板で構成されている。これらのパネル基板２２０、２４０の液晶２７０側の面には、それぞれ、例えばＩＴＯ等で構成される透明電極２１０、２５０が設けられている。これらの透明電極２１０、２５０を介して、液晶２７０に電圧が印加される。
また、第２パネル基板２４０の上面には、偏光板２６０が設けられている。
なお、第１パネル基板２２０は、第２パネル基板２４０から張り出した部分（張出領域２０１）を有している。この張出領域２０１にまで、各透明電極２１０、２５０が延在して設けられている。
【００６７】
回路基板７（可撓性回路基板３００）の基板８の一方の面８１には、配線パターン（リード）９３が形成されている。この回路基板７は、その一端側（図中左側）において、配線パターン９３が下方を向くように長手方向の途中で折り曲げられている。そして、この一端側において、配線パターン９３と張出領域２０１に延在する各透明電極２１０、２５０の端部とが、導電性粒子４１０を含む異方性導電性材料（異方性導電性ペースト、異方性導電性膜）４００を介して接続されている。また、配線パターン９３の中央付近の端部が端子９を構成しており、この端子９に半導体チップ１Ａのバンプが接合（接続）されている。
これにより、各透明電極２１０、２５０と半導体チップ１Ａとの電気的導通が得られている。
【００６８】
半導体チップ１Ａは、液晶パネル２００の駆動用ＩＣとして設けられており、各透明電極２１０、２５０への電圧の印加量、印加パターン等を制御する。この半導体チップ１Ａの制御により、液晶パネル２００では、所望の情報（画像）が表示される。
なお、本発明の電子デバイスは、図示の液晶表示装置１００への適用に限定されず、例えば、有機ＥＬ表示装置、電気泳動表示装置等の各種表示装置、インクジェット記録ヘッド等の液滴吐出用ヘッド等に適用することもできる。
そして、このような電子デバイスを備える本発明の電子機器は、各種の電子機器に適用することができる。
【００６９】
以下、本発明の電子機器について、図１０〜図１２に示す実施形態に基づき、詳細に説明する。
図１０は、本発明の電子機器を適用したモバイル型（またはノート型）のパーソナルコンピュータの構成を示す斜視図である。
この図において、パーソナルコンピュータ１１００は、キーボード１１０２を備えた本体部１１０４と、表示ユニット１１０６とにより構成され、表示ユニット１１０６は、本体部１１０４に対しヒンジ構造部を介して回動可能に支持されている。
このパーソナルコンピュータ１１００は、本発明の電子デバイスとして、表示ユニット１１０６に液晶表示装置１００が組み込まれている。
【００７０】
図１１は、本発明の電子機器を適用した携帯電話機（ＰＨＳも含む）の構成を示す斜視図である。
この図において、携帯電話機１２００は、複数の操作ボタン１２０２、受話口１２０４および送話口１２０６とともに、本発明の電子デバイスとして液晶表示装置１００を備えている。
また、この携帯電話機１２００では、液晶表示装置１００の他、その内部に、本発明の電子デバイスとして内蔵されている。
【００７１】
図１２は、本発明の電子機器を適用したディジタルスチルカメラの構成を示す斜視図である。なお、この図には、外部機器との接続についても簡易的に示されている。
ここで、通常のカメラは、被写体の光像により銀塩写真フィルムを感光するのに対し、ディジタルスチルカメラ１３００は、被写体の光像をＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）などの撮像素子により光電変換して撮像信号（画像信号）を生成する。
【００７２】
ディジタルスチルカメラ１３００におけるケース（ボディー）１３０２の背面には、本発明の電子デバイスとして液晶表示装置（電気光学装置）１００が設けられ、ＣＣＤによる撮像信号に基づいて表示を行う構成になっており、液晶表示装置１００は、被写体を電子画像として表示するファインダとして機能する。
ケース１３０２の内部には、本発明の電子デバイスとして、例えば、撮像信号を格納（記憶）し得るメモリ１３０８等が内蔵されている。
【００７３】
また、ケース１３０２の正面側（図１２においては裏面側）には、光学レンズ（撮像光学系）やＣＣＤなどを含む受光ユニット１３０４が設けられている。
撮影者が液晶表示装置１００に表示された被写体像を確認し、シャッタボタン１３０６を押下すると、その時点におけるＣＣＤの撮像信号が、メモリ１３０８に転送・格納される。
【００７４】
また、このディジタルスチルカメラ１３００においては、ケース１３０２の側面に、ビデオ信号出力端子１３１２と、データ通信用の入出力端子１３１４とが設けられている。そして、図１２に示されるように、ビデオ信号出力端子１３１２にはテレビモニタ１４３０が、デ−タ通信用の入出力端子１３１４にはパーソナルコンピュータ１４４０が、それぞれ必要に応じて接続される。さらに、所定の操作により、メモリ１３０８に格納された撮像信号が、テレビモニタ１４３０や、パーソナルコンピュータ１４４０に出力される構成になっている。
【００７５】
なお、本発明の電子機器は、図１０のパーソナルコンピュータ、図１１の携帯電話機、図１２のディジタルスチルカメラの他にも、例えば、インクジェット式吐出装置（例えばインクジェットプリンタ）、テレビ、ビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳（通信機能付も含む）、電卓、電子ゲーム機器、ワードプロセッサ、ワークステーション、テレビ電話、防犯用テレビモニタ、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレータ等に適用することができる。
【００７６】
以上、本発明の半導体チップの製造方法、半導体チップ、半導体装置、電子デバイスおよび電子機器について、図示の実施形態に基づいて説明したが、本発明は、これらに限定されるものではない。
例えば、本発明の半導体チップの製造方法では、必要に応じて、任意の目的の工程を追加することもできる。
【００７７】
また、上記の説明では、電極膜がＮｉ層とＡｕ層との積層体で構成されるものとして説明したが、電極膜は、Ｎｉ、Ａｕ以外の材料で構成されたものであってもよい。また、電極膜は、１層のみから構成されるものであってもよいし、３層以上の層が積層された積層体であってもよい。例えば、Ｎｉ層の下地層として、Ａｌ、ＣｕおよびＳｉから選択される少なくとも１種を含む材料で構成された層を有していてもよい。また、電極膜を構成する層は、実質的に均一な組成からなるものであってもよいし、例えば、層の厚さ方向に組成が変化する傾斜材料で構成されたものであってもよい。
また、本発明においては、複数の半導体チップを積層するのに用いてもよい。また、本発明において実装される半導体チップは、予め複数の半導体チップを積層した積層体であってもよい。
【００７８】
【実施例】
（実施例１）
まず、電極パッドおよびパッシベ−ション膜が形成された基板の裏面および端面にレジストを塗布した。
次に、前記実施形態で説明した方法により、Ｎｉ層とＡｕ層からなる電極膜（厚さ５μｍ（Ｎｉ４．７μｍ、Ａｕ０．３μｍ））を形成した。但し、Ｎｉメッキ液ｐＨは４とした。
【００７９】
なお、各化学処理の間には、水洗槽において水洗処理を行った。このとき、水洗槽の内部に配された、複数の孔が形成されたポリテトラフルオロエチレン（ＰＴＦＥ）製のチューブから、吹き出し圧力：１〜３ｋｇ／ｃｍ２、吹き出し量：０．５〜１Ｌ／秒でＮ２ガスを吹き出すことによりバブリングを行った。
その後、硫酸過水溶液中に基板を浸漬して、基板の裏面および端面に塗布されたレジストを除去した。
次に、この電極膜上にろう材を塗布、リフローしてバンプを形成して、半導体チップを得た。ろう材としては、Ｓｎ：９６．５ｗｔ％、Ａｇ：３ｗｔ％、Ｃｕ：０．５ｗｔ％の組成を有するＳｎ−Ａｇ−Ｃｕ系はんだを用いた。
【００８０】
（実施例２）
無電解Ｎｉめっき液のｐＨ値（ｐＨ＝６）を変更した以外は、前記実施例１と同様にして半導体チップを製造した。
（実施例３）
ろう材層を構成するろう材として、Ｓｎ：９６．５ｗｔ％、Ａｇ：３．５ｗｔ％の組成を有するＳｎ−Ａｇ系はんだを用いた以外は、前記実施例１と同様にして半導体チップを製造した。
（実施例４）
無電解めっきを前記実施例２と同様とし、電極膜厚さを５μｍ（Ｎｉ４．６μｍ、Ａｕ０．４μｍ）にした上で、前記実施例３と同様にして半導体チップを製造した。
【００８１】
（比較例１）
無電解Ｎｉめっき液のｐＨを８とした以外は前記実施例１と同様にして半導体チップを製造した。
（比較例２）
形成されるＮｉ層の厚さを４．６μｍとし、さらに、形成されるＡｕ層の厚さを０．４μｍとした以外は、前記比較例１と同様にして半導体チップを製造した。
【００８２】
（比較例３）
ろう材層を構成するろう材として、Ｓｎ：９６．５ｗｔ％、Ａｇ：３．５ｗｔ％の組成を有するＳｎ−Ａｇ系はんだを用いた以外は、前記比較例１と同様にして半導体チップを製造した。
（比較例４）
形成されるＮｉ層の厚さを４．６μｍとし、さらに、形成されるＡｕ層の厚さを０．４μｍとした以外は、前記比較例３と同様にして半導体チップを製造した。
【００８３】
（比較例５）
無電解Ｎｉめっき液のｐＨ値を３に変更した以外は、前記実施例１と同様にして半導体チップを製造した。なお、形成されたＮｉ層の厚さは、４．７μｍであった。
（比較例６）
形成されるＮｉ層の厚さを４．６μｍとし、さらに、形成されるＡｕ層の厚さを０．４μｍとした以外は、前記比較例５と同様にして半導体チップを製造した。
【００８４】
（比較例７）
ろう材層を構成するろう材として、Ｓｎ：９６．５ｗｔ％、Ａｇ：３．５ｗｔ％の組成を有するＳｎ−Ａｇ系はんだを用いた以外は、前記比較例５と同様にして半導体チップを製造した。
（比較例８）
形成されるＮｉ層の厚さを４．６μｍとし、さらに、形成されるＡｕ層の厚さを０．４μｍとした以外は、前記比較例７と同様にして半導体チップを製造した。
【００８５】
以上のようにして得られた各半導体チップについて、シェア強度を測定した。
シェア強度の測定は、図１３に示すように、パッシベ−ション膜４の表面から７μｍ上部を、測定ツール６１を移動させて、ろう材層６の部分を破壊した。このとき、各実施例および各比較例の半導体チップでは、いずれも、電極膜５が厚さ５μｍに形成されているので、測定ツール６１は、電極膜５表面から２μｍ上部のはんだ部分を通ることになる。そして、せん断力を測定し、また破壊断面を観察した。
【００８６】
評価は、（１）せん断力については、１バンプ当たり３０ｇｆ以上であること、（２）破壊断面については、はんだ破壊であること、について判断した。
そして、（１）と（２）との両方の条件を満足する場合には○とし、（１）、（２）のいずれか一方の条件でも満足しない場合には×として評価した。
評価結果を、Ｎｉ層中のＰ濃度、Ｎｉ層の厚み、Ａｕ層の厚み、およびはんだ材料と併せて表１に示す。
【００８７】
【表１】
【００８８】
表１から明らかなように、本発明の半導体チップは、いずれも優れたシェア強度を有していた。また、Ａｕ層の厚さが好適な範囲の値である実施例１、２、３の半導体チップは、特に優れた性質を有していた。また、ろう材層がＳｎ−Ａｇ−Ｃｕはんだで構成された半導体チップ（実施例１、２）は、特に優れたシェア強度（せん断力が１バンプ当たり５０ｇｆ以上）を有していた。これは、ろう材層中にＣｕが含まれることで、ろう材層の強度が上がるためであると考えられる。
また、本発明の半導体チップでは、いずれも破壊断面がはんだ破壊であった。
これに対し、比較例の半導体チップは、いずれもバンプのシェア強度に劣っていた。
【図面の簡単な説明】
【図１】本発明の半導体チップの好適な実施形態を示す断面図である。
【図２】電極膜の形成工程を示す図（フローチャート）である。
【図３】電極膜の形成方法を示す工程図（断面図）である。
【図４】電極膜の形成方法を示す工程図（断面図）である。
【図５】電極膜の形成に用いる水洗槽の一例を模式的に示す図である。
【図６】本発明の半導体チップが実装される回路基板の一例を示す断面図である。
【図７】本発明の半導体チップの実装方法を示す工程図（断面図）である。
【図８】回路基板に半導体チップが実装された状態を示す断面図である。
【図９】本発明の電子デバイスを液晶表示装置に適用した場合の実施形態を示す断面図である。
【図１０】本発明の電子デバイスを備える電子機器（ノート型パーソナルコンピュータ）である。
【図１１】本発明の電子デバイスを備える電子機器（携帯電話機）である。
【図１２】本発明の電子デバイスを備える電子機器（ディジタルスチルカメラ）である。
【図１３】実施例においてシェア強度の測定方法を説明する断面図である。
【符号の説明】
１Ａ‥‥半導体チップ ２‥‥基板 ２１‥‥面 ２２‥‥裏面 ２２１‥‥レジスト ３‥‥電極パッド ４‥‥パッシベーション膜 ５‥‥電極膜 ５１‥‥Ｎｉ層 ５２‥‥Ａｕ層 ６‥‥ろう材層 ６１‥‥測定ツール ７‥‥回路基板 ８‥‥基板 ８１‥‥面 ９‥‥端子 ９３‥‥配線パターン １２‥‥水洗槽 １２１‥‥オーバーフロー槽 １３‥‥チューブ １３１‥‥孔 １３２‥‥バブル １４‥‥治具 １５‥‥洗浄液 １００‥‥液晶表示装置 ２００‥‥液晶パネル ２０１‥‥張出領域 ２１０‥‥透明電極 ２２０‥‥第１パネル基板 ２３０‥‥シール材 ２４０‥‥第２パネル基板 ２５０‥‥透明電極 ２６０‥‥偏光板 ２７０‥‥液晶 ３００‥‥可撓性回路基板 ４００‥‥異方性導電性材料 ４１０‥‥導電性粒子 １１００‥‥パーソナルコンピュータ １１０２‥‥キーボード １１０４‥‥本体部 １１０６‥‥表示ユニット １２００‥‥携帯電話機 １２０２‥‥操作ボタン １２０４‥‥受話口 １２０６‥‥送話口 １３００‥‥ディジタルスチルカメラ １３０２‥‥ケース（ボディー） １３０４‥‥受光ユニット １３０６‥‥シャッタボタン １３０８‥‥メモリ １３１２‥‥ビデオ信号出力端子 １３１４‥‥データ通信用の入出力端子 １４３０‥‥テレビモニタ １４４０‥‥パーソナルコンピュータ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor chip, a semiconductor chip, a semiconductor device, an electronic device, and an electronic apparatus including the electronic device.
[0002]
[Prior art]
Conventionally, when a semiconductor chip is mounted on a circuit board, the terminals of the semiconductor chip on which the protruding electrodes (bumps) are formed and the corresponding circuit board terminals are positioned, and in this state, heating or heating / heating is performed. Corresponding terminals are joined together by applying pressure.
[0003]
In the method of forming bumps on the terminals of a semiconductor chip and mounting them, there are plating methods and studs as manufacturing methods for the bumps, but the plating method is excellent in terms of tact shortening and height uniformity.
Among the plating methods, there are an electrolytic plating method and an electroless plating method, but the electroless plating is attracting attention from the viewpoint of low cost and tact shortening.
[0004]
In this case, it is advantageous to use an electrode film composed of an electroless Ni plating layer and an electroless Au plating layer as a base of the brazing material layer from the viewpoint of cost reduction and prevention of mutual diffusion with the brazing material layer. In recent years, forming a base having such a laminated structure has become mainstream (for example, Patent Document 1). At this time, as a plating solution at the time of electroless Ni plating, a solution using hypophosphorous acid as a reducing agent is used.
However, such a method has a feature that P (phosphorus) is co-deposited in the Ni layer, and P is easily segregated near the interface with the brazing material layer. Thus, when the area | region (P rich layer) in which P segregated was formed in the interface vicinity with a brazing material layer, there existed a problem that the joint strength of Ni layer and brazing material layer fell.
[0005]
[Patent Document 1]
Japanese Patent Laid-Open No. 2002-280407
[Problems to be solved by the invention]
An object of the present invention is to provide a semiconductor chip excellent in bonding strength between an electrode film and a bump, to provide a manufacturing method capable of manufacturing the semiconductor chip, and to a semiconductor device including the semiconductor chip It is to provide an electronic device and an electronic apparatus.
[0007]
[Means for Solving the Problems]
Such an object is achieved by the present invention described below.
In the method for manufacturing a semiconductor chip of the present invention, an Ni layer is formed on a semiconductor substrate by electroless plating, and further, an Au layer is formed on the Ni layer by electroless plating to form an electrode film,
A method of manufacturing a semiconductor chip as a bump by forming a brazing material layer on the electrode film,
The Ni layer is formed using a plating solution containing hypophosphorous acid,
The concentration of P in the Ni layer is 5 to 9 wt%.
As a result, a semiconductor chip having excellent bonding strength between the electrode film and the bump can be provided.
[0008]
In the semiconductor chip manufacturing method of the present invention, the Au layer preferably has a thickness of 0.01 to 0.3 μm.
As a result, the bonding strength between the electrode film and the bumps is particularly excellent.
In the semiconductor chip manufacturing method of the present invention, it is preferable that the brazing material layer is mainly composed of Sn—Ag—Cu solder.
Thereby, the strength of the brazing material layer becomes excellent.
[0009]
The semiconductor chip of the present invention includes a bump formed by the method of the present invention.
As a result, a semiconductor chip having excellent bonding strength between the electrode film and the bump can be provided.
The semiconductor device of the present invention is characterized by mounting the semiconductor chip of the present invention.
Thereby, a highly reliable semiconductor device can be obtained.
[0010]
The electronic device of the present invention is characterized by mounting the semiconductor chip of the present invention.
Thereby, an electronic device with high reliability can be obtained.
An electronic apparatus according to the present invention includes the electronic device according to the present invention.
As a result, a highly reliable electronic device can be obtained.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of a semiconductor chip manufacturing method, a semiconductor chip, a semiconductor device, an electronic device, and an electronic apparatus according to the present invention will be described. Further, the semiconductor chip in the present invention includes any of a bare chip (both individual chip and wafer) and a semiconductor package.
[0012]
First, an embodiment of a semiconductor chip of the present invention will be described with reference to FIG. FIG. 1 is a cross-sectional view showing an example of a semiconductor chip of the present invention. In the following description, the upper side in FIG. 1 is referred to as “upper” and the lower side is referred to as “lower”.
A semiconductor chip 1 </ b> A shown in FIG. 1 includes a substrate (semiconductor substrate) 2, an electrode pad 3 formed on the substrate 2, a passivation film 4, an electrode film 5, and a brazing material layer 6. In the semiconductor chip 1A, the surface on which the electrode pad 3 is formed is referred to as an active surface.
[0013]
The substrate 2 is made of a semiconductor material such as Si, for example. Moreover, the board | substrate 2 may be comprised not only with what was comprised by the single layer but by the laminated body of a some layer.
An integrated circuit (not shown) is formed on one surface 21 of the substrate 2, and the electrode pad 3 is disposed so as to contact a part of the wiring pattern of the integrated circuit. The electrode pad 3 is made of a conductive material such as Al, Cu, Al—Cu, or Al—Si—Cu, for example.
[0014]
The passivation film 4 functions as, for example, a protective film that protects the semiconductor chip 1A from corrosion and the like. Examples of the constituent material of the passivation film 4 include inorganic materials such as SiO 2 and SiN, and organic materials such as polyimide. The passivation film 4 covers a portion of the surface 21 of the substrate 2 that is not covered with the electrode pad 3 and covers the vicinity of the outer peripheral portion of the electrode pad 3.
[0015]
The electrode film 5 includes a Ni layer 51 formed by electroless plating and an Au layer 52 formed on the Ni layer 51 in a stacked manner. However, since the Au layer 52 normally diffuses into the brazing material layer 6 when it is formed by supplying the brazing material layer 6 onto, for example, the electrode film 5 and reflowing, the Ni layer of the electrode film 5 shown in FIG. There is no layer on layer 51. The electrode film 5 constitutes a part of a bonding terminal (bump) when the semiconductor chip 1A is bonded to a circuit board 7 as will be described later, and serves as a base film for the brazing material layer 6 to be described later. Is. The electrode film 5 is formed so as to cover the electrode pad 3 exposed from the passivation film 4 (a region of the electrode pad 3 not covered with the passivation film 4).
[0016]
In the present invention, the Ni layer 51 is formed by electroless plating. Thereby, the electrode film 5 having a fine shape can be formed with high accuracy. The Au layer may be formed by any method, but is preferably formed by electroless plating. Thereby, the effect mentioned above becomes especially remarkable.
[0017]
In the semiconductor chip 1A of the present invention, the concentration of P contained in the Ni layer 51 in the electrode film 5 is 5 to 9 wt%. By setting the P concentration in the Ni layer 51 to a value within the above range, it is possible to effectively prevent and suppress the formation of a region in which P is segregated in the vicinity of the interface with the brazing filler metal layer 6 (P rich layer). be able to. Thereby, the adhesive strength between the electrode film 5 and the brazing material layer 6 can be made excellent. On the other hand, when the P concentration is a value outside the above range, the adhesive strength with the brazing filler metal layer 6 tends to decrease. As described above, the present invention is characterized in that the P concentration in the Ni layer is 5 to 9 wt%, and particularly preferably 6 to 8 wt%.
[0018]
Examples of the method for adjusting the P concentration in the Ni layer within the above range include a method for adjusting the composition of the plating solution used in the electroless Ni plating step described later. The composition of the plating solution will be described in detail later.
The thickness of the Ni layer 51 is not particularly limited, but is preferably 1 μm or more. If the thickness of the Ni layer 51 is less than 1 μm, the Ni layer 51 may diffuse into the brazing material layer 6 and may not function as a barrier metal for the Al pad.
[0019]
The thickness of the Au layer 52 is not particularly limited, but is preferably 0.01 to 0.3 μm. If the thickness of the Au layer 52 is less than the lower limit, it may be difficult to sufficiently prevent the Ni layer 51 from being oxidized. Further, when the brazing material layer 6 is formed on the electrode film 5, the wettability tends to decrease. On the other hand, if the thickness of the Au layer 52 exceeds the upper limit, the amount of Au diffused into the brazing material layer 6 formed on the electrode film 5 increases, and the mechanical strength of the brazing material layer 6 decreases (brazing). The material layer 6 tends to be brittle.
[0020]
The brazing material layer 6 is formed, for example, by supplying solder on the electrode film 5 and performing reflow. The electrode film 5 and the brazing material layer 6 constitute a bump of the semiconductor chip 1A.
As the brazing material, for example, Pb-containing solder such as Pb-Sn solder, and a plurality of metals such as Sn, Ag, Cu, Bi, In, Zn, Ni, Ge, Au, and the like substantially contain Pb. Pb-free solder (Pb-free solder), silver solder, copper solder, phosphor copper solder, brass solder, aluminum solder, nickel solder, etc. can be used. These materials are excellent in conductivity and have high adhesion to the constituent material of the wiring pattern. Among the brazing filler metals, Pb-free solder (Pb-free solder) that does not substantially contain Pb is preferable, and Sn-Ag-Cu solder is more preferable, from the viewpoint of achieving both joint strength and environmental impact. . By using Sn—Ag—Cu-based solder, the bonding strength between the electrode film 5 and the brazing material layer 6 can be made particularly excellent.
This Sn-Ag-Cu solder preferably has a composition of Sn: 86-99.3 wt%, Ag: 0.05-8 wt%, Cu: 0.02-6 wt%, Sn: 95 It is more preferable to have a composition of 0.7 to 97.3 wt%, Ag: 2.5 to 3.5 wt%, and Cu: 0.2 to 0.8 wt%.
[0021]
The formation method of the bump (the brazing material layer 6) is not particularly limited, and can be formed as, for example, a ball bump or a plating bump.
When the bump is constituted by a ball bump, there is an advantage that the bump can be easily formed. Examples of the method for forming the ball bump include a method using a wire bonding method, a method of bonding a previously manufactured metal ball, and the like.
[0022]
When the bump is constituted by a plating bump, there is an advantage that a finely shaped terminal can be formed with higher accuracy. Examples of the plating bump forming method include wet plating methods such as electrolytic plating, immersion plating, and electroless plating, chemical vapor deposition methods (CVD) such as thermal CVD, plasma CVD, and laser CVD, vacuum deposition, sputtering, and ion plating. For example, a dry plating method. When the bumps are configured by printing, for example, a solder paste can be printed on a screen mask or a metal mask with a squeegee, and the solder paste can be printed at a predetermined location.
In the present embodiment, as the semiconductor chip 1A, the electrode film 5 is formed relatively thin, and the brazing material layer 6 is formed thereon to form bumps. It is not limited to.
[0023]
Hereinafter, a method for forming the electrode film 5 will be described.
FIG. 2 is a diagram (flow chart) showing a process for forming an electrode film, FIG. 3 is a process diagram (cross-sectional view) showing a method for forming an electrode film, and FIG. FIG. 5 is a diagram schematically showing an example of a water rinsing tank used for forming the electrode film.
As shown in FIG. 2, the method for forming the electrode film 5 in this embodiment includes an inorganic residue removal step (S1), a water washing step (S2), an Al oxide film removal step (S3), and a water washing step (S4). A zincate treatment step (S5), a water washing step (S6), an electroless Ni plating step (S7), a water washing step (S8), an electroless Au plating step (S9), and a water washing step (S10) have.
[0024]
<1> First, as shown in FIG. 3A, a resist (film) 221 is formed on the back surface 22 and the end surface (not shown) of the substrate 2 on which the electrode pad 3 and the passivation film 4 are formed. The back surface 22 and the end surface of the substrate 2 are insulated. Thereby, it can prevent that a plating layer is formed in the back surface 22 and end surface of the board | substrate 2 at the time of electroless plating. Further, a terminal (GND electrode) directly connected to a semiconductor material such as Si can be set to the same potential.
[0025]
<2> Next, the substrate (chip body) 2 is immersed in an inorganic residue removing solution to remove inorganic residues on the surface of the electrode pad 3 and the surface of the passivation film 4 (inorganic residue removing step).
The inorganic residue removing liquid is not particularly limited. For example, a solution containing hydrogen fluoride (HF), sulfuric acid (H 2 SO 4 ), or hydrogen chloride (HCl) can be preferably used. The content of hydrogen fluoride, sulfuric acid or hydrogen chloride in the solution is preferably about 0.01 to 0.1 vol%. In addition, by setting the content of hydrogen fluoride, sulfuric acid, and hydrogen chloride within the above ranges, inorganic residues can be efficiently removed while sufficiently preventing adverse effects on the substrate (chip body) 2.
[0026]
The pH of the inorganic residue removing solution is not particularly limited, but is preferably about 1 to 5. When the pH of the inorganic residue removing liquid is within the above range, the inorganic residue can be efficiently removed.
Moreover, the immersion time in the inorganic residue removing liquid is not particularly limited, but is preferably 1 to 5 minutes. By setting the immersion time in the inorganic residue removing solution to a value within the above range, the inorganic residue can be suitably removed. On the other hand, if the immersion time is less than the lower limit, it may be difficult to sufficiently remove the inorganic residue in a short time. Moreover, if the immersion time exceeds the upper limit, the passivation film 4 may be damaged.
[0027]
As described above, inorganic residues on the surfaces of the electrode pad 3 and the passivation film 4 are removed. In this embodiment, an acidic aqueous solution is used, but an alkaline aqueous solution such as sodium hydroxide may be used. Further, when there is an organic residue (organic residue), it may be immersed in a solution of ethanol, IPA, acetone or the like to remove the organic residue on the surface of the electrode pad 3 or the surface of the passivation film 4.
[0028]
<3> Thereafter, the substrate (chip body) 2 is washed with water using a water washing tank 12 as shown in FIG. 5 (water washing step).
The rinsing tank 12 preferably has an overflow structure including an overflow mechanism 121. Thereby, the residue of the processing liquid and the adhesion of foreign matters to the substrate 2 can be efficiently reduced.
The substrate 2 is washed with water by being immersed in a cleaning solution (water) in the washing tank 12 while being stored in the jig 14.
[0029]
Moreover, it is preferable to perform bubbling with an inert gas during the water washing treatment. Thereby, it is possible to perform sufficient water washing efficiently in a short time. Although the bubbling method is not particularly limited, for example, the tube 13 having a large number of holes 131 formed therein is arranged on the inner side of the washing tank 12, for example, the bottom surface or the side surface, and the inert gas is supplied from the holes 131. The method of making it eject is mentioned. Examples of the material constituting the tube 13 include a fluorine resin material such as polytetrafluoroethylene (PTFE).
[0030]
The tube 13 is connected to an inert gas supply means (not shown) such as a gas pump. By supplying an inert gas to the tube 13 by this inert gas supply means, the inert gas is ejected as a bubble (bubble) 132 from the hole 131 formed in the tube 13. The inert gas, e.g., N 2, He, Ar, etc. as preferable.
[0031]
The size of the formed bubble 132 depends on the size (area) of the hole 131 formed in the tube 13. The area (opening area) per hole 131 is not particularly limited, but is preferably 0.1 to 2 mm 2 . By setting the area of the hole 131 to a value within the above range, bubbling can be suitably performed, and water washing can be performed more efficiently. On the other hand, if the area of the hole 131 is less than the lower limit value, it is necessary to increase the blowing pressure of the inert gas, which may cause problems in piping and the like. Moreover, when the area of the hole 131 exceeds the upper limit value, the formed bubble 132 becomes large, and the cleaning effect may be reduced.
[0032]
The amount of the inert gas blown is not particularly limited, but is preferably 0.1 to 2 L / sec. By setting the blowing amount of the inert gas to a value within the above range, water washing can be performed more efficiently in a short time. On the other hand, if the amount of blown out inert gas is less than the lower limit, the effect may not be sufficiently obtained. Further, if the blowing amount exceeds the upper limit value, the substrate 2 may be damaged.
[0033]
In the above description, the case where bubbling is performed by arranging the tube 13 having a plurality of holes 131 on the bottom surface of the water washing tank 12 and blowing out inert gas from the holes 131 has been described as an example. However, the bubbling method is not limited to this. For example, the tube 13 may be arranged on the side surface portion of the washing tub 12, or a gas blowing hole is provided on the wall surface of the rinsing tub 12 instead of the tube 13, and an inert gas is blown out from the hole. Also good. Further, bubbling can be performed by disposing a porous body such as a sintered body inside the washing tank 12 and blowing out an inert gas through the porous body.
[0034]
<4> Next, the substrate (chip body) 2 is immersed in an oxide film removal treatment solution made of an alkaline aqueous solution, and the natural oxide film (Al oxide film) naturally formed on the surface of the electrode pad 3 is removed (Al Oxide film removal step).
As the alkaline aqueous solution, for example, a solution (aqueous solution) containing sodium hydroxide or the like can be used.
[0035]
The pH of the oxide film removal treatment solution is not particularly limited, but is preferably 9-13. When the pH of the oxide film removal treatment liquid is within the above range, the natural oxide film can be efficiently removed. On the other hand, if the pH is less than the lower limit, the chemical reaction may not proceed. Moreover, when pH exceeds the said upper limit, the electrode pad surface may be etched excessively and the electrode pad 3 may become thinner than necessary.
[0036]
Moreover, the temperature of the oxide film removal treatment solution is not particularly limited, but is preferably 25 to 60 ° C. When the temperature of the oxide film removal treatment liquid is within the above range, the natural oxide film can be efficiently removed. On the other hand, if the temperature is less than the lower limit, the chemical reaction may not proceed sufficiently quickly, and it may take time to remove the natural oxide film. Moreover, when temperature exceeds the said upper limit, the surface of the electrode pad 3 may be etched excessively and the electrode pad 3 may become thinner than necessary.
[0037]
Moreover, the immersion time of the board | substrate 2 to an oxide film removal process liquid is although it does not specifically limit, It is preferable to set it as 0.5 to 5 minutes. By setting the immersion time in the oxide film removal treatment solution to a value within the above range, the natural oxide film can be suitably removed. On the other hand, if the immersion time is less than the lower limit, depending on the composition, temperature, etc. of the oxide film removal treatment liquid, the natural oxide film may remain without being sufficiently removed. Moreover, when immersion time exceeds the said upper limit, the electrode pad 3 surface will be etched too much and the electrode pad 3 may become thin more than necessary. In this embodiment, an alkaline aqueous solution is used, but an acidic aqueous solution such as phosphoric acid may be used.
As described above, the natural oxide film on the surface of the electrode pad 3 is removed.
<5> Thereafter, the water washing treatment is performed in the same manner as in the above <3>.
[0038]
<6> Next, the substrate (chip body) 2 is immersed in a zincate treatment solution to form a Zn film on the surface of the electrode pad 3 (zincate treatment step). Thereby, Ni can be suitably deposited in the <8> electroless Ni plating step described later.
First, the substrate 2 is immersed in a zincate solution, and the oxide film on the surface of the electrode pad 3 is removed. Thereafter, a Zn film is formed on the surface of the electrode pad 3 by further dipping in a zincate solution.
[0039]
The zincate solution is not particularly limited as long as it contains Zn, but preferably contains zinc oxide (ZnO).
The pH of the zincate solution is not particularly limited, but is preferably 11 to 13.5. When the pH of the zincate solution is within the above range, the zincate treatment can be performed efficiently. On the other hand, if the pH is less than the lower limit, Zn substitution may not be promoted. Moreover, when pH exceeds the said upper limit, the electrode pad 3 surface will be etched too much and the electrode pad 3 may become thin more than necessary.
[0040]
Although the temperature of a zincate liquid is not specifically limited, It is preferable that it is 20-30 degreeC. If the temperature of the zincate solution is within the above range, the zincate treatment can be performed efficiently. On the other hand, when the temperature is lower than the lower limit, the time required for the zincate treatment may be increased depending on the composition of the zincate solution. Moreover, when temperature exceeds the said upper limit, the electrode pad 3 surface will be etched too much and the electrode pad 3 may become thin more than necessary.
[0041]
Moreover, the immersion time of the board | substrate 2 in a zincate liquid is although it does not specifically limit, It is preferable that it is 10 second-2 minutes. By setting the immersion time in the zincate solution to a value within the above range, the zincate treatment can be suitably performed. On the other hand, if the immersion time is less than the lower limit, the zincate treatment (chemical reaction) may not sufficiently proceed depending on the composition, temperature, etc. of the zincate solution. On the other hand, when the immersion time exceeds the upper limit, the surface of the electrode pad 3 is excessively etched, and the electrode pad 3 may be unnecessarily thin. In the present embodiment, an alkaline aqueous solution is used, but an acidic and highly active treatment liquid may be used.
[0042]
Note that after forming the Zn film, the Zn film may be peeled off, and then zincate treatment may be performed again to form a new Zn film. Thereby, dense Zn particles can be deposited on the Al surface.
The Zn film can be peeled off by, for example, immersing the substrate 2 in a 5 to 30 vol% nitric acid aqueous solution for 10 to 60 seconds. And again, the board | substrate 2 is immersed in a zincate bath on the above conditions, and Zn particle | grains are made to precipitate on the Al surface. The Zn particles deposited at this time are dense. Thereby, Ni can be more suitably deposited in the electroless Ni plating step. If necessary, the Zn film may be peeled off again, and then the zincate process may be performed again to repeat the process of forming a new Zn film.
As described above, the Zn film is formed on the surface of the electrode pad 3.
<7> Thereafter, water washing is performed in the same manner as in the above <3>.
[0043]
<8> Next, the substrate (chip body) 2 is immersed in an electroless Ni plating solution, and an Ni layer 51 is formed by electroless plating as shown in FIG. 3B (electroless Ni plating step).
Incidentally, as described above, the present invention is characterized in that the P concentration in the Ni layer constituting the electrode film is a value within a predetermined range. A method for setting the P concentration in the Ni layer to a value within a predetermined range is not particularly limited, but for example, electroless plating using a plating solution as described below is preferably performed.
[0044]
As the Ni plating solution, for example, a solution containing hypophosphorous acid as a reducing agent is generally used. When such a solution is used, P will normally be eutectoid during plating. The concentration of hypophosphorous acid in the Ni plating solution is not particularly limited, but is preferably 0.05 to 1 mol / l. When the concentration of hypophosphorous acid is within the above range, the P concentration in the Ni layer can be set to the optimum value relatively easily.
[0045]
Moreover, it is preferable to use what contains Ni salts, such as nickel sulfate and nickel chloride, as Ni salt for Ni plating solution. Of the Ni salts, nickel sulfate is particularly preferable.
The pH of the Ni plating solution is not particularly limited, but is preferably 4-6. When the pH of the Ni plating solution is within the above range, Ni plating can be performed efficiently.
The temperature of the Ni plating solution is not particularly limited, but is preferably 70 to 95 ° C. When the temperature of the Ni plating solution is within the above range, Ni plating can be performed efficiently.
[0046]
By using the plating solution as described above, the concentration of P contained in the formed Ni layer can be set to a value within the above range relatively easily. Thereby, it is possible to effectively prevent and suppress the segregation of P in the vicinity of the interface between the electrode film 5 and the brazing filler metal layer 6 (the formation of the P-rich layer). As a result, the adhesive strength between the electrode film 5 and the brazing material layer 6 can be made excellent.
[0047]
In addition, when forming the brazing material layer 6 on the electrode film 5 to be formed, the height (thickness) of the Ni layer 51 is preferably 1 μm or more. On the other hand, when the electrode film 5 is used as a bump (when the brazing material layer 6 is not formed), the height (thickness) of the Ni layer 51 is preferably about 5 to 25 μm.
The Ni layer 51 is formed as described above.
<9> Thereafter, a water washing treatment is performed in the same manner as in the above <3>.
[0048]
<10> Next, the substrate (chip body) 2 is immersed in an Au plating solution, and an Au layer 52 is formed on the surface of the Ni layer 51 as shown in FIG. 3C (electroless Au plating step). The Au layer 52 has a function as an antioxidant film for preventing the Ni layer 51 from being oxidized and a function as an improvement in wettability of the brazing material layer 6 to be formed thereafter.
The Au plating solution is not particularly limited, but is preferably a cyan-free type (substantially free of cyanide ions). Thereby, the occurrence of adverse effects on the environment and the human body can be suitably prevented, and work can be performed more safely.
[0049]
The pH of the Au plating solution is not particularly limited, but is preferably 6-8. When the pH of the Au plating solution is within the above range, the Au layer 52 can be formed efficiently.
The temperature of the Au plating solution is not particularly limited, but is preferably 50 to 80 ° C. When the temperature of the Au plating solution is within the above range, the Au layer 52 can be formed efficiently.
[0050]
The immersion time in the Au plating solution is not particularly limited, but is preferably 1 to 30 minutes. When the immersion time in the Au plating solution is within the above range, the Au layer 52 can be suitably formed. On the other hand, if the immersion time is less than the lower limit, depending on the composition, temperature, etc. of the Au plating solution, it may be difficult to form the Au layer 52 having a sufficient thickness. On the other hand, if the immersion time exceeds the upper limit, plating deposition may not proceed sufficiently.
[0051]
The thickness of the Au layer 52 formed in this way is not particularly limited, but is preferably about 0.01 to 0.3 μm, and more preferably about 0.1 to 0.2 μm. If the thickness of the Au layer 52 is less than the lower limit, it may be difficult to sufficiently prevent the Ni layer 51 from being oxidized. In addition, wettability when bumps are formed on the electrode film 5 is reduced. On the other hand, when the thickness exceeds the upper limit, when a bump (solder) is formed on the electrode film 5, the bonding strength may be lowered.
As described above, the Au layer 52 is formed.
<11> Thereafter, a water washing treatment is performed in the same manner as in the above <3>.
[0052]
<12> Next, as shown in FIG. 4, the resist 221 applied to the back surface 22 and the end surface of the substrate 2 is removed. Examples of the method for removing the resist 221 include a method of immersing the substrate in a sulfuric acid / persulfate aqueous solution.
<13> Finally, the substrate 2 on which the electrode film 5 composed of the Ni layer 51 and the Au layer 52 is formed is washed with water in the same manner as in the above <3> and then dried.
[0053]
The electrode film 5 is formed on the electrode pad 3 by the above method. Thus, by forming the electrode film 5 by electroless plating, there is an advantage that the fine-shaped electrode film 5 can be formed with high accuracy. Moreover, by forming the electrode film 5 by electroless plating, it is not necessary to use a resist for forming the electrode film. As a result, no photo process is required, and the cost of bumps can be reduced.
The electrode film 5 formed as described above has a P concentration in the Ni layer 51 of 5 to 9 wt%. For this reason, P is segregated in the vicinity of the interface between the electrode film 5 and the brazing material layer 6 (the formation of a P-rich layer) is effectively prevented and suppressed. As a result, the adhesive strength between the electrode film 5 and the brazing material layer 6 is particularly excellent.
[0054]
Next, a mounting method for mounting the semiconductor chip 1A as described above on a circuit board will be described. In the following description, as shown in FIG. 1, a case where a brazing filler metal layer 6 is formed on a relatively thin electrode film 5 to form bumps and FCB (Flip chip bonding) mounting will be described as an example. .
The method for forming the brazing material layer 6 on the electrode film 5 is not particularly limited, for example, when solder is used as the brazing material, but (1) a method of performing solder plating and heating, and (2) an electrode film. (3) Method of forming a stud bump with a solder wire on 5 and heating, (3) Making a solder ball in advance, applying flux on the electrode film 5, mounting the ball, and reflowing at an appropriate temperature, (4) Electrode For example, a method of printing an appropriate amount of solder paste on the film 5 and reflowing it at an appropriate temperature can be used.
The bumps are set to substantially the same thickness (height), and the thickness (average) is not particularly limited, but is preferably about 5 to 100 μm, for example. Moreover, the area (maximum) in the cross section of a bump is not specifically limited, For example, it is preferable that it is about 2 * 10 < -4 > -5 * 10 <-2> mm < 2 >.
[0055]
Next, an example of the circuit board 7 on which such a semiconductor chip is mounted will be described with reference to FIG. In the following description, the upper side in FIG. 6 is referred to as “upper” and the lower side is referred to as “lower”.
A circuit board 7 shown in FIG. 6 includes a board 8 and a plurality of terminals 9 provided on one surface (upper surface) 81 of the board 8.
[0056]
The substrate 8 is made of, for example, various glasses, various ceramics, semiconductor materials such as Si, various resin materials, or any combination thereof. The thickness (average) of the substrate 8 is not particularly limited, but is usually about 0.1 to 3 mm.
The substrate 8 is not limited to a single layer, but may be a multilayer structure.
[0057]
On one surface 81 of the substrate 8, for example, a wiring pattern (not shown) made of a conductive material such as at least one metal of Au, Cu, Ni, and Sn, an alloy containing the metal, or the like. Is formed. An electrode is formed in the vicinity of the end of the wiring pattern to constitute a terminal 9. The wiring pattern may be a single layer or a laminate of two or more layers.
Note that the wiring pattern may be formed inside the substrate 8 in the case where the substrate 8 is formed of a laminate of a plurality of layers.
[0058]
Next, mounting of the semiconductor chip 1A on the circuit board 7 will be described. FIG. 7 is a process diagram (cross-sectional view) showing a method for mounting a semiconductor chip according to the present invention, and FIG.
When the semiconductor chip 1A is mounted on the circuit board 7, first, as shown in FIG. 7, the semiconductor chip 1A is stacked on the circuit board 7 (facing it), and bumps (brazing material layer) of the semiconductor chip 1A are stacked. 6) and the corresponding terminal 9 of the circuit board 7 are positioned so as to come into contact with each other.
At this time, a filler having adhesiveness or adhesiveness such as flux or thermosetting adhesive may be interposed between the semiconductor chip 1A and the circuit board 7. Thereby, it is also possible to suitably prevent the semiconductor chip 1A and the circuit board 7 from being misaligned in the next step.
[0059]
Next, the corresponding terminals are bonded together (the bumps of the semiconductor chip and the corresponding terminals of the circuit board).
As this joining method, there is a method by heating and pressurizing with a bonding tool, for example, the method by heating has an advantage that a self-alignment effect can be obtained.
[0060]
When the bumps of the semiconductor chip 1A and the terminals 9 of the circuit board 7 are integrally joined by heating, the heating temperature is not particularly limited, but is preferably about 100 to 400 ° C, and 200 to 350 ° C. More preferred is the degree. The heating time is not particularly limited, but is preferably about 1 second to 1 minute, and more preferably about 5 to 30 seconds.
[0061]
By setting the heating conditions (processing conditions) as described above, the electrode film 5 of the semiconductor chip 1A and the corresponding terminals 9 of the circuit board 7 can be bonded more firmly.
In addition, this bonding may be performed while irradiating, for example, high frequency, ultrasonic waves, or the like as necessary.
[0062]
As described above, the bumps of the semiconductor chip 1A and the corresponding terminals 9 of the circuit board 7 are integrated to form a joint as shown in FIG. That is, corresponding terminals are joined together. Thereby, the semiconductor chip 1A is mounted on the circuit board 7 (a semiconductor device is obtained).
As described above, by bonding the bumps of the semiconductor chip 1A and the corresponding terminals 9 of the circuit board 7, excellent bonding reliability between the semiconductor chip 1A and the circuit board 7 can be obtained.
[0063]
The mounting of the semiconductor chip 1A on the circuit board 7 is not limited to the above-described example. For example, a resin is applied to the substrate in advance, and the chip is bonded by heating and pressure to the bonding. Various FCB mounting processes such as NCP (Non Conductive Paste) mounting, TAB (Tape Amount Bonding) mounting, COF (Chip On Flex) mounting, COG (Chip On Glass) mounting, etc. that perform resin sealing at a time can be adopted. .
[0064]
Next, an electronic device including a circuit board on which a semiconductor chip is mounted by such a semiconductor chip mounting method, that is, an electronic device of the present invention will be described.
Below, the case where the electronic device of this invention is applied to a liquid crystal display device is demonstrated to an example.
[0065]
FIG. 9 is a cross-sectional view showing an embodiment when the electronic device of the present invention is applied to a liquid crystal display device. In the following description, the upper side in FIG. 9 is referred to as “upper” and the lower side is referred to as “lower”.
The liquid crystal display device (electro-optical device) 100 shown in FIG. 9 can be formed by mounting the semiconductor chip 1A on the flexible circuit board as the circuit board 7 by the liquid crystal panel 200 and the semiconductor chip mounting method of the present invention. And a flexible circuit board 300. That is, the liquid crystal display device (electro-optical device) 100 includes the semiconductor device (semiconductor mounting substrate) of the present invention.
[0066]
The liquid crystal panel 200 includes a first panel substrate 220 pasted through a frame-shaped sealing material 230, a second panel substrate 240 facing the first panel substrate 220, and a liquid crystal sealed in a space surrounded by these. 270.
Each of the first panel substrate 220 and the second panel substrate 240 is made of a glass substrate, for example. Transparent electrodes 210 and 250 made of, for example, ITO are provided on the surfaces of the panel substrates 220 and 240 on the liquid crystal 270 side, respectively. A voltage is applied to the liquid crystal 270 through the transparent electrodes 210 and 250.
A polarizing plate 260 is provided on the upper surface of the second panel substrate 240.
The first panel substrate 220 has a portion (an overhang region 201) that protrudes from the second panel substrate 240. The transparent electrodes 210 and 250 are provided to extend to the overhang area 201.
[0067]
A wiring pattern (lead) 93 is formed on one surface 81 of the substrate 8 of the circuit substrate 7 (flexible circuit substrate 300). The circuit board 7 is bent in the middle in the longitudinal direction so that the wiring pattern 93 faces downward at one end side (left side in the figure). Then, on this one end side, the wiring pattern 93 and the ends of the transparent electrodes 210 and 250 extending to the overhanging region 201 are made of an anisotropic conductive material containing anisotropic conductive particles 410 (an anisotropic conductive paste). , An anisotropic conductive film) 400. An end near the center of the wiring pattern 93 constitutes a terminal 9, and a bump of the semiconductor chip 1 </ b> A is bonded (connected) to the terminal 9.
Thereby, electrical continuity between the transparent electrodes 210 and 250 and the semiconductor chip 1A is obtained.
[0068]
The semiconductor chip 1A is provided as a driving IC for the liquid crystal panel 200, and controls the amount of voltage applied to each transparent electrode 210, 250, the application pattern, and the like. By controlling the semiconductor chip 1A, desired information (image) is displayed on the liquid crystal panel 200.
The electronic device of the present invention is not limited to the application to the illustrated liquid crystal display device 100. For example, various display devices such as an organic EL display device and an electrophoretic display device, and a droplet discharge head such as an ink jet recording head. It can also be applied.
And the electronic device of this invention provided with such an electronic device is applicable to various electronic devices.
[0069]
Hereinafter, the electronic device of the present invention will be described in detail based on the embodiment shown in FIGS.
FIG. 10 is a perspective view showing a configuration of a mobile (or notebook) personal computer to which the electronic apparatus of the present invention is applied.
In this figure, a personal computer 1100 includes a main body 1104 having a keyboard 1102 and a display unit 1106. The display unit 1106 is supported by the main body 1104 via a hinge structure so as to be rotatable. Yes.
In this personal computer 1100, the liquid crystal display device 100 is incorporated in a display unit 1106 as an electronic device of the present invention.
[0070]
FIG. 11 is a perspective view showing a configuration of a mobile phone (including PHS) to which the electronic apparatus of the invention is applied.
In this figure, a cellular phone 1200 includes a liquid crystal display device 100 as an electronic device of the present invention, together with a plurality of operation buttons 1202, an earpiece 1204 and a mouthpiece 1206.
In addition to the liquid crystal display device 100, the cellular phone 1200 is built in the electronic device of the present invention.
[0071]
FIG. 12 is a perspective view showing the configuration of a digital still camera to which the electronic apparatus of the present invention is applied. In this figure, connection with an external device is also simply shown.
Here, a normal camera sensitizes a silver halide photographic film with a light image of a subject, whereas a digital still camera 1300 photoelectrically converts a light image of a subject with an image sensor such as a CCD (Charge Coupled Device). An imaging signal (image signal) is generated.
[0072]
A liquid crystal display device (electro-optical device) 100 is provided as an electronic device of the present invention on the back of a case (body) 1302 in the digital still camera 1300, and is configured to display based on an imaging signal from a CCD. The liquid crystal display device 100 functions as a finder that displays a subject as an electronic image.
The case 1302 includes, for example, a memory 1308 that can store (store) an imaging signal as an electronic device of the present invention.
[0073]
A light receiving unit 1304 including an optical lens (imaging optical system), a CCD, and the like is provided on the front side (the back side in FIG. 12) of the case 1302.
When the photographer confirms the subject image displayed on the liquid crystal display device 100 and presses the shutter button 1306, the CCD image pickup signal at that time is transferred and stored in the memory 1308.
[0074]
In the digital still camera 1300, a video signal output terminal 1312 and an input / output terminal 1314 for data communication are provided on the side surface of the case 1302. As shown in FIG. 12, a television monitor 1430 is connected to the video signal output terminal 1312 and a personal computer 1440 is connected to the input / output terminal 1314 for data communication as necessary. Further, the imaging signal stored in the memory 1308 is output to the television monitor 1430 or the personal computer 1440 by a predetermined operation.
[0075]
In addition to the personal computer shown in FIG. 10, the mobile phone shown in FIG. 11, and the digital still camera shown in FIG. Car navigation devices, pagers, electronic notebooks (including communication functions), calculators, electronic game devices, word processors, workstations, videophones, security TV monitors, electronic binoculars, POS terminals, medical devices (for example, electronic thermometers, blood pressure monitors) , Blood glucose meter, electrocardiogram measuring device, ultrasonic diagnostic device, electronic endoscope), fish detector, various measuring instruments, instruments (eg, vehicles, aircraft, ship instruments), flight simulator, etc. it can.
[0076]
The semiconductor chip manufacturing method, the semiconductor chip, the semiconductor device, the electronic device, and the electronic apparatus according to the present invention have been described based on the illustrated embodiments. However, the present invention is not limited to these.
For example, in the method for manufacturing a semiconductor chip of the present invention, an optional process can be added as necessary.
[0077]
Further, in the above description, the electrode film is described as being configured by a laminated body of a Ni layer and an Au layer, but the electrode film may be configured by a material other than Ni and Au. Further, the electrode film may be composed of only one layer, or may be a laminate in which three or more layers are laminated. For example, you may have the layer comprised with the material containing at least 1 sort (s) selected from Al, Cu, and Si as a base layer of Ni layer. Further, the layer constituting the electrode film may be composed of a substantially uniform composition, or may be composed of a gradient material whose composition changes in the thickness direction of the layer, for example. .
In the present invention, a plurality of semiconductor chips may be stacked. Moreover, the semiconductor chip mounted in the present invention may be a stacked body in which a plurality of semiconductor chips are stacked in advance.
[0078]
【Example】
Example 1
First, a resist was applied to the back surface and the end surface of the substrate on which the electrode pad and the passivation film were formed.
Next, an electrode film (thickness 5 μm (Ni 4.7 μm, Au 0.3 μm)) composed of a Ni layer and an Au layer was formed by the method described in the above embodiment. However, the Ni plating solution pH was 4.
[0079]
In addition, the water washing process was performed in the water washing tank between each chemical treatment. At this time, from a tube made of polytetrafluoroethylene (PTFE) arranged in the washing tank and having a plurality of holes, blowing pressure: 1 to 3 kg / cm 2 , blowing amount: 0.5 to 1 L / Bubbling was performed by blowing out N 2 gas in seconds.
Thereafter, the substrate was immersed in an aqueous sulfuric acid solution to remove the resist applied to the back surface and the end surface of the substrate.
Next, a brazing material was applied on the electrode film and reflowed to form bumps to obtain a semiconductor chip. As the brazing material, Sn—Ag—Cu solder having a composition of Sn: 96.5 wt%, Ag: 3 wt%, and Cu: 0.5 wt% was used.
[0080]
(Example 2)
A semiconductor chip was manufactured in the same manner as in Example 1 except that the pH value (pH = 6) of the electroless Ni plating solution was changed.
Example 3
A semiconductor chip was manufactured in the same manner as in Example 1 except that Sn—Ag solder having a composition of Sn: 96.5 wt% and Ag: 3.5 wt% was used as the brazing material constituting the brazing material layer. did.
(Example 4)
The electroless plating was performed in the same manner as in Example 2, the electrode film thickness was 5 μm (Ni 4.6 μm, Au 0.4 μm), and a semiconductor chip was manufactured in the same manner as in Example 3.
[0081]
(Comparative Example 1)
A semiconductor chip was manufactured in the same manner as in Example 1 except that the pH of the electroless Ni plating solution was 8.
(Comparative Example 2)
A semiconductor chip was manufactured in the same manner as in Comparative Example 1 except that the thickness of the formed Ni layer was 4.6 μm and the thickness of the formed Au layer was 0.4 μm.
[0082]
(Comparative Example 3)
A semiconductor chip was manufactured in the same manner as in Comparative Example 1 except that Sn—Ag solder having a composition of Sn: 96.5 wt% and Ag: 3.5 wt% was used as the brazing material constituting the brazing material layer. did.
(Comparative Example 4)
A semiconductor chip was manufactured in the same manner as in Comparative Example 3 except that the thickness of the formed Ni layer was 4.6 μm and the thickness of the formed Au layer was 0.4 μm.
[0083]
(Comparative Example 5)
A semiconductor chip was manufactured in the same manner as in Example 1 except that the pH value of the electroless Ni plating solution was changed to 3. Note that the thickness of the formed Ni layer was 4.7 μm.
(Comparative Example 6)
A semiconductor chip was manufactured in the same manner as in Comparative Example 5 except that the thickness of the Ni layer to be formed was 4.6 μm and the thickness of the Au layer to be formed was 0.4 μm.
[0084]
(Comparative Example 7)
A semiconductor chip is manufactured in the same manner as in Comparative Example 5 except that Sn—Ag solder having a composition of Sn: 96.5 wt% and Ag: 3.5 wt% is used as the brazing filler metal layer. did.
(Comparative Example 8)
A semiconductor chip was manufactured in the same manner as Comparative Example 7 except that the thickness of the Ni layer to be formed was 4.6 μm and the thickness of the Au layer to be formed was 0.4 μm.
[0085]
The shear strength was measured for each semiconductor chip obtained as described above.
As shown in FIG. 13, the shear strength was measured by moving the measuring tool 61 over 7 μm above the surface of the passivation film 4 to destroy the brazing material layer 6. At this time, since the electrode film 5 is formed to a thickness of 5 μm in each of the semiconductor chips of the examples and the comparative examples, the measurement tool 61 passes through the solder portion 2 μm above the electrode film 5 surface. become. And the shear force was measured and the fracture | rupture cross section was observed.
[0086]
The evaluation was made on the basis of (1) the shear force being 30 gf or more per bump, and (2) the fracture section being solder fracture.
And when both conditions (1) and (2) were satisfied, it evaluated as (circle), and when it was not satisfied also in either one of conditions (1) and (2), it evaluated as x.
The evaluation results are shown in Table 1 together with the P concentration in the Ni layer, the thickness of the Ni layer, the thickness of the Au layer, and the solder material.
[0087]
[Table 1]
[0088]
As apparent from Table 1, all of the semiconductor chips of the present invention had excellent shear strength. In addition, the semiconductor chips of Examples 1, 2, and 3 in which the thickness of the Au layer was within a suitable range had particularly excellent properties. Moreover, the semiconductor chip (Examples 1 and 2) in which the brazing material layer was composed of Sn—Ag—Cu solder had particularly excellent shear strength (shearing force was 50 gf or more per bump). This is thought to be because the strength of the brazing filler metal layer increases when Cu is contained in the brazing filler metal layer.
In all the semiconductor chips of the present invention, the fracture cross section was solder fracture.
In contrast, all of the semiconductor chips of the comparative examples were inferior in the shear strength of the bumps.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a preferred embodiment of a semiconductor chip of the present invention.
FIG. 2 is a diagram (flow chart) showing an electrode film forming step.
FIG. 3 is a process diagram (cross-sectional view) showing a method for forming an electrode film.
FIG. 4 is a process diagram (cross-sectional view) illustrating a method for forming an electrode film.
FIG. 5 is a diagram schematically showing an example of a washing tank used for forming an electrode film.
FIG. 6 is a cross-sectional view showing an example of a circuit board on which the semiconductor chip of the present invention is mounted.
FIG. 7 is a process diagram (cross-sectional view) showing a method for mounting a semiconductor chip of the present invention.
FIG. 8 is a cross-sectional view showing a state where a semiconductor chip is mounted on a circuit board.
FIG. 9 is a cross-sectional view showing an embodiment in which the electronic device of the present invention is applied to a liquid crystal display device.
FIG. 10 is an electronic apparatus (notebook personal computer) including the electronic device of the present invention.
FIG. 11 is an electronic apparatus (cellular phone) including the electronic device of the present invention.
FIG. 12 is an electronic apparatus (digital still camera) including the electronic device of the present invention.
FIG. 13 is a cross-sectional view illustrating a method for measuring shear strength in an example.
[Explanation of symbols]
1A ... Semiconductor chip 2 ... Substrate 21 ... Surface 22 ... Back 221 ... Resist 3 ... Electrode pad 4 ... Passivation film 5 ... Electrode film 51 ... Ni layer 52 ... Au layer 6 ... Material layer 61 ... Measuring tool 7 ... Circuit board 8 ... Board 81 ... Surface 9 ... Terminal 93 ... Wiring pattern 12 ... Water washing tank 121 ... Overflow tank 13 ... Tube 131 ... Hole 132 ... Bubble 14 ... Jig 15 ... Cleaning liquid 100 ... Liquid crystal display device 200 ... Liquid crystal panel 201 ... Overhang area 210 ... Transparent electrode 220 ... First panel substrate 230 ... Sealing material 240 ... Second panel Substrate 250 ... Transparent electrode 260 ... Polarizing plate 270 ... Liquid crystal 300 ... Flexible circuit board 400 ... Anisotropic conductive material 410 ... Conductive particles 1100 ... Personal co Computer 1102 ... Keyboard 1104 ... Main unit 1106 ... Display unit 1200 ... Mobile phone 1202 ... Operation buttons 1204 ... Earpiece 1206 ... Mouthpiece 1300 ... Digital still camera 1302 ... Case (body) 1304 Light receiving unit 1306 Shutter button 1308 Memory 1312 Video signal output terminal 1314 Input / output terminal for data communication 1430 Television monitor 1440 Personal computer
