【０００１】
【発明の属する技術分野】
この発明は、荷電粒子ビーム露光用マスク、それを用いた荷電粒子ビーム露光方法及びその露光方法を用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路の微細化が著しい。この半導体集積回路の微細化のためには、パターン転写工程の解像性能を向上させると共に、パターン転写工程の転写位置精度を向上させることが必須である。そして、パターン転写位置精度を向上させるためには、露光装置の転写位置精度を向上させると共に、転写に用いられるマスクに形成されるパターンの位置精度を向上させる必要がある。
【０００３】
ところで、９０ｎｍ世代の半導体集積回路の製造までは、従来のように光を用いた光露光方式が用いられる。この光露光方式において解像性能を向上させるためには、露光波長を短くし、結像光学系の開口部係数を大きくしなければならない。しかし、これに伴い焦点深度が低下してしまう。そして、この焦点深度の低下により、実用上の限界解像度を向上させることが難しくなる。
【０００４】
このため、６５ｎｍ世代の半導体集積回路の製造には、電子ビーム露光の適用が検討され、そのための露光装置、マスクおよびレジストの研究開発が進められている。しかし、従来の直接描画方式の電子ビーム露光方法は、解像性能は高いけれど、スループットが小さいという問題があり、量産に適用するのが困難であった。そこで、この問題を解決して、光露光方式と同等の高いスループットを実現すべく、１ショットの露光面積を従来の２５００倍以上にしたマスクを用いた転写型の電子ビーム露光技術の開発が進められている。
【０００５】
図６に、従来の荷電粒子ビーム露光用マスクを用いた荷電粒子ビーム露光方法を示す。これは、ＥＰＬ（Ｅｌｅｃｔｒｏｎ Ｐｒｏｊｅｃｔｉｏｎ Ｌｉｔｈｏｇｒａｐｈｙ）という露光方法を用いている。このＥＰＬに使用されるマスクとしてはいくつかの方式が提案されているが、解像度の観点から、ステンシルタイプのマスクが用いられる。これは、図６に示すように、マスク基板５１ｂに貫通孔としてパターン５１ａを形成したマスク５１である。そして、電子線で照射されたマスク５１の像は、電子レンズ５２と５３で縮小されて、基板５４の表面に結像する。なお、５２ａと５３ａはそれぞれレンズの主面を示す。
【０００６】
マスク５１は、パターン５１ａの部分に入射される電子ビーム５６ａとマスク基板５１ｂ部分に入射される電子ビーム５６ｂで照明される。この電子ビーム５６ａ，５６ｂの加速電圧としては、１００ｋＶが用いられる。そして、パターン５１ａを通り抜けた電子ビーム５６ａは、レンズ５２ａを通過し、レンズ５２の後焦点面に設けられたコントラストアパーチャ５５の開口部５５ａを通り抜け、レンズ５３によって基板５４の表面に縮小されたパターンを結像する。一方、電子ビーム５６ｂは、マスク基板５１ｂを構成する原子による散乱を受けて、散乱電子ビーム５６ｃとしてレンズ５２ａに入射する。この散乱電子ビーム５６ｃは、コントラストアパーチャ５５上に広がるので、開口部５５ａを殆ど通過することができない。
【０００７】
よって、結像に寄与する電子ビーム５６ａは、マスク５１による散乱を殆ど受けないため、基板表面に結像した像のボケ（ブラー）が小さく、高い解像度でパターンを転写することができる。
【０００８】
このように、ＥＰＬでは電子の散乱の強弱である散乱コントラストを用いて、マスクパターンを転写する。このため、マスク基板は、完全に入射電子を遮蔽するほどの厚みは必要でなく、内部で入射電子を数回散乱させる程度の厚みであれば十分であり、主として２〜０．５μｍのシリコン板が用いられる。よって、マスク基板を薄くできるので、マスクパターンを微細化することが可能である。また、パターン転写に必要な散乱コントラストは、主としてコントラストアパーチャ５５の開口部５５ａで決まる。つまり、開口部５５ａが小さいほど、散乱電子５６ｃが開口部５５ａを通りにくくなるので、散乱コントラストが弱い場合でも、透過電子５６ａのみを基板上に結像することが可能で、マスク５１の厚さを薄くすることが可能である。
【０００９】
以上のように、ステンシルマスクを形成するマスク基板は、薄膜であるため、その弛みを防止するために、引っ張り応力が与えられている。しかし、この状態で貫通孔としてパターンを形成すると、パターンの開口で応力が開放され、マスクの各サブフィールドに歪が生じる。この歪量と歪の方向は、サブフィールドに形成されるパターンレイアウトに依存する。ただし、この歪の１次成分による倍率、直行度、非等方倍率などへの影響は、電子光学系に倍率補正レンズ、非点調整レンズなどの補正光学系を設けることによって補正することが可能である。しかし、非線形歪による影響は、電子光学系で補正することができない。
【００１０】
ここで、サブフィールド内のパターン分布が一様である場合は、サブフィールド全体が一様に広がる。このようなパターン分布に伴うサブフィールドの変形はほぼ線形であることが報告されている（例えば、非特許文献１参照）。この場合は、サブフィールド周囲の転写領域外に位置精度測定マークを配置しておいて、応力開放に伴うサブフィールド形状の変形を測定して、補正光学系によってサブフィールドの変形を補正して、転写パターンの位置精度の劣化を抑制することができる。
【００１１】
しかし、サブフィールド内のパターン分布が一様でない場合、例えば、サブフィールドの半分にパターンが密に配置され、他の半分に殆どパターンが配置されない場合には、パターン密度が急変する部分で、大きな非線形なパターン位置歪が生じることが報告されている（例えば、非特許文献１参照）。このようなサブフィールド内の局所的な歪を補正光学系で補正することは不可能であり、パターン密度が変わる部分における位置精度の劣化は避けることができない。これを防止するために、サブフィールド内のパターン密度の小さい領域にダミーパターンを配置して、サブフィールド内のパターン密度の急変を抑制することが提案されている（例えば、非特許文献２参照）。しかし、ダミーパターンは本来のパターンと同様に転写されるので、パターンレイアウト設計の自由度を制限する。
【００１２】
このようなレイアウト設計の制限を緩和するために、解像限界以下の微小ダミーパターンを配置する方法が提案されている（例えば、特許文献１参照）。
【００１３】
【非特許文献１】
Ｐ． Ｌ． Ｒｅｕ， ｅｔ． ａｌ， Ｊ． Ｖａｃ． Ｓｃｉ． Ｔｅｃｈｎｏｌ． Ｂ， Ｖｏｌ． １９， ｐｐ． ２６５２−２６５８
【非特許文献２】
Ｐ． Ｌ． Ｒｅｕ， ｅｔ． ａｌ， Ｐｒｏｃ． ＳＰＩＥ， Ｖｏｌ． ４６８８， ｐｐ． ５４７−５５８
【特許文献１】
特開２０００−５８４４６
【００１４】
【発明が解決しようとする課題】
しかし、ステンシルマスクにおいては、０．５〜２μｍ膜厚のシリコン薄膜にドライエッチングによって貫通孔を開けなければならない。４倍マスクの場合、６５ｎｍノードのゲートパターンとして約２００ｎｍ幅の開口部パターンを設ける必要があり、断面のアスペクト比は１０に達する。解像限界以下のパターンではさらにアスペクト比の高いパターンを形成する必要があり、ドライエッチングが非常に困難になる。
【００１５】
また、ダミーパターンは、サブフィールドの開口面積率を大きくする。解像度は、結像光学系の幾何収差とクーロン効果によって決定される。クーロン効果とは、電子光学系内部で荷電粒子同士が反発することによって、荷電粒子ビームの速度分布が広がって、ビームブラーが大きくなる現象であり、電子光学系内部を透過する荷電粒子ビームの電流値が大きいほど顕著になる。このため、ダミーパターンを設けたマスクは、ダミーパターンを設けないマスクに比較して結像光学系を透過する電流値が大きいためにクーロン効果が大きくなり、解像度が低下する。
【００１６】
この発明は、上述のような課題を解決するためになされたもので、その目的は、露光に用いるパターンより大きなアスペクト比の補助パターンを作ることなく、クーロン効果により解像度低下することなく、パターン位置歪を緩和することができる荷電粒子ビーム露光用マスク、それを用いた荷電粒子ビーム露光方法及びその露光方法を用いた半導体装置の製造方法を得るものである。
【００１７】
【課題を解決するための手段】
この発明に係る荷電粒子ビーム露光用マスクの特徴は、マスク基板に貫通孔としてパターンが形成された荷電粒子ビーム露光用マスクであって、マスク基板は引っ張り応力が与えられ、マスク基板のパターンの密度が低い部分に、マスク基板の表面に対して斜めに形成された貫通孔として補助パターンが形成されている。この発明のその他の特徴は以下に明らかにする。
【００１８】
【発明の実施の形態】
実施の形態１．
図１は、本発明の荷電粒子ビーム露光用マスクの上面図である。本発明の荷電粒子ビーム露光用マスクは、図１に示すように、マスク基板１にパターン２及び補助パターン３が形成されている。このマスク基板１は、通常、０．５〜２μｍ膜厚のシリコン薄膜が使用される。このシリコン薄膜は、ＳＯＩ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）構造の基板を裏面からバックエッチしてバルクシリコン部分を除去し、自立構造として形成される。また、このマスク基板１は、弛みが生じないように、５〜１０Ｍｐａの引っ張り応力が与えられている。なお、図示は省略するが、マスク部分（メンブレン部）は、強度を確保するために、エッチング時にバルクシリコン部分を残して形成された梁（ストラット）構造で一定間隔ごとに支えられている。
【００１９】
パターン２は、基板に転写されるマスクパターンである。そして、このパターン２は、マスク基板１の表面に対して垂直に形成された貫通孔として形成されている。また、このパターン２は、通常、マスク基板１を形成した後、表面にレジストパターンを形成してドライエッチングによって形成される。図１では、マスク基板１の上半分のみにパターン２が形成されている。
【００２０】
補助パターン３は、マスク基板１のパターン２の密度が低い部分に形成される。図１（ａ）では、マスク基板１の下半分に形成されている。この補助パターン３は、マスク基板１の歪みによるパターン２の位置精度の劣化を防ぐために設けられている。また、補助パターン３の開口部は短辺と長辺を有する矩形である。そして、図１（ｂ）は、図１の荷電粒子ビーム露光用マスクのＡ−Ａ’（補助パターン３の開口部の短辺と平行な方向）での断面図である。補助パターン３は、図２に示すように、マスク基板１の表面に対して斜めに形成された貫通孔として形成されている。 そして、補助パターン３の開口部の短辺の幅ｗ及び補助パターン３の貫通孔のマスク基板１の表面の法線方向となす角度θは、マスク基板１の表面に対して法線方向に補助パターン３を通り抜けることができないように設定されている。
【００２１】
図２は、本発明の荷電粒子ビーム露光用マスクを用いた荷電粒子ビーム露光方法の説明図である。図２に示すように、上記の荷電粒子ビーム露光用マスクを通過した荷電粒子ビームは、第１の電子レンズ１２及び第２の電子レンズ１３によって、被露光対象である基板１４上に結像される。ただし、第１の電子レンズ１２及び第２の電子レンズ１３の間には、光軸Ｃ上に開口部１５ａを有するコントラストアパーチャ１５が設けられている。また、基板１４上には、レジスト１４ａが塗布されている。なお、１２ａは第１の電子レンズ１２のレンズ主面であり、１３ａは、第２の電子レンズ１３のレンズ主面である。
【００２２】
マスク基板１は、全面を荷電粒子ビームにより露光されるが、図２では、パターン２の開口部に入射される荷電粒子ビーム１６ａと補助パターン３の開口部に入射される荷電粒子ビーム１６ｂのみを図示した。このパターン２の開口部に入射した荷電粒子ビーム１６ａは、マスク基板１による散乱をほとんど受けることなく通過するので、コントラストアパーチャ１５の開口部１５ａを透過して、レンズ１３によって基板１４上に結像し、レジスト１４ａを感光させる。
【００２３】
一方、補助パターン３の開口部に入射した荷電粒子ビーム１６ｂは、マスク基板１により散乱を受ける。これは、補助パターン３はマスク基板１の表面に対して斜めに形成された貫通孔であるため、荷電粒子ビーム１６ｂは、マスク基板１の表面に対して法線方向に補助パターン３を通り抜けることができないからである。そして、散乱を受けた荷電粒子ビーム１６ｃは、その大部分がコントラストアパーチャ１５で遮蔽される。このため、補助パターン３の解像を抑制することができる。
【００２４】
また、マスク基板１の厚みは、照射された荷電粒子ビームを完全に遮蔽せず、散乱コントラストを発生させるように設定する。これにより、マスク基板１を薄膜化できるので、パターン２の寸法精度が向上する。そして、発熱、帯電によるパターン２の位置精度の劣化を抑制できる。よって、半導体装置の性能、信頼性、歩留まりを向上することができる。さらに、露光に用いる荷電粒子ビームとして、電子ビームを用いる。電子ビームは、マスクに与えるダメージが小さいので、マスクの寿命を長くすることができる。
【００２５】
以上のような荷電粒子ビーム露光用マスク及びそれを用いた荷電粒子ビーム露光方法は、半導体装置であるＤＲＡＭを製造する際に用いることができる。ここで、図３（ａ） は、ＤＲＡＭのチップレイアウト図である。また、図３（ｂ）は、このＤＲＡＭのチップを形成する基板を露光するための荷電粒子ビーム露光用マスクのマスクレイアウト図である。そして、図３（ａ）に示すように、ＤＲＡＭのチップ２１は、メモリセル部２２及び周辺回路部２３を有している。また、図３（ｂ）に示すように、マスク２４は、メモリセル部２２を露光するためのメモリセル部用マスク２５及び周辺回路部２３を露光するための周辺回路部用マスク２６を有している。
【００２６】
一般的に、ＤＲＡＭでは、メモリセル部２２のパターン密度が、周辺回路部２３よりも大きい。特に、メモリセルの中で各ビットの状態が書き込まれるストレージノードでは、パターンがメモリセル部２２のみに存在し、周辺回路部２３にはパターンが存在しない。このようなストレージノードを露光するためのマスクでは、大きな非線形の位置歪みが生じ、重ね合わせ精度が劣化する。
【００２７】
そこで、ＤＲＡＭのチップを露光するためのマスク２４では、位置歪みを抑制するために、周辺回路部用マスク２６に、補助パターンを形成する。この補助パターンは基板に転写されないので、ＤＲＡＭチップのレイアウトに何ら制限を与えることなく、位置歪みを抑制することができる。
【００２８】
よって、本実施の形態１の荷電粒子ビーム露光用マスク、それを用いた荷電粒子ビーム露光方法及びその露光方法を用いた半導体装置の製造方法では、露光に用いるパターンより大きなアスペクト比の補助パターンを作ることなく、クーロン効果により解像度低下することなく、パターン位置歪を緩和することができる。
【００２９】
実施の形態２．
図４は、実施の形態２の荷電粒子ビーム露光用マスクの断面図である。この荷電粒子ビーム露光用マスクは、図４に示すように、補助パターン３がＴ−ｗ／ｔａｎθ≧ｔの関係を有する。ここで、マスク基板１は、その材質からして、露光に用いられる荷電粒子ビームに対して遮光体として機能できる最小の厚さがｔである。また、マスク基板の厚さがＴである。これにより、マスク基板１の表面に対して法線方向から、補助パターン３の開口部に入射した荷電粒子ビームは、必ずマスク基板１の膜厚ｔ以上の部分を通過するので、確実に補助パターン３が被露光基板へ転写されるのを抑制することができる。また、補助パターン３の開口部に入射した荷電粒子ビームは、散乱されているために、結像に寄与する電子と異なる軌道を通るので、結像に寄与する電子に与える静電力が小さく、マスク基板１より下の電子光学系内部でのクーロン効果に寄与しないため、クーロン効果による解像性能の劣化を抑制することができる。ここで、θの値が大きいほど、上記のような補助パターン３の転写抑制効果が大きくなり、解像性能の劣化を防止できる。一方、θの値が小さいほど、補助パターン３の貫通孔の長さを短くできるので、補助パターン３の形成が容易になる。
【００３０】
また、この実施の形態２の荷電粒子ビーム露光用マスクは、実施の形態１と同様に、それを用いた荷電粒子ビーム露光方法及びその露光方法を用いた半導体装置の製造方法に適用することができる。
【００３１】
よって、本実施の形態２の荷電粒子ビーム露光用マスク及びそれを用いた荷電粒子ビーム露光方法では、実施の形態１の荷電粒子ビーム露光用マスク、それを用いた荷電粒子ビーム露光方法及びその露光方法を用いた半導体装置の製造方法と同様の効果を有する。
【００３２】
実施の形態３．
図５は、実施の形態２の荷電粒子ビーム露光用マスクの断面図である。この荷電粒子ビーム露光用マスクは、図５に示すように、補助パターン３の貫通孔の上側の開口部と下側の開口部とが、マスク基板１に対して法線方向に投影した場合に、幅Ｑの重なりを有する。そして、この幅Ｑは、マスク基板１の表面に対して法線方向に補助パターンの貫通孔を通り抜けた荷電粒子ビームがパターン転写における解像限界以下の幅になるように設定されている。すなわち、そのような幅Ｑを有するように、補助パターン３の開口部の幅と補助パターン３の貫通孔のマスク基板１の表面に対する角度θが設定されている。これにより、補助パターン３部分の上記の幅Ｑの重なり部分に入射した荷電粒子ビームは、散乱を受けずに通過するが、解像限界以下の幅であるためパターン転写されない。
【００３３】
また、この実施の形態３の荷電粒子ビーム露光用マスクは、実施の形態１と同様に、それを用いた荷電粒子ビーム露光方法及びその露光方法を用いた半導体装置の製造方法に適用することができる。
【００３４】
よって、本実施の形態３の荷電粒子ビーム露光用マスク及びそれを用いた荷電粒子ビーム露光方法では、実施の形態１の荷電粒子ビーム露光用マスク、それを用いた荷電粒子ビーム露光方法及びその露光方法を用いた半導体装置の製造方法と同様の効果を有する。さらに、実施の形態１にくらべて、補助パターンの貫通孔のマスク基板の表面の法線方向となす角度を小さくすることができ、補助パターンの貫通孔の深さを浅くすることができるので、補助パターンを形成しやすい。
【００３５】
【発明の効果】
この発明は以上説明したように、露光に用いるパターンより大きなアスペクト比の補助パターンを作ることなく、クーロン効果により解像度低下することなく、パターン位置歪を緩和することができる。
【図面の簡単な説明】
【図１】実施の形態１の荷電粒子ビーム露光用マスクである。
【図２】本発明の荷電粒子ビーム露光用マスクを用いた荷電粒子ビーム露光方法の説明図である。
【図３】ＤＲＡＭのチップレイアウト図とその露光に用いる荷電粒子ビーム露光用マスクのマスクレイアウト図である。
【図４】実施の形態２の荷電粒子ビーム露光用マスクの断面図である。
【図５】実施の形態３の荷電粒子ビーム露光用マスクの断面図である。
【図６】従来の荷電粒子ビーム露光用マスクを用いた荷電粒子ビーム露光方法の説明図である。
【符号の説明】
１ マスク基板
２ パターン
３ 補助パターン[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a charged particle beam exposure mask, a charged particle beam exposure method using the same, and a method for manufacturing a semiconductor device using the exposure method.
[0002]
[Prior art]
In recent years, the miniaturization of semiconductor integrated circuits has been remarkable. In order to miniaturize the semiconductor integrated circuit, it is essential to improve the resolution performance in the pattern transfer step and the transfer position accuracy in the pattern transfer step. In order to improve the pattern transfer position accuracy, it is necessary to improve the transfer position accuracy of the exposure apparatus and the position accuracy of a pattern formed on a mask used for transfer.
[0003]
By the way, up to the manufacture of a 90-nm generation semiconductor integrated circuit, a light exposure method using light as in the related art is used. In order to improve the resolution performance in this light exposure method, it is necessary to shorten the exposure wavelength and increase the aperture coefficient of the imaging optical system. However, the depth of focus is accordingly reduced. And, due to the decrease in the depth of focus, it is difficult to improve the practical limit resolution.
[0004]
For this reason, the application of electron beam exposure is being considered for the manufacture of a 65 nm generation semiconductor integrated circuit, and research and development of an exposure apparatus, a mask, and a resist for this purpose are being advanced. However, the conventional direct-drawing electron beam exposure method has a problem that although the resolution performance is high, the throughput is small, and it has been difficult to apply it to mass production. Therefore, in order to solve this problem and realize a high throughput equivalent to that of the light exposure method, development of a transfer type electron beam exposure technology using a mask in which the exposure area of one shot is 2500 times or more of the conventional one is advanced. Have been.
[0005]
FIG. 6 shows a charged particle beam exposure method using a conventional charged particle beam exposure mask. This uses an exposure method called EPL (Electron Projection Lithography). Several schemes have been proposed for the mask used for the EPL, but a stencil type mask is used from the viewpoint of resolution. This is a mask 51 in which a pattern 51a is formed as a through hole in a mask substrate 51b, as shown in FIG. Then, the image of the mask 51 irradiated with the electron beam is reduced by the electron lenses 52 and 53 and forms an image on the surface of the substrate 54. Incidentally, 52a and 53a indicate the main surfaces of the lens, respectively.
[0006]
The mask 51 is illuminated with an electron beam 56a incident on the pattern 51a and an electron beam 56b incident on the mask substrate 51b. 100 kV is used as an acceleration voltage for the electron beams 56a and 56b. Then, the electron beam 56a passing through the pattern 51a passes through the lens 52a, passes through the opening 55a of the contrast aperture 55 provided on the back focal plane of the lens 52, and is reduced on the surface of the substrate 54 by the lens 53. Is imaged. On the other hand, the electron beam 56b is scattered by atoms constituting the mask substrate 51b, and is incident on the lens 52a as a scattered electron beam 56c. Since this scattered electron beam 56c spreads on the contrast aperture 55, it can hardly pass through the opening 55a.
[0007]
Therefore, the electron beam 56a contributing to the imaging is hardly scattered by the mask 51, so that the image formed on the substrate surface has a small blur (blur), and the pattern can be transferred with high resolution.
[0008]
As described above, in the EPL, the mask pattern is transferred using the scattering contrast, which is the intensity of electron scattering. For this reason, the mask substrate does not need to have a thickness enough to completely block incident electrons, but only needs to have a thickness enough to scatter incident electrons several times inside, and mainly a silicon plate of 2 to 0.5 μm. Is used. Therefore, the mask substrate can be made thinner, so that the mask pattern can be miniaturized. The scattering contrast required for pattern transfer is mainly determined by the opening 55a of the contrast aperture 55. In other words, the smaller the opening 55a, the more difficult it is for the scattered electrons 56c to pass through the opening 55a. Therefore, even when the scattering contrast is weak, it is possible to image only the transmitted electrons 56a on the substrate. Can be reduced.
[0009]
As described above, since the mask substrate on which the stencil mask is formed is a thin film, a tensile stress is applied to prevent its slack. However, if a pattern is formed as a through hole in this state, the stress is released at the opening of the pattern, and distortion occurs in each subfield of the mask. The amount of distortion and the direction of the distortion depend on the pattern layout formed in the subfield. However, the influence of the primary component of this distortion on the magnification, orthogonality, anisotropic magnification, etc. can be corrected by providing a correction optical system such as a magnification correction lens and an astigmatism adjustment lens in the electronic optical system. It is. However, the effect of nonlinear distortion cannot be corrected by the electron optical system.
[0010]
Here, when the pattern distribution in the subfield is uniform, the entire subfield spreads uniformly. It has been reported that the deformation of the subfield due to such pattern distribution is almost linear (for example, see Non-Patent Document 1). In this case, the position accuracy measurement mark is arranged outside the transfer area around the subfield, the deformation of the subfield shape due to the release of stress is measured, and the deformation of the subfield is corrected by the correction optical system, Deterioration of the positional accuracy of the transfer pattern can be suppressed.
[0011]
However, when the pattern distribution in the subfield is not uniform, for example, when the patterns are densely arranged in one half of the subfield and the patterns are hardly arranged in the other half, the pattern density is rapidly changed and large. It has been reported that a non-linear pattern position distortion occurs (for example, see Non-Patent Document 1). It is impossible to correct such local distortion in the subfield by the correction optical system, and deterioration of the positional accuracy in a portion where the pattern density changes cannot be avoided. In order to prevent this, it has been proposed to arrange a dummy pattern in a region having a small pattern density in a subfield to suppress a sudden change in the pattern density in the subfield (for example, see Non-Patent Document 2). . However, since the dummy pattern is transferred in the same manner as the original pattern, the degree of freedom in pattern layout design is limited.
[0012]
In order to alleviate such a limitation of the layout design, a method of arranging minute dummy patterns smaller than the resolution limit has been proposed (for example, see Patent Document 1).
[0013]
[Non-patent document 1]
P. L. Reu, et. al, J .; Vac. Sci. Technol. B, Vol. 19 pp. 2652-2658
[Non-patent document 2]
P. L. Reu, et. al, Proc. SPIE, Vol. 4688, pp. 547-558
[Patent Document 1]
JP-A-2000-58446
[0014]
[Problems to be solved by the invention]
However, in a stencil mask, a through hole must be formed in a silicon thin film having a thickness of 0.5 to 2 μm by dry etching. In the case of a 4 × mask, it is necessary to provide an opening pattern having a width of about 200 nm as a gate pattern of a 65 nm node, and the aspect ratio of the cross section reaches 10. In the case of a pattern having a resolution lower than the resolution limit, it is necessary to form a pattern having a higher aspect ratio, and dry etching becomes extremely difficult.
[0015]
Also, the dummy pattern increases the opening area ratio of the subfield. The resolution is determined by the geometric aberration of the imaging optical system and the Coulomb effect. The Coulomb effect is a phenomenon in which the charged particles repel each other inside the electron optical system, causing the velocity distribution of the charged particle beam to spread and increasing the beam blur, and the current of the charged particle beam passing through the inside of the electron optical system. The larger the value, the more noticeable. For this reason, the mask provided with the dummy pattern has a larger current value transmitted through the imaging optical system than the mask provided with no dummy pattern, so that the Coulomb effect is increased and the resolution is reduced.
[0016]
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and has as its object to form an auxiliary pattern having an aspect ratio larger than that of a pattern used for exposure, without lowering the resolution by the Coulomb effect, and without reducing the pattern position. A charged particle beam exposure mask capable of alleviating distortion, a charged particle beam exposure method using the same, and a method for manufacturing a semiconductor device using the exposure method.
[0017]
[Means for Solving the Problems]
A feature of the charged particle beam exposure mask according to the present invention is a charged particle beam exposure mask in which a pattern is formed as a through hole in a mask substrate, wherein the mask substrate is given a tensile stress, and the density of the pattern of the mask substrate is increased. The auxiliary pattern is formed as a through-hole formed obliquely with respect to the surface of the mask substrate in a portion where is low. Other features of the present invention will be clarified below.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
Embodiment 1 FIG.
FIG. 1 is a top view of a charged particle beam exposure mask of the present invention. In the charged particle beam exposure mask of the present invention, a pattern 2 and an auxiliary pattern 3 are formed on a mask substrate 1 as shown in FIG. As the mask substrate 1, a silicon thin film having a thickness of 0.5 to 2 μm is usually used. This silicon thin film is formed as a self-standing structure by back-etching a substrate having an SOI (silicon on insulator) structure from the back surface to remove a bulk silicon portion. The mask substrate 1 is given a tensile stress of 5 to 10 Mpa so as not to be loosened. Although not shown, the mask portion (membrane portion) is supported at regular intervals by a beam (strut) structure formed by leaving a bulk silicon portion during etching in order to secure strength.
[0019]
Pattern 2 is a mask pattern transferred to the substrate. The pattern 2 is formed as a through hole formed perpendicular to the surface of the mask substrate 1. The pattern 2 is usually formed by dry etching after forming the mask substrate 1 and then forming a resist pattern on the surface. In FIG. 1, the pattern 2 is formed only on the upper half of the mask substrate 1.
[0020]
The auxiliary pattern 3 is formed in a portion of the mask substrate 1 where the density of the pattern 2 is low. In FIG. 1A, it is formed on the lower half of the mask substrate 1. The auxiliary pattern 3 is provided to prevent the positional accuracy of the pattern 2 from deteriorating due to the distortion of the mask substrate 1. The opening of the auxiliary pattern 3 is a rectangle having a short side and a long side. FIG. 1B is a cross-sectional view of the charged particle beam exposure mask of FIG. 1 along AA ′ (a direction parallel to the short side of the opening of the auxiliary pattern 3). As shown in FIG. 2, the auxiliary pattern 3 is formed as a through hole formed obliquely to the surface of the mask substrate 1. The width w of the short side of the opening of the auxiliary pattern 3 and the angle θ between the through hole of the auxiliary pattern 3 and the direction normal to the surface of the mask substrate 1 are auxiliary in the direction normal to the surface of the mask substrate 1. It is set so that it cannot pass through the pattern 3.
[0021]
FIG. 2 is an explanatory diagram of a charged particle beam exposure method using the charged particle beam exposure mask of the present invention. As shown in FIG. 2, the charged particle beam that has passed through the charged particle beam exposure mask is imaged on a substrate 14 to be exposed by a first electron lens 12 and a second electron lens 13. You. However, a contrast aperture 15 having an opening 15 a on the optical axis C is provided between the first electronic lens 12 and the second electronic lens 13. A resist 14a is applied on the substrate 14. In addition, 12a is a lens main surface of the first electronic lens 12, and 13a is a lens main surface of the second electronic lens 13.
[0022]
The mask substrate 1 is entirely exposed by a charged particle beam. In FIG. 2, only the charged particle beam 16a incident on the opening of the pattern 2 and the charged particle beam 16b incident on the opening of the auxiliary pattern 3 are shown in FIG. Illustrated. The charged particle beam 16a incident on the opening of the pattern 2 passes through the opening 15a of the contrast aperture 15 without being scattered by the mask substrate 1, and forms an image on the substrate 14 by the lens 13. Then, the resist 14a is exposed.
[0023]
On the other hand, the charged particle beam 16 b incident on the opening of the auxiliary pattern 3 is scattered by the mask substrate 1. Since the auxiliary pattern 3 is a through hole formed obliquely to the surface of the mask substrate 1, the charged particle beam 16b passes through the auxiliary pattern 3 in the normal direction to the surface of the mask substrate 1. Is not possible. Most of the scattered charged particle beam 16 c is shielded by the contrast aperture 15. Therefore, the resolution of the auxiliary pattern 3 can be suppressed.
[0024]
The thickness of the mask substrate 1 is set so that the irradiated charged particle beam is not completely shielded and a scattering contrast is generated. As a result, the mask substrate 1 can be made thinner, so that the dimensional accuracy of the pattern 2 is improved. In addition, deterioration of the positional accuracy of the pattern 2 due to heat generation and charging can be suppressed. Therefore, the performance, reliability, and yield of the semiconductor device can be improved. Further, an electron beam is used as a charged particle beam used for exposure. Since the electron beam causes less damage to the mask, the life of the mask can be extended.
[0025]
The charged particle beam exposure mask and the charged particle beam exposure method using the same as described above can be used when manufacturing a DRAM as a semiconductor device. Here, FIG. 3A is a chip layout diagram of the DRAM. FIG. 3B is a mask layout diagram of a charged particle beam exposure mask for exposing a substrate forming a DRAM chip. As shown in FIG. 3A, the DRAM chip 21 has a memory cell section 22 and a peripheral circuit section 23. As shown in FIG. 3B, the mask 24 has a memory cell portion mask 25 for exposing the memory cell portion 22 and a peripheral circuit portion mask 26 for exposing the peripheral circuit portion 23. ing.
[0026]
Generally, in a DRAM, the pattern density of the memory cell section 22 is higher than that of the peripheral circuit section 23. In particular, in a storage node in which the state of each bit is written in a memory cell, a pattern exists only in the memory cell section 22 and no pattern exists in the peripheral circuit section 23. In such a mask for exposing the storage node, a large non-linear positional distortion occurs, and the overlay accuracy deteriorates.
[0027]
Therefore, in the mask 24 for exposing the DRAM chip, an auxiliary pattern is formed on the peripheral circuit portion mask 26 in order to suppress positional distortion. Since the auxiliary pattern is not transferred to the substrate, the positional distortion can be suppressed without any restriction on the layout of the DRAM chip.
[0028]
Therefore, in the charged particle beam exposure mask, the charged particle beam exposure method using the same, and the semiconductor device manufacturing method using the exposure method according to the first embodiment, the auxiliary pattern having an aspect ratio larger than the pattern used for the exposure is used. The pattern position distortion can be alleviated without making, without lowering the resolution due to the Coulomb effect.
[0029]
Embodiment 2 FIG.
FIG. 4 is a sectional view of the charged particle beam exposure mask according to the second embodiment. In this charged particle beam exposure mask, as shown in FIG. 4, the auxiliary pattern 3 has a relationship of Tw−tan θ ≧ t. Here, the minimum thickness of the mask substrate 1 that can function as a light shield for a charged particle beam used for exposure is t from the material thereof. The thickness of the mask substrate is T. As a result, the charged particle beam incident on the opening of the auxiliary pattern 3 from the normal direction to the surface of the mask substrate 1 always passes through the portion of the mask substrate 1 having a thickness equal to or more than the film thickness t. 3 can be suppressed from being transferred to the substrate to be exposed. Since the charged particle beam incident on the opening of the auxiliary pattern 3 is scattered and passes through a different trajectory from the electrons contributing to the image formation, the electrostatic force applied to the electrons contributing to the image formation is small. Since it does not contribute to the Coulomb effect inside the electron optical system below the substrate 1, it is possible to suppress the degradation of the resolution performance due to the Coulomb effect. Here, as the value of θ is larger, the effect of suppressing the transfer of the auxiliary pattern 3 as described above is increased, and the deterioration of the resolution performance can be prevented. On the other hand, as the value of θ is smaller, the length of the through hole of the auxiliary pattern 3 can be shortened, so that the formation of the auxiliary pattern 3 becomes easier.
[0030]
Further, similarly to the first embodiment, the charged particle beam exposure mask of the second embodiment can be applied to a charged particle beam exposure method using the same and a method of manufacturing a semiconductor device using the exposure method. it can.
[0031]
Therefore, in the charged particle beam exposure mask and the charged particle beam exposure method using the same according to the second embodiment, the charged particle beam exposure mask according to the first embodiment, the charged particle beam exposure method using the same, and the exposure thereof This has the same effect as the method of manufacturing a semiconductor device using the method.
[0032]
Embodiment 3 FIG.
FIG. 5 is a cross-sectional view of the charged particle beam exposure mask according to the second embodiment. As shown in FIG. 5, the charged particle beam exposure mask has a configuration in which the upper opening and the lower opening of the through hole of the auxiliary pattern 3 are projected in the normal direction to the mask substrate 1. , Width Q. The width Q is set such that the charged particle beam passing through the through hole of the auxiliary pattern in the normal direction to the surface of the mask substrate 1 has a width equal to or smaller than the resolution limit in pattern transfer. That is, the width θ of the opening of the auxiliary pattern 3 and the angle θ of the through hole of the auxiliary pattern 3 with respect to the surface of the mask substrate 1 are set so as to have such a width Q. As a result, the charged particle beam that has entered the overlapping portion of the width Q of the auxiliary pattern 3 portion passes without being scattered, but is not transferred because it is smaller than the resolution limit.
[0033]
Further, similarly to the first embodiment, the charged particle beam exposure mask of the third embodiment can be applied to a charged particle beam exposure method using the same and a method of manufacturing a semiconductor device using the exposure method. it can.
[0034]
Therefore, in the charged particle beam exposure mask and the charged particle beam exposure method using the same according to the third embodiment, the charged particle beam exposure mask according to the first embodiment, the charged particle beam exposure method using the same, and the exposure thereof This has the same effect as the method of manufacturing a semiconductor device using the method. Further, as compared with the first embodiment, the angle between the through hole of the auxiliary pattern and the normal direction of the surface of the mask substrate can be reduced, and the depth of the through hole of the auxiliary pattern can be reduced. It is easy to form auxiliary patterns.
[0035]
【The invention's effect】
As described above, the present invention can reduce pattern position distortion without forming an auxiliary pattern having an aspect ratio larger than that of a pattern used for exposure and without lowering the resolution due to the Coulomb effect.
[Brief description of the drawings]
FIG. 1 is a charged particle beam exposure mask according to a first embodiment.
FIG. 2 is an explanatory view of a charged particle beam exposure method using a charged particle beam exposure mask of the present invention.
FIG. 3 is a chip layout diagram of a DRAM and a mask layout diagram of a charged particle beam exposure mask used for the exposure thereof.
FIG. 4 is a sectional view of a charged particle beam exposure mask according to a second embodiment.
FIG. 5 is a sectional view of a charged particle beam exposure mask according to a third embodiment.
FIG. 6 is an explanatory diagram of a charged particle beam exposure method using a conventional charged particle beam exposure mask.
[Explanation of symbols]
1 mask substrate 2 pattern 3 auxiliary pattern
