JP2004272832A - プログラマブル論理回路及び該プログラマブル論理回路を備えるコンピュータシステム並びに論理回路情報の書き込み方法 - Google Patents
プログラマブル論理回路及び該プログラマブル論理回路を備えるコンピュータシステム並びに論理回路情報の書き込み方法 Download PDFInfo
- Publication number
- JP2004272832A JP2004272832A JP2003066202A JP2003066202A JP2004272832A JP 2004272832 A JP2004272832 A JP 2004272832A JP 2003066202 A JP2003066202 A JP 2003066202A JP 2003066202 A JP2003066202 A JP 2003066202A JP 2004272832 A JP2004272832 A JP 2004272832A
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- information
- authentication information
- writing
- programmable logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】プログラマブル論理回路への不正な論理回路情報の書き込みを簡便かつ確実に防止するプログラマブル論理回路及びコンピュータシステム並びに論理回路情報の書き込み方法の提供。
【解決手段】プログラマブル論理領域５を備えるプログラマブル論理回路２に、コンフィギュレーションメモリ９と、論理回路情報に付加された第２の認証情報を抽出する認証情報抽出手段１０ａを備えるコンフィギュレーション制御回路１０と、専用の端子からのみ第１の認証情報の書き込み、消去が可能なＥＥＰＲＯＭブロック１２と、論理回路情報の書き込みの許可／禁止を判定する認証判定回路１１とを備えるものであり、新たな論理回路情報を書き込む際に、第１の認証情報と第２の認証情報とが一致する場合にのみ論理回路情報の書き込みが行われるため、簡便かつ確実に不正な論理回路情報の書き込みを防止することができる。
【選択図】図２
【解決手段】プログラマブル論理領域５を備えるプログラマブル論理回路２に、コンフィギュレーションメモリ９と、論理回路情報に付加された第２の認証情報を抽出する認証情報抽出手段１０ａを備えるコンフィギュレーション制御回路１０と、専用の端子からのみ第１の認証情報の書き込み、消去が可能なＥＥＰＲＯＭブロック１２と、論理回路情報の書き込みの許可／禁止を判定する認証判定回路１１とを備えるものであり、新たな論理回路情報を書き込む際に、第１の認証情報と第２の認証情報とが一致する場合にのみ論理回路情報の書き込みが行われるため、簡便かつ確実に不正な論理回路情報の書き込みを防止することができる。
【選択図】図２
Description
【０００１】
【発明の属する技術分野】
本発明は、書き換え可能な論理領域を含むプログラマブル論理回路及びプログラマブル論理回路を備えるコンピュータシステム並びに論理回路情報の書き込み方法に関する。
【０００２】
【従来の技術】
近年、ＦＰＧＡ（ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ｄｅｖｉｃｅ）等の書き換え可能な論理領域を備えるデバイス（以下、これらを総称してプログラマブル論理回路と呼ぶ。）の開発が行われている。このプログラマブル論理回路では、論理領域に構成される論理回路情報を書き換えることができることから様々な処理を実現することができるという特徴がある。
【０００３】
このプログラマブル論理回路の基本構成について図６を参照して説明する。従来のプログラマブル論理回路２は、ロジック回路を構成するロジックエレメント群６と入出力インターフェース回路を構成するＩＯエレメント群８とこれらを接続する配線群７とからなる書き換え可能な論理領域（以下、プログラマブル論理領域５と呼ぶ。）と、プログラマブル論理領域５に書き込む論理回路情報を格納するＳＲＡＭ等のコンフィギュレーションメモリ９と、コンフィギュレーション制御信号により論理回路情報の書き込み動作を制御するコンフィギュレーション制御回路１０とから構成されている。また、プログラマブル論理領域５に書き込まれる論理回路情報は、図７に示すように、各論理セルに対応するデータ要素をビットストリーム形式で記述している（以下、ビットストリーム形式で記述されたデータをビットストリームデータと呼ぶ）。
【０００４】
このような構成の従来のプログラマブル論理回路２のプログラマブル論理領域５に論理回路情報を書き込む手順について、図８のフローチャート図を参照して説明する。
【０００５】
まず、ステップＳ３０１で、外部（例えば、プログラマブル論理回路２を備えるコンピュータシステムのＣＰＵ）からコンフィギュレーション制御回路１０に再コンフィギュレーション要求信号が送られ、ステップＳ３０２で、再コンフィギュレーションが可能な状態になると、ステップＳ３０３で、コンフィギュレーション制御回路１０はコンフィギュレーションメモリ９をクリアし、ステップＳ３０４で、外部（例えば、コンピュータシステムのハードディスクやメモリ、記録媒体）から送信された論理回路情報をコンフィギュレーションメモリ９にロードする。次に、ステップＳ３０５で、論理回路情報はコンフィギュレーションメモリ９からロジックエレメント群６、配線群７、ＩＯエレメント群８に転送されて論理回路情報に応じた論理回路がプログラマブル論理領域５に構成され、ステップＳ３０６で、プログラマブル論理回路２が所望のハードウェアとして動作する。このようにアプリケーションに応じて論理回路情報の書き換えを行えば、コンピュータシステムを各種処理手段として機能させることができる。
【０００６】
一方、近年、コンピュータのハードディスクなどの記憶装置を不正に書き換えるプログラム（いわゆるウィルスプログラム）による被害が拡大しており、大きな社会問題となっている。このウィルスプログラムはインターネットなどの通信ネットワークを介して又は記録媒体を介してコンピュータシステムに侵入し、記憶装置の情報を破壊する等によりコンピュータの機能を停止させてしまう。また、ウィルスプログラムは、通信ネットワークで接続されている他のコンピュータに次々に感染する場合もあり、この場合には１個人のコンピュータのみならずネットワーク接続されているシステム全体に影響を及ぼし多大な損害を発生させてしまう。
【０００７】
従って、コンピュータシステムの使用者はウィルスプログラムに感染しないような予防手段や、ウィルスプログラムに感染した場合にはウィルスプログラムを駆除する手段を講じ、自らウィルスプログラムに対抗する必要があり、例えば、ウィルスプログラムを駆除する目的で制作されたワクチンプログラム等をコンピュータにインストールして実行し、不正なプログラムの侵入を監視し、ウィルスプログラムの感染を未然に防止する等の処置が行われている。
【０００８】
ここで、固定的なハードウェアで構成されるコンピュータシステムの場合は不正なプログラムの侵入を防止すればよいが、プログラマブル論理回路は、プログラマブル論理領域に論理回路情報を任意に書き込んで異なる処理を実現することを特徴とするものであるため、通信ネットワークや記録媒体を介してウィルスプログラムとして機能する不正な論理回路情報が書き込まれる危険性が高く、不正な論理回路情報が書き込まれた場合、プログラマブル論理回路のみならずコンピュータシステム全体の機能が停止してしまう。
【０００９】
また、上記ワクチンプログラムは、通常、パターンファイルを記憶し、通信ネットワークや記録媒体を介して送信されるデータ中に所定のパターンが存在する場合にウィルスプログラムとして認識して駆除するものであるが、プログラマブル論理回路に書き込む論理回路情報は上述したようにビットストリームデータとして送信されるため、その論理回路情報が正規の論理回路を構成するためのデータであるのかウィルスプログラムとして機能する論理回路を構成するためのデータであるのかを判断することは困難であり、その結果、ウィルスプログラムの侵入を有効に防止することができない。このような問題はウィルスプログラムのみならず、本来書き込むべき論理回路情報と異なる論理回路情報が送信される場合でも同様に生じる。
【００１０】
そこで、プログラマブル論理回路に不正な論理回路情報が書き込まれないようにするために、特開平１１−２３２１７６号公報には、論理回路の現在の論理状態に関わる第１の情報と、書き換え命令信号に含まれる論理回路の論理状態に関わる第２の情報を比較して、第１の情報と第２の情報とが一致しないときは論理回路の書き換えを禁止する手段を備えた半導体装置が開示されている。この公報記載の方法によれば、例えば、現在の論理回路情報と構成の異なる論理回路情報を書き込もうとしても上記手段によって書き換えが禁止されるため、不正な論理回路情報の書き込みを防止することができる。
【００１１】
【特許文献１】
特開平１１−２３２１７６号公報（第１５−１６頁、第５図）
【００１２】
【発明が解決しようとする課題】
しかしながら、上記公報記載の方法では、現在のプログラマブル論理領域におけるＥＥＰＲＯＭメモリセルの状態に関する情報（具体的には、メモリセルのしきい値が”Ｈ”に設定されているメモリセルの数）を参照して新たな論理回路情報の書き込みの許可／禁止の判断が行われるため、コンピュータの使用者は、上記ＥＥＰＲＯＭメモリセルの状態を予め知っている必要があり、汎用性に乏しく、簡便に利用することができないという問題がある。
【００１３】
また、上記公報記載の方法は、プログラマブル論理回路を含むコンピュータシステムの出荷後、常に同一の論理回路情報を書き込むことを前提としているため、ユーザは任意の論理回路情報をプログラマブル論理領域に書き込むことができない。従って、プログラマブル論理回路に新しい機能を持たせることができず、プログラマブル論理領域本来の特徴を生かすことができないという問題もある。
【００１４】
更に、上記方法では、同じ論理回路情報を書き込んだプログラマブル論理回路はＥＥＰＲＯＭメモリセルの状態が同じであるため、異なるコンピュータシステムのプログラマブル論理回路に同じ論理回路情報が書き込まれている場合はコンピュータシステムを区別することができず、異なるコンピュータシステムに同じ論理回路情報を書き込みことが可能となり、認証方法としては不十分なものとなってしまうという問題もある。
【００１５】
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、プログラマブル論理回路への不正な論理回路情報の書き込みを簡便かつ確実に防止し、任意の論理回路の構成を可能とするプログラマブル論理回路及び該プログラマブル論理回路を備えるコンピュータシステム並びに論理回路情報の書き込み方法を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、本発明のプログラマブル論理回路は、書き換え可能な論理領域と、該論理領域に書き込む論理回路情報を記憶する第１の記憶手段と、前記論理回路情報の書き込みを制御する制御手段とを少なくとも有するプログラマブル論理回路において、予め定められた第１の認証情報が記憶された不揮発性の記憶素子からなる第２の記憶手段と、前記プログラマブル論理回路に入力される情報の中から、前記論理回路情報に予め付加された第２の認証情報を抽出する認証情報抽出手段と、前記第２の記憶手段に記憶された前記第１の認証情報と前記認証情報抽出手段により抽出された前記第２の認証情報とを比較し、比較結果に基づいて前記論理回路情報の書き込みの許可又は禁止を判定する認証判定手段と、を備えるものである。
【００１７】
本発明においては、前記第２の記憶手段は、前記論理回路情報を書き込むために前記プログラマブル論理回路に予め設けられた端子とは別の認証情報書き込み端子を用いて、前記第１の認証情報の書き込みが可能とされることが好ましい。
【００１８】
また、本発明においては、前記第１の認証情報及び前記第２の認証情報はビットストリーム形式で記述されたデータであり、前記認証判定手段では、前記第１の認証情報のデータ要素と前記第２の認証情報のデータ要素とが一致する場合に、前記論理回路情報の書き込みが許可される構成とすることができる。
【００１９】
また、本発明のコンピュータシステムは、上記記載のプログラマブル論理回路を備えるコンピュータシステムであって、前記プログラマブル論理回路の前記第２の記憶手段が、少なくとも通信ネットワークを介して接続される他のコンピュータシステムからアクセスできないように、前記認証情報書き込み端子は、前記コンピュータシステムから切り離されているものである。
【００２０】
本発明においては、前記コンピュータシステムはネットワークプリンタであり、前記プログラマブル論理回路の前記書き換え可能な論理領域には、少なくとも、入力された画像データを出力機器に適した階調に変換するためのデータ変換処理を実行する画像処理回路が構成されてもよい。
【００２１】
また、本発明の論理回路情報の書き込み方法は、書き換え可能な論理領域と、該論理領域に書き込む論理回路情報を記憶する第１の記憶手段と、前記論理回路情報の書き込みを制御する制御手段とを有するプログラマブル論理回路における前記論理回路情報の書き込み方法であって、不揮発性の記憶素子からなる第２の記憶手段に予め定められた第１の認証情報を記憶するステップと、前記プログラマブル論理回路に入力された情報の中から、前記論理回路情報に予め付加された第２の認証情報を抽出するステップと、前記記憶された第１の認証情報と前記抽出された第２の認証情報とを比較し、比較結果に基づいて前記論理回路情報の書き込みの許可又は禁止を判定するステップと、を備えるものである。
【００２２】
このように、本発明は、ＳＲＡＭ構造のプログラマブル論理領域を備えるプログラマブル論理回路に、論理回路情報を記憶する第１の記憶手段（コンフィギュレーションメモリ）と、論理回路情報に付加された第２の認証情報を抽出する手段を備える制御手段（コンフィギュレーション制御回路）と、専用の端子からのみ第１の認証情報の書き込み、消去が可能な不揮発性記憶素子からなる第２の記憶手段（ＥＥＰＲＯＭブロック）と、論理回路情報の書き込みの許可／禁止を判定する認証判定手段（認証判定回路）とが組み込まれて構成されたものであり、新たな論理回路情報をプログラマブル論理回路内部にロードする際に、ＥＥＰＲＯＭブロックに予め記憶された第１の認証情報と論理回路情報に付加された第２の認証情報とを比較し、これらが所定の関係を有する（例えば、両者が一致する）場合にのみコンフィギュレーション制御回路を動作させて論理回路情報の書き込みが行われるため、コンピュータシステムの構成を複雑にすることなく、簡便かつ確実に不正な論理回路情報の書き込みを防止することができる。
【００２３】
また、プログラマブル論理回路内部のＥＥＰＲＯＭブロックへの第１の認証情報の書き込みは、予めプログラマブル論理回路に設けた認証情報書き込み制御端子と認証情報入力端子とを用いて行われるため、論理回路情報専用端子からの第１の認証情報の書き込み、読み出しを防止することができる。従って、ＥＥＰＲＯＭブロックへの不正な書き込みを行う第３者からのアクセスを確実に防止することができ、より安全性の高いシステムを構築することができる。
【００２４】
【発明の実施の形態】
従来技術で説明したように、不正な論理回路情報の書き込みを防止するために、ＥＥＰＲＯＭメモリセルの状態に関する情報（しきい値”Ｈ”に設定されるＥＥＰＲＯＭメモリセルの数）を認証情報とする公報記載の従来方法では、コンピュータの使用者がこの情報を知っている必要があり、また、論理回路情報に関わる固有の論理情報の一致を検出するため、論理回路情報を変更することができず、更に、コンピュータシステム単位でのセキュリティを確保することができないという問題がある。
【００２５】
この問題を回避する方法として、コンピュータシステムの記憶手段に認証情報を記憶しておき、プログラマブル論理回路に新しい論理回路情報に書き込む際に該論理回路情報と共に認証情報を送信し、認証プログラムなどのソフトウェアを用いて認証情報を比較することによって不正な論理回路情報の書き込みを防止する方法が考えられる。しかしながら、認証情報を外部からのアクセスが可能な記憶手段に記憶する方法では認証情報を盗まれてしまう恐れがあり、確実に不正な書き込みを防止することができない。また、認証プログラム等のソフトウェアによって認証情報を比較する方法では、プログラム自体が改変される恐れがあり、安全性の高いシステムを構築することができない。
【００２６】
そこで、本発明では、プログラマブル論理回路のコンフィギュレーション制御回路に論理回路情報に付加された第２の認証情報を抽出する手段を備えると共に、専用の端子を使ってのみ認証情報の書き込みが可能なＥＥＰＲＯＭブロックと、認証情報を参照して論理回路情報の書き込みの許可／禁止を判定する認証判定回路とを設けることにより、ウィルスプログラム等の不正な論理回路情報の書き込みを防止し、かつ、任意の論理回路情報への書き換えを可能としている。
【００２７】
具体的には、プログラマブル論理回路を搭載した製品の出荷時に、認証情報書き込み制御端子と認証情報入力端子を使ってＥＥＰＲＯＭブロックに第１の認証情報の書き込みを行う。そして、プログラマブル論理回路内部に論理回路情報をロードする際に、論理回路情報に付加した第２の認証情報とＥＥＰＲＯＭブロックに予め記憶させた第１の認証情報とを比較し、両者が一致、又は予め定めた関係を有する場合のみプログラマブル論理回路内部のコンフィギュレーション制御回路を動作させて論理回路情報を書き換えるようにしている。
【００２８】
従って、この機構をもつプログラマブル論理回路を搭載した製品は、認証情報を知らない者は不正な論理情報を書き込むことができないため、ユーザは安心して製品を使用することができる。また、製品出荷後、通信ネットワークや入れ替え可能な記録媒体を介して機能を変更したい場合、対象のプログラマブル論理回路の保持する認証情報と正しい組み合わせの認証情報を論理回路情報に付加して作成しユーザに配布して送信すれば、ユーザは認証情報の組み合わせが正しい論理回路情報を用いてプログラマブル論理回路の機能を書き換えることができる。
【００２９】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の一実施例に係るプログラマブル論理回路及び該プログラマブル論理回路を備えるコンピュータシステム並びに論理回路情報の書き込み方法について、図１乃至図５を参照して説明する。図１は、本実施例のプログラマブル論理回路を備えるネットワークプリンタのデータ処理部の構成を示すブロック図であり、図２は、プログラマブル論理回路の構成を示すブロック図である。また、図３は、認証情報及び論理回路情報の構成を示す図であり、図４は、ＥＥＰＲＯＭブロックに認証情報を書き込む手順を示すフローチャート図、図５は、論理回路情報の書き込み手順を示すフローチャート図である。
【００３０】
なお、以下では、プログラマブル論理回路を備えるコンピュータシステムとして、レーザ露光部を兼ね備えたネットワークプリンタにおけるデータ処理部を例にとって説明するが、本発明は以下の実施例に限定されるものではなく、プログラマブル論理回路を利用可能な任意のコンピュータシステムに適用することができる。
【００３１】
例えば、通信ネットワークや記憶媒体を介して取り込んだ画像データをレーザ露光部を有するネットワークプリンタで紙に出力する際、入力画像データの出力階調をレーザ露光部の出力階調に合わせるためのデータ変換処理を行う。このデータ変換処理は、誤差拡散法、ディザ処理法などいくつかの画像処理アルゴリズムを選択的に使用したり組み合わせることで実現可能であり、入力画像の階調数や画像の種類によって最適な方法を選択することで高品質な出力画像を得ることができる。また、製品出荷時に未対応の画像データフォーマットに対しても最適なデータ変換処理を行うことでユーザに常に高品質な出力を提供することが可能となる。
【００３２】
このデータ変換処理は、データ変換処理を実現するための論理回路をプログラマブル論理回路に書き込むことによって実現することができ、例えば、大規模なプログラマブル論理回路に複数のデータ処理を実現できる論理回路を搭載して選択的に使用することもできるが、この構成ではデバイスコストが高くなってしまう。また、複数のデータ処理を実現できる論理回路情報を装置の記憶ブロックに保存することも可能であるが、この構成でも記憶装置が大規模化してしまいコストが高くなってしまう。
【００３３】
ネットワークプリンタの場合、装置製造者が用意するサーバ装置にアクセスして所望のデータ処理法を実現する論理回路情報を装置にダウンロードしてプログラマブル論理回路の機能を書き換える構成とすれば、低コストで複数のデータ処理回路の機能を実現することができるが、その場合、ネットワークに接続したプリンタは、不正な論理回路情報を書き込まれないためにセキュリティを強化する必要がある。
【００３４】
そこで、図１に示すように、プログラマブル論理領域を備えたプログラマブル論理回路２と、プログラマブル論理回路２に書き込む論理回路情報を記憶する論理回路情報記憶部４と、プログラマブル論理回路２及び論理回路情報記憶部４を制御するＣＰＵ等の制御部３とで構成されるようなコンピュータシステム（ここではネットワークプリンタのデータ処理部１）において、図２に示すように、プログラマブル論理回路２を、ロジック回路を構成するロジックエレメント群６、入出力インターフェース回路を構成するＩＯエレメント群８及びそれらを接続する配線群７からなるプログラマブル論理領域５と、プログラマブル論理領域５に書き込むビットストリーム形式の論理回路情報を記憶するコンフィギュレーションメモリ９と、論理回路情報の書き込みを制御するコンフィギュレーション制御回路１０とに加え、第１の認証情報を記憶し保持する不揮発性記憶素子からなるＥＥＰＲＯＭブロック１２と、第１の認証情報と論理回路情報に付加された第２の認証情報とを参照して論理回路情報の書き込みの許可／禁止を判定する認証判定回路１１とを設けている。
【００３５】
上記ＥＥＰＲＯＭブロック１２は、ネットワークを介して第３者がアクセスして第１の認証情報の書き換えができないように、専用の端子（プログラマブル論理回路２に予め設けられている端子のうち、論理回路情報書き込み専用端子とは異なる認証情報書き込み制御端子と認証情報入力端子）からのみ第１の認証情報の書き換えができるように構成されている。また、コンフィギュレーション制御回路１０には、プログラマブル論理回路２に入力される情報の中から書き換えようとする論理回路情報に付加された第２の認証情報を抽出する認証情報抽出手段１０ａを備えており、認証判定回路１１は、ＥＥＰＲＯＭブロック１２に記憶された第１の認証情報と認証情報抽出手段１０ａで抽出した第２の認証情報とを比較し、両者が一致又は予め定めた関係を有するか否かに基づいて論理回路情報の書き込みの許可／禁止を判定する機能を備えている。
【００３６】
ここで、第１の認証情報は、図３（ｂ）に示すように、ネットワークプリンタ等の装置の製造者が予め定めた１又は複数のデータ要素（図ではｐ０〜ｐｘ）で構成されている。また、論理回路情報は、図３（ａ）に示すように、ｍ１〜ｍｎのデータ要素がビットストリーム形式で記述され、第２の認証情報はデータ配列の所定の位置（一般的には、データ配列の先頭位置）に配置された１又は複数のデータ要素（図ではｑ０〜ｑｘ）で構成されている。そして、第１及び第２の認証情報の各々のデータ要素（例えば、ｐ０とｑ０、ｐ１とｑ１等）とが比較され、これらが一致又は所定の関係を有する場合に論理回路情報の書き込みが許可される。
【００３７】
このように、第１の認証情報を記憶するＥＥＰＲＯＭブロック１２をネットワークを介してアクセスできないように構成し、認証判定回路１１をハードウェアとして構成することにより、認証情報の秘匿性を高め、認証判定処理内容の改変を防止することができ、従来のようにソフトウェアを用いて認証する方法に比べて、安全性の高いシステムを提供することができ、又、プログラマブル論理領域の状態に関する情報を用いる公報記載の方法に比べて、汎用性の高いシステムを提供することができる。
【００３８】
なお、図２は信号の流れを説明するために各構成手段を分類したものであり、各構成手段は必ずしも図のように分類されている必要はなく、例えば、コンフィギュレーション制御回路１０と認証判定回路１１とが一体となって構成されていてもよい。また、論理回路情報に付加された第２の認証情報を抽出する認証情報抽出手段１０ａがコンフィギュレーション制御回路１０と別体として構成されていてもよい。
【００３９】
上記構成のプログラマブル論理回路２のＥＥＰＲＯＭブロック１２に第１の認証情報を書き込む手順について、図４のフローチャート図を参照して説明する。
【００４０】
まず、ネットワークプリンタ等の装置の製造者は、プリンタ製造時に、プログラマブル論理回路２に設けられた認証情報書き込み制御端子と認証情報入力端子とをデータ処理部１（又はＲＯＭライターなどの情報入力装置）に接続し、ステップＳ１０１で、認証情報書き込み制御端子に認証情報書き換え要求信号を送信する。そして、ステップＳ１０２で認証情報の書き換えが可能な状態になったら、ステップＳ１０３で、ＥＥＰＲＯＭブロック１２の内容をクリアした後、ステップＳ１０４でネットワークプリンタ（又は情報入力装置）の入力手段や操作手段を用いて認証情報入力端子から予め定めた第１の認証情報をＥＥＰＲＯＭブロック１２にロードする。そして、第１の認証情報を書き込んだ後、認証情報書き込み制御端子と認証情報入力端子の接続を切り離して第１の認証情報の書き換えができないようにする。
【００４１】
このＥＥＰＲＯＭブロック１２は電源をＯＦＦにしても、また、リセットが印加されても第１の認証情報を保持している。従って、秘匿性を維持した状態でプログラマブル論理回路２固有の第１の認証情報が保有される。なお、この第１の認証情報は任意に設定することができ、製造者が独自に設定した情報（例えば、ネットワークプリンタの製造番号に対応する情報）とすることができる。
【００４２】
このような手順で第１の認証情報が書き込まれたプログラマブル論理回路２に論理回路情報を書き込む手順について、図５のフローチャート図を参照して説明する。
【００４３】
まず、プリンタを購入したユーザは、ネットワーク経由でプリンタ製造者のサーバ装置にアクセスし、最適なデータ処理回路情報をプリンタのフラッシュメモリやハードディスクなどの記憶媒体にダウンロードする。その際、サーバ装置には個々のプリンタのプログラマブル論理回路２に書き込み可能な論理回路情報が記憶されており、プリンタを特定する情報やユーザを特定する情報をサーバ装置に送信すると、ユーザが購入したプリンタに書き込まれた第１の認証情報に対応した第２の認証情報が付加された論理回路情報がダウンロードできるようになっている。
【００４４】
次に、ステップＳ２０１で、ユーザがプリンタの入力手段や操作手段を用いて再コンフィギュレーション要求信号を送信し、ステップＳ２０２で再コンフィギュレーションが可能な状態になると、データ処理部１の制御部３はダウンロードした論理回路情報を記憶媒体から読み出し、該論理回路情報をプログラマブル論理回路２に予め設けられた論理回路情報書き込み専用端子からコンフィギュレーション制御部１０に送信する。
【００４５】
次に、ステップＳ２０３で、プログラマブル論理回路２のコンフィギュレーション制御部１０は、上記論理回路情報に付加された第２の認証情報を抽出し、またＥＥＰＲＯＭブロック１２から第１の認証情報を読み出して認証判定回路１１に取り込む。そして、ステップＳ２０４で、認証判定回路１１は第１の認証情報と第２の認証情報とを比較し、これらが正しい組み合わせであるかを判定する。
【００４６】
この組み合わせの判定基準としては、第１の認証情報と第２の認証情報とが一致する場合に正しい組み合わせと判断することができるが、第１の認証情報と第２の認証情報とは必ずしも一致している必要はなく、第２の認証情報が第１の認証情報の一部と一致する場合（例えば、第２の認証情報のデータ要素がｐ０〜ｐｘ、第１の認証情報のデータ要素がｐ０〜ｐｙでｙ＞ｘの場合）や、逆に第１の認証情報が第２の認証情報の一部と一致する場合（例えば、第２の認証情報のデータ要素がｐ０〜ｐｘ、第１の認証情報のデータ要素がｐ０〜ｐｙでｙ＜ｘの場合）や、第１の認証情報と第２の認証情報の差分が予め定めた値となる場合等に正しい組み合わせと判断することができる。
【００４７】
そして、第１の認証情報と第２の認証情報とが正しい組み合わせの場合には、ステップＳ２０５で、コンフィギュレーション制御部１０はコンフィギュレーションメモリ９の内容をクリアした後、ステップＳ２０６で、新たな論理回路情報をコンフィギュレーションメモリ９をロードし、ステップＳ２０７で、論理回路情報をコンフィギュレーションメモリ９からロジックエレメント群６、配線群７及びＩＯエレメント群８に転送し、プログラマブル論理回路２内部を所望の論理回路として動作させて一連の処理を終了する（ステップＳ２０８）。また、ステップＳ２０２で再コンフィギュレーションができない場合や、ステップＳ２０４で第１の認証情報と第２の認証情報とが正しい組み合わせでない場合は、ステップＳ２０９でコンフィギュレーションを中止し、一連の処理を終了する。
【００４８】
このような手順で論理回路情報を書き込むことにより、プリンタは最適なデータ処理機能を用いて画像データを出力することが可能になる。また、認証情報を知り得ない不正アクセス者が不正な論理回路情報を書き込もうとしても認証判定回路１１で書き込みが禁止されるため、ユーザは安心してプリンタを用いた処理を実行することができる。
【００４９】
なお、上記実施例では、第１の認証情報はプログラマブル論理回路２に予め設けられた専用の端子からのみ書き換えが可能なため、製造出荷後に第１の認証情報を容易に変更することができず、また、認証判定回路１１も固定的な論理回路として構成されているため、判定の基準を変更することはできない。このような構成はセキュリティが高いが、何らかの理由で認証情報の変更が求められる場合や定期的に認証情報を変更する必要がある場合には、ＥＥＰＲＯＭブロック１２に認証情報を書き込むための端子（認証情報書き込み制御端子と認証情報入力端子）を接続して認証情報の書き換えを行わなければならず、このような作業をユーザ自身が行うのは困難である。
【００５０】
このような場合には、プログラマブル論理回路２を複数のスロットに分割し、認証判定回路１１を所定のスロットにプログラマブルな論理回路として構成することもできる。このような構成とすることにより、例えば、第１の認証情報と第２の認証情報との差分が所定の値となる場合に書き込みを許可するような認証判定回路１１を構成すれば、ＥＥＰＲＯＭブロック１２の第１の認証情報を書き換えることなく、第２の認証情報を第１の認証情報との差分が上記所定の値となるように変更することにより、認証判定回路１１で正しい組み合わせと判断させることも可能である。
【００５１】
また、上記実施例では、プログラマブル論理回路２内にＥＥＰＲＯＭブロック１２と認証判定回路１１とを設けたが、プログラマブル論理回路２を含まないコンピュータシステムにおいても不正なデータの侵入を防止することは可能である。例えば、コンピュータシステムの入出力段に認証情報を記憶する専用のＲＯＭと認証判定回路とを設け、認証判定回路では入力されるデータ中にＲＯＭ内の認証情報と所定の関係を有する情報が含まれる場合にデータの入力を許可する構成とすることもできる。具体的には、通信ネットワークを介して送信される電子メールのヘッダに記録された認証情報とＲＯＭに記録されている認証情報とが一致する電子メールのみ受信を許可するような使い方も可能である。このような構成とすることにより、不正のデータの侵入を防止することができるコンピュータシステムを構築することができる。
【００５２】
【発明の効果】
以上説明したように、本発明のプログラマブル論理回路及び該プログラマブル論理回路を備えるコンピュータシステム並びに論理回路情報の書き込み方法によれば下記記載の効果を奏する。
【００５３】
本発明の第１の効果は不正な論理回路情報の書き込みを簡便かつ確実に防止することができるということである。
【００５４】
その理由は、プログラマブル論理回路に、専用の書き込み端子を用いた場合のみ第１の認証情報が書き込み可能なＥＥＰＲＯＭブロックと、第１の認証情報と論理回路情報に付加された第２の認証情報とを比較し、両者が一致又は所定の関係を有する場合に書き込みを許可する認証判定回路とを備えることにより、不正な論理回路情報の書き込みを禁止することができるからである。また、通信ネットワークを介してＥＥＰＲＯＭブロックにアクセスすることができず、認証判定回路はハードウェアとして構成されているため、認証情報が盗まれたり認証判定処理の内容が変更されることがないからである。
【００５５】
また、本発明の第２の効果は、所定の認証情報を含む任意の論理回路情報を書き込むことができるということである。
【００５６】
その理由は、現在の論理機能と別な論理機能を実現するための論理情報であっても対象のプログラマブル論理回路に書き込まれた認証情報と組み合わせが正しければ所望の論理機能に書き換えることができるからである。
【００５７】
また、本発明の第３の効果は、システム構成を簡略化することができるということである。
【００５８】
その理由は、不正な論理回路情報を識別するための周辺ハードやソフトウェア処理が不要になるからである。
【図面の簡単な説明】
【図１】本発明の一実施例に係るデータ処理部の構成を模式的に示すブロック図である。
【図２】本発明の一実施例に係るプログラマブル論理回路の構成を示すブロック図である。
【図３】本発明の一実施例に係る第１及び第２の認証情報、論理回路情報の構成を示す図である。
【図４】本発明の一実施例に係るＥＥＰＲＯＭブロックに第１の認証情報を書き込む手順を示すフローチャート図である。
【図５】本発明の一実施例に係るプログラマブル論理回路に論理回路情報を書き込む手順を示すフローチャート図である。
【図６】従来のプログラマブル論理回路の構成を示すブロック図である。
【図７】従来のビットストリーム形式の論理回路情報の構成を示す図である。
【図８】従来のプログラマブル論理回路に論理回路情報を書き込む手順を示すフローチャート図である。
【符号の説明】
１ データ処理部
２ プログラマブル論理回路
３ 制御部
４ 論理回路情報記憶部
５ プログラマブル論理領域
６ ロジックエレメント群
７ 配線群
８ ＩＯエレメント群
９ コンフィギュレーションメモリ
１０ コンフィギュレーション制御回路
１０ａ 認証情報抽出手段
１１ 認証判定回路
１２ ＥＥＰＲＯＭブロック
【発明の属する技術分野】
本発明は、書き換え可能な論理領域を含むプログラマブル論理回路及びプログラマブル論理回路を備えるコンピュータシステム並びに論理回路情報の書き込み方法に関する。
【０００２】
【従来の技術】
近年、ＦＰＧＡ（ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ｄｅｖｉｃｅ）等の書き換え可能な論理領域を備えるデバイス（以下、これらを総称してプログラマブル論理回路と呼ぶ。）の開発が行われている。このプログラマブル論理回路では、論理領域に構成される論理回路情報を書き換えることができることから様々な処理を実現することができるという特徴がある。
【０００３】
このプログラマブル論理回路の基本構成について図６を参照して説明する。従来のプログラマブル論理回路２は、ロジック回路を構成するロジックエレメント群６と入出力インターフェース回路を構成するＩＯエレメント群８とこれらを接続する配線群７とからなる書き換え可能な論理領域（以下、プログラマブル論理領域５と呼ぶ。）と、プログラマブル論理領域５に書き込む論理回路情報を格納するＳＲＡＭ等のコンフィギュレーションメモリ９と、コンフィギュレーション制御信号により論理回路情報の書き込み動作を制御するコンフィギュレーション制御回路１０とから構成されている。また、プログラマブル論理領域５に書き込まれる論理回路情報は、図７に示すように、各論理セルに対応するデータ要素をビットストリーム形式で記述している（以下、ビットストリーム形式で記述されたデータをビットストリームデータと呼ぶ）。
【０００４】
このような構成の従来のプログラマブル論理回路２のプログラマブル論理領域５に論理回路情報を書き込む手順について、図８のフローチャート図を参照して説明する。
【０００５】
まず、ステップＳ３０１で、外部（例えば、プログラマブル論理回路２を備えるコンピュータシステムのＣＰＵ）からコンフィギュレーション制御回路１０に再コンフィギュレーション要求信号が送られ、ステップＳ３０２で、再コンフィギュレーションが可能な状態になると、ステップＳ３０３で、コンフィギュレーション制御回路１０はコンフィギュレーションメモリ９をクリアし、ステップＳ３０４で、外部（例えば、コンピュータシステムのハードディスクやメモリ、記録媒体）から送信された論理回路情報をコンフィギュレーションメモリ９にロードする。次に、ステップＳ３０５で、論理回路情報はコンフィギュレーションメモリ９からロジックエレメント群６、配線群７、ＩＯエレメント群８に転送されて論理回路情報に応じた論理回路がプログラマブル論理領域５に構成され、ステップＳ３０６で、プログラマブル論理回路２が所望のハードウェアとして動作する。このようにアプリケーションに応じて論理回路情報の書き換えを行えば、コンピュータシステムを各種処理手段として機能させることができる。
【０００６】
一方、近年、コンピュータのハードディスクなどの記憶装置を不正に書き換えるプログラム（いわゆるウィルスプログラム）による被害が拡大しており、大きな社会問題となっている。このウィルスプログラムはインターネットなどの通信ネットワークを介して又は記録媒体を介してコンピュータシステムに侵入し、記憶装置の情報を破壊する等によりコンピュータの機能を停止させてしまう。また、ウィルスプログラムは、通信ネットワークで接続されている他のコンピュータに次々に感染する場合もあり、この場合には１個人のコンピュータのみならずネットワーク接続されているシステム全体に影響を及ぼし多大な損害を発生させてしまう。
【０００７】
従って、コンピュータシステムの使用者はウィルスプログラムに感染しないような予防手段や、ウィルスプログラムに感染した場合にはウィルスプログラムを駆除する手段を講じ、自らウィルスプログラムに対抗する必要があり、例えば、ウィルスプログラムを駆除する目的で制作されたワクチンプログラム等をコンピュータにインストールして実行し、不正なプログラムの侵入を監視し、ウィルスプログラムの感染を未然に防止する等の処置が行われている。
【０００８】
ここで、固定的なハードウェアで構成されるコンピュータシステムの場合は不正なプログラムの侵入を防止すればよいが、プログラマブル論理回路は、プログラマブル論理領域に論理回路情報を任意に書き込んで異なる処理を実現することを特徴とするものであるため、通信ネットワークや記録媒体を介してウィルスプログラムとして機能する不正な論理回路情報が書き込まれる危険性が高く、不正な論理回路情報が書き込まれた場合、プログラマブル論理回路のみならずコンピュータシステム全体の機能が停止してしまう。
【０００９】
また、上記ワクチンプログラムは、通常、パターンファイルを記憶し、通信ネットワークや記録媒体を介して送信されるデータ中に所定のパターンが存在する場合にウィルスプログラムとして認識して駆除するものであるが、プログラマブル論理回路に書き込む論理回路情報は上述したようにビットストリームデータとして送信されるため、その論理回路情報が正規の論理回路を構成するためのデータであるのかウィルスプログラムとして機能する論理回路を構成するためのデータであるのかを判断することは困難であり、その結果、ウィルスプログラムの侵入を有効に防止することができない。このような問題はウィルスプログラムのみならず、本来書き込むべき論理回路情報と異なる論理回路情報が送信される場合でも同様に生じる。
【００１０】
そこで、プログラマブル論理回路に不正な論理回路情報が書き込まれないようにするために、特開平１１−２３２１７６号公報には、論理回路の現在の論理状態に関わる第１の情報と、書き換え命令信号に含まれる論理回路の論理状態に関わる第２の情報を比較して、第１の情報と第２の情報とが一致しないときは論理回路の書き換えを禁止する手段を備えた半導体装置が開示されている。この公報記載の方法によれば、例えば、現在の論理回路情報と構成の異なる論理回路情報を書き込もうとしても上記手段によって書き換えが禁止されるため、不正な論理回路情報の書き込みを防止することができる。
【００１１】
【特許文献１】
特開平１１−２３２１７６号公報（第１５−１６頁、第５図）
【００１２】
【発明が解決しようとする課題】
しかしながら、上記公報記載の方法では、現在のプログラマブル論理領域におけるＥＥＰＲＯＭメモリセルの状態に関する情報（具体的には、メモリセルのしきい値が”Ｈ”に設定されているメモリセルの数）を参照して新たな論理回路情報の書き込みの許可／禁止の判断が行われるため、コンピュータの使用者は、上記ＥＥＰＲＯＭメモリセルの状態を予め知っている必要があり、汎用性に乏しく、簡便に利用することができないという問題がある。
【００１３】
また、上記公報記載の方法は、プログラマブル論理回路を含むコンピュータシステムの出荷後、常に同一の論理回路情報を書き込むことを前提としているため、ユーザは任意の論理回路情報をプログラマブル論理領域に書き込むことができない。従って、プログラマブル論理回路に新しい機能を持たせることができず、プログラマブル論理領域本来の特徴を生かすことができないという問題もある。
【００１４】
更に、上記方法では、同じ論理回路情報を書き込んだプログラマブル論理回路はＥＥＰＲＯＭメモリセルの状態が同じであるため、異なるコンピュータシステムのプログラマブル論理回路に同じ論理回路情報が書き込まれている場合はコンピュータシステムを区別することができず、異なるコンピュータシステムに同じ論理回路情報を書き込みことが可能となり、認証方法としては不十分なものとなってしまうという問題もある。
【００１５】
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、プログラマブル論理回路への不正な論理回路情報の書き込みを簡便かつ確実に防止し、任意の論理回路の構成を可能とするプログラマブル論理回路及び該プログラマブル論理回路を備えるコンピュータシステム並びに論理回路情報の書き込み方法を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、本発明のプログラマブル論理回路は、書き換え可能な論理領域と、該論理領域に書き込む論理回路情報を記憶する第１の記憶手段と、前記論理回路情報の書き込みを制御する制御手段とを少なくとも有するプログラマブル論理回路において、予め定められた第１の認証情報が記憶された不揮発性の記憶素子からなる第２の記憶手段と、前記プログラマブル論理回路に入力される情報の中から、前記論理回路情報に予め付加された第２の認証情報を抽出する認証情報抽出手段と、前記第２の記憶手段に記憶された前記第１の認証情報と前記認証情報抽出手段により抽出された前記第２の認証情報とを比較し、比較結果に基づいて前記論理回路情報の書き込みの許可又は禁止を判定する認証判定手段と、を備えるものである。
【００１７】
本発明においては、前記第２の記憶手段は、前記論理回路情報を書き込むために前記プログラマブル論理回路に予め設けられた端子とは別の認証情報書き込み端子を用いて、前記第１の認証情報の書き込みが可能とされることが好ましい。
【００１８】
また、本発明においては、前記第１の認証情報及び前記第２の認証情報はビットストリーム形式で記述されたデータであり、前記認証判定手段では、前記第１の認証情報のデータ要素と前記第２の認証情報のデータ要素とが一致する場合に、前記論理回路情報の書き込みが許可される構成とすることができる。
【００１９】
また、本発明のコンピュータシステムは、上記記載のプログラマブル論理回路を備えるコンピュータシステムであって、前記プログラマブル論理回路の前記第２の記憶手段が、少なくとも通信ネットワークを介して接続される他のコンピュータシステムからアクセスできないように、前記認証情報書き込み端子は、前記コンピュータシステムから切り離されているものである。
【００２０】
本発明においては、前記コンピュータシステムはネットワークプリンタであり、前記プログラマブル論理回路の前記書き換え可能な論理領域には、少なくとも、入力された画像データを出力機器に適した階調に変換するためのデータ変換処理を実行する画像処理回路が構成されてもよい。
【００２１】
また、本発明の論理回路情報の書き込み方法は、書き換え可能な論理領域と、該論理領域に書き込む論理回路情報を記憶する第１の記憶手段と、前記論理回路情報の書き込みを制御する制御手段とを有するプログラマブル論理回路における前記論理回路情報の書き込み方法であって、不揮発性の記憶素子からなる第２の記憶手段に予め定められた第１の認証情報を記憶するステップと、前記プログラマブル論理回路に入力された情報の中から、前記論理回路情報に予め付加された第２の認証情報を抽出するステップと、前記記憶された第１の認証情報と前記抽出された第２の認証情報とを比較し、比較結果に基づいて前記論理回路情報の書き込みの許可又は禁止を判定するステップと、を備えるものである。
【００２２】
このように、本発明は、ＳＲＡＭ構造のプログラマブル論理領域を備えるプログラマブル論理回路に、論理回路情報を記憶する第１の記憶手段（コンフィギュレーションメモリ）と、論理回路情報に付加された第２の認証情報を抽出する手段を備える制御手段（コンフィギュレーション制御回路）と、専用の端子からのみ第１の認証情報の書き込み、消去が可能な不揮発性記憶素子からなる第２の記憶手段（ＥＥＰＲＯＭブロック）と、論理回路情報の書き込みの許可／禁止を判定する認証判定手段（認証判定回路）とが組み込まれて構成されたものであり、新たな論理回路情報をプログラマブル論理回路内部にロードする際に、ＥＥＰＲＯＭブロックに予め記憶された第１の認証情報と論理回路情報に付加された第２の認証情報とを比較し、これらが所定の関係を有する（例えば、両者が一致する）場合にのみコンフィギュレーション制御回路を動作させて論理回路情報の書き込みが行われるため、コンピュータシステムの構成を複雑にすることなく、簡便かつ確実に不正な論理回路情報の書き込みを防止することができる。
【００２３】
また、プログラマブル論理回路内部のＥＥＰＲＯＭブロックへの第１の認証情報の書き込みは、予めプログラマブル論理回路に設けた認証情報書き込み制御端子と認証情報入力端子とを用いて行われるため、論理回路情報専用端子からの第１の認証情報の書き込み、読み出しを防止することができる。従って、ＥＥＰＲＯＭブロックへの不正な書き込みを行う第３者からのアクセスを確実に防止することができ、より安全性の高いシステムを構築することができる。
【００２４】
【発明の実施の形態】
従来技術で説明したように、不正な論理回路情報の書き込みを防止するために、ＥＥＰＲＯＭメモリセルの状態に関する情報（しきい値”Ｈ”に設定されるＥＥＰＲＯＭメモリセルの数）を認証情報とする公報記載の従来方法では、コンピュータの使用者がこの情報を知っている必要があり、また、論理回路情報に関わる固有の論理情報の一致を検出するため、論理回路情報を変更することができず、更に、コンピュータシステム単位でのセキュリティを確保することができないという問題がある。
【００２５】
この問題を回避する方法として、コンピュータシステムの記憶手段に認証情報を記憶しておき、プログラマブル論理回路に新しい論理回路情報に書き込む際に該論理回路情報と共に認証情報を送信し、認証プログラムなどのソフトウェアを用いて認証情報を比較することによって不正な論理回路情報の書き込みを防止する方法が考えられる。しかしながら、認証情報を外部からのアクセスが可能な記憶手段に記憶する方法では認証情報を盗まれてしまう恐れがあり、確実に不正な書き込みを防止することができない。また、認証プログラム等のソフトウェアによって認証情報を比較する方法では、プログラム自体が改変される恐れがあり、安全性の高いシステムを構築することができない。
【００２６】
そこで、本発明では、プログラマブル論理回路のコンフィギュレーション制御回路に論理回路情報に付加された第２の認証情報を抽出する手段を備えると共に、専用の端子を使ってのみ認証情報の書き込みが可能なＥＥＰＲＯＭブロックと、認証情報を参照して論理回路情報の書き込みの許可／禁止を判定する認証判定回路とを設けることにより、ウィルスプログラム等の不正な論理回路情報の書き込みを防止し、かつ、任意の論理回路情報への書き換えを可能としている。
【００２７】
具体的には、プログラマブル論理回路を搭載した製品の出荷時に、認証情報書き込み制御端子と認証情報入力端子を使ってＥＥＰＲＯＭブロックに第１の認証情報の書き込みを行う。そして、プログラマブル論理回路内部に論理回路情報をロードする際に、論理回路情報に付加した第２の認証情報とＥＥＰＲＯＭブロックに予め記憶させた第１の認証情報とを比較し、両者が一致、又は予め定めた関係を有する場合のみプログラマブル論理回路内部のコンフィギュレーション制御回路を動作させて論理回路情報を書き換えるようにしている。
【００２８】
従って、この機構をもつプログラマブル論理回路を搭載した製品は、認証情報を知らない者は不正な論理情報を書き込むことができないため、ユーザは安心して製品を使用することができる。また、製品出荷後、通信ネットワークや入れ替え可能な記録媒体を介して機能を変更したい場合、対象のプログラマブル論理回路の保持する認証情報と正しい組み合わせの認証情報を論理回路情報に付加して作成しユーザに配布して送信すれば、ユーザは認証情報の組み合わせが正しい論理回路情報を用いてプログラマブル論理回路の機能を書き換えることができる。
【００２９】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の一実施例に係るプログラマブル論理回路及び該プログラマブル論理回路を備えるコンピュータシステム並びに論理回路情報の書き込み方法について、図１乃至図５を参照して説明する。図１は、本実施例のプログラマブル論理回路を備えるネットワークプリンタのデータ処理部の構成を示すブロック図であり、図２は、プログラマブル論理回路の構成を示すブロック図である。また、図３は、認証情報及び論理回路情報の構成を示す図であり、図４は、ＥＥＰＲＯＭブロックに認証情報を書き込む手順を示すフローチャート図、図５は、論理回路情報の書き込み手順を示すフローチャート図である。
【００３０】
なお、以下では、プログラマブル論理回路を備えるコンピュータシステムとして、レーザ露光部を兼ね備えたネットワークプリンタにおけるデータ処理部を例にとって説明するが、本発明は以下の実施例に限定されるものではなく、プログラマブル論理回路を利用可能な任意のコンピュータシステムに適用することができる。
【００３１】
例えば、通信ネットワークや記憶媒体を介して取り込んだ画像データをレーザ露光部を有するネットワークプリンタで紙に出力する際、入力画像データの出力階調をレーザ露光部の出力階調に合わせるためのデータ変換処理を行う。このデータ変換処理は、誤差拡散法、ディザ処理法などいくつかの画像処理アルゴリズムを選択的に使用したり組み合わせることで実現可能であり、入力画像の階調数や画像の種類によって最適な方法を選択することで高品質な出力画像を得ることができる。また、製品出荷時に未対応の画像データフォーマットに対しても最適なデータ変換処理を行うことでユーザに常に高品質な出力を提供することが可能となる。
【００３２】
このデータ変換処理は、データ変換処理を実現するための論理回路をプログラマブル論理回路に書き込むことによって実現することができ、例えば、大規模なプログラマブル論理回路に複数のデータ処理を実現できる論理回路を搭載して選択的に使用することもできるが、この構成ではデバイスコストが高くなってしまう。また、複数のデータ処理を実現できる論理回路情報を装置の記憶ブロックに保存することも可能であるが、この構成でも記憶装置が大規模化してしまいコストが高くなってしまう。
【００３３】
ネットワークプリンタの場合、装置製造者が用意するサーバ装置にアクセスして所望のデータ処理法を実現する論理回路情報を装置にダウンロードしてプログラマブル論理回路の機能を書き換える構成とすれば、低コストで複数のデータ処理回路の機能を実現することができるが、その場合、ネットワークに接続したプリンタは、不正な論理回路情報を書き込まれないためにセキュリティを強化する必要がある。
【００３４】
そこで、図１に示すように、プログラマブル論理領域を備えたプログラマブル論理回路２と、プログラマブル論理回路２に書き込む論理回路情報を記憶する論理回路情報記憶部４と、プログラマブル論理回路２及び論理回路情報記憶部４を制御するＣＰＵ等の制御部３とで構成されるようなコンピュータシステム（ここではネットワークプリンタのデータ処理部１）において、図２に示すように、プログラマブル論理回路２を、ロジック回路を構成するロジックエレメント群６、入出力インターフェース回路を構成するＩＯエレメント群８及びそれらを接続する配線群７からなるプログラマブル論理領域５と、プログラマブル論理領域５に書き込むビットストリーム形式の論理回路情報を記憶するコンフィギュレーションメモリ９と、論理回路情報の書き込みを制御するコンフィギュレーション制御回路１０とに加え、第１の認証情報を記憶し保持する不揮発性記憶素子からなるＥＥＰＲＯＭブロック１２と、第１の認証情報と論理回路情報に付加された第２の認証情報とを参照して論理回路情報の書き込みの許可／禁止を判定する認証判定回路１１とを設けている。
【００３５】
上記ＥＥＰＲＯＭブロック１２は、ネットワークを介して第３者がアクセスして第１の認証情報の書き換えができないように、専用の端子（プログラマブル論理回路２に予め設けられている端子のうち、論理回路情報書き込み専用端子とは異なる認証情報書き込み制御端子と認証情報入力端子）からのみ第１の認証情報の書き換えができるように構成されている。また、コンフィギュレーション制御回路１０には、プログラマブル論理回路２に入力される情報の中から書き換えようとする論理回路情報に付加された第２の認証情報を抽出する認証情報抽出手段１０ａを備えており、認証判定回路１１は、ＥＥＰＲＯＭブロック１２に記憶された第１の認証情報と認証情報抽出手段１０ａで抽出した第２の認証情報とを比較し、両者が一致又は予め定めた関係を有するか否かに基づいて論理回路情報の書き込みの許可／禁止を判定する機能を備えている。
【００３６】
ここで、第１の認証情報は、図３（ｂ）に示すように、ネットワークプリンタ等の装置の製造者が予め定めた１又は複数のデータ要素（図ではｐ０〜ｐｘ）で構成されている。また、論理回路情報は、図３（ａ）に示すように、ｍ１〜ｍｎのデータ要素がビットストリーム形式で記述され、第２の認証情報はデータ配列の所定の位置（一般的には、データ配列の先頭位置）に配置された１又は複数のデータ要素（図ではｑ０〜ｑｘ）で構成されている。そして、第１及び第２の認証情報の各々のデータ要素（例えば、ｐ０とｑ０、ｐ１とｑ１等）とが比較され、これらが一致又は所定の関係を有する場合に論理回路情報の書き込みが許可される。
【００３７】
このように、第１の認証情報を記憶するＥＥＰＲＯＭブロック１２をネットワークを介してアクセスできないように構成し、認証判定回路１１をハードウェアとして構成することにより、認証情報の秘匿性を高め、認証判定処理内容の改変を防止することができ、従来のようにソフトウェアを用いて認証する方法に比べて、安全性の高いシステムを提供することができ、又、プログラマブル論理領域の状態に関する情報を用いる公報記載の方法に比べて、汎用性の高いシステムを提供することができる。
【００３８】
なお、図２は信号の流れを説明するために各構成手段を分類したものであり、各構成手段は必ずしも図のように分類されている必要はなく、例えば、コンフィギュレーション制御回路１０と認証判定回路１１とが一体となって構成されていてもよい。また、論理回路情報に付加された第２の認証情報を抽出する認証情報抽出手段１０ａがコンフィギュレーション制御回路１０と別体として構成されていてもよい。
【００３９】
上記構成のプログラマブル論理回路２のＥＥＰＲＯＭブロック１２に第１の認証情報を書き込む手順について、図４のフローチャート図を参照して説明する。
【００４０】
まず、ネットワークプリンタ等の装置の製造者は、プリンタ製造時に、プログラマブル論理回路２に設けられた認証情報書き込み制御端子と認証情報入力端子とをデータ処理部１（又はＲＯＭライターなどの情報入力装置）に接続し、ステップＳ１０１で、認証情報書き込み制御端子に認証情報書き換え要求信号を送信する。そして、ステップＳ１０２で認証情報の書き換えが可能な状態になったら、ステップＳ１０３で、ＥＥＰＲＯＭブロック１２の内容をクリアした後、ステップＳ１０４でネットワークプリンタ（又は情報入力装置）の入力手段や操作手段を用いて認証情報入力端子から予め定めた第１の認証情報をＥＥＰＲＯＭブロック１２にロードする。そして、第１の認証情報を書き込んだ後、認証情報書き込み制御端子と認証情報入力端子の接続を切り離して第１の認証情報の書き換えができないようにする。
【００４１】
このＥＥＰＲＯＭブロック１２は電源をＯＦＦにしても、また、リセットが印加されても第１の認証情報を保持している。従って、秘匿性を維持した状態でプログラマブル論理回路２固有の第１の認証情報が保有される。なお、この第１の認証情報は任意に設定することができ、製造者が独自に設定した情報（例えば、ネットワークプリンタの製造番号に対応する情報）とすることができる。
【００４２】
このような手順で第１の認証情報が書き込まれたプログラマブル論理回路２に論理回路情報を書き込む手順について、図５のフローチャート図を参照して説明する。
【００４３】
まず、プリンタを購入したユーザは、ネットワーク経由でプリンタ製造者のサーバ装置にアクセスし、最適なデータ処理回路情報をプリンタのフラッシュメモリやハードディスクなどの記憶媒体にダウンロードする。その際、サーバ装置には個々のプリンタのプログラマブル論理回路２に書き込み可能な論理回路情報が記憶されており、プリンタを特定する情報やユーザを特定する情報をサーバ装置に送信すると、ユーザが購入したプリンタに書き込まれた第１の認証情報に対応した第２の認証情報が付加された論理回路情報がダウンロードできるようになっている。
【００４４】
次に、ステップＳ２０１で、ユーザがプリンタの入力手段や操作手段を用いて再コンフィギュレーション要求信号を送信し、ステップＳ２０２で再コンフィギュレーションが可能な状態になると、データ処理部１の制御部３はダウンロードした論理回路情報を記憶媒体から読み出し、該論理回路情報をプログラマブル論理回路２に予め設けられた論理回路情報書き込み専用端子からコンフィギュレーション制御部１０に送信する。
【００４５】
次に、ステップＳ２０３で、プログラマブル論理回路２のコンフィギュレーション制御部１０は、上記論理回路情報に付加された第２の認証情報を抽出し、またＥＥＰＲＯＭブロック１２から第１の認証情報を読み出して認証判定回路１１に取り込む。そして、ステップＳ２０４で、認証判定回路１１は第１の認証情報と第２の認証情報とを比較し、これらが正しい組み合わせであるかを判定する。
【００４６】
この組み合わせの判定基準としては、第１の認証情報と第２の認証情報とが一致する場合に正しい組み合わせと判断することができるが、第１の認証情報と第２の認証情報とは必ずしも一致している必要はなく、第２の認証情報が第１の認証情報の一部と一致する場合（例えば、第２の認証情報のデータ要素がｐ０〜ｐｘ、第１の認証情報のデータ要素がｐ０〜ｐｙでｙ＞ｘの場合）や、逆に第１の認証情報が第２の認証情報の一部と一致する場合（例えば、第２の認証情報のデータ要素がｐ０〜ｐｘ、第１の認証情報のデータ要素がｐ０〜ｐｙでｙ＜ｘの場合）や、第１の認証情報と第２の認証情報の差分が予め定めた値となる場合等に正しい組み合わせと判断することができる。
【００４７】
そして、第１の認証情報と第２の認証情報とが正しい組み合わせの場合には、ステップＳ２０５で、コンフィギュレーション制御部１０はコンフィギュレーションメモリ９の内容をクリアした後、ステップＳ２０６で、新たな論理回路情報をコンフィギュレーションメモリ９をロードし、ステップＳ２０７で、論理回路情報をコンフィギュレーションメモリ９からロジックエレメント群６、配線群７及びＩＯエレメント群８に転送し、プログラマブル論理回路２内部を所望の論理回路として動作させて一連の処理を終了する（ステップＳ２０８）。また、ステップＳ２０２で再コンフィギュレーションができない場合や、ステップＳ２０４で第１の認証情報と第２の認証情報とが正しい組み合わせでない場合は、ステップＳ２０９でコンフィギュレーションを中止し、一連の処理を終了する。
【００４８】
このような手順で論理回路情報を書き込むことにより、プリンタは最適なデータ処理機能を用いて画像データを出力することが可能になる。また、認証情報を知り得ない不正アクセス者が不正な論理回路情報を書き込もうとしても認証判定回路１１で書き込みが禁止されるため、ユーザは安心してプリンタを用いた処理を実行することができる。
【００４９】
なお、上記実施例では、第１の認証情報はプログラマブル論理回路２に予め設けられた専用の端子からのみ書き換えが可能なため、製造出荷後に第１の認証情報を容易に変更することができず、また、認証判定回路１１も固定的な論理回路として構成されているため、判定の基準を変更することはできない。このような構成はセキュリティが高いが、何らかの理由で認証情報の変更が求められる場合や定期的に認証情報を変更する必要がある場合には、ＥＥＰＲＯＭブロック１２に認証情報を書き込むための端子（認証情報書き込み制御端子と認証情報入力端子）を接続して認証情報の書き換えを行わなければならず、このような作業をユーザ自身が行うのは困難である。
【００５０】
このような場合には、プログラマブル論理回路２を複数のスロットに分割し、認証判定回路１１を所定のスロットにプログラマブルな論理回路として構成することもできる。このような構成とすることにより、例えば、第１の認証情報と第２の認証情報との差分が所定の値となる場合に書き込みを許可するような認証判定回路１１を構成すれば、ＥＥＰＲＯＭブロック１２の第１の認証情報を書き換えることなく、第２の認証情報を第１の認証情報との差分が上記所定の値となるように変更することにより、認証判定回路１１で正しい組み合わせと判断させることも可能である。
【００５１】
また、上記実施例では、プログラマブル論理回路２内にＥＥＰＲＯＭブロック１２と認証判定回路１１とを設けたが、プログラマブル論理回路２を含まないコンピュータシステムにおいても不正なデータの侵入を防止することは可能である。例えば、コンピュータシステムの入出力段に認証情報を記憶する専用のＲＯＭと認証判定回路とを設け、認証判定回路では入力されるデータ中にＲＯＭ内の認証情報と所定の関係を有する情報が含まれる場合にデータの入力を許可する構成とすることもできる。具体的には、通信ネットワークを介して送信される電子メールのヘッダに記録された認証情報とＲＯＭに記録されている認証情報とが一致する電子メールのみ受信を許可するような使い方も可能である。このような構成とすることにより、不正のデータの侵入を防止することができるコンピュータシステムを構築することができる。
【００５２】
【発明の効果】
以上説明したように、本発明のプログラマブル論理回路及び該プログラマブル論理回路を備えるコンピュータシステム並びに論理回路情報の書き込み方法によれば下記記載の効果を奏する。
【００５３】
本発明の第１の効果は不正な論理回路情報の書き込みを簡便かつ確実に防止することができるということである。
【００５４】
その理由は、プログラマブル論理回路に、専用の書き込み端子を用いた場合のみ第１の認証情報が書き込み可能なＥＥＰＲＯＭブロックと、第１の認証情報と論理回路情報に付加された第２の認証情報とを比較し、両者が一致又は所定の関係を有する場合に書き込みを許可する認証判定回路とを備えることにより、不正な論理回路情報の書き込みを禁止することができるからである。また、通信ネットワークを介してＥＥＰＲＯＭブロックにアクセスすることができず、認証判定回路はハードウェアとして構成されているため、認証情報が盗まれたり認証判定処理の内容が変更されることがないからである。
【００５５】
また、本発明の第２の効果は、所定の認証情報を含む任意の論理回路情報を書き込むことができるということである。
【００５６】
その理由は、現在の論理機能と別な論理機能を実現するための論理情報であっても対象のプログラマブル論理回路に書き込まれた認証情報と組み合わせが正しければ所望の論理機能に書き換えることができるからである。
【００５７】
また、本発明の第３の効果は、システム構成を簡略化することができるということである。
【００５８】
その理由は、不正な論理回路情報を識別するための周辺ハードやソフトウェア処理が不要になるからである。
【図面の簡単な説明】
【図１】本発明の一実施例に係るデータ処理部の構成を模式的に示すブロック図である。
【図２】本発明の一実施例に係るプログラマブル論理回路の構成を示すブロック図である。
【図３】本発明の一実施例に係る第１及び第２の認証情報、論理回路情報の構成を示す図である。
【図４】本発明の一実施例に係るＥＥＰＲＯＭブロックに第１の認証情報を書き込む手順を示すフローチャート図である。
【図５】本発明の一実施例に係るプログラマブル論理回路に論理回路情報を書き込む手順を示すフローチャート図である。
【図６】従来のプログラマブル論理回路の構成を示すブロック図である。
【図７】従来のビットストリーム形式の論理回路情報の構成を示す図である。
【図８】従来のプログラマブル論理回路に論理回路情報を書き込む手順を示すフローチャート図である。
【符号の説明】
１ データ処理部
２ プログラマブル論理回路
３ 制御部
４ 論理回路情報記憶部
５ プログラマブル論理領域
６ ロジックエレメント群
７ 配線群
８ ＩＯエレメント群
９ コンフィギュレーションメモリ
１０ コンフィギュレーション制御回路
１０ａ 認証情報抽出手段
１１ 認証判定回路
１２ ＥＥＰＲＯＭブロック
Claims (8)
- 書き換え可能な論理領域と、該論理領域に書き込む論理回路情報を記憶する第１の記憶手段と、前記論理回路情報の書き込みを制御する制御手段とを少なくとも有するプログラマブル論理回路において、
予め定められた第１の認証情報が記憶された不揮発性の記憶素子からなる第２の記憶手段と、前記プログラマブル論理回路に入力される情報の中から、前記論理回路情報に予め付加された第２の認証情報を抽出する認証情報抽出手段と、前記第２の記憶手段に記憶された前記第１の認証情報と前記認証情報抽出手段により抽出された前記第２の認証情報とを比較し、比較結果に基づいて前記論理回路情報の書き込みの許可又は禁止を判定する認証判定手段と、を備えることを特徴とするプログラマブル論理回路。 - 前記第２の記憶手段は、前記論理回路情報を書き込むために前記プログラマブル論理回路に予め設けられた端子とは別の認証情報書き込み端子を用いて、前記第１の認証情報の書き込みが可能とされることを特徴とする請求項１記載のプログラマブル論理回路。
- 前記第１の認証情報及び前記第２の認証情報はビットストリーム形式で記述されたデータであり、
前記認証判定手段では、前記第１の認証情報のデータ要素と前記第２の認証情報のデータ要素とが一致する場合に、前記論理回路情報の書き込みが許可されることを特徴とする請求項１又は２に記載のプログラマブル論理回路。 - 請求項２又は３に記載のプログラマブル論理回路を備えるコンピュータシステムであって、
前記プログラマブル論理回路の前記第２の記憶手段が、少なくとも通信ネットワークを介して接続される他のコンピュータシステムからアクセスできないように、前記認証情報書き込み端子は、前記コンピュータシステムから切り離されていることを特徴とするコンピュータシステム。 - 前記コンピュータシステムはネットワークプリンタであり、前記プログラマブル論理回路の前記書き換え可能な論理領域には、少なくとも、入力された画像データを出力機器に適した階調に変換するためのデータ変換処理を実行する画像処理回路が構成されることを特徴とする請求項４記載のコンピュータシステム。
- 書き換え可能な論理領域と、該論理領域に書き込む論理回路情報を記憶する第１の記憶手段と、前記論理回路情報の書き込みを制御する制御手段とを有するプログラマブル論理回路における前記論理回路情報の書き込み方法であって、
不揮発性の記憶素子からなる第２の記憶手段に予め定められた第１の認証情報を記憶するステップと、
前記プログラマブル論理回路に入力された情報の中から、前記論理回路情報に予め付加された第２の認証情報を抽出するステップと、
前記記憶された第１の認証情報と前記抽出された第２の認証情報とを比較し、比較結果に基づいて前記論理回路情報の書き込みの許可又は禁止を判定するステップと、を備えることを特徴とする論理回路情報の書き込み方法。 - 前記第１の認証情報を記憶するステップは、前記プログラマブル論理回路を備える装置の製造段階において、前記論理回路情報を書き込むために前記プログラマブル論理回路に予め設けられた端子とは別の認証情報書き込み端子を用いて行われることを特徴とする請求項６記載の論理回路情報の書き込み方法。
- 前記第１の認証情報及び前記第２の認証情報はビットストリーム形式で記述されたデータであり、
前記書き込みの許可又は禁止を判定するステップでは、前記第１の認証情報のデータ要素と前記第２の認証情報のデータ要素とが一致する場合に、前記論理回路情報の書き込みを許可することを特徴とする請求項６又は７に記載の論理回路情報の書き込み方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003066202A JP2004272832A (ja) | 2003-03-12 | 2003-03-12 | プログラマブル論理回路及び該プログラマブル論理回路を備えるコンピュータシステム並びに論理回路情報の書き込み方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003066202A JP2004272832A (ja) | 2003-03-12 | 2003-03-12 | プログラマブル論理回路及び該プログラマブル論理回路を備えるコンピュータシステム並びに論理回路情報の書き込み方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004272832A true JP2004272832A (ja) | 2004-09-30 |
Family
ID=33126987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003066202A Withdrawn JP2004272832A (ja) | 2003-03-12 | 2003-03-12 | プログラマブル論理回路及び該プログラマブル論理回路を備えるコンピュータシステム並びに論理回路情報の書き込み方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004272832A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006018577A (ja) * | 2004-07-01 | 2006-01-19 | Hitachi Kokusai Electric Inc | 回路構成特定防止方法 |
| JP2006127457A (ja) * | 2004-10-01 | 2006-05-18 | Sony Corp | 情報記憶装置及びパスワード照合方法 |
| WO2006051754A1 (ja) * | 2004-11-11 | 2006-05-18 | Matsushita Electric Industrial Co., Ltd. | 機密情報処理装置 |
| JP2006157482A (ja) * | 2004-11-30 | 2006-06-15 | Fujitsu Ltd | プログラマブル・ロジック・デバイス、情報処理装置、プログラマブル・ロジック・デバイスの制御方法 |
-
2003
- 2003-03-12 JP JP2003066202A patent/JP2004272832A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006018577A (ja) * | 2004-07-01 | 2006-01-19 | Hitachi Kokusai Electric Inc | 回路構成特定防止方法 |
| JP4620395B2 (ja) * | 2004-07-01 | 2011-01-26 | 株式会社日立国際電気 | 回路構成特定防止方法 |
| JP2006127457A (ja) * | 2004-10-01 | 2006-05-18 | Sony Corp | 情報記憶装置及びパスワード照合方法 |
| JP4735026B2 (ja) * | 2004-10-01 | 2011-07-27 | ソニー株式会社 | 情報記憶装置 |
| US8275994B2 (en) | 2004-10-01 | 2012-09-25 | Sony Corporation | Information storage apparatus and password collation method |
| WO2006051754A1 (ja) * | 2004-11-11 | 2006-05-18 | Matsushita Electric Industrial Co., Ltd. | 機密情報処理装置 |
| JP2006157482A (ja) * | 2004-11-30 | 2006-06-15 | Fujitsu Ltd | プログラマブル・ロジック・デバイス、情報処理装置、プログラマブル・ロジック・デバイスの制御方法 |
| JP4643977B2 (ja) * | 2004-11-30 | 2011-03-02 | 富士通株式会社 | プログラマブル・ロジック・デバイス、情報処理装置、プログラマブル・ロジック・デバイスの制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2631835B1 (en) | Secure read-write storage device | |
| US8867746B2 (en) | Method for protecting a control device against manipulation | |
| KR101567620B1 (ko) | 데이터 처리 시스템 및 방법 | |
| TW200832427A (en) | Virtual secure on-chip one time programming | |
| JP2001297038A (ja) | データ記憶装置および記録媒体並びに記録媒体制御方法 | |
| JP2008072717A (ja) | 埋込認証を有するハードディスク・ストリーミング暗号操作 | |
| US20100211992A1 (en) | Data security apparatus | |
| TW201500960A (zh) | 在配有適用統一可延伸韌體介面(uefi)之韌體之計算裝置中的安全性變數變化檢測技術 | |
| US20060289658A1 (en) | Processor circuit and method of allocating a logic chip to a memory chip | |
| KR20160111455A (ko) | 보안 부트 동안 키 추출 | |
| JP2024050647A (ja) | ファームウェアのセキュアな検証 | |
| TWI711940B (zh) | 用於資料儲存設備的安全快照管理的裝置、系統、及方法 | |
| US9262631B2 (en) | Embedded device and control method thereof | |
| JP2001356963A (ja) | 半導体装置およびその制御装置 | |
| US10339307B2 (en) | Intrusion detection system in a device comprising a first operating system and a second operating system | |
| CN109804598A (zh) | 用于在管理控制器所拥有的加密器中存储管理员秘密的系统和方法 | |
| JP6518798B2 (ja) | 安全な集積回路状態を管理する装置およびその方法 | |
| US8146163B2 (en) | Method and system for securing personal computing devices from unauthorized data copying and removal | |
| JP2010165206A (ja) | メモリコントローラおよび不揮発性記憶装置 | |
| JP2004272832A (ja) | プログラマブル論理回路及び該プログラマブル論理回路を備えるコンピュータシステム並びに論理回路情報の書き込み方法 | |
| AU2006256601B2 (en) | ITSO FVC2 application monitor | |
| US7243227B1 (en) | Method and apparatus to copy protect software programs | |
| JP2002073422A (ja) | 情報処理装置 | |
| EP4348469A1 (en) | Firmware policy enforcement via a security processor | |
| JP6657166B2 (ja) | ストレージ制御装置およびストレージ制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |