JP2004266368A - Method and device for driving semiconductor apparatus - Google Patents

Method and device for driving semiconductor apparatus Download PDF

Info

Publication number
JP2004266368A
JP2004266368A JP2003041980A JP2003041980A JP2004266368A JP 2004266368 A JP2004266368 A JP 2004266368A JP 2003041980 A JP2003041980 A JP 2003041980A JP 2003041980 A JP2003041980 A JP 2003041980A JP 2004266368 A JP2004266368 A JP 2004266368A
Authority
JP
Japan
Prior art keywords
gate
driving
voltage
change
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003041980A
Other languages
Japanese (ja)
Other versions
JP4023336B2 (en
Inventor
Masashi Yura
昌士 由良
Masahiro Iwamura
将弘 岩村
Naoki Sakurai
直樹 桜井
可昌 ▲高▼橋
Yoshimasa Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2003041980A priority Critical patent/JP4023336B2/en
Priority to EP04710996A priority patent/EP1594164B1/en
Priority to PCT/JP2004/001555 priority patent/WO2004073065A1/en
Priority to US10/545,021 priority patent/US7763974B2/en
Publication of JP2004266368A publication Critical patent/JP2004266368A/en
Application granted granted Critical
Publication of JP4023336B2 publication Critical patent/JP4023336B2/en
Priority to US12/784,331 priority patent/US7973405B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor apparatus in which a semiconductor device with any type of a characteristic can be optimally driven without performing adjustment in particular in the semiconductor apparatus including a voltage driving type semiconductor device. <P>SOLUTION: The method and the device for driving the semiconductor apparatus are characterised in that the rate of change with time of an electric quantity which changes in accordance with device state in a switching operation is detected, and In order to drive the semiconductor apparatus including the voltage driving type semiconductor device, a drive voltage to be applied to the gate of the semiconductor device is changed in accordance with the states of a plurality of devices during a switching operation of the semiconductor device, and the timing of a change in the states of the devices is set on the basis of the detected rate of change in the time of the electric quantity about current or voltage that changes in accordance with a change in the states of the plurality of devices. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
電圧駆動型の半導体装置の駆動方法に関する。
【０００２】
【従来の技術】
絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：以下ＩＧＢＴと称す）や、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）、あるいは、ＭＯＳＧＴＯ（ＭＯＳ Ｇａｔｅ Ｔｕｒｎ−ｏｆｆ Ｔｈｙｒｉｓｔｏｒ）等の電圧駆動型半導体素子は、電流駆動型半導体素子に比べて駆動電力が小さく、駆動回路を簡単にできるため、電源やインバータ等の分野に急速に広まっている。
【０００３】
その駆動方法は、ゲート抵抗に着目すると、従来固定で制御されていたが、例えば特開平９−４６２０１号公報にて開示されているように、ターンオン損失低減とターンオン時の主電流の時間変化率ｄｉ／ｄｔを低減する目的で、ターンオン動作中の複数の素子状態においてゲート抵抗を好適な値に変化させて制御する方法が開示されている。
【０００４】
図８に従来の駆動回路の一例を示した。
【０００５】
本図では駆動の対象となるＩＧＢＴのみが表示され、ＩＧＢＴに接続される負荷やターンオフ制御に関わる構成やその他のＩＧＢＴ装置の構成は省略されている。
【０００６】
本従来例の駆動装置は、入力オン信号Ｖｉｎに従ってＩＧＢＴ１を駆動するもので、２個の駆動回路２，３と、駆動回路２，３とＩＧＢＴ１のゲートにそれぞれ接続するゲート抵抗４とゲート抵抗５と、各駆動回路の動作を切り換え制御する制御回路６とを有する。
【０００７】
ここでゲート抵抗４の抵抗値Ｒａは、ゲート抵抗５の抵抗値Ｒｂよりも大きいものとする。
【０００８】
また制御回路６は、ＩＧＢＴ１のゲート電圧と予め定められた基準電圧Ｖｒｅｆとを比較するコンパレータ１０１と、コンパレータ１０１の出力と入力信号Ｖｉｎとを入力とするＮＡＮＤゲート１０２と、コンパレータ１０１の出力をインバータ１０３により反転した信号と入力信号Ｖｉｎとを入力とするＮＡＮＤゲート１０４とから構成される。
【０００９】
次に本従来例の動作を詳細に説明する。
【００１０】
本従来例では制御回路６でＩＧＢＴ１のゲート電圧レベルを検出して駆動回路２と駆動回路３とを切り換えるタイミングを決定している。
【００１１】
オン信号Ｖｉｎが入力され、かつＩＧＢＴ１のゲート電圧が基準電圧Ｖｒｅｆより低い期間ではコンパレータ１０１の出力はＬｏｗレベルである。
【００１２】
このためＮＡＮＤゲート１０４から駆動回路２のｎｐｎトランジスタＱ３にオフ信号が伝わり駆動回路２が動作し、ゲート抵抗４を通してＩＧＢＴ１にゲート電流が供給される。
【００１３】
その後ＩＧＢＴ１のゲート電圧が上昇し予め定められたコンパレータ１０１の基準電圧Ｖｒｅｆを超えると、コンパレータ１０１の出力はＨｉｇｈレベルになりＮＡＮＤゲート１０４の出力がＨｉｇｈレベルになって駆動回路２が停止するとともに、ＮＡＮＤゲート１０２の出力がＬｏｗレベルになって駆動回路３が動作し、ゲート抵抗５を通してＩＧＢＴ１にゲート電流が供給される。
【００１４】
このようにしてＩＧＢＴ１の実効ゲート抵抗は大きな抵抗値Ｒａから小さな抵抗値Ｒｂに切り換えられる。
【００１５】
【特許文献１】
特開平９−４６２０１号公報
【００１６】
【発明が解決しようとする課題】
ゲート駆動波形のミラー電圧およびミラー期間の長さは、各素子によって異なる値であり同じ型式の素子であってもばらつきがある上、周辺回路の回路定数や実装方法，使用温度等の周辺環境によっても影響を受ける。
【００１７】
またコンパレータ１０１の基準電圧Ｖｒｅｆも使用温度等の周辺環境条件等によって変化する。
【００１８】
したがって駆動回路を切り換えるタイミングを予め定める際には余裕度を大きく確保しなければならず、十分な損失低減を実現するのが困難であるという問題があった。
【００１９】
また駆動回路切り換えのタイミングを予め定めるためにはシミュレーションなどによる予備検討だけでは不十分であり、実際に使用する主素子を用いた最終段階での実装状態で実験する必要があり、条件設定に多大な時間と費用が必要であった。
【００２０】
【課題を解決するための手段】
上記課題を解決するために、本発明は、電圧駆動型の電力用半導体素子を備えた半導体装置の駆動方法は、半導体素子のゲートに印加する駆動電圧を前期半導体素子のスイッチング動作中における複数の素子状態に応じて適宜変化させるものであり、前記状態の変化のタイミングを、前記複数の素子状態の変化に応じて変化する電流，電圧などの電気量の変化率を検出することによって決定することを特徴とする。
【００２１】
【発明の実施の形態】
本発明の実施例における電圧駆動型の電力用半導体素子を備えた半導体装置の駆動方法は、半導体素子のゲートに印加する駆動電圧を前期半導体素子のスイッチング動作中における複数の素子状態に応じて適宜変化させるものであり、状態の変化のタイミングを、複数の素子状態の変化に応じて変化する電流，電圧などの電気量の変化率を検出することによって決定することを特徴とする。
【００２２】
本発明の実施例における電圧駆動型半導体素子を備えた半導体装置の駆動方法は半導体素子のゲートに印加する駆動電圧は、予め定められた電圧を複数の駆動回路に印加し該複数の駆動回路とゲートとを接続する複数のゲート抵抗を通してゲートに印加され、半導体素子のスイッチング動作中における複数の素子状態に応じて適宜実効ゲート抵抗値を変化させて制御するものであり、実効ゲート抵抗値を変化させるタイミングを、複数の素子状態の変化に応じて変化する電流，電圧等の電気量の変化率を検出することによって決定することを特徴とする。
【００２３】
本発明の実施例における電圧駆動型半導体素子を備えた半導体装置の駆動方法はまた上記課題を解決するために、半導体素子のゲート電圧の変化率を検出した信号で変化のタイミングを決定することを特徴とする。
【００２４】
上記課題を解決するため本発明の実施例における電圧駆動型の電力用半導体素子を備えた半導体装置の駆動装置は、半導体素子のゲートに印加する駆動電圧を生成する複数の駆動回路と、半導体素子のスイッチング動作中における複数の素子状態に応じて変化する電気量の変化率を検出する装置と、当該検出装置の出力に基づいて、動作させる駆動回路を適宜変化させる制御回路とを有することを特徴とする。
【００２５】
上記課題を解決するため本発明の実施例における電圧駆動型の電力用半導体素子を備えた半導体装置の駆動装置は、予め定められた電圧を供給するための電源と、半導体素子のゲートに接続される複数のゲート抵抗と、該複数のゲート抵抗を各々有効にする複数の駆動回路と、半導体素子のスイッチング動作中における複数の素子状態に応じて変化する電気量の変化率を検出する装置と、当該検出装置の出力に基づいて、動作させる駆動回路を適宜切り換える制御回路とを有することを特徴とする半導体装置の駆動装置。
【００２６】
さらに、上記課題を解決するため本発明の実施例における電圧駆動型の電力用半導体素子を備えた半導体装置の駆動装置は、電気量の変化率を検出する装置が半導体素子のゲート電圧を入力して検出することを特徴とする。
【００２７】
課題を解決するため本発明の実施例における電圧駆動型の電力用半導体素子を備えた半導体装置の駆動装置は、電気量の変化率を検出する装置が論理レベルの信号を出力することを特徴とする。
【００２８】
課題を解決するため本発明の実施例における電圧駆動型の電力用半導体素子を備えた半導体装置の駆動装置は、電気量の変化率を検出した時点から予め定められた時間だけ計測するタイマー装置を有し、検出時点から予め定められた時間だけ経過した時点を駆動装置切り換えのタイミングとすることを特徴とする。
【００２９】
課題を解決するため本発明の実施例における電圧駆動型の電力用半導体素子を備えた半導体装置の駆動装置は、電気量の変化率を検出した時点から予め定めた時間だけ継続して検出し続けることを検知するフィルタ装置を有し、各種検出時点から予め定めた時間だけ経過してフィルタ装置から出力が出された時点をタイミングとすることを特徴とする。
【００３０】
上記の特徴である駆動装置および方法によれば、駆動対象となる電圧駆動型半導体素子の特性やその実装状態に応じて最適に駆動することが可能となる。
【００３１】
すなわちスイッチング動作における状態に応じて変化する電気量、たとえばゲート電圧の時間変化率を検出し論理的な処理を行うことによって、素子の特性や実装状態によらず最適に動作させることが可能となる。
【００３２】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
【００３３】
図１に本発明の第１の実施の形態を示した。
【００３４】
本図では駆動の対象となるＩＧＢＴのみが表示され、ＩＧＢＴに接続される負荷やターンオフ制御に関わる構成やその他のＩＧＢＴ装置の構成は省略されている。
【００３５】
本実施の形態の駆動装置は、駆動回路２および駆動回路３と、駆動回路２，駆動回路３とＩＧＢＴ１のゲートとをそれぞれ接続する抵抗４および抵抗５と、ゲート用電源Ｖと、各駆動回路の動作を制御する制御回路６と、スロープ検出回路７と予め定められたある時間を経過後にスロープ検出回路７の出力を後段に伝えるタイマー回路１０とを有する。
【００３６】
スロープ検出回路７は、ＩＧＢＴ１のゲート電圧の時間変化率を検出するための変化率検出回路８と、その出力波形を整形する波形整形回路９とを有している。
【００３７】
ただし変化率検出回路８の出力信号がスロープ検出回路７の後段の構成に伝達されるに十分なものであれば、波形整形回路９は必要ない。
【００３８】
制御回路６はターンオン入力信号Ｖｉｎとスロープ検出回路７の出力とが入力され、駆動回路を切り換えるタイミングを決定し、そのタイミングに応じて駆動回路２と駆動回路３とを切り換える論理回路を有する。
【００３９】
ゲート抵抗５の抵抗値Ｒｂは、ゲート抵抗４の抵抗値Ｒａよりも小さく設定される。
【００４０】
また本実施の形態では駆動回路はｐＭＯＳトランジスタで構成されているが、それ以外の他のスイッチ機能を有する装置であってもまったく構わない。
【００４１】
その他の回路ブロックの構成についても同様の機能を有していれば、本実施の形態に示した構成と全く同一でなくても全く構わない。
【００４２】
次に本実施の形態の動作について図２を用いて詳細に説明する。
【００４３】
本実施の形態ではＩＧＢＴ１のゲート電圧の時間変化率を検出して駆動回路２と駆動回路３とを切り換えるタイミングを決定している。
【００４４】
まずオン信号Ｖｉｎが入力されると、オフ状態でのＩＧＢＴ１のゲート電圧は一定であるため変化率検出回路８の出力はＬｏｗレベルでＪＫフリップフロップ１１の出力もＬｏｗレベルでとなり、ＮＡＮＤゲート１６の出力がＬｏｗレベルとなる。
【００４５】
その結果ｐＭＯＳトランジスタＳａがオンして駆動回路２が動作し、抵抗値Ｒａのゲート抵抗４が有効となる。
【００４６】
これによってＩＧＢＴ１がターンオン動作に入り、図２（２）に示したようにゲート電圧が上昇し始める。
【００４７】
ゲート電圧は変化率検出回路８に入力されており、変化率検出回路８によってゲート電圧の変化率が検出され、出力波形は図２（３）に示したようになる。
【００４８】
ここで駆動回路の切り換えはターンオン動作中にゲート電圧が一定となるミラー期間中に行われるようにするため、１番目のパルス信号立下り時にＪＫフリップフロップ１１の出力をＨｉｇｈレベルにする。
【００４９】
この時駆動回路の切り換えを確実にミラー期間中に行う目的で、タイマー回路１０によってスロープ検出回路７の出力が予め定められた時間だけ経過した後に後段の論理回路に伝達される。
【００５０】
するとインバータ１５の出力がＬｏｗレベルとなるのでＮＡＮＤゲート１６の出力がＨｉｇｈレベルとなり、駆動回路２が停止するとともに、ＮＡＮＤゲート１４にはＪＫフリップフロップ１１の出力が入力されるためｐＭＯＳトランジスタＳｂのゲート電位はＬｏｗレベルとなり駆動回路３が起動して抵抗５が有効となる。
【００５１】
こうしてＩＧＢＴ１の実効ゲート抵抗は、ミラー期間中に大きな抵抗値Ｒａから小さな抵抗値Ｒｂに切り換えられる。
【００５２】
すなわちＩＧＢＴ１はターンオン初期には大きな抵抗値Ｒａを通して駆動されるため電流立ち上がりが緩やかになり、配線等の浮遊インダクタンスが存在していてもノイズは小さく抑えられ、誤動作や破壊の危険が低く抑えられた信頼性の高い駆動装置を実現することができる。
【００５３】
このような駆動方法を一般的にソフトスイッチングというが、ソフトスイッチングを実施するとノイズによる誤動作や破壊の危険を低減できる反面、スイッチング時間が長くなりスイッチング損失が増大していた。
【００５４】
しかし本実施の形態では大きなノイズが発生しない状態に至った段階で駆動回路を切り換え、ＩＧＢＴ１の有効なゲート抵抗を小さく変更するためスイッチング損失の増大のないソフトスイッチングを実現することができる。
【００５５】
ミラー電圧値やミラー期間の長さは主素子によって異なる上、同型式であってもばらつきが大きく、さらに周辺回路構成や実装状況，使用温度等の動作条件により変化するため、従来例における駆動回路の切り換えのタイミングは、試作実験等を実施した上で余裕度を大きくとり予め定められていた。
【００５６】
つまり従来では用いられる主素子ごとに予め定められるタイミングを調整することが必要であったが、それに対し本実施の形態においては、ゲート電圧の時間変化率を検出することによりミラー期間を精度高く検出することができるため、主素子のミラー現象がどのような特性であっても何らの調整も不必要である。
【００５７】
さらに本発明により従来必要以上に大きく設けなければならなかった余裕度を必要最低限に設定することが可能となり、従来ソフトスイッチングで問題となっていたスイッチング損失の増大を抑制することができるため特性的にも大きな改善効果が得られる。
【００５８】
さらにまた電圧駆動型半導体素子のミラー特性によらず最適な駆動回路の切り換えタイミングが得られるため、従来切り換えタイミングを設定するために行われていた試作実験等を省略することができ、従来よりも低損失，高信頼の装置を迅速に低価格で供給することが可能となる。
【００５９】
また切り換えタイミングを高精度にするために微調整機能を有している従来例もあったが、本発明によれば微調整のための構成は全く不要であり小型化，低コスト化のメリットも得られることになる。
【００６０】
タイマー回路１０は本実施の形態ではスロープ検出回路７の後段に設けたが、ここに限らず同じ機能を維持できればどこに配置しても構わない。
【００６１】
さらにタイマー回路１０はＩＧＢＴ１のゲート電圧の時間変化率が予め定められた基準内である状態がある期間継続することを検出するフィルタ機能を設けてもよく、この場合にはＩＧＢＴ１のゲート電圧がノイズその他の原因で振動しても動作しないため、さらに高い信頼性を得ることができる。
【００６２】
また検出時点から実際の切り換え動作までに要する時間が、十分なものであれば本タイマー回路は特別設ける必要はない。
【００６３】
また特にソフトスイッチングを行うときは変化率検出回路８の出力は小さくなるが、このような場合には変化率検出回路８内の抵抗成分，容量成分，インダクタンス成分の構成要素を調整することによって出力を調整することが可能であるが、更に精度高く制御するためにスロープ検出回路７には波形整形装置９を設けてもよい。
【００６４】
波形整形装置９は例えば、コンパレータやインバータ等既存の増幅回路等から構成すればよい。
【００６５】
また本実施の形態においては実効ゲート抵抗値を変化させる際、駆動回路３を起動するとともに駆動回路２を停止したが、駆動回路２を停止することなく駆動回路３を起動しても実効ゲート抵抗値は、抵抗４と抵抗５の並列接続抵抗となるため、Ｒａから小さな抵抗値に変化することとなり、同様の効果を得ることができる。
【００６６】
なお本実施の形態および以降の実施の形態においてＪＫフリップフロップのＪ入力はＨｉｇｈレベル、Ｋ入力はＬｏｗレベルに固定されているが図面上では省略されている。
【００６７】
図３に本発明の第２の実施の形態を示した。
【００６８】
本図では駆動の対象となるＩＧＢＴのみが表示され、ＩＧＢＴに接続される負荷やターンオフ制御に関わる構成やその他のＩＧＢＴ装置の構成は省略されている。
【００６９】
本実施の形態の駆動装置は、駆動回路２および駆動回路３と、駆動回路２，駆動回路３とＩＧＢＴ１のゲートとをそれぞれ接続する抵抗４および抵抗５と、ゲート用電源Ｖと、各駆動回路の動作を制御する制御回路６と、スロープ検出回路７と、予め定められたある時間経過後に変化率検出回路８の出力を後段に伝えるタイマー回路１０とを有する。
【００７０】
スロープ検出回路７は、ＩＧＢＴ１のゲート電圧の変化率を検出するための変化率検出回路８と、変化率検出回路８の出力波形を整形する波形整形回路９とを有している。
【００７１】
ただし変化率検出回路８の出力波形がスロープ検出回路７の後段の構成に伝達されるに十分なものであれば、波形整形回路９は不必要である。
【００７２】
制御回路６はターンオン入力信号Ｖｉｎとスロープ検出回路７の出力とが入力され、駆動回路を切り換えるタイミングを決定し、そのタイミングに応じて駆動回路２と駆動回路３とを切り換える論理回路を有する。
【００７３】
ゲート抵抗５の抵抗値Ｒｂは、ゲート抵抗４の抵抗値Ｒａよりも小さく設定される。
【００７４】
また本実施の形態では駆動回路はｐＭＯＳトランジスタで構成されているが、それ以外の他のスイッチ機能を有する装置であってもまったく構わない。
【００７５】
他の回路ブロックの構成についても同様の機能を有していれば、本実施の形態に示した構造と全く同一でなくても全く構わない。
【００７６】
次に本実施の形態の動作について図４を用いて詳細に説明する。
【００７７】
本実施の形態では、本発明第１の実施の形態においてゲート抵抗を切り換えるタイミングはミラー期間であることが特徴であったのに対し、その時点でＩＧＢＴが安定したオン状態に至っていないことがありうるため駆動回路の切り換えをミラー期間終了後に行うように設定されている。
【００７８】
すなわち、安定したオン状態に至る前にゲート抵抗が切り換わって小さな抵抗値になると、その瞬間にＩＧＢＴの主電流の立ち上がりが急峻になる。
【００７９】
ＩＧＢＴの回路に浮遊インダクタンスＬが存在すると、その浮遊インダクタンスに流れる電流の時間変化によって生じる跳ね上がり電圧（Ｌ×ｄｉ／ｄｔ）も大きくなる。
【００８０】
従来の駆動回路においては、この跳ね上がり電圧による素子や装置の破壊、あるいは当該跳ね上がり電圧により生ずるノイズに起因して誤動作が発生する場合があるという危険が懸念される。
【００８１】
この懸念に対しては駆動回路の切り換えタイミングを、第１の実施の形態にて設定されていたミラー期間中ではなく、ミラー期間終了後に設定することにより対策することができる。
【００８２】
すなわち図４（３）に示した２番目のパルスの立下りタイミングに駆動回路の切り換えを設定すればよい。
【００８３】
本実施の形態ではＩＧＢＴ１のゲート電圧の時間変化率を検出して駆動回路２と駆動回路３とを切り換えるタイミングを決定している。
【００８４】
まずオン信号Ｖｉｎが入力されると、オフ状態でＩＧＢＴ１のゲート電圧は一定であるため変化率検出回路８の出力はＬｏｗレベルでフリップフロップ１３の出力もＬｏｗレベルであるため、ＮＡＮＤゲート１６の出力がＬｏｗレベルとなる。
【００８５】
その結果ｐＭＯＳトランジスタＳａがオンして駆動回路２が動作し、抵抗値Ｒａのゲート抵抗４が有効となる。
【００８６】
これによってＩＧＢＴ１がターンオン動作に入り、図４（２）に示したようにゲート電圧が上昇し始める。
【００８７】
ゲート電圧は変化率検出回路８に入力されており、変化率検出回路８によってゲート電圧の時間変化率が検出され、波形整形回路９を通過後スロープ検出回路７の出力波形は図４（３）に示したようになる。
【００８８】
波形整形回路９については第１の実施の形態と同様、変化率検出回路８の出力が後段の回路構成の動作に十分であれば削除して構わない。
【００８９】
スロープ検出回路７の出力信号はタイマー回路１０に入力され予め定められた時間だけスロープ検出回路７の出力信号を遅らせられる。
【００９０】
変化率検出回路８によって検出されるのはミラー期間終了時点であるため、タイマー回路１０によって駆動回路切り換えのタイミングは確実にミラー期間終了の後に設定することができる。
【００９１】
タイマー回路１０はこの機能を果たせばこの場所でなくとも構わないし、種々の回路を伝播中に生ずる遅延時間で十分であれば特に設けなくても構わない。
【００９２】
またＩＧＢＴ１のゲート電圧の時間変化率が予め定められた基準内である状態がある期間継続することを検出するフィルタ機能を設けてもよく、この場合にはＩＧＢＴ１のゲート電圧がノイズその他の原因で振動しても動作しないため、さらに高い信頼性を得ることができる。
【００９３】
タイマー回路１０の出力は制御回路６に入力されると、ＪＫフリップフロップ１１とＡＮＤゲート１２に入力される。
【００９４】
ＪＫフリップフロップ１１の出力は図４（５）に示したようになり、これもＡＮＤゲート１２に入力されるため、ＲＳフリップフロップ１３の出力は図４（７）に示したようになり、ターンオン動作における２番目のスロープの始まりを検出することができる。
【００９５】
すると入力信号Ｖｉｎとともに入力されるＮＡＮＤゲート１４および１６によって、駆動回路２が停止するとともに駆動回路３が起動してＩＧＢＴ１のゲート抵抗は抵抗４から抵抗５に切り換わり、有効な抵抗値は大きなＲａから小さなＲｂに変化して、スイッチング損失の増大がないソフトスイッチング動作を高い信頼性で実現することができる。
【００９６】
ここで駆動回路３を起動する際に駆動回路２を停止しなくとも、実効ゲート抵抗値は大きなＲａから、抵抗４と抵抗５の並列接続抵抗による小さな抵抗値に変化することになり、同様の効果を得ることができる。
【００９７】
本実施の形態でもＩＧＢＴ１のゲート電圧の時間変化率を検出する方式にてＩＧＢＴ１を駆動するため、当然のことながら第１の実施の形態と同様に小型化，低価格化等の改善効果が得られる。
【００９８】
次に本発明の第３の実施の形態を詳細に説明する。
【００９９】
本実施の形態は、第１および第２の実施の形態にて記述した、ＩＧＢＴ１のゲート電圧の変化率を検出することによるターンオンの高信頼性ソフトスイッチング機能に加えて、ＩＧＢＴ１のゲート電圧の時間変化率を検出することによって、ターンオフの高信頼性ソフトスイッチング機能を実現したものである。
【０１００】
すなわちＩＧＢＴ１のゲート抵抗値を大きくしてターンオフ動作をソフトスイッチングにするとノイズ発生が抑制される反面、ゲート抵抗値が大きいためターンオフ動作終盤からオフ状態において誤点弧の危険が増大する。
【０１０１】
この防止策として、ターンオフ動作におけるミラー期間終了後に、ＩＧＢＴ１のゲート抵抗を小さくするよう駆動回路を切り換える。
【０１０２】
本発明によればその切り換えのタイミングを例えばＩＧＢＴ１のゲート電圧の変化率を検出することによって最適に設定することが可能となる。
【０１０３】
図５に本発明の第３の実施の形態の構成を示した。
【０１０４】
図３に示した第２の実施の形態の構成に、駆動回路３２および駆動回路３３と、駆動回路３２，駆動回路３３とＩＧＢＴ１のゲートとをそれぞれ接続する抵抗３４および抵抗３５と、ターンオフゲート用電源Ｖ′と、各駆動回路の動作を制御する制御回路３６とが付加された構成となっている。
【０１０５】
制御回路３６はスロープ検出回路７の出力と入力信号Ｖｉｎとがそれぞれインバータ３０，３１によって反転して入力され、駆動回路を切り換えるタイミングを決定し、そのタイミングに応じて駆動回路３２と駆動回路３３とを切り換える論理回路を有する。
【０１０６】
ゲート抵抗３５の抵抗値Ｒｄは、ゲート抵抗３４の抵抗値Ｒｃよりも小さく設定される。
【０１０７】
また本実施の形態では駆動回路はｎＭＯＳトランジスタで構成されているが、それ以外の他のスイッチ機能を有する装置であってもまったく構わない。
【０１０８】
他の回路ブロックの構成についても同様の機能を有していれば、本実施の形態に示した構造と全く同一でなくても全く構わない。
【０１０９】
次に本実施の形態の動作を図６を用いて詳細に説明する。
【０１１０】
ターンオン動作に関しては本発明第２の実施の形態と全く同一であるため、ターンオフ動作についてのみ説明する。
【０１１１】
まず入力信号Ｖｉｎがオフ信号に切り換わると、オン状態でＩＧＢＴ１のゲート電圧は一定であるため変化率検出回路８の出力はＬｏｗレベルでＲＳフリップフロップ４３の出力もＬｏｗレベルであるため、ＡＮＤゲート４６の出力がＨｉｇｈレベルとなる。
【０１１２】
その結果ｎＭＯＳトランジスタＳｃがオンして駆動回路３２が動作し、抵抗値Ｒｃのゲート抵抗３４が有効となる。
【０１１３】
これによってＩＧＢＴ１がターンオフ動作に入り、図６（２）に示したようにゲート電圧が下降し始める。
【０１１４】
ゲート電圧は変化率検出回路８に入力されており、変化率検出回路８によってゲート電圧の時間変化率が検出され、波形整形回路９を通過後スロープ検出回路７の出力波形は図６（３）に示したようになる。
【０１１５】
波形整形回路９については第１および第２の実施の形態と同様、変化率検出回路８の出力が後段の回路構成の動作に十分であれば削除して構わない。
【０１１６】
スロープ検出回路７の出力はタイマー回路１０に入力され予め定められた時間だけスロープ検出回路７の出力信号を遅らせられる。
【０１１７】
変化率検出回路８によって検出されるのはミラー期間終了時点であるため、タイマー回路１０によって駆動回路切り換えのタイミングは確実にミラー期間終了の後に設定することができる。
【０１１８】
タイマー回路１０はこの機能を果たせばこの場所でなくとも構わないし、種々の回路を伝播中に生ずる遅延時間で十分であれば特に設けなくても構わない。
【０１１９】
またＩＧＢＴ１のゲート電圧の時間変化率が予め定められた基準内である状態がある期間継続することを検出するフィルタ機能を設けてもよく、この場合にはＩＧＢＴ１のゲート電圧がノイズその他の原因で振動しても動作しないため、さらに高い信頼性を得ることができる。
【０１２０】
タイマー回路１０の出力は制御回路６に入力されると、ＪＫフリップフロップ４１とＡＮＤゲート４２に入力される。
【０１２１】
ＪＫフリップフロップの出力は図６（５）に示したようになり、これもＡＮＤゲート４２に入力されるため、ＲＳフリップフロップ４３の出力は図６（７）に示したようになり、ターンオフ動作における２番目のスロープの始まりを検出することができる。
【０１２２】
すると入力信号Ｖｉｎとともに入力されるＡＮＤゲート４４および４６によって、駆動回路３２が停止するとともに駆動回路３３が起動してＩＧＢＴ１のゲート抵抗は抵抗３４から抵抗３５に切り換わり、有効な抵抗値は大きなＲｃから小さなＲｄに変化して、スイッチング損失の増大がないソフトスイッチング動作を高い信頼性で実現することができる。
【０１２３】
本実施の形態でもＩＧＢＴ１のゲート電圧の時間変化率を検出する方式にてＩＧＢＴ１を駆動するため、当然のことながら第１および第２の実施の形態と同様に小型化，低価格化等の改善効果が得られる。
【０１２４】
つぎに本発明の第４の実施の形態を図７を用いて詳細に説明する。
【０１２５】
本実施の形態の駆動装置は、駆動回路２および駆動回路３と、駆動回路２，駆動回路３とＩＧＢＴ１のゲートとをそれぞれ接続する抵抗４と、各駆動回路の動作を制御する制御回路６と、スロープ検出回路７と予め定められたある時間を経過後にスロープ検出回路７の出力を後段に伝えるタイマー回路１０とを有する。
【０１２６】
スロープ検出回路７は、ＩＧＢＴ１のゲート電圧の時間変化率を検出するための変化率検出回路８と、その出力波形を整形する波形整形回路９とを有している。
【０１２７】
ただし変化率検出回路８の出力信号がスロープ検出回路７の後段の構成に伝達されるに十分なものであれば、波形整形回路９は必要ない。
【０１２８】
制御回路６はターンオン入力信号Ｖｉｎとスロープ検出回路７の出力とが入力され、駆動回路を切り換えるタイミングを決定し、そのタイミングに応じて駆動回路２と駆動回路３とを切り換える論理回路を有する。
【０１２９】
駆動回路２の駆動電圧Ｖａは、駆動回路３の駆動電圧Ｖｂよりも低く設定される。
【０１３０】
また本実施の形態では駆動回路はｐＭＯＳトランジスタで構成されているが、それ以外の他のスイッチ機能を有する装置であってもまったく構わない。
【０１３１】
その他の回路ブロックの構成についても同様の機能を有していれば、本実施の形態に示した構成と全く同一でなくても全く構わない。
【０１３２】
本実施の形態の動作については本発明第１の実施の形態とまったく同様の機構で駆動回路の切り換えが行われる。
【０１３３】
すなわちＩＧＢＴ１のゲート電圧の時間変化率を検出して駆動回路２と駆動回路３とを切り換えるタイミングを決定している。
【０１３４】
まずオン信号Ｖｉｎが入力されると、オフ状態でのＩＧＢＴ１のゲート電圧は一定であるため変化率検出回路８の出力はＬｏｗレベルでＪＫフリップフロップ１１の出力もＬｏｗレベルでとなり、ＮＡＮＤゲート１６の出力がＬｏｗレベルとなる。
【０１３５】
その結果ｐＭＯＳトランジスタＳａがオンして駆動回路２が動作し、ゲート駆動電圧Ｖａが有効となる。
【０１３６】
これによってＩＧＢＴ１がターンオン動作に入りゲート電圧が上昇し始める。
【０１３７】
ゲート電圧は変化率検出回路８に入力されており、変化率検出回路８によってゲート電圧の時間変化率が検出される。
【０１３８】
ここで駆動回路の切り換えはターンオン動作中にゲート電圧が一定となるミラー期間中に行われるようにするため、１番目のパルス信号立下り時にＪＫフリップフロップ１１の出力がＨｉｇｈレベルになる。
【０１３９】
この時駆動回路の切り換えを確実にミラー期間中に行う目的で、タイマー回路１０によってスロープ検出回路７の出力が予め定められた時間だけ経過した後に後段の論理回路に伝達される。
【０１４０】
するとインバータ１５の出力がＬｏｗレベルとなるのでＮＡＮＤゲート１６の出力がＨｉｇｈレベルとなり、駆動回路２が停止するとともに、ＮＡＮＤゲート１４にはＪＫフリップフロップ１１の出力が入力されるためｐＭＯＳトランジスタＳｂのゲート電位はＬｏｗレベルとなり駆動回路３が起動してゲート駆動電圧Ｖｂが有効となる。
【０１４１】
こうしてＩＧＢＴ１の実効ゲート駆動電圧は、ミラー期間中に低い駆動電圧Ｖａから高い駆動電圧Ｖｂに切り換えられる。
【０１４２】
すなわちＩＧＢＴ１はターンオン初期には低い駆動電圧Ｖａによって駆動されるため電流立ち上がりが緩やかになり、配線等の浮遊インダクタンスが存在していてもノイズは小さく抑えられ、誤動作や破壊の危険が低く抑えられた信頼性の高い駆動装置を実現することができる。
【０１４３】
【発明の効果】
以上述べたとおり本発明によれば、従来予め回路定数を定めなければならなかったために余裕度を大きくとって最適に駆動することができなかったものを、駆動対象となる電圧駆動型半導体素子がどのような特性であろうとも、またどのような実装状況，使用温度等の環境条件であろうとも、最適に駆動することが可能となる。
【０１４４】
すなわちスイッチング動作における状態に応じて変化する電気量、たとえばゲート電圧の時間変化率を微分回路等により検出することによって、素子によらず最適に動作させることが可能となった。
【図面の簡単な説明】
【図１】本発明を適用した第１の実施の形態の構成図。
【図２】本発明を適用した第１の実施の形態の各部における動作波形図。
【図３】本発明を適用した第２の実施の形態の構成図。
【図４】本発明を適用した第２の実施の形態の各部における動作波形図。
【図５】本発明を適用した第３の実施の形態の構成図。
【図６】本発明を適用した第３の実施の形態の各部における動作波形図。
【図７】本発明を適用した第４の実施の形態の構成図。
【図８】従来例の構成図。
【符号の説明】
１…ＩＧＢＴ、２，３，３２，３３…駆動回路、４，５，３４，３５…ゲート抵抗、６，３６…制御回路、７…スロープ検出回路、８…微分回路又は変化率検出回路、９…波形整形回路、１０…タイマー回路、１１，４１…ＪＫフリップフロップ、１２，４２，４４，４６…ＡＮＤゲート、１３，４３…ＲＳフリップフロップ、１４，１６…ＮＡＮＤゲート、１５，３０，３１，４５…インバータ。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for driving a voltage-driven semiconductor device.
[0002]
[Prior art]
An insulated gate bipolar transistor (hereinafter, referred to as IGBT), a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), or a semiconductor device such as a MOS GTO (MOS Gate Turn-type transistor) is a semiconductor device such as a MOSTurn-turn type. Since the driving power is small compared to the element and the driving circuit can be simplified, it is rapidly spreading in the fields of power supplies and inverters.
[0003]
The driving method is conventionally fixed and controlled by focusing on the gate resistance. However, as disclosed in, for example, Japanese Patent Application Laid-Open No. 9-46201, the drive method reduces the turn-on loss and the time change rate of the main current at the time of turn-on. For the purpose of reducing di / dt, there is disclosed a method of controlling a gate resistance by changing the gate resistance to a suitable value in a plurality of element states during a turn-on operation.
[0004]
FIG. 8 shows an example of a conventional drive circuit.
[0005]
In the figure, only the IGBT to be driven is displayed, and the load connected to the IGBT, the configuration related to turn-off control, and the configuration of other IGBT devices are omitted.
[0006]
The conventional driving device drives the IGBT 1 in accordance with an input ON signal Vin, and includes two driving circuits 2 and 3, a gate resistor 4 and a gate resistor 5 connected to the gates of the driving circuits 2 and 3 and the IGBT 1, respectively. And a control circuit 6 for switching and controlling the operation of each drive circuit.
[0007]
Here, the resistance value Ra of the gate resistor 4 is larger than the resistance value Rb of the gate resistor 5.
[0008]
The control circuit 6 also includes a comparator 101 that compares the gate voltage of the IGBT 1 with a predetermined reference voltage Vref, a NAND gate 102 that receives an output of the comparator 101 and an input signal Vin, and an inverter that outputs an output of the comparator 101 to an inverter. A NAND gate 104 receives the signal inverted by 103 and the input signal Vin.
[0009]
Next, the operation of the conventional example will be described in detail.
[0010]
In this conventional example, the control circuit 6 detects the gate voltage level of the IGBT 1 and determines the timing for switching between the drive circuit 2 and the drive circuit 3.
[0011]
During a period when the ON signal Vin is input and the gate voltage of the IGBT 1 is lower than the reference voltage Vref, the output of the comparator 101 is at the low level.
[0012]
Therefore, an off signal is transmitted from the NAND gate 104 to the npn transistor Q3 of the drive circuit 2, the drive circuit 2 operates, and a gate current is supplied to the IGBT 1 through the gate resistor 4.
[0013]
Thereafter, when the gate voltage of the IGBT 1 rises and exceeds a predetermined reference voltage Vref of the comparator 101, the output of the comparator 101 goes high, the output of the NAND gate 104 goes high, and the drive circuit 2 stops, The output of the NAND gate 102 becomes Low level, the drive circuit 3 operates, and a gate current is supplied to the IGBT 1 through the gate resistor 5.
[0014]
Thus, the effective gate resistance of the IGBT 1 is switched from the large resistance value Ra to the small resistance value Rb.
[0015]
[Patent Document 1]
JP-A-9-46201
[0016]
[Problems to be solved by the invention]
The mirror voltage and the length of the mirror period of the gate drive waveform are different values for each element, and even if the elements are of the same type, there is a variation. Is also affected.
[0017]
Further, the reference voltage Vref of the comparator 101 also changes depending on the surrounding environment conditions such as the operating temperature.
[0018]
Therefore, when the timing for switching the drive circuit is determined in advance, a large margin must be secured, and there is a problem that it is difficult to realize a sufficient loss reduction.
[0019]
In addition, in order to determine the timing of switching the drive circuit in advance, it is not enough to conduct a preliminary study only by simulation or the like, and it is necessary to conduct an experiment in the final stage of mounting using the actually used main elements. Time and money were needed.
[0020]
[Means for Solving the Problems]
In order to solve the above-described problems, the present invention provides a method of driving a semiconductor device including a voltage-driven power semiconductor element, wherein a driving voltage applied to a gate of the semiconductor element includes a plurality of driving voltages during a switching operation of the semiconductor element. The state change timing is determined by detecting a change rate of an electric quantity such as a current or a voltage that changes according to a change in the state of the plurality of elements. It is characterized by.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
In a method for driving a semiconductor device having a voltage-driven power semiconductor element according to an embodiment of the present invention, the driving voltage applied to the gate of the semiconductor element may be appropriately adjusted according to a plurality of element states during the switching operation of the semiconductor element. The state change timing is determined by detecting a change rate of an electric quantity such as a current or a voltage which changes according to a change in a plurality of element states.
[0022]
A driving method for a semiconductor device having a voltage-driven semiconductor element according to an embodiment of the present invention is such that a driving voltage applied to a gate of the semiconductor element is obtained by applying a predetermined voltage to a plurality of driving circuits. It is applied to the gate through a plurality of gate resistors connecting the gate, and is controlled by appropriately changing the effective gate resistance value according to the plurality of element states during the switching operation of the semiconductor element. The timing of the change is determined by detecting a rate of change of an electric quantity such as a current or a voltage that changes according to a change in a plurality of element states.
[0023]
The method of driving a semiconductor device having a voltage-driven semiconductor element according to an embodiment of the present invention also includes, in order to solve the above-described problem, determining the timing of change with a signal that detects the rate of change of the gate voltage of the semiconductor element. Features.
[0024]
In order to solve the above-described problems, a driving apparatus for a semiconductor device including a voltage-driven power semiconductor element according to an embodiment of the present invention includes a plurality of driving circuits that generate a driving voltage to be applied to a gate of the semiconductor element; A device that detects a rate of change in the amount of electricity that changes according to a plurality of element states during the switching operation, and a control circuit that appropriately changes a drive circuit to be operated based on an output of the detection device. And
[0025]
In order to solve the above-described problems, a driving device for a semiconductor device including a voltage-driven power semiconductor element according to an embodiment of the present invention is connected to a power supply for supplying a predetermined voltage and a gate of the semiconductor element. A plurality of gate resistances, a plurality of drive circuits each of which enables the plurality of gate resistances, and a device for detecting a rate of change of an amount of electricity that changes according to a plurality of element states during a switching operation of the semiconductor element, And a control circuit for appropriately switching a drive circuit to be operated based on an output of the detection device.
[0026]
Furthermore, in order to solve the above-mentioned problem, a driving device for a semiconductor device having a voltage-driven power semiconductor device according to an embodiment of the present invention is configured such that a device for detecting a rate of change of an electric quantity inputs a gate voltage of the semiconductor device. And detecting it.
[0027]
According to an embodiment of the present invention, there is provided a driving apparatus for a semiconductor device including a voltage-driven power semiconductor element, wherein a device for detecting a rate of change of an electric quantity outputs a signal of a logic level. I do.
[0028]
In order to solve the problem, a driving device for a semiconductor device including a voltage-driven power semiconductor element according to an embodiment of the present invention includes a timer device that measures only a predetermined time from a point in time when a rate of change in the amount of electricity is detected. And a timing at which a predetermined time has elapsed from the detection timing is set as the drive device switching timing.
[0029]
In order to solve the problem, the driving apparatus of the semiconductor device including the voltage-driven power semiconductor element according to the embodiment of the present invention continuously detects the rate of change in the amount of electricity for a predetermined period of time. A filter device for detecting the fact that the output is output from the filter device after a lapse of a predetermined time from various detection times.
[0030]
According to the driving device and the driving method having the above-described features, it is possible to optimally drive the voltage-driven semiconductor element to be driven according to the characteristics and the mounting state thereof.
[0031]
That is, by detecting the amount of electricity that changes according to the state in the switching operation, for example, the time change rate of the gate voltage, and performing a logical process, it is possible to operate the device optimally irrespective of the element characteristics and the mounting state. .
[0032]
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0033]
FIG. 1 shows a first embodiment of the present invention.
[0034]
In the figure, only the IGBT to be driven is displayed, and the load connected to the IGBT, the configuration related to turn-off control, and the configuration of other IGBT devices are omitted.
[0035]
The drive device according to the present embodiment includes a drive circuit 2 and a drive circuit 3, a drive circuit 2, resistors 4 and 5 respectively connecting the drive circuit 3 and the gate of the IGBT 1, a gate power supply V, and each drive circuit. And a timer circuit 10 for transmitting the output of the slope detection circuit 7 to the subsequent stage after a predetermined time elapses.
[0036]
The slope detection circuit 7 has a change rate detection circuit 8 for detecting a time change rate of the gate voltage of the IGBT 1 and a waveform shaping circuit 9 for shaping the output waveform.
[0037]
However, the waveform shaping circuit 9 is not required if the output signal of the change rate detecting circuit 8 is sufficient to be transmitted to the configuration at the subsequent stage of the slope detecting circuit 7.
[0038]
The control circuit 6 has a logic circuit to which the turn-on input signal Vin and the output of the slope detection circuit 7 are input, determines the timing for switching the drive circuit, and switches between the drive circuit 2 and the drive circuit 3 according to the timing.
[0039]
The resistance value Rb of the gate resistor 5 is set smaller than the resistance value Ra of the gate resistor 4.
[0040]
Further, in the present embodiment, the drive circuit is constituted by pMOS transistors, but may be any other device having a switch function.
[0041]
The configuration of the other circuit blocks does not have to be exactly the same as the configuration shown in this embodiment as long as the configuration has the same function.
[0042]
Next, the operation of the present embodiment will be described in detail with reference to FIG.
[0043]
In the present embodiment, the timing of switching between the drive circuit 2 and the drive circuit 3 is determined by detecting the time change rate of the gate voltage of the IGBT 1.
[0044]
First, when the ON signal Vin is input, the output of the change rate detecting circuit 8 is at the low level and the output of the JK flip-flop 11 is also at the low level because the gate voltage of the IGBT 1 in the off state is constant. The output goes low.
[0045]
As a result, the pMOS transistor Sa turns on, the drive circuit 2 operates, and the gate resistor 4 having the resistance value Ra becomes effective.
[0046]
As a result, the IGBT 1 enters a turn-on operation, and the gate voltage starts increasing as shown in FIG.
[0047]
The gate voltage is input to the change rate detection circuit 8, and the change rate detection circuit 8 detects the change rate of the gate voltage, and the output waveform is as shown in FIG.
[0048]
Here, the switching of the drive circuit is performed during the mirror period during which the gate voltage is constant during the turn-on operation, so that the output of the JK flip-flop 11 is set to the High level at the time of the first falling of the pulse signal.
[0049]
At this time, the output of the slope detection circuit 7 is transmitted by the timer circuit 10 to the subsequent logic circuit after a predetermined time has elapsed in order to ensure that the drive circuit is switched during the mirror period.
[0050]
Then, the output of the inverter 15 becomes Low level, the output of the NAND gate 16 becomes High level, the driving circuit 2 stops, and the output of the JK flip-flop 11 is input to the NAND gate 14, so that the gate of the pMOS transistor Sb The potential becomes Low level, the drive circuit 3 starts, and the resistor 5 becomes effective.
[0051]
Thus, the effective gate resistance of the IGBT 1 is switched from the large resistance value Ra to the small resistance value Rb during the mirror period.
[0052]
That is, since the IGBT 1 is driven through a large resistance value Ra at the initial stage of turn-on, the rise of current becomes gentle, and even if there is a stray inductance such as a wiring, noise is suppressed to be small, and the risk of malfunction or destruction is suppressed to a low level. A highly reliable drive device can be realized.
[0053]
Such a driving method is generally referred to as soft switching. When soft switching is performed, the risk of malfunction or destruction due to noise can be reduced, but the switching time becomes longer and switching loss increases.
[0054]
However, in the present embodiment, the drive circuit is switched at the stage when no large noise is generated, and the effective gate resistance of the IGBT 1 is changed to a small value, so that soft switching without an increase in switching loss can be realized.
[0055]
The mirror voltage value and the length of the mirror period vary depending on the main element, and even if the same type, the mirror circuit has a large variation and further changes depending on the operating conditions such as the peripheral circuit configuration, the mounting condition, and the operating temperature. The timing of the switching has been set in advance with a large margin after conducting a trial production experiment or the like.
[0056]
That is, in the related art, it is necessary to adjust a predetermined timing for each main element used. On the other hand, in the present embodiment, the mirror period is detected with high accuracy by detecting the time change rate of the gate voltage. Therefore, no adjustment is required regardless of the characteristics of the mirror phenomenon of the main element.
[0057]
Furthermore, the present invention makes it possible to set the margin, which had to be provided larger than necessary in the past, to the minimum, and to suppress the increase in switching loss, which has been a problem in the conventional soft switching. A great improvement effect can be obtained.
[0058]
Furthermore, since the optimum drive circuit switching timing can be obtained irrespective of the mirror characteristics of the voltage-driven semiconductor element, it is possible to omit a prototype experiment or the like that was conventionally performed to set the switching timing. It is possible to quickly supply low-loss, high-reliability devices at low cost.
[0059]
In addition, there is a conventional example having a fine adjustment function to make the switching timing highly accurate. However, according to the present invention, a configuration for the fine adjustment is not required at all, and the advantages of miniaturization and cost reduction are also obtained. Will be obtained.
[0060]
In this embodiment, the timer circuit 10 is provided after the slope detection circuit 7. However, the timer circuit 10 is not limited to this and may be provided anywhere if the same function can be maintained.
[0061]
Further, the timer circuit 10 may be provided with a filter function for detecting that the state in which the time change rate of the gate voltage of the IGBT 1 is within a predetermined standard continues for a certain period. Since it does not operate even if it vibrates for other reasons, higher reliability can be obtained.
[0062]
If the time required from the detection time to the actual switching operation is sufficient, the timer circuit does not need to be specially provided.
[0063]
In particular, when soft switching is performed, the output of the change rate detection circuit 8 becomes small. In such a case, the output of the change rate detection circuit 8 is adjusted by adjusting the components of the resistance component, the capacitance component, and the inductance component. Can be adjusted, but a waveform shaping device 9 may be provided in the slope detection circuit 7 for more accurate control.
[0064]
The waveform shaping device 9 may be composed of, for example, an existing amplifier circuit such as a comparator or an inverter.
[0065]
Further, in the present embodiment, when changing the effective gate resistance value, the drive circuit 3 is started and the drive circuit 2 is stopped, but even if the drive circuit 3 is started without stopping the drive circuit 2, the effective gate resistance is changed. Since the value is a parallel connection resistance of the resistance 4 and the resistance 5, the resistance changes from Ra to a small resistance value, and the same effect can be obtained.
[0066]
In this embodiment and the following embodiments, the J input of the JK flip-flop is fixed at a high level and the K input is fixed at a low level, but they are omitted in the drawings.
[0067]
FIG. 3 shows a second embodiment of the present invention.
[0068]
In the figure, only the IGBT to be driven is displayed, and the load connected to the IGBT, the configuration related to turn-off control, and the configuration of other IGBT devices are omitted.
[0069]
The drive device according to the present embodiment includes a drive circuit 2 and a drive circuit 3, a drive circuit 2, resistors 4 and 5 respectively connecting the drive circuit 3 and the gate of the IGBT 1, a gate power supply V, and each drive circuit. , A slope detection circuit 7, and a timer circuit 10 for transmitting the output of the rate-of-change detection circuit 8 to a subsequent stage after a predetermined time elapses.
[0070]
The slope detection circuit 7 has a change rate detection circuit 8 for detecting a change rate of the gate voltage of the IGBT 1 and a waveform shaping circuit 9 for shaping the output waveform of the change rate detection circuit 8.
[0071]
However, the waveform shaping circuit 9 is unnecessary if the output waveform of the change rate detecting circuit 8 is enough to be transmitted to the configuration at the subsequent stage of the slope detecting circuit 7.
[0072]
The control circuit 6 has a logic circuit to which the turn-on input signal Vin and the output of the slope detection circuit 7 are input, determines the timing for switching the drive circuit, and switches between the drive circuit 2 and the drive circuit 3 according to the timing.
[0073]
The resistance value Rb of the gate resistor 5 is set smaller than the resistance value Ra of the gate resistor 4.
[0074]
Further, in the present embodiment, the drive circuit is constituted by pMOS transistors, but may be any other device having a switch function.
[0075]
The structure of the other circuit blocks does not have to be exactly the same as the structure shown in this embodiment as long as it has a similar function.
[0076]
Next, the operation of the present embodiment will be described in detail with reference to FIG.
[0077]
In the present embodiment, the timing at which the gate resistance is switched in the first embodiment of the present invention is characterized by the mirror period, but the IGBT may not have reached the stable ON state at that time. For this reason, the switching of the driving circuit is set to be performed after the mirror period ends.
[0078]
That is, if the gate resistance is switched to a small resistance value before reaching the stable ON state, the rise of the main current of the IGBT becomes steep at that moment.
[0079]
If the stray inductance L exists in the IGBT circuit, the jump voltage (L × di / dt) generated by the time change of the current flowing through the stray inductance also increases.
[0080]
In a conventional driving circuit, there is a concern that there is a risk that a malfunction may occur due to destruction of an element or device due to the jumping voltage or noise caused by the jumping voltage.
[0081]
This concern can be countered by setting the drive circuit switching timing not after the mirror period set in the first embodiment but after the mirror period ends.
[0082]
That is, the switching of the driving circuit may be set at the falling timing of the second pulse shown in FIG.
[0083]
In the present embodiment, the timing of switching between the drive circuit 2 and the drive circuit 3 is determined by detecting the time change rate of the gate voltage of the IGBT 1.
[0084]
First, when the ON signal Vin is input, the gate voltage of the IGBT 1 is constant in the OFF state, so that the output of the change rate detection circuit 8 is at the low level and the output of the flip-flop 13 is also at the low level. Becomes a low level.
[0085]
As a result, the pMOS transistor Sa turns on, the drive circuit 2 operates, and the gate resistor 4 having the resistance value Ra becomes effective.
[0086]
As a result, the IGBT 1 enters a turn-on operation, and the gate voltage starts to increase as shown in FIG.
[0087]
The gate voltage is input to the change rate detection circuit 8, and the change rate detection circuit 8 detects the time change rate of the gate voltage. After passing through the waveform shaping circuit 9, the output waveform of the slope detection circuit 7 is shown in FIG. It becomes as shown in.
[0088]
As in the first embodiment, the waveform shaping circuit 9 may be deleted if the output of the change rate detecting circuit 8 is sufficient for the operation of the subsequent circuit configuration.
[0089]
The output signal of the slope detection circuit 7 is input to the timer circuit 10 and the output signal of the slope detection circuit 7 is delayed by a predetermined time.
[0090]
Since the detection by the change rate detection circuit 8 is at the end of the mirror period, the timing of the switching of the drive circuit by the timer circuit 10 can be reliably set after the end of the mirror period.
[0091]
The timer circuit 10 does not need to be provided at this location as long as it performs this function, and may not be provided as long as the delay time generated during propagation through various circuits is sufficient.
[0092]
A filter function may be provided for detecting that the state in which the time change rate of the gate voltage of the IGBT 1 is within a predetermined standard continues for a certain period. In this case, the gate voltage of the IGBT 1 may be reduced due to noise or other causes. Since it does not operate even when vibrated, higher reliability can be obtained.
[0093]
When the output of the timer circuit 10 is input to the control circuit 6, it is input to the JK flip-flop 11 and the AND gate 12.
[0094]
The output of the JK flip-flop 11 is as shown in FIG. 4 (5), which is also input to the AND gate 12, so that the output of the RS flip-flop 13 is as shown in FIG. The beginning of the second slope in operation can be detected.
[0095]
Then, the drive circuit 2 is stopped and the drive circuit 3 is activated by the NAND gates 14 and 16 input together with the input signal Vin, and the gate resistance of the IGBT 1 is switched from the resistance 4 to the resistance 5, and the effective resistance value is large Ra. To a small Rb, and a soft switching operation without an increase in switching loss can be realized with high reliability.
[0096]
Here, even if the drive circuit 2 is not stopped when the drive circuit 3 is started, the effective gate resistance value changes from a large Ra to a small resistance value due to the parallel connection resistance of the resistors 4 and 5. The effect can be obtained.
[0097]
In the present embodiment, the IGBT 1 is driven by a method of detecting the time rate of change of the gate voltage of the IGBT 1, and therefore, as a matter of course, improvement effects such as miniaturization and cost reduction are obtained as in the first embodiment. Can be
[0098]
Next, a third embodiment of the present invention will be described in detail.
[0099]
This embodiment is characterized in that in addition to the high-reliability soft switching function of turn-on by detecting the change rate of the gate voltage of the IGBT 1 described in the first and second embodiments, the time of the gate voltage of the IGBT 1 By detecting the rate of change, a highly reliable soft switching function of turn-off is realized.
[0100]
That is, when the gate resistance of the IGBT 1 is increased to make the turn-off operation soft switching, noise is suppressed, but the risk of erroneous firing increases in the off state from the end of the turn-off operation due to the large gate resistance.
[0101]
As a preventive measure, the drive circuit is switched so as to reduce the gate resistance of the IGBT 1 after the end of the mirror period in the turn-off operation.
[0102]
According to the present invention, the switching timing can be set optimally by detecting, for example, the rate of change of the gate voltage of the IGBT 1.
[0103]
FIG. 5 shows the configuration of the third embodiment of the present invention.
[0104]
In the configuration of the second embodiment shown in FIG. 3, a driving circuit 32 and a driving circuit 33, a resistance 34 and a resistance 35 respectively connecting the driving circuit 32, the driving circuit 33 and the gate of the IGBT 1, and a turn-off gate The power supply V 'and a control circuit 36 for controlling the operation of each drive circuit are added.
[0105]
The control circuit 36 receives the output of the slope detection circuit 7 and the input signal Vin, which are inverted by the inverters 30 and 31, respectively, and determines the timing for switching the drive circuit, and the drive circuit 32 and the drive circuit 33 And a logic circuit for switching between the two.
[0106]
The resistance value Rd of the gate resistor 35 is set smaller than the resistance value Rc of the gate resistor 34.
[0107]
Further, in the present embodiment, the drive circuit is formed of an nMOS transistor, but may be any other device having a switch function.
[0108]
The structure of the other circuit blocks does not have to be exactly the same as the structure shown in this embodiment as long as it has a similar function.
[0109]
Next, the operation of the present embodiment will be described in detail with reference to FIG.
[0110]
Since the turn-on operation is exactly the same as the second embodiment of the present invention, only the turn-off operation will be described.
[0111]
First, when the input signal Vin is switched to the OFF signal, the gate voltage of the IGBT 1 is constant in the ON state, so that the output of the change rate detection circuit 8 is at the Low level and the output of the RS flip-flop 43 is also at the Low level. The output of 46 becomes High level.
[0112]
As a result, the nMOS transistor Sc is turned on, the drive circuit 32 operates, and the gate resistor 34 having the resistance value Rc becomes effective.
[0113]
As a result, the IGBT 1 enters a turn-off operation, and the gate voltage starts to drop as shown in FIG.
[0114]
The gate voltage is input to the change rate detection circuit 8, and the change rate detection circuit 8 detects the time change rate of the gate voltage. After passing through the waveform shaping circuit 9, the output waveform of the slope detection circuit 7 is as shown in FIG. It becomes as shown in.
[0115]
As in the first and second embodiments, the waveform shaping circuit 9 may be deleted if the output of the change rate detecting circuit 8 is sufficient for the operation of the subsequent circuit configuration.
[0116]
The output of the slope detection circuit 7 is input to the timer circuit 10 and the output signal of the slope detection circuit 7 is delayed by a predetermined time.
[0117]
Since the detection by the change rate detection circuit 8 is at the end of the mirror period, the timing of the switching of the drive circuit by the timer circuit 10 can be reliably set after the end of the mirror period.
[0118]
The timer circuit 10 does not need to be provided at this location as long as it performs this function, and may not be provided as long as the delay time generated during propagation through various circuits is sufficient.
[0119]
A filter function may be provided for detecting that the state in which the time change rate of the gate voltage of the IGBT 1 is within a predetermined standard continues for a certain period. In this case, the gate voltage of the IGBT 1 may be reduced due to noise or other causes. Since it does not operate even when vibrated, higher reliability can be obtained.
[0120]
When the output of the timer circuit 10 is input to the control circuit 6, it is input to the JK flip-flop 41 and the AND gate 42.
[0121]
The output of the JK flip-flop is as shown in FIG. 6 (5), which is also input to the AND gate 42, so that the output of the RS flip-flop 43 is as shown in FIG. At the beginning of the second slope can be detected.
[0122]
Then, the drive circuit 32 is stopped and the drive circuit 33 is activated by the AND gates 44 and 46 input together with the input signal Vin, and the gate resistance of the IGBT 1 is switched from the resistor 34 to the resistor 35, and the effective resistance value is large Rc To a small Rd, and a soft switching operation without an increase in switching loss can be realized with high reliability.
[0123]
In this embodiment, the IGBT 1 is driven by the method of detecting the time rate of change of the gate voltage of the IGBT 1, so that the size and the price are improved as in the first and second embodiments. The effect is obtained.
[0124]
Next, a fourth embodiment of the present invention will be described in detail with reference to FIG.
[0125]
The drive device according to the present embodiment includes a drive circuit 2 and a drive circuit 3, a drive circuit 2, a resistor 4 for connecting the drive circuit 3 and the gate of the IGBT 1, and a control circuit 6 for controlling the operation of each drive circuit. , A slope detection circuit 7 and a timer circuit 10 for transmitting the output of the slope detection circuit 7 to a subsequent stage after a predetermined time elapses.
[0126]
The slope detection circuit 7 has a change rate detection circuit 8 for detecting a time change rate of the gate voltage of the IGBT 1 and a waveform shaping circuit 9 for shaping the output waveform.
[0127]
However, the waveform shaping circuit 9 is not required if the output signal of the change rate detecting circuit 8 is sufficient to be transmitted to the configuration at the subsequent stage of the slope detecting circuit 7.
[0128]
The control circuit 6 has a logic circuit to which the turn-on input signal Vin and the output of the slope detection circuit 7 are input, determines the timing for switching the drive circuit, and switches between the drive circuit 2 and the drive circuit 3 according to the timing.
[0129]
The drive voltage Va of the drive circuit 2 is set lower than the drive voltage Vb of the drive circuit 3.
[0130]
Further, in the present embodiment, the drive circuit is constituted by pMOS transistors, but may be any other device having a switch function.
[0131]
The configuration of the other circuit blocks does not have to be exactly the same as the configuration shown in this embodiment as long as the configuration has the same function.
[0132]
Regarding the operation of the present embodiment, the switching of the drive circuit is performed by the same mechanism as that of the first embodiment of the present invention.
[0133]
That is, the timing at which the driving circuit 2 and the driving circuit 3 are switched is determined by detecting the time change rate of the gate voltage of the IGBT 1.
[0134]
First, when the ON signal Vin is input, the output of the change rate detecting circuit 8 is at the low level and the output of the JK flip-flop 11 is also at the low level because the gate voltage of the IGBT 1 in the off state is constant. The output goes low.
[0135]
As a result, the pMOS transistor Sa turns on, the drive circuit 2 operates, and the gate drive voltage Va becomes effective.
[0136]
As a result, the IGBT 1 enters a turn-on operation and the gate voltage starts to rise.
[0137]
The gate voltage is input to the change rate detection circuit 8, and the change rate detection circuit 8 detects the time change rate of the gate voltage.
[0138]
Here, the output of the JK flip-flop 11 becomes High level at the time of the first pulse signal fall so that the switching of the drive circuit is performed during the mirror period during which the gate voltage becomes constant during the turn-on operation.
[0139]
At this time, the output of the slope detection circuit 7 is transmitted by the timer circuit 10 to the subsequent logic circuit after a predetermined time has elapsed in order to ensure that the drive circuit is switched during the mirror period.
[0140]
Then, the output of the inverter 15 becomes Low level, the output of the NAND gate 16 becomes High level, the driving circuit 2 stops, and the output of the JK flip-flop 11 is input to the NAND gate 14, so that the gate of the pMOS transistor Sb The potential becomes Low level, the drive circuit 3 is activated, and the gate drive voltage Vb becomes effective.
[0141]
Thus, the effective gate drive voltage of the IGBT 1 is switched from the low drive voltage Va to the high drive voltage Vb during the mirror period.
[0142]
That is, since the IGBT 1 is driven by the low drive voltage Va in the initial stage of turn-on, the rise of current becomes gentle, the noise is suppressed to be small even if there is a floating inductance such as wiring, and the risk of malfunction and destruction is suppressed to be low. A highly reliable drive device can be realized.
[0143]
【The invention's effect】
As described above, according to the present invention, a voltage-driven semiconductor element to be driven is replaced with a conventional one that could not be optimally driven with a large margin because the circuit constant had to be determined in advance. Regardless of the characteristics, and the mounting conditions, the operating conditions, and other environmental conditions, it is possible to perform optimal driving.
[0144]
That is, by detecting the amount of electricity that changes according to the state in the switching operation, for example, the rate of change of the gate voltage with time, using a differentiating circuit or the like, it is possible to operate the device optimally regardless of the element.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a first embodiment to which the present invention is applied.
FIG. 2 is an operation waveform diagram in each section of the first embodiment to which the present invention is applied.
FIG. 3 is a configuration diagram of a second embodiment to which the present invention is applied.
FIG. 4 is an operation waveform diagram in each section of the second embodiment to which the present invention is applied.
FIG. 5 is a configuration diagram of a third embodiment to which the present invention is applied.
FIG. 6 is an operation waveform diagram in each section of the third embodiment to which the present invention is applied.
FIG. 7 is a configuration diagram of a fourth embodiment to which the present invention is applied.
FIG. 8 is a configuration diagram of a conventional example.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... IGBT, 2,3,32,33 ... Drive circuit, 4,5,34,35 ... Gate resistance, 6,36 ... Control circuit, 7 ... Slope detection circuit, 8 ... Differentiation circuit or change rate detection circuit, 9 ... waveform shaping circuit, 10 ... timer circuit, 11,41 ... JK flip-flop, 12,42,44,46 ... AND gate, 13,43 ... RS flip-flop, 14,16 ... NAND gate, 15,30,31, 45 ... Inverter.

Claims (9)

電圧駆動型の電力用半導体素子を備えた半導体装置の駆動方法において、前記半導体素子のゲートに印加する駆動電圧を前記半導体素子のスイッチング動作中における複数の素子状態に応じて変化させ、前記素子の状態の変化のタイミングは前記複数の素子状態の変化に応じて変化する電流又は電圧に関する電気量の変化率を検出して設定することを特徴とする半導体装置の駆動方法。In a method of driving a semiconductor device including a voltage-driven power semiconductor element, a driving voltage applied to a gate of the semiconductor element is changed according to a plurality of element states during a switching operation of the semiconductor element, A method of driving a semiconductor device, characterized in that a state change timing is set by detecting a rate of change of an electric quantity related to a current or a voltage that changes according to a change in a state of the plurality of elements. 電圧駆動型の電力用半導体素子を備えた半導体装置の駆動方法において、前記半導体素子のゲートに印加する駆動電圧は、予め定められた電圧を複数の駆動回路に印加し該複数の駆動回路と前記ゲートとを接続する複数のゲート抵抗を通して前記ゲートに印加され、前記半導体素子のスイッチング動作中における複数の素子状態に応じて実効ゲート抵抗値を変化させて制御し、前記実効ゲート抵抗値を変化させるタイミングは、前記複数の素子状態の変化に応じて変化する電流又は電圧の電気量の変化率を検出することによって決定することを特徴とする半導体装置の駆動方法。In a method for driving a semiconductor device including a voltage-driven power semiconductor element, a driving voltage applied to a gate of the semiconductor element is obtained by applying a predetermined voltage to a plurality of driving circuits. The gate is applied to the gate through a plurality of gate resistors connecting the gate, and the effective gate resistance is controlled by changing the effective gate resistance according to a plurality of device states during the switching operation of the semiconductor device, thereby changing the effective gate resistance. The method of driving a semiconductor device, wherein the timing is determined by detecting a rate of change in a quantity of electric current or voltage that changes according to a change in the state of the plurality of elements. 請求項１乃至請求項２のいずれか１項において、前記半導体素子のゲート電圧の変化率を検出した信号で前記変化のタイミングを決定することを特徴とする半導体装置の駆動方法。3. The method of driving a semiconductor device according to claim 1, wherein the timing of the change is determined by a signal that detects a change rate of a gate voltage of the semiconductor element. 電圧駆動型の電力用半導体素子を備えた半導体装置の駆動装置において、前記半導体素子のゲートに印加する駆動電圧を生成する複数の駆動回路と、前記半導体素子のスイッチング動作中における複数の素子状態に応じて変化する前記電気量の変化率を検出する装置と、当該検出装置の出力に基づいて、動作させる駆動回路を適宜変化させる制御回路とを有することを特徴とする半導体装置の駆動装置。In a driving apparatus for a semiconductor device including a voltage-driven power semiconductor element, a plurality of driving circuits for generating a driving voltage to be applied to a gate of the semiconductor element, and a plurality of element states during a switching operation of the semiconductor element. A driving device for a semiconductor device, comprising: a device for detecting a change rate of the electric quantity that changes in accordance with the control signal; and a control circuit for appropriately changing a driving circuit to be operated based on an output of the detection device. 電圧駆動型の電力用半導体素子を備えた半導体装置の駆動装置において、予め定められた電圧を供給するための電源と、前記半導体素子のゲートに接続される複数のゲート抵抗と、該複数のゲート抵抗を各々有効にする複数の駆動回路と、前記半導体素子のスイッチング動作中における複数の素子状態に応じて変化する前記電気量の変化率を検出する装置と、当該検出装置の出力に基づいて、動作させる駆動回路を切り換える制御回路とを有することを特徴とする半導体装置の駆動装置。In a driving apparatus for a semiconductor device including a voltage-driven power semiconductor element, a power supply for supplying a predetermined voltage, a plurality of gate resistors connected to a gate of the semiconductor element, and the plurality of gates A plurality of drive circuits each of which enables the resistance, a device that detects the rate of change of the amount of electricity that changes according to a plurality of device states during the switching operation of the semiconductor device, based on the output of the detection device, A driving circuit for switching a driving circuit to be operated. 請求項４乃至請求項５のいずれか１項において、前記電気量の変化率を検出する装置が前記半導体素子のゲート電圧を入力して検出することを特徴とする半導体装置の駆動装置。6. The driving device for a semiconductor device according to claim 4, wherein the device for detecting the rate of change of the amount of electricity detects by inputting a gate voltage of the semiconductor element. 請求項４乃至請求項６のいずれか１項において、前記電気量の変化率を検出する装置が論理レベルの信号を出力することを特徴とする半導体装置の駆動装置。7. The driving device for a semiconductor device according to claim 4, wherein the device for detecting the change rate of the electric quantity outputs a signal of a logic level. 請求項４乃至請求項７のいずれか１項において、前記電気量の変化率を検出した時点から予め定められた時間だけ計測するタイマー装置を有し、検出時点から予め定められた時間だけ経過した時点を前記駆動装置切り換えのタイミングとすることを特徴とする半導体装置の駆動装置。8. The method according to claim 4, further comprising: a timer device that measures a predetermined time from a point in time when the rate of change in the amount of electricity is detected, and a predetermined time has elapsed from the detection point. A driving device for a semiconductor device, wherein a point in time is the timing for switching the driving device. 請求項４乃至請求項７のいずれか１項において、前記電気量の変化率を検出した時点から予め定めた時間だけ継続して検出し続けることを検知するフィルタ装置を有し、各種検出時点から予め定めた時間だけ経過して前記フィルタ装置から出力が出された時点を前記タイミングとすることを特徴とする半導体装置の駆動回路。The filter device according to any one of claims 4 to 7, further comprising a filter device configured to detect that the rate of change in the amount of electricity is continuously detected for a predetermined time from the time when the rate of change in the amount of electricity is detected. A drive circuit for a semiconductor device, wherein a timing at which an output is output from the filter device after a predetermined time has elapsed is set as the timing.
JP2003041980A 2003-02-14 2003-02-20 Method and apparatus for driving semiconductor device Expired - Fee Related JP4023336B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003041980A JP4023336B2 (en) 2003-02-20 2003-02-20 Method and apparatus for driving semiconductor device
EP04710996A EP1594164B1 (en) 2003-02-14 2004-02-13 Integrated circuit for driving semiconductor device
PCT/JP2004/001555 WO2004073065A1 (en) 2003-02-14 2004-02-13 Integrated circuit for driving semiconductor device and power converter
US10/545,021 US7763974B2 (en) 2003-02-14 2004-02-13 Integrated circuit for driving semiconductor device and power converter
US12/784,331 US7973405B2 (en) 2003-02-14 2010-05-20 Integrated circuit for driving semiconductor device and power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003041980A JP4023336B2 (en) 2003-02-20 2003-02-20 Method and apparatus for driving semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007024985A Division JP2007166655A (en) 2007-02-05 2007-02-05 Device for driving power semiconductor element

Publications (2)

Publication Number Publication Date
JP2004266368A true JP2004266368A (en) 2004-09-24
JP4023336B2 JP4023336B2 (en) 2007-12-19

Family

ID=33112069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003041980A Expired - Fee Related JP4023336B2 (en) 2003-02-14 2003-02-20 Method and apparatus for driving semiconductor device

Country Status (1)

Country Link
JP (1) JP4023336B2 (en)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005184831A (en) * 2003-12-19 2005-07-07 Power Integrations Inc Method and apparatus for switching semiconductor switch with multi-state drive circuit
JP2006229454A (en) * 2005-02-16 2006-08-31 Toshiba Corp Gate drive circuit
JP2008029155A (en) * 2006-07-24 2008-02-07 Sanken Electric Co Ltd Drive circuit of voltage-drive element
JP2008066929A (en) * 2006-09-06 2008-03-21 Mitsubishi Electric Corp Semiconductor device
JP2008078816A (en) * 2006-09-19 2008-04-03 Toyota Motor Corp Drive method of voltage driving type semiconductor device, and gate driving circuit
WO2008088075A1 (en) * 2007-01-18 2008-07-24 Toyota Jidosha Kabushiki Kaisha Driving circuit for power semiconductor element
WO2008155917A1 (en) * 2007-06-19 2008-12-24 Panasonic Corporation Switching element driving circuit
JP2009159259A (en) * 2007-12-26 2009-07-16 Toyota Motor Corp Switching device
US7592853B2 (en) 2006-10-18 2009-09-22 Fuji Electric Device Technology Co., Ltd Drive circuit for insulated gate device
JP2009261112A (en) * 2008-04-15 2009-11-05 Nissan Motor Co Ltd Power conversion device
US7859315B2 (en) 2007-12-06 2010-12-28 Fuji Electric Systems Co., Ltd. Driver circuit
JP2011120418A (en) * 2009-12-07 2011-06-16 Denso Corp Device for driving switching element
JP2011135731A (en) * 2009-12-25 2011-07-07 Denso Corp Driver of switching element
CN102684541A (en) * 2011-03-18 2012-09-19 三菱电机株式会社 Inverter controller and refrigerating and air-conditioning unit
WO2013161201A1 (en) * 2012-04-23 2013-10-31 株式会社デンソー Driving device
JP2014230307A (en) * 2013-05-17 2014-12-08 富士電機株式会社 Electric power conversion system
JP2016082281A (en) * 2014-10-10 2016-05-16 ローム株式会社 Power semiconductor drive circuit, power semiconductor circuit and power module circuit device
JP2016086490A (en) * 2014-10-24 2016-05-19 株式会社日立製作所 Semiconductor driver and power converter using the same
US9490705B2 (en) 2014-03-06 2016-11-08 Mitsubishi Electric Corporation Inverter device and air conditioner
JP2017103879A (en) * 2015-11-30 2017-06-08 株式会社Ihi Power converter
JP2017175780A (en) * 2016-03-23 2017-09-28 トヨタ自動車株式会社 Protection circuit
JP2019080359A (en) * 2019-02-15 2019-05-23 ローム株式会社 Power semiconductor drive circuit, power semiconductor circuit, and power module circuit device
US20190229723A1 (en) * 2018-01-23 2019-07-25 Mitsubishi Electric Corporation Drive device for semiconductor element
WO2020044625A1 (en) * 2018-08-29 2020-03-05 株式会社日立製作所 Gate drive circuit and driving method for voltage-driven wide-gap semiconductor
JP2020205668A (en) * 2019-06-14 2020-12-24 株式会社デンソー Drive circuit for switch

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5163436B2 (en) * 2008-11-12 2013-03-13 トヨタ自動車株式会社 Semiconductor drive device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291631A (en) * 1993-03-31 1994-10-18 Hitachi Ltd Method and circuit for driving voltage driven element
JPH0946201A (en) * 1995-07-25 1997-02-14 Hitachi Ltd Driving method/device for insulating gate type semiconductor device
JPH1032976A (en) * 1996-07-16 1998-02-03 Fuji Electric Co Ltd Drive circuit of self-quenching-type semiconductor device
JPH10150764A (en) * 1996-09-20 1998-06-02 Fuji Electric Co Ltd Gate driving circuit in power converter
JP2000083370A (en) * 1998-09-02 2000-03-21 Fuji Electric Co Ltd Gate drive circuit in power converter
JP2000232347A (en) * 1999-02-08 2000-08-22 Toshiba Corp Gate circuit and gate circuit control method
JP2001352748A (en) * 2000-06-05 2001-12-21 Denso Corp Gate drive circuit for semiconductor switching element

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291631A (en) * 1993-03-31 1994-10-18 Hitachi Ltd Method and circuit for driving voltage driven element
JPH0946201A (en) * 1995-07-25 1997-02-14 Hitachi Ltd Driving method/device for insulating gate type semiconductor device
JPH1032976A (en) * 1996-07-16 1998-02-03 Fuji Electric Co Ltd Drive circuit of self-quenching-type semiconductor device
JPH10150764A (en) * 1996-09-20 1998-06-02 Fuji Electric Co Ltd Gate driving circuit in power converter
JP2000083370A (en) * 1998-09-02 2000-03-21 Fuji Electric Co Ltd Gate drive circuit in power converter
JP2000232347A (en) * 1999-02-08 2000-08-22 Toshiba Corp Gate circuit and gate circuit control method
JP2001352748A (en) * 2000-06-05 2001-12-21 Denso Corp Gate drive circuit for semiconductor switching element

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005184831A (en) * 2003-12-19 2005-07-07 Power Integrations Inc Method and apparatus for switching semiconductor switch with multi-state drive circuit
JP2006229454A (en) * 2005-02-16 2006-08-31 Toshiba Corp Gate drive circuit
JP4619812B2 (en) * 2005-02-16 2011-01-26 株式会社東芝 Gate drive circuit
JP2008029155A (en) * 2006-07-24 2008-02-07 Sanken Electric Co Ltd Drive circuit of voltage-drive element
JP2008066929A (en) * 2006-09-06 2008-03-21 Mitsubishi Electric Corp Semiconductor device
JP2008078816A (en) * 2006-09-19 2008-04-03 Toyota Motor Corp Drive method of voltage driving type semiconductor device, and gate driving circuit
US7592853B2 (en) 2006-10-18 2009-09-22 Fuji Electric Device Technology Co., Ltd Drive circuit for insulated gate device
JP4573843B2 (en) * 2007-01-18 2010-11-04 株式会社豊田中央研究所 Power semiconductor element drive circuit
JP2008177853A (en) * 2007-01-18 2008-07-31 Toyota Central R&D Labs Inc Driving circuit of power semiconductor element
US7847604B2 (en) 2007-01-18 2010-12-07 Toyota Jidosha Kabushiki Kaisha Driving circuit for power semiconductor element including controlling circuit that provides control when detected voltage reaches predetermined voltage
WO2008088075A1 (en) * 2007-01-18 2008-07-24 Toyota Jidosha Kabushiki Kaisha Driving circuit for power semiconductor element
WO2008155917A1 (en) * 2007-06-19 2008-12-24 Panasonic Corporation Switching element driving circuit
US7821306B2 (en) 2007-06-19 2010-10-26 Panasonic Corporation Switching device drive circuit
US7859315B2 (en) 2007-12-06 2010-12-28 Fuji Electric Systems Co., Ltd. Driver circuit
JP2009159259A (en) * 2007-12-26 2009-07-16 Toyota Motor Corp Switching device
JP2009261112A (en) * 2008-04-15 2009-11-05 Nissan Motor Co Ltd Power conversion device
JP2011120418A (en) * 2009-12-07 2011-06-16 Denso Corp Device for driving switching element
JP2011135731A (en) * 2009-12-25 2011-07-07 Denso Corp Driver of switching element
CN102684541A (en) * 2011-03-18 2012-09-19 三菱电机株式会社 Inverter controller and refrigerating and air-conditioning unit
EP2501030A3 (en) * 2011-03-18 2017-11-15 Mitsubishi Electric Corporation Inverter controller and refrigerating and air-conditioning unit
WO2013161201A1 (en) * 2012-04-23 2013-10-31 株式会社デンソー Driving device
US9318973B2 (en) 2012-04-23 2016-04-19 Denso Corporation Driving device
JP2014230307A (en) * 2013-05-17 2014-12-08 富士電機株式会社 Electric power conversion system
US9490705B2 (en) 2014-03-06 2016-11-08 Mitsubishi Electric Corporation Inverter device and air conditioner
JP2016082281A (en) * 2014-10-10 2016-05-16 ローム株式会社 Power semiconductor drive circuit, power semiconductor circuit and power module circuit device
US10897254B2 (en) 2014-10-10 2021-01-19 Rohm Co., Ltd. Power semiconductor drive circuit, power semiconductor circuit, and power module circuit device
JP2016086490A (en) * 2014-10-24 2016-05-19 株式会社日立製作所 Semiconductor driver and power converter using the same
JP2017103879A (en) * 2015-11-30 2017-06-08 株式会社Ihi Power converter
JP2017175780A (en) * 2016-03-23 2017-09-28 トヨタ自動車株式会社 Protection circuit
US20190229723A1 (en) * 2018-01-23 2019-07-25 Mitsubishi Electric Corporation Drive device for semiconductor element
JP2019129580A (en) * 2018-01-23 2019-08-01 三菱電機株式会社 Drive device of semiconductor element
US10666250B2 (en) 2018-01-23 2020-05-26 Mitsubishi Electric Corporation Drive device for semiconductor element
JP7004582B2 (en) 2018-01-23 2022-02-04 三菱電機株式会社 Drive device for semiconductor devices
WO2020044625A1 (en) * 2018-08-29 2020-03-05 株式会社日立製作所 Gate drive circuit and driving method for voltage-driven wide-gap semiconductor
JP2020036424A (en) * 2018-08-29 2020-03-05 株式会社日立製作所 Gate driving circuit and voltage driven type wide gap semiconductor driving method
JP7262945B2 (en) 2018-08-29 2023-04-24 株式会社日立製作所 GATE DRIVE CIRCUIT AND DRIVING METHOD OF VOLTAGE DRIVE WIDE GAP SEMICONDUCTOR
JP2019080359A (en) * 2019-02-15 2019-05-23 ローム株式会社 Power semiconductor drive circuit, power semiconductor circuit, and power module circuit device
JP2020205668A (en) * 2019-06-14 2020-12-24 株式会社デンソー Drive circuit for switch
JP7388009B2 (en) 2019-06-14 2023-11-29 株式会社デンソー Switch drive circuit

Also Published As

Publication number Publication date
JP4023336B2 (en) 2007-12-19

Similar Documents

Publication Publication Date Title
JP4023336B2 (en) Method and apparatus for driving semiconductor device
KR100641862B1 (en) Semiconductor apparatus
JP4321330B2 (en) Gate drive circuit
US9182772B2 (en) Power device control circuit and power device circuit
JP5466690B2 (en) Switching method and circuit of semiconductor switch by multi-state drive circuit
JP4804142B2 (en) High-speed gate drive circuit
US6225844B1 (en) Output buffer circuit that can be stably operated at low slew rate
US6624672B2 (en) Output buffer with constant switching current
WO2016181597A1 (en) Driving circuit, switching control circuit, and switching device
JP2007166655A (en) Device for driving power semiconductor element
US5781045A (en) Method and apparatus for predriving a driver circuit for a relatively high current load
US6753708B2 (en) Driver circuit connected to pulse shaping circuitry and method of operating same
US20090315612A1 (en) Switch driver with low impedance initial drive and higher impedance final drive
US6664805B2 (en) Switched capacitor piecewise linear slew rate control methods for output devices
JP2014075694A (en) Gate driver and switching method
JP4161737B2 (en) Method and apparatus for driving semiconductor device
JPH11197602A (en) Piezo drive circuit
JP2008193717A (en) Method and apparatus for driving semiconductor device
JP6355775B2 (en) Gate driver and switching method
JP2002208849A (en) Circuit for driving inductive load
JP2023063081A (en) Switching circuit, dc/dc converter, and control circuit for the same
US6326819B1 (en) Current buffer for gate drive
JP5447575B2 (en) Drive device
JP4008612B2 (en) Apparatus and method for operating digital signal propagation through nodes with limited slew rate
JP4576717B2 (en) Comparator circuit

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070329

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070924

R151 Written notification of patent or utility model registration

Ref document number: 4023336

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101012

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101012

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101012

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111012

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121012

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121012

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131012

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees