JP2004260082A - Mounting structure of imaging device - Google Patents

Mounting structure of imaging device Download PDF

Info

Publication number
JP2004260082A
JP2004260082A JP2003051230A JP2003051230A JP2004260082A JP 2004260082 A JP2004260082 A JP 2004260082A JP 2003051230 A JP2003051230 A JP 2003051230A JP 2003051230 A JP2003051230 A JP 2003051230A JP 2004260082 A JP2004260082 A JP 2004260082A
Authority
JP
Japan
Prior art keywords
lands
land
gnd
substrate
bare chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003051230A
Other languages
Japanese (ja)
Inventor
Mitsuaki Aizawa
充昭 相澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003051230A priority Critical patent/JP2004260082A/en
Priority to KR1020030042404A priority patent/KR100718421B1/en
Priority to US10/609,773 priority patent/US7583309B2/en
Priority to CNB031483526A priority patent/CN100342281C/en
Publication of JP2004260082A publication Critical patent/JP2004260082A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

<P>PROBLEM TO BE SOLVED: To provide a mounting structure of an imaging device, which can provide a shield effect to a bare chip mounting part by making the circumference of a signal land the ground level when mounting and can prevent interference with other signals. <P>SOLUTION: A conductive sheet film 14 with a conductive particle 15 is held and thermally compressed in a bare chip mounting part between an image sensing element 1 with a gold bump fixed on a land 4 and a GND land 5 and a multilayer substrate 13. The conductive sheet film 14 melts and the conductive particle 15 attaches between a gold bump 16 and lands 11, 12, thus realizing energization between the lands 11, 4 and between GND lands 12, 5. When the GND lands 12 and 5 are connected, the lands 4, 11 are airtightly shielded three-dimensionally by a solid GND land layer 20 and thereby interference of other signals from the outside and superposition of noises are prevented. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、撮像装置の実装構造、さらに詳しくいえばCCD撮像素子などの半導体ベアチップ基板を回路基板に実装する構造に関する。
【0002】
【従来の技術】
図9は、従来の撮像装置(特許文献1)の実装例を説明するための断面図である。
この撮像装置はセラミック基板36に撮像素子32をベアチップ実装した後にレンズ部を搭載したものである。
受光部33を有する撮像素子32のランドである金メッキ部32aにバンプ34を搭載し、セラミック基板36の裏面に配置されているランドに熱圧着してベアチップ実装し、さらにアンダーフィル材35を塗布している。その後、セラミック基板36の溝41にIRカットフィルタ38を載せ、その上面にレンズホルダ30を取り付けている。レンズ31を保持する鏡筒39のネジ39aをレンズホルダ30のネジ30aに螺合し固定処理することによりレンズ部の取り付けを行っている。
【0003】
図10は、図9の撮像素子のランド配置例を示す図である。
撮像素子32の上には受光部42の他に蓄積部43を有し、これらの両側に信号線や電源線などのランドが配置されている。
各ランドは図5に示すような端子であり、Pウエル,N基板接続端子の他に撮像部および蓄積部にクロックを供給する端子(6個),水平クッロ供給用の端子(2個),電源線の端子,リセットゲート用端子,リセットドレイン用端子ならびにCCD出力を取り出す端子を備えている。
【特許文献1】
特願2002−188942号公報.
【0004】
【発明が解決しようとする課題】
さて、このようなベアチップ実装構造では撮像素子の各信号線の内、CCD出力から取り出される信号レベルは非常に小さいためノイズや他の信号線の影響を受けやすい。
そこで、セラミック基板36と撮像素子32との間をベアチップ実装し配線の長さを最小に抑えて露出部分を少なくするとともにインダクタン成分を小さくすることにより、微弱信号にノイズが重畳したり、他の信号の干渉を受けたりすることを極力回避している。
しかしながら実際は図8(a)に示すように微弱のビデオ信号などにはノイズ21a,21bが重畳され、S/N比を大きくとることができない。
【0005】
すなわち、セラミック基板36と撮像素子32のベアチップ実装ではS/N比は改善されるものの十分ではなく、さらなる対策が要請される。
本発明は上記状況に鑑みなされたもので、その目的は、実装の際に信号ランドの周囲をグランドレベルにすることによりベアチップ実装部分にシールド効果を持たせ、他の信号線からの干渉を防止することができる撮像装置の実装構造を提供することにある。
【0006】
【課題を解決するための手段】
前記目的を達成するために本発明は、信号線,電源線などのランドを配置したCCDなどの半導体 素子ベアチップ基板を、マザーとなる基板にフリップチップ実装する撮像装置において、前記半導体素子ベアチップ基板の信号線,電源線などのランドの周囲に、該ランドを囲むGNDランドと、前記マザーとなる基板の、前記半導体素子ベアチップ基板のランドに対応する位置に配置された信号線,電源線などのランドの周囲に、該ランドを囲むGNDランドと、導電粒子を有し、加圧かつ加熱したとき前記導電粒子がランド間に付着して導通させる導電シートフィルムと、前記マザーとなる基板と前記半導体素子ベアチップ基板とを前記導電シートフィルムによりフリップチップ実装して形成される立体GNDランド層とからなり、前記信号線,電源線などのランドが立体GNDランド層によって密閉され電気的に遮蔽されることを特徴とする。
また、本発明は、請求項1記載の発明において、前記信号線,電源線などのランドを囲む各GNDランドを一体の導体パターンで形成したことを特徴とする。さらに本発明は、請求項1記載の発明において、前記マザーとなる基板は多層基板またはフレキシブル基板であることを特徴とする。
【0007】
【作用】
上記構成によれば、半導体素子ベアチップ基板の各ランドのフリップチップ実装部分は立体GNDランド層で囲まれるため、半導体素子ベアチップ基板とマザーとなる基板との間で送受信される微弱信号のレベルは安定化し、S/N比が向上する。
【0008】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳しく説明する。
図1は、本発明による撮像装置の実施の形態を示す平面図である。
撮像素子1は撮像素子ベアチップ基板6に受光部2と蓄積部3が形成され、基板6の両端部付近に信号線,電源線などの金メッキランド4a〜4nが設けられている。左側端に7個の金メッキランド4a〜4gが、右側端に7個の金メッキランド4h〜4nがそれぞれ一列に配置されている。各金メッキランド4a〜4nの周囲を取り囲むように4角形ループ状のGNDランド5a〜5nが形成されている。
【0009】
図2は、本発明による撮像装置の他の実施の形態を示す平面図である。
この例は各金メッキランド4a〜4nを取り囲むGNDランド7をパターン化して一体化したものである。
図1に比較し各金メッキランド4a〜4nを個別に囲むよりシールド効果は大きくなる。図1,図2の各金メッキランド4a〜4nは撮像素子ベアチップ基板6の内層部で受光部2および蓄積部3に電気接続されている。
【0010】
図3は、多層基板の裏面のランド配置を示す底面図である。
撮像素子ベアチップ基板6がベアチップ実装される多層基板13は、入射光を受光部2に取り入れるための貫通孔13を有し、撮像素子ベアチップ基板6の各金メッキランド4a〜4nに対応する位置に金メッキランド11h〜11gが配置されている。金メッキランド11h〜11gの周囲を取り囲むように4角形ループ形状のGNDランド12a〜12nが形成されている。金メッキランド11a〜11nは、多層基板の内層で他の回路部に電気接続されている。また、GNDランド12a〜12nは多層基板の他の層で電気接続されている。
【0011】
図4は、撮像素子の信号線端子の配置例を示す図、図5は、撮像素子の各端子を説明するための図である。
受光部2部分となる撮像部17には撮像部クロックP12,P13,P14が入力される。また、撮像素子ベアチップ基板6のPウエルにはVPW端子が、サブストレートにはNSUB端子がそれぞれ接続されている。
蓄積部18には蓄積部クロックPS1,PS2,PS3が入力される。
蓄積部18に並設されている水平シフトレジスタには水平部クロックPH1,PH2が入力され、水平シフトレジスタの出力は出力部19に接続されている。
出力部19にはリセットゲートPR,リセットドレインVRDおよび電源電圧VDDが接続され、CCD出力VOUTが出力される。
【0012】
金メッキランド4a〜4nは、撮像部クロックP12,P13,P13,リセットゲートPR,リセットドレインVRD,CCD出力VOUT,サブストレートNSUB,蓄積部クロックPS1,PS2,PS3,水平部クロックPH1,PH2,電源電圧VDDにそれぞれ接続されている。
【0013】
図6は、多層基板と撮像素子基板の実装工程を説明するための図である。
ランド4とGNDランド5の上に金バンプを取り付けた撮像素子1と多層基板13の間のベアラップ実装部分に導電粒子15を有する導電シートフィルム14を挟み込み、熱圧着することにより、導電シートフィルム14が溶融して金バンプ16とランド11,12の間に導電粒子15が付着し、ランド11と4の間およびGNDランド12と5の間が通電する。
このようにフリップチップ実装することにより、GNDランド12と5が接続されると、ランド4,11はGNDランド12と5により3次元的に密閉されてシールドされるため、外部からの他の信号の干渉やノイズの重畳を防止できる。
【0014】
図7は、本発明による撮像装置の実装工程を示すフローチャートである。
ACF(Anisotropic Conductive Film,異方性導電フィルム)工法を用いたフリップチップ実装で、該フィルムを挟み熱と荷重をかけることにより、荷重のかかった部分が選択的に導通状態になるものである。図6で示したように熱でランド部のフィルムを溶かし、溶けた部分の導電粒子15でランドと金バンプの間を導通させ、他の部分を絶縁状態に維持する。ランド間のピッチが非常に狭い場合(微細ピッチ40〜60ミクロン)のフリップチップ実装に有効である。
【0015】
最初に撮像素子ベアチップ基板の信号ランドとGNDランドの上に金バンプを施す(ステップ(以下「S」という)001,S002))。次に多層基板を用意し、ACFを貼付し仮圧着する(S003,S004,S005)。
AFCを仮圧着した多層基板の上に金バンプを施した撮像素子ベアチップ基板を載せ、熱と荷重をかけることによりフリップチップボンディングを行う(S006)。その後に各ランド,GNDランドが正常に電気接続されたか否かを検査し(S007)、撮像素子の多層基板への実装が終了する。
【0016】
図8は、撮像装置の信号の比較例を示す図である。
この信号は、CCD出力4gから取り出したもので、微弱な信号であり、他の信号の干渉やノイズの影響を受けやすい。
図8(a)は通常のフリップチップ実装構造の場合で、CCD出力4gのビデオ信号21にはノイズ21a,21bが載っている。
しかしながら、本発明によるフリップ実装構造にすると、図8(b)に示すようにノイズを防止することができる。
以上の実施の形態は、マザーとなる基板として多層基板を用いた例を示したが、フレキシブル基板を用いても同様の効果を得ることができる。
【0017】
【発明の効果】
以上、説明したように本発明によれば、撮像装置のフリップチップ実装において撮像素子側のランドとマザーとなる基板の対応するランドをそれぞれ取り囲むようにGNDランドを設け、GNDランドの間を電気接続することにより信号等のランドを3次元的にシールドし、隣接するランドとの干渉およびノイズの重畳を防止でき、信頼性の高いフリップチップ実装した撮像装置を得ることができる。
【図面の簡単な説明】
【図1】本発明による撮像装置の実施の形態を示す平面図である。
【図2】本発明による撮像装置の他の実施の形態を示す平面図である。
【図3】多層基板の裏面のランド配置を示す底面図である。
【図4】撮像素子の信号線端子の配置例を示す図である。
【図5】撮像素子の各端子を説明するための図である。
【図6】多層基板と撮像素子基板の実装工程を説明するための図である。
【図7】本発明による撮像装置の実装工程を示すフローチャートである。
【図8】撮像装置の信号の比較例を示す図である。
【図9】従来の撮像装置の実装例を説明するための断面図である。
【図10】図9の撮像素子のランド配置例を示す図である。
【符号の説明】
1 撮像素子
2,17 受光部(撮像部)
3,18 蓄積部
4,4a〜4n,11,11a〜11n ランド
5,5a〜5n,12,12a〜12n GNDランド
6 撮像素子ベアチップ基板
7 GNDパターン
13 多層基板
14 導電シートフィルム
15 導電粒子
16 金バンプ
17 撮像部
19 出力部
20 立体GNDランド層
21 アナログ信号
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a mounting structure of an imaging device, and more particularly, to a structure in which a semiconductor bare chip substrate such as a CCD imaging device is mounted on a circuit board.
[0002]
[Prior art]
FIG. 9 is a cross-sectional view for explaining a mounting example of a conventional imaging device (Patent Document 1).
In this imaging apparatus, a lens section is mounted after the imaging element 32 is mounted on a ceramic substrate 36 as a bare chip.
A bump 34 is mounted on a gold-plated portion 32a, which is a land of the imaging device 32 having a light-receiving portion 33, and is thermocompression-bonded to a land arranged on the back surface of a ceramic substrate 36 to be bare-chip mounted. ing. Thereafter, the IR cut filter 38 is placed in the groove 41 of the ceramic substrate 36, and the lens holder 30 is mounted on the upper surface thereof. The lens 39 is mounted by screwing a screw 39a of the lens barrel 39 holding the lens 31 to a screw 30a of the lens holder 30 and fixing the screw.
[0003]
FIG. 10 is a diagram illustrating an example of a land arrangement of the imaging device in FIG. 9.
On the image sensor 32, a storage unit 43 is provided in addition to the light receiving unit 42, and lands such as a signal line and a power supply line are arranged on both sides of the storage unit 43.
Each land is a terminal as shown in FIG. 5, and in addition to the P-well and N-substrate connection terminals, terminals (six) for supplying a clock to the imaging unit and the storage unit, terminals (two) for supplying a horizontal clock, It has a power line terminal, a reset gate terminal, a reset drain terminal, and a terminal for taking out a CCD output.
[Patent Document 1]
Japanese Patent Application No. 2002-188942.
[0004]
[Problems to be solved by the invention]
Now, in such a bare chip mounting structure, the signal level taken out of the CCD output among the signal lines of the image sensor is very small, so that it is easily affected by noise and other signal lines.
Therefore, by mounting a bare chip between the ceramic substrate 36 and the image sensor 32 and minimizing the length of wiring to reduce the exposed portion and reduce the inductance component, noise is superimposed on a weak signal, And avoids interference from other signals as much as possible.
However, in practice, as shown in FIG. 8A, noises 21a and 21b are superimposed on a weak video signal or the like, and the S / N ratio cannot be increased.
[0005]
That is, the bare chip mounting of the ceramic substrate 36 and the image sensor 32 improves the S / N ratio but is not sufficient, and further measures are required.
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a shielding effect on a bare chip mounting portion by setting the periphery of a signal land to a ground level at the time of mounting, thereby preventing interference from other signal lines. It is an object of the present invention to provide a mounting structure of an imaging device capable of performing the above.
[0006]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides an image pickup apparatus that flip-chip mounts a semiconductor element bare chip substrate such as a CCD on which lands such as signal lines and power supply lines are arranged on a mother board. Around a land such as a signal line or a power supply line, a GND land surrounding the land, and a land such as a signal line or a power supply line disposed on the mother substrate at a position corresponding to the land of the semiconductor element bare chip substrate. , A conductive land film surrounding the land, a conductive sheet film having conductive particles, the conductive particles being attached between the lands when pressed and heated to conduct, the substrate serving as the mother, and the semiconductor element A bare GND substrate and a three-dimensional GND land layer formed by flip-chip mounting the conductive sheet film; Lands such as power lines and power lines are sealed and electrically shielded by a solid GND land layer.
According to the present invention, each of the GND lands surrounding the lands such as the signal line and the power supply line is formed by an integral conductor pattern. Further, the present invention is characterized in that, in the first aspect of the present invention, the mother substrate is a multilayer substrate or a flexible substrate.
[0007]
[Action]
According to the above configuration, since the flip chip mounting portion of each land of the semiconductor element bare chip substrate is surrounded by the three-dimensional GND land layer, the level of a weak signal transmitted and received between the semiconductor element bare chip substrate and the mother substrate is stable. And the S / N ratio is improved.
[0008]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a plan view showing an embodiment of an imaging device according to the present invention.
The image pickup device 1 has a light receiving portion 2 and a storage portion 3 formed on an image pickup device bare chip substrate 6, and gold-plated lands 4 a to 4 n such as signal lines and power supply lines are provided near both ends of the substrate 6. Seven gold-plated lands 4a to 4g are arranged on the left end, and seven gold-plated lands 4h to 4n are arranged in one line on the right end. The quadrangular loop-shaped GND lands 5a to 5n are formed so as to surround the gold plated lands 4a to 4n.
[0009]
FIG. 2 is a plan view showing another embodiment of the imaging device according to the present invention.
In this example, the GND lands 7 surrounding the gold-plated lands 4a to 4n are patterned and integrated.
As compared with FIG. 1, the shielding effect is larger than that of each of the gold-plated lands 4a to 4n. Each of the gold-plated lands 4a to 4n in FIGS. 1 and 2 is electrically connected to the light-receiving unit 2 and the storage unit 3 in the inner layer of the image sensor bare chip substrate 6.
[0010]
FIG. 3 is a bottom view showing the land arrangement on the back surface of the multilayer substrate.
The multilayer substrate 13 on which the image pickup element bare chip substrate 6 is mounted as a bare chip has a through-hole 13 for taking incident light into the light receiving section 2, and gold-plated at a position corresponding to each of the gold-plated lands 4 a to 4 n of the image pickup element bare chip substrate 6. Lands 11h to 11g are arranged. The quadrangular loop-shaped GND lands 12a to 12n are formed so as to surround the gold plating lands 11h to 11g. The gold-plated lands 11a to 11n are electrically connected to other circuit portions in the inner layer of the multilayer board. The GND lands 12a to 12n are electrically connected to each other in another layer of the multilayer substrate.
[0011]
FIG. 4 is a diagram illustrating an example of the arrangement of signal line terminals of the image sensor, and FIG. 5 is a diagram illustrating each terminal of the image sensor.
The imaging unit clocks P12, P13, and P14 are input to the imaging unit 17 serving as the light receiving unit 2. Further, a VPW terminal is connected to the P well of the imaging element bare chip substrate 6, and an NSUB terminal is connected to the substrate.
The storage unit clocks PS1, PS2, and PS3 are input to the storage unit 18.
Horizontal part clocks PH1 and PH2 are input to the horizontal shift registers arranged side by side in the accumulation unit 18, and the output of the horizontal shift register is connected to the output unit 19.
The output unit 19 is connected to a reset gate PR, a reset drain VRD, and a power supply voltage VDD, and outputs a CCD output VOUT.
[0012]
The gold-plated lands 4a to 4n include imaging unit clocks P12, P13, P13, reset gate PR, reset drain VRD, CCD output VOUT, substrate NSUB, storage unit clocks PS1, PS2, PS3, horizontal unit clocks PH1, PH2, and power supply voltage. VDD.
[0013]
FIG. 6 is a diagram for explaining a mounting process of the multilayer substrate and the imaging element substrate.
The conductive sheet film 14 having the conductive particles 15 is sandwiched between bare wrap mounting portions between the image pickup device 1 having the gold bumps mounted on the lands 4 and the GND lands 5 and the multilayer substrate 13, and thermocompression-bonded. Is melted and the conductive particles 15 adhere between the gold bumps 16 and the lands 11 and 12, and current flows between the lands 11 and 4 and between the GND lands 12 and 5.
When the GND lands 12 and 5 are connected by flip-chip mounting in this manner, the lands 4 and 11 are three-dimensionally sealed and shielded by the GND lands 12 and 5, so that other signals from the outside can be obtained. Interference and superimposition of noise can be prevented.
[0014]
FIG. 7 is a flowchart showing a mounting process of the imaging device according to the present invention.
By flip chip mounting using an ACF (Anisotropic Conductive Film, anisotropic conductive film) method, a portion where the load is applied is selectively brought into a conductive state by sandwiching the film and applying heat and a load. As shown in FIG. 6, the film of the land portion is melted by heat, conduction between the land and the gold bump is made by the melted conductive particles 15, and the other portions are maintained in an insulated state. This is effective for flip-chip mounting when the pitch between lands is very narrow (fine pitch: 40 to 60 microns).
[0015]
First, gold bumps are formed on signal lands and GND lands on the image sensor bare chip substrate (steps (hereinafter referred to as “S”) 001 and S002). Next, a multi-layer substrate is prepared, an ACF is attached thereto, and provisionally press-bonded (S003, S004, S005).
An image sensor bare chip substrate provided with gold bumps is mounted on a multilayer substrate on which AFC has been temporarily press-bonded, and flip chip bonding is performed by applying heat and a load (S006). Thereafter, it is checked whether the lands and the GND lands are normally electrically connected (S007), and the mounting of the image sensor on the multilayer substrate is completed.
[0016]
FIG. 8 is a diagram illustrating a comparative example of signals of the imaging device.
This signal is extracted from the CCD output 4g, is a weak signal, and is easily affected by interference of other signals and noise.
FIG. 8A shows a case of a normal flip-chip mounting structure, in which a video signal 21 of a CCD output 4g includes noises 21a and 21b.
However, with the flip mounting structure according to the present invention, noise can be prevented as shown in FIG.
In the above embodiment, an example is described in which a multilayer substrate is used as a mother substrate. However, a similar effect can be obtained by using a flexible substrate.
[0017]
【The invention's effect】
As described above, according to the present invention, the GND lands are provided so as to surround the lands on the image sensor side and the corresponding lands on the mother board in flip-chip mounting of the imaging apparatus, and the GND lands are electrically connected. By doing so, signals and other lands are three-dimensionally shielded, interference with adjacent lands and superposition of noise can be prevented, and a highly reliable flip-chip mounted imaging device can be obtained.
[Brief description of the drawings]
FIG. 1 is a plan view showing an embodiment of an imaging device according to the present invention.
FIG. 2 is a plan view showing another embodiment of the imaging device according to the present invention.
FIG. 3 is a bottom view showing a land arrangement on the back surface of the multilayer substrate.
FIG. 4 is a diagram illustrating an example of the arrangement of signal line terminals of an image sensor.
FIG. 5 is a diagram for explaining each terminal of the image sensor.
FIG. 6 is a diagram for explaining a mounting process of the multilayer substrate and the imaging element substrate.
FIG. 7 is a flowchart showing a mounting process of the imaging device according to the present invention.
FIG. 8 is a diagram illustrating a comparative example of signals of the imaging apparatus.
FIG. 9 is a cross-sectional view illustrating a mounting example of a conventional imaging device.
FIG. 10 is a diagram illustrating an example of a land arrangement of the image sensor of FIG. 9;
[Explanation of symbols]
1 imaging device 2, 17 light receiving unit (imaging unit)
3, 18 storage unit 4, 4a to 4n, 11, 11a to 11n land 5, 5a to 5n, 12, 12a to 12n GND land 6 imaging element bare chip substrate 7 GND pattern 13 multilayer substrate 14 conductive sheet film 15 conductive particles 16 gold Bump 17 Imaging section 19 Output section 20 Solid GND land layer 21 Analog signal

Claims (3)

信号線,電源線などのランドを配置したCCDなどの半導体
素子ベアチップ基板を、マザーとなる基板にフリップチップ実装する撮像装置において、
前記半導体素子ベアチップ基板の信号線,電源線などのランドの周囲に、該ランドを囲むGNDランドと、
前記マザーとなる基板の、前記半導体素子ベアチップ基板のランドに対応する位置に配置された信号線,電源線などのランドの周囲に、該ランドを囲むGNDランドと、
導電粒子を有し、加圧かつ加熱したとき前記導電粒子がランド間に付着して導通させる導電シートフィルムと、
前記マザーとなる基板と前記半導体素子ベアチップ基板とを前記導電シートフィルムによりフリップチップ実装して形成される立体GNDランド層とからなり、
前記信号線,電源線などのランドが立体GNDランド層によって密閉され電気的に遮蔽されることを特徴とする撮像装置の実装構造。
In an imaging apparatus in which a semiconductor element bare chip substrate such as a CCD in which lands such as signal lines and power supply lines are arranged is flip-chip mounted on a mother substrate.
A GND land surrounding the land such as a signal line and a power supply line of the semiconductor element bare chip substrate;
A GND land surrounding the land around a land such as a signal line and a power supply line arranged at a position corresponding to a land of the semiconductor element bare chip substrate on the mother substrate;
A conductive sheet film having conductive particles, and the conductive particles adhere between the lands when pressed and heated to conduct electricity,
A three-dimensional GND land layer formed by flip-chip mounting the mother substrate and the semiconductor element bare chip substrate with the conductive sheet film;
A mounting structure for an image pickup device, wherein lands such as the signal lines and the power supply lines are hermetically sealed and electrically shielded by a solid GND land layer.
前記信号線,電源線などのランドを囲む各GNDランドを一体の導体パターンで形成したことを特徴とする請求項1記載の撮像装置の実装構造。2. The mounting structure according to claim 1, wherein each of the GND lands surrounding the lands such as the signal line and the power supply line is formed by an integral conductor pattern. 前記マザーとなる基板は多層基板またはフレキシブル基板であることを特徴とする請求項1記載の撮像装置の実装構造。The mounting structure according to claim 1, wherein the mother board is a multilayer board or a flexible board.
JP2003051230A 2002-06-28 2003-02-27 Mounting structure of imaging device Withdrawn JP2004260082A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003051230A JP2004260082A (en) 2003-02-27 2003-02-27 Mounting structure of imaging device
KR1020030042404A KR100718421B1 (en) 2002-06-28 2003-06-27 Imaging device package, camera module and camera module producing method
US10/609,773 US7583309B2 (en) 2002-06-28 2003-06-27 Imaging device package camera module and camera module producing method
CNB031483526A CN100342281C (en) 2002-06-28 2003-06-30 Imaging device packaging, camera module and the producing process of the camera module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003051230A JP2004260082A (en) 2003-02-27 2003-02-27 Mounting structure of imaging device

Publications (1)

Publication Number Publication Date
JP2004260082A true JP2004260082A (en) 2004-09-16

Family

ID=33116426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003051230A Withdrawn JP2004260082A (en) 2002-06-28 2003-02-27 Mounting structure of imaging device

Country Status (1)

Country Link
JP (1) JP2004260082A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100775136B1 (en) 2006-04-19 2007-11-08 삼성전기주식회사 Wafer level chip scale package for Image sensor module and manufacturing method thereof and camera module using the same
CN105472215A (en) * 2015-12-01 2016-04-06 宁波舜宇光电信息有限公司 Camera module group with electrical support, and assembly method and application of camera module group
JP2017037962A (en) * 2015-08-10 2017-02-16 大日本印刷株式会社 Image sensor module
JP2017181864A (en) * 2016-03-31 2017-10-05 日本電産サンキョー株式会社 Unit with wiring board and magnetic driving device, and wiring connection method for unit with wiring board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100775136B1 (en) 2006-04-19 2007-11-08 삼성전기주식회사 Wafer level chip scale package for Image sensor module and manufacturing method thereof and camera module using the same
JP2017037962A (en) * 2015-08-10 2017-02-16 大日本印刷株式会社 Image sensor module
CN105472215A (en) * 2015-12-01 2016-04-06 宁波舜宇光电信息有限公司 Camera module group with electrical support, and assembly method and application of camera module group
JP2017181864A (en) * 2016-03-31 2017-10-05 日本電産サンキョー株式会社 Unit with wiring board and magnetic driving device, and wiring connection method for unit with wiring board

Similar Documents

Publication Publication Date Title
US11508776B2 (en) Image sensor semiconductor packages and related methods
US7714931B2 (en) System and method for mounting an image capture device on a flexible substrate
US8987919B2 (en) Built-in electronic component substrate and method for manufacturing the substrate
KR100718421B1 (en) Imaging device package, camera module and camera module producing method
KR20120025409A (en) Semiconductor package and manufacturing method for a semiconductor package as well as optical module
US20200203854A1 (en) Cable assembly, cable holder, and production method for cable assembly
JP2010252164A (en) Solid-state image sensing device
JP2008226876A (en) Semiconductor device
JP4965989B2 (en) Electronic component built-in substrate and method for manufacturing electronic component built-in substrate
JP5515357B2 (en) Imaging device and imaging module using the same
JP2004260082A (en) Mounting structure of imaging device
WO2017221587A1 (en) Substrate device, electronic instrument, and method for manufacturing substrate device
JP2012142376A (en) Element mounting substrate, portable device, and method for manufacturing element mounting substrate
JP4122143B2 (en) Semiconductor device and manufacturing method thereof
JP2005242242A (en) Image sensor package and camera module
EP1043767A1 (en) Semiconductor device, method of manufacture thereof, circuit board and electronic device
JP2004221874A (en) Optical module, manufacturing method therefor, circuit board and electronic apparatus
JP2014132690A (en) Image pickup device and image pickup module using the same
WO2021111715A1 (en) Imaging device and method for manufacturing imaging device
JP3639384B2 (en) Endoscope imaging unit
JPS63244631A (en) Manufacture of hybrid integrated circuit device
KR100769729B1 (en) Camera module package
JP7162238B2 (en) Solid-state imaging device
JP2004221876A (en) Optical module, manufacturing method therefor and electronic equipment
JP2005079499A (en) Semiconductor device, method of manufacturing the same semiconductor module, and electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050810

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060906