JP2004253516A - Dry etching method and apparatus for test sample - Google Patents

Dry etching method and apparatus for test sample Download PDF

Info

Publication number
JP2004253516A
JP2004253516A JP2003040771A JP2003040771A JP2004253516A JP 2004253516 A JP2004253516 A JP 2004253516A JP 2003040771 A JP2003040771 A JP 2003040771A JP 2003040771 A JP2003040771 A JP 2003040771A JP 2004253516 A JP2004253516 A JP 2004253516A
Authority
JP
Japan
Prior art keywords
sample
processing
dry etching
residual
predetermined range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003040771A
Other languages
Japanese (ja)
Other versions
JP2004253516A5 (en
JP4068986B2 (en
Inventor
Yutaka Omoto
大本  豊
Ryoji Fukuyama
良次 福山
Mamoru Yakushiji
守 薬師寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2003040771A priority Critical patent/JP4068986B2/en
Publication of JP2004253516A publication Critical patent/JP2004253516A/en
Publication of JP2004253516A5 publication Critical patent/JP2004253516A5/ja
Application granted granted Critical
Publication of JP4068986B2 publication Critical patent/JP4068986B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a stable for processing method of a low dielectric constant film used for dual-damascene. <P>SOLUTION: Etching is continued while a process recipe is controlled with a signal processing of reflected interference light on the wafer surface and an increase in roughness on the wafer surface during the etching is suppressed. Namely, the dry etching method for the dry etching apparatus comprising a means for processing a test sample by generating plasma within a vacuum processing chamber and a monitor means for monitoring the reflected interference light of the test sample to be processed. This dry etching process comprises the steps of detecting the reflection interference light spectrum at the surface of the test sample to be processed, obtaining a remaining difference in curve fitting for a logical value forecasted with a reflection model of the film at the wafer surface, and determining whether the remaining difference in curve fitting is within the predetermined range or not. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、半導体集積回路等の試料のプラズマ処理方法及びドライエッチング装置、特に、低誘電率の絶縁膜材料の加工に好適なドライエッチング方法及びドライエッチング装置に関するものである。
【0002】
【従来の技術】
半導体集積デバイスは、微細化とともに配線部では隣接する配線間の静電容量が相対的に大きくなり、配線間の絶縁材料として従来のシリコン酸化膜を用いると、微細化によって得られたトランジスタの高速化の恩恵を享受することが出来なくなる。このため配線間絶縁材料として誘電率(k値)の低い材料が採用されている。
【0003】
これら材料は主に配線材の銅と組み合わせて使用され、デュアルダマシンという方法で形成されるため、絶縁膜をエッチング加工する工程が必要となる。デュアルダマシン形成過程には、たとえば、前工程で穴形状が加工されたサンプルに、ハードマスクを用いてポーラス絶縁膜に溝形状を加工転写して所定の形状を得る工程が含まれる。このような技術は、たとえば、特許文献1に開示されている。
【0004】
従来、微細化に伴う裕度(マージン)の小さいプロセスを適用する場合、QC手法を用いて周期的にチャンバの洗浄、クリーニング処理を行って、処理の再現安定性を得る方法が採用されている。また、プロセス状態をモニタし、プロセスを制御する方法も採用されている。
【0005】
プロセス状態をモニタしプロセスを制御する方法としては、処理ウエハからの反射干渉光をモニターし、エッチング処理を停止する特許文献2に開示された方法が知られている。
【0006】
しかし、正常な加工に要求されるプロセス条件は微細化にともなってますます厳しくなるだけではなく、次に示すポーラス化にともなう特有な現象でさらに厳しくなってきている。微細化にともなって誘電率(k値)の低い材料の導入が進展しており、さらに誘電率を下げるため、ポーラス絶縁膜と呼ばれる材料内に空孔を導入した材料も用いられている。
【0007】
さらに、従来の技術ではエッチング終了後に同一装置内の別の真空容器や他装置を用いてマスク材の除去を行っている。たとえば、特許文献3には、ウエット処理によりエッチング残渣やレジスト表面硬化層などを除去する技術が開示されている。
【0008】
【特許文献1】
特開平9−115878号公報
【特許文献2】
USP5、658、418号公報
【特許文献3】
特開2000−352827号公報
【0009】
【発明が解決しようとする課題】
裕度の小さいプロセスは、チャンバの表面状態の影響や、処理ウエハの被エッチング面積などの影響を受けやすく、処理再現性の管理に細心の注意が必要である。
【0010】
特に、材料内に空孔を有した絶縁膜のエッチングにおいては、微細ではあっても空孔の幾何学的な構造の影響が現れる。図12を用いて空孔のある場合とない場合との違いを、空孔をミクロ的に見て概念的に比較する。材料内に空孔の無い場合は、図12の(A)に示すように、ある入射角度を持つイオンに対して材料120の被エッチ面122がなす角度αは、当然ながら、水平面上の異なる位置S1、S2においてすべてで同じ、たとえば90度である。一方、材料120内に空孔124のある場合は、図12の(B)に示すように、水平面上の異なる位置S1、S2において、前記イオンに対して被エッチ面122がなす角度αが異なるケースが発生する。一方、エッチング速度は異なる入射角のイオンに対して異なる値を示す。このことによって、空孔124のある材料に対しては、空孔の影響が強調されて表れる結果となる。
【0011】
これを加工するパターンのスケールで見ると、図13に示すように、ハードマスク130を用いて下地膜134上のポーラス絶縁膜120に溝形状をエッチングする場合、エッチング途中で溝形状の表面に荒れ132が生じ、それが成長する。そして、最終的には、図14に示すような複数の残渣140として、エッチングされた溝の底面に残ってしまう。
【0012】
この残渣140は、次工程のメタルデポジションでの埋めこみ不良の原因となり、また洗浄によっても除去することが不可能なため、エッチング工程内で完全に除去する必要がある。エッチング工程での対策として、オーバエッチング時間の増加によってある程度減らすことは可能である。しかし、オーバエッチング時間の増加により、ハードマスクの肩部が削れ易くなり、これが、配線間のショートなど歩留まり低下を引き起こす。オーバエッチング時間の増加はまた、下地膜134の突き抜け、加工寸法の誤差などの原因となり、エッチング処理での対策が必要となる。
【0013】
残渣の無い処理と、高精度のパターン転写を両立させるために、中性のラジカルのデポ成分とエッチ成分をバランスさせることも行なわれている。しかし、中性のラジカルの外部制御性は必要レベルには十分でなく、QC的な手法を導入せざるを得ない。すなわち、影響する変動を統計的に把握し、安全率を見込んだ周期でテストウエハを実際に処理して確認する手法が必要である。
【0014】
しかしながら微細化にともなう裕度の更なる減少で、管理頻度が増し、確認ウエハ枚数も増大して、コストの上昇が問題となっていた。
【0015】
本発明の目的は、試料、特にデュアルダマシンで用いられる低誘電率膜をエッチング加工する際に安定した処理が得られ、コストの増大を招くことのない試料のドライエッチング方法及びドライエッチング装置を提供することにある。
【0016】
本発明の他の目的は、試料、特にポーラス絶縁膜をエッチング加工する際の安定した処理が得られ、コストの増大を招くことのない試料のドライエッチング方法及びドライエッチング装置を提供することにある。
【0017】
【課題を解決するための手段】
本発明は、ウエハ表面での反射干渉光を信号処理してプロセスレシピを制御し、エッチング途中でのウエハ表面の荒れの増加を抑制しながらエッチングを進めていくことを特徴とする。
【0018】
本発明のより具体的な特徴は、真空処理室内においてプラズマを生成して試料を処理する手段と、処理される前記試料の反射干渉光をモニタするモニタ手段とを備えたドライエッチング装置におけるドライエッチング方法であって、処理される前記試料の表面での反射干渉光スペクトルを検出するステップと、該反射干渉光スペクトルの、ウエハ表面の膜の反射モデルで予測される理論値に対するカーブフィッティング残差を求めるステップと、該カーブフィッティング残差が所定の範囲にあるか否かを判定するステップ、とを含む試料のドライエッチング方法にある。
【0019】
本発明のより具体的な他の特徴は、真空処理室内においてプラズマを生成して試料を処理する手段と、処理される前記試料の反射干渉光をモニタするモニタ手段とを備えたドライエッチング装置であって、処理される前記試料の表面での反射干渉光スペクトルを検出する手段と、該反射干渉光スペクトルの、試料表面の膜の反射モデルで予測される理論値に対するカーブフィッティング残差を求める手段と、該カーブフィッティング残差が所定の範囲にあるか判定する手段とを含む試料のドライエッチング装置にある。
【0020】
本発明によれば、ウエハ面からの干渉反射光強度スペクトルを、ウエハ面の膜構造から予想される干渉反射光強度スペクトルと比較したときのフィッティング残差をモニタし、その値、あるいは経時的な変動によって処理方法を変更する。
【0021】
エッチング途中での表面荒れを低く抑えるためには、その原因であるエッチング速度のイオン入射角依存性を弱めれば良い。しかしながらこれは垂直に加工したい面に対し斜めに入射するイオンのエッチング速度を増加させることであり、サイドエッチングなどの加工不良につながりやすい。
【0022】
本発明では、予め、中性で方向性を持たないデポラジカルと、エッチラジカルとをバランスさせた複数のプロセスレシピを構築し、ウエハ表面の状態を監査しながら適用レシピを変更することで、残渣なく良好な加工形状を得ることが出来た。これにより、生産品質管理コスト少なく、安定的に低誘電率絶縁膜のエッチング加工が出来る。
【0023】
【発明の実施の形態】
本発明の一実施例を、UHF−ECR型真空処理装置を用いた例で以下に開示する。図1に、本発明の実施例を適用する真空処理装置の概略断面図を示す。真空処理装置100は複数の真空処理室(プラズマ処理室)1と真空搬送室と一対のロック室とから構成される。真空処理装置100は、電磁波をアンテナより放射し磁場との相互作用によってプラズマを生成するECR方式の真空処理装置である。各真空処理室1の上部には、真空処理室1内へUHF電磁界を通過させるために、AL製のアンテナ6及び石英窓2が設けられている。アンテナ6には、同軸導波管および整合器を介して、例えば周波数450MHzのUHF電磁波を発生させる、UHF電源9が接続されている。真空処理室1の外周部には、真空処理室1内に磁場を形成するためのソレノイドコイル7が巻装されている。
【0024】
真空処理室1内には、半導体集積回路を有する試料であるウエハ4を載置するための下部電極3が設けられている。石英窓2と下部電極3とは、およそ30mm〜100mmの間隔になるように調整される。石英窓2と下部電極3との間のこの空間が、処理空間となり、この処理空間にプラズマが生成される。
【0025】
下部電極3には、プラズマ中のイオンにウエハ4への入射エネルギを与えるための高周波バイアス電源5と、ウエハ4を下部電極3に静電吸着させるためのESC電源(図示略)とが接続されている。高周波バイアス電源5の周波数に特に制限はないが、通常では200kHzから20MHzの範囲が用いられている。真空処理室1の下部には排気口が設けられ、図示を省略した排気装置が接続されている。
【0026】
10は反射光強度モニタ装置であり、ウエハ4の表面でのプラズマ光の反射光強度の時間変化を、300nmから800nmの波長範囲でモニタする。11はプラズマ光モニタ装置であり、ウエハ表面の反射光を避けてプラズマ光をモニタする。これらのモニタ装置10、11の出力は、演算処理部12にて所定の方法で処理される。演算処理部12は、真空処理装置におけるウエハ処理のための一連のプロセスを制御する。14は真空処理室1内に処理ガスを供給するガス供給装置のコントローラである。エッチングレシピにしたがってマスフローコントローラ14から供給されたガスは、ガス分散板8を経て均一に真空処理室1に導入される。レシピ選択制御部13は、UHF電源9の出力パワーやマスフローコントローラ14の流量を、所定のレシピに従って制御している。演算処理部12を含む制御装置では、レシピ選択判断に必要な演算処理を行い、その結果をレシピ選択制御部13に対して出力する。
【0027】
なお、真空処理装置100のロック室側には、搬送ロボットを有する大気搬送装置が配置され、さらにカセットを複数個配置可能なカセット台が配置される。また、大気搬送装置及び真空処理装置1には検査装置が併設してある。この検査装置による測定結果は制御装置に取り込まれ、測定結果を基に制御装置のエッチング条件調整部において真空処理室でのウエハの処理条件を調整する。
【0028】
なお、制御装置は、たとえば、CPUやメモリ、プログラム、外部記憶装置および入出力手段などを備えたコンピュータにより構成され、真空処理装置100を制御する。検査装置では測長SEMによって加工線幅の設計値からの太り量(CDゲイン)が測定される。この測定は、必要に応じてウエハ1枚毎または所定の枚数毎に行われ、そのデータが制御装置内の記憶装置に蓄積される。また、CDゲインには所定の許容値があり、初期エッチング条件、すなわち、ロット処理開始時のエッチング処理条件はCDゲインがこの許容値内に収まるように設定されている。ここで、何枚ものウエハを連続処理し、もしCDゲインが許容値を超えた場合は、このデータ信号を制御装置内のエッチング条件調整部に送り、このエッチング条件調整部よってCDゲインが許容値内に収まるように条件を自動調整して、制御装置によって真空処理装置の処理室でのエッチング処理条件を変更・調整する。検査装置により、処理後のウエハについて、1枚毎に残渣の状況も検査され、ウエハの良否が判定される。検査の結果、残渣が大きくて不合格になったウエハは排除され、次の処理工程には送られない。他方、この検査結果で合格になったウエハについても、検査情報が次の処理工程に反映される。例えば、検査で合格にはなったものの残渣が比較的大きいウエハに関しては、次の工程でこの残渣を配慮した補正処理がなされる。
【0029】
制御装置の入出力手段は表示部を備えており、ウエハ1枚毎の残渣の状況や、検査の合否、現在の運転レシピ等が表示される。
【0030】
次に、演算処理部12とレシピ選択制御部13の処理内容を、図2ないし図5で説明する。
【0031】
図2は、演算処理部12とレシピ選択制御部13の機能ブロック図である。図2において、先ず、演算処理部12は、レシピ選択制御部13から真空処理室運転のための標準レシピのデータを得て真空処理室1内でのウエハ処理のための一連のプロセスを制御する。ウエハ4は真空処理室1内でプラズマを用いて標準レシピでエッチング処理される。ウエハ4の処理に伴うプラズマ光や反射光がモニタされ、プラズマ光演算処理部12に送られる。プラズマ光演算処理部12では、反射率スペクトル算出部21において、反射光強度モニタ10の信号をプラズマ光強度モニタ11の信号で正規化し、複数の波長に対して実際に測定された反射率スペクトルを算出する。一方、モデル予測スペクトル算出部22では、既知であるウエハの膜構造のモデルから、予測されるモデル予測スペクトルを算出する。
【0032】
図3に、実測された反射率スペクトルの正規化反射率と、ウエハ上の膜構造モデルから予測されるモデル予測スペクトルの正規化反射率との関係の一例を示す。
【0033】
次に、フィッティング処理部23において、この実測された反射率スペクトルを、モデル予測スペクトルに対して尤も一致する様に、フィッティング処理を行う。
【0034】
尤も一致する様にフィッティグした所でのスペクトル間の誤差(フィッティグ残差D)は、レシピ選択制御部13に出力され、その絶対値あるいは時間的な変動値が比較判定部24で設定値と比較される。この結果に基づき、レシピ選択を変更すべきか否かの判定がなされる。すなわち、上記絶対値あるいは時間的な変動値から真空処理室1の壁面等のチャンバ状態を推測し、変動が許容範囲にあるか比較判定する。
【0035】
図4に、フィッティグ残差と適用レシピのタイムチャートの一例を示す。 まず、図4の(A)に示すように、前記フィッティグ残差Dと、加工された試料の表面粗さとは、略逆比例の関係にある。
【0036】
次に、図4の(B)は、フィッティグ残差Dが第一の許容値DL1以下の範囲では、「標準レシピ」で運転し、フィッティグ残差Dが第一の許容値DL1を超え第二の許容値DL2以下の範囲では「リカバリーレシピ1」で運転することを示している。そして、フィッティグ残差Dが第二の許容値DL2を超えた場合には、真空処理室の「クリーニング」を行ない、その後、「標準レシピ」で運転を再開する。
【0037】
図4の(C)は、フィッティグ残差Dが第一の許容値DL1以下の範囲では、「標準レシピ」で運転し、フィッティグ残差Dが第一の許容値DL1を超え第二の許容値DL2以下の範囲では「リカバリーレシピ2」で運転することを示している。「リカバリーレシピ2」は真空処理室の「クリーニング」の機能もある運転レシピである。
【0038】
このように、フィッティグ残差Dの絶対値や変動値が許容範DLを超えている場合には、レシピ選択部25に保持されている適切なレシピを選択し、真空処理室1内でのウエハ処理のためのプロセス条件を、標準レシピからリカバリレシピ1または2に変更する。
【0039】
次に、レシピ選択部25に保持されている複数のレシピの例を説明する。
(a)標準レシピ1: H2/N2=100/300
プラズマを生成する電力(UHF)=800W
(b)リカバリレシピ1:H2の流量を20%増加
(c)リカバリレシピ2:電力(UHF)を25%増加
リカバリレシピ1、2は、等方向的なエッチング速度を増加させるものであり、標準レシピ1に対してサイドエッチングの傾向がある。このように、中性で方向性を持たないデポラジカルとエッチラジカルとをわずかにバランスさせたプロセスを構築する。
【0040】
ウエハ4の処理プロセスは、真空処理室1の表面状態の影響や、処理ウエハの被エッチング面積などの影響でもシフトし易く、処理再現性の管理に細心の注意が必要である。
【0041】
図5に、真空処理室1の2つの状態に対して、3つの異なるレシピを適用した場合の、試料の加工形状との相関関係の一例を示す。
【0042】
一般に、真空処理室1の清掃後の比較的きれいな状態であるチャンバ状態1に対しては、標準レシピ1の適用で残渣無く正常な形状で加工が出来る。すなわち、真空処理室1か゛「状態1」、例えばクリーニング直後のように内壁面に異物の付着等が無く正規の条件で運転可能な状態に、「標準レシピ」で処理すると、試料表面の溝形状は、正規の形状になる。
【0043】
また、複数の試料を処理して真空処理室1の内壁に異物が付着したような「状態2」の時に、「標準レシピ」で処理すると、試料表面の溝形状は、残渣が残る。しかし、真空処理室1か゛「状態2」の時に、「リカバリーレシピ1」または「リカバリーレシピ2」で運転すると、残渣が除去され、試料表面の溝形状は正規の形状になる。
【0044】
しかし、チャンバ状態1に対して、リカバリレシピ1、あるいはリカバリレシピ2を適用すると、共に残渣は無いが、加工形状にサイドエッチングが見られ、これも、次工程の埋めこみで不良を生じやすい。
【0045】
一方、クリーニングからしばらく処理を重ねたチャンバ状態2では、標準レシピのままだと残渣を生じてしまうが、リカバリレシピ1ないしは2の適用で正常な加工を行うことが出来る。
なお、前記残差が所定の範囲から外れた場合であって、リカバリレシピ1、あるいはリカバリレシピ2を継続的に適用しても残渣低減の効果が認められない場合には、安全のためにウエハ4の処理を停止し、クリーニングを行なうようにするのが良い。
【0046】
図6に、本発明の実施例における処理のフローチャートを示す。先ず、ウエハ4の処理プロセスに応じた内容の運転レシピを適宜設定する(602)。そして、処理ウエハを処理室に搬入した後(604)、標準レシピにてエッチングを開始する(606〜608)。エッチング中、演算処理部12によってフィッティグ残差が随時モニタ出力され、残差Dの判定を行う(610〜614)。
【0047】
ウエハの表面に荒れがあってフィッティング残差が大きくなっていると判断される場合には、チャンバ状態が変化したとして、リカバリレシピ1または2を選択し(616)、エッチング終点まで処理を行い、処理後ウエハを搬出する。次のウエハに対しても、標準レシピにてエッチングを開始し、フィッティング残差が大きくなってきたらリカバリレシピ1または2を選択し、エッチング終点まで処理を行う(618)。以下、各ウエハに対する同様の処理を、同じ条件のプロセスで処理すべきウエハの処理が完了するまで繰り返す(604〜624)。
【0048】
次に、図7に、本発明が対象とするデュアルダマシン形成過程の一部を説明する。前記したように、配線間絶縁材料として誘電率(k値)の低い材料の導入が進展しており、さらに誘電率を下げるため、ポーラス絶縁膜と呼ばれる材料内に空孔を導入した材料も用いられている。これらの材料は主に配線材の銅と組み合わせて使用され、デュアルダマシンという方法で形成されるため絶縁膜をエッチング加工する工程が必要となる。すなわち、図7の(A)に示すように、前工程で穴形状702が加工されたサンプル700に、ハードマスク704を用いてポーラス絶縁膜706に溝形状708を加工転写する。701は下地絶縁膜である。
【0049】
空孔を有した絶縁膜のエッチングにおいては、微細ではあっても空孔の幾何学的な構造の影響が現れ、図7の(B)に示すように、エッチング途中で表面に荒れ730が生じる。したがって、エッチング途中での表面の荒れの増加を抑制しながらエッチングを進めていく必要がある。エッチング途中での表面荒れ730を低く抑えるためには、その原因であるエッチング速度のイオン入射角依存性を弱めれば良い。リカバリレシピ1、2は、ラジカルによる等方的なエッチング速度を増加させるものであり、サイドエッチングの傾向がある。このように、中性で方向性を持たないデポラジカルとエッチラジカルとをバランスさせたプロセスを構築する。
【0050】
したがって、ウエハの表面の荒れに対応してフィッティング残差が大きくなっていると判断される場合には、リカバリレシピ1または2を選択し、エッチング終点まで処理を行う。
【0051】
このようにして、図7の(C)に示すような、残渣がなく良好な溝の加工形状740を得ることが出来た。
本発明によれば、プロセスマージンが少ないポーラス絶縁膜の加工であっても、残渣不良を防止するための残渣に至る面荒れのその場検出とそれによるレシピ変更制御が可能になり、ひいては真空処理室の状態変化の制御が可能になる。その結果、半導体集積回路を低コストで製造できるという効果がある。
【0052】
図8〜図11で、本発明の実施態様を説明する。
【0053】
<実施例1>
まず、本発明の一実施例として、図1で説明したUHF−ECR型真空処理装置を用いて、孔を有し比誘電率が2.2である有機絶縁膜で同一マスクパターンのウエハ50枚の連続エッチング処理を行った。処理後のウエハを検査したところ、1枚目から27枚目のウエハは残渣不良検査で合格であったが、28枚目以降のウエハは不合格であった。
【0054】
モニタ装置10、11により連続採取、記録したデータを12の信号演算処理部で処理し、解析した。解析の結果、図8に示すように、25枚目のウエハのエッチング処理後半で膜厚モデルの予測値に対するフィッティング係数が変化し始め、その後のウエハでは変動が徐々に大きくなり、さらに処理を重ねるにしたがって変動幅が飽和した状態で繰り返されていた。
【0055】
<実施例2>
次に、本発明の他の実施例として、フィッティグ値のずれが検出された場合には標準レシピに対して、エッチングガス流量を所定量増加させたリカバリーレシピ1を用いる制御を行って、先述と同一サンプルを同様に50枚連続処理した。その結果、図9に示すように、1枚目から24枚目のウエハについては、リカバリー制御は働かなかった。しかし、25枚目からリカバリー制御が働き、ガス流量を増加したレシピでエッチング処理が行われた。25枚目以降のウエハでは、リカバリー制御が働いた後は、フィッティグ係数Dが徐々に復帰し、エッチング終点時にはエッチング開始前の許容範DL未満の値に復帰していた。
【0056】
この連続処理のウエハ50枚について残渣不良検査を行った所、全て規定値DL以下の残渣量で合格した。
【0057】
<実施例3>
次に、本発明の他の実施例として、上述のものとはマスクパターンの異なるサンプル50枚について、本発明の制御方法及びリカバリーレシピ1を用いてエッチング処理を行った。この場合、図10に示すように、リカバリーレシピの適用は35枚目のウエハから始まり、最後の50枚目まで適用が続いた。処理後のウエハ50枚について残渣、寸法検査を行った所全てのウエハが基準を満たし、合格した。
【0058】
次に、リカバリーレシピとして、プラズマ生成電力であるUHF電力を標準レシピから増加させるリカバリーレシピ2を適用した。これと本発明の制御を用い、1番目のサンプル50枚について連続処理を行った。この時は、図10に示すように、12枚目、24枚目、36枚目、48枚目と周期的に制御が働いていた。同様にこのサンプル50枚を残渣、寸法検査したところ全て合格した。前の実施例と異なり制御が間欠的に発生したのは、UHF電力を増加させたリカバリーレシピ2によって、ウエハ面だけではなくチャンバ状態まで、クリーニング後の初期状態に復帰したことによるものと思われる。
【0059】
これらの実施例から明らかなように、本発明によれば、多くのコストを要するQC作業の必要が無く、微細な半導体集積回路を歩留まり高く生産することが可能になった。
【0060】
なお、本発明の実施例ではウエハでの反射光として、プラズマ光の反射光を利用しているが、別の光源を複数用いてその反射光を利用しても良く、本発明の応用の範囲内である。また、真空処理装置としては、UHF−ECR型に限らず、他の方式の真空処理装置であっても適用可能である。
【0061】
【発明の効果】
本発明によれば、生産品質管理コスト少なく、安定的に試料、特に低誘電率絶縁膜のプラズマ処理を行うことができる。
【図面の簡単な説明】
【図1】本発明の一実施例に用いる真空処理装置の断面構造図である。
【図2】図1の実施例における、フィッティング残差を抽出するブロックダイアグラムと、レシピ選択制御ダイアグラムを示す図である。
【図3】図1の実施例における、反射率スペクトルの実測スペクトル予測スペクトルの関係を示す図である。
【図4】図1の実施例における、フィッティグ残差と表面粗さの関係、及びフィッティグ残差と適用レシピタイムチャートの関係の一例を示す図である。
【図5】図1の実施例における、チャンバ状態と適用レシピの処理結果を示す図である。
【図6】図1の実施例における、プロセス制御のフローチャートである。
【図7】図1の実施例における試料の処理工程を説明する図である。
【図8】残渣不良が発生した場合のフィッティング残差変化図である。
【図9】本発明の1番目の実施例の効果を、フィッティング残差変化で説明する図である。
【図10】本発明の2番目の実施例の効果を、フィッティング残差変化で説明する図である。
【図11】本発明の3番目の実施例の効果を、フィッティング残差変化で説明する図である。
【図12】空孔の有無に対するエッチングの違いを説明する図である。
【図13】エッチング途中での面荒れを説明する図である。
【図14】エッチング後の残渣の発生を説明する図である。
【符号の説明】
1…真空処理室、2…石英窓、3…下部電極、4…ウエハ、5…高周波バイアス電源、6…アンテナ、7…ソレノイドコイル、8…ガス分散板、9…UHF電源、10…反射光強度モニタ装置、11…プラズマ光モニタ装置、12…演算処理部、13…レシピ選択制御部、14…マスフローコントローラ、21…反射率スペクトル算出部、22…モデル予測スペクトル算出部、23…フィッティング処理部、24…比較判定部、25…レシピ選択部、100…真空処理装置。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a plasma processing method and a dry etching apparatus for a sample such as a semiconductor integrated circuit, and more particularly to a dry etching method and a dry etching apparatus suitable for processing an insulating film material having a low dielectric constant.
[0002]
[Prior art]
In a semiconductor integrated device, the capacitance between adjacent wirings becomes relatively large in a wiring portion with miniaturization. If a conventional silicon oxide film is used as an insulating material between the wirings, the speed of the transistor obtained by the miniaturization can be increased. Will not be able to enjoy the benefits of For this reason, a material having a low dielectric constant (k value) is used as an inter-wire insulating material.
[0003]
Since these materials are mainly used in combination with copper as a wiring material and are formed by a dual damascene method, a process of etching an insulating film is required. The dual damascene formation step includes, for example, a step of processing and transferring a groove shape to a porous insulating film using a hard mask on a sample whose hole shape has been processed in the previous step to obtain a predetermined shape. Such a technique is disclosed in Patent Document 1, for example.
[0004]
Conventionally, when a process with a small margin (margin) due to miniaturization is applied, a method of periodically performing cleaning and cleaning processing of a chamber using a QC method to obtain a reproduction stability of the processing is adopted. . Further, a method of monitoring a process state and controlling the process is also employed.
[0005]
As a method of monitoring the process state and controlling the process, there is known a method disclosed in Patent Document 2 in which reflected interference light from a processing wafer is monitored and the etching process is stopped.
[0006]
However, the process conditions required for normal processing are not only becoming more severe with miniaturization, but are becoming even more severe with the following specific phenomenon accompanying porous formation. The introduction of materials having a low dielectric constant (k value) is progressing with miniaturization, and in order to further lower the dielectric constant, a material called a porous insulating film in which holes are introduced in a material called a porous insulating film is also used.
[0007]
Further, in the related art, after the etching is completed, the mask material is removed using another vacuum container or another device in the same device. For example, Patent Document 3 discloses a technique for removing an etching residue, a resist surface hardened layer, and the like by wet processing.
[0008]
[Patent Document 1]
JP-A-9-115878
[Patent Document 2]
USP 5,658,418
[Patent Document 3]
JP 2000-352827 A
[0009]
[Problems to be solved by the invention]
A process having a small margin is susceptible to the influence of the surface state of the chamber, the area to be etched of the processing wafer, and the like.
[0010]
In particular, in the etching of an insulating film having a hole in a material, the effect of the geometric structure of the hole appears even though it is minute. The difference between the case with and without holes will be conceptually compared using FIG. When there is no vacancy in the material, as shown in FIG. 12A, the angle α formed by the etched surface 122 of the material 120 with respect to ions having a certain incident angle is, of course, different on a horizontal plane. At positions S1 and S2, they are all the same, for example, 90 degrees. On the other hand, when there is a hole 124 in the material 120, the angle α formed by the etched surface 122 with respect to the ions at different positions S1 and S2 on the horizontal plane is different as shown in FIG. A case occurs. On the other hand, the etching rate shows different values for ions having different incident angles. As a result, for the material having the holes 124, the effect of the holes is emphasized.
[0011]
Looking at the scale of the pattern to be processed, as shown in FIG. 13, when the groove shape is etched in the porous insulating film 120 on the base film 134 using the hard mask 130, the surface of the groove shape is roughened during the etching. 132 occurs and it grows. Then, finally, a plurality of residues 140 as shown in FIG. 14 remain on the bottom surface of the etched groove.
[0012]
Since the residue 140 causes a defective embedding in the metal deposition in the next step and cannot be removed by washing, it is necessary to completely remove the residue 140 in the etching step. As a countermeasure in the etching process, it is possible to reduce the amount to some extent by increasing the over-etching time. However, as the over-etching time increases, the shoulder of the hard mask is more likely to be scraped, which causes a reduction in yield such as a short circuit between wirings. An increase in the over-etching time also causes penetration of the base film 134, an error in the processing dimension, and the like, and a countermeasure in the etching process is required.
[0013]
In order to achieve both residue-free processing and high-accuracy pattern transfer, the neutral radical deposition component and the etch component are balanced. However, the external controllability of neutral radicals is not sufficient to a required level, and a QC method must be introduced. That is, it is necessary to have a method of statistically grasping the influence of the influence and actually processing and confirming the test wafer at a cycle in which the safety factor is expected.
[0014]
However, with the further reduction of the margin accompanying the miniaturization, the frequency of management has increased, the number of confirmed wafers has also increased, and a rise in cost has been a problem.
[0015]
An object of the present invention is to provide a dry etching method and a dry etching apparatus for a sample, which can provide stable processing when etching a sample, particularly a low dielectric constant film used in a dual damascene, and do not increase the cost. Is to do.
[0016]
It is another object of the present invention to provide a dry etching method and a dry etching apparatus for a sample, which can provide stable processing when etching a sample, particularly a porous insulating film, and do not increase the cost. .
[0017]
[Means for Solving the Problems]
The present invention is characterized in that a process recipe is controlled by performing signal processing on reflected interference light on a wafer surface, and etching is advanced while suppressing an increase in roughness of the wafer surface during etching.
[0018]
A more specific feature of the present invention is that a dry etching apparatus including a means for generating plasma in a vacuum processing chamber to process a sample and a monitor means for monitoring reflected interference light of the sample to be processed is provided. Detecting a reflected interference light spectrum at a surface of the sample to be processed, and calculating a curve fitting residual of the reflected interference light spectrum with respect to a theoretical value predicted by a reflection model of a film on a wafer surface. A dry etching method for a sample includes a step of determining and a step of determining whether the curve fitting residual is within a predetermined range.
[0019]
Another more specific feature of the present invention is a dry etching apparatus including a means for generating a plasma in a vacuum processing chamber to process a sample, and a monitor for monitoring reflected interference light of the sample to be processed. Means for detecting a reflection interference light spectrum on the surface of the sample to be processed, and means for obtaining a curve fitting residual of the reflection interference light spectrum with respect to a theoretical value predicted by a reflection model of a film on the sample surface. And a means for determining whether the curve fitting residual is within a predetermined range.
[0020]
According to the present invention, the interference reflected light intensity spectrum from the wafer surface is monitored for a fitting residual when comparing the interference reflected light intensity spectrum expected from the film structure of the wafer surface, and its value, or time-dependent, Change the processing method according to the fluctuation.
[0021]
In order to suppress surface roughness during etching, the dependence of the etching rate on the incident angle of the ion, which is the cause, may be reduced. However, this is to increase the etching rate of ions obliquely incident on the surface to be processed vertically, which tends to lead to processing defects such as side etching.
[0022]
In the present invention, a neutral and non-directional depot radical and a plurality of process recipes in which etch radicals are balanced are constructed in advance, and the applied recipe is changed while auditing the state of the wafer surface, thereby eliminating residues. A good processed shape could be obtained. Thereby, the etching process of the low dielectric constant insulating film can be stably performed with low production quality control cost.
[0023]
BEST MODE FOR CARRYING OUT THE INVENTION
One embodiment of the present invention will be disclosed below with an example using a UHF-ECR type vacuum processing apparatus. FIG. 1 shows a schematic sectional view of a vacuum processing apparatus to which an embodiment of the present invention is applied. The vacuum processing apparatus 100 includes a plurality of vacuum processing chambers (plasma processing chambers) 1, a vacuum transfer chamber, and a pair of lock chambers. The vacuum processing apparatus 100 is an ECR type vacuum processing apparatus that emits electromagnetic waves from an antenna and generates plasma by interaction with a magnetic field. An antenna 6 made of AL and a quartz window 2 are provided at an upper portion of each vacuum processing chamber 1 to allow a UHF electromagnetic field to pass into the vacuum processing chamber 1. A UHF power supply 9 for generating a UHF electromagnetic wave having a frequency of, for example, 450 MHz is connected to the antenna 6 via a coaxial waveguide and a matching device. A solenoid coil 7 for forming a magnetic field in the vacuum processing chamber 1 is wound around the outer periphery of the vacuum processing chamber 1.
[0024]
In the vacuum processing chamber 1, a lower electrode 3 for mounting a wafer 4 as a sample having a semiconductor integrated circuit is provided. The quartz window 2 and the lower electrode 3 are adjusted so as to have an interval of about 30 mm to 100 mm. This space between the quartz window 2 and the lower electrode 3 becomes a processing space, and plasma is generated in this processing space.
[0025]
The lower electrode 3 is connected to a high frequency bias power supply 5 for giving the ions in the plasma incident energy to the wafer 4 and an ESC power supply (not shown) for electrostatically attracting the wafer 4 to the lower electrode 3. ing. The frequency of the high-frequency bias power supply 5 is not particularly limited, but is usually in the range of 200 kHz to 20 MHz. An exhaust port is provided in the lower part of the vacuum processing chamber 1, and an exhaust device not shown is connected.
[0026]
Reference numeral 10 denotes a reflected light intensity monitoring device, which monitors a temporal change in reflected light intensity of plasma light on the surface of the wafer 4 in a wavelength range from 300 nm to 800 nm. Reference numeral 11 denotes a plasma light monitoring device that monitors plasma light while avoiding reflected light on the wafer surface. The outputs of the monitor devices 10 and 11 are processed by the arithmetic processing unit 12 by a predetermined method. The arithmetic processing unit 12 controls a series of processes for processing a wafer in the vacuum processing apparatus. Reference numeral 14 denotes a controller of a gas supply device that supplies a processing gas into the vacuum processing chamber 1. The gas supplied from the mass flow controller 14 according to the etching recipe is uniformly introduced into the vacuum processing chamber 1 through the gas dispersion plate 8. The recipe selection control unit 13 controls the output power of the UHF power supply 9 and the flow rate of the mass flow controller 14 according to a predetermined recipe. The control device including the arithmetic processing unit 12 performs arithmetic processing necessary for the recipe selection determination, and outputs the result to the recipe selection control unit 13.
[0027]
At the lock chamber side of the vacuum processing apparatus 100, an atmospheric transfer device having a transfer robot is disposed, and further, a cassette table on which a plurality of cassettes can be disposed is disposed. In addition, an inspection device is provided in the atmosphere transfer device and the vacuum processing device 1. The measurement result of the inspection device is taken into the control device, and the processing condition of the wafer in the vacuum processing chamber is adjusted by the etching condition adjusting unit of the control device based on the measurement result.
[0028]
The control device includes, for example, a computer including a CPU, a memory, a program, an external storage device, and input / output means, and controls the vacuum processing device 100. In the inspection device, the thickness (CD gain) from the design value of the processing line width is measured by the length measurement SEM. This measurement is performed for each wafer or for each predetermined number as necessary, and the data is stored in a storage device in the control device. The CD gain has a predetermined allowable value, and the initial etching conditions, that is, the etching processing conditions at the start of the lot processing, are set so that the CD gain falls within the allowable value. Here, when a number of wafers are continuously processed, and the CD gain exceeds the allowable value, the data signal is sent to an etching condition adjusting unit in the control device, and the CD gain is set to the allowable value by the etching condition adjusting unit. The conditions are automatically adjusted to be within the range, and the control apparatus changes and adjusts the etching processing conditions in the processing chamber of the vacuum processing apparatus. The inspection device also inspects the status of the residue on each of the processed wafers one by one, and determines the quality of the wafer. As a result of the inspection, rejected wafers having large residues are rejected and are not sent to the next processing step. On the other hand, the inspection information is also reflected in the next processing step for a wafer that has passed the inspection result. For example, for a wafer that passes the inspection but has a relatively large residue, a correction process is performed in the next step in consideration of the residue.
[0029]
The input / output means of the control device includes a display unit, and displays the status of the residue for each wafer, the pass / fail of the inspection, the current operation recipe, and the like.
[0030]
Next, the processing contents of the arithmetic processing unit 12 and the recipe selection control unit 13 will be described with reference to FIGS.
[0031]
FIG. 2 is a functional block diagram of the arithmetic processing unit 12 and the recipe selection control unit 13. In FIG. 2, first, the arithmetic processing unit 12 obtains standard recipe data for vacuum processing chamber operation from the recipe selection control unit 13 and controls a series of processes for wafer processing in the vacuum processing chamber 1. . The wafer 4 is etched in the vacuum processing chamber 1 using plasma by a standard recipe. Plasma light and reflected light accompanying the processing of the wafer 4 are monitored and sent to the plasma light arithmetic processing unit 12. In the plasma light arithmetic processing unit 12, the reflectance spectrum calculation unit 21 normalizes the signal of the reflected light intensity monitor 10 with the signal of the plasma light intensity monitor 11, and converts the reflectance spectrum actually measured for a plurality of wavelengths. calculate. On the other hand, the model prediction spectrum calculation unit 22 calculates a predicted model prediction spectrum from a known model of the film structure of the wafer.
[0032]
FIG. 3 shows an example of the relationship between the normalized reflectance of the actually measured reflectance spectrum and the normalized reflectance of the model predicted spectrum predicted from the film structure model on the wafer.
[0033]
Next, in the fitting processing unit 23, fitting processing is performed so that the actually measured reflectance spectrum is likely to match the model predicted spectrum.
[0034]
The error between the spectra (fitting residual D) at the place where fitting is performed so as to match is output to the recipe selection control unit 13, and its absolute value or temporal variation value is compared with the set value by the comparison determination unit 24. Is done. Based on this result, it is determined whether or not the recipe selection should be changed. That is, the state of the chamber such as the wall surface of the vacuum processing chamber 1 is estimated from the absolute value or the temporal variation value, and a comparison is made to determine whether the variation is within an allowable range.
[0035]
FIG. 4 shows an example of a time chart of the fitting residual and the applied recipe. First, as shown in FIG. 4A, the fitting residual D and the surface roughness of the processed sample are substantially inversely proportional.
[0036]
Next, FIG. 4B shows that, when the fitting residual D is equal to or less than the first allowable value DL1, the operation is performed with the “standard recipe”, and the fitting residual D exceeds the first allowable value DL1 and the second residual value DL1 exceeds the first allowable value DL1. Indicates that the operation is performed in the “recovery recipe 1”. When the fitting residual D exceeds the second allowable value DL2, "cleaning" of the vacuum processing chamber is performed, and thereafter, the operation is restarted with the "standard recipe".
[0037]
FIG. 4C shows that, in the range where the fitting residual D is equal to or less than the first allowable value DL1, the operation is performed using the “standard recipe”, and the fitting residual D exceeds the first allowable value DL1 and the second allowable value DL1. In the range of DL2 or less, it is indicated that the operation is performed in the “recovery recipe 2”. “Recovery recipe 2” is an operation recipe that also has a function of “cleaning” the vacuum processing chamber.
[0038]
As described above, when the absolute value or the fluctuation value of the fitting residual D exceeds the allowable range DL, an appropriate recipe held in the recipe selection unit 25 is selected, and the wafer in the vacuum processing chamber 1 is selected. The process conditions for the processing are changed from the standard recipe to the recovery recipe 1 or 2.
[0039]
Next, examples of a plurality of recipes stored in the recipe selection unit 25 will be described.
(A) Standard recipe 1: H2 / N2 = 100/300
Power for generating plasma (UHF) = 800 W
(B) Recovery recipe 1: Increase the flow rate of H2 by 20%
(C) Recovery recipe 2: 25% increase in power (UHF)
The recovery recipes 1 and 2 increase the isotropic etching rate, and have a tendency of side etching with respect to the standard recipe 1. In this way, a process in which neutral and non-directional depot radicals and etch radicals are slightly balanced is constructed.
[0040]
The process of processing the wafer 4 is likely to shift under the influence of the surface condition of the vacuum processing chamber 1 or the effect of the area to be etched of the processed wafer, so that careful management of the process reproducibility is required.
[0041]
FIG. 5 shows an example of a correlation between the processed state of the sample and three different recipes applied to the two states of the vacuum processing chamber 1.
[0042]
Generally, for the chamber state 1 which is a relatively clean state after the vacuum processing chamber 1 is cleaned, the processing can be performed in a normal shape without any residue by applying the standard recipe 1. In other words, when the vacuum processing chamber 1 is processed under the “standard recipe” in a “state 1”, for example, in a state in which no foreign matter is adhered to the inner wall surface, for example, immediately after the cleaning, and the operation is performed under the normal conditions, the groove shape on the sample surface is obtained. Becomes a regular shape.
[0043]
Further, when a plurality of samples are processed and in the “state 2” in which foreign matter adheres to the inner wall of the vacuum processing chamber 1 and the processing is performed according to the “standard recipe”, a residue remains in the groove shape on the sample surface. However, if the operation is performed in the “recovery recipe 1” or the “recovery recipe 2” in the vacuum processing chamber 1 or the “state 2”, the residue is removed and the groove shape on the sample surface becomes a regular shape.
[0044]
However, when the recovery recipe 1 or the recovery recipe 2 is applied to the chamber state 1, although there is no residue, side etching is observed in the processed shape, and this is likely to cause a defect by embedding in the next step.
[0045]
On the other hand, in the chamber state 2 in which the processing is repeated for a while after the cleaning, a residue is generated if the standard recipe is used, but normal processing can be performed by applying the recovery recipe 1 or 2.
If the residual is out of the predetermined range and the effect of residue reduction is not recognized even if the recovery recipe 1 or the recovery recipe 2 is continuously applied, the wafer is removed for safety. It is preferable to stop the process 4 and perform cleaning.
[0046]
FIG. 6 shows a flowchart of the process in the embodiment of the present invention. First, an operation recipe having contents corresponding to the processing process of the wafer 4 is appropriately set (602). Then, after the processing wafer is carried into the processing chamber (604), etching is started by the standard recipe (606 to 608). During the etching, the fitting residual is monitored and output from the arithmetic processing unit 12 as needed, and the residual D is determined (610 to 614).
[0047]
If it is determined that the surface of the wafer is rough and the fitting residual is large, it is determined that the chamber state has changed, and a recovery recipe 1 or 2 is selected (616), and processing is performed until the etching end point. After processing, the wafer is unloaded. For the next wafer, the etching is started by the standard recipe, and when the fitting residual becomes large, the recovery recipe 1 or 2 is selected and the processing is performed until the etching end point (618). Hereinafter, the same processing for each wafer is repeated until the processing of the wafer to be processed by the process under the same conditions is completed (604 to 624).
[0048]
Next, FIG. 7 illustrates a part of a dual damascene forming process targeted by the present invention. As described above, introduction of a material having a low dielectric constant (k value) as an inter-wiring insulating material is progressing, and in order to further lower the dielectric constant, a material having pores introduced in a material called a porous insulating film is also used. Have been. These materials are mainly used in combination with copper as a wiring material, and are formed by a dual damascene method, so that a process of etching an insulating film is required. That is, as shown in FIG. 7A, a groove shape 708 is process-transferred to a porous insulating film 706 using a hard mask 704 on a sample 700 having a hole shape 702 processed in a previous step. 701 is a base insulating film.
[0049]
In the etching of the insulating film having holes, the influence of the geometrical structure of the holes appears even though they are fine, and as shown in FIG. 7B, the surface is roughened 730 during the etching. . Therefore, it is necessary to proceed with etching while suppressing an increase in surface roughness during etching. In order to suppress the surface roughness 730 during the etching, the dependency of the etching rate on the incident angle of the ion, which is the cause, may be reduced. The recovery recipes 1 and 2 increase the isotropic etching rate due to radicals and tend to be side-etched. In this way, a process in which neutral and non-directional depot radicals and etch radicals are balanced is constructed.
[0050]
Therefore, when it is determined that the fitting residual is large corresponding to the roughness of the wafer surface, the recovery recipe 1 or 2 is selected and the processing is performed up to the etching end point.
[0051]
In this manner, a good groove processed shape 740 having no residue as shown in FIG. 7C was obtained.
According to the present invention, even in the processing of a porous insulating film having a small process margin, it is possible to detect a rough surface leading to a residue in order to prevent a residue defect and to control a recipe change by the same, thereby achieving vacuum processing. Control of the state change of the room becomes possible. As a result, there is an effect that a semiconductor integrated circuit can be manufactured at low cost.
[0052]
An embodiment of the present invention will be described with reference to FIGS.
[0053]
<Example 1>
First, as one embodiment of the present invention, using the UHF-ECR type vacuum processing apparatus described in FIG. 1, 50 wafers having the same mask pattern with an organic insulating film having holes and a relative dielectric constant of 2.2 are used. Was continuously etched. When the processed wafers were inspected, the first to 27th wafers passed the residue defect inspection, but the 28th and subsequent wafers failed.
[0054]
The data continuously collected and recorded by the monitor devices 10 and 11 were processed and analyzed by 12 signal processing units. As a result of the analysis, as shown in FIG. 8, the fitting coefficient with respect to the predicted value of the film thickness model starts to change in the latter half of the etching processing of the 25th wafer, and the fluctuation gradually increases in subsequent wafers, and further processing is repeated. Was repeated in a state where the fluctuation range was saturated.
[0055]
<Example 2>
Next, as another embodiment of the present invention, when a deviation of the fitting value is detected, control using a recovery recipe 1 in which an etching gas flow rate is increased by a predetermined amount is performed with respect to a standard recipe. 50 samples of the same sample were continuously processed in the same manner. As a result, as shown in FIG. 9, the recovery control did not work for the first to 24th wafers. However, the recovery control was activated from the 25th sheet, and the etching process was performed with the recipe in which the gas flow rate was increased. For the 25th and subsequent wafers, the fitting coefficient D gradually returned after the recovery control worked, and returned to a value less than the allowable range DL before the start of etching at the end point of the etching.
[0056]
Residual defect inspection was performed on 50 wafers in this continuous process, and all passed with a residual amount equal to or less than the specified value DL.
[0057]
<Example 3>
Next, as another example of the present invention, an etching process was performed on 50 samples having different mask patterns from those described above using the control method and the recovery recipe 1 of the present invention. In this case, as shown in FIG. 10, the application of the recovery recipe started from the 35th wafer and continued until the last 50th wafer. Residues and dimensional inspection were performed on 50 wafers after processing, and all the wafers met the criteria and passed.
[0058]
Next, as a recovery recipe, recovery recipe 2 for increasing UHF power, which is plasma generation power, from a standard recipe was applied. Using this and the control of the present invention, continuous processing was performed on the first 50 samples. At this time, as shown in FIG. 10, the control was periodically performed on the twelfth, twenty-fourth, thirty-sixth, and forty-eighth sheets. Similarly, when 50 samples of this sample were inspected for residue and dimensions, all passed. It is considered that the reason why the control occurred intermittently, unlike the previous embodiment, was that the recovery recipe 2 in which the UHF power was increased returned to the initial state after cleaning not only to the wafer surface but also to the chamber state. .
[0059]
As is apparent from these examples, according to the present invention, it is possible to produce fine semiconductor integrated circuits with high yield without the need for QC work which requires a lot of cost.
[0060]
In the embodiment of the present invention, the reflected light of the plasma light is used as the reflected light on the wafer. However, the reflected light may be used by using a plurality of different light sources. Is within. Further, the vacuum processing apparatus is not limited to the UHF-ECR type, and can be applied to vacuum processing apparatuses of other types.
[0061]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to this invention, plasma processing of a sample, especially a low dielectric constant insulating film can be performed stably with low production quality control cost.
[Brief description of the drawings]
FIG. 1 is a sectional structural view of a vacuum processing apparatus used in an embodiment of the present invention.
FIG. 2 is a diagram showing a block diagram for extracting a fitting residual and a recipe selection control diagram in the embodiment of FIG. 1;
FIG. 3 is a diagram showing a relationship between a measured spectrum and a predicted spectrum of a reflectance spectrum in the embodiment of FIG. 1;
FIG. 4 is a diagram showing an example of a relationship between a fitting residual and a surface roughness and a relationship between a fitting residual and an applied recipe time chart in the embodiment of FIG. 1;
FIG. 5 is a diagram showing a chamber state and a processing result of an applied recipe in the embodiment of FIG. 1;
FIG. 6 is a flowchart of process control in the embodiment of FIG.
FIG. 7 is a view for explaining a sample processing step in the embodiment of FIG. 1;
FIG. 8 is a diagram showing a change in fitting residual when a residue defect occurs.
FIG. 9 is a diagram for explaining the effect of the first embodiment of the present invention by using a change in fitting residual;
FIG. 10 is a diagram for explaining the effect of the second embodiment of the present invention by a change in fitting residual;
FIG. 11 is a diagram for explaining the effect of the third embodiment of the present invention using a change in fitting residual;
FIG. 12 is a diagram illustrating a difference in etching depending on the presence or absence of a hole.
FIG. 13 is a diagram illustrating surface roughness during etching.
FIG. 14 is a diagram illustrating generation of residues after etching.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Vacuum processing chamber, 2 ... Quartz window, 3 ... Lower electrode, 4 ... Wafer, 5 ... High frequency bias power supply, 6 ... Antenna, 7 ... Solenoid coil, 8 ... Gas dispersion plate, 9 ... UHF power supply, 10 ... Reflected light Intensity monitoring device, 11: Plasma light monitoring device, 12: Operation processing unit, 13: Recipe selection control unit, 14: Mass flow controller, 21: Reflectance spectrum calculation unit, 22: Model prediction spectrum calculation unit, 23: Fitting processing unit , 24... Comparison / decision unit, 25... Recipe selection unit, 100.

Claims (15)

真空処理室内においてプラズマを生成して試料を処理する手段と、処理される前記試料の反射干渉光をモニタするモニタ手段とを備えたドライエッチング装置におけるドライエッチング方法であって、
処理される前記試料の表面での反射干渉光スペクトルを検出するステップと、該反射干渉光スペクトルの、試料表面の膜の反射モデルで予測される理論値に対するカーブフィッティング残差を求めるステップと、
該カーブフィッティング残差が所定の範囲にあるか否かを判定するステップ、とを含む、試料のドライエッチング方法。
A dry etching method in a dry etching apparatus including means for processing a sample by generating plasma in a vacuum processing chamber, and monitoring means for monitoring reflected interference light of the sample to be processed,
Detecting a reflected interference light spectrum at the surface of the sample to be processed, and determining a curve fitting residual of the reflected interference light spectrum with respect to a theoretical value predicted by a reflection model of a film on the sample surface;
Determining whether the curve fitting residual is within a predetermined range.
請求項1において、前記残差が所定の範囲から外れた場合に、前記試料の処理方法を変更する、ドライエッチング方法。2. The dry etching method according to claim 1, wherein when the residual deviates from a predetermined range, a processing method of the sample is changed. 請求項2において、前記試料の処理方法の変更に、前記プラズマを生成する電力の変更が含まれる、ドライエッチング方法。3. The dry etching method according to claim 2, wherein the change in the method for processing the sample includes a change in power for generating the plasma. 請求項2において、前記試料の処理方法の変更に、前記プラズマを生成させるための処理ガスの流量の変更が含まれる、ドライエッチング方法。3. The dry etching method according to claim 2, wherein changing the method of processing the sample includes changing a flow rate of a processing gas for generating the plasma. 請求項1において、前記残差が所定の範囲から外れた場合に、前記試料の処理を停止する、ドライエッチング方法。2. The dry etching method according to claim 1, wherein the processing of the sample is stopped when the residual is out of a predetermined range. 試料表面での干渉反射光強度スペクトルを、試料表面の膜構造から予想される干渉反射光強度スペクトルと比較したときのフィッティング残差をモニタし、
該モニタ値、あるいは該モニタ値の経時的な変動によって反射干渉光を信号処理し、該信号処理の結果に基いてエッチング途中で前記試料の処理方法を変更し、前記試料表面の荒れの増加を抑制する、ドライエッチング方法。
Monitor the fitting residual when comparing the interference reflection light intensity spectrum on the sample surface with the interference reflection light intensity spectrum expected from the film structure on the sample surface,
The monitor value or the reflected interference light is signal-processed by the temporal change of the monitor value, and the processing method of the sample is changed during etching based on the result of the signal processing, thereby increasing the roughness of the sample surface. Suppress, dry etching method.
請求項1または6において、中性で方向性を持たないデポラジカルとエッチラジカルとをバランスさせて、前記試料の表面の荒れが所定の範囲になるように制御する、ドライエッチング方法。7. The dry etching method according to claim 1, wherein a neutral and non-directional deposition radical and an etching radical are balanced to control the surface roughness of the sample so as to fall within a predetermined range. 請求項1または6において、前記試料の表面の荒れが所定の範囲にあるか否か及び前記試料の処理方法の変更を、表示部に表示するステップを含むドライエッチング方法。7. The dry etching method according to claim 1, further comprising the step of displaying whether or not the surface roughness of the sample is within a predetermined range and displaying a change in the processing method of the sample on a display unit. 請求項1または6において、前記残差が所定の範囲内にある場合に、前記残渣に関する情報を用いて、次のドライエッチング装置の工程で該残渣分を補正する処理を含むドライエッチング方法。7. The dry etching method according to claim 1, wherein when the residual is within a predetermined range, a process of correcting the residue in a next dry etching apparatus step using information on the residue. 請求項1または6において、前記試料の処理が、材料内に空孔を有した絶縁膜のエッチングであるドライエッチング方法。7. The dry etching method according to claim 1, wherein the processing of the sample is etching of an insulating film having holes in the material. 真空処理室内においてプラズマを生成して試料を処理する手段と、処理される前記試料の反射干渉光をモニタするモニタ手段とを備えたドライエッチング装置であって、
処理される前記試料の表面での反射干渉光スペクトルを検出する手段と、
該反射干渉光スペクトルの、試料表面の膜の反射モデルで予測される理論値に対するカーブフィッティング残差を求める手段と、
該カーブフィッティング残差が所定の範囲にあるか判定する手段とを含む試料のドライエッチング装置。
A dry etching apparatus comprising: means for processing a sample by generating plasma in a vacuum processing chamber; andmonitor means for monitoring reflected interference light of the sample to be processed,
Means for detecting the reflected interference light spectrum at the surface of the sample to be processed;
Means for determining a curve fitting residual for the theoretical value predicted by a reflection model of the film on the sample surface of the reflected interference light spectrum,
Means for determining whether the curve fitting residual is within a predetermined range.
請求項11において、前記残差が所定の範囲から外れた場合に、前記試料の処理方法を変更する手段を含む、ドライエッチング装置。12. The dry etching apparatus according to claim 11, further comprising means for changing a processing method of the sample when the residual is out of a predetermined range. 請求項12において、前記試料の処理方法を変更する手段は、エッチング処理条件の異なる複数の運転レシピに関する情報と、いずれかの前記運転レシピを出力する手段を含む、ドライエッチング装置。13. The dry etching apparatus according to claim 12, wherein the means for changing the processing method of the sample includes information on a plurality of operation recipes having different etching processing conditions and a means for outputting any one of the operation recipes. 請求項11において、該反射干渉光スペクトルの、試料表面の膜の反射モデルで予測される理論値に対するカーブフィッティング残差を求める手段は、
反射光強度モニタの信号をプラズマ光強度モニタの信号で正規化し、複数の波長に対して実際に測定された反射率スペクトルを算出する手段と、
該実測された反射率スペクトルを、モデル予測スペクトルに対して一致する様に、フィッティング処理を行う手段、を含む、ドライエッチング装置。
The means for obtaining a curve fitting residual of the reflected interference light spectrum with respect to a theoretical value predicted by a reflection model of a film on a sample surface according to claim 11,
Means for normalizing the signal of the reflected light intensity monitor with the signal of the plasma light intensity monitor and calculating a reflectance spectrum actually measured for a plurality of wavelengths;
Means for performing a fitting process so that the actually measured reflectance spectrum matches the model predicted spectrum.
請求項11おいて、前記カーブフィッティング残差が所定の範囲にあるか否かの判定結果及び前記試料の処理方法の変更を表示する表示部を有するドライエッチング装置。12. The dry etching apparatus according to claim 11, further comprising: a display unit that displays a result of determining whether the curve fitting residual is within a predetermined range and a change in a method of processing the sample.
JP2003040771A 2003-02-19 2003-02-19 Sample dry etching method and dry etching apparatus Expired - Fee Related JP4068986B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003040771A JP4068986B2 (en) 2003-02-19 2003-02-19 Sample dry etching method and dry etching apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003040771A JP4068986B2 (en) 2003-02-19 2003-02-19 Sample dry etching method and dry etching apparatus

Publications (3)

Publication Number Publication Date
JP2004253516A true JP2004253516A (en) 2004-09-09
JP2004253516A5 JP2004253516A5 (en) 2006-02-16
JP4068986B2 JP4068986B2 (en) 2008-03-26

Family

ID=33024530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003040771A Expired - Fee Related JP4068986B2 (en) 2003-02-19 2003-02-19 Sample dry etching method and dry etching apparatus

Country Status (1)

Country Link
JP (1) JP4068986B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009032947A (en) * 2007-07-27 2009-02-12 Hitachi High-Technologies Corp Recording medium
JP2013120063A (en) * 2011-12-06 2013-06-17 Shimadzu Corp Surface treatment condition monitoring apparatus
US9001337B2 (en) 2012-05-18 2015-04-07 Shimadzu Corporation Etching monitor device
US9007599B2 (en) 2012-04-09 2015-04-14 Shimadzu Corporation Depth of hole measurement by subtracting area of two spectra separated by time
JP2017143261A (en) * 2016-02-08 2017-08-17 ラム リサーチ コーポレーションLam Research Corporation Methods and apparatuses for etch profile optimization by reflectance spectra matching and surface kinetic model optimization
US11624981B2 (en) 2018-04-10 2023-04-11 Lam Research Corporation Resist and etch modeling
US11704463B2 (en) 2018-04-06 2023-07-18 Lam Research Corporation Method of etch model calibration using optical scatterometry
CN116952438A (en) * 2023-09-19 2023-10-27 中铝材料应用研究院有限公司 Method and test device for evaluating residual stress of thin plate based on etching deformation
US11921433B2 (en) 2018-04-10 2024-03-05 Lam Research Corporation Optical metrology in machine learning to characterize features

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009032947A (en) * 2007-07-27 2009-02-12 Hitachi High-Technologies Corp Recording medium
JP2013120063A (en) * 2011-12-06 2013-06-17 Shimadzu Corp Surface treatment condition monitoring apparatus
US9007599B2 (en) 2012-04-09 2015-04-14 Shimadzu Corporation Depth of hole measurement by subtracting area of two spectra separated by time
US9001337B2 (en) 2012-05-18 2015-04-07 Shimadzu Corporation Etching monitor device
JP2017143261A (en) * 2016-02-08 2017-08-17 ラム リサーチ コーポレーションLam Research Corporation Methods and apparatuses for etch profile optimization by reflectance spectra matching and surface kinetic model optimization
US11704463B2 (en) 2018-04-06 2023-07-18 Lam Research Corporation Method of etch model calibration using optical scatterometry
US11624981B2 (en) 2018-04-10 2023-04-11 Lam Research Corporation Resist and etch modeling
US11921433B2 (en) 2018-04-10 2024-03-05 Lam Research Corporation Optical metrology in machine learning to characterize features
CN116952438A (en) * 2023-09-19 2023-10-27 中铝材料应用研究院有限公司 Method and test device for evaluating residual stress of thin plate based on etching deformation
CN116952438B (en) * 2023-09-19 2023-12-12 中铝材料应用研究院有限公司 Method and test device for evaluating residual stress of thin plate based on etching deformation

Also Published As

Publication number Publication date
JP4068986B2 (en) 2008-03-26

Similar Documents

Publication Publication Date Title
US6916396B2 (en) Etching system and etching method
JP5577532B2 (en) DC / RF hybrid processing system
US7344993B2 (en) Low-pressure removal of photoresist and etch residue
US7169440B2 (en) Method for removing photoresist and etch residues
US8038896B2 (en) Plasma processing method and apparatus
US7700494B2 (en) Low-pressure removal of photoresist and etch residue
TWI734826B (en) Anomaly detection method and semiconductor manufacturing apparatus
JP2666768B2 (en) Dry etching method and apparatus
US10665516B2 (en) Etching method and plasma processing apparatus
JP2009246368A (en) Multi-layer/multi-input/multi-output (mlmimo) model, and method of using the same
JP2001085388A (en) Detection of end point
US20100029024A1 (en) Plasma processing method
JP4068986B2 (en) Sample dry etching method and dry etching apparatus
JP2005033187A (en) Processing method and processing system
US7009714B2 (en) Method of dry etching a sample and dry etching system
JP2006294658A (en) Plasma treating apparatus
JP2004342632A (en) Method of manufacturing semiconductor device
US8492174B2 (en) Etch tool process indicator method and apparatus
JP2006013013A (en) Control method of plasma etching process device and trimming amount control system
JP2001217227A (en) Method for detecting end point
TWI756326B (en) Consumption judgment method and plasma processing device
KR101759745B1 (en) Etch tool process indicator method and apparatus
JP2001007084A (en) Method for determining termination of etching
US6930049B2 (en) Endpoint control for small open area by RF source parameter Vdc
TWI431685B (en) Plasma processing device and plasma processing method

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051222

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20051222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees