JP2004246393A - Method for manufacturing semiconductor display device - Google Patents

Method for manufacturing semiconductor display device Download PDF

Info

Publication number
JP2004246393A
JP2004246393A JP2004160489A JP2004160489A JP2004246393A JP 2004246393 A JP2004246393 A JP 2004246393A JP 2004160489 A JP2004160489 A JP 2004160489A JP 2004160489 A JP2004160489 A JP 2004160489A JP 2004246393 A JP2004246393 A JP 2004246393A
Authority
JP
Japan
Prior art keywords
substrate
vertical alignment
alignment film
forming
gap holding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004160489A
Other languages
Japanese (ja)
Other versions
JP4286723B2 (en
Inventor
Yoshiharu Hirakata
吉晴 平形
Takeshi Nishi
毅 西
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004160489A priority Critical patent/JP4286723B2/en
Publication of JP2004246393A publication Critical patent/JP2004246393A/en
Application granted granted Critical
Publication of JP4286723B2 publication Critical patent/JP4286723B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor display device having a uniform cell thickness and showing favorable display characteristics. <P>SOLUTION: In an active matrix semiconductor display device having a pixel TFT and a driving circuit TFT integrally fabricated on one substrate, the cell gap is controlled by a cell gap holding material disposed between the pixel region and the driving circuit region. Thereby, a uniform cell gap can be obtained over the entire semiconductor display device. Since a conventional granular spacer is not used, no stress is induced in the driving circuit TFT during laminating the active matrix substrate with a counter substrate. Thus, damages on the driving circuit TFT can be prevented. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

本明細書で開示する発明は、薄膜トランジスタを用いた半導体表示装置に関する。特に、画素スイッチング回路と駆動回路とが同一基板上に一体形成された半導体表示装置に関する。   The invention disclosed in this specification relates to a semiconductor display device using a thin film transistor. In particular, the present invention relates to a semiconductor display device in which a pixel switching circuit and a drive circuit are formed integrally on the same substrate.

最近安価なガラス基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ(TFT)を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置の需要が高まってきたことによる。   Recently, a technique for manufacturing a semiconductor device in which a semiconductor thin film is formed on an inexpensive glass substrate, for example, a thin film transistor (TFT) has been rapidly developed. The reason is that the demand for the active matrix type liquid crystal display device has been increased.

アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数十〜数百万個もの画素領域にそれぞれTFTが配置され、各画素電極に出入りする電荷をTFTのスイッチング機能により制御するものである。   In an active matrix type liquid crystal display device, TFTs are arranged in several tens to several millions of pixel regions arranged in a matrix, and electric charges flowing into and out of each pixel electrode are controlled by a switching function of the TFTs.

ここで、薄膜トランジスタが配置されたアクティブマトリクス型液晶表示装置の基本的な構成を図1を用いて説明する。まず、液晶表示装置を基板に対して垂直な方向に切断した断面図を、図1(A)に示す。この断面は、図1(B)のA−A'で示される破線で切断した断面図に相当する。   Here, a basic configuration of an active matrix liquid crystal display device in which thin film transistors are arranged will be described with reference to FIG. First, FIG. 1A is a cross-sectional view of a liquid crystal display device cut in a direction perpendicular to a substrate. This cross section corresponds to a cross section cut along a dashed line indicated by AA ′ in FIG.

下地基板101は、透光性であり、絶縁膜が基板表面に形成されている(図示せず)。102はTFTの活性層、103はゲイト電極、104はデータ線、105はドレイン電極、106は層間絶縁膜、107はブラックマトリクス、108は透明導電性膜から成る画素電極、109は配向膜である。   The base substrate 101 is light-transmitting, and has an insulating film formed on the surface of the substrate (not shown). 102 is an active layer of a TFT, 103 is a gate electrode, 104 is a data line, 105 is a drain electrode, 106 is an interlayer insulating film, 107 is a black matrix, 108 is a pixel electrode made of a transparent conductive film, and 109 is an alignment film. .

上記のような構成を有するTFTが配置された基板全体をアクティブマトリクス基板と呼ぶことにする。なお、図1(A)では1つの画素のみに注目しているが、実際には、数十〜数百万個の画素スイッチングTFT(画素TFTと呼ぶ)を含む画素領域と、それらを駆動する複数のTFTを含む周辺駆動回路領域とによってアクティブマトリクス基板が構成される。   The entire substrate on which the TFT having the above-described configuration is arranged is referred to as an active matrix substrate. Although FIG. 1A focuses on only one pixel, in actuality, a pixel region including several tens to several millions of pixel switching TFTs (referred to as pixel TFTs) and driving them are provided. An active matrix substrate is constituted by a peripheral driving circuit region including a plurality of TFTs.

一方、110は透光性を有する基板であり、111は透明導電性膜から成る対向電極、112は配向膜である。このような構成をとるアクティブマトリクス基板と対向する基板全体を、対向基板と呼ぶことにする。   On the other hand, 110 is a light-transmitting substrate, 111 is a counter electrode made of a transparent conductive film, and 112 is an alignment film. The entire substrate facing the active matrix substrate having such a configuration is referred to as a counter substrate.

図2(A)に示すように、上記アクティブマトリクス基板および対向基板には、液晶材料の配向性を整えるためのラビングなどの配向処理が行われる。その後、アクティブマトリクス基板と対向基板との基板間隔(セルギャップ)を制御するために、アクティブマトリクス基板側に粒形のスペーサが基板全面に均一に散布される。次に、シール剤が印刷される。シール剤は、基板同士を貼り合わせる接着剤としての役割と、基板間に注入される液晶材料が基板外部に漏れないように封入するための封止剤としての役割とを果たす。   As shown in FIG. 2A, the active matrix substrate and the counter substrate are subjected to an alignment treatment such as rubbing for adjusting the alignment of a liquid crystal material. Thereafter, in order to control the distance between the active matrix substrate and the opposing substrate (cell gap), granular spacers are uniformly dispersed on the entire surface of the active matrix substrate. Next, a sealant is printed. The sealant has a role as an adhesive for bonding the substrates together and a role as a sealant for sealing the liquid crystal material injected between the substrates so as not to leak outside the substrates.

図3は、アクティブマトリクス基板の断面図である。図3に示すように、セルギャップを制御するために粒形のスペーサがアクティブマトリクス基板全面上に均一に散布されるので、画素領域のみならず周辺駆動回路領域にもスペーサが存在することになる。通常、画素TFTと駆動回路TFTとは素子の大きさにそれほど違いはない。しかし、画素領域には、画素TFTを覆うブラックマトリクス、透明導電性膜から成る画素電極等が形成される。また、反射型の液晶表示装置においては、画素領域には、反射電極が形成される。さらに、駆動回路領域には、画素TFTを駆動するCMOS回路を構成するために接続配線が形成される。よって、画素領域と駆動回路領域とは、下地基板表面からの高さ(距離)に違いが生じてくる。   FIG. 3 is a sectional view of the active matrix substrate. As shown in FIG. 3, since the spacers in the form of particles are uniformly dispersed on the entire surface of the active matrix substrate to control the cell gap, the spacers exist not only in the pixel region but also in the peripheral driving circuit region. . Usually, there is not much difference in the size of the element between the pixel TFT and the driving circuit TFT. However, in the pixel area, a black matrix covering the pixel TFT, a pixel electrode made of a transparent conductive film, and the like are formed. In a reflection type liquid crystal display device, a reflection electrode is formed in a pixel region. Further, a connection line is formed in the drive circuit region to form a CMOS circuit for driving the pixel TFT. Therefore, the pixel region and the drive circuit region differ in height (distance) from the surface of the underlying substrate.

ここで、駆動回路領域に比較して画素領域の方が基板表面からの高さが高い場合を例にとることにする。粒形のスペーサは、湿式あるいは乾式法によって画素領域のみならず駆動回路領域にも散布される。粒形のスペーサが、ほぼ均一な大きさを有するとすると、スペーサの位置によって基板からの高低差が生じてくる。画素領域上と駆動回路領域上とに位置するスペーサ上面の基板からの高さをそれぞれ、hp、hdとする。画素領域と駆動回路領域との大きさの違いによる高低差Δh=hp−hdが生じていることがわかる。   Here, a case where the height of the pixel region from the substrate surface is higher than that of the drive circuit region will be described as an example. The granular spacers are dispersed not only in the pixel region but also in the drive circuit region by a wet or dry method. Assuming that the granular spacer has a substantially uniform size, a height difference from the substrate occurs depending on the position of the spacer. The heights of the upper surfaces of the spacers located on the pixel region and the drive circuit region from the substrate are hp and hd, respectively. It can be seen that a height difference Δh = hp−hd occurs due to a difference in size between the pixel region and the drive circuit region.

次に、図4(A)に示すように、アクティブマトリクス基板と対向基板とを貼り合わせる。その後、アクティブマトリクス基板と対向基板との間に液晶材料が充填され、液晶注入口が封止材で封止される(図4(B))。こうして、図1(A)に示すような構成を有するアクティブマトリクス型液晶表示装置が作製される。   Next, as shown in FIG. 4A, the active matrix substrate and the counter substrate are bonded to each other. Thereafter, a liquid crystal material is filled between the active matrix substrate and the counter substrate, and the liquid crystal injection port is sealed with a sealing material (FIG. 4B). Thus, an active matrix liquid crystal display device having a structure as shown in FIG. 1A is manufactured.

しかし、上記のような構成を有する液晶表示装置には以下のような問題点がある。   However, the liquid crystal display having the above configuration has the following problems.

画素領域と駆動回路領域との大きさの違いによる高低差Δhのために、アクティブマトリクス基板と対向基板とを貼り合わせたときに、セルギャップを均一にすることができず、セル厚ムラが生じてしまう。その上、図4(A)および(B)に示すように、対向基板にひずみが生じてしまう。セル厚ムラおよび対向基板にひずみの生じた液晶表示装置には、表示ムラが生じる、対向基板上面に干渉縞が生じるなどの欠陥が現れる。   Due to the height difference Δh due to the difference in size between the pixel region and the drive circuit region, when the active matrix substrate and the counter substrate are bonded together, the cell gap cannot be made uniform and cell thickness unevenness occurs. Would. In addition, as shown in FIGS. 4A and 4B, the counter substrate is distorted. Defects such as display unevenness and interference fringes appearing on the upper surface of the counter substrate appear in the liquid crystal display device in which the cell thickness unevenness and the counter substrate are distorted.

また、画素領域に比較して駆動回路領域の方が基板表面からの高さが高い場合を例にとると、上述した高低差Δhのために、アクティブマトリクス基板と対向基板とを貼り合わせる際に、駆動回路領域上に散布されたスペーサには必要以上の大きな力がかかることになり、画素TFTよりも複雑な構造を有する駆動回路TFTに少なからずダメージを与えることになる。その結果、製品の歩留まりに影響を及ぼすことになる。   Further, taking an example in which the height of the drive circuit region from the substrate surface is higher than that of the pixel region, when the active matrix substrate and the counter substrate are bonded to each other due to the height difference Δh described above. In addition, an excessively large force is applied to the spacers scattered on the drive circuit area, and the drive circuit TFT having a more complicated structure than the pixel TFT is considerably damaged. As a result, the product yield is affected.

また、図1(B)に示すように、粒形のスペーサ115が画素領域に存在する場合、スペーサ115の近傍は液晶材料の配向性が乱れるため、画像表示の乱れ(ディスクリネーション)が観測される場合がある。   Further, as shown in FIG. 1B, when a granular spacer 115 is present in the pixel region, a disorder of image display (disclination) is observed in the vicinity of the spacer 115 because the orientation of the liquid crystal material is disrupted. May be done.

上述したように、従来の粒形のスペーサを用いてセルギャップを制御する場合は、さまざまな要因により、良好な表示を得ることができないことがある。   As described above, in the case where the cell gap is controlled using the conventional granular spacers, good display may not be obtained due to various factors.

また、一般的に製造または試作されている液晶表示装置は画素ピッチに関係なく、4〜6μm程度のセルギャップを確保しているようであるが、今後は、液晶パネルの高精細化が求められ、画素ピッチを更に微細化する傾向が強まってきている。   In general, a liquid crystal display device manufactured or prototyped seems to have a cell gap of about 4 to 6 μm irrespective of the pixel pitch, but in the future, a higher definition of the liquid crystal panel is required. The tendency to further miniaturize the pixel pitch is increasing.

例えば、投射型液晶表示装置(プロジェクション)は、画像をスクリーンに拡大投射することを考えて可能な限り高精細な画像を表示できることが望ましい。またコストの面からも光学系を小型化する必要があり、パネルサイズを小さくすることが必要である。このため、今後は画素ピッチが40μm以下、好ましくは30μm以下の液晶表示装置を作製する必要がある。   For example, it is desirable that a projection-type liquid crystal display device (projection) can display an image with the highest possible definition in consideration of enlarging and projecting an image on a screen. It is also necessary to reduce the size of the optical system from the viewpoint of cost, and it is necessary to reduce the size of the panel. For this reason, it is necessary to fabricate a liquid crystal display device having a pixel pitch of 40 μm or less, preferably 30 μm or less.

このような高精細な画像を必要とする液晶表示装置には、数μmの粒形スペーサでさえも、有効表示領域に存在する場合は表示品質の劣化につながる。   In a liquid crystal display device requiring such a high-definition image, display quality is degraded even when a granular spacer of several μm exists in an effective display area.

さらに、従来の粒形のスペーサは、液晶材料注入時に、液晶材料の流動によって粒形のスペーサ自体も流れてしまい、結果として均一なスペーサ散布密度を得ることができず、セル厚ムラの原因となることがあった。   Further, in the conventional granular spacer, when the liquid crystal material is injected, the granular spacer itself flows due to the flow of the liquid crystal material, and as a result, a uniform spacer distribution density cannot be obtained, which may cause uneven cell thickness. There was something.

また、最近注目されてきている強誘電性液晶を用いた液晶表示装置や、反射型液晶表示装置には、その特性上、小さいセルギャップが求められている。   In addition, a liquid crystal display device using a ferroelectric liquid crystal and a reflection type liquid crystal display device that have recently attracted attention require a small cell gap due to its characteristics.

しかし、従来のような粒形のスペーサを用いて小さく均一なセルギャップを有するセルを作製することは、一般的に困難である。   However, it is generally difficult to produce a cell having a small and uniform cell gap using a conventional granular spacer.

本発明は、従来の粒形のスペーサを用いては困難であった、小さく均一なセルギャップを有するセルを作製することによって、セル厚ムラおよび表示ムラのない半導体表示装置を提供することを課題とする。また、本発明は、従来の粒形のスペーサを用いた場合、基板の貼り合わせ時にTFTに生じていた不必要な応力が生じないようにし、TFTにダメージを与えないようにすることを課題とする。   An object of the present invention is to provide a semiconductor display device having no cell thickness unevenness and display unevenness by manufacturing a cell having a small and uniform cell gap, which has been difficult using a conventional granular spacer. And Another object of the present invention is to prevent the use of unnecessary stress that has occurred in the TFT during the bonding of the substrates when a conventional granular spacer is used, so that the TFT is not damaged. I do.

本発明のある実施態様によると、複数の薄膜トランジスタと前記複数の薄膜トランジスタに電気的に接続された複数の画素電極とを少なくとも有する画素領域と、前記複数の薄膜トランジスタを駆動する複数の薄膜トランジスタによって構成される複数の駆動回路を少なくとも有する、前記画素領域とは別の場所に設けられる駆動回路領域と、下地基板と、を備える第1の基板と、前記第1の基板に対向する第2の基板と、複数のギャップ保持材と、前記第1の基板に対向する第2の基板とを張り合わせるシール剤と、を少なくとも備える半導体表示素子であって、前記下地基板の表面から前記画素領域の表面までの距離と、前記下地基板の表面から前記駆動回路領域の表面までの距離とは、異なり、前記複数のギャップ保持材は、前記画素領域および前記駆動回路領域以外の領域に形成される半導体表示装置が提供される。このことによって上記課題が達成される。   According to an embodiment of the present invention, the pixel region includes at least a plurality of thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors, and includes a plurality of thin film transistors driving the plurality of thin film transistors. A first substrate including at least a plurality of driving circuits, a driving circuit region provided in a location different from the pixel region, and a base substrate; a second substrate facing the first substrate; A semiconductor display element including at least a plurality of gap holding members and a sealant for bonding a second substrate facing the first substrate, wherein the sealant includes a sealant that adheres to a surface of the base substrate to a surface of the pixel region. The distance is different from the distance from the surface of the base substrate to the surface of the drive circuit region, and the plurality of gap holding materials are The semiconductor display device formed in a region other than the band and the driving circuit region is provided. This achieves the above object.

本発明の別の実施態様によると、マトリクス状に配置された複数の画素電極と前記複数の画素電極のそれぞれに接続された複数の画素薄膜トランジスタとを少なくとも有する画素領域と、前記複数の画素薄膜トランジスタを駆動する複数の薄膜トランジスタによって構成される駆動回路を少なくとも有する駆動回路領域と、下地基板と、を少なくとも備えるアクティブマトリクス基板と、前記アクティブマトリクス基板に対向する対向基板と、前記アクティブマトリクス基板と前記対向基板との間に挟持された、印加電圧によって光学的応答が制御される表示媒体と、少なくとも備える半導体表示装置であって、前記下地基板の表面から前記画素領域の表面までの距離と、前記下地基板の表面から前記駆動回路領域の表面までの距離とは、異なり、前記複数のギャップ保持材は、前記画素領域および前記駆動回路領域以外の領域に形成される半導体表示装置が提供される。このことによって上記目的が達成される。   According to another embodiment of the present invention, a pixel region having at least a plurality of pixel electrodes arranged in a matrix and a plurality of pixel thin film transistors connected to each of the plurality of pixel electrodes, and the plurality of pixel thin film transistors An active matrix substrate including at least a driving circuit region having at least a driving circuit constituted by a plurality of thin film transistors to be driven; a base substrate; a counter substrate facing the active matrix substrate; the active matrix substrate and the counter substrate A display medium, the optical response of which is controlled by an applied voltage, and a semiconductor display device including at least a distance from a surface of the base substrate to a surface of the pixel region; Is different from the distance from the surface of the Ri, wherein the plurality of gap retaining member is a semiconductor display device formed in a region other than the pixel region and the driver circuit region is provided. This achieves the above object.

前記表示媒体は、印加電圧に応答して光学的特性が変調されてもよい。   The display medium may have an optical property modulated in response to an applied voltage.

前記表示媒体は、液晶材料であってもよい。   The display medium may be a liquid crystal material.

前記複数のギャップ保持材は、前記画素領域の周囲に形成されてもよい。   The plurality of gap retaining members may be formed around the pixel region.

前記複数のギャップ保持材の配置密度は、前記画素領域において均一であってもよい。   The arrangement density of the plurality of gap holding members may be uniform in the pixel region.

前記ギャップ保持材は、円柱形であってもよい。   The gap holding material may be cylindrical.

前記ギャップ保持材は、楕円柱形であってもよい。   The gap retaining material may be elliptical columnar.

前記ギャップ保持材は、多角柱形であってもよい。   The gap retaining material may be polygonal prism-shaped.

前記ギャップ保持材は、液晶材料の注入時に前記液晶材料が流動する妨げにならない形状を有していてもよい。   The gap holding material may have a shape that does not hinder the flow of the liquid crystal material when the liquid crystal material is injected.

前記ギャップ保持材の側面形状は、テーパ状であってもよい。   The side surface shape of the gap holding member may be tapered.

前記ギャップ保持材は、ポリイミド、アクリル、ポリアミド、またはポリイミドアミドのうちの何れか一つから成ってもよい。   The gap holding material may be made of any one of polyimide, acrylic, polyamide, and polyimide amide.

前記ギャップ保持材は、紫外線硬化樹脂から成ってもよい。   The gap holding material may be made of an ultraviolet curable resin.

前記ギャップ保持材は、エポキシ樹脂から成ってもよい。   The gap holding material may be made of an epoxy resin.

前記表示媒体は、液晶材料と高分子との混合層であってもよい。   The display medium may be a mixed layer of a liquid crystal material and a polymer.

前記表示媒体は、エレクトロルミネセンス素子であってもよい。   The display medium may be an electroluminescent device.

本発明によると、複数のギャップ保持材によってセルギャップの制御を行うので、半導体表示装置全体にわたって小さく均一なセル厚を得ることができる。   According to the present invention, since a cell gap is controlled by a plurality of gap holding members, a small and uniform cell thickness can be obtained over the entire semiconductor display device.

また、本発明によると、アクティブマトリクス基板と対向基板との貼り合わせ時に、画素TFTおよび駆動回路TFTには応力が生じないので、画素TFTおよび駆動回路TFTがダメージを受けることはない。   Further, according to the present invention, no stress is applied to the pixel TFT and the driving circuit TFT when the active matrix substrate is bonded to the counter substrate, so that the pixel TFT and the driving circuit TFT are not damaged.

本発明によると、セル厚分布のない均一なセル厚を有する半導体表示装置が得られる。また、本発明によると、粒形状のスペーサを散布すること無しにセルギャップを確保することができるので、基板の貼り合わせ時に駆動回路TFTに不必要な力がかかることを防ぐことができ、製品の歩留まりが向上する。   According to the present invention, a semiconductor display device having a uniform cell thickness without a cell thickness distribution can be obtained. Further, according to the present invention, since a cell gap can be secured without dispersing a granular spacer, it is possible to prevent an unnecessary force from being applied to the driving circuit TFT when bonding substrates. Yield is improved.

本発明では、画素スイッチングTFTと駆動回路TFTとを同一基板上に一体形成し、半導体表示装置を作製する。   In the present invention, a pixel switching TFT and a driving circuit TFT are integrally formed on the same substrate to manufacture a semiconductor display device.

(実施例1)   (Example 1)

本実施例の半導体表示装置の作製方法を以下に説明する。まず、アクティブマトリクス基板の作製について図5、図6および図7を用いて説明する。それぞれの図の左側部分に駆動回路TFTの作製工程を、右側部分に画素TFTの作製工程を示すことにする。   A method for manufacturing the semiconductor display device of this embodiment will be described below. First, fabrication of an active matrix substrate will be described with reference to FIGS. The left part of each figure shows the manufacturing process of the drive circuit TFT, and the right part shows the manufacturing process of the pixel TFT.

最初に、図5(A)を参照する。石英基板あるいはガラス基板501上に下地酸化膜として酸化珪素膜502を100〜300nmの厚さに形成する。この酸化珪素膜502の形成方法としては、酸素雰囲気中でのスパッタ法やプラズマCVD法を用いればよい。   First, reference is made to FIG. A silicon oxide film 502 having a thickness of 100 to 300 nm is formed as a base oxide film on a quartz substrate or a glass substrate 501. As a method for forming the silicon oxide film 502, a sputtering method in an oxygen atmosphere or a plasma CVD method may be used.

次に、プラズマCVD法やLPCVD法によってアモルファスもしくは多結晶のシリコン膜を30〜150nm、好ましくは50〜100nmの厚さに形成する。そして、熱アニールを行い、シリコン膜を結晶化させる。熱アニールは、500℃以上、好ましくは800〜900℃の温度で行う。熱アニールによってシリコン膜を結晶化させた後、光アニールを行うことによって更に結晶性を高めてもよい。また、熱アニールによってシリコン膜を結晶化させる際に、特開平6−244104号広報に開示されているように、ニッケル等の元素(触媒元素)を添加することによって、シリコンの結晶化を促進させてもよい。   Next, an amorphous or polycrystalline silicon film is formed to a thickness of 30 to 150 nm, preferably 50 to 100 nm by a plasma CVD method or an LPCVD method. Then, thermal annealing is performed to crystallize the silicon film. The thermal annealing is performed at a temperature of 500 ° C. or more, preferably 800 to 900 ° C. After the silicon film is crystallized by thermal annealing, the crystallinity may be further improved by performing optical annealing. Further, when the silicon film is crystallized by thermal annealing, an element (catalytic element) such as nickel is added to promote crystallization of silicon, as disclosed in JP-A-6-244104. You may.

次に、島状の周辺駆動回路TFTの活性層(Pチャネル型TFT活性層503、Nチャネル型TFT活性層504)、および画素TFT活性層505を形成する。図5では、便宜上、3つのTFTが示されているが、実際は、数百万個のTFTが同時に形成されている。   Next, an active layer (P-channel TFT active layer 503, N-channel TFT active layer 504) of the island-shaped peripheral driving circuit TFT and a pixel TFT active layer 505 are formed. Although three TFTs are shown in FIG. 5 for convenience, actually, several million TFTs are formed at the same time.

さらに、酸素雰囲気中でスパッタすることによって、厚さ50〜200nmの酸化珪素のゲイト絶縁膜506を形成する。ゲイト絶縁膜を形成する方法としてプラズマCVD法を用いてもよい。プラズマCVD法によって酸化珪素膜を形成する場合には、原料ガスとして、一酸化二窒素(NO)、あるいは酸素(O)とモノシラン(SiH)との混合ガスを用いるのが好ましい。 Further, a gate insulating film 506 of silicon oxide having a thickness of 50 to 200 nm is formed by sputtering in an oxygen atmosphere. As a method for forming the gate insulating film, a plasma CVD method may be used. In the case where a silicon oxide film is formed by a plasma CVD method, it is preferable to use dinitrogen monoxide (N 2 O) or a mixed gas of oxygen (O 2 ) and monosilane (SiH 4 ) as a source gas.

その後、LPCVD法によって多結晶シリコン膜を、厚さ200nm〜5μm、好ましくは200〜600nmで基板全面に形成する。この多結晶シリコン膜は、導電性を高めるために微量の燐を含有していてもよい。この多結晶シリコン膜をエッチングすることによって、ゲイト電極507、508および409を形成する。   Thereafter, a polycrystalline silicon film having a thickness of 200 nm to 5 μm, preferably 200 to 600 nm is formed on the entire surface of the substrate by LPCVD. This polycrystalline silicon film may contain a small amount of phosphorus to increase conductivity. By etching this polycrystalline silicon film, gate electrodes 507, 508 and 409 are formed.

次に、図5(B)に示すように、イオンドーピング法によって全ての島状活性層にゲイト電極をマスクとした自己整合的な燐のドーピングを行う。ドーピングガスとしては、フォスフィン(PH)を用いる。この時の、ドーズ量は、1×1012〜5×1013原子/cmとする。この結果、弱いN型領域(N−領域)510、511、512が形成される。 Next, as shown in FIG. 5B, self-aligned doping of phosphorus is performed on all the island-shaped active layers by using the gate electrode as a mask by an ion doping method. Phosphine (PH 2 ) is used as the doping gas. The dose at this time is set to 1 × 10 12 to 5 × 10 13 atoms / cm 2 . As a result, weak N-type regions (N-regions) 510, 511, and 512 are formed.

次に、図5(C)に示すように、Pチャネル型TFTの活性層503を覆うフォトレジストのマスク513、および画素TFTの活性層505のうち、ゲイト電極509を覆うフォトレジストのマスク514を形成する。ゲイト電極を覆うフォトレジストのマスクは、ゲイト電極と平行に、ゲイト電極の端から3μm離れた部分までを覆う。そして、再びイオンドーピング法によって燐を注入する。ドーピングガスは、フォスフィンを用いる。ドーズ量は、1×1014〜5×1015原子/cmとする。この結果、強いN型領域(N+領域)のソース/ドレイン515、516が形成される。画素TFTの活性層505の弱いN型領域(N−領域)512のうちマスク514で覆われていた領域517は、今回のドーピングでは燐が注入されない。したがって、領域517は、弱いN型領域のままである。 Next, as shown in FIG. 5C, a photoresist mask 513 covering the active layer 503 of the P-channel TFT and a photoresist mask 514 covering the gate electrode 509 in the active layer 505 of the pixel TFT are formed. Form. The photoresist mask that covers the gate electrode covers the portion 3 μm away from the end of the gate electrode in parallel with the gate electrode. Then, phosphorus is implanted again by the ion doping method. Phosphine is used as the doping gas. The dose is set to 1 × 10 14 to 5 × 10 15 atoms / cm 2 . As a result, source / drains 515 and 516 of a strong N-type region (N + region) are formed. In the weak N-type region (N− region) 512 of the active layer 505 of the pixel TFT, the region 517 covered with the mask 514 is not doped with phosphorus by the current doping. Therefore, region 517 remains a weak N-type region.

次に、図6(A)に示すように、Nチャネル型TFTの活性層504、505をフォトレジストのマスク518で覆う。そして、ジボラン(B)をドーピングガスとしてイオンドーピングを行い、島状領域503に硼素を注入する。ドーズ量は、5×1014〜8×1015原子/cmとする。今回のドーピングでは、硼素のドーズ量が前述の図5(C)で示される工程においてドーピングされた燐のドーズ量を上回るため、先に形成されていた弱いN型領域510は、強いP型領域519に反転する。 Next, as shown in FIG. 6A, the active layers 504 and 505 of the N-channel TFT are covered with a photoresist mask 518. Then, ion doping is performed using diborane (B 2 H 6 ) as a doping gas, and boron is implanted into the island regions 503. The dose is set to 5 × 10 14 to 8 × 10 15 atoms / cm 2 . In this doping, the dose of boron exceeds the dose of phosphorus doped in the step shown in FIG. 5C, so that the previously formed weak N-type region 510 is Invert to 519.

以上のドーピングにより、強いN型領域(ソース/ドレイン)515,516、強いP型領域(ソース/ドレイン)519、弱いN型領域(低濃度不純物領域)517が形成される。本実施例においては、低濃度不純物領域517の幅xは、約3μmである(図6(A))。   Through the above doping, a strong N-type region (source / drain) 515, 516, a strong P-type region (source / drain) 519, and a weak N-type region (low-concentration impurity region) 517 are formed. In this embodiment, the width x of the low-concentration impurity region 517 is about 3 μm (FIG. 6A).

その後、450〜850℃で、0.5〜3時間熱アニールを施すことにより、ドーピング不純物を活性化させ、かつシリコンの結晶性を回復させる。この熱アニール処理により、ドーピングによるシリコン膜のダメージを回復させる。   Thereafter, thermal annealing is performed at 450 to 850 ° C. for 0.5 to 3 hours to activate the doping impurities and recover the crystallinity of silicon. By this thermal annealing treatment, damage to the silicon film due to doping is recovered.

次に、図6(B)示すように、プラズマCVD法によって全面に酸化珪素の層間絶縁膜520を形成する。層間絶縁膜520の厚さは、300〜6000nmとする。この層間絶縁膜520は、窒化珪素膜、あるいは酸化珪素膜と窒化珪素膜との多層膜であってもよい。次に、層間絶縁膜520をウエットエッチング法によってエッチングし、ソース/ドレインにコンタクトホールを形成する。   Next, as shown in FIG. 6B, an interlayer insulating film 520 of silicon oxide is formed on the entire surface by a plasma CVD method. The thickness of the interlayer insulating film 520 is 300 to 6000 nm. This interlayer insulating film 520 may be a silicon nitride film or a multilayer film of a silicon oxide film and a silicon nitride film. Next, the interlayer insulating film 520 is etched by a wet etching method to form contact holes at the source / drain.

その後、スパッタ法によって、厚さ200〜600nmのチタン膜を形成し、これをエッチングして駆動回路の電極・配線521,522,523、および画素TFTの電極・配線524,525を形成する。上記駆動回路の電極・配線521,522,523、および画素TFTの電極・配線524,525は、Ti−Al−Tiといった多層膜で構成されてもよい。さらに、図6(C)に示すように、厚さ100〜300nmのポリイミド膜526を形成する。このポリイミド膜上に、フォトレジスト527を形成し、フォトリソグラフィー法によって画素TFTの電極525まで達するコンタクトホールを形成する。次に、図7(A)に示すように、スパッタ法によりITO(インディウム錫酸化物)膜528を厚さ50〜150nmに形成する。その後、図7(B)に示すように、マスク529を形成し、エッチングすることによって画素電極530を形成する(図7(C))。画素領域においては、それぞれの画素電極に少なくとも1つ以上のTFTが配置され、電気的に接続されている。駆動回路としては、シフトレジスタやアドレスデコーダなどが用いられる。また、その他の回路が必要に応じて構成される。   Thereafter, a titanium film having a thickness of 200 to 600 nm is formed by a sputtering method, and this is etched to form electrodes / wirings 521, 522, 523 of the driving circuit and electrodes / wirings 524, 525 of the pixel TFT. The electrodes / wirings 521, 522, 523 of the drive circuit and the electrodes / wirings 524, 525 of the pixel TFT may be formed of a multilayer film such as Ti-Al-Ti. Further, as shown in FIG. 6C, a polyimide film 526 having a thickness of 100 to 300 nm is formed. A photoresist 527 is formed on the polyimide film, and a contact hole reaching the electrode 525 of the pixel TFT is formed by photolithography. Next, as shown in FIG. 7A, an ITO (indium tin oxide) film 528 is formed to a thickness of 50 to 150 nm by a sputtering method. After that, as shown in FIG. 7B, a mask 529 is formed and etched to form a pixel electrode 530 (FIG. 7C). In the pixel region, at least one or more TFTs are arranged on each pixel electrode and are electrically connected. As the driving circuit, a shift register, an address decoder, or the like is used. Other circuits are configured as needed.

このようにして、複数の駆動回路TFT(駆動回路領域)と複数の画素TFT(画素領域)とが同一基板上に一体形成されたアクティブマトリクス基板が作製される。なお本実施例では、画素数は、縦1024×横768とした。なお、本明細書では、最端部の画素TFTを含む画素TFTが存在する領域を画素領域と呼び、最端部の駆動回路TFTを含む駆動回路TFTが存在する領域を駆動回路領域と呼ぶことにする。   Thus, an active matrix substrate in which a plurality of drive circuit TFTs (drive circuit regions) and a plurality of pixel TFTs (pixel regions) are integrally formed on the same substrate is manufactured. In this embodiment, the number of pixels is set to 1024 × 768. Note that, in this specification, a region where a pixel TFT including an endmost pixel TFT exists is referred to as a pixel region, and a region where a drive circuit TFT including an endmost driver TFT exists is referred to as a drive circuit region. To

TFT基板を良く洗浄し、TFT形成時の表面処理に用いられたエッチング液、レジスト剥離液等の各種薬品を十分に洗浄する。   The TFT substrate is thoroughly washed, and various chemicals such as an etching solution and a resist stripping solution used for the surface treatment when forming the TFT are sufficiently washed.

次に、ギャップ保持材の形成工程を説明する。以下の説明には、駆動回路領域と、画素領域の構成を、図8に示すように簡略化することにする。なお図8では、便宜上、それぞれの部分の縮尺は異なって示されている。   Next, a step of forming the gap holding material will be described. In the following description, the configurations of the drive circuit region and the pixel region are simplified as shown in FIG. In FIG. 8, the scale of each part is shown differently for convenience.

まず、図8(B)に示すように、スピンコート法によって感光性ポリイミド膜801を厚さ2.2μmに形成した。その後、感光性ポリイミド膜801の膜厚をアクティブマトリクス基板全面に渡って均一にするために、30分間、常温で放置した(レベリング)。そして、上面に感光性ポリイミド膜801が形成されたアクティブマトリクス基板を120℃で3分間プリベークした。   First, as shown in FIG. 8B, a photosensitive polyimide film 801 was formed to a thickness of 2.2 μm by spin coating. Thereafter, in order to make the thickness of the photosensitive polyimide film 801 uniform over the entire surface of the active matrix substrate, the photosensitive polyimide film 801 was left at normal temperature for 30 minutes (leveling). Then, the active matrix substrate having the photosensitive polyimide film 801 formed on the upper surface was prebaked at 120 ° C. for 3 minutes.

次に、感光性ポリイミド膜801をパターンニングする。図8(C)に示すように、感光性ポリイミド膜801をフォトマスク802で覆い、アクティブマトリクス基板上部より紫外線を照射した。その後、現像処理を行い、280℃で1時間ポストベークを施した。こうして、図8(D)に示すように、パターンニングされたセルギャップ保持材803を形成した。   Next, the photosensitive polyimide film 801 is patterned. As shown in FIG. 8C, the photosensitive polyimide film 801 was covered with a photomask 802, and ultraviolet light was irradiated from above the active matrix substrate. Thereafter, development processing was performed, and post-baking was performed at 280 ° C. for 1 hour. Thus, as shown in FIG. 8D, a patterned cell gap holding material 803 was formed.

図9(A)に、本実施例のアクティブマトリクス基板の上面図を示す。図9(B)に、本実施例のアクティブマトリクス基板の図9(A)で点線で示された部分を拡大した斜視図を示す。なお、図9(A)および(B)では、便宜上、ギャップ保持材803、画素領域、および駆動回路領域の縮尺は異なって示されている。本実施例では、図9(A)および(B)に示されるようにギャップ保持材803の形状は円柱形であり、円柱の直径は10μm、高さは2.2μmである。複数のギャップ保持材803が30μmの一定間隔をおいて、最端部の画素TFTから約70μmの間隔をおいて、画素領域を取り囲むように形成された。なお、液晶材料注入口付近では、ギャップ保持材803を配置する密度を他の部分よりも低くしてある。また、ギャップ保持材の配置密度は、画素領域において均一であることが好ましい。   FIG. 9A shows a top view of the active matrix substrate of this embodiment. FIG. 9B is an enlarged perspective view of a portion indicated by a dotted line in FIG. 9A of the active matrix substrate of this embodiment. 9A and 9B, for convenience, the scales of the gap holding material 803, the pixel region, and the driving circuit region are shown differently. In this embodiment, as shown in FIGS. 9A and 9B, the shape of the gap holding member 803 is a cylinder, and the diameter of the cylinder is 10 μm and the height is 2.2 μm. A plurality of gap holding members 803 were formed at a fixed interval of 30 μm and at an interval of about 70 μm from the pixel TFT at the end to surround the pixel region. In the vicinity of the liquid crystal material injection port, the density at which the gap holding material 803 is arranged is lower than other portions. Further, it is preferable that the arrangement density of the gap holding members is uniform in the pixel region.

なお、本発明によるギャップ保持材803は、その高さ精度が需要である。本実施例では、ギャップ保持材の高さ精度は、±0.1μmとした。一方、ギャップ保持材の位置の精度に関しては、±10μm程度の精度で十分である。本実施例では、ギャップ保持材803は画素領域と駆動回路領域との間に形成される。本実施例では、画素領域と駆動回路領域との間隔は、約400nmであり、ギャップ保持材803の直径に比較して十分大きい。よって、ギャップ保持材803の位置の精度はそれほど重要ではない。しかし、ギャップ保持材803が画素領域内および駆動回路領域内に形成されることはない。   Note that the height accuracy of the gap holding member 803 according to the present invention is in demand. In this embodiment, the height accuracy of the gap holding member is set to ± 0.1 μm. On the other hand, regarding the accuracy of the position of the gap holding material, an accuracy of about ± 10 μm is sufficient. In this embodiment, the gap holding material 803 is formed between the pixel region and the drive circuit region. In this embodiment, the distance between the pixel region and the drive circuit region is about 400 nm, which is sufficiently larger than the diameter of the gap holding member 803. Therefore, the accuracy of the position of the gap holding member 803 is not so important. However, the gap holding material 803 is not formed in the pixel region and the drive circuit region.

本実施例では、ギャップ保持材の形状は、円柱状としたが、ギャップ保持材の形状は、楕円形、流線形、あるいは、三角形、四角形などの多角形状であってもよく、アクティブマトリクス基板(第1の基板)と対向基板(第2の基板)とのギャップを制御できる形状であれば、いかなる形状を有することも許される。また、本実施例では、ギャップ保持材は全て同形で、一定間隔をおいて形成されたが、複数種の形状を有したギャップ保持材が異なる間隔をおいて形成されてもよい。また、本実施例では、複数のセルギャップ保持材が画素領域から一定間隔をおいて形成されたが、複数のセルギャップ保持材が画素領域から複数の異なる間隔をおいて形成されてもよい。また、本実施例では、複数のセルギャップ保持材を画素領域と駆動回路領域との間に形成したが、セルギャップを制御できる位置であるならば、画素領域内と駆動回路領域内以外ならどこに形成されてもよい。   In the present embodiment, the shape of the gap holding material is cylindrical, but the shape of the gap holding material may be elliptical, streamlined, or polygonal such as triangular or quadrangular. Any shape is allowed as long as the shape can control the gap between the first substrate) and the opposing substrate (second substrate). Further, in the present embodiment, the gap holding members are all the same and are formed at regular intervals. However, gap holding members having a plurality of types of shapes may be formed at different intervals. Further, in this embodiment, the plurality of cell gap holding members are formed at a fixed interval from the pixel region, but the plurality of cell gap holding members may be formed at a plurality of different intervals from the pixel region. Further, in the present embodiment, the plurality of cell gap holding members are formed between the pixel region and the drive circuit region. However, if the cell gap is at a position where the cell gap can be controlled, the material may be anywhere in the pixel region and outside the drive circuit region. It may be formed.

次に、配向膜をアクティブマトリクス基板上および対向基板上に形成する。配向膜には、ポリイミド系の垂直配向膜を用いた。このポリイミド系の垂直配向膜をスピンコート法、フレキソ印刷法、あるいはスクリーン印刷法のいずれかによってアクティブマトリクス基板上および対向基板上にコートする。本実施例では、スピンコート法によって配向膜を形成した。配向膜の厚さは、100nmとした。その後、180℃の熱風を送り込むことによって加熱(ベーク)し、ポリイミドを硬化させた。   Next, an alignment film is formed on the active matrix substrate and the counter substrate. As the alignment film, a polyimide vertical alignment film was used. The polyimide-based vertical alignment film is coated on the active matrix substrate and the counter substrate by any one of spin coating, flexographic printing, and screen printing. In this embodiment, an alignment film is formed by a spin coating method. The thickness of the alignment film was 100 nm. Thereafter, heating (baking) was performed by sending hot air of 180 ° C. to cure the polyimide.

次に、配向膜が形成された対向基板表面を、毛足の長さ2〜3mmのバフ布(レイヨン、ナイロン等の繊維)で一定方向に擦るラビング処理を行った。なお、本実施例では、アクティブマトリクス基板側のラビング処理は行わない。   Next, a rubbing treatment was performed in which the surface of the counter substrate on which the alignment film was formed was rubbed in a fixed direction with a buff cloth (fiber such as rayon or nylon) having a bristle length of 2 to 3 mm. In this embodiment, the rubbing treatment on the active matrix substrate side is not performed.

その次に、アクティブマトリクス基板の外枠上にシール剤1001を塗布した(図10(A))。その後、アクティブマトリクス基板と対向基板とを貼り合わせた(図10(B))。   Next, a sealant 1001 was applied to the outer frame of the active matrix substrate (FIG. 10A). After that, the active matrix substrate and the counter substrate were bonded together (FIG. 10B).

次に、表示媒体としての液晶材料を液晶注入口1002より注入する。よって、アクティブマトリクス基板と対向基板との間に液晶材料が狭持された状態となる。本実施例では、ギャップ保持材の形状は円柱形であるので、液晶材料注入時に生じる液晶材料とギャップ保持材の表面との流動抵抗が小さい。よって、基板全面に渡って均一に液晶材料を注入することができた。なお、ギャップ保持剤の形状および配置は、この流動抵抗が小さくなるのが好ましい。   Next, a liquid crystal material as a display medium is injected from a liquid crystal injection port 1002. Therefore, the liquid crystal material is held between the active matrix substrate and the counter substrate. In the present embodiment, since the shape of the gap holding material is cylindrical, the flow resistance between the liquid crystal material and the surface of the gap holding material, which is generated when the liquid crystal material is injected, is small. Therefore, the liquid crystal material could be uniformly injected over the entire surface of the substrate. In addition, it is preferable that the shape and arrangement of the gap holding agent reduce the flow resistance.

その後、液晶材料注入口に封止剤(図示せず)を塗布し、紫外線を照射することによって封止剤を硬化させ、液晶材料をセル内に完全に封止した。   Thereafter, a sealant (not shown) was applied to the liquid crystal material injection port, and the sealant was cured by irradiating ultraviolet rays to completely seal the liquid crystal material in the cell.

作製されたセルを用いて実際にその表示特性を調べたところ、セル表面には干渉縞が観察されなかった。また、ディスクリネーションのない良好な表示が得られた。   When the display characteristics were actually examined using the manufactured cell, no interference fringes were observed on the cell surface. In addition, good display without disclination was obtained.

(実施例2)   (Example 2)

本実施例では、アクティブマトリクス基板上に複数の画素TFTおよび複数の駆動回路TFTを形成する工程までは実施例1と同じであるので、ここでは省略する。   In the present embodiment, the steps up to the step of forming a plurality of pixel TFTs and a plurality of drive circuit TFTs on the active matrix substrate are the same as those in the first embodiment, and a description thereof will be omitted.

図7(C)に示すように、画素TFTと駆動回路TFTとがアクティブマトリクス基板上に一体形成された後、セルギャップ保持材がアクティブマトリクス基板上に形成される。以下に本実施例におけるギャップ保持材の形成工程を説明する。   As shown in FIG. 7C, after the pixel TFT and the driving circuit TFT are integrally formed on the active matrix substrate, the cell gap holding material is formed on the active matrix substrate. Hereinafter, a step of forming the gap holding material in the present embodiment will be described.

図11を参照する。まず、図11(B)に示すように、スピンコート法によって感光性ポリイミド膜1101を厚さ2.2μmに形成した。その後、感光性ポリイミド膜1101の膜厚をアクティブマトリクス基板全面に渡って均一にするために、30分間、常温で放置した(レベリング)。そして、上面に感光性ポリイミド膜1101が形成されたアクティブマトリクス基板を120℃で3分間プリベークした。   Please refer to FIG. First, as shown in FIG. 11B, a photosensitive polyimide film 1101 was formed to a thickness of 2.2 μm by spin coating. Thereafter, in order to make the thickness of the photosensitive polyimide film 1101 uniform over the entire surface of the active matrix substrate, the photosensitive polyimide film 1101 was left at normal temperature for 30 minutes (leveling). Then, the active matrix substrate having the photosensitive polyimide film 1101 formed on the upper surface was prebaked at 120 ° C. for 3 minutes.

次に、感光性ポリイミド膜1101をパターンニングする。図11(C)に示すように、感光性ポリイミド膜1101をフォトマスク1102で覆い、アクティブマトリクス基板上部より紫外線を照射した。その後現像処理を行い、フォトマスクを除去し、280℃で1時間ポストベークを施した。以上の工程によって、円柱状のギャップ保持材1103が形成される。その後、図12(A)に示すように、レジスト膜1201を均一に塗布し、所望の形状にパターンニングする。本実施例では、図12(A)に示すように、円柱形のギャップ保持材1103の上面に、レジスト膜1201が形成された。次に、図12(B)に示すように、酸素プラズマを照射し、ギャップ保持材1103の形状を加工する。よって、図12(C)に示すような、側面がテーパ状となったギャップ保持材1202を形成した。図12(D)にギャップ保持材1202の拡大図を示す。ギャップ保持材1202の形状は、下面の直径30μm、上面の直径20μm、高さ2.2μmの円錐形の上部を平らにしたような形状とした。   Next, the photosensitive polyimide film 1101 is patterned. As shown in FIG. 11C, the photosensitive polyimide film 1101 was covered with a photomask 1102, and ultraviolet light was irradiated from above the active matrix substrate. Thereafter, development processing was performed, the photomask was removed, and post-baking was performed at 280 ° C. for 1 hour. Through the above steps, a columnar gap holding member 1103 is formed. Thereafter, as shown in FIG. 12A, a resist film 1201 is uniformly applied and patterned into a desired shape. In this example, as shown in FIG. 12A, a resist film 1201 was formed on the upper surface of a columnar gap holding member 1103. Next, as shown in FIG. 12B, oxygen plasma is irradiated to process the shape of the gap holding member 1103. Therefore, a gap holding member 1202 having a tapered side surface as shown in FIG. FIG. 12D is an enlarged view of the gap holding member 1202. The shape of the gap holding member 1202 was such that the upper part of a conical shape having a lower surface diameter of 30 μm, an upper surface diameter of 20 μm, and a height of 2.2 μm was flattened.

図13に本実施例のアクティブマトリクス基板の上面図を示す。上記の工程によって、パターンニングされたセルギャップ保持材1202が形成された。図13に示すように、本実施例では、複数のギャップ保持材1202が画素領域を2重に取り囲むように形成されている。   FIG. 13 shows a top view of the active matrix substrate of this embodiment. Through the above steps, a patterned cell gap holding material 1202 was formed. As shown in FIG. 13, in this embodiment, a plurality of gap holding members 1202 are formed so as to double surround the pixel region.

その後、実施例1と同様の方法で、配向膜がアクティブマトリクス基板上および対向基板上に形成される。   Thereafter, an alignment film is formed on the active matrix substrate and the counter substrate in the same manner as in the first embodiment.

次に、配向膜が形成された対向基板表面をラビング処理し、アクティブマトリクス基板上にシール剤1301を塗布した(図13)。その後、アクティブマトリクス基板と対向基板とを貼り合わせた(図示せず)。   Next, the surface of the counter substrate on which the alignment film was formed was subjected to rubbing treatment, and a sealant 1301 was applied on the active matrix substrate (FIG. 13). Thereafter, the active matrix substrate and the counter substrate were bonded (not shown).

次に、表示媒体としての液晶材料を液晶注入口より注入した。本実施例では、ギャップ保持材1202の側面は、テーパがついた形状となっているので、液晶材料注入時に、液晶材料とギャップ保持材1202との間に生じる抵抗が少なくなる。よって、基板全体に渡って均一に液晶材料を注入することができた。その後、液晶注入口を封止材(図示せず)で封止することによって液晶材料をセル内に完全に封止した。   Next, a liquid crystal material as a display medium was injected from a liquid crystal injection port. In this embodiment, since the side surface of the gap holding material 1202 has a tapered shape, the resistance generated between the liquid crystal material and the gap holding material 1202 at the time of injecting the liquid crystal material is reduced. Therefore, the liquid crystal material could be injected uniformly over the entire substrate. Thereafter, the liquid crystal material was completely sealed in the cell by sealing the liquid crystal injection port with a sealing material (not shown).

本実施例のように、ギャップ保持材1202の数を増やす、特に画素領域付近にギャップ保持材1202を増やすことによって、より均一なセル厚を実現できる。作製されたセルを用いて実際にその表示特性を調べたところ、セル表面には干渉縞が観察されなかった。また、ディスクリネーションのない良好な表示が得られた。   As in the present embodiment, a more uniform cell thickness can be realized by increasing the number of the gap holding members 1202, particularly by increasing the number of the gap holding members 1202 near the pixel region. When the display characteristics were actually examined using the manufactured cell, no interference fringes were observed on the cell surface. In addition, good display without disclination was obtained.

(実施例3)   (Example 3)

本実施例では、セルギャップ保持材の数および配置のみが実施例1と異なる。それ以外は実施例1あるいは2と同じであるので省略する。   This embodiment is different from the first embodiment only in the number and arrangement of the cell gap holding members. The rest is the same as in the first or second embodiment, and will not be described.

図14に示すように、本実施例では、ギャップ保持材1401が画素領域を取り囲むように形成され、ギャップ保持材1402が駆動回路領域を取り囲むように形成されている。ギャップ保持材1401および1402の形状は、直径30μm、高さ2.2μmの円柱形とした。。   As shown in FIG. 14, in this embodiment, the gap holding material 1401 is formed so as to surround the pixel region, and the gap holding material 1402 is formed so as to surround the drive circuit region. The shape of the gap holding members 1401 and 1402 was a column having a diameter of 30 μm and a height of 2.2 μm. .

次に、配向膜が形成された対向基板表面をラビング処理し、アクティブマトリクス基板上にシール剤1403を塗布した(図14)。その後、アクティブマトリクス基板と対向基板とを貼り合わせた(図示せず)。   Next, the surface of the counter substrate on which the alignment film was formed was subjected to rubbing treatment, and a sealant 1403 was applied on the active matrix substrate (FIG. 14). Thereafter, the active matrix substrate and the counter substrate were bonded (not shown).

次に、表示媒体としての液晶材料を液晶注入口より注入し、液晶注入口を封止材(図示せず)で封止することによって液晶材料をセル内に完全に封止した。   Next, a liquid crystal material as a display medium was injected from a liquid crystal injection port, and the liquid crystal injection port was sealed with a sealing material (not shown) to completely seal the liquid crystal material in the cell.

作製されたセルを用いて実際にその表示特性を調べたところ、セル表面には干渉縞が観察されなかった。また、ディスクリネーションのない良好な表示が得られた。   When the display characteristics were actually examined using the manufactured cell, no interference fringes were observed on the cell surface. In addition, good display without disclination was obtained.

(実施例4)   (Example 4)

本実施例では、アクティブマトリクス基板上に複数の画素TFTおよび複数の駆動回路TFTを形成する工程までは実施例1と同じであるので、ここでは省略する。   In the present embodiment, the steps up to the step of forming a plurality of pixel TFTs and a plurality of drive circuit TFTs on the active matrix substrate are the same as those in the first embodiment, and a description thereof will be omitted.

図7(C)に示すように、画素TFTと駆動回路TFTとがアクティブマトリクス基板上に一体形成された後、セルギャップ保持材がアクティブマトリクス基板上に形成される。以下に本実施例におけるギャップ保持材の形成工程を説明する。   As shown in FIG. 7C, after the pixel TFT and the driving circuit TFT are integrally formed on the active matrix substrate, the cell gap holding material is formed on the active matrix substrate. Hereinafter, a step of forming the gap holding material in the present embodiment will be described.

図15を参照する。画素TFTおよび駆動回路TFTが形成されたアクティブマトリクス基板上に、印刷法によってギャップ保持材1503を形成する。本実施例では、ギャップ保持材1503にはポリイミド樹脂を用いた。図15(B)に示すように、アクティブマトリクス基板上をスクリーン1501で覆い、ポリイミド樹脂を印刷し、ギャップ保持材1502を形成した。本実施例では、一度の印刷で、1.1μmのギャップ保持材1502が形成される。よって、ポリイミド膜の印刷の後、しばらくの間ベークし、さらにポリイミド膜を重ねて印刷するという工程を繰り返して所望の高さを有するギャップ保持材1503を形成した。   Please refer to FIG. A gap holding material 1503 is formed by a printing method on the active matrix substrate on which the pixel TFT and the driving circuit TFT are formed. In this embodiment, a polyimide resin is used for the gap holding material 1503. As shown in FIG. 15B, the active matrix substrate was covered with a screen 1501, and a polyimide resin was printed to form a gap holding material 1502. In this embodiment, the gap holding material 1502 of 1.1 μm is formed by one printing. Therefore, after printing the polyimide film, the process of baking for a while and further printing with the polyimide film overlaid was repeated to form the gap holding material 1503 having a desired height.

図16に、ギャップ保持材1503が形成されたアクティブマトリクス基板の上面図を示す。本実施例では、ギャップ保持材1503は、長軸30μm、短軸15μm、高さ2.2μmの楕円柱形であり、画素領域を取り囲むように形成された。また、本実施例では、ギャップ保持材1503は、液晶材料注入時に、ギャップ保持材1503と液晶材料との間に生じる抵抗が小さくなるように配置されている。つまり、液晶注入口から注入される液晶材料の流動方向と、ギャップ保持材の長軸が平行になるように配置されている(図16(B))。   FIG. 16 shows a top view of the active matrix substrate on which the gap holding material 1503 is formed. In this embodiment, the gap holding material 1503 is an elliptic cylinder having a major axis of 30 μm, a minor axis of 15 μm, and a height of 2.2 μm, and is formed so as to surround the pixel region. Further, in this embodiment, the gap holding material 1503 is arranged so that the resistance generated between the gap holding material 1503 and the liquid crystal material at the time of injecting the liquid crystal material is small. That is, they are arranged such that the flow direction of the liquid crystal material injected from the liquid crystal injection port is parallel to the long axis of the gap holding material (FIG. 16B).

次に、配向膜をアクティブマトリクス基板上および対向基板上に形成する。配向膜には、ポリイミド系の垂直配向膜を用いた。このポリイミド系の垂直配向膜をスピンコート、フレキソ印刷、あるいはスクリーン印刷のいずれかによってアクティブマトリクス基板上および対向基板上にコートした(図示せず)。配向膜の厚さは、100nmとした。その後、180℃の熱風を送り込むことによってベークを行い、配向膜を形成した。   Next, an alignment film is formed on the active matrix substrate and the counter substrate. As the alignment film, a polyimide vertical alignment film was used. This polyimide vertical alignment film was coated on the active matrix substrate and the counter substrate by any one of spin coating, flexographic printing, and screen printing (not shown). The thickness of the alignment film was 100 nm. Thereafter, baking was performed by sending hot air of 180 ° C. to form an alignment film.

その次に、アクティブマトリクス基板の外枠上にシール剤1601を塗布し、アクティブマトリクス基板と対向基板とを貼り合わせた(図示せず)。   Next, a sealant 1601 was applied on the outer frame of the active matrix substrate, and the active matrix substrate and the counter substrate were bonded (not shown).

次に、液晶材料注入口より液晶材料を注入する。本実施例では、セルギャップ保持材1503は、楕円柱形であり、かつ上で説明したように液晶材料注入時に液晶材料とギャップ保持材との間に生じる抵抗が少なくなるように配置されている。よって、液晶材料を基板全体に渡って均一に注入することができた。   Next, a liquid crystal material is injected from a liquid crystal material injection port. In this embodiment, the cell gap holding material 1503 has an elliptical columnar shape and is arranged so as to reduce the resistance generated between the liquid crystal material and the gap holding material when the liquid crystal material is injected as described above. . Therefore, the liquid crystal material could be uniformly injected over the entire substrate.

その後、液晶材料注入口に封止剤(図示せず)を塗布し、紫外線を照射することによって封止剤を硬化させ、液晶材料をセル内に完全に封止した。   Thereafter, a sealant (not shown) was applied to the liquid crystal material injection port, and the sealant was cured by irradiating ultraviolet rays to completely seal the liquid crystal material in the cell.

(実施例5)   (Example 5)

実施例1〜4ではプレーナ型TFTを例にとって説明してきたが、本発明は当然の如くTFTの構造には何ら影響されない。したがって、画素領域および駆動回路領域の個々のTFTが逆スタガ型TFTであっても、あるいはマルチゲイト型TFTであってもよい。   In the first to fourth embodiments, a planar type TFT has been described as an example. However, the present invention is naturally not affected by the structure of the TFT. Therefore, the individual TFTs in the pixel region and the drive circuit region may be inverted staggered TFTs or multi-gate TFTs.

上記実施例1〜4では、ギャップ保持材にはポリイミドを用いたが、アクリル、ポリアミド、またはポリイミドアミドなどの樹脂を用いてもよい。また、ギャップ保持材に熱硬化樹脂を用いてもよい。   In the above Examples 1 to 4, polyimide is used for the gap holding material, but a resin such as acrylic, polyamide, or polyimide amide may be used. Further, a thermosetting resin may be used for the gap holding material.

なお、上記実施例1〜4では、表示媒体として液晶材料を用いる場合につて説明してきたが、本発明のギャップ保持材は、液晶材料と高分子との混合層、いわゆる高分子分散型液晶表示装置にも用いることができる。また、本発明の半導体表示装置の表示媒体は、印加電圧に応答して光学的特性が変調され得るその他のいかなる表示媒体を用いてもよい。例えば、エレクトロルミネセンス素子などを表示媒体として用いてもよい。   In the first to fourth embodiments, the case where a liquid crystal material is used as a display medium has been described. However, the gap holding material of the present invention is a mixed layer of a liquid crystal material and a polymer, a so-called polymer dispersion type liquid crystal display. It can also be used for devices. Further, as the display medium of the semiconductor display device of the present invention, any other display medium whose optical characteristics can be modulated in response to an applied voltage may be used. For example, an electroluminescent element may be used as a display medium.

また、上記実施例1〜4では特に示さないが、カラー表示を行う必要がある場合には、対向基板側にカラーフィルタを設ければ良い。カラーフィルタには、厚さが均一で平坦であること、耐熱性および耐薬品性に優れていること等が要求される。   Although not shown in Examples 1 to 4, when color display is required, a color filter may be provided on the counter substrate side. The color filter is required to have a uniform and flat thickness, and to have excellent heat resistance and chemical resistance.

なお、上記実施例1〜4では、画素領域の高さが駆動回路領域の高さよりも高い場合について本発明のギャップ保持材の効果を説明してきた。しかし、駆動回路領域の高さが画素領域の高さよりも高い場合にも、本発明のギャップ保持材は同じ効果を奏することは当業者にとって理解される。   In the first to fourth embodiments, the effect of the gap holding member of the present invention has been described for the case where the height of the pixel region is higher than the height of the drive circuit region. However, it is understood by those skilled in the art that the gap holding member of the present invention has the same effect even when the height of the drive circuit region is higher than the height of the pixel region.

従来のアクティブマトリクス型液晶表示装置の断面図および平面図である。It is a sectional view and a plan view of a conventional active matrix type liquid crystal display device. 従来のアクティブマトリクス型液晶表示装置の作製工程を示す図である。FIG. 9 is a diagram illustrating a manufacturing process of a conventional active matrix liquid crystal display device. 従来のアクティブマトリクス型液晶表示装置の断面図である。FIG. 11 is a cross-sectional view of a conventional active matrix liquid crystal display device. 本発明によるアクティブマトリクス型液晶表示装置の断面図である。1 is a sectional view of an active matrix type liquid crystal display device according to the present invention. 本発明によるアクティブマトリクス型液晶表示装置の作製工程を示す図である。FIG. 4 is a diagram illustrating a manufacturing process of an active matrix liquid crystal display device according to the present invention. 本発明によるアクティブマトリクス型液晶表示装置の作製工程を示す図である。FIG. 4 is a diagram illustrating a manufacturing process of an active matrix liquid crystal display device according to the present invention. 本発明によるアクティブマトリクス型液晶表示装置の作製工程を示す図である。FIG. 3 is a diagram illustrating a manufacturing process of an active matrix liquid crystal display device according to the present invention. 本発明によるギャップ保持材の作製工程を示す図である。It is a figure showing the manufacturing process of the gap maintenance material by the present invention. 本発明によるアクティブマトリクス型液晶表示装置の上面図および斜視図である。1A and 1B are a top view and a perspective view of an active matrix liquid crystal display device according to the present invention. 本発明によるアクティブマトリクス型液晶表示装置の上面図および断面図である。1 is a top view and a sectional view of an active matrix type liquid crystal display device according to the present invention. 本発明によるアクティブマトリクス型液晶表示装置の作製工程を示す図である。FIG. 4 is a diagram illustrating a manufacturing process of an active matrix liquid crystal display device according to the present invention. 本発明によるアクティブマトリクス型液晶表示装置の作製工程を示す図および本発明によるギャップ保持材の拡大図である。FIG. 2 is a diagram showing a manufacturing process of an active matrix liquid crystal display device according to the present invention and an enlarged view of a gap holding material according to the present invention. 本発明によるアクティブマトリクス型液晶表示装置の上面図である。1 is a top view of an active matrix liquid crystal display device according to the present invention. 本発明によるアクティブマトリクス型液晶表示装置の上面図である。1 is a top view of an active matrix liquid crystal display device according to the present invention. 本発明によるアクティブマトリクス型液晶表示装置の作製工程を示す図である。FIG. 4 is a diagram illustrating a manufacturing process of an active matrix liquid crystal display device according to the present invention. 本発明によるアクティブマトリクス型液晶表示装置の上面図および斜視図である。1A and 1B are a top view and a perspective view of an active matrix liquid crystal display device according to the present invention.

符号の説明Explanation of reference numerals

101、110、401 基板
102 TFT活性層
103 ゲイト電極
104 データ線
105 ドレイン電極
106 層間絶縁膜
107 ブラックマトリクス
108 画素電極
109、112 配向膜
111 対向電極
803、1103.1202、1401、1503 ギャップ保持材
101, 110, 401 Substrate 102 TFT active layer 103 Gate electrode 104 Data line 105 Drain electrode 106 Interlayer insulating film 107 Black matrix 108 Pixel electrode 109, 112 Alignment film 111 Counter electrode 803, 1103.1202, 1401, 1503 Gap holding material

Claims (47)

複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、樹脂を形成し、
前記樹脂をパターニングし、複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、第1の垂直配向膜を形成し、
第2の基板上に第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a resin on a first substrate on which a plurality of thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
Patterning the resin to form a plurality of gap holding materials,
After forming the plurality of gap holding members, forming a first vertical alignment film on the side of the first substrate on which the plurality of gap holding members are formed,
Forming a second vertical alignment film on the second substrate,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、感光性の樹脂を形成し、
フォトマスクを用いて前記感光性の樹脂を感光しパターニングして、複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、第1の垂直配向膜を形成し、
第2の基板上に第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a photosensitive resin on a first substrate on which a plurality of thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
The photosensitive resin is exposed and patterned using a photomask to form a plurality of gap holding materials,
After forming the plurality of gap holding members, forming a first vertical alignment film on the side of the first substrate on which the plurality of gap holding members are formed,
Forming a second vertical alignment film on the second substrate,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、樹脂を形成し、
前記樹脂をパターニングし、側面がテーパー状の複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、第1の垂直配向膜を形成し、
第2の基板上に第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a resin on a first substrate on which a plurality of thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
Patterning the resin to form a plurality of tapered side gap maintaining material,
After forming the plurality of gap holding members, forming a first vertical alignment film on the side of the first substrate on which the plurality of gap holding members are formed,
Forming a second vertical alignment film on the second substrate,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、樹脂を形成し、
前記樹脂をパターニングし、流線形状の複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、第1の垂直配向膜を形成し、
第2の基板上に第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a resin on a first substrate on which a plurality of thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
Patterning the resin to form a plurality of streamlined gap retaining materials,
After forming the plurality of gap holding members, forming a first vertical alignment film on the side of the first substrate on which the plurality of gap holding members are formed,
Forming a second vertical alignment film on the second substrate,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、樹脂を形成し、
前記樹脂をパターニングし、楕円状または多角形状の複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、第1の垂直配向膜を形成し、
第2の基板上に第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a resin on a first substrate on which a plurality of thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
Pattern the resin, to form a plurality of elliptical or polygonal gap holding material,
After forming the plurality of gap holding members, forming a first vertical alignment film on the side of the first substrate on which the plurality of gap holding members are formed,
Forming a second vertical alignment film on the second substrate,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、樹脂を形成し、
前記樹脂をパターニングし、複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、フレキソ印刷法により第1の垂直配向膜を形成し、
第2の基板上にフレキソ印刷法により第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a resin on a first substrate on which a plurality of thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
Patterning the resin to form a plurality of gap holding materials,
After forming the plurality of gap holding materials, a first vertical alignment film is formed by flexographic printing on the side of the first substrate on which the plurality of gap holding materials are formed,
Forming a second vertical alignment film on the second substrate by flexographic printing,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、樹脂を形成し、
前記樹脂をパターニングし、複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、スクリーン印刷法またはスピンコート法により第1の垂直配向膜を形成し、
第2の基板上にスクリーン印刷法またはスピンコート法により第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a resin on a first substrate on which a plurality of thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
Patterning the resin to form a plurality of gap holding materials,
After forming the plurality of gap holding members, a first vertical alignment film is formed on the side of the first substrate on which the plurality of gap holding members are formed by a screen printing method or a spin coating method,
Forming a second vertical alignment film on the second substrate by a screen printing method or a spin coating method,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
逆スタガ型の複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、樹脂を形成し、
前記樹脂をパターニングし、複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、第1の垂直配向膜を形成し、
第2の基板上に第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a resin on a first substrate over which a plurality of inverted staggered thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
Patterning the resin to form a plurality of gap holding materials,
After forming the plurality of gap holding members, forming a first vertical alignment film on the side of the first substrate on which the plurality of gap holding members are formed,
Forming a second vertical alignment film on the second substrate,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、感光性の樹脂を形成し、
フォトマスクを用いて前記感光性の樹脂を感光しパターニングして、側面がテーパー状の複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、第1の垂直配向膜を形成し、
第2の基板上に第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a photosensitive resin on a first substrate on which a plurality of thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
The photosensitive resin is exposed and patterned by using a photomask to form a plurality of gap holding members having tapered side surfaces,
After forming the plurality of gap holding members, forming a first vertical alignment film on the side of the first substrate on which the plurality of gap holding members are formed,
Forming a second vertical alignment film on the second substrate,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、感光性の樹脂を形成し、
フォトマスクを用いて前記感光性の樹脂を感光しパターニングして、流線形状の複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、第1の垂直配向膜を形成し、
第2の基板上に第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a photosensitive resin on a first substrate on which a plurality of thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
Using a photomask, the photosensitive resin is exposed and patterned to form a plurality of streamline gap holding members,
After forming the plurality of gap holding members, forming a first vertical alignment film on the side of the first substrate on which the plurality of gap holding members are formed,
Forming a second vertical alignment film on the second substrate,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、感光性の樹脂を形成し、
フォトマスクを用いて前記感光性の樹脂を感光しパターニングして、楕円状または多角形状の複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、第1の垂直配向膜を形成し、
第2の基板上に第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a photosensitive resin on a first substrate on which a plurality of thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
The photosensitive resin is exposed and patterned using a photomask to form a plurality of elliptical or polygonal gap holding materials,
After forming the plurality of gap holding members, forming a first vertical alignment film on the side of the first substrate on which the plurality of gap holding members are formed,
Forming a second vertical alignment film on the second substrate,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、感光性の樹脂を形成し、
フォトマスクを用いて前記感光性の樹脂を感光しパターニングして、複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、フレキソ印刷法により第1の垂直配向膜を形成し、
第2の基板上にフレキソ印刷法により第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a photosensitive resin on a first substrate on which a plurality of thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
The photosensitive resin is exposed and patterned using a photomask to form a plurality of gap holding materials,
After forming the plurality of gap holding materials, a first vertical alignment film is formed by flexographic printing on the side of the first substrate on which the plurality of gap holding materials are formed,
Forming a second vertical alignment film on the second substrate by flexographic printing,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、感光性の樹脂を形成し、
フォトマスクを用いて前記感光性の樹脂を感光しパターニングして、複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、スクリーン印刷法またはスピンコート法により第1の垂直配向膜を形成し、
第2の基板上にスクリーン印刷法またはスピンコート法により第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a photosensitive resin on a first substrate on which a plurality of thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
The photosensitive resin is exposed and patterned using a photomask to form a plurality of gap holding materials,
After forming the plurality of gap holding members, a first vertical alignment film is formed on the side of the first substrate on which the plurality of gap holding members are formed by a screen printing method or a spin coating method,
Forming a second vertical alignment film on the second substrate by a screen printing method or a spin coating method,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
逆スタガ型の複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、感光性の樹脂を形成し、
フォトマスクを用いて前記感光性の樹脂を感光しパターニングして、複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、第1の垂直配向膜を形成し、
第2の基板上に第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a photosensitive resin on a first substrate over which a plurality of inverted staggered thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
The photosensitive resin is exposed and patterned using a photomask to form a plurality of gap holding materials,
After forming the plurality of gap holding members, forming a first vertical alignment film on the side of the first substrate on which the plurality of gap holding members are formed,
Forming a second vertical alignment film on the second substrate,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、樹脂を形成し、
前記樹脂をパターニングし、側面がテーパー状の複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、フレキソ印刷法により第1の垂直配向膜を形成し、
第2の基板上にフレキソ印刷法により第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a resin on a first substrate on which a plurality of thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
Patterning the resin to form a plurality of tapered side gap maintaining material,
After forming the plurality of gap holding materials, a first vertical alignment film is formed by flexographic printing on the side of the first substrate on which the plurality of gap holding materials are formed,
Forming a second vertical alignment film on the second substrate by flexographic printing,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、樹脂を形成し、
前記樹脂をパターニングし、側面がテーパー状の複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、スクリーン印刷法またはスピンコート法により第1の垂直配向膜を形成し、
第2の基板上にスクリーン印刷法またはスピンコート法により第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a resin on a first substrate on which a plurality of thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
Patterning the resin to form a plurality of tapered side gap maintaining materials,
After forming the plurality of gap holding members, a first vertical alignment film is formed on the side of the first substrate on which the plurality of gap holding members are formed by a screen printing method or a spin coating method,
Forming a second vertical alignment film on the second substrate by a screen printing method or a spin coating method,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
逆スタガ型の複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、樹脂を形成し、
前記樹脂をパターニングし、側面がテーパー状の複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、第1の垂直配向膜を形成し、
第2の基板上に第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a resin on a first substrate over which a plurality of inverted staggered thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
Patterning the resin to form a plurality of tapered side gap maintaining material,
After forming the plurality of gap holding members, forming a first vertical alignment film on the side of the first substrate on which the plurality of gap holding members are formed,
Forming a second vertical alignment film on the second substrate,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、樹脂を形成し、
前記樹脂をパターニングし、流線形状の複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、フレキソ印刷法により第1の垂直配向膜を形成し、
第2の基板上にフレキソ印刷法により第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a resin on a first substrate on which a plurality of thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
Patterning the resin to form a plurality of streamlined gap retaining materials,
After forming the plurality of gap holding materials, a first vertical alignment film is formed by flexographic printing on the side of the first substrate on which the plurality of gap holding materials are formed,
Forming a second vertical alignment film on the second substrate by flexographic printing,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、樹脂を形成し、
前記樹脂をパターニングし、流線形状の複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、スクリーン印刷法またはスピンコート法により第1の垂直配向膜を形成し、
第2の基板上にスクリーン印刷法またはスピンコート法により第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a resin on a first substrate on which a plurality of thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
Patterning the resin to form a plurality of streamlined gap retaining materials,
After forming the plurality of gap holding members, a first vertical alignment film is formed on the side of the first substrate on which the plurality of gap holding members are formed by a screen printing method or a spin coating method,
Forming a second vertical alignment film on the second substrate by a screen printing method or a spin coating method,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
逆スタガ型の複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、樹脂を形成し、
前記樹脂をパターニングし、流線形状の複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、第1の垂直配向膜を形成し、
第2の基板上に第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a resin on a first substrate over which a plurality of inverted staggered thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
Patterning the resin to form a plurality of streamlined gap retaining materials,
After forming the plurality of gap holding members, forming a first vertical alignment film on the side of the first substrate on which the plurality of gap holding members are formed,
Forming a second vertical alignment film on the second substrate,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、樹脂を形成し、
前記樹脂をパターニングし、楕円状または多角形状の複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、フレキソ印刷法により第1の垂直配向膜を形成し、
第2の基板上にフレキソ印刷法により第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a resin on a first substrate on which a plurality of thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
Pattern the resin, to form a plurality of elliptical or polygonal gap holding material,
After forming the plurality of gap holding materials, a first vertical alignment film is formed by flexographic printing on the side of the first substrate on which the plurality of gap holding materials are formed,
Forming a second vertical alignment film on the second substrate by flexographic printing,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、樹脂を形成し、
前記樹脂をパターニングし、楕円状または多角形状の複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、スクリーン印刷法またはスピンコート法により第1の垂直配向膜を形成し、
第2の基板上にスクリーン印刷法またはスピンコート法により第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a resin on a first substrate on which a plurality of thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
Pattern the resin, to form a plurality of elliptical or polygonal gap holding material,
After forming the plurality of gap holding members, a first vertical alignment film is formed on the side of the first substrate on which the plurality of gap holding members are formed by a screen printing method or a spin coating method,
Forming a second vertical alignment film on the second substrate by a screen printing method or a spin coating method,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
逆スタガ型の複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、樹脂を形成し、
前記樹脂をパターニングし、楕円状または多角形状の複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、第1の垂直配向膜を形成し、
第2の基板上に第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a resin on a first substrate over which a plurality of inverted staggered thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
Pattern the resin, to form a plurality of elliptical or polygonal gap holding material,
After forming the plurality of gap holding members, forming a first vertical alignment film on the side of the first substrate on which the plurality of gap holding members are formed,
Forming a second vertical alignment film on the second substrate,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
逆スタガ型の複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、樹脂を形成し、
前記樹脂をパターニングし、複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、フレキソ印刷法により第1の垂直配向膜を形成し、
第2の基板上にフレキソ印刷法により第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a resin on a first substrate over which a plurality of inverted staggered thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
Patterning the resin to form a plurality of gap holding materials,
After forming the plurality of gap holding materials, a first vertical alignment film is formed by flexographic printing on the side of the first substrate on which the plurality of gap holding materials are formed,
Forming a second vertical alignment film on the second substrate by flexographic printing,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
逆スタガ型の複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、樹脂を形成し、
前記樹脂をパターニングし、複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、スクリーン印刷法またはスピンコート法により第1の垂直配向膜を形成し、
第2の基板上にスクリーン印刷法またはスピンコート法により第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a resin on a first substrate over which a plurality of inverted staggered thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
Patterning the resin to form a plurality of gap holding materials,
After forming the plurality of gap holding members, a first vertical alignment film is formed on the side of the first substrate on which the plurality of gap holding members are formed by a screen printing method or a spin coating method,
Forming a second vertical alignment film on the second substrate by a screen printing method or a spin coating method,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、感光性の樹脂を形成し、
フォトマスクを用いて前記感光性の樹脂を感光しパターニングして、側面がテーパー状の複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、フレキソ印刷法により第1の垂直配向膜を形成し、
第2の基板上にフレキソ印刷法により第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a photosensitive resin on a first substrate on which a plurality of thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
The photosensitive resin is exposed and patterned by using a photomask to form a plurality of gap holding members having tapered side surfaces,
After forming the plurality of gap holding materials, a first vertical alignment film is formed by flexographic printing on the side of the first substrate on which the plurality of gap holding materials are formed,
Forming a second vertical alignment film on the second substrate by flexographic printing,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、感光性の樹脂を形成し、
フォトマスクを用いて前記感光性の樹脂を感光しパターニングして、流線形状の複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、フレキソ印刷法により第1の垂直配向膜を形成し、
第2の基板上にフレキソ印刷法により第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a photosensitive resin on a first substrate on which a plurality of thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
Using a photomask, the photosensitive resin is exposed and patterned to form a plurality of streamline gap holding members,
After forming the plurality of gap holding materials, a first vertical alignment film is formed by flexographic printing on the side of the first substrate on which the plurality of gap holding materials are formed,
Forming a second vertical alignment film on the second substrate by flexographic printing,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、感光性の樹脂を形成し、
フォトマスクを用いて前記感光性の樹脂を感光しパターニングして、楕円状または多角形状の複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、フレキソ印刷法により第1の垂直配向膜を形成し、
第2の基板上にフレキソ印刷法により第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a photosensitive resin on a first substrate on which a plurality of thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
The photosensitive resin is exposed and patterned using a photomask to form a plurality of elliptical or polygonal gap holding materials,
After forming the plurality of gap holding materials, a first vertical alignment film is formed by flexographic printing on the side of the first substrate on which the plurality of gap holding materials are formed,
Forming a second vertical alignment film on the second substrate by flexographic printing,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
逆スタガ型の複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、感光性の樹脂を形成し、
フォトマスクを用いて前記感光性の樹脂を感光しパターニングして、複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、フレキソ印刷法により第1の垂直配向膜を形成し、
第2の基板上にフレキソ印刷法により第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a photosensitive resin on a first substrate over which a plurality of inverted staggered thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
The photosensitive resin is exposed and patterned using a photomask to form a plurality of gap holding materials,
After forming the plurality of gap holding materials, a first vertical alignment film is formed by flexographic printing on the side of the first substrate on which the plurality of gap holding materials are formed,
Forming a second vertical alignment film on the second substrate by flexographic printing,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
逆スタガ型の複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、樹脂を形成し、
前記樹脂をパターニングし、側面がテーパー状の複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、フレキソ印刷法により第1の垂直配向膜を形成し、
第2の基板上にフレキソ印刷法により第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a resin on a first substrate over which a plurality of inverted staggered thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
Patterning the resin to form a plurality of tapered side gap maintaining material,
After forming the plurality of gap holding materials, a first vertical alignment film is formed by flexographic printing on the side of the first substrate on which the plurality of gap holding materials are formed,
Forming a second vertical alignment film on the second substrate by flexographic printing,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
逆スタガ型の複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、樹脂を形成し、
前記樹脂をパターニングし、流線形状の複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、フレキソ印刷法により第1の垂直配向膜を形成し、
第2の基板上にフレキソ印刷法により第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a resin on a first substrate over which a plurality of inverted staggered thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
Patterning the resin to form a plurality of streamlined gap retaining materials,
After forming the plurality of gap holding materials, a first vertical alignment film is formed by flexographic printing on the side of the first substrate on which the plurality of gap holding materials are formed,
Forming a second vertical alignment film on the second substrate by flexographic printing,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
逆スタガ型の複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、樹脂を形成し、
前記樹脂をパターニングし、楕円状または多角形状の複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、フレキソ印刷法により第1の垂直配向膜を形成し、
第2の基板上にフレキソ印刷法により第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a resin on a first substrate over which a plurality of inverted staggered thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
Pattern the resin, to form a plurality of elliptical or polygonal gap holding material,
After forming the plurality of gap holding materials, a first vertical alignment film is formed by flexographic printing on the side of the first substrate on which the plurality of gap holding materials are formed,
Forming a second vertical alignment film on the second substrate by flexographic printing,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、感光性の樹脂を形成し、
フォトマスクを用いて前記感光性の樹脂を感光しパターニングして、側面がテーパー状の複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、スクリーン印刷法またはスピンコート法により第1の垂直配向膜を形成し、
第2の基板上にスクリーン印刷法またはスピンコート法により第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a photosensitive resin on a first substrate on which a plurality of thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
The photosensitive resin is exposed and patterned by using a photomask to form a plurality of gap holding members having tapered side surfaces,
After forming the plurality of gap holding members, a first vertical alignment film is formed on the side of the first substrate on which the plurality of gap holding members are formed by a screen printing method or a spin coating method,
Forming a second vertical alignment film on the second substrate by a screen printing method or a spin coating method,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、感光性の樹脂を形成し、
フォトマスクを用いて前記感光性の樹脂を感光しパターニングして、流線形状の複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、スクリーン印刷法またはスピンコート法により第1の垂直配向膜を形成し、
第2の基板上にスクリーン印刷法またはスピンコート法により第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a photosensitive resin on a first substrate on which a plurality of thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
Using a photomask, the photosensitive resin is exposed and patterned to form a plurality of streamline gap holding members,
After forming the plurality of gap holding members, a first vertical alignment film is formed on the side of the first substrate on which the plurality of gap holding members are formed by a screen printing method or a spin coating method,
Forming a second vertical alignment film on the second substrate by a screen printing method or a spin coating method,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、感光性の樹脂を形成し、
フォトマスクを用いて前記感光性の樹脂を感光しパターニングして、楕円状または多角形状の複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、スクリーン印刷法またはスピンコート法により第1の垂直配向膜を形成し、
第2の基板上にスクリーン印刷法またはスピンコート法により第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a photosensitive resin on a first substrate on which a plurality of thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
The photosensitive resin is exposed and patterned using a photomask to form a plurality of elliptical or polygonal gap holding materials,
After forming the plurality of gap holding members, a first vertical alignment film is formed on the side of the first substrate on which the plurality of gap holding members are formed by a screen printing method or a spin coating method,
Forming a second vertical alignment film on the second substrate by a screen printing method or a spin coating method,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
逆スタガ型の複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、感光性の樹脂を形成し、
フォトマスクを用いて前記感光性の樹脂を感光しパターニングして、複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、スクリーン印刷法またはスピンコート法により第1の垂直配向膜を形成し、
第2の基板上にスクリーン印刷法またはスピンコート法により第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a photosensitive resin on a first substrate on which a plurality of inverted staggered thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
The photosensitive resin is exposed and patterned using a photomask to form a plurality of gap holding materials,
After forming the plurality of gap holding members, a first vertical alignment film is formed on the side of the first substrate on which the plurality of gap holding members are formed by a screen printing method or a spin coating method,
Forming a second vertical alignment film on the second substrate by a screen printing method or a spin coating method,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
逆スタガ型の複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、樹脂を形成し、
前記樹脂をパターニングし、側面がテーパー状の複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、スクリーン印刷法またはスピンコート法により第1の垂直配向膜を形成し、
第2の基板上にスクリーン印刷法またはスピンコート法により第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a resin on a first substrate over which a plurality of inverted staggered thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
Patterning the resin to form a plurality of tapered side gap maintaining material,
After forming the plurality of gap holding members, a first vertical alignment film is formed on the side of the first substrate on which the plurality of gap holding members are formed by a screen printing method or a spin coating method,
Forming a second vertical alignment film on the second substrate by a screen printing method or a spin coating method,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
逆スタガ型の複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、樹脂を形成し、
前記樹脂をパターニングし、流線形状の複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、スクリーン印刷法またはスピンコート法により第1の垂直配向膜を形成し、
第2の基板上にスクリーン印刷法またはスピンコート法により第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a resin on a first substrate over which a plurality of inverted staggered thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
Patterning the resin to form a plurality of streamlined gap retaining materials,
After forming the plurality of gap holding members, a first vertical alignment film is formed on the side of the first substrate on which the plurality of gap holding members are formed by a screen printing method or a spin coating method,
Forming a second vertical alignment film on the second substrate by a screen printing method or a spin coating method,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
逆スタガ型の複数の薄膜トランジスタと、前記複数の薄膜トランジスタと電気的に接続された複数の画素電極と、が形成された第1の基板上に、樹脂を形成し、
前記樹脂をパターニングし、楕円状または多角形状の複数のギャップ保持材を形成し、
前記複数のギャップ保持材を形成した後、前記第1の基板の前記複数のギャップ保持材が形成された側に、スクリーン印刷法またはスピンコート法により第1の垂直配向膜を形成し、
第2の基板上にスクリーン印刷法またはスピンコート法により第2の垂直配向膜を形成し、
前記第1の垂直配向膜と前記第2の垂直配向膜が対向するように、前記第1の基板と前記第2の基板とを接着することを特徴とする半導体表示装置の製造方法。
Forming a resin on a first substrate over which a plurality of inverted staggered thin film transistors and a plurality of pixel electrodes electrically connected to the plurality of thin film transistors are formed;
Pattern the resin, to form a plurality of elliptical or polygonal gap holding material,
After forming the plurality of gap holding members, a first vertical alignment film is formed on the side of the first substrate on which the plurality of gap holding members are formed by a screen printing method or a spin coating method,
Forming a second vertical alignment film on the second substrate by a screen printing method or a spin coating method,
A method for manufacturing a semiconductor display device, comprising: bonding the first substrate and the second substrate such that the first vertical alignment film and the second vertical alignment film face each other.
請求項1乃至請求項39のいずれか一項において、
前記第1の垂直配向膜及び前記第2の垂直配向膜は、ポリイミドからなることを特徴とする半導体表示装置の製造方法。
In any one of claims 1 to 39,
The method for manufacturing a semiconductor display device, wherein the first vertical alignment film and the second vertical alignment film are made of polyimide.
請求項1乃至請求項40のいずれか一項において、
前記複数の画素電極は、ポリイミド膜上に形成されていることを特徴とする半導体表示装置の製造方法。
In any one of claims 1 to 40,
The method according to claim 1, wherein the plurality of pixel electrodes are formed on a polyimide film.
請求項1乃至請求項40のいずれか一項において、
前記複数の画素電極は、ポリイミド膜上に形成され、
当該ポリイミド膜は、窒化珪素膜上に形成され、
当該窒化珪素膜は、酸化珪素膜上に形成されていることを特徴とする半導体表示装置の製造方法。
In any one of claims 1 to 40,
The plurality of pixel electrodes are formed on a polyimide film,
The polyimide film is formed on the silicon nitride film,
The method for manufacturing a semiconductor display device, wherein the silicon nitride film is formed on the silicon oxide film.
請求項1乃至請求項42のいずれか一項において、
セルギャップは4〜6μmであることを特徴とする半導体表示装置の製造方法。
In any one of claims 1 to 42,
A method for manufacturing a semiconductor display device, wherein a cell gap is 4 to 6 μm.
請求項1乃至請求項43のいずれか一項において、
前記複数のギャップ保持材の高さの精度は±0.1μmであることを特徴とする半導体表示装置の製造方法。
In any one of claims 1 to 43,
A method for manufacturing a semiconductor display device, wherein the height accuracy of the plurality of gap holding members is ± 0.1 μm.
請求項1乃至請求項44のいずれか一項において、
前記複数のギャップ保持材の位置の精度は±10μmであることを特徴とする半導体表示装置の製造方法。
In any one of claims 1 to 44,
A method of manufacturing a semiconductor display device, wherein the accuracy of the positions of the plurality of gap holding members is ± 10 μm.
請求項1乃至請求項45のいずれか一項において、
前記第1の基板と前記第2の基板との間に、液晶材料と高分子の混合層を有することを特徴とする半導体表示装置の製造方法。
In any one of claims 1 to 45,
A method for manufacturing a semiconductor display device, comprising a mixed layer of a liquid crystal material and a polymer between the first substrate and the second substrate.
請求項1乃至請求項46のいずれか一項において、
前記第2の基板にカラーフィルタを有することを特徴とする半導体表示装置の製造方法。
In any one of claims 1 to 46,
A method for manufacturing a semiconductor display device, comprising a color filter on the second substrate.
JP2004160489A 2004-05-31 2004-05-31 Semiconductor display device Expired - Lifetime JP4286723B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004160489A JP4286723B2 (en) 2004-05-31 2004-05-31 Semiconductor display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004160489A JP4286723B2 (en) 2004-05-31 2004-05-31 Semiconductor display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP14854097A Division JP3998755B2 (en) 1997-05-22 1997-05-22 Semiconductor display device

Publications (2)

Publication Number Publication Date
JP2004246393A true JP2004246393A (en) 2004-09-02
JP4286723B2 JP4286723B2 (en) 2009-07-01

Family

ID=33028708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004160489A Expired - Lifetime JP4286723B2 (en) 2004-05-31 2004-05-31 Semiconductor display device

Country Status (1)

Country Link
JP (1) JP4286723B2 (en)

Also Published As

Publication number Publication date
JP4286723B2 (en) 2009-07-01

Similar Documents

Publication Publication Date Title
US9891476B2 (en) Substrate and liquid crystal display device including the same
JPH10268361A (en) Liquid crystal display device and its manufacture
JPH10325959A (en) Display device
JP3998755B2 (en) Semiconductor display device
JPH10339889A (en) Electro-optic device and its production
KR100892357B1 (en) Color Filter Panel for Liquid Crystal Display Device and A method for manufacturing the same
JP4057040B2 (en) Semiconductor display device
KR100686246B1 (en) A method of manufacturing a liquid crystal display device
JP3999216B2 (en) Semiconductor display device
JP6039745B2 (en) Display device
JP4286722B2 (en) Semiconductor display device
JP4286723B2 (en) Semiconductor display device
JP2007206713A (en) Method of manufacturing liquid crystal display device
JP4197356B2 (en) Liquid crystal display
JP5005108B2 (en) Liquid crystal display
JP4027915B2 (en) Liquid crystal display
JP3715035B2 (en) Liquid crystal display device
JP2004302481A (en) Method for manufacturing liquid crystal display device
JP2012198544A (en) Display device
KR101080133B1 (en) The color filter on TFT structure liquid crystal display device using plastic substrate and method of fabricating the same
JP2001142076A (en) Liquid crystal display device
JP2006350394A (en) Manufacturing method of liquid crystal display device
JP2009058972A (en) Liquid crystal display device
JP2008146101A (en) Liquid crystal display device
JP2010072663A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090325

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140403

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term