JP2010072663A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
JP2010072663A
JP2010072663A JP2009296823A JP2009296823A JP2010072663A JP 2010072663 A JP2010072663 A JP 2010072663A JP 2009296823 A JP2009296823 A JP 2009296823A JP 2009296823 A JP2009296823 A JP 2009296823A JP 2010072663 A JP2010072663 A JP 2010072663A
Authority
JP
Japan
Prior art keywords
substrate
gap holding
holding member
liquid crystal
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009296823A
Other languages
Japanese (ja)
Other versions
JP2010072663A5 (en
Inventor
Yoshiharu Hirakata
吉晴 平形
Takeshi Nishi
毅 西
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009296823A priority Critical patent/JP2010072663A/en
Publication of JP2010072663A publication Critical patent/JP2010072663A/en
Publication of JP2010072663A5 publication Critical patent/JP2010072663A5/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To hold a cell gap without using a spherical spacer. <P>SOLUTION: The device includes a first substrate and a second substrate opposed to the first substrate, the first substrate including a pixel electrode, and a first alignment film provided above the pixel electrode, the second substrate including a color filter selectively provided, a plurality of gap holding members, and a second alignment film provided to cover the plurality of gap holding members. The gap holding members are formed of a photosensitive resin, the gap holding members are provided respectively in an area provided with the color filter and an area free from the color filter, and the gap member provided in the area free from the color filter is higher in height than the gap holding member provided in the area provided with the color filter. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本明細書で開示する発明は、一対の対向する基板を有する表示装置に関するものであり
、対向する基板間隔の維持手段に関するものである。
The invention disclosed in this specification relates to a display device having a pair of opposed substrates, and relates to a means for maintaining the distance between the opposed substrates.

最近安価なガラス基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ
(TFT)を作製する技術が急速に発達してきている。その理由は、アクティブマトリク
ス型液晶表示装置の需要が高まってきたことによる。
Recently, a technique for manufacturing a semiconductor device in which a semiconductor thin film is formed on an inexpensive glass substrate, for example, a thin film transistor (TFT) has been rapidly developed. The reason is that the demand for active matrix liquid crystal display devices has increased.

アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数十〜数百万個も
の画素領域にそれぞれTFTが配置され、各画素電極に出入りする電荷をTFTのスイッ
チング機能により制御するものである。
In an active matrix liquid crystal display device, TFTs are arranged in several tens to several millions of pixel regions arranged in a matrix, and charges entering and exiting each pixel electrode are controlled by a switching function of the TFTs.

アクティブマトリクス型液晶表示装置の基本的な構成は、2つの対向する基板からなり
、一方は画素領域を有するTFT基板と呼ばれ、他方は対向基板と呼ばれている。TFT
基板は数十〜数百万個の画素スイッチングTFT(画素TFTと呼ぶ)を含む画素領域と
、それらを駆動する複数のTFTを含む周辺駆動回路領域とによって構成される。
The basic configuration of an active matrix liquid crystal display device is composed of two opposing substrates, one of which is called a TFT substrate having a pixel region, and the other is called a counter substrate. TFT
The substrate is composed of a pixel region including tens to millions of pixel switching TFTs (referred to as pixel TFTs) and a peripheral drive circuit region including a plurality of TFTs for driving them.

他方、対向基板はTFT基板の画素領域と対向する透明導電性膜から成る対向電極と、
配向膜とが形成された透明基板で構成されている。
On the other hand, the counter substrate is a counter electrode made of a transparent conductive film facing the pixel region of the TFT substrate, and
It is composed of a transparent substrate on which an alignment film is formed.

TFT基板および対向基板には、液晶材料の配向性を整えるためのラビングなどの配向
処理が行われる。その後、TFT基板と対向基板との基板間隔(セルギャップ)を維持す
るために、TFT基板又は対向基板のいずれか一方に粒形のスペーサが均一に散布される
。次に、シール剤によって2つの基板が貼り合され、TFT基板と対向基板との間に液晶
材料が充填され、液晶注入口が封止材で封止される。こうしてアクティブマトリクス型液
晶表示装置が作製される。
An alignment process such as rubbing for adjusting the alignment of the liquid crystal material is performed on the TFT substrate and the counter substrate. Thereafter, in order to maintain the substrate gap (cell gap) between the TFT substrate and the counter substrate, the granular spacers are uniformly dispersed on either the TFT substrate or the counter substrate. Next, the two substrates are bonded to each other with a sealing agent, the liquid crystal material is filled between the TFT substrate and the counter substrate, and the liquid crystal injection port is sealed with the sealing material. Thus, an active matrix liquid crystal display device is manufactured.

しかし、上記のような構成を有する液晶表示装置や反強誘電性液晶表示には以下のよう
な問題点がある。
However, the liquid crystal display device and the antiferroelectric liquid crystal display having the above-described configuration have the following problems.

最近注目されてきている強誘電性液晶を用いた液晶表示装置や、反射型液晶表示装置に
は、その特性上、小さいセルギャップが求められている。しかし、従来のような粒形のス
ペーサを用いて小さく均一なセルギャップを有するセルを作製することは、一般的に困難
である。
A liquid crystal display device using a ferroelectric liquid crystal and a reflective liquid crystal display device, which have been attracting attention recently, are required to have a small cell gap due to their characteristics. However, it is generally difficult to produce a cell having a small and uniform cell gap using a conventional granular spacer.

更に、従来の粒形のスペーサは、液晶材料注入時に、液晶材料の流動によって粒状のス
ペーサ自体も流れてしまい、結果として均一なスペーサ散布密度を得ることができず、セ
ル厚ムラの原因となっている。また、粒状のスペーサは流動して複数個凝集すると、スペ
ーサが点欠陥として視認されてしまう。
Furthermore, in the conventional granular spacer, when the liquid crystal material is injected, the granular spacer itself also flows due to the flow of the liquid crystal material, and as a result, a uniform spacer distribution density cannot be obtained, which causes cell thickness unevenness. ing. Further, when a plurality of granular spacers flow and aggregate, the spacers are visually recognized as point defects.

また、一般的に製造または試作されている液晶表示装置は画素ピッチに関係なく、透過
型であれば4〜6μm程度、反射型であれば2〜3μmのセルギャップを確保しているよ
うであるが、今後は、液晶パネルの高精細化が求められ、画素ピッチを更に微細化する傾
向が強まってきている。
In addition, a generally manufactured or prototype liquid crystal display device has a cell gap of about 4 to 6 μm for the transmissive type and 2 to 3 μm for the reflective type regardless of the pixel pitch. However, in the future, high definition of the liquid crystal panel is required, and the tendency to further reduce the pixel pitch is increasing.

例えば、投射型液晶表示装置(プロジェクション)は、画像をスクリーンに拡大投射す
ることを考えて可能な限り高精細な画像を表示できることが望ましい。またコストの面か
らも光学系を小型化する必要があり、パネルサイズを小さくすることが必要である。この
ため、今後は画素ピッチが40μm以下、好ましくは30μm以下の液晶表示装置を作製
する必要がある。
For example, it is desirable that a projection type liquid crystal display device (projection) can display an image as fine as possible in consideration of enlarging and projecting an image on a screen. Further, from the viewpoint of cost, it is necessary to reduce the size of the optical system, and it is necessary to reduce the panel size. Therefore, in the future, it is necessary to manufacture a liquid crystal display device having a pixel pitch of 40 μm or less, preferably 30 μm or less.

画素ピッチが微細化するに従って、1つの画素面積に対してスペーサの占有面積との相
対比が大きくなるため、スペーサが点欠陥となってしまうおそれが生ずる。
As the pixel pitch becomes finer, the relative ratio of the occupied area of the spacer to the area of one pixel increases, so that the spacer may become a point defect.

更に、高精細な画像を必要とする液晶表示装置において、粒形のスペーサが画素領域に
存在する場合、スペーサの近傍は液晶材料の配向性が乱れるため、画像表示の乱れ(ディ
スクリネーション)が観測される場合がある。
Further, in a liquid crystal display device that requires a high-definition image, when a granular spacer is present in the pixel region, the orientation of the liquid crystal material is disturbed in the vicinity of the spacer, so that the image display is disturbed (disclination). May be observed.

上述したように、従来の粒形のスペーサを用いてセルギャップを制御する場合は、さま
ざまな要因により良好な表示を得ることができないことがある。
As described above, when the cell gap is controlled using a conventional spacer having a grain shape, a good display may not be obtained due to various factors.

本発明は、従来使用された粒状のスペーサを用いないで、セルギャップが保持された表
示装置を提供することを課題とする。
An object of the present invention is to provide a display device in which a cell gap is maintained without using a conventionally used granular spacer.

更に、本発明は、TFT基板のTFTにダメージを与えないように、セルギャップを保
持する手段を提供することを課題とする。
Furthermore, an object of the present invention is to provide means for maintaining a cell gap so as not to damage the TFT of the TFT substrate.

上記の課題を解決するために、本発明に係る液晶表示装置の作製方法の第1の構成は、
第1の基板と、前記第1の基板に対向する第2の基板とを有し、前記第1の基板には、薄
膜トランジスタと、前記薄膜トランジスタに接続された画素電極とが設けられた液晶表示
装置の作製方法であって、前記第1の基板上に第1の配向膜を形成し、前記第2の基板に
感光性樹脂膜を形成し、光を照射することにより前記感光性樹脂膜を感光させ、前記感光
性樹脂膜から複数のギャップ保持部材を形成し、前記複数のギャップ保持部材を形成した
後、前記第2の基板上に第2の配向膜を形成し、前記第1の配向膜と前記第2の配向膜に
はラビング処理を行わないことを特徴とする。
In order to solve the above problems, a first configuration of a manufacturing method of a liquid crystal display device according to the present invention is as follows.
A liquid crystal display device having a first substrate and a second substrate facing the first substrate, wherein the first substrate is provided with a thin film transistor and a pixel electrode connected to the thin film transistor The first alignment film is formed on the first substrate, the photosensitive resin film is formed on the second substrate, and the photosensitive resin film is exposed by irradiating light. And forming a plurality of gap holding members from the photosensitive resin film, forming the plurality of gap holding members, forming a second alignment film on the second substrate, and forming the first alignment film. The second alignment film is not rubbed.

また、本発明に係る液晶表示装置の作製方法の第2の構成は、第1の基板と、前記第1
の基板に対向する第2の基板とを有し、前記第1の基板には、薄膜トランジスタと、前記
薄膜トランジスタに接続された画素電極とが設けられた液晶表示装置の作製方法であって
、前記第1の基板上に第1の垂直配向膜を形成し、前記第2の基板に感光性樹脂膜を形成
し、光を照射することにより前記感光性樹脂膜を感光させ、前記感光性樹脂膜から複数の
ギャップ保持部材を形成し、前記複数のギャップ保持部材を形成した後、前記第2の基板
上に第2の垂直配向膜を形成し、前記第1の垂直配向膜と前記第2の垂直配向膜にはラビ
ング処理を行わないことを特徴とする。
A second configuration of the method for manufacturing a liquid crystal display device according to the present invention includes a first substrate and the first substrate.
And a second substrate facing the substrate, wherein the first substrate is provided with a thin film transistor and a pixel electrode connected to the thin film transistor. A first vertical alignment film is formed on one substrate, a photosensitive resin film is formed on the second substrate, and the photosensitive resin film is exposed by irradiating light. After forming a plurality of gap holding members and forming the plurality of gap holding members, a second vertical alignment film is formed on the second substrate, and the first vertical alignment film and the second vertical alignment film are formed. The alignment film is not subjected to rubbing treatment.

上記の第1又は第2の構成において、ギャップ保持部材を設けたため、第1に、スペー
サが不要になる。第2に、ギャップ保持部材の高さを任意に設定できるので、基板間距離
を任意に決定することができる。第3に、ギャップ保持部材が固定されているので、従来
のスペーサのようにダマ状に凝集することが無く、点欠陥となることがない。
In the first or second configuration described above, since the gap holding member is provided, first, a spacer is unnecessary. Second, since the height of the gap holding member can be set arbitrarily, the distance between the substrates can be determined arbitrarily. Third, since the gap holding member is fixed, it does not agglomerate like a conventional spacer and does not cause point defects.

また、上記第1の発明および第2の発明では、ギャップ保持部材の位置を適宜に設定で
きる。例えば、ギャップ保持部材が、前記画素領域と概略対向する領域に設けることがで
きる。この場合には、ギャップ保持部材をカラーフィルタのブラックマトリクス上や、画
素領域のバスライン上等の表示に使用されない箇所に設けると良い。あるいは、ギャップ
保持部材を画素領域と対向しない領域に設けることによって、表示に影響を与えないで基
板間隔を保持することができる。
Moreover, in the said 1st invention and 2nd invention, the position of a gap holding member can be set suitably. For example, a gap holding member can be provided in a region substantially opposite to the pixel region. In this case, the gap holding member is preferably provided at a place not used for display, such as on the black matrix of the color filter or on the bus line of the pixel region. Alternatively, by providing the gap holding member in a region that does not face the pixel region, the substrate interval can be held without affecting the display.

また、本発明を、第1の基板(TFT基板)に、画素領域と、画素領域に配置されたス
イッチング素子を駆動する駆動回路が配置された駆動回路領域と、を設けた表示装置に適
用した場合、ギャップ保持部材を第2の基板(対向基板)のうち、第1の基板に設けられ
た駆動回路領域と対向しない領域に設けるとよい。この場合、ギャップ保持部材による応
力によって、駆動回路を損傷・破壊することを回避できる。
Further, the present invention is applied to a display device in which a first substrate (TFT substrate) is provided with a pixel region and a drive circuit region in which a drive circuit for driving a switching element disposed in the pixel region is disposed. In this case, the gap holding member may be provided in a region of the second substrate (counter substrate) that does not face the drive circuit region provided in the first substrate. In this case, it is possible to avoid damaging or destroying the drive circuit due to the stress caused by the gap holding member.

更に本発明では、ギャップ保持部材を第2の基板に設けたため、ギャップ保持部材の形
成工程によって生ずる影響(溶剤やエッチェントによる影響、機械的な衝撃等)を第1の
基板に与えずに済む。第1の基板には画素領域や駆動回路が配置されるため、第2の基板
と比較して非常に集積度が高い。そのため、本発明では、第1の基板に対する処理をでき
るだけ少なくするために、第2の基板にギャップ保持部材を設けるようにしたものである
Furthermore, in the present invention, since the gap holding member is provided on the second substrate, it is not necessary to give the first substrate the influence (the influence of the solvent or the etchant, the mechanical shock, etc.) caused by the gap holding member forming process. Since a pixel region and a driver circuit are arranged on the first substrate, the degree of integration is very high compared to the second substrate. Therefore, in the present invention, a gap holding member is provided on the second substrate in order to minimize the processing on the first substrate.

更に、本発明のギャップ保持部材は第2の基板に設けることによって、材料を選択する
際の条件が、第1の基板に設けた場合よりも緩やかになる。例えば、本発明を、TFTを
有する液晶表示装置に用いた場合、第1の基板(TFT基板)には画素TFTや駆動回路
TFTが形成されているため、ギャップ保持部材の材料としては、これらTFTを構成す
る材料に対して、エッチング選択比をとれるような材料を選択しなければならない。
Furthermore, by providing the gap holding member of the present invention on the second substrate, the conditions for selecting the material become gentler than those provided on the first substrate. For example, when the present invention is used in a liquid crystal display device having TFTs, pixel TFTs and driving circuit TFTs are formed on the first substrate (TFT substrate). It is necessary to select a material that can achieve an etching selectivity with respect to the material constituting the film.

他方、第2の基板(対向基板)には、対向電極、カラーフィルタが形成される程度であ
り、TFT基板と比較して使用される材料は少ないので、対向基板にギャップ保持部材を
形成する場合には、材料を選択する条件が少なくなる。更に、ギャップ保持部材の作製に
必要なエッチング液やエッチングガス等の材料や、作製手段の選択幅も広くなる。
On the other hand, on the second substrate (counter substrate), the counter electrode and the color filter are only formed, and the amount of material used is less than that of the TFT substrate. Therefore, the conditions for selecting the material are reduced. Furthermore, the selection range of materials such as an etchant and an etching gas necessary for manufacturing the gap holding member and the manufacturing means is widened.

また、基板の隙間を均一に維持できるようにするため、本発明のギャップ保持部材は下
地の凹凸を相殺できる平坦化材料で形成するのが好ましい。例えば、ポリイミド、アクリ
ル、ポリアミド、またはポリイミドアミドから選ばれた樹脂材料や、紫外線硬化性樹脂、
エポキシ樹脂を代表とする熱硬化性樹脂を用いることができる。
Further, in order to maintain a uniform gap between the substrates, the gap holding member of the present invention is preferably formed of a planarizing material that can offset the unevenness of the base. For example, a resin material selected from polyimide, acrylic, polyamide, or polyimide amide, an ultraviolet curable resin,
A thermosetting resin typified by an epoxy resin can be used.

上記の樹脂材料はTFT基板(第1の基板)の層間絶縁膜として使用されることが多く
、このような場合、TFT基板に、樹脂材料でなるギャップ保持部材を設けると、エッチ
ングの選択比をとることが困難である。そこで、本発明では、ギャップ保持部材を対向基
板(第2の基板)に形成するようにしたものである。
The above resin material is often used as an interlayer insulating film of a TFT substrate (first substrate). In such a case, if a gap holding member made of a resin material is provided on the TFT substrate, the etching selectivity is increased. It is difficult to take. Therefore, in the present invention, the gap holding member is formed on the counter substrate (second substrate).

本発明では、ギャップ保持部材を設けたため、スペーサが不要になる。また、ギャップ
保持部材の高さを任意に設定できるので、基板間距離を任意に決定することができる。そ
のため、特に、基板間隔が2〜3μm程度の反射型の液晶表示装置や、2μm以下とする
強誘電性液晶表示装置のような、狭い基板間隔を保持する表示装置に本発明は特に好適で
ある。また、微細な画素配置を有する投射型液晶パネルにも好適である。
In the present invention, since the gap holding member is provided, a spacer is unnecessary. Further, since the height of the gap holding member can be set arbitrarily, the distance between the substrates can be determined arbitrarily. Therefore, the present invention is particularly suitable for a display device that maintains a narrow substrate interval, such as a reflective liquid crystal display device having a substrate interval of about 2 to 3 μm or a ferroelectric liquid crystal display device having a substrate interval of 2 μm or less. . It is also suitable for a projection type liquid crystal panel having a fine pixel arrangement.

また、ギャップ保持部材は第2の基板(対向基板)に固定されており、ギャップ保持部
材が凝集することによる点欠陥の発生を防止することができる。
Further, the gap holding member is fixed to the second substrate (counter substrate), and the occurrence of point defects due to the aggregation of the gap holding member can be prevented.

また、ギャップ保持部材の形成位置を制御できるため、その形成位置を画素領域外部や
、バスライン上やブラックマトリクス上等の表示に寄与しない箇所に設けることで、表示
不良の原因を減らすことができる。
In addition, since the formation position of the gap holding member can be controlled, the cause of display defects can be reduced by providing the formation position outside the pixel region or on a location that does not contribute to display, such as on the bus line or the black matrix. .

また、本発明では、ギャップ保持部材を第2の基板に設けたため、ギャップ保持部材の
形成工程によって生ずる影響(エッチェントによる影響、機械的な衝撃等)を第1の基板
に形成された素子に与えずに済むため、歩留まりを向上させることができる。
Further, in the present invention, since the gap holding member is provided on the second substrate, an influence (an influence by an etchant, a mechanical impact, etc.) generated by the gap holding member forming process is given to the element formed on the first substrate. Therefore, the yield can be improved.

また、ギャップ保持部材を第2の基板に設けたことにより、TFT等のスイッチング素
子が設けられた第1の基板(TFT基板)に設けるよりも、ギャップ保持部材に使用でき
る材料の選択が容易になる。また、ギャップ保持部材の作製に必要なエッチング材等の材
料や、手段の選択幅も広い。
In addition, by providing the gap holding member on the second substrate, it is easier to select a material that can be used for the gap holding member than on the first substrate (TFT substrate) provided with a switching element such as a TFT. Become. In addition, the selection range of materials and means such as an etching material necessary for manufacturing the gap holding member is wide.

実施例1の液晶表示装置の断面構成の概略図である。1 is a schematic diagram of a cross-sectional configuration of a liquid crystal display device of Example 1. FIG. 実施例1のTFT基板、対向基板の正面図である。2 is a front view of a TFT substrate and a counter substrate of Example 1. FIG. 実施例1のTFT基板の作製工程を示す図である。6 is a diagram showing a manufacturing process of the TFT substrate of Example 1. FIG. 実施例1のTFT基板の作製工程を示す図である。6 is a diagram showing a manufacturing process of the TFT substrate of Example 1. FIG. 実施例1の対向基板の作製工程を示す図である。6 is a diagram illustrating a manufacturing process of a counter substrate according to Example 1. FIG. 実施例1の対向基板の正面図および斜視図である。2 is a front view and a perspective view of a counter substrate of Example 1. FIG. 実施例5の対向基板の正面図である。10 is a front view of a counter substrate of Example 5. FIG. 実施例4の対向基板の正面図である。6 is a front view of a counter substrate of Example 4. FIG. 実施例6の対向基板の正面図である。10 is a front view of a counter substrate of Example 6. FIG. 実施例7の対向基板の正面図である。10 is a front view of a counter substrate of Example 7. FIG. 実施例7の対向基板の正面図である。10 is a front view of a counter substrate of Example 7. FIG. 実施例8の対向基板の正面図である。10 is a front view of a counter substrate of Example 8. FIG.

図1〜図6を用いて本実施例を説明する。本実施例は、本発明をアクティブマトリクス
型液晶表示装置へ応用した例を説明する。図1は液晶表示装置の断面構成の概略図であり
、図2(A)はTFT基板の正面図であり、図2(B)は対向基板の正面図である。
The present embodiment will be described with reference to FIGS. In this embodiment, an example in which the present invention is applied to an active matrix liquid crystal display device will be described. 1 is a schematic view of a cross-sectional configuration of a liquid crystal display device, FIG. 2A is a front view of a TFT substrate, and FIG. 2B is a front view of a counter substrate.

図2(A)に示すように、TFT基板100は、基板101上に、画素電極や画素電極
に接続されたTFT等が配置された画素領域102と、画素領域102のTFTを駆動す
るための駆動回路が配置された駆動回路領域103、104からなる。
As shown in FIG. 2A, a TFT substrate 100 includes a pixel region 102 in which a pixel electrode, a TFT connected to the pixel electrode, and the like are arranged on a substrate 101, and a TFT for driving the TFT in the pixel region 102. It consists of drive circuit areas 103 and 104 in which drive circuits are arranged.

また、図2(B)に示すように、対向基板200は、基板201と、202で示される
TFT基板100の画素領域102と対向する領域と、203、204で示される駆動回
路領域103、104と対向する領域とでなる。図1に示すように、基板201周辺に設
けられたシール材205により、TFT基板100と対向基板200が貼り合わされる。
2B, the counter substrate 200 includes a substrate 201, a region facing the pixel region 102 of the TFT substrate 100 indicated by 202, and drive circuit regions 103 and 104 indicated by 203 and 204. And a region facing each other. As shown in FIG. 1, the TFT substrate 100 and the counter substrate 200 are bonded together by a sealant 205 provided around the substrate 201.

更に、図1に示すように、対向基板200には、画素領域102に対向する対向電極2
10と、TFT基板100と対向基板200との隙間を保持するためのギャップ保持部材
220が設けられている。
Further, as shown in FIG. 1, the counter substrate 200 includes a counter electrode 2 facing the pixel region 102.
10 and a gap holding member 220 for holding a gap between the TFT substrate 100 and the counter substrate 200 is provided.

TFT基板100と対向基板200の隙間には、液晶注入口206から液晶300が注
入され、シール材205により液晶300が封止される。また、TFT基板100、対向
基板200には、それぞれ液晶300を配向するための配向膜110、230を有する。
The liquid crystal 300 is injected from the liquid crystal injection port 206 into the gap between the TFT substrate 100 and the counter substrate 200, and the liquid crystal 300 is sealed with the sealing material 205. Further, the TFT substrate 100 and the counter substrate 200 have alignment films 110 and 230 for aligning the liquid crystal 300, respectively.

次に、図3、4を用いてTFT基板100の作製方法について説明する。図3、4の右
側に画素領域102に配置されるTFTの作製工程を示し、左側に駆動回路領域103、
104に配置されるTFTの作製工程を示す。
Next, a method for manufacturing the TFT substrate 100 will be described with reference to FIGS. FIGS. 3 and 4 show a manufacturing process of a TFT arranged in the pixel region 102 on the right side, and a driver circuit region 103 on the left side.
A manufacturing process of a TFT arranged in 104 is shown.

まず、図3(A)を参照する。ガラス基板101上に、ガラス基板からの不純物拡散防
止用の下地絶縁膜121として酸化珪素膜を100〜300nmの厚さに形成する。この
酸化珪素膜の形成方法としては、酸素雰囲気中でのスパッタ法やプラズマCVD法を用い
ればよい。本実施例では、TEOSガスを原料にしてプラズマCVD法によって、酸化珪
素膜を200nmの厚さに形成した。なお、基板101に石英基板を用いた場合には、下
地絶縁膜121は不要である。
First, reference is made to FIG. A silicon oxide film having a thickness of 100 to 300 nm is formed on the glass substrate 101 as a base insulating film 121 for preventing diffusion of impurities from the glass substrate. As a method for forming this silicon oxide film, a sputtering method or a plasma CVD method in an oxygen atmosphere may be used. In this embodiment, a silicon oxide film having a thickness of 200 nm is formed by plasma CVD using TEOS gas as a raw material. Note that when the quartz substrate is used as the substrate 101, the base insulating film 121 is not necessary.

次に、プラズマCVD法やLPCVD法によってアモルファスもしくは多結晶のシリコ
ン膜を30〜150nm、好ましくは50〜100nmの厚さに形成する。そして、熱ア
ニールを行い、シリコン膜を結晶化させる。熱アニールは500℃以上、好ましくは80
0〜900℃の温度で行う。熱アニールによってシリコン膜を結晶化させた後、光アニー
ルを行うことによって更に結晶性を高めてもよい。また、熱アニールによってシリコン膜
を結晶化させる際に、特開平6−244104号公報に開示されているように、ニッケル
等の元素(触媒元素)を添加することによって、シリコンの結晶化を促進させてもよい。
Next, an amorphous or polycrystalline silicon film is formed to a thickness of 30 to 150 nm, preferably 50 to 100 nm, by plasma CVD or LPCVD. Then, thermal annealing is performed to crystallize the silicon film. Thermal annealing is 500 ° C. or higher, preferably 80 ° C.
It is carried out at a temperature of 0 to 900 ° C. Crystallization may be further enhanced by crystallizing the silicon film by thermal annealing and then performing optical annealing. Further, when a silicon film is crystallized by thermal annealing, the crystallization of silicon is promoted by adding an element (catalyst element) such as nickel as disclosed in JP-A-6-244104. May be.

本実施例では、プラズマCVD法によって、アモルファスシリコン膜を50nmの厚さ
に形成した後、450℃で1時間加熱して水素出しを行い、エキシマレーザ光を照射し多
結晶化した。そして、多結晶化したシリコン膜をパターニングして、島状の周辺駆動回路
TFTの活性層(Pチャネル型TFT活性層122、Nチャネル型TFT活性層123)
、および画素TFTの活性層124を形成する。図3では便宜上、3つのTFTだけを図
示したが、実際は、数百万個のTFTを同時に形成する。
In this example, an amorphous silicon film was formed to a thickness of 50 nm by plasma CVD, and then heated at 450 ° C. for 1 hour to dehydrogenate, and irradiated with excimer laser light to be polycrystallized. Then, the polycrystallized silicon film is patterned to form island-shaped peripheral drive circuit TFT active layers (P-channel TFT active layer 122, N-channel TFT active layer 123).
And an active layer 124 of the pixel TFT. Although only three TFTs are shown in FIG. 3 for convenience, in reality, millions of TFTs are formed simultaneously.

次にゲイト絶縁膜125を形成する。本実施例では、プラズマCVD法によって、一酸
化二窒素(NO)とモノシラン(SiH)との混合ガスを原料ガスにして、厚さ12
0nmの絶縁膜を形成した。
Next, a gate insulating film 125 is formed. In this embodiment, a thickness of 12 by using a mixed gas of dinitrogen monoxide (N 2 O) and monosilane (SiH 4 ) as a source gas by plasma CVD.
An insulating film having a thickness of 0 nm was formed.

その後、スパッタ法でアルミニウム膜を300nmの厚さに形成し、パターニングして
、ゲイト電極126、127、128をそれぞれ形成する。
Thereafter, an aluminum film is formed to a thickness of 300 nm by sputtering and patterned to form gate electrodes 126, 127, and 128, respectively.

次に、図3(B)に示すように、イオンドーピング法によって全ての島状活性層122
〜124にゲイト電極126〜128をマスクにして、リンイオンを自己整合的にドーピ
ングをする。ドーピングガスはフォスフィン(PH)を用いる。この時の、ドーズ量は
1×1012〜5×1013原子/cmとする。この結果、弱いN型領域(N領域)
129、130、131が形成される。
Next, as shown in FIG. 3B, all island-like active layers 122 are formed by ion doping.
To 124, the gate electrodes 126 to 128 are used as a mask, and phosphorus ions are doped in a self-aligning manner. Phosphine (PH 2 ) is used as the doping gas. At this time, the dose is 1 × 10 12 to 5 × 10 13 atoms / cm 2 . As a result, a weak N-type region (N - region)
129, 130, 131 are formed.

次に、図3(C)に示すように、Pチャネル型TFTの活性層122全てを覆うフォト
レジストのマスク132と、画素TFTの活性層124の一部を覆うフォトレジストのマ
スク134を形成する。マスク134は、ゲイト電極128と平行に、ゲイト電極128
の端から3μm離れた部分までを覆う。
Next, as shown in FIG. 3C, a photoresist mask 132 covering the entire active layer 122 of the P-channel TFT and a photoresist mask 134 covering a part of the active layer 124 of the pixel TFT are formed. . The mask 134 is parallel to the gate electrode 128 and is connected to the gate electrode 128.
Cover up to 3 μm away from the edge.

そして、再びイオンドーピング法によって燐イオンを注入する。ドーピングガスは、フ
ォスフィンを用いる。ドーズ量は1×1014〜5×1015原子/cmとする。この
結果、強いN型領域(N領域)のソース/ドレイン135、136が形成される。画素
TFTの活性層124の弱いN型領域(N領域)131のうちマスク134で覆われて
いた領域137は、今回のドーピングでは燐イオンは注入されない。したがって、領域1
37は弱いN型領域のままである。なお、低濃度不純物領域137の幅xは約3μmとし
た。
Then, phosphorus ions are implanted again by ion doping. As the doping gas, phosphine is used. The dose is 1 × 10 14 to 5 × 10 15 atoms / cm 2 . As a result, strong N-type region (N + region) source / drains 135 and 136 are formed. Of the weak N-type region (N region) 131 of the active layer 124 of the pixel TFT, the region 137 covered with the mask 134 is not implanted with phosphorus ions in this doping. Therefore, region 1
37 remains a weak N-type region. The width x of the low concentration impurity region 137 was about 3 μm.

次に、図3(D)に示すように、Nチャネル型TFTの活性層123、124をフォト
レジストのマスク138で覆う。そして、ジボラン(B)をドーピングガスとして
イオンドーピングを行い、島状領域122に硼素を注入する。ドーズ量は5×1014
8×1015原子/cmとする。今回のドーピングでは、硼素のドーズ量が前述の図3
(C)で示される工程においてドーピングされた燐のドーズ量を上回るため、先に形成さ
れていた弱いN型領域129は、強いP型領域139に反転する。
Next, as shown in FIG. 3D, the active layers 123 and 124 of the N-channel TFT are covered with a photoresist mask 138. Then, ion doping is performed using diborane (B 2 H 6 ) as a doping gas, and boron is implanted into the island regions 122. The dose amount is 5 × 10 14
8 × 10 15 atoms / cm 2 . In this doping, the dose of boron is as shown in FIG.
Since the dose of phosphorous doped in the step shown in FIG. 5C is exceeded, the weak N-type region 129 previously formed is inverted to the strong P-type region 139.

その後、450〜850℃で、0.5〜3時間熱アニールを施すことにより、ドーピン
グ不純物を活性化させ、かつシリコンの結晶性を回復させる。この熱アニール処理により
、ドーピングによるシリコン膜のダメージを回復する。
Thereafter, thermal annealing is performed at 450 to 850 ° C. for 0.5 to 3 hours to activate the doping impurities and restore the crystallinity of silicon. By this thermal annealing treatment, damage to the silicon film due to doping is recovered.

以上のドーピングにより、駆動回路領域103(104)には、強いN型領域135で
なるソース/ドレインを有するN型TFTと、強いP型領域139でなるソース/ドレイ
ンを有するP型TFTが形成される。また、画素領域102には、強いN型領域136で
なるソース/ドレインと、弱いN型領域でなる低濃度不純物領域137を有するN型TF
Tが形成される(図3(D))。
With the above doping, an N-type TFT having a source / drain consisting of a strong N-type region 135 and a P-type TFT having a source / drain consisting of a strong P-type region 139 are formed in the drive circuit region 103 (104). The The pixel region 102 has an N-type TF having a source / drain made of a strong N-type region 136 and a low-concentration impurity region 137 made of a weak N-type region.
T is formed (FIG. 3D).

次に、図3(E)示すように第1層間絶縁膜140を形成する。本実施例では、プラズ
マCVD法によって窒化珪素膜を500nmの厚さに形成した。第1層間絶縁膜140は
酸化珪素膜や酸化窒化珪素膜の単層膜、あるいは窒化珪素膜と酸化珪素膜との多層膜や、
窒化珪素膜と酸化窒化珪素膜の多層膜であってもよい。次に、第1層間絶縁膜140をエ
ッチングしてコンタクトホールを形成する。
Next, as shown in FIG. 3E, a first interlayer insulating film 140 is formed. In this embodiment, a silicon nitride film is formed to a thickness of 500 nm by plasma CVD. The first interlayer insulating film 140 is a single layer film of a silicon oxide film or a silicon oxynitride film, a multilayer film of a silicon nitride film and a silicon oxide film,
A multilayer film of a silicon nitride film and a silicon oxynitride film may be used. Next, the first interlayer insulating film 140 is etched to form a contact hole.

その後、スパッタ法によって、チタン/アルミニウム/チタンでなる多層膜を形成し、
これをエッチングして駆動回路の電極・配線141、142、143、および画素TFT
の電極・配線144、145を形成する。本実施例では、チタンの膜厚をそれぞれ100
nmとし、アルミニウムの膜厚を300nmとした。
Thereafter, a multilayer film made of titanium / aluminum / titanium is formed by sputtering,
This is etched to form electrodes / wirings 141, 142, 143 of the drive circuit, and pixel TFTs
Electrode / wirings 144 and 145 are formed. In this example, the thickness of titanium is set to 100 respectively.
nm, and the film thickness of aluminum was 300 nm.

次に、図4(A)に示すように、厚さ1.0〜2.0μmの厚さに有機樹脂膜でなる第
2層間絶縁膜146を形成する。有機樹脂膜として、ポリイミド、ポリアミド、ポリイミ
ドアミド、ポリアクリル等を用いることができる。本実施例では、第2層間絶縁膜146
としてポリイミド膜を1.5μmの厚さに形成した。
Next, as shown in FIG. 4A, a second interlayer insulating film 146 made of an organic resin film is formed to a thickness of 1.0 to 2.0 μm. As the organic resin film, polyimide, polyamide, polyimide amide, polyacryl, or the like can be used. In this embodiment, the second interlayer insulating film 146
As a result, a polyimide film was formed to a thickness of 1.5 μm.

そして、フォトリソグラフィー法によって画素TFTの電極145に達するコンタクト
ホールを形成する。そして、1wt%のチタンを添加したアルミニウム膜を300nmの
厚さに形成しパターニングして、図4(B)に示すように、画素電極147を形成した。
Then, a contact hole reaching the electrode 145 of the pixel TFT is formed by photolithography. Then, an aluminum film to which 1 wt% titanium was added was formed to a thickness of 300 nm and was patterned to form a pixel electrode 147 as shown in FIG.

図1(A)に示すTFT基板100の画素領域102においては、それぞれの画素電極
に少なくとも1つ以上のTFTが配置され、電気的に接続されている。駆動回路領域10
3、104には駆動回路としては、シフトレジスタやアドレスデコーダなどが用いられる
。また、その他の回路が必要に応じて構成される。
In the pixel region 102 of the TFT substrate 100 illustrated in FIG. 1A, at least one TFT is disposed and electrically connected to each pixel electrode. Drive circuit area 10
As the drive circuit for 3, 104, a shift register, an address decoder, or the like is used. Further, other circuits are configured as necessary.

このようにして、複数の駆動回路TFT(駆動回路領域103、104)と複数の画素
TFT(画素領域102)とが同一基板101上に一体形成されたTFT基板100が作
製される。なお本実施例では、画素数は、縦1024×横768とした。なお、本明細書
では、最端部の画素TFTを含む画素TFTが存在する領域を画素領域と呼び、最端部の
駆動回路TFTを含む駆動回路TFTが存在する領域を駆動回路領域と呼ぶことにする。
In this manner, a TFT substrate 100 in which a plurality of drive circuit TFTs (drive circuit regions 103 and 104) and a plurality of pixel TFTs (pixel region 102) are integrally formed on the same substrate 101 is manufactured. In this embodiment, the number of pixels is 1024 vertical × horizontal 768. In this specification, the region where the pixel TFT including the pixel TFT at the endmost portion is present is referred to as a pixel region, and the region where the drive circuit TFT including the drive circuit TFT at the endmost portion is present is referred to as a drive circuit region. To.

そして、図4(C)に示すように、TFT基板100を良く洗浄し、TFT形成時の表
面処理に用いられたエッチング液、レジスト剥離液等の各種薬品を十分に洗浄した後、配
向膜110をTFT基板100上に形成する。配向膜110の形成方法は後述する。
Then, as shown in FIG. 4C, after thoroughly cleaning the TFT substrate 100 and sufficiently cleaning various chemicals such as an etching solution and a resist stripping solution used for the surface treatment at the time of forming the TFT, the alignment film 110 is obtained. Is formed on the TFT substrate 100. A method for forming the alignment film 110 will be described later.

次に、対向基板200の作製工程を、図5を用いて説明する。先ず図5(A)を参照す
る。基板201として、透光性を有するガラス基板や石英基板を用いる。本実施例では、
ガラス基板を用いた。ガラス基板201上に、透明導電膜を形成しパターニングして、画
素領域102に対向する領域202に対向電極210を形成した。本実施例では、透明導
電膜として、ITO膜を150nmの厚さに形成した(図5(A))。
Next, a manufacturing process of the counter substrate 200 will be described with reference to FIGS. First, reference is made to FIG. As the substrate 201, a light-transmitting glass substrate or quartz substrate is used. In this example,
A glass substrate was used. A transparent conductive film was formed on the glass substrate 201 and patterned to form a counter electrode 210 in a region 202 facing the pixel region 102. In this example, an ITO film having a thickness of 150 nm was formed as the transparent conductive film (FIG. 5A).

なお、必要であれば、対向電極210を形成する前に、カラーフィルタ、ブラックマト
リクスを、染色法や印刷法等の公知の方法で作製する。カラーフィルタには、厚さが均一
で平坦であること、耐熱性および耐薬品性に優れていること等が要求される。
If necessary, before forming the counter electrode 210, a color filter and a black matrix are produced by a known method such as a dyeing method or a printing method. The color filter is required to have a uniform and flat thickness, excellent heat resistance and chemical resistance, and the like.

次に、ギャップ保持部材220の形成工程を説明する。本実施例では、ギャップ保持部
材220を感光性の樹脂材料の1つであるポリイミドで形成する。
Next, the formation process of the gap holding member 220 will be described. In this embodiment, the gap holding member 220 is made of polyimide, which is one of photosensitive resin materials.

まず、図5(B)に示すように、スピンコート法によって感光性ポリイミド膜211を
厚さ3.2μmに形成した。その後、感光性ポリイミド膜211の表面を対向基板200
全面に渡って平坦にするために、30分間、常温で放置した(レベリング)。そして、上
面に感光性ポリイミド膜211が形成された対向基板200を120℃で3分間プリベー
クした。
First, as shown in FIG. 5B, a photosensitive polyimide film 211 was formed to a thickness of 3.2 μm by spin coating. Thereafter, the surface of the photosensitive polyimide film 211 is placed on the counter substrate 200.
In order to flatten the entire surface, it was left at room temperature for 30 minutes (leveling). Then, the counter substrate 200 with the photosensitive polyimide film 211 formed on the upper surface was pre-baked at 120 ° C. for 3 minutes.

なお、感光性ポリイミド膜211の膜厚で、セルギャップ(基板間隔)が決定されるの
で、セルギャップに合わせて感光性ポリイミド膜211の膜厚を適宜に設定すればよい。
例えば、透過型液晶表示装置であればセルギャップが4〜6μm程度、反射型液晶表示装
置であればセルギャップが2〜3μm程度、強誘電性液晶表示装置であれば2μm以下と
なるように、感光性ポリイミド膜211の膜厚を決めればよい。本実施例の液晶表示装置
は反射型であるので、感光性ポリイミド膜211の膜厚を3.2μmとなるように形成し
た。
Note that since the cell gap (substrate interval) is determined by the film thickness of the photosensitive polyimide film 211, the film thickness of the photosensitive polyimide film 211 may be appropriately set in accordance with the cell gap.
For example, the cell gap is about 4 to 6 μm for a transmissive liquid crystal display device, the cell gap is about 2 to 3 μm for a reflective liquid crystal display device, and 2 μm or less for a ferroelectric liquid crystal display device. The film thickness of the photosensitive polyimide film 211 may be determined. Since the liquid crystal display device of this example is a reflective type, the photosensitive polyimide film 211 was formed to have a thickness of 3.2 μm.

次に、感光性ポリイミド膜211をパターニングする。図5(C)に示すように、感光
性ポリイミド膜211をフォトマスク212で覆い、マスク212側から紫外線を照射し
た。その後、現像処理を行い、280℃で1時間ポストベークを施した。こうして、図5
(D)に示すように、パターニングされたセルギャップ保持部材220が形成された。
Next, the photosensitive polyimide film 211 is patterned. As shown in FIG. 5C, the photosensitive polyimide film 211 was covered with a photomask 212, and ultraviolet rays were irradiated from the mask 212 side. Thereafter, development processing was performed, and post-baking was performed at 280 ° C. for 1 hour. Thus, FIG.
As shown in (D), a patterned cell gap holding member 220 was formed.

図6(A)は、図5(D)に示す状態の対向基板200の正面図であり、図6(B)は
対向基板200の斜視図を示す。図6(A)および(B)に示されるようにギャップ保持
部材220は円柱形状であり、従来用いられた球状のスペーサに代わるものである。その
ため、ギャップ保持部材220の円柱の直径は1.5〜2.5μm、高さは2.0〜5.
0μmとすればよい。本実施例では、円柱の直径を3.0μmとし、セルギャップを3.
0μmとするため、画素対向領域202においてその高さを3.2μmとした。駆動回路
対向領域203、204でのギャップ保持部材220の高さは対向電極210、カラーフ
ィルタ等の厚さ分高くなっている。
6A is a front view of the counter substrate 200 in the state shown in FIG. 5D, and FIG. 6B is a perspective view of the counter substrate 200. FIG. As shown in FIGS. 6A and 6B, the gap holding member 220 has a cylindrical shape, and is a substitute for a conventionally used spherical spacer. Therefore, the diameter of the cylinder of the gap holding member 220 is 1.5 to 2.5 μm, and the height is 2.0 to 5.
It may be 0 μm. In this embodiment, the diameter of the cylinder is 3.0 μm, and the cell gap is 3.
In order to obtain 0 μm, the height of the pixel facing region 202 is set to 3.2 μm. The height of the gap holding member 220 in the drive circuit opposing regions 203 and 204 is increased by the thickness of the counter electrode 210, the color filter, and the like.

また、本実施例では、複数のギャップ保持部材220をランダムに配置して、従来の球
状スペーサと同様の機能を奏するようにした。このため、ギャップ保持部材220の密度
は、従来の球状スペーサと同程度の40〜160個/mm程度の密度に形成すればよい
。本実施例では、50個/mmの密度で、ギャップ保持部材220をランダムに形成し
た。ギャップ保持部材220を対向基板200全体にランダムに配置するため、ギャップ
保持部材220の位置の精度はそれほど重要ではない。よって、製造マージンを大きくす
ることができる。
Further, in this embodiment, a plurality of gap holding members 220 are randomly arranged so as to perform the same function as a conventional spherical spacer. Therefore, the density of the gap holding member 220 may be formed to 40-160 pieces / mm 2 density of about the same level as conventional spherical spacers. In this example, the gap holding member 220 was randomly formed at a density of 50 / mm 2 . Since the gap holding member 220 is randomly arranged on the entire counter substrate 200, the accuracy of the position of the gap holding member 220 is not so important. Therefore, the manufacturing margin can be increased.

その次に、配向膜110、230をTFT基板100上および対向基板200上に形成
する(図4(C)、図5(E)参照)。配向膜110、230の材料には、垂直配向型の
ポリイミド膜を用いた。配向膜110、230の膜厚は、60nm〜100nm程度とす
ればよい。
Next, alignment films 110 and 230 are formed on the TFT substrate 100 and the counter substrate 200 (see FIGS. 4C and 5E). A vertical alignment type polyimide film was used as the material of the alignment films 110 and 230. The film thickness of the alignment films 110 and 230 may be about 60 nm to 100 nm.

まず、TFT基板100、対向基板200をそれぞれ洗浄した後、ポリイミド系の垂直
配向膜をスピンコート法、フレキソ印刷法、あるいはスクリーン印刷法のいずれかによっ
てTFT基板100上および対向基板200上にコートする。本実施例では、スピンコー
ト法によってポリイミド膜を塗布した。その後、80℃で5分間仮焼成し、180℃の熱
風を送り込むことによって加熱(本焼成)し、ポリイミドを硬化させて、配向膜110、
230をそれぞれ形成した。配向膜110、230の厚さは80nmとした。
First, after each of the TFT substrate 100 and the counter substrate 200 is cleaned, a polyimide-based vertical alignment film is coated on the TFT substrate 100 and the counter substrate 200 by any one of a spin coating method, a flexographic printing method, and a screen printing method. . In this example, a polyimide film was applied by spin coating. Thereafter, the film is temporarily baked at 80 ° C. for 5 minutes, heated by sending hot air of 180 ° C. (main baking), the polyimide is cured, and the alignment film 110,
230 were formed. The thickness of the alignment films 110 and 230 was 80 nm.

なお、図5(E)では、配向膜230は、ギャップ保持部材220の側面や表面を覆っ
ていないが、本実施例では、ポリイミド被膜をスピンコート法で形成したため、ギャップ
保持部材220の側面や表面をこのポリイミド被膜が若干覆っている場合もあるが、ギャ
ップ保持部材220の高さが数μmであるのに対し、ポリイミド被膜の厚さは数十〜百n
mと極薄いため、また側面のような直立した部分では完全な膜を成していない場合もある
ので、図5(E)では、基板201の水平面に形成された配向膜230のみを図示した。
In FIG. 5E, the alignment film 230 does not cover the side surface or the surface of the gap holding member 220. However, in this embodiment, since the polyimide coating is formed by the spin coating method, The polyimide coating may cover the surface slightly, but the thickness of the gap holding member 220 is several μm, whereas the thickness of the polyimide coating is several tens to one hundred n.
Since the film is extremely thin as m and may not form a complete film in an upright portion such as a side surface, FIG. 5E illustrates only the alignment film 230 formed on the horizontal surface of the substrate 201. .

配向膜110、230にはポリイミドを用いたが、アクリル、ポリアミド、またはポリ
イミドアミド等の樹脂を用いてもよい。また、ギャップ保持部材に熱硬化樹脂を用いても
よい。
Although polyimide is used for the alignment films 110 and 230, a resin such as acrylic, polyamide, or polyimide amide may be used. Further, a thermosetting resin may be used for the gap holding member.

次に、TFT基板100の配向膜110の表面、と対向基板200の配向膜230の表
面双方を、毛足の長さ2〜3mmのバフ布(レイヨン、ナイロン等の繊維)で一定方向に
擦るラビング処理を行った。なお、TFT基板100と対向基板200のラビング向きは
互いに直交するように行って、TNモード型の配向処理を行った。
Next, both the surface of the alignment film 110 of the TFT substrate 100 and the surface of the alignment film 230 of the counter substrate 200 are rubbed in a fixed direction with a buff cloth (fibers such as rayon and nylon) having a length of 2 to 3 mm. A rubbing treatment was performed. Note that the rubbing directions of the TFT substrate 100 and the counter substrate 200 were orthogonal to each other, and TN mode type alignment treatment was performed.

TFT基板100をラビング処理する際は、イオンブロー装置や加湿装置を用いて静電
気防止処置を施して、TFT基板100上に形成されたTFTの静電気破壊を防止した。
When rubbing the TFT substrate 100, an antistatic treatment was performed using an ion blower or a humidifier to prevent electrostatic breakdown of the TFT formed on the TFT substrate 100.

他方、対向基板200をラビング処理する際は、ギャップ保持部材220を破壊しない
ように、バフ布の種類、植毛密度あるいは、ローラーの回転数等のラビング条件を設定し
た。
On the other hand, when the counter substrate 200 was rubbed, rubbing conditions such as the type of buff cloth, the flocking density, or the number of rotations of the rollers were set so as not to break the gap holding member 220.

次に、対向基板200の周辺部に、液晶注入口206を残して、紫外線硬化型樹脂でな
るシール材205を塗布した(図2(B)参照)。そして、TFT基板100と対向基板
200とを対向し、画素領域102のセルギャップがギャップ保持部材220の高さとな
るようにプレスし、この状態でシール材205を硬化させた。なおシール材はTFT基板
100に塗布しても良い。
Next, a sealing material 205 made of an ultraviolet curable resin was applied to the periphery of the counter substrate 200 while leaving the liquid crystal injection port 206 (see FIG. 2B). Then, the TFT substrate 100 and the counter substrate 200 were opposed to each other and pressed so that the cell gap of the pixel region 102 became the height of the gap holding member 220, and the sealing material 205 was cured in this state. Note that the sealing material may be applied to the TFT substrate 100.

次に、表示媒体としての液晶材料を液晶注入口より注入し、TFT基板100と対向基
板200との間に液晶300が狭持された状態となる。液晶材料注入口206に封止剤を
塗布し、紫外線を照射することによって封止剤を硬化させ、液晶300をセル内に完全に
封止した。以上の工程を経て、図1に示す構成を得る。
Next, a liquid crystal material as a display medium is injected from a liquid crystal injection port, and the liquid crystal 300 is sandwiched between the TFT substrate 100 and the counter substrate 200. The sealing agent was applied to the liquid crystal material injection port 206, and the sealing agent was cured by irradiating ultraviolet rays, and the liquid crystal 300 was completely sealed in the cell. The configuration shown in FIG. 1 is obtained through the above steps.

本実施例では、ギャップ保持部材の形状は、円柱状としたが、ギャップ保持部材の形状
は、楕円形、流線形、あるいは、三角形、四角形などの多角形状であってもよく、TFT
基板(第1の基板)と対向基板(第2の基板)とのギャップを制御できる形状であれば、
いかなる形状を有することも許される。
In this embodiment, the gap holding member has a cylindrical shape, but the gap holding member may have an elliptical shape, a streamlined shape, or a polygonal shape such as a triangle or a square.
If the shape can control the gap between the substrate (first substrate) and the counter substrate (second substrate),
It is allowed to have any shape.

本実施例では、画素電極を金属材料で形成し、反射型の液晶表示装置としたが、TNモ
ード型の配向処理を行いるため、透過型の液晶表示装置としてもよい。この場合、画素電
極を、ITOや、SnO等の透明導電膜で形成すればよい。また、本実施例ではTNモ
ード型としたが、他のモードでも良く、モードに合わせてラビング処理を行えばよい。
In this embodiment, the pixel electrode is formed of a metal material to form a reflective liquid crystal display device. However, since a TN mode alignment process is performed, a transmissive liquid crystal display device may be used. In this case, the pixel electrode may be formed of a transparent conductive film such as ITO or SnO 2 . In this embodiment, the TN mode type is used. However, other modes may be used, and rubbing processing may be performed in accordance with the mode.

実施例1ではプレーナ型TFTを例にとって説明してきたが、本発明は当然の如くTF
Tの構造には何ら影響されない、したがって、画素領域および駆動回路領域の個々のTF
Tが逆スタガ型TFTであっても、あるいはマルチゲイト型TFTであってもよい。また
、対向電極もTFT基板に形成されるIPS型の液晶パネルにも応用できる。
In the first embodiment, a planar type TFT has been described as an example.
The structure of T is not affected at all. Therefore, the individual TFs of the pixel region and the drive circuit region are not affected.
T may be an inverted staggered TFT or a multigate TFT. The counter electrode can also be applied to an IPS liquid crystal panel formed on a TFT substrate.

本実施例では、ギャップ保持部材を感光性樹脂材料で形成したため、その高さを任意に
設定することが可能であり、例えば2μm以下とすることも可能であるため、液晶表示装
置のセルギャップを2μm以下とすることも可能である。よって、本実施例のギャップ保
持部材は強誘電性液晶表示装置の液晶パネルや、投射型液晶表示装置の液晶パネルに好適
である。
In this embodiment, since the gap holding member is formed of a photosensitive resin material, the height thereof can be arbitrarily set. For example, the height can be set to 2 μm or less. Therefore, the cell gap of the liquid crystal display device can be reduced. It is also possible to make it 2 μm or less. Therefore, the gap holding member of this embodiment is suitable for a liquid crystal panel of a ferroelectric liquid crystal display device or a liquid crystal panel of a projection type liquid crystal display device.

また、本実施例では、対向基板200にギャップ保持部材が固定したため、従来のスペ
ーサのように液晶の流入によって、凝集されることがないので、スペーサの凝集による点
欠陥をなくすことができる。
Further, in this embodiment, since the gap holding member is fixed to the counter substrate 200, it is not aggregated by the inflow of liquid crystal unlike the conventional spacer, so that point defects due to the aggregation of the spacer can be eliminated.

実施例1では、TFT基板100、対向基板200双方にラビング処理を施したが、本
実施例では、TFT基板100の配向膜110のみにラビング処理を施す。ラビング処理
以外の作製工程は実施例1と同様である。
In Example 1, both the TFT substrate 100 and the counter substrate 200 were rubbed, but in this example, only the alignment film 110 of the TFT substrate 100 is rubbed. Manufacturing steps other than the rubbing treatment are the same as those in the first embodiment.

ラビング工程で使用されるバフ布は静電気や塵の発生源であるので、ラビング処理は液
晶表示装置の歩留まりを大きく左右する。本実施例では、できるだけラビング処理を少な
くするため、TFT基板100一方にラビング処理を施す。
Since the buffing cloth used in the rubbing process is a source of static electricity and dust, the rubbing treatment greatly affects the yield of the liquid crystal display device. In this embodiment, the rubbing process is performed on one of the TFT substrates 100 in order to reduce the rubbing process as much as possible.

対向基板200には、ギャップ保持部材220の高さは数μm程度であり、配向膜23
0の厚さは数十〜百nm程度であり、ギャップ保持部材220は液晶側に突出して形成さ
れているので、バフ布によってギャップ保持部材220が損傷したり、剥離するおそれが
ある。このため、ギャップ保持部材220の高さがばらついて、セルギャップを基板全体
、あるいは基板毎で均一に保つことが困難となる。また、ギャップ保持部材220の損傷
・剥離は新たな塵の発生源となってしまう。
In the counter substrate 200, the height of the gap holding member 220 is about several μm, and the alignment film 23
The thickness of 0 is about several tens to hundreds of nanometers, and the gap holding member 220 is formed so as to protrude toward the liquid crystal side. Therefore, the gap holding member 220 may be damaged or peeled off by the buff cloth. For this reason, the height of the gap holding member 220 varies, and it becomes difficult to keep the cell gap uniform for the entire substrate or for each substrate. Further, the damage and peeling of the gap holding member 220 become a new dust generation source.

また、ギャップ保持部材220が液晶側に突出していることで、配向膜230に十分に
溝を形成することが困難であり、液晶を配向させることができないおそれが生ずる。液晶
を配向できないと表示できないため、液晶を配向させることは製造歩留まりを上げるため
の重要な要素である。
Further, since the gap holding member 220 protrudes to the liquid crystal side, it is difficult to sufficiently form a groove in the alignment film 230, and the liquid crystal may not be aligned. Since it is impossible to display unless the liquid crystal is aligned, aligning the liquid crystal is an important factor for increasing the manufacturing yield.

このような問題点を回避するため、本実施例では、TFT基板100の配向膜110の
みにラビング処理を施すようにする。
In order to avoid such problems, in this embodiment, only the alignment film 110 of the TFT substrate 100 is rubbed.

本実施例でも、実施例1と同様に、配向膜110、230を垂直配向性を有するポリイ
ミド膜で形成する。そして、TFT基板100の配向膜110の表面を、毛足の長さ2〜
3mmのバフ布(レイヨン、ナイロン等の繊維)で所定方向に擦るラビング処理を行う。
この場合、TFT基板100の製造歩留まりを下げないようにするため、TFT基板10
0のラビング処理では静電気防止対策を行うことが重要である。
In this embodiment, as in the first embodiment, the alignment films 110 and 230 are formed of a polyimide film having vertical alignment. Then, the surface of the alignment film 110 of the TFT substrate 100 is set to a length of 2 to 2
A rubbing process of rubbing in a predetermined direction with a 3 mm buff cloth (fiber such as rayon or nylon) is performed.
In this case, in order not to lower the manufacturing yield of the TFT substrate 100, the TFT substrate 10
In the rubbing process of 0, it is important to take antistatic measures.

実施例2ではTFT基板100に一方にラビング処理を施したが、本実施例では、対向
基板200の配向膜230のみにラビング処理を施す。ラビング処理以外の作製工程は実
施例1と同様である(図1〜6参照)。
In the second embodiment, the TFT substrate 100 is rubbed on one side, but in this embodiment, only the alignment film 230 of the counter substrate 200 is rubbed. The production steps other than the rubbing treatment are the same as in Example 1 (see FIGS. 1 to 6).

ラビング工程で使用されるバフ布は、静電気や塵の発生源となっており、ラビング処理
は液晶表示装置の歩留まりを左右する。このため、できるだけラビング処理を少なくする
ため、本実施例では、対向基板200一方にラビング処理を施す。
The buffing cloth used in the rubbing process is a source of static electricity and dust, and the rubbing treatment affects the yield of the liquid crystal display device. Therefore, in order to reduce the rubbing process as much as possible, the rubbing process is performed on one of the counter substrates 200 in this embodiment.

ラビング工程で使用されるバフ布は、静電気や塵の発生源となるものであり、これらは
すべてTFT基板100に形成されるTFTの破壊の原因となるものである。そして、T
FT基板100は対向基板200に比べて多くの工程が必要である。TFT基板100の
不良は液晶表示装置の製造コストを上げてしまう。そこで本実施例では、TFT基板10
0にラビング処理を施さないようにすることで、TFT基板の製造歩留まりを向上させる
ことを目的とする。
The buff cloth used in the rubbing process is a source of generation of static electricity and dust, and these all cause destruction of the TFT formed on the TFT substrate 100. And T
The FT substrate 100 requires more steps than the counter substrate 200. A defect in the TFT substrate 100 increases the manufacturing cost of the liquid crystal display device. Therefore, in this embodiment, the TFT substrate 10
An object is to improve the manufacturing yield of the TFT substrate by not performing the rubbing process on 0.

本実施例でも、実施例1と同様に、配向膜110、230を垂直配向性を有するポリイ
ミド膜で形成する。そして、対向基板200の配向膜230の表面を、毛足の長さ2〜3
mmのバフ布(レイヨン、ナイロン等の繊維)で一定方向に擦るラビング処理を行う。こ
の際に、対向基板200に形成されたギャップ保持部材220を損傷・剥離しないように
、ラビング条件を設定した。
In this embodiment, as in the first embodiment, the alignment films 110 and 230 are formed of a polyimide film having vertical alignment. Then, the surface of the alignment film 230 of the counter substrate 200 is set to have a length of 2 to 3 of the hair feet.
A rubbing process of rubbing in a certain direction with a buff cloth of mm (fiber such as rayon or nylon) is performed. At this time, rubbing conditions were set so that the gap holding member 220 formed on the counter substrate 200 was not damaged or peeled off.

実施例2、3では、ラビング処理を一方の基板に施すことを説明したが、それぞれ異な
る効果を奏する実施例であり、ラビング処理を施す基板の選択は、製造コスト、歩留まり
等を考慮して実施者が適宜に選択すればよい。
In the second and third embodiments, it has been described that the rubbing process is performed on one of the substrates. However, each of the substrates has different effects, and the selection of the substrate on which the rubbing process is performed is performed in consideration of the manufacturing cost, the yield, and the like. A person may select as appropriate.

また、本実施例2、3のように、片方の配向膜をラビング処理する場合には、液晶の駆
動モードは限定されてしまうが、複屈折(ECB)モードが使用できることを確認してい
る。
In addition, when one alignment film is rubbed as in Examples 2 and 3, the driving mode of the liquid crystal is limited, but it has been confirmed that a birefringence (ECB) mode can be used.

他方、実施例1のように両方の配向膜をラビング処理する場合は、ラビング処理が1回
多いが、液晶の駆動モードが限定されない、また液晶を確実に配向できるという効果を奏
する。また、本発明を高分子分散型の液晶表示装置に用いた場合には、配向膜のラビング
工程は不要である。
On the other hand, when both alignment films are rubbed as in Example 1, the rubbing treatment is performed once, but the liquid crystal drive mode is not limited and the liquid crystal can be reliably aligned. Further, when the present invention is used in a polymer dispersion type liquid crystal display device, the rubbing step of the alignment film is unnecessary.

本実施例では、セルギャップ保持部材の配置の変形例であり、他は、実施例1と同じで
ある。本実施例の対向基板の正面図を図8に示す。なお、図8において図6と同じ符号は
同じ部材を示す。
The present embodiment is a modified example of the arrangement of the cell gap holding member, and the others are the same as those of the first embodiment. A front view of the counter substrate of this embodiment is shown in FIG. In FIG. 8, the same reference numerals as those in FIG. 6 denote the same members.

図6に示すように実施例1ではギャップ保持部材220を対向基板200全体にランダ
ムに配置したが、本実施例では、図8に示すようにギャップ保持部材410をマトリクス
状規則的に配置した。ギャップ保持部材410の形状は実施例1と同様とし、直径2.0
μm、高さ3.2μmの円柱形とした。また、ギャップ保持部材410は、実施例1と同
じく50個/mmの密度に形成した。
As shown in FIG. 6, the gap holding members 220 are randomly arranged on the entire counter substrate 200 in Example 1, but in this example, the gap holding members 410 are regularly arranged in a matrix as shown in FIG. The shape of the gap holding member 410 is the same as that of the first embodiment, and the diameter is 2.0.
The column shape was μm and the height was 3.2 μm. Further, the gap holding member 410 was formed at a density of 50 pieces / mm 2 as in Example 1.

本実施例のギャップ保持部材410も、実施例1のギャップ保持部材220と同様の効
果を得ることができる。
The gap holding member 410 of the present embodiment can also obtain the same effects as the gap holding member 220 of the first embodiment.

本実施例では、セルギャップ保持部材の配置の変形例であり、他は、実施例1と同じで
ある。本実施例の対向基板の正面図を図7に示す。なお、図7において、図6と同じ符号
は、同じ部材を示す。
The present embodiment is a modified example of the arrangement of the cell gap holding member, and the others are the same as those of the first embodiment. A front view of the counter substrate of this embodiment is shown in FIG. In FIG. 7, the same reference numerals as those in FIG. 6 denote the same members.

図6に示すように実施例1ではギャップ保持部材220を対向基板200全体にランダ
ムに配置したが、本実施例では、図7に示すようにギャップ保持部材400を駆動回路対
向領域203、204に形成しないようにし、画素対向領域202内にランダムに設けた
。ギャップ保持部材400の形状は実施例1と同様とし、直径2.0μm、高さ3.2μ
mの円柱形とした。また、ギャップ保持部材400は60個/mmの密度に形成した。
As shown in FIG. 6, in the first embodiment, the gap holding member 220 is randomly arranged on the entire counter substrate 200, but in this embodiment, the gap holding member 400 is placed in the driving circuit facing regions 203 and 204 as shown in FIG. 7. In order not to form, it provided in the pixel opposing area | region 202 at random. The shape of the gap holding member 400 is the same as that of the first embodiment, and the diameter is 2.0 μm and the height is 3.2 μm.
A cylindrical shape of m was used. The gap holding member 400 was formed at a density of 60 pieces / mm 2 .

駆動回路のTFTの集積度は、画素領域の集積度よりも大きいので、スペーサによる応
力によって破壊されやすい。そこで、本実施例では、駆動回路対向領域203、204に
形成しないようにすることにより、基板を貼り合わせた際に、ギャップ保持部材400が
TFT基板100に形成された駆動回路に応力を与えないため、駆動回路の歩留まりを向
上できる。
Since the integration degree of the TFT of the drive circuit is larger than the integration degree of the pixel region, it is easily broken by the stress caused by the spacer. Therefore, in this embodiment, the gap holding member 400 does not apply stress to the drive circuit formed on the TFT substrate 100 when the substrates are bonded together by not forming the drive circuit facing regions 203 and 204. Therefore, the yield of the drive circuit can be improved.

なお、図7では、ギャップ保持部材400は画素対向領域202の外側にはみ出ている
が、本実施例ではギャップ保持部材400によって、画素領域でセルギャップを保持でき
れば良く、かつギャップ保持部材400が駆動回路対向領域203、204に形成されて
いなければ良い。
In FIG. 7, the gap holding member 400 protrudes outside the pixel facing region 202. However, in this embodiment, it is only necessary that the cell gap can be held in the pixel region by the gap holding member 400, and the gap holding member 400 is driven. It suffices if it is not formed in the circuit facing regions 203 and 204.

上記の実施例1、4では、画素対向領域202にギャップ保持部材220、410を形
成しているが、ギャップ保持部材220、410の周囲はディスクリネーションが発生し
やすい。そこで、画素対向領域202にギャップ保持部材220、410を形成する場合
には、表示不良を防止するために、ギャップ保持部材220、410をブラックマトリク
スや、TFT基板100のバス配線等の表示に寄与しない箇所に重なるように設けるとよ
い。
In the first and fourth embodiments, the gap holding members 220 and 410 are formed in the pixel facing region 202. However, disclination easily occurs around the gap holding members 220 and 410. Therefore, when the gap holding members 220 and 410 are formed in the pixel facing region 202, the gap holding members 220 and 410 contribute to the display of the black matrix, the bus wiring of the TFT substrate 100, etc. in order to prevent display defects. It is good to provide so that it may overlap with the place which is not.

本実施例では、セルギャップ保持部材の配置の変形例であり、他は、実施例1と同じで
ある。本実施例の対向基板の正面図を図9に示す。なお、図9において図6と同じ符号は
同じ部材を示す。
The present embodiment is a modified example of the arrangement of the cell gap holding member, and the others are the same as those of the first embodiment. A front view of the counter substrate of this embodiment is shown in FIG. In FIG. 9, the same reference numerals as those in FIG. 6 denote the same members.

実施例5では、セルギャップ保持部材を駆動回路対向領域203、204に形成しない
ようにしたが、本実施例ではセルギャップ保持部材を駆動回路対向領域203、204お
よび画素対向領域202双方に形成しないようにしたものである。
In the fifth embodiment, the cell gap holding member is not formed in the driving circuit facing areas 203 and 204. However, in this embodiment, the cell gap holding member is not formed in both the driving circuit facing areas 203 and 204 and the pixel facing area 202. It is what I did.

TFT基板100の画素領域102と駆動回路領域103、104には、高低差があり
、一般に、画素領域102の方が高くなる。しかしながら、実施例1のギャップ保持部材
220は、基板201からギャップ保持部材220の上底までの高さは、基板全体で均一
としたため、画素領域102と駆動回路領域103、104の高低差が大きくなると、こ
の高低差を補償することが困難となり、基板を貼り合わせた際に、セルギャップのムラが
生ずるおそれがある。
There is a difference in height between the pixel region 102 and the drive circuit regions 103 and 104 of the TFT substrate 100, and the pixel region 102 is generally higher. However, in the gap holding member 220 of Example 1, the height from the substrate 201 to the upper bottom of the gap holding member 220 is uniform over the entire substrate, so that the height difference between the pixel region 102 and the drive circuit regions 103 and 104 is large. Then, it becomes difficult to compensate for this height difference, and there is a possibility that unevenness of the cell gap may occur when the substrates are bonded together.

また、実施例1、実施例4では、対向基板200全体にギャップ保持部材を形成したた
め、このギャップ保持部材によって、画素領域102や、駆動回路領域103、104に
配置されたTFTにダメージを与えるおそれがある。
In Embodiments 1 and 4, since the gap holding member is formed on the entire counter substrate 200, the gap holding member may damage the TFTs arranged in the pixel region 102 and the drive circuit regions 103 and 104. There is.

本実施例は、上記の問題点を解消し、セルギャップを無くし、かつTFT基板に形成さ
れるTFTに損傷を与えないような、ギャップ保持部材の配置方法に関する。
The present embodiment relates to a gap holding member arrangement method that eliminates the above-described problems, eliminates the cell gap, and does not damage the TFT formed on the TFT substrate.

本実施例の対向基板の正面図を図9に示す。なお、図9において、図6と同じ符号は、
同じ部材を示す。また、対向基板200の作製方法は、実施例1と同じである。
A front view of the counter substrate of this embodiment is shown in FIG. In FIG. 9, the same reference numerals as in FIG.
The same member is shown. The manufacturing method of the counter substrate 200 is the same as that in the first embodiment.

本実施例では、図9(A)に示すように、円柱状のギャップ保持部材420を画素対向
領域202を取り囲むように配置した。ギャップ保持部材420のサイズは、直径10μ
m、高さ3.2μmの円柱状とした。また、ギャップ保持部材420の位置は、基板を貼
り合わせた状態で、TFT基板100の画素領域102の端部から70μm離れるように
形成し、ギャップ保持部材420の間隔は30μmとした。なお、液晶注入口206付近
のギャップ保持部材420の密度は他の部分より小さくし、液晶を流動しやすくする。
In this embodiment, as shown in FIG. 9A, a columnar gap holding member 420 is disposed so as to surround the pixel facing region 202. The size of the gap holding member 420 is 10 μm in diameter.
m and a columnar shape having a height of 3.2 μm. The gap holding member 420 is formed so as to be 70 μm away from the end of the pixel region 102 of the TFT substrate 100 in a state where the substrates are bonded together, and the gap holding member 420 is spaced 30 μm. Note that the density of the gap holding member 420 in the vicinity of the liquid crystal injection port 206 is smaller than that of the other portions, so that the liquid crystal can easily flow.

画素対向領域202と駆動回路対向領域203、204との間隔は数百μm程度あり、
ギャップ保持部材420の直径と比較して十分大きいので、ギャップ保持部材420の位
置に対する製造マージンは±10μm程度と大きなものとなる。他方、ギャップ保持部材
420の高さの精度は、セルギャップを決定するため重要であり、本実施例では、±0.
1μm程度とした。
The interval between the pixel facing area 202 and the drive circuit facing areas 203 and 204 is about several hundred μm,
Since it is sufficiently larger than the diameter of the gap holding member 420, the manufacturing margin with respect to the position of the gap holding member 420 is as large as about ± 10 μm. On the other hand, the accuracy of the height of the gap holding member 420 is important for determining the cell gap. In this embodiment, ± 0.
It was about 1 μm.

また、図9(A)では、画素対向領域202の周囲にのみ、ギャップ保持部材420を
形成したが、図9(B)に示すように、駆動回路対向領域203、204の周囲にも、ギ
ャップ保持部材420と同様に、ギャップ保持部材421、422を形成してもよい。
9A, the gap holding member 420 is formed only around the pixel facing region 202. However, as shown in FIG. 9B, the gap is also formed around the driving circuit facing regions 203 and 204. Similar to the holding member 420, gap holding members 421 and 422 may be formed.

本実施例では、ギャップ保持部材420は、基板を貼り合わせた際に、画素領域102
、駆動回路領域103、104に重ならない場所に形成した。このため、セルギャップは
ギャップ保持部材420、および421、422の高さだけで決定することができるため
、画素領域102、駆動回路領域103、104の高さに差が生じても、そのセルギャッ
プを基板全体、あるいは他の基板同士でも均一にすることができる。
In this embodiment, the gap holding member 420 is formed by the pixel region 102 when the substrates are bonded together.
The drive circuit regions 103 and 104 are formed so as not to overlap. Therefore, since the cell gap can be determined only by the height of the gap holding members 420, 421, and 422, even if a difference occurs in the height of the pixel region 102 and the drive circuit regions 103 and 104, the cell gap Can be made uniform over the entire substrate or even between other substrates.

さらに、ギャップ保持部材420によって、TFT基板100に形成された画素TFT
や駆動回路TFTを押圧することが無いため、歩留まりを向上させることができる。
Further, the pixel TFT formed on the TFT substrate 100 by the gap holding member 420.
Further, since the driving circuit TFT is not pressed, the yield can be improved.

本実施例では、ギャップ保持部材を、画素対向領域202、駆動回路対向領域203、
204の周囲に形成したが、ギャップ保持部材に位置は、図9に限定されるものではなく
、セルギャップを維持でき、かつ画素対向領域202、駆動回路対向領域203、204
以外なら任意に設定できる。
In the present embodiment, the gap holding member includes a pixel facing area 202, a drive circuit facing area 203,
However, the position of the gap holding member is not limited to that in FIG. 9, and the cell gap can be maintained, and the pixel facing area 202 and the drive circuit facing areas 203 and 204 are maintained.
Anything other than can be set.

本実施例は実施例6の変形例であり、図10(A)は対向基板の正面図であり、図10
(B)は対向基板の斜視図である。対向基板の作製方法は、実施例1と同様であり、図1
0において図6と同じ符号は同じ部材を示す。
The present embodiment is a modification of the sixth embodiment, and FIG. 10A is a front view of the counter substrate.
(B) is a perspective view of a counter substrate. The method for manufacturing the counter substrate is the same as that in Example 1, and FIG.
In 0, the same reference numerals as in FIG. 6 denote the same members.

本実施例では、ギャップ保持部材430を基板201に対して概略直立した壁状に形成
した。ギャップ保持部材430は、画素対向領域202を取り囲んで形成し、かつ液晶注
入口206に連結される。ギャップ保持部材430は幅20μmとし、その高さを3.2
μmとし、画素対向領域202の端部から50μm離間した。
In this embodiment, the gap holding member 430 is formed in a wall shape substantially upright with respect to the substrate 201. The gap holding member 430 is formed so as to surround the pixel facing region 202 and is connected to the liquid crystal injection port 206. The gap holding member 430 has a width of 20 μm, and its height is 3.2.
It was set to μm, and was separated from the end of the pixel facing region 202 by 50 μm.

本実施例では、ギャップ保持部材430は、基板を貼り合わせた際に、画素領域102
、駆動回路領域103、104に重ならない場所に形成した。このため、セルギャップは
ギャップ保持部材430の高さだけで決定することができるため、画素領域102、駆動
回路領域103、104の高さに差が生じても、そのセルギャップを基板全体、あるいは
他の基板同士でも均一にすることができる。
In this embodiment, the gap holding member 430 is formed by the pixel region 102 when the substrates are bonded together.
The drive circuit regions 103 and 104 are formed so as not to overlap. Therefore, since the cell gap can be determined only by the height of the gap holding member 430, even if there is a difference in the height of the pixel region 102 and the drive circuit regions 103 and 104, the cell gap is reduced over the entire substrate or Other substrates can be made uniform.

さらに、ギャップ保持部材430によって、TFT基板100に形成されたTFTを押
圧することが無いため、歩留まりを向上させることができる。
Furthermore, since the gap holding member 430 does not press the TFT formed on the TFT substrate 100, the yield can be improved.

さらに図10(A)に示すように、本実施例のギャップ保持部材430は画素領域に液
晶を封止できる構造であることを特徴する。ギャップ保持部材430によって、液晶は画
素領域のみに注入され、駆動回路領域103、104には、液晶300が注入されないた
め、駆動回路の負荷容量を小さくすることができ、クロストークの発生を抑制することが
できる。
Further, as shown in FIG. 10A, the gap holding member 430 of this embodiment is characterized in that it has a structure capable of sealing liquid crystal in the pixel region. Since the liquid crystal is injected only into the pixel region by the gap holding member 430 and the liquid crystal 300 is not injected into the drive circuit regions 103 and 104, the load capacity of the drive circuit can be reduced and the occurrence of crosstalk is suppressed. be able to.

なお、図10(A)では、画素対向領域202の周囲にのみギャップ保持部材430を
形成したが、図11に示すように、駆動回路対向領域203、204の周囲にも、ギャッ
プ保持部材430と同様な、壁状のギャップ保持部材431、432をそれぞれ形成して
もよい。
In FIG. 10A, the gap holding member 430 is formed only around the pixel facing region 202. However, as shown in FIG. 11, the gap holding member 430 is also formed around the driving circuit facing regions 203 and 204. Similar wall-shaped gap holding members 431 and 432 may be formed, respectively.

また、本実施例ではギャップ保持部材430によって画素領域に液晶を封止できる構造
であればよく、他のギャップ保持部材431、432の形状は、壁状に限定されず、円柱
状、楕円柱状、矩形柱状、多角柱状としてもよい。また形成される位置は、駆動回路対向
領域203、204の周囲に限定されるものではなく、セルギャップを維持でき、かつ画
素対向領域202、駆動回路対向領域203、204以外なら任意に設定できる。
Further, in this embodiment, any structure may be used as long as the gap holding member 430 can seal the liquid crystal in the pixel region. The shapes of the other gap holding members 431 and 432 are not limited to the wall shape, and are cylindrical, elliptical column, It may be a rectangular column shape or a polygonal column shape. The positions to be formed are not limited to the periphery of the drive circuit facing areas 203 and 204, and the cell gap can be maintained and can be arbitrarily set except for the pixel facing area 202 and the drive circuit facing areas 203 and 204.

本実施例は実施例7の変形例であり、ギャップ保持部材440によって、液晶は画素領
域のみに注入され、駆動回路領域103、104には、液晶300が注入されないことを
特徴とする。図12に本実施例の対向基板の正面図を示す。図12において、図6を同じ
符号は同じ部材を示し、またTFT基板の作製工程は、実施例1と同様である。
The present embodiment is a modification of the seventh embodiment, and is characterized in that the liquid crystal is injected only into the pixel region by the gap holding member 440 and the liquid crystal 300 is not injected into the drive circuit regions 103 and 104. FIG. 12 shows a front view of the counter substrate of this embodiment. 12, the same reference numerals as those in FIG. 6 denote the same members, and the manufacturing process of the TFT substrate is the same as that of the first embodiment.

図12に示すように、本実施例では、駆動回路対向領域203と204を壁状のギャッ
プ保持部材441で取り囲み、基板を貼り合わせた状態で駆動回路領域103、104に
液晶300が侵入しないようにした。
As shown in FIG. 12, in this embodiment, the driving circuit facing regions 203 and 204 are surrounded by a wall-shaped gap holding member 441 so that the liquid crystal 300 does not enter the driving circuit regions 103 and 104 when the substrates are bonded together. I made it.

本実施例では、ギャップ保持部材441を基板201に対して概略直立した壁状に形成
した。その幅20μmとし、その高さを3.2μmとし、駆動回路対向領域203と20
4の端部から50μm離間した。
In this embodiment, the gap holding member 441 is formed in a wall shape substantially upright with respect to the substrate 201. The width is set to 20 μm, the height is set to 3.2 μm, and the drive circuit facing regions 203 and 20 are set.
4 μm away from the end of 4.

他方、画素対向領域の周囲には、矩形柱状のギャップ保持部材440を画素対向領域2
02を取り囲むように配置し、液晶が画素領域に流入するようにした。ギャップ保持部材
440のサイズは長辺30μm、短辺15μm、高さ、3.2μmの矩形柱とした。また
、ギャップ保持部材440の位置は、画素対向領域202の端部から70μm離れるよう
に形成し、ギャップ保持部材440の間隔は30μmとした。なお、液晶注入口206付
近のギャップ保持部材440の密度は他の部分より小さくし、液晶を注入しやすくした。
On the other hand, a rectangular pillar-shaped gap holding member 440 is provided around the pixel facing region.
The liquid crystal is arranged so as to surround 02 so that the liquid crystal flows into the pixel region. The size of the gap holding member 440 was a rectangular column having a long side of 30 μm, a short side of 15 μm, a height of 3.2 μm. Further, the position of the gap holding member 440 was formed so as to be 70 μm away from the end of the pixel facing region 202, and the gap holding member 440 was set to 30 μm. Note that the density of the gap holding member 440 in the vicinity of the liquid crystal injection port 206 is smaller than that of the other portions, so that liquid crystal can be easily injected.

なお、上記実施例1〜8では、表示媒体として液晶材料を用いる場合について説明して
きたが、本発明は、液晶材料と高分子との混合層、いわゆる高分子分散型液晶表示装置に
も用いることができる。
In the first to eighth embodiments, the case where a liquid crystal material is used as the display medium has been described. However, the present invention is also used for a mixed layer of a liquid crystal material and a polymer, a so-called polymer dispersion type liquid crystal display device. Can do.

また、本発明の表示装置の表示媒体は、対向する基板を有する表示装置に応用可能であ
る。例えば、エレクトロルミネッサンス表示装置に適用することができる。
The display medium of the display device of the present invention can be applied to a display device having opposing substrates. For example, the present invention can be applied to an electroluminescence display device.

100 TFT基板
101 基板
102 画素領域
103、104 駆動回路領域
110 配向膜
200 対向基板
201 基板
202 画素対向領域
203、204 駆動回路対向領域
205 シール材
206 液晶注入口
210 対向電極
220 ギャップ保持部材
230 配向膜
100 TFT substrate 101 Substrate 102 Pixel region 103, 104 Drive circuit region 110 Alignment film 200 Counter substrate 201 Substrate 202 Pixel counter region 203, 204 Drive circuit counter region 205 Sealing material 206 Liquid crystal inlet 210 Counter electrode 220 Gap holding member 230 Alignment film

Claims (1)

第1の基板と、前記第1の基板に対向する第2の基板とを有し、
前記第1の基板は、画素電極と、薄膜トランジスタと、前記画素電極の上方に設けられた第1の配向膜と、を有し、
前記第2の基板は、選択的に設けられたカラーフィルタと、複数のギャップ保持部材と、前記複数のギャップ保持部材を覆って設けられた第2の配向膜と、を有し、
前記ギャップ保持部材の材料は感光性樹脂であり、
前記ギャップ保持部材は、前記カラーフィルタが設けられた領域及び前記カラーフィルタが設けられていない領域にそれぞれ設けられ、かつ前記カラーフィルタが設けられていない領域に設けられた前記ギャップ保持部材は、前記カラーフィルタが設けられた領域に設けられた前記ギャップ保持部材よりも高いことを特徴とする液晶表示装置。
A first substrate and a second substrate facing the first substrate;
The first substrate includes a pixel electrode, a thin film transistor, and a first alignment film provided above the pixel electrode,
The second substrate includes a selectively provided color filter, a plurality of gap holding members, and a second alignment film provided to cover the plurality of gap holding members,
The material of the gap holding member is a photosensitive resin,
The gap holding member is provided in each of a region where the color filter is provided and a region where the color filter is not provided, and the gap holding member provided in a region where the color filter is not provided. A liquid crystal display device characterized by being higher than the gap holding member provided in a region where a color filter is provided.
JP2009296823A 2009-12-28 2009-12-28 Liquid crystal display device Withdrawn JP2010072663A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009296823A JP2010072663A (en) 2009-12-28 2009-12-28 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009296823A JP2010072663A (en) 2009-12-28 2009-12-28 Liquid crystal display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008289356A Division JP2009058972A (en) 2008-11-12 2008-11-12 Liquid crystal display device

Publications (2)

Publication Number Publication Date
JP2010072663A true JP2010072663A (en) 2010-04-02
JP2010072663A5 JP2010072663A5 (en) 2010-06-17

Family

ID=42204428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009296823A Withdrawn JP2010072663A (en) 2009-12-28 2009-12-28 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2010072663A (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6224229A (en) * 1986-05-19 1987-02-02 Semiconductor Energy Lab Co Ltd Production of liquid crystal electro-optical device
JPH06138489A (en) * 1992-10-29 1994-05-20 Seiko Epson Corp Liquid crystal display device
JPH06301036A (en) * 1993-04-12 1994-10-28 Sanyo Electric Co Ltd Liquid crystal display device
JPH06347805A (en) * 1993-06-02 1994-12-22 Nec Corp Production of liquid crystal display device
JPH07199222A (en) * 1993-12-29 1995-08-04 Sony Corp Liquid crystal display device
JPH09120062A (en) * 1995-08-18 1997-05-06 Toshiba Electron Eng Corp Color filter substrate and its production and liquid crystal display element formed by using the same and its production

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6224229A (en) * 1986-05-19 1987-02-02 Semiconductor Energy Lab Co Ltd Production of liquid crystal electro-optical device
JPH06138489A (en) * 1992-10-29 1994-05-20 Seiko Epson Corp Liquid crystal display device
JPH06301036A (en) * 1993-04-12 1994-10-28 Sanyo Electric Co Ltd Liquid crystal display device
JPH06347805A (en) * 1993-06-02 1994-12-22 Nec Corp Production of liquid crystal display device
JPH07199222A (en) * 1993-12-29 1995-08-04 Sony Corp Liquid crystal display device
JPH09120062A (en) * 1995-08-18 1997-05-06 Toshiba Electron Eng Corp Color filter substrate and its production and liquid crystal display element formed by using the same and its production

Similar Documents

Publication Publication Date Title
JP3831868B2 (en) Active matrix display device and manufacturing method thereof
JPH10268361A (en) Liquid crystal display device and its manufacture
KR101622655B1 (en) Liquid crystal display device and method of fabricating the same
US20050099578A1 (en) Liquid crystal display device and method of fabricating the same
JPH10325959A (en) Display device
JP3998755B2 (en) Semiconductor display device
JP2004348131A (en) Liquid crystal display and thin film transistor display panel therefor
JPH09171183A (en) Liquid crystal display device and its manufacture
JPH10339889A (en) Electro-optic device and its production
JP6039745B2 (en) Display device
JP2007206713A (en) Method of manufacturing liquid crystal display device
JP5005108B2 (en) Liquid crystal display
JP2012198544A (en) Display device
JP4027915B2 (en) Liquid crystal display
KR100686569B1 (en) A display device
JP2014059583A (en) Display device
JP2010072663A (en) Liquid crystal display device
JP4057040B2 (en) Semiconductor display device
JP2011103001A (en) Liquid crystal display device
JP2008146101A (en) Liquid crystal display device
JP2009058972A (en) Liquid crystal display device
JP2009230152A (en) Method of manufacturing liquid crystal display
JP2013137568A (en) Liquid crystal display device
JP3999216B2 (en) Semiconductor display device
JP2006350394A (en) Manufacturing method of liquid crystal display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100824

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101005

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110815